KR101867509B1 - Non-volatile memory device - Google Patents

Non-volatile memory device Download PDF

Info

Publication number
KR101867509B1
KR101867509B1 KR1020110130958A KR20110130958A KR101867509B1 KR 101867509 B1 KR101867509 B1 KR 101867509B1 KR 1020110130958 A KR1020110130958 A KR 1020110130958A KR 20110130958 A KR20110130958 A KR 20110130958A KR 101867509 B1 KR101867509 B1 KR 101867509B1
Authority
KR
South Korea
Prior art keywords
voltage level
node
output node
voltage
operation period
Prior art date
Application number
KR1020110130958A
Other languages
Korean (ko)
Other versions
KR20130064374A (en
Inventor
조현철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110130958A priority Critical patent/KR101867509B1/en
Publication of KR20130064374A publication Critical patent/KR20130064374A/en
Application granted granted Critical
Publication of KR101867509B1 publication Critical patent/KR101867509B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

전류 소모를 감소시키고, 전압 변화에 안정적이며, 차지하는 면적을 최소화할 수 있는 비휘발성 메모리 장치관한 것으로서, 제1 동작구간에서 제1 출력노드를 제1 전압레벨까지 상승시키고, 제2 동작구간에서 제1 출력노드를 제1 전압레벨로 유지시키는 제1 전압 생성부와, 제1 동작구간에서 전달노드를 제1 전압레벨까지 상승시키고, 제2 동작구간에서 전달노드를 제1 전압레벨로 유지시키는 제2 전압 생성부와, 제2 동작구간에서 소스노드의 전압레벨을 기준 소스 전압레벨로서 사용하여 제2 출력노드를 제2 전압레벨 - 제1 전압레벨보다 높음 - 까지 상승시키는 제3 전압 생성부, 및 제1 동작구간에서 전달노드와 제1 출력노드는 쇼트(short)시키고 전달노드와 소스노드는 오픈(open)시키며, 제2 동작구간에서 전달노드와 제1 출력노드는 오픈(open)시키고 전달노드와 소스노드는 쇼트(short)시키는 스위칭부를 구비하는 비휘발성 메모리 장치를 제공한다.The present invention relates to a nonvolatile memory device capable of reducing current consumption and stabilizing a voltage change and minimizing an area occupied by the device. The present invention relates to a nonvolatile memory device capable of increasing a first output node to a first voltage level in a first operation period, A first voltage generator for maintaining one output node at a first voltage level and a second voltage generator for raising a transfer node to a first voltage level in a first operation period and a transfer node to maintain a transfer node at a first voltage level in a second operation period, A third voltage generator for increasing the second output node to a second voltage level higher than the first voltage level by using the voltage level of the source node in the second operation period as a reference source voltage level, In the first operation period, the transfer node and the first output node are short-circuited and the transfer node and the source node are opened. In the second operation period, the transfer node and the first output node are opened, furnace And a switching section for short-circuiting the source node and the source node.

Description

비휘발성 메모리 장치{NON-VOLATILE MEMORY DEVICE}[0001] NON-VOLATILE MEMORY DEVICE [0002]

본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 전류 소모를 감소시키고, 전압 변화에 안정적이며, 차지하는 면적을 최소화할 수 있는 비휘발성 메모리 장치에 관한 것이다.
The present invention relates to a semiconductor design technique, and more particularly, to a nonvolatile memory device capable of reducing current consumption, stabilizing voltage variation, and minimizing an area occupied by the semiconductor device.

일반적으로 비휘발성 메모리 중 낸드(NAND) 플래시 메모리와 같은 메모리 장치는 다양한 레벨의 고전압을 이용한다.In general, memory devices such as NAND flash memory in non-volatile memory utilize various levels of high voltage.

예를 들어, 플래시 메모리의 다양한 고전압으로는, 프로그램시 선택된 워드라인에 인가해야 하는 프로그램 전압, 선택된 워드라인에 인접한 워드라인들에 인가해야 하는 패스 바이어스 전압, 선택된 워드라인과 소정 거리 이상 위치한 워드라인들에 인가하는 상대적 저레벨의 고전압등을 포함한다.For example, various high voltages of the flash memory include a program voltage to be applied to the selected word line at the time of programming, a pass bias voltage to be applied to the word lines adjacent to the selected word line, And a relatively low-level high voltage applied to the electrodes.

이러한 고전압을 만들기 위해 외부에서 인가하는 전원 전압을 펌핑(pumping)하여 고전압을 생성하도록 펌프 회로를 이용한다.In order to generate such a high voltage, a pump circuit is used to generate a high voltage by pumping an externally applied power supply voltage.

하지만, 다양한 펌프 회로를 활성화시키면 그에 따른 전류소모가 증가하는 문제점이 있다. 또한, 다양한 펌프 회로를 배치하고 위해 차지하는 면적이 증가하는 문제점이 있다.
However, when various pump circuits are activated, current consumption is increased. In addition, there is a problem that the area occupied by various pump circuits is increased.

본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 전류 소모를 제어하여 소모되는 전류의 양을 최소화할 수 있고, 필요에 의해 나뉘어져 있는 다양한 펌프 회로를 동작에 따라 나누어 배치함으로써 차지하는 면적을 최소화할 수 있으며, 다양한 펌프 회로를 동작구간에 따라 독립적으로 제어함으로써 전압 변동과 상관없이 안정적인 펌핑 동작이 이루어질 수 있도록 하는 비휘발성 메모리 장치를 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been proposed in order to solve the above-described problems of the prior art, and it is an object of the present invention to provide a pump circuit which can minimize the amount of current consumed by controlling current consumption and allocate various pump circuits, And it is an object of the present invention to provide a nonvolatile memory device capable of performing stable pumping operation irrespective of voltage fluctuation by independently controlling various pump circuits according to operation positions.

상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 제1 동작구간에서 제1 출력노드를 제1 전압레벨까지 상승시키고, 제2 동작구간에서 상기 제1 출력노드를 상기 제1 전압레벨로 유지시키는 제1 전압 생성부; 상기 제1 동작구간에서 전달노드를 상기 제1 전압레벨까지 상승시키고, 상기 제2 동작구간에서 상기 전달노드를 상기 제1 전압레벨로 유지시키는 제2 전압 생성부; 상기 제2 동작구간에서 소스노드의 전압레벨을 기준 소스 전압레벨로서 사용하여 제2 출력노드를 제2 전압레벨 - 상기 제1 전압레벨보다 높음 - 까지 상승시키는 제3 전압 생성부; 및 상기 제1 동작구간에서 상기 전달노드와 상기 제1 출력노드는 쇼트(short)시키고 상기 전달노드와 상기 소스노드는 오픈(open)시키며, 상기 제2 동작구간에서 상기 전달노드와 상기 제1 출력노드는 오픈(open)시키고 상기 전달노드와 상기 소스노드는 쇼트(short)시키는 스위칭부를 구비하는 비휘발성 메모리 장치를 제공한다.
According to an aspect of the present invention, there is provided a method for driving a first output node in a first operation period to a first voltage level, A first voltage generator for maintaining the voltage at a voltage level; A second voltage generator for raising the transfer node to the first voltage level in the first operation period and maintaining the transfer node at the first voltage level in the second operation period; A third voltage generator for raising the second output node to a second voltage level, which is higher than the first voltage level, using the voltage level of the source node as the reference source voltage level in the second operation period; And shortening the transfer node and the first output node in the first operation period and opening the transfer node and the source node, and in the second operation period, the transfer node and the first output And a switching unit for opening the node and shorting the transfer node and the source node.

전술한 본 발명은 제1 동작구간에서 전하 펌핑 동작을 수행하여 제1 출력노드(BIAS_LINE1) 및 전달노드(TRANS_ND)가 제1 전압레벨로 설정될 수 있도록 하고, 제2 동작구간에서 이미 제1 전압레벨로 설정되어 있는 전달노드(TRANS_ND)를 소스노드(SOURCE_ND)로 전달한 뒤, 소스노드(SOURCE_ND)의 제1 전압레벨을 기준 소스 전압레벨로 설정한 상태에서 전하 펌핑 동작을 수행하여 제2 출력노드(BIAS_LINE2)를 제2 전압레벨 - 제1 전압레벨보다 높음 - 로 설정한다. 이로 인해, 제2 출력노드(BIAS_LINE2)를 제2 전압레벨로 설정시키기 위해 필요로 하는 전하 펌핑 구동력을 완화시키거나 경감시킬 수 있으며, 동시에 비휘발성 메모리 장치에서 전하 펌핑 회로가 차지하는 면적을 줄여주는 효과가 있다.The above-described present invention performs the charge pumping operation in the first operation period so that the first output node BIAS_LINE1 and the transfer node TRANS_ND can be set to the first voltage level, and in the second operation period, Level to the source node SOURCE_ND and then performs a charge pumping operation with the first voltage level of the source node SOURCE_ND set to the reference source voltage level, (BIAS_LINE2) to the second voltage level-higher than the first voltage level. This can mitigate or alleviate the charge pumping driving force required to set the second output node BIAS_LINE2 to the second voltage level and at the same time reduce the area occupied by the charge pumping circuit in the nonvolatile memory device .

또한, 제2 동작구간에서는 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)가 서로 오픈(open)된 상태에서 각각 제1 전압레벨로 유지되기 때문에 전달노드(TRANS_ND)가 제1 전압레벨보다 상승하거나 하강하는 경우에도 제1 출력노드(BIAS_LINE1)는 안정적으로 제1 전압레벨을 유지하는 것이 가능하다.
In the second operation period, since the first output node BIAS_LINE1 and the transfer node TRANS_ND are maintained at the first voltage level in the open state, the transfer node TRANS_ND is higher than the first voltage level The first output node BIAS_LINE1 can stably maintain the first voltage level.

도 1은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 구성을 도시한 블록 다이어그램이다.
도 2는 도 1에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위해 도시한 다이어그램이다.1 is a block diagram illustrating the configuration of a nonvolatile memory device according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating operations of the nonvolatile memory device according to the embodiment of the present invention shown in FIG. 1. Referring to FIG.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, it should be understood that the present invention is not limited to the disclosed embodiments, but may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein, Is provided to fully inform the user.

도 1은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 구성을 도시한 블록 다이어그램이다.1 is a block diagram illustrating the configuration of a nonvolatile memory device according to an embodiment of the present invention.

도 2는 도 1에 도시된 본 발명의 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위해 도시한 다이어그램이다.FIG. 2 is a diagram illustrating operations of the nonvolatile memory device according to the embodiment of the present invention shown in FIG. 1. Referring to FIG.

도 1을 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 장치는, 제1 전압 생성부(110)와, 제2 전압 생성부(120)와, 제3 전압 생성부(130)와, 스위칭부(150)와, 셀 어레이(100)와, 제1 발진신호 생성부(160)와, 제2 발진신호 생성부(170)를 포함하여 구성된다.Referring to FIG. 1, a nonvolatile memory device according to an embodiment of the present invention includes a first voltage generator 110, a second voltage generator 120, a third voltage generator 130, A cell array 100, a first oscillation signal generator 160 and a second oscillation signal generator 170.

제1 전압 생성부(110)는 제1 동작구간에서 제1 출력노드(BIAS_LINE1)를 제1 전압레벨까지 상승시키고, 제2 동작구간에서 제1 출력노드(BIAS_LINE1)를 상기 제1 전압레벨로 유지시킨다.The first voltage generating unit 110 raises the first output node BIAS_LINE1 to the first voltage level in the first operation period and maintains the first output node BIAS_LINE1 at the first voltage level in the second operation period .

제2 전압 생성부(120)는 제1 동작구간에서 전달노드(TRANS_ND)를 제1 전압레벨까지 상승시키고, 제2 동작구간에서 전달노드(TRANS_ND)를 제1 전압레벨로 유지시킨다.The second voltage generator 120 raises the transfer node TRANS_ND to the first voltage level in the first operation period and maintains the transfer node TRANS_ND to the first voltage level in the second operation period.

제3 전압 생성부(130)는 제2 동작구간에서 소스노드(SOURCE_ND)의 전압레벨을 기준 소스 전압레벨로서 사용하여 제2 출력노드(BIAS_LINE2)를 제2 전압레벨 - 제1 전압레벨보다 높음 - 까지 상승시킨다.The third voltage generator 130 may be configured to generate the second output node BIAS_LINE2 by using the voltage level of the source node SOURCE_ND as the reference source voltage level in the second operation period and the second output node BIAS_LINE2 as the second voltage level- .

스위칭부(150)는 제1 동작구간에서 전달노드(TRANS_ND)와 제1 출력노드(BIAS_LINE1)는 쇼트(short)시키고, 전달노드(TRANS_ND)와 소스노드(SOURCE_ND)는 오픈(open)시킨다. 또한, 스위칭부(150)는 제2 동작구간에서 전달노드(TRANS_ND)와 제1 출력노드(BIAS_LINE1)는 오픈(open)시키고 전달노드(TRANS_ND)와 소스노드(SOURCE_ND)는 쇼트(short)시킨다.The switching unit 150 shorts the transfer node TRANS_ND and the first output node BIAS_LINE1 in the first operation period and opens the transfer node TRANS_ND and the source node SOURCE_ND. In addition, the switching unit 150 opens the transfer node TRANS_ND and the first output node BIAS_LINE1 in the second operation period, and shortens the transfer node TRANS_ND and the source node SOURCE_ND.

구체적으로, 스위칭부(150)는, 제1 동작구간에 대응하는 제1 제어신호(SW_CONT1)가 활성화되는 구간에서 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)를 쇼트(short)시킴으로써 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)의 전압레벨을 이퀄라이징(equalizing)시키고, 제1 제어신호(SW_CONT1)가 비활성화되는 구간에서 제1 출력노드(BIAS_LINE1)와 전달노드를 오픈(open)시킴으로써 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)가 서로 아무런 영향을 주지 않는 별개의 노드가 될 수 있도록 하는 제1 스위치(SW1), 및 제2 동작구간에 대응하는 제2 제어신호(SW_CONT2)가 활성화되는 구간에서 전달노드(TRANS_ND)와 소스노드(SOURCE_ND)를 쇼트(short)시킴으로써 전달노드(TRANS_ND)와 소스노드(SOURCE_ND)의 전압레벨을 이퀄라이징(equalizing)시키고, 제2 제어신호(SW_CONT2)가 비활성화되는 구간에서 전달노드(TRANS_ND)와 소스노드(SOURCE_ND)가 서로 아무런 영향을 주지 않는 별개의 노드가 될 수 있도록 하는 제2 스위치(SW2)를 구비한다.Specifically, the switching unit 150 short-circuits the first output node BIAS_LINE1 and the transfer node TRANS_ND in a period in which the first control signal SW_CONT1 corresponding to the first operation gate is activated, Equalizing the voltage levels of the node BIAS_LINE1 and the transfer node TRANS_ND and opening the first output node BIAS_LINE1 and the transfer node in a period in which the first control signal SW_CONT1 is inactivated, The first switch SW1 for allowing the output node BIAS_LINE1 and the transfer node TRANS_ND to be a separate node having no influence on each other and the second control signal SW_CONT2 corresponding to the second movement gate are activated The transfer node TRANS_ND and the source node SOURCE_ND are short-circuited to equalize the voltage levels of the transfer node TRANS_ND and the source node SOURCE_ND and the second control signal SW_CONT2 is inactivated Transmission line in the section And a second switch (SW2) that enables (TRANS_ND) and the source node (SOURCE_ND) can be a separate node that does not affect one another.

셀 어레이(100)에는 다수의 셀을 각각 구비한 다수의 워드라인(WL<0:N>)이 포함된다.The cell array 100 includes a plurality of word lines WL <0: N> each having a plurality of cells.

제1 발진신호 생성부(160)는 제1 및 제2 동작구간에서 설정된 제1 주기로 발진하는 제1 발진신호(OSC1)를 생성한다.The first oscillation signal generator 160 generates a first oscillation signal OSC1 oscillating at a first period set in the first and second operation periods.

제2 발진신호 생성부(170)는 제1 동작구간에서는 발진하지 않고 제2 동작구간에서는 설정된 제2 주기로 발진하는 제2 발진신호(OSC2)를 생성한다.The second oscillation signal generator 170 generates a second oscillation signal OSC2 that oscillates in a second period set in the second operation period without oscillating in the first operation period.

여기서, 제1 주기와 제2 주기는 설계자의 선택에 따라 동일한 값을 가질 수도 있고, 서로 다른 값을 가질 수도 있다.Here, the first period and the second period may have the same value or different values depending on the designer's selection.

그리고, 본 발명의 실시예에 따른 비휘발성 메모리 장치는 제1 동작구간에서 제1 출력노드(BIAS_LINE1)를 통해 다수의 워드라인(WL<0:N>) 모두를 제1 전압레벨로 상승시키는 동작을 수행하게 된다.The nonvolatile memory device according to the embodiment of the present invention includes an operation for raising all of a plurality of word lines (WL < 0: N >) to a first voltage level through a first output node BIAS_LINE1 in a first operation period .

또한, 본 발명의 실시예에 따른 비휘발성 메모리 장치는 제2 동작구간에서 다수의 워드라인(WL<0:N>) 중 쓰기 동작을 위해 선택되어야 하는 어느 하나의 워드라인(SELECT WORD LINE)을 제2 출력노드(BIAS_LINE2)를 통해 제2 전압레벨로 구동하고, 다수의 워드라인(WL<0:N>) 중 쓰기 동작 대상으로 선택되지 않은 나머지 워드라인들(UNSELECT WORD LINE)을 제1 출력노드(BIAS_LINE1)를 통해 제1 전압레벨로 구동한다.In addition, the non-volatile memory device according to the embodiment of the present invention includes a word line (SELECT WORD LINE) that must be selected for a write operation among a plurality of word lines (WL <0: N>) in the second operation period (UNSELECT WORD LINE) that is not selected as a write operation target among a plurality of word lines (WL < 0: N >) through a second output node (BIAS_LINE2) And drives to the first voltage level through the node BIAS_LINE1.

즉, 도 2에 도시된 것처럼 본 발명의 실시예에 따른 비휘발성 반도체 메모리 장치에서 제1 동작구간과 제2 동작구간은 서로 연속되는 동작구간이 되기 때문에, 다수의 워드라인(WL<0:N>) 중 쓰기 동작을 위해 선택되어야 하는 어느 하나의 워드라인(SELECT WORD LINE)은 제1 동작구간에서 제1 전압레벨로 구동된 뒤 이어서 제2 전압레벨로 구동될 것이고, 다수의 워드라인(WL<0:N>) 중 쓰기 동작 대상으로 선택되지 않은 나머지 워드라인들(UNSELECT WORD LINE)은 제1 동작구간에서 제1 전압레벨로 구동된 뒤 제2 동작구간에서는 제1 전압레벨 상태를 계속 유지하게 된다.That is, as shown in FIG. 2, in the nonvolatile semiconductor memory device according to the embodiment of the present invention, since the first and second operation periods are consecutive to each other, a plurality of word lines WL <0: N> (SELECT WORD LINE) to be selected for a write operation will be driven to a first voltage level in a first operating period followed by a second voltage level, and a plurality of word lines (WL < 0 : N >), the remaining unselected word lines (UNSELECT WORD LINE) are driven to the first voltage level in the first operation period and then to the first voltage level state in the second operation period .

그리고, 제1 동작구간에서의 제1 전압 생성부(110)와 제2 전압 생성부(120)는 모두 제1 발진신호(OSC1)가 발진하는 것에 응답하여 전하 펌핑 동작을 수행함으로써 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)의 전압레벨을 상승시키게 된다.Both the first voltage generator 110 and the second voltage generator 120 in the first operation period perform a charge pumping operation in response to the oscillation of the first oscillation signal OSC1, The voltage level of the node BIAS_LINE 1 and the node of the transfer node TRANS_ND are raised.

즉, 도 2에 도시된 다이어그램에서'PUMP RISING' 구간에 대응하는 제1 동작구간에 진입하기 이전구간에서는 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)의 전압레벨이 제1 전압레벨보다 더 낮은 상태가 되며, 이어서, 'NEED PASS BIAS'구간에 대응하는 제1 동작구간에서 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)의 전압레벨이 제1 전압레벨로 상승하게 된다.In other words, in the period before entering the first operation port corresponding to the 'PUMP RISING' period in the diagram shown in FIG. 2, the voltage levels of the first output node BIAS_LINE 1 and the transfer node TRANS_ND are lower than the first voltage level And the voltage levels of the first output node BIAS_LINE 1 and the transfer node TRANS_ND rise to the first voltage level in the first operation period corresponding to the 'NEED PASS BIAS' period.

이때, 스위칭부(150)에 의해 전달노드(TRANS_ND)와 제1 출력노드(BIAS_LINE1)는 쇼트(short)된 상태이고, 전달노드(TRANS_ND)와 소스노드(SOURCE_ND)는 오픈(open)된 상태이므로, 전달노드(TRANS_ND)를 제1 전압레벨로 상승시키는 전압구동력은 제1 출력노드(BIAS_LINE1)를 제1 전압레벨로 상승시키는 전압구동력과 함께 합쳐지게 된다.At this time, since the transfer node TRANS_ND and the first output node BIAS_LINE1 are short-circuited by the switching unit 150 and the transfer node TRANS_ND and the source node SOURCE_ND are open , The voltage driving force for raising the transfer node TRANS_ND to the first voltage level is combined with the voltage driving force for raising the first output node BIAS_LINE1 to the first voltage level.

따라서, 제1 전압 생성부(110)와 제2 전압 생성부(120)가 함께 제1 출력노드(BIAS_LINE1)를 제1 전압레벨로 상승시키게 되고, 이로 인해, 다수의 워드라인(WL<0:N>) 모두를 제1 전압레벨로 상승시키는 동작이 보다 안정적이고 빠르게 수행될 수 있다.Accordingly, the first voltage generator 110 and the second voltage generator 120 together raise the first output node BIAS_LINE1 to the first voltage level, and thereby the plurality of word lines WL <0: N >) to the first voltage level can be performed more stably and quickly.

또한, 제1 동작구간에서의 제3 전압 생성부(130)는 아무런 동작도 수행하지 않는 상태가 된다. 이는, 제2 발진신호(OSC2)가 발진을 하지 않는 상태가 되기 때문이며, 제2 출력노드(BIAS_LINE2)의 전압레벨은 플로팅(floating) 상태를 유지하게 되고, 제3 전압 생성부(130)는 제1 동작구간에서 전류를 소모하지 않을 수 있게 된다.In addition, the third voltage generator 130 in the first operation period does not perform any operation. This is because the second oscillation signal OSC2 does not oscillate and the voltage level of the second output node BIAS_LINE2 is maintained in a floating state, It is possible not to consume current in one operation period.

그리고, 제2 동작구간에서의 제1 전압 생성부(110)와 제2 전압 생성부(120)는 모두 제1 발진신호(OSC1)가 발진하는 것에 응답하여 전하 펌핑 동작을 수행함으로써 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)가 제1 전압레벨을 유지할 수 있도록 한다.The first voltage generating unit 110 and the second voltage generating unit 120 in the second operation period perform a charge pumping operation in response to the oscillation of the first oscillation signal OSC1, (BIAS_LINE1) and the transfer node (TRANS_ND) can maintain the first voltage level.

즉, 도 2에 도시된 다이어그램에서 'NEED PASS BIAS'구간에 대응하는 제1 동작구간에서 전하 펌핑 동작이 수행되어 제1 전압레벨을 갖는 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)가 'NEED PASS BIAS'구간의 다음 구간인 'NEED PROGRAM BIAS'구간에 대응하는 제2 동작구간 내에서도 계속 제1 전압레벨을 가질 수 있도록 한다.That is, the charge pumping operation is performed in the first operation period corresponding to the 'NEED PASS BIAS' period in the diagram shown in FIG. 2, so that the first output node BIAS_LINE 1 having the first voltage level and the transfer node TRANS_ND ' NEED PASS BIAS 'section, which is the next section of the' NEED PASS BIAS 'section, even in the second operation section corresponding to the' NEED PROGRAM BIAS 'section.

이때, 스위칭부(150)에 의해 전달노드(TRANS_ND)와 제1 출력노드(BIAS_LINE1)는 오픈(open)된 상태이고, 전달노드(TRANS_ND)와 소스노드(SOURCE_ND)는 쇼트(short)된 상태이므로, 전달노드(TRANS_ND)가 제1 전압레벨을 계속 유지하도록 하는 전압구동력과 제1 출력노드(BIAS_LINE1)를 제1 전압레벨로 유지시키는 전압구동력은 전혀 상관없이 별개의 구동력이 된다. 즉, 전달노드(TRANS_ND)가 제1 전압레벨을 계속 유지하도록 하는 전압구동력은 곧 소스노드(SOURCE_ND)가 제1 전압레벨을 계속 유지하도록 하는 전압구동력이 되는 것을 알 수 있다.At this time, since the transfer node TRANS_ND and the first output node BIAS_LINE1 are opened by the switching unit 150 and the transfer node TRANS_ND and the source node SOURCE_ND are shorted , The voltage driving force for causing the transfer node TRANS_ND to maintain the first voltage level and the voltage driving force for maintaining the first output node BIAS_LINE1 at the first voltage level are independent of each other regardless of the absolute value. That is, it can be seen that the voltage driving force for causing the transfer node TRANS_ND to keep the first voltage level to be the voltage driving force causes the source node SOURCE_ND to continuously maintain the first voltage level.

이와 같은 제2 동작구간에서 제3 전압 생성부(130)는 제2 발진신호(OSC2)가 발진하는 것에 응답하여 전하 펌핑 동작을 수행함으로써 제2 출력노드(BIAS_LINE2)를 제1 전압레벨보다 높은 제2 전압레벨까지 상승시키는 동작을 수행하게 된다.In this second operation period, the third voltage generator 130 performs a charge pumping operation in response to the oscillation of the second oscillation signal OSC2, thereby driving the second output node BIAS_LINE2 to a higher voltage level than the first voltage level 2 &lt; / RTI &gt; voltage level.

이때, 제3 전압 생성부(130)는 전달노드(TRANS_ND)를 통해 전달된 전압구동력을 통해 제1 전압레벨을 갖는 소스노드(SOURCE_ND)를 기본 소스 전압레벨로 사용한 상태에서 전하 펌핑 동작을 수행하여 제2 출력노드(BIAS_LINE2)가 제2 전압레벨로 상승할 수 있도록 동작한다. 따라서, 제3 전압 생성부(130)는 제1 전압레벨을 제2 전압레벨로 상승시키기 위한 전압구동력만을 가지면 되며, 소스노드(SOURCE_ND)가 제1 전압레벨을 유지하도록 하는 전압구동력은 제2 전압 생성부(120)에 의해 제공될 수 있는 상태가 된다.At this time, the third voltage generator 130 performs the charge pumping operation using the source node SOURCE_ND having the first voltage level as the basic source voltage level through the voltage driving force transferred through the transfer node TRANS_ND And the second output node BIAS_LINE2 can rise to the second voltage level. Accordingly, the third voltage generator 130 may have only the voltage driving force for raising the first voltage level to the second voltage level, and the voltage driving force for allowing the source node SOURCE_ND to maintain the first voltage level may be the second voltage And can be provided by the generating unit 120. [

이렇게, 제2 동작구간에서는 제1 전압 생성부(110)와 제2 전압 생성부(120)가 서로 오픈(open)되어 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)를 각각 제1 전압레벨로 유지하도록 한 상태에서, 제1 출력노드(BIAS_LINE1)는 다수의 워드라인(WL<0:N>) 중 쓰기 동작 대상으로 선택되지 않은 나머지 워드라인들(UNSELECT WORD LINE)이 제1 전압레벨을 갖도록 하는데 사용된다.In the second operation period, the first voltage generator 110 and the second voltage generator 120 are opened to connect the first output node BIAS_LINE 1 and the transfer node TRANS_ND to the first voltage level The first output node BIAS_LINE1 is configured such that the remaining word lines (UNSELECT WORD LINE) not selected for the write operation among the plurality of word lines (WL <0: N>) are at the first voltage level Respectively.

따라서, 제2 동작구간에서는 전달노드(TRANS_ND)의 전압레벨 변동으로 인해 제1 출력노드(BIAS_LINE1)의 전압레벨이 변동하는 경우 및 제1 출력노드(BIAS_LINE1)의 전압레벨이 변동으로 인해 전달노드(TRANS_ND)의 전압레벨이 변동하는 경우가 발생하지 않는 상태가 될 수 있다. 예컨대, 제2 동작구간에서 전달노드(TRANS_ND)와 연결되는 소스노드(SOURCE_ND) 및 제2 출력노드(BIAS_LINE2)의 전하 펌핑 동작으로 인해 전달노드(TRANS_ND)의 전압레벨이 제1 전압레벨보다 좀 더 높아지는 현상이 발생할 수 있는데, 이와 같은 경우에도 제1 출력노드(BIAS_LINE1)는 제1 전압레벨에서 전혀 변동하지 않는 상태가 될 수 있다.Accordingly, in the second operation period, when the voltage level of the first output node BIAS_LINE1 fluctuates due to the voltage level variation of the transfer node TRANS_ND and when the voltage level of the first output node BIAS_LINE1 fluctuates, TRANS_ND) may not be changed. For example, when the voltage level of the transfer node TRANS_ND is higher than the first voltage level due to the charge pumping operation of the source node SOURCE_ND and the second output node BIAS_LINE2 connected to the transfer node TRANS_ND in the second operation period In this case, the first output node BIAS_LINE1 may be in a state in which the first output node BIAS_LINE1 does not fluctuate at the first voltage level at all.

또한, 제2 전압 생성부(120)와 제3 전압 생성부(130)는 서로 쇼트(short)되어 제1 전압레벨을 갖는 전달노드(TRANS_ND)가 소스노드(SOURCE_ND)를 통해 제3 전압 생성부(130)의 기본 소스 전압레벨이 되어 제2 출력노드(BIAS_LINE2)의 전압레벨을 제2 전압레벨로 상승시키도록 한 상태에서, 다수의 워드라인(WL<0:N>) 중 쓰기 동작을 위해 선택되어야 하는 어느 하나의 워드라인(SELECT WORD LINE)이 제2 전압레벨을 갖도록 하는데 사용된다.The second voltage generating unit 120 and the third voltage generating unit 130 are short-circuited to each other and a transfer node TRANS_ND having a first voltage level is connected to the third voltage generating unit 130 through the source node SOURCE_ND. (WL < 0: N >) for a write operation, with the voltage level of the second output node BIAS_LINE2 rising to the second source voltage level, Any one word line to be selected (SELECT WORD LINE) is used to have the second voltage level.

따라서, 제3 전압 생성부(130)에서 제2 출력노드(BIAS_LINE2)의 전압레벨을 상승시킬 때 제1 전압레벨부터 제2 전압레벨까지만 상승시키면 되므로, 다수의 워드라인(WL<0:N>) 중 쓰기 동작을 위해 선택되어야 하는 어느 하나의 워드라인(SELECT WORD LINE)을 제2 전압레벨로 상승시키는 동작에서 최소한의 전류량만을 사용하도록 할 수 있다.Therefore, when the voltage level of the second output node BIAS_LINE2 is raised in the third voltage generator 130, the number of word lines WL < 0: N > may be increased only from the first voltage level to the second voltage level. (SELECT WORD LINE) to be selected for a write operation among the plurality of word lines to a second voltage level using only a minimum amount of current.

그리고, 제2 동작구간에 이어서 수행되는 제3 동작구간 - 도 2에서 'WORD LINE DISCHARGE'에 대응함 - 에서는 제1 발진신호(OSC1)와 제2 발진신호(OSC2)는 모두 발진하지 않는 상태가 되고, 따라서, 제1 내지 제3 전압 생성부(110, 120, 130)가 모두 비활성화되는 상태가 되며, 다수의 워드라인(WL<0:N>)의 전압레벨이 방전(discharge)될 수 있다.
The first oscillation signal OSC1 and the second oscillation signal OSC2 do not oscillate in the third operation period subsequent to the second operation point, which corresponds to the 'WORD LINE DISCHARGE' in FIG. 2, Accordingly, the first to third voltage generators 110, 120 and 130 are all inactivated, and the voltage levels of the plurality of word lines WL <0: N> may be discharged.

이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 제1 동작구간에서 제1 전압 생성부(110) 및 제2 전압 생성부(120)를 통해 전하 펌핑 동작을 수행하여 제1 출력노드(BIAS_LINE1) 및 전달노드(TRANS_ND)가 제1 전압레벨로 설정될 수 있도록 하고, 제2 동작구간에서 이미 제1 전압레벨로 설정되어 있는 전달노드(TRANS_ND)를 소스노드(SOURCE_ND)로 전달함으로써 제3 전압 생성부(130)에서 제1 전압레벨을 기준 소스 전압레벨로 사용하여 제2 출력노드(BIAS_LINE2)를 제2 전압레벨로 전하 펌핑 하도록 할 수 있으며, 이로 인해, 제3 전압 생성부(130)에서 제2 출력노드(BIAS_LINE2)를 제2 전압레벨로 상승시키기 위해 필요로 하는 전하 펌핑 구동력을 완화시키거나 경감시킬 수 있다.As described above, according to the embodiment of the present invention, charge pumping operation is performed through the first voltage generator 110 and the second voltage generator 120 in the first operation period, and the first output node BIAS_LINE1 ) And the transfer node TRANS_ND can be set to the first voltage level and the transfer node TRANS_ND already set to the first voltage level in the second operation period is transferred to the source node SOURCE_ND, The third voltage generating unit 130 may charge the second output node BIAS_LINE2 to the second voltage level by using the first voltage level as the reference source voltage level in the generating unit 130, It is possible to mitigate or alleviate the charge pumping driving force required to raise the second output node BIAS_LINE2 to the second voltage level.

또한, 제1 동작구간에서 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)가 쇼트(short)되고 전달노드(TRANS_ND)와 소스노드(SOURCE_ND)는 오픈(open)되도록 하기 때문에, 제1 전압 생성부(110)의 전하 펌핑 구동력과 제2 전압 생성부(120)의 전하 펌핑 구동력을 합한 구동력으로 제1 출력노드(BIAS_LINE1)를 제1 전압레벨로 상승시킬 수 있으며, 이로 인해, 제1 출력노드(BIAS_LINE1)를 제1 전압레벨로 상승시키는 전하 펌핑 동작이 보다 안정적이고 빠르게 수행될 수 있다.In addition, since the first output node BIAS_LINE1 and the transfer node TRANS_ND are short-circuited and the transfer node TRANS_ND and the source node SOURCE_ND are opened in the first operation period, The first output node BIAS_LINE1 can be raised to the first voltage level by the driving force that is the sum of the charge pumping driving force of the first unit 110 and the charge pumping driving force of the second voltage generator 120, The charge pumping operation for raising the voltage level BIAS_LINE1 to the first voltage level can be performed more stably and quickly.

또한, 제2 동작구간에서 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)가 오픈(open)되고 전달노드(TRANS_ND)와 소스노드(SOURCE_ND)는 쇼트(short)되도록 하기 때문에, 제3 전압 생성부(130)에서 제1 전압레벨을 기준 소스 전압레벨로 사용하여 제2 출력노드(BIAS_LINE2)를 제2 전압레벨로 상승시킬 수 있으며, 이로 인해, 소모되는 전류량은 최소로 유지하는 상태에서도 제2 출력노드(BIAS_LINE2)를 제2 전압레벨로 상승시키는 전하 펌핑 동작이 보다 안정적이고 빠르게 수행될 수 있다. 이때, 제2 동작구간에서 제1 전압 생성부(110)와 제2 전압 생성부(120)가 각각 독립적으로 동작하여 제1 출력노드(BIAS_LINE1)와 전달노드(TRANS_ND)를 각각 제1 전압레벨로 유지시키기 때문에 전달노드(TRANS_ND)의 제1 전압레벨보다 상승하거나 하강하는 경우에도 제1 출력노드(BIAS_LINE1)는 안정적으로 제1 전압레벨을 유지하는 것이 가능하다.
In addition, since the first output node BIAS_LINE1 and the transfer node TRANS_ND are opened and the transfer node TRANS_ND and the source node SOURCE_ND are short-circuited in the second operation period, The second output node BIAS_LINE2 can be raised to the second voltage level by using the first voltage level as the reference source voltage level in the first unit 130, The charge pumping operation for raising the output node BIAS_LINE2 to the second voltage level can be performed more stably and quickly. In this case, in the second operation period, the first voltage generator 110 and the second voltage generator 120 operate independently to connect the first output node BIAS_LINE 1 and the transfer node TRANS_ND to the first voltage level The first output node BIAS_LINE1 can stably maintain the first voltage level even when the first output node BIAS_LINE1 rises or falls from the first voltage level of the transfer node TRANS_ND.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. Will be apparent to those of ordinary skill in the art.

100 : 셀 어레이 110 : 제1 전압 생성부
120 : 제2 전압 생성부 130 : 제3 전압 생성부
150 : 스위칭부 160 : 제1 발진신호 생성부
170 : 제2 발진신호 생성부100: cell array 110: first voltage generator
120: second voltage generator 130: third voltage generator
150: switching unit 160: first oscillation signal generating unit
170: second oscillation signal generating unit

Claims (5)

제1 동작구간에서 제1 출력노드를 제1 전압레벨까지 상승시키고, 제2 동작구간에서 상기 제1 출력노드를 상기 제1 전압레벨로 유지시키는 제1 전압 생성부;
상기 제1 동작구간에서 전달노드를 상기 제1 전압레벨까지 상승시키고, 상기 제2 동작구간에서 상기 전달노드를 상기 제1 전압레벨로 유지시키는 제2 전압 생성부;
상기 제2 동작구간에서 소스노드의 전압레벨을 기준 소스 전압레벨로서 사용하여 제2 출력노드를 제2 전압레벨 - 상기 제1 전압레벨보다 높음 - 까지 상승시키는 제3 전압 생성부; 및
상기 제1 동작구간에서 상기 전달노드와 상기 제1 출력노드는 쇼트(short)시키고 상기 전달노드와 상기 소스노드는 오픈(open)시키며, 상기 제2 동작구간에서 상기 전달노드와 상기 제1 출력노드는 오픈(open)시키고 상기 전달노드와 상기 소스노드는 쇼트(short)시키는 스위칭부
를 구비하는 비휘발성 메모리 장치.
A first voltage generator for raising a first output node to a first voltage level in a first operating period and maintaining the first output node at the first voltage level in a second operating period;
A second voltage generator for raising the transfer node to the first voltage level in the first operation period and maintaining the transfer node at the first voltage level in the second operation period;
A third voltage generator for raising the second output node to a second voltage level, which is higher than the first voltage level, using the voltage level of the source node as the reference source voltage level in the second operation period; And
The transfer node and the first output node are short-circuited and the transfer node and the source node are opened in the first operation period, and in the second operation period, the transfer node and the first output node And a switching unit for shortening the transfer node and the source node,
And a nonvolatile memory device.
[청구항 2은(는) 설정등록료 납부시 포기되었습니다.][Claim 2 is abandoned upon payment of the registration fee.] 제1항에 있어서,
상기 제1 및 제2 전압 생성부는 제1 발진신호가 발진하는 것에 응답하여 전하 펌핑 동작을 통해 상기 제1 출력노드의 전압레벨을 상승시키고,
상기 제3 전압 생성부는 제2 발진신호가 발진하는 것에 응답하여 전하 펌핑 동작을 통해 상기 제2 출력노드의 전압레벨을 상승시키는 것을 특징으로 하는 비휘발성 메모리 장치.
The method according to claim 1,
The first and second voltage generators raise the voltage level of the first output node through a charge pumping operation in response to oscillation of the first oscillation signal,
Wherein the third voltage generator raises a voltage level of the second output node through a charge pumping operation in response to oscillation of the second oscillation signal.
[청구항 3은(는) 설정등록료 납부시 포기되었습니다.][Claim 3 is abandoned upon payment of the registration fee.] 제2항에 있어서,
상기 제1 및 제2 동작구간에서 설정된 제1 주기로 발진하는 제1 발진신호를 생성하기 위한 제1 발진신호 생성부; 및
상기 제1 동작구간에서는 발진하지 않고, 상기 제2 동작구간에서는 설정된 제2 주기로 발진하는 제2 발진신호를 생성하기 위한 제2 발진신호 생성부를 더 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
3. The method of claim 2,
A first oscillation signal generating unit for generating a first oscillation signal oscillating at a first period set in the first and second operation periods; And
Further comprising a second oscillation signal generator for generating a second oscillation signal that oscillates in a second period set in the second operation period without oscillating in the first operation period.
[청구항 4은(는) 설정등록료 납부시 포기되었습니다.][Claim 4 is abandoned upon payment of the registration fee.] 제1항에 있어서,
상기 스위칭부는,
상기 제1 동작구간에 대응하는 제1 제어신호가 활성화되는 구간에서 상기 제1 출력노드와 상기 전달노드를 쇼트(short)시킴으로써 상기 제1 출력노드와 상기 전달노드의 전압레벨을 이퀄라이징(equalizing)시키는 제1 스위치; 및
상기 제2 동작구간에 대응하는 제2 제어신호가 활성화되는 구간에서 상기 전달노드와 상기 소스노드를 쇼트(short)시킴으로써 상기 전달노드와 상기 소스노드의 전압레벨을 이퀄라이징(equalizing)시키는 제2 스위치를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
The method according to claim 1,
The switching unit includes:
Wherein the first output node and the transfer node are short-circuited in a period in which the first control signal corresponding to the first movement gate is activated, thereby equalizing the voltage level of the first output node and the transfer node 1 switch; And
And a second switch for equalizing the voltage level of the transfer node and the source node by shorting the transfer node and the source node in a period in which the second control signal corresponding to the second movement gate is activated And the nonvolatile memory device.
[청구항 5은(는) 설정등록료 납부시 포기되었습니다.][Claim 5 is abandoned upon payment of registration fee.] 제1항에 있어서,
다수의 비휘발성 메모리 셀이 각각 접속된 다수의 워드라인을 더 구비하고,
상기 제1 동작구간에서 상기 다수의 워드라인 모두를 상기 제1 출력노드를 통해 상기 제1 전압레벨로 구동하며,
상기 제2 동작구간에서 상기 다수의 워드라인 중 쓰기 동작을 위해 선택되어야 하는 어느 하나의 워드라인을 상기 제2 출력노드를 통해 상기 제2 전압레벨로 구동하고, 선택되지 않아야 하는 나머지 워드라인을 상기 제1 출력노드를 통해 상기 제1 전압레벨로 구동하는 것을 특징으로 하는 비휘발성 메모리 장치.
The method according to claim 1,
Further comprising a plurality of word lines to which a plurality of non-volatile memory cells are respectively connected,
Driving all of the plurality of word lines in the first operating period through the first output node to the first voltage level,
Driving any one word line to be selected for a write operation among the plurality of word lines in the second operation period to the second voltage level through the second output node, And the second output node is driven to the first voltage level through the first output node.
KR1020110130958A 2011-12-08 2011-12-08 Non-volatile memory device KR101867509B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110130958A KR101867509B1 (en) 2011-12-08 2011-12-08 Non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110130958A KR101867509B1 (en) 2011-12-08 2011-12-08 Non-volatile memory device

Publications (2)

Publication Number Publication Date
KR20130064374A KR20130064374A (en) 2013-06-18
KR101867509B1 true KR101867509B1 (en) 2018-06-15

Family

ID=48861350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110130958A KR101867509B1 (en) 2011-12-08 2011-12-08 Non-volatile memory device

Country Status (1)

Country Link
KR (1) KR101867509B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042041A (en) 2013-10-10 2015-04-20 에스케이하이닉스 주식회사 Voltage Generator, Integrated Circuit and Voltage generating method
KR20150096891A (en) 2014-02-17 2015-08-26 에스케이하이닉스 주식회사 Semiconductor apparatus and operating method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090079657A (en) * 2008-01-18 2009-07-22 삼성전자주식회사 Flash memory device capable of generating a stable wordline voltage
KR20090105684A (en) * 2008-04-03 2009-10-07 삼성전자주식회사 Flash memory device and voltage generating circuit for the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090079657A (en) * 2008-01-18 2009-07-22 삼성전자주식회사 Flash memory device capable of generating a stable wordline voltage
KR20090105684A (en) * 2008-04-03 2009-10-07 삼성전자주식회사 Flash memory device and voltage generating circuit for the same

Also Published As

Publication number Publication date
KR20130064374A (en) 2013-06-18

Similar Documents

Publication Publication Date Title
US7489566B2 (en) High voltage generator and related flash memory device
KR100399359B1 (en) Charge pump circuit
JP2012133871A5 (en)
CN103578549A (en) Configurable multistage charge pump using a supply detect scheme
KR100287545B1 (en) Nonvolatile Semiconductor Memory Devices
US10249346B2 (en) Power supply and power supplying method thereof for data programming operation
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
US8390342B2 (en) High voltage switch circuit of semiconductor device
KR20070028974A (en) Flash memory device and voltage generating circuit for the same
KR101083676B1 (en) Semiconductor memory apparatus
KR101867509B1 (en) Non-volatile memory device
JP5808937B2 (en) Internal power supply voltage generation circuit and internal power supply voltage generation method for semiconductor memory
US10902926B2 (en) Charge pump and memory device including the same
JP2001216793A (en) Bias level generating circuit of flash memory element
KR101201606B1 (en) High voltage switch circuit of a semiconductor apparatus
US7348832B2 (en) Dual-voltage generation system
KR101840379B1 (en) Semiconductor device
KR102020643B1 (en) Regulator and semiconductor device having the same
KR101005128B1 (en) Charge pump circuit of Semiconductor device
KR100560769B1 (en) High voltage switch pump circuit
KR100908532B1 (en) High Voltage Supply for Semiconductor Memory Devices
JP2006065928A (en) Nonvolatile semiconductor storage device and semiconductor integrated circuit device
KR20090000379A (en) High vltage generation circuit and flash memory device having the same
JP2013020677A (en) Semiconductor device
KR101040001B1 (en) Voltage supply circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right