KR100560769B1 - High voltage switch pump circuit - Google Patents
High voltage switch pump circuit Download PDFInfo
- Publication number
- KR100560769B1 KR100560769B1 KR1020040000511A KR20040000511A KR100560769B1 KR 100560769 B1 KR100560769 B1 KR 100560769B1 KR 1020040000511 A KR1020040000511 A KR 1020040000511A KR 20040000511 A KR20040000511 A KR 20040000511A KR 100560769 B1 KR100560769 B1 KR 100560769B1
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- voltage
- pumping
- level
- pumping circuit
- Prior art date
Links
- 238000005086 pumping Methods 0.000 claims abstract description 106
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 230000007704 transition Effects 0.000 claims abstract description 15
- 230000000630 rising effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 230000000087 stabilizing effect Effects 0.000 claims 3
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 101150082969 SELP gene Proteins 0.000 description 20
- 101150036293 Selenop gene Proteins 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 102000004531 Selenoprotein P Human genes 0.000 description 1
- 108010042443 Selenoprotein P Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05C—BOLTS OR FASTENING DEVICES FOR WINGS, SPECIALLY FOR DOORS OR WINDOWS
- E05C17/00—Devices for holding wings open; Devices for limiting opening of wings or for holding wings open by a movable member extending between frame and wing; Braking devices, stops or buffers, combined therewith
- E05C17/02—Devices for holding wings open; Devices for limiting opening of wings or for holding wings open by a movable member extending between frame and wing; Braking devices, stops or buffers, combined therewith by mechanical means
- E05C17/46—Devices for holding wings open; Devices for limiting opening of wings or for holding wings open by a movable member extending between frame and wing; Braking devices, stops or buffers, combined therewith by mechanical means in which the wing or a member fixed thereon is engaged by a movable fastening member in a fixed position; in which a movable fastening member mounted on the wing engages a stationary member
- E05C17/48—Devices for holding wings open; Devices for limiting opening of wings or for holding wings open by a movable member extending between frame and wing; Braking devices, stops or buffers, combined therewith by mechanical means in which the wing or a member fixed thereon is engaged by a movable fastening member in a fixed position; in which a movable fastening member mounted on the wing engages a stationary member comprising a sliding securing member
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
- E05B65/00—Locks or fastenings for special use
- E05B65/08—Locks or fastenings for special use for sliding wings
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
- E05Y2800/00—Details, accessories and auxiliary operations not otherwise provided for
- E05Y2800/40—Physical or chemical protection
- E05Y2800/422—Physical or chemical protection against vibration or noise
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Read Only Memory (AREA)
Abstract
메모리 블록의 단위셀에 연결된 워드라인으로, 고전압 발생회로에서 제공된 동작모드에 따른 고전압을 펌핑하여 전달하기 위한 고전압 스위칭 펌프 회로는, 메모리 블록 선택신호(B_sel)와 클럭신호(CLK)를 입력받아서 클럭신호(CLK)의 논리 레벨의 천이에 따라 출력 레벨을 전원 전압 레벨 보다 높은 제 1 레벨로 상승시키기 위한 제1 펌핑회로 및 제 1 펌핑회로의 출력에 연결되되 캐패시터 커플링을 이용하여 제 1레벨 보다 높은 제 2 레벨의 고전압을 생성하는 모스트랜지스터로 이루어진 제 2 펌핑회로를 포함한다. A word line connected to a unit cell of a memory block, the high voltage switching pump circuit for pumping and delivering a high voltage according to an operation mode provided by a high voltage generation circuit, receives a memory block selection signal B_sel and a clock signal CLK to receive a clock. Connected to the output of the first pumping circuit and the first pumping circuit for raising the output level to a first level higher than the power supply voltage level in accordance with the transition of the logic level of the signal CLK, but using a capacitor coupling than the first level. And a second pumping circuit consisting of a MOS transistor for generating a high second level of high voltage.
고전압, 워드라인, 스위치 펌핑, 커플링비, 캐패시터, 클럭신호High Voltage, Word Line, Pump Pump, Coupling Ratio, Capacitor, Clock Signal
Description
도 1은 통상적인 플래쉬 EEPROM 소자에 사용되는 고전압 펌핑 회로를 나타낸다. 1 shows a high voltage pumping circuit used in a typical flash EEPROM device.
도 2는 본 발명에 따른 고전압 펌핑 회로의 일예를 나타낸다. 2 shows an example of a high voltage pumping circuit according to the present invention.
도 3은 도 2의 고전압 펌핑 회로의 제어신호의 타이밍도 및 출력 레벨을 나타낸다. 3 is a timing diagram and an output level of a control signal of the high voltage pumping circuit of FIG. 2.
본 발명은 불휘발성 메모리 장치에 관한 것으로서, 특히 불휘발성 메모리 장치의 셀에 연결된 워드라인으로 프로그램/소거/읽기 동작에 적합한 전압을 공급하기 위한 고전압 펌핑 회로에 관한 것이다. The present invention relates to a nonvolatile memory device, and more particularly, to a high voltage pumping circuit for supplying a voltage suitable for a program / erase / read operation to a word line connected to a cell of the nonvolatile memory device.
일반적으로 반도체 메모리 장치는 전원 공급이 중단되면 저장된 정보가 소멸되는 휘발성(volatile) 메모리 장치와 전원 공급이 중단되더라도 정보가 계속적으 로 유지되는 불휘발성(nonvolatile) 메모리 장치로 구별된다. 불휘발성 메모리 장치로서는 EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically EPROM) 및 플래쉬 EEPROM(Flash EEPROM)을 포함하며, 이 중 플래쉬 EEPROM은 셀 면적을 작게 할 수 있다는 EPROM의 장점과 저장된 정보의 전기적 소거가 가능하다는 EEPROM의 장점을 모두 가지고 있어, 플래쉬 EEPROM에 대한 수요가 증가하고 있는 추세이다.Generally, semiconductor memory devices are classified into volatile memory devices in which stored information is lost when power supply is interrupted, and nonvolatile memory devices in which information is continuously maintained even when power supply is interrupted. Nonvolatile memory devices include erasable programmable read only memory (EPROM), electrically EPROM (EPEPROM), and flash EEPROM (Flash EEPROM), among which the advantages of EPROM can reduce the cell area and the electrical power of stored information. With all the advantages of EEPROM, which can be erased, the demand for flash EEPROM is increasing.
플래쉬 EEPROM 장치는 단위셀의 배열 방식에 따라 크게 NAND형 플래쉬 EEPROM 장치와 NOR형 플래쉬 EEPROM 장치로 구분되며, 이러한 플래쉬 EEPROM 장치는 다수의 메모리 블록으로 이루어진 셀 어레이, 행선택회로 및 감지 및 래치 회로 등을 포함한다. 여기서 메모리 블록은 비트라인과 워드라인에 연결된 다수의 단위셀들을 포함한다. 그런데 이러한 메모리 셀들에 정보를 프로그래밍하거나 이들로부터 정보를 제거하거나 또는 읽어내기 위해서는 행선택회로를 통해, 선택된 단위셀에 연결된 워드라인으로 해당 전압, 예를 들면 프로그래밍 전압, 소거 전압 또는 독출 전압을 전달해 주어야 한다. 그런데 이들 전압들은 전원 전압 보다 높은 고전압이므로, 워드라인으로 전원 전압보다 높은 고전압을 공급하기 위해서는 행선택회로는 고전압을 스위칭하는 회로 장치가 요구되며 이러한 회로의 일예로서 스위치 펌프 스킴(Switch Pump scheme)을 이용한 것이 있다. Flash EEPROM devices are classified into NAND-type flash EEPROM devices and NOR-type flash EEPROM devices according to the arrangement of unit cells. Such flash EEPROM devices include a cell array consisting of a plurality of memory blocks, a row selection circuit, and a sensing and latching circuit. It includes. The memory block includes a plurality of unit cells connected to the bit line and the word line. However, in order to program information to, remove information from, or read information from such memory cells, a corresponding voltage, for example, a programming voltage, an erase voltage, or a read voltage, must be transferred through a row selection circuit to a word line connected to a selected unit cell. do. However, since these voltages are higher voltages than the power supply voltage, the row selection circuit requires a circuit device for switching the high voltage in order to supply the high voltage higher than the power supply voltage to the word line. As an example of such a circuit, a switch pump scheme is employed. Some used.
스위치 펌프 스킴을 이용한 고전압 스위칭 장치의 일 예는 도 1에 도시되어있다. 도 1을 참고로 살펴보면, 고전압 스위칭 장치는 노드(Sel)를 프리차아징시키는 NMOS트랜지스터(M1), 클럭신호(CLK)에 따라 노드(Sel)의 전압 레벨을 상승시키기 위해 포지티브 피드백 루프을 형성하는 2개의 NMOS트랜지스터(M2, M3)와 하나의 캐패시터(C1) 및 소정 수준으로 스위칭된 노드(Sel)의 고전압을 선택된 워드라인에 연결시키기 위한 패스 NMOS트랜지스터(M4)를 포함한다. 여기서 트랜지스터(M2)는 Vpp로의 전압 손실 없는 전달을 위해서 네이티브 NMOS 트랜지스터로 이루어져 있으며, Vpp는 프로그램 모드 시에는 프로그램전압, 소거 모드 시에는 소거전압, 독출 모드 시에는 독출전압을 의미한다. 이하에서는 프로그램모드를 예를 들어 설명하며 이때 Vpp는 프로그램전압(Vpgm)을 의미하게 된다.An example of a high voltage switching device using a switch pump scheme is shown in FIG. Referring to FIG. 1, the high voltage switching device includes an NMOS transistor M1 for precharging a node Sel, and a positive feedback loop 2 for increasing a voltage level of the node Sel according to a clock signal CLK. NMOS transistors M2 and M3, one capacitor C1, and a pass NMOS transistor M4 for connecting the high voltage of the node Sel switched to a predetermined level to the selected word line. The transistor M2 is composed of a native NMOS transistor to transfer voltage loss to Vpp, and Vpp means a program voltage in a program mode, an erase voltage in an erase mode, and a read voltage in a read mode. Hereinafter, the program mode will be described as an example. In this case, Vpp means a program voltage Vpgm.
메모리 블록 선택 신호(B_sel)가 논리 "하이"로 되어 전원전압(Vcc)이 인가되면, 노드(sel)는 트랜지스터(M1)를 통해 VCC-Vt(M1)으로 충전된다. 그리고 트랜지스터(M3)의 게이트는 노드(sel)에 연결되어 있어서 턴온된다. 고전압 발생기(미도시)로부터 공급된 Vpp는 트랜지스터(M3)를 통해 노드(A)로 전달되어 노드(A)는 Vcc-Vt(M1)-Vt(M3)(이를 프리차지 전압(Vprecharge)이라 한다.)가 된다. 여기서 Vt(M1), Vt(M2), Vt(M3)는 트랜지스터(M1), 트랜지스터(M2), 트랜지스터(M3)의 문턱 전압을 나타내며, 메모리 블록 선택 신호(B_sel)는 프로그래밍 동작 중에는 논리"하이"를 유지하는 제어신호이다.When the memory block selection signal B_sel becomes a logic " high " and the power supply voltage Vcc is applied, the node sel is charged to VCC-Vt (M1) through the transistor M1. The gate of the transistor M3 is connected to the node sel and is turned on. The Vpp supplied from the high voltage generator (not shown) is transferred to the node A through the transistor M3 so that the node A is referred to as Vcc-Vt (M1) -Vt (M3) (this is called a precharge voltage Vprecharge). .) Here, Vt (M1), Vt (M2), and Vt (M3) represent threshold voltages of the transistors M1, M2, and M3, and the memory block selection signal B_sel is logic " high during programming operations. Is a control signal.
프로그래밍 동작 도중에 클럭신호(CLK)가 논리 "하이"에서 논리"로우"로 천이되면 낸드게이트(11)의 출력은 논리 "로우"에서 논리 "하이"로 변하고 이에 따라 캐패시터(C1)로 전하가 충전된다. 따라서 노드(A)의 전압 레벨은 증가하게 된다. 이때 트랜지스터(M2)의 문턱전압(Vt(M2))이 노드(A)와 노드(sel)의 전압 차 보다 작으면, 트랜지스터(M2)를 통해 노드(A)의 전하가 노드(sel)로 전달되어 노드(sel)의 전압레벨이 증가하게 된다. 노드(sel)의 상승 전압은 트랜지스터(M3)를 더욱 높은 전압으로 게이팅하게 되어 노드(A)의 전압 레벨은 더욱 상승하게 된다. 이와 같은 전압 상승 과정이 반복되어서 노드(sel)의 전압이 프로그램전압과 패스 트랜지스터(M4)의 문턱전압의 합 이상이 되면, 노드(Vsel)에 게이트가 연결된 패스 트랜지스터(M4)가 턴온되어, Vpp가 선택된 워드라인으로 공급되게 된다. If the clock signal CLK transitions from a logic "high" to a logic "low" during a programming operation, the output of the
전술한 설명에서 알 수 있는 바와 같이, 노드(Vsel)의 전압 레벨은 전원전압(Vcc), 트랜지스터(M2)의 문턱 전압 및 트랜지스터(M3)의 문턱전압에 의해 영향을 받는다. 즉 고전압 스위칭 효율은 Vcc-Vt(M2)-Vt(M3)에 의존하게 되므로, 전압 펌핑을 위한 포지티브 피드백 회로를 형성하기 위해서는 Vcc>Vt(M2)+Vt(M3)가 되어야 한다. As can be seen from the above description, the voltage level of the node Vsel is influenced by the power supply voltage Vcc, the threshold voltage of the transistor M2 and the threshold voltage of the transistor M3. That is, since the high voltage switching efficiency depends on Vcc-Vt (M2) -Vt (M3), in order to form a positive feedback circuit for voltage pumping, it must be Vcc> Vt (M2) + Vt (M3).
따라서 전술한 고전압 펌핑 회로는 낮은 전원전압(예를 들면 메모리장치의 용량등에 따라서 3V, 2,65 V, 18V 또는 그 이하) 을 사용하는 플래쉬 EEPROM 장치에는 적합하지 못한 문제가 있다. 또한, 몸체 효과에 의해 NMOS 트랜지스터(M1,M2, M3, M4)의 문턱 전압이 증가하게 되어서 워드라인으로 전달되는 Vpp의 손실이 발생하게 된다. Therefore, the above-described high voltage pumping circuit has a problem that is not suitable for a flash EEPROM device using a low power supply voltage (for example, 3V, 2,65V, 18V or less depending on the capacity of the memory device, etc.). In addition, due to the body effect, the threshold voltages of the NMOS transistors M1, M2, M3, and M4 increase, resulting in a loss of Vpp delivered to the word line.
따라서 본 발명의 목적은, 낮은 전원전압을 사용하면서도 선택된 워드라인으로 프로그램/소거/독출 전압을 손실 없이 전달할 수 있도록 하는 불휘발성 메모리 장치의 고전압 스위칭 회로를 제공하는 것이다.
Accordingly, an object of the present invention is to provide a high voltage switching circuit of a nonvolatile memory device capable of delivering a program / erase / read voltage to a selected word line without loss while using a low power supply voltage.
상기 목적을 달성하기 위하여, 메모리 셀 어레이의 다수의 셀에 연결된 워드라인으로, 고전압 발생회로에서 제공된 동작모드에 따른 제 1 고전압을 펌핑하여 전달하기 위한 고전압 펌핑 회로는, 프로그램동작중임을 나타내는 제어신호와, 클럭신호 및 상기 고전압 발생회로의 제 1 고전압에 연결되고, 전원 전압 레벨의 상기 프로그램동작중임을 나타내는 제어신호가 인에이블될 때 상기 클럭신호의 논리 레벨 천이에 따른 전압 펌핑을 함으로써, 출력 레벨을 상기 전원 전압 레벨 이상의 제 1 레벨을 갖는 전압으로 펌핑하는 제 1 펌핑 회로; 및 상기 제 1 펌핑 회로의 출력단에 연결되어 있으며, 상기 고전압 발생회로의 제 1고전압과 동일 레벨을 가지며 상기 제 1 고전압의 전압 인가 후 소정 간격 쉬프트되어 인가되는 제 2 고전압을 인가받아서 상기 제 1 레벨의 전압 보다 높은 레벨의 전압을 출력하는 제 2 펌핑 회로를 포함한다. 여기서 제 2 펌핑 회로는, 상기 제 2 고전압의 상승 구간에서는 상기 제 1 펌핑회로의 출력단과 커플링되어 상기 제 2 고전압에 의한 전하를 충전하여 상기 제 1 펌핑 회로의 출력단의 전압 레벨을 상승시키고, 상기 제 2 고전압의 상승 완료시에는 레벨 상승된 상기 제 1 펌핑 회로의 출력 전압을 상기 제 2 펌핑 회로의 출력단으로 전달하는 MOS트랜지스터로 이루어진다. In order to achieve the above object, a high voltage pumping circuit for pumping and delivering a first high voltage according to an operation mode provided by a high voltage generating circuit to a word line connected to a plurality of cells of a memory cell array, the control signal indicating that the program operation And an output level connected to a clock signal and a first high voltage of the high voltage generation circuit, by performing voltage pumping according to a logic level transition of the clock signal when a control signal indicating that the program operation of a power supply voltage level is enabled is enabled. A first pumping circuit for pumping a to a voltage having a first level above the power supply voltage level; And a second high voltage connected to an output terminal of the first pumping circuit and having the same level as the first high voltage of the high voltage generating circuit and being shifted by a predetermined interval after applying the voltage of the first high voltage. And a second pumping circuit for outputting a voltage at a level higher than the voltage of. Here, the second pumping circuit is coupled to the output terminal of the first pumping circuit in the rising period of the second high voltage to charge the charge by the second high voltage to increase the voltage level of the output terminal of the first pumping circuit, When the second high voltage rises, the MOS transistor transfers the output voltage of the first pumping circuit which is raised to the output terminal of the second pumping circuit.
그리고 상기 제 2 펌핑 회로의 출력단에 연결되며, 상기 제 1 고전압과 동일 레벨을 가지며 상기 제 2 고전압의 인가 후 소정 간격 쉬프트되어 인가되는 제 3 고전압을 인가 받는 제 3 펌핑 회로를 더욱 포함하며, 상기 제 3 펌핑 회로는 상기 제 3 고전압의 상승 구간에서는, 상기 제 2 펌핑 회로의 출력단과 커플링되어서 상기 제 3 고전압에 의한 전하를 충전하여 상기 제 2 펌핑 회로의 출력단의 전압 레벨을 상승시키고, 상기 제 3 고전압의 상승 완료시에는 레벨 상승된 제 2 펌핑 회로의 출력 전압을 상기 제 3 펌핑 회로의 출력단으로 전달하는 MOS트랜지스터로 이루어진다. And a third pumping circuit connected to an output terminal of the second pumping circuit, the third pumping circuit having the same level as the first high voltage and receiving a third high voltage shifted by a predetermined interval after the application of the second high voltage. The third pumping circuit is coupled to the output terminal of the second pumping circuit in the rising period of the third high voltage to charge the charge by the third high voltage to increase the voltage level of the output terminal of the second pumping circuit, When the third high voltage rises, the MOS transistor transfers the output voltage of the level-up second pumping circuit to the output terminal of the third pumping circuit.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
도 2는 본 발명의 일 예에 따른 고전압 펌핑 회로의 일예를 나타내며, 도 3은 도 2의 고전압 스위칭 회로의 제어신호의 타이밍도 및 출력 레벨을 나타낸다. 도 1의 요소와 동일한 부분에 대해서는 동일한 참조번호를 사용하였다. 2 illustrates an example of a high voltage pumping circuit according to an exemplary embodiment of the present invention, and FIG. 3 illustrates a timing diagram and an output level of a control signal of the high voltage switching circuit of FIG. 2. The same reference numerals are used for the same parts as the elements of FIG.
본 발명의 일 예에 따른 고전압 펌핑 회로는, 프로그램동작중임을 나타내는 전원 전압 레벨의 논리 "하이"인 메모리 블록 선택신호(B_sel)와 클럭신호(CLK)를 입력받아서 클럭신호(CLK)의 논리 레벨의 천이에 따라 출력 레벨을 전원 전압 레벨 보다 높은 제 1 레벨로 상승시키기 위한 제1 펌핑회로(10) 및 상기 제 1 펌핑회로(10)의 출력에 연결되되 캐패시터 커플링을 이용하여 제 1레벨 보다 높은 제 2 레벨의 고전압을 생성하는 제 2 펌핑회로(20)를 포함한다. 그리고 고전압 펌핑 회로는, 상기 제 1 레벨 및 제 2 레벨의 과도 상승을 억제하는 등의 적정한 수준을 유지하기 위한 안정화회로(30, 40)를 더욱 포함한다. The high voltage pumping circuit according to an embodiment of the present invention receives a memory block selection signal B_sel and a clock signal CLK that are logic "high" of a power supply voltage level indicating that a program operation is performed, and thus a logic level of the clock signal CLK. Connected to an output of the
제 1 펌핑회로(10)는 입력단, 출력단 그리고 입력단과 출력단이 포지티브 피드백 루프를 구성하도록 캐스케이드 형태로 연결되어 있는 펌핑부 및 출력단을 프리차아징시키는 프리차아징부를 포함한다. 입력단은 메모리 블록 선택신호(B_sel)와 클럭신호(CLK)를 입력받아 프로그램 동작 중 클럭신호의 천이를 반영하는 연산 결과를 출력하는 NAND게이트(11)와 NAND(11)의 출력단에 일단이 연결되어 클럭신호 천이에 따라 변동되는 전위 레벨을 나타내는 캐패시터(C1)를 포함하며, 프리차아징부는 메모리 블록 선택신호(B_sel)라인과 출력단(노드(Sel)) 사이에 연결되어 있는 NMOS트랜지스터(M1)를 포함한다. 그리고 펌핑부는 2개의 NMOS트랜지스터(M2, M3)로 이루어져 있으며, 제 1 NMOS트랜지스터(M2)의 출력단은 노드(Sel)에서 제 2 NMOS 트랜지스터(M3)의 게이트에 연결되고, 제 2 NMOS트랜지스터(M3)의 출력단은 노드(A)에서 제 1 NMOS 트랜지스터(M2)의 게이트에 연결되어 있다. 그리고 제 1 NMOS트랜지스터(M2)는 입력단(노드A)과 출력단(노드 Selp) 사이에 소오스-드레인 통로를 형성하며, 제 2 NMOS 트랜지스터(M3)는 고전압과 입력단(노드A)사이에 소오스-드레인 통로를 형성하도록 되어 있다.The
한편, 제 1펌핑회로(10)는 설명의 편의상 도1의 고전압 펌핑 회로와 실질적으로 동일한 것을 예들 들어 설명하였다. 그러나 본 발명에 따른 고전압 펌핑 회로에 사용되는 제 1펌핑회로(10)는 이에 한정되지 않으며 전술한 바와 같이 입력단과 출력단이 포지티브 피드백 루프를 구성하도록 되는 하는 범위 내에서, 캐패시터(C1)와 2개의 NMOS트랜지스터(M2, M3)의 연결관계를 변형한 각종 회로도 사용 가능하다. On the other hand, the
제 2 펌핑회로(20)는 게이트-캐패시터를 포함하여 전압 펌핑을 수행하는 것으로서, 세부적으로는 2단계의 전압 펌핑과정이 진행된다. 여기서 게이트-캐패시터란 인가되는 고전압의 상승 구간에서는 캐패시터로 동작하고, 상승완료시에는 패스트랜지스터로 동작하여 고전압 상승구간에서 충전된 전하를 전달하는 반도체 소자를 의미한다. 본 실시예에서는 하나의 NMOS 트랜지스터(M6, M8)로 게이트-캐패시터의 반도체 소자를 구현하였으며, 각각의 NMOS트랜지스터를 통해 1회의 전압 펌핑과정이 수행된다. 그리고 본 실시예에서는 게이트-캐패시터로서 하나의 NMOS트랜지스터를 사용하였으나, 제 2 펌핑회로의 구성은 이에 한정되지 않고 전술한 동작 조건을 만족하는 각종 반도체 소자 또는 로직들이 사용될 수 있다. The
구체적으로 살펴보면, NMOS 트랜지스터(M6)의 게이트는 제 1펌핑회로(10)의 출력단인 노드(Sel)의 전압을 받으며, 소오스는 고전압 발생기(12)의 출력인 Vpp와 동일한 전압레벨을 가지되 Vpp의 상승 시점 후 일정 시간이 경과한 후 논리"하이"로 상승하는 Vpp2에 연결되어 있으며, 드레인은 제 2 펌핑회로의 1차 펌핑 결과를 나타내는 노드(selp)에 연결되어있다. 여기서 Vpp2는 고전압 발생기(12)의 출력단에 연결된 제 1 쉬프트부(13)의 출력단으로부터 제공되며, 제 1 쉬프트부(13)의 구체적인 구성은 공지되어 있는 것을 사용할 수 있다. Specifically, the gate of the NMOS transistor M6 receives the voltage of the node Sel, which is the output terminal of the
그리고 NMOS트랜지스터(M8)의 게이트는 제 1 차 펌핑 결과를 나타내는 노드(Selp)에 연결되어 있으며, NMOS트랜지스터(M8)의 소오스는 Vpp 또는 Vpp2와 동일한 전압레벨을 가지되 Vpp2의 상승 시점 후 일정 시간이 경과한 후 논리"하이"로 상승하는 Vpp3에 연결되어 있으며, 드레인은 워드라인과 연결되는 고전압 펌핑 회로의 출력단(Vout)에 연결되어 있다. 유사하게 Vpp3는 고전압 발생기(12)의 출력단에 연결된 제 1 쉬프트부(13)의 출력단에 연결된 제 2쉬프트부(14)로부터 제공되며, 제 2 쉬프트부(14)의 구체적인 구성은 공지되어 있는 것을 사용할 수 있다. The gate of the NMOS transistor M8 is connected to the node Selp indicating the first pumping result, and the source of the NMOS transistor M8 has the same voltage level as that of Vpp or Vpp2, but after a rising time of Vpp2. After this elapses, it is connected to Vpp3, which rises to logic " high ", and the drain is connected to the output Vout of the high voltage pumping circuit connected to the word line. Similarly, Vpp3 is provided from the
안정화회로(30, 40)는 노드(Sel)의 전압 레벨(제 1 레벨)이 과도 상승하는 것을 억제하기 위해 노드(Sel)에 게이트가 연결되고 노드(Sel)와 Vpp사이에서 소오스-드레인 경로를 형성하는 NMOS트랜지스터(M5)와, 노드(Selp)의 전압 레벨(제 2 레벨)이 과도 상승하는 것을 억제하기 위해 노드(Selp)에 게이트가 연결되고 노드(Selp)와 Vpp사이에서 소오스-드레인 경로를 형성하는 NMOS트랜지스터(M4)를 포함한다. 그리고 NMOS트랜지스터(M4)는 Vpp3에 의해 노드(Selp)의 전압 레벨을 상승시키는 펌핑 요소의 역할도 함과 동시에 일정 수준으로 상승된 펌핑 전압을 워드라인에 공급하기 위한 패스 트랜지스터의 역할도 수행한다. 한편, 미설명된 NMOS 트랜지스터(M7)는 메모리 블록의 선택 상태를 나타내는 것으로서, 노드(Selp)와 메모리 블록 선택 신호(B Sel)라인 사이에 소오스-드레인 경로를 형성하며 게이트로 Vcc 전압을 인가받도록 되어있다. The
이제 도 2 및 도 3을 참고로 하여, 본 발명에 따른 고전압 펌핑 회로의 동작을 살펴본다. Referring now to Figures 2 and 3, look at the operation of the high voltage pumping circuit according to the present invention.
먼저 메모리 블록 선택신호(B_sel)가 Vcc인 논리"하이"가 되면, NMOS트랜지스터(M1)를 거쳐 제 1펌핑회로(10)의 출력단인 노드(Sel)의 전압은 Vcc-Vt(M1)가 된다. 그리고 노드(Sel)에 게이트가 연결된 NMOS 트랜지스터(M3)가 턴온되어 Vpp 전압으로부터 전하가 공급되어 노드(A)의 전압레벨은 Vsel-Vt(M3)로 프리차아징된다. First, when the memory block selection signal B_sel becomes a logic " high " of Vcc, the voltage of the node Sel which is an output terminal of the
이 상태에서 클럭신호(CLK)가 논리"하이"에서 "로우"로 바뀌면 NAND게이트(11)의 출력은 논리"로우"에서 "하이"로 천이되고 캐패시터(C1)에는 전하가 충전되어 노드(A)의 전압 레벨은 상승하게 된다. 이때 NMOS트랜지스터(M2)의 문턱전압이 제 1 펌핑회로(10)의 입력단인 노드(A)와 출력단인 노드(Sel)간의 전압차보다 작으면 노드(A)에서 노드(Sel)로 전하가 전달되어 노드(Sel)의 전압레벨(Vsel)은 상승하게 된다. 레벨 상승된 노드(Sel)의 전압(Vsel)은 NMOS 트랜지스터(M3)의 게이트에 인가되므로, 노드(A)의 전압은 더 높은 레벨로 상승된다. 즉, 노드(Sel), NMOS트랜지스터(M3), 노드(A) 및 NMOS트랜지스터(M2)는 포지티브 피드백루프를 형성하게 된다. 이후 클럭신호(CLK)가 논리"로우"에서 논리"하이"로 천이되면 노드(Sel)의 상승된 전압은 NMOS트랜지스터(M6)의 게이트에 인가되고, NMOS트랜지스터(M3)는 턴 오프된다. 전술한 클럭신호의 "하이-로우"천이 및 "로우-하이"천이의 반복에 의해 노드(Sel)의 전압은 상승하게 된다. In this state, when the clock signal CLK changes from a logic "high" to a "low", the output of the
전술한 과정에 의한 노드(Sel)의 전압 레벨이 Vpp를 넘어서 과도하게 될 경우에는, 안정화 회로의 NMOS트랜지스터(M5)를 통해서 전하가 노드(Sel)로부터 Vpp로 전달되어서 노드(SelP)의 전압 레벨을 안정적으로 낮춘다. 포지티브 피드백루프가 형성되어 있는 제 1 펌핑회로(10)에 의한 노드(Sel)의 전압은 Vout을 나타내는 하단의 그래프에서 "I"로 나타나 있다. When the voltage level of the node Sel is excessively exceeded Vpp by the above-described process, the charge is transferred from the node Sel to Vpp through the NMOS transistor M5 of the stabilization circuit, and thus the voltage level of the node SelP. Lowers stably. The voltage of the node Sel by the
다음, 제 1 펌핑회로(10)에 의해 상승된 노드(Sel)의 전압은 후속하는 제 2 펌핑회로(20)에 입력되어 의해 재차 펌핑된다. Next, the voltage of the node Sel raised by the
자세히 살펴보면, Vpp2는 노드(Sel)의 전압 레벨이 소정 수준에 도달하는 도중에는 접지 상태이었다가 소정 수준에 도달한 후에 상승하기 시작한다. 즉, NMOS 트랜지스터(M6)는 Vpp2에 의한 소오스와 노드(Sel)의 전압레벨에 의한 게이트의 전압 차이가 NMOS트랜지스터(M6)의 문턱전압보다 크게 될 때까지는 NMOS트랜지스터(M6)는 캐패시터의 일전극으로만 동작하게 된다. 따라서 이 기간 동안에는 NMOS 트랜지스터(M6)의 게이트에 연결된 노드(Sel)의 전위는 다음과 같이 상승하게 된다. In detail, Vpp2 is grounded while the voltage level of the node Sel reaches a predetermined level, and starts to rise after reaching the predetermined level. That is, in the NMOS transistor M6, the NMOS transistor M6 is the one electrode of the capacitor until the voltage difference of the gate due to the source caused by Vpp2 and the voltage level of the node Sel is greater than the threshold voltage of the NMOS transistor M6. Will only work. Therefore, during this period, the potential of the node Sel connected to the gate of the NMOS transistor M6 rises as follows.
Vsel(n)=a*Vsel(n-1)Vsel (n) = a * Vsel (n-1)
여기서, a는 NMOS트랜지스터(M6)에 의한 노드(sel)에서의 커플링비를 의미하며, Vsel(n-1)은 Vpp2와 NMOS 트랜지스터(M6)의 영향을 받기 이전, 즉 Vpp2가 접지 상태에서의 노드(Sel)의 전압이며, Vsel(n)은 Vpp2와 NMOS 트랜지스터(M6)의 영향을 받은 후의 노드(Sel)의 전압을 나타낸다. 그리고 Vpp2의 상승완료시에는 NMOS트랜지스터(M6)는 턴온되고 이렇게 상승된 노드(Sel)의 전압레벨은 NMOS트랜지스터(M6)의 문턱전압의 손실 없이 제 2 펌핑회로(20)의 1차 펌핑 출력단인 노드(Selp)로 전달되게 된다. 즉 Vpp2의 상승완료시에는 NMOS트랜지스터(M6)는 패스트랜지스터로 동작하게 된다. 이때의 노드(Selp)의 전압 상승은 도 3의 Vout을 나타내는 하단의 그래프에서 "II"로 나타나 있다.Here, a denotes the coupling ratio at the node sel by the NMOS transistor M6, and Vsel (n-1) is before Vpp2 and the NMOS transistor M6 are affected, that is, Vpp2 is in the ground state. It is the voltage of the node Sel, and Vsel (n) represents the voltage of the node Sel after being influenced by Vpp2 and the NMOS transistor M6. When Vpp2 is completed, the NMOS transistor M6 is turned on and the voltage level of the node Sel thus raised is the node which is the primary pumping output terminal of the
플래쉬 EEPROM 장치에서 요구되는 Vpp의 레벨에 따라서 노드(Selp)를 바로 워드라인에 연결할 수 도 있으며, 더욱더 높은 수준의 Vpp가 필요한 경우에는 도 2에 나타난 바와 같이 캐패시터 커플링에 의한 펌핑 동작을 더 수행하도록 할 수 있다. Depending on the level of Vpp required in the flash EEPROM device, the node (Selp) can be directly connected to the word line. If higher Vpp is required, the pumping operation by capacitor coupling is further performed as shown in FIG. You can do that.
즉, 노드(Selp)의 전압 레벨이 소정 수준에 도달하는 도중에는 접지 상태이었다가 소정 수준에 도달한 후에 인가되어 상승하기 시작하는 Vpp3에 의해서, 노드(Selp)에 게이트가 연결된 NMOS트랜지스터(M8)는 Vpp3와 노드(Selp)의 전압 차이가 NMOS트랜지스터(M8)의 문턱전압보다 크게 될 때까지는 캐패시터로 동작하게 되고 그 동안의 Vpp3에 의한 전하는 노드(Selp)의 전압을 상승시킨다. 즉, NMOS 트랜지스터(M8)의 게이트에 연결된 노드(Selp)의 전위가 Vselp(n)=a'*Vselp(n-1)로 상승하게 된다. That is, the NMOS transistor M8 having a gate connected to the node Selp is driven by Vpp3, which is grounded while the voltage level of the node Selp reaches a predetermined level and is applied and starts to rise after reaching the predetermined level. Until the voltage difference between Vpp3 and the node Selp becomes greater than the threshold voltage of the NMOS transistor M8, the capacitor operates as a capacitor and the charge caused by Vpp3 increases the voltage of the node Selp. That is, the potential of the node Selp connected to the gate of the NMOS transistor M8 rises to Vselp (n) = a '* Vselp (n-1).
여기서, a'는 NMOS트랜지스터(M8)에 의한 노드(selp)에서의 커플링비를 의미하며, Vselp(n-1)은 Vpp3와 NMOS 트랜지스터(M8)의 영향을 받기 이전의 노드(Selp)의 전압이며, Vselp(n)은 Vpp3와 NMOS 트랜지스터(M8)의 영향을 받은 후의 노드(Selp)의 전압을 나타낸다. 그리고 Vpp3의 상승완료시에는 NMOS트랜지스터(M8)는 패스트랜지스터로 동작하게 되어 노드(Selp)의 상승된 전압레벨은 NMOS트랜지스터(M8)의 문턱전압의 손실 없이 출력단(Vout)으로 전달되게 된다. 이때의 전압 상승은 Vout을 타내는 하단의 그래프에서 "III"로 나타나게 된다. Here, a 'denotes a coupling ratio at the node selp by the NMOS transistor M8, and Vselp (n-1) is a voltage of the node Selp before being affected by Vpp3 and the NMOS transistor M8. Vselp (n) represents the voltage of the node Selp after being influenced by Vpp3 and the NMOS transistor M8. When the rising of Vpp3 is completed, the NMOS transistor M8 operates as a fast transistor so that the elevated voltage level of the node Selp is transferred to the output terminal Vout without losing the threshold voltage of the NMOS transistor M8. The voltage increase at this time is indicated by "III" in the lower graph indicating Vout.
유사하게, Vout의 전압 레벨이 워드라인에 전달된 고전압 레벨에 미치지 못할 경우에는 Vout을 게이트로 받고 Vpp와 동일한 전압레벨을 가지되 Vpp3의 상승 시점 후 일정 시간이 경과한 후 논리"하이"로 상승하는 Vpp4에 소오스가 연결되어 있는 NMOS트랜지스터를 더 설치하여 더욱 상승된 고전압을 얻을 수 도 있다. Similarly, if the voltage level of Vout does not reach the high voltage level delivered to the word line, it will receive Vout as a gate and have the same voltage level as Vpp, but will rise to logic "high" after a certain period of time after the rise of Vpp3. An additional NMOS transistor with a source connected to Vpp4 can also be used to obtain a higher voltage.
한편, 제 2 펌핑회로(20)에 의한 펌핑은 메모리 블록 선택신호(B_sel)와 클럭신호(CLK)에 의해 영향을 받지 않으므로, 제 2 펌핑회로의 동작 구간에서는 메모리 블록 선택신호(B_sel)가 디스에이블되거나 클럭신호(CLK)의 천이가 없어도 무방하다. 다만, 메모리 블록 선택 상태를 알리는 NMOS트랜지스터(M2)에 연결된 메모리 블록 선택신호(B_sel)는 인에이블되어야 한다. On the other hand, since the pumping by the
이상의 설명에 의하면, 본 발명에 따른 고전압 펌핑 회로는, 클럭신호의 천이에 따른 전압 펌핑과정을 수행한 후에 캐패시터 커플링을 이용하여 다시 한번 전압 펌핑을 수행함으로써, 종래의 고전압 스위칭 펌핑 회로로부터 얻을 수 있는 전압보다 보다 높은 전압을 얻을 수 있게 되었다. 이는 다른 측면으로는 플래쉬 EEPROM 장치에서 사용되는 Vcc의 레벨을 더욱 낮추더라도, 플래쉬 EEPROM 장치에서 요구하는 고전압의 프로그램전압, 소거전압 또는 읽기 전압 등을 생성해 낼 수 있음을 의미한다. According to the above description, the high voltage pumping circuit according to the present invention can be obtained from a conventional high voltage switching pumping circuit by performing voltage pumping once again using a capacitor coupling after performing a voltage pumping process according to a clock signal transition. It is possible to obtain a voltage higher than the voltage present. On the other hand, this means that even if the level of Vcc used in the flash EEPROM device is further lowered, it can generate the high voltage program voltage, erase voltage or read voltage required by the flash EEPROM device.
그리고 캐패시터 커플링에 의한 펌핑 동작을 구현함에 있어서, 캐패시터를 사용하지 않고, 레이아웃 상 차지하는 면적이 상대적으로 적은 MOS트랜지스터(M6, M8)를 사용하였으므로, 플래쉬 EEPROM 장치에서 고전압 스위칭 펌핑 회로가 차지하는 면적의 증가를 억제할 수 있는 이점도 있다.
In realizing the pumping operation by the capacitor coupling, since the MOS transistors M6 and M8 having a relatively small area in layout are used without using a capacitor, the area occupied by the high voltage switching pumping circuit in the flash EEPROM device is used. There is also the advantage of suppressing the increase.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040000511A KR100560769B1 (en) | 2004-01-06 | 2004-01-06 | High voltage switch pump circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040000511A KR100560769B1 (en) | 2004-01-06 | 2004-01-06 | High voltage switch pump circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050072201A KR20050072201A (en) | 2005-07-11 |
KR100560769B1 true KR100560769B1 (en) | 2006-03-13 |
Family
ID=37261703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040000511A KR100560769B1 (en) | 2004-01-06 | 2004-01-06 | High voltage switch pump circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100560769B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108986866A (en) * | 2018-07-20 | 2018-12-11 | 上海华虹宏力半导体制造有限公司 | A kind of reading high-voltage transmission circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11306783A (en) * | 1998-04-24 | 1999-11-05 | Nec Corp | Boost circuit and semiconductor memory device |
KR20010011481A (en) * | 1999-07-28 | 2001-02-15 | 윤종용 | A circuit for boosting of semiconductor memory device |
KR20020021551A (en) * | 2000-09-15 | 2002-03-21 | 박종섭 | Multi-stage Vpp generator |
KR20050041191A (en) * | 2003-10-30 | 2005-05-04 | 주식회사 하이닉스반도체 | Multi stage voltage pump circuit |
-
2004
- 2004-01-06 KR KR1020040000511A patent/KR100560769B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11306783A (en) * | 1998-04-24 | 1999-11-05 | Nec Corp | Boost circuit and semiconductor memory device |
KR20010011481A (en) * | 1999-07-28 | 2001-02-15 | 윤종용 | A circuit for boosting of semiconductor memory device |
KR20020021551A (en) * | 2000-09-15 | 2002-03-21 | 박종섭 | Multi-stage Vpp generator |
KR20050041191A (en) * | 2003-10-30 | 2005-05-04 | 주식회사 하이닉스반도체 | Multi stage voltage pump circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108986866A (en) * | 2018-07-20 | 2018-12-11 | 上海华虹宏力半导体制造有限公司 | A kind of reading high-voltage transmission circuit |
CN108986866B (en) * | 2018-07-20 | 2020-12-11 | 上海华虹宏力半导体制造有限公司 | Read high voltage transmission circuit |
Also Published As
Publication number | Publication date |
---|---|
KR20050072201A (en) | 2005-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5335200A (en) | High voltage negative charge pump with low voltage CMOS transistors | |
US7372739B2 (en) | High voltage generation and regulation circuit in a memory device | |
JP3877426B2 (en) | CHARGE PUMPING CIRCUIT AND NONVOLATILE MEMORY DEVICE HAVING THE CHARGE PUMPING CIRCUIT | |
US7489566B2 (en) | High voltage generator and related flash memory device | |
JPH06261538A (en) | High-voltage charge pump | |
JP6588116B2 (en) | Level shifter | |
US20030123289A1 (en) | Nonvolatile semiconductor memory | |
US8344766B2 (en) | Reset circuit of high voltage circuit | |
US11120881B2 (en) | Charge pump for use in non-volatile flash memory devices | |
US6157054A (en) | Voltage generator for electrically programmable non-volatile memory cells | |
US20050088220A1 (en) | Charge pump circuit having high charge transfer efficiency | |
US8421522B2 (en) | High voltage generator and method of generating high voltage | |
US10157645B2 (en) | Booster circuit and non-volatile memory including the same | |
KR100673022B1 (en) | Charge pump | |
CN110211623B (en) | Power supply system of NOR FLASH memory cell array | |
US6191642B1 (en) | Charge pump circuit | |
JP4355625B2 (en) | High voltage switch circuit | |
KR100542709B1 (en) | Boosting circuit of semiconductor memory devices | |
KR100560769B1 (en) | High voltage switch pump circuit | |
KR20100028193A (en) | High voltage switching circuit and non volatile memory device having the same | |
KR100607658B1 (en) | Charge pump circuit of nonvolatile memory device | |
KR20090000379A (en) | High vltage generation circuit and flash memory device having the same | |
KR100192581B1 (en) | High voltage generating circuit | |
JP2011118967A (en) | Semiconductor memory device and boosting circuit | |
KR20100028194A (en) | Voltage generating circuit and non volatile memory device having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130910 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140310 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150908 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160308 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180308 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190906 Year of fee payment: 14 |