KR100192581B1

KR100192581B1 - High voltage generating circuit

Info

Publication number: KR100192581B1
Application number: KR1019950051964A
Authority: KR
Inventors: 양호석
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1995-12-19
Filing date: 1995-12-19
Publication date: 1999-06-15
Also published as: KR970051340A

Abstract

[청구범위에 기재된 발명이 속하는 기술 분야][Technical field to which the invention described in the claims belongs]

반도체 메모리 장치의 고전압 발생회로에 관한 것이다.A high voltage generation circuit of a semiconductor memory device.

[발명이 해결하려고 하는 기술적 과제][Technical Challenges to Invent]

고전압 발생회로내에 승압회로들을 증가 또는 감소시켜 원하는 출력전압을 얻을 수 있는 고전압 발생회로를 제공함에 있다.The present invention provides a high voltage generation circuit capable of increasing or decreasing boost circuits in a high voltage generation circuit to obtain a desired output voltage.

[발명의 해결방법의 요지][Summary of the solution of the invention]

고전압 발생회로에 있어서; 상기 전원전압에서 문턱전압을 뺀 초기전압을 제공하기 위한 트랜지스터부와; 차아지 펌핑신호단자와 상보 차아지 펌핑신호단자에 접속되고 상기 초기전압을 인가받아 상기 차아지 펌핑방식에 의해 동작하는 다수개의 펌핑회로부와; 상기 다수개의 펌핑회로들중 소정갯수의 펌핑회로의 상기 차아지 펌핑신호단자와 상보 차아지 펌핑신호단자에 각기 접속된 제1입력단자와 프로그램 제어신호단자들에 각기 접속된 제2입력단자를 가지는 상기 소정갯수의 논리게이트부로 구성됨을 요지로 한다.A high voltage generating circuit; A transistor unit for providing an initial voltage obtained by subtracting a threshold voltage from the power supply voltage; A plurality of pumping circuit parts connected to the charge pumping signal terminal and the complementary charge pumping signal terminal and operated by the charge pumping method by receiving the initial voltage; A plurality of pumping circuits each having a first input terminal connected to the charge pumping signal terminal and a complementary charge pumping signal terminal of a predetermined number of pumping circuits, and a second input terminal respectively connected to a program control signal terminal. The gist of the present invention is made up of the predetermined number of logic gate portions.

[발명의 중요한 용도][Important Uses of the Invention]

원하는 고전압을 생성하기 위한 고전압 발생회로에 적합하게 사용된다.It is suitably used in a high voltage generating circuit for generating a desired high voltage.

Description

High voltage generator

제1도는 일반적인 펌핑회로를 나타낸 도면.1 shows a general pumping circuit.

제2도는 종래의 기술에 따라 고전압을 발생하기 위한 구성된 고전압 발생회로도.2 is a high voltage generation circuit diagram configured for generating a high voltage according to the related art.

제3도는 본 발명에 따라 고전압을 발생하기 위해 구성된 고전압 발생회로도.3 is a high voltage generation circuit diagram configured to generate a high voltage according to the present invention.

제4도는 제3도에서 설명된 방법에 의해 모델링한 회로도.4 is a circuit diagram modeled by the method described in FIG.

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 불휘발성 반도체 메모리 장치의 프로그램 동작시 사용되는 고전압 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor memory devices, and more particularly, to a high voltage generating circuit used in a program operation of a nonvolatile semiconductor memory device.

일반적으로 5V 혹은 3.3V 기타 단일전원으로 EEPROM을 프로그램 또는 소거하기 위해서는 고전압 발생회로가 필요하게 된다. 이러한 도면은 후술되는 제2도에 도시되어 있다. 단, 이러한 고전압 발생회로를 설명하기전에 고전압 발생회로에 사용되는 펌핑회로를 먼저 살펴볼 것이다.Typically, a high voltage generator circuit is required to program or erase the EEPROM with a 5V or 3.3V other single supply. This figure is shown in FIG. 2, described below. Before describing the high voltage generating circuit, the pumping circuit used in the high voltage generating circuit will be described.

제1도는 일반적인 펌핑회로를 나타낸다. 제1도를 참조하여 펌핑회로의 구성을 살펴보면, 입력단자 IN와 출력단자 OUT 사이에 채널이 직렬로 접속된 엔모오스트랜지스터들 T1, 52과, 상기 엔모오스 트랜지스터들 T1, T2의 드레인 게이트 공통점들과 차아지 펌핑신호단자 CK 및 상보 차아지 펌핑신호단자에 각기 접속된 캐패시터들 C1, C2로 구성된다. 이러한 펌핑회로의 상세한 동작 설명은 공지된 사항이므로 본 명세서에서는 거론하지 않을 것이다.1 shows a general pumping circuit. Referring to the configuration of the pumping circuit with reference to FIG. 1, the drain gate common points of the MOS transistors T1 and 52 with a channel connected in series between the input terminal IN and the output terminal OUT, and the drain gates of the MOS transistors T1 and T2. And charge pumping signal terminal CK and complementary charge pumping signal terminal Capacitors C1 and C2 connected to the respective circuits. Detailed description of the operation of the pumping circuit is well known and will not be discussed in the present specification.

제2도는 종래의 기술에 따라 구성된 고전압 발생회로를 나타낸다. 제2도를 참조하면, 상기 제1도에서 설명된 펌핑회로와 동일한 구성을 가지는 펌핑회로들(21) 내지 (25)들의 입력단자 IN와 출력단자가 서로 접속되어 있는데, 상기 펌핑회로(25)의 출력단자는 최종 펌핑된 출력신호인 고전압출력 HVO과 연결되고, 상기 펌핑회로(21)의 입력단자 IN는 상기 펌핑회로들(21) 내지 (25)의 초기전압을 만들기 위한 엔모오스 트랜지스터 T1의 소오스와 접속되어 있다. 그리고 상기 펌핑회로들(21)~(25)의 차아지 펌핑신호단자들 CK,은 해당단자에 각기 접속되어 있다.2 shows a high voltage generating circuit constructed in accordance with the prior art. Referring to FIG. 2, the input terminal IN and the output terminal of the pumping circuits 21 to 25 having the same configuration as the pumping circuit described in FIG. 1 are connected to each other. The output terminal is connected to the high voltage output HVO, which is the final pumped output signal, and the input terminal IN of the pumping circuit 21 is connected to the source of the enMOS transistor T1 for generating initial voltages of the pumping circuits 21 to 25. Connected. And charge pumping signal terminals CK of the pumping circuits 21 to 25; Are connected to the respective terminals.

일반적으로, EEPROM 쎌은 프로그램 또는 소거하기 위하여 상기 고전압출력 HVO를 전압분배회로를 이용하여 EEPROM 쎌에 공급하게 되는데, 상기 고전압출력 HVO이 공정변화에 따라 증가 또는 감소했을 경우에, 상기 고전압출력 HVO의 값을 조절할 수 없으므로 상기 고전압출력 HVO의 변화가 수율에 민감한 영향을 미칠 수 있다.In general, the EEPROM 공급 supplies the high voltage output HVO to the EEPROM 프로그램 by using a voltage divider circuit for programming or erasing. Since the value cannot be adjusted, the change in the high voltage output HVO can have a sensitive effect on yield.

따라서, 본 발명의 목적은 고전압 발생회로내에 승압회로들을 증가 또는 감소시켜 원하는 출력전압을 얻을 수 있는 고전압 발생회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a high voltage generation circuit capable of increasing or decreasing boost circuits in a high voltage generation circuit to obtain a desired output voltage.

본 발명의 다른 목적은, 공정의 변화나 주변환경의 변화에 무관하게 출력전압을 얻을 수 있는 고전압 발생회로를 제공함에 있다.Another object of the present invention is to provide a high voltage generation circuit capable of obtaining an output voltage irrespective of process changes or changes in the surrounding environment.

상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 차아지 펌핑방식에 의해 전원전압보다 높은 고전압의 프로그램전압을 발생하는 고전압 발생회로에 있어서; 상기 전원전압에서 문턱전압을 뺀 초기전압을 제공하기 위한 트랜지스터부와; 차아지 펌핑신호단자와 상보 차아지 펌핑신호단자에 접속되고 상기 초기전압을 인가받아 상기 차아지 펌핑방식에 의해 동작하는 다수개의 펌핑회로부와; 상기 다수개의 펌핑회로들중 소정갯수의 펌핑회로의 상기 차아지 펌핑신호단자와 상보 차아지 펌핑신호단자에 각기 접속된 제1입력단자와 프로그램 제어신호단자들에 각기 접속된 제2입력단자를 가지는 상기 소정갯수의 논리게이트부로 구성됨을 특징으로 한다.According to the technical idea of the present invention for achieving the above object, in the high voltage generation circuit for generating a program voltage of a higher voltage than the power supply voltage by the charge pumping method; A transistor unit for providing an initial voltage obtained by subtracting a threshold voltage from the power supply voltage; A plurality of pumping circuit parts connected to the charge pumping signal terminal and the complementary charge pumping signal terminal and operated by the charge pumping method by receiving the initial voltage; A plurality of pumping circuits each having a first input terminal connected to the charge pumping signal terminal and a complementary charge pumping signal terminal of a predetermined number of pumping circuits, and a second input terminal respectively connected to a program control signal terminal. Characterized in that the predetermined number of logic gate portion.

이하, 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.Hereinafter, the detailed description of the preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도면들 중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.It should be noted that like elements and parts in the drawings represent like reference numerals wherever possible.

제3도는 본 발명에 따른 고전압 발생회로를 나타낸다. 제3도를 참조하여 본 발명에 따른 고전압 발생회로의 구성을 살펴보면, 종래의 고전압 발생회로와는 달리, 상기 승압회로들(24)와 (25)의 차아지 펌핑신호단자들 CK,각각에 노아게이트들 G1~G4를 접속시킴을 특징으로 한다. 상기 노아게이트들 G1~G4의 한 입력단자는 각기 대응되는 프로그램 제어신호단자 M1~M4에 접속되고, 다른 입력단자는 각기 대응되는 차아지 펌핑신호단자들 CK,에 접속된다.3 shows a high voltage generating circuit according to the present invention. Referring to the configuration of the high voltage generation circuit according to the present invention with reference to Figure 3, unlike the conventional high voltage generation circuit, the charge pumping signal terminals CK, of the boosting circuits 24 and 25, Noah gates G1 to G4 are connected to each other. One input terminal of the NOA gates G1 to G4 is connected to the corresponding program control signal terminals M1 to M4, respectively, and the other input terminal to the corresponding charge pumping signal terminals CK, Is connected to.

상기 제3도에 도시되어 있는 고전압 발생회로의 동작을 살펴보면, 상기 엔모오스 트랜지스터 T3는 승압회로(21)의 초기전압을 인가해주는 역할을 하고, 상기 노아게이트들 G1~G4은 프로그램밍(Programming) 값들인 제어신호 M1~M4에 따라 승압회로들(24, 25)의 펌핑클럭을 인에이블 또는 디세이블시킴으로써, 승압회로(21)~(25)의 갯수를 조절하는 역할을 한다.Referring to the operation of the high voltage generation circuit shown in FIG. 3, the NMOS transistor T3 serves to apply an initial voltage of the boost circuit 21, and the NOA gates G1 to G4 are programmed values. By enabling or disabling the pumping clocks of the boosting circuits 24 and 25 according to the control signals M1 to M4, the number of the boosting circuits 21 to 25 is controlled.

예를 들어, 상기 프로그램 제어신호단자 M1및 M2를 1로, M3및 M4를 0으로 프로그램 했을 경우에 상기 노아게이트들 G1, G2의 출력은 0이 되고, 노아게이트들 G3, G4의 출력은 각각, CK이 된다. 그 결과, 상기 노아게이트들 G1, G2와 연결된 상기 승압회로(24)은 디세이블되고, 상기 노아게이트들 G3, G4와 연결된 상기 승압회로(25)는 인에이블된다. 따라서, 상기 고전압 발생회로는 제4도에 도시되어 있는 것과 같이, 승압회로(21), (22), (23), (24)만으로 이루어지게 된다.For example, when the program control signal terminals M1 and M2 are programmed to 1 and M3 and M4 are programmed to 0, the outputs of the nodal gates G1 and G2 become 0, and the outputs of the nodal gates G3 and G4 are respectively. , CK. As a result, the boosting circuit 24 connected to the noah gates G1 and G2 is disabled, and the boosting circuit 25 connected to the noah gates G3 and G4 is enabled. Therefore, the high voltage generation circuit is composed of only the boosting circuits 21, 22, 23, and 24, as shown in FIG.

제4도를 참조하면, 승압회로(24)의 출력단자와 접속되어 있는 상기 제3도에서 디세이블된 승압회로(25)의 캐패시터들 C1, C2의 클럭단자는 그라운드레벨로 바뀌게 된다. 따라서, 고전압출력 HVO은 상기 승압회로(24)의 출력전압에 두 엔모오스 트랜지스터 T1및 T2의 문턱전압을 뺀 값이 되므로 다소 낮아지게 된다.Referring to FIG. 4, the clock terminals of the capacitors C1 and C2 of the boost circuit 25 disabled in FIG. 3 connected to the output terminal of the boost circuit 24 are changed to the ground level. Therefore, the high voltage output HVO becomes somewhat lower since the output voltage of the booster circuit 24 is obtained by subtracting the threshold voltages of the two NMOS transistors T1 and T2.

상술한 바와 같이 본 발명에서는, 고전압 발생회로에 이루고 있는 다수개의 승압회로중 어느 하나 또는 그 이상을 프로그램 제어신호 M1~M4를 이용하여 디세이블시킴으로써, 원하는 고전압출력 HVO 값을 얻을 수 있는 효과가 있다.As described above, in the present invention, by disabling any one or more of the plurality of boost circuits included in the high voltage generating circuit using the program control signals M1 to M4, the desired high voltage output HVO value can be obtained. .

상기한 본 발명은 도면을 중심으로 예를 들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.Although the present invention described above is limited to, for example, the drawings, the same will be apparent to those skilled in the art that various changes and modifications can be made without departing from the spirit of the present invention.

Claims

A high voltage generation circuit for generating a program voltage having a high voltage higher than a power supply voltage by a charge pumping method; A transistor unit for providing an initial voltage obtained by subtracting a threshold voltage from the power supply voltage; A plurality of pimping circuit parts connected to the charge pumping signal terminal and the complementary charge pumping signal terminal and operated by the charge pumping method by receiving the initial voltage; A plurality of pumping circuits each having a first input terminal connected to the charge pumping signal terminal and a complementary charge pumping signal terminal of a predetermined number of pumping circuits, and a second input terminal respectively connected to a program control signal terminal. And a predetermined number of logic gate portions.

2. The high voltage generator circuit of claim 1, wherein the transistor is an NMOS transistor having a gate drain common point connected to a power supply voltage and a source connected to an input terminal of one of the pumping circuits.

3. The pumping circuit of claim 2, wherein the pumping circuits include two NMOS transistors having a channel connected in series between an input terminal and an output terminal, a drain gate common point of the two NMOS transistors, the charge pumping signal terminal, and the complementary charge pumping. A high voltage generation circuit comprising capacitors connected to signal terminals, respectively.

4. The high voltage generation circuit of claim 3, wherein the logic gates are noble gates.

5. The high voltage generation circuit according to claim 4, wherein the predetermined number is two or more.