KR20140074551A - Regulator and semiconductor device having the same - Google Patents

Regulator and semiconductor device having the same Download PDF

Info

Publication number
KR20140074551A
KR20140074551A KR1020120142630A KR20120142630A KR20140074551A KR 20140074551 A KR20140074551 A KR 20140074551A KR 1020120142630 A KR1020120142630 A KR 1020120142630A KR 20120142630 A KR20120142630 A KR 20120142630A KR 20140074551 A KR20140074551 A KR 20140074551A
Authority
KR
South Korea
Prior art keywords
voltage
node
turn
level
high voltage
Prior art date
Application number
KR1020120142630A
Other languages
Korean (ko)
Other versions
KR102020643B1 (en
Inventor
정태성
이재호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120142630A priority Critical patent/KR102020643B1/en
Publication of KR20140074551A publication Critical patent/KR20140074551A/en
Application granted granted Critical
Publication of KR102020643B1 publication Critical patent/KR102020643B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

The present specification comprises: a first high-voltage switching circuit which is configured to receive a high voltage and output a driving voltage; a second high-voltage switching circuit which is configured to be connected between the first high-voltage switching circuit and a node, elevate a power supply voltage, and form a current path between the first high-voltage switching circuit and the node based on the elevated voltage; and a low-voltage switching circuit which is configured to block a current path between the node and an earth terminal to maintain the driving voltage when the level of the driving voltage is higher than a pre-set level and form a current path between the node and the earth terminal to elevate the driving voltage when the level of the driving voltage is lower than the pre-set level.

Description

레귤레이터 및 이를 포함한 반도체 장치{Regulator and semiconductor device having the same}REGULATOR AND SEMICONDUCTOR DEVICE INCLUDING THE SAME

본 발명은 레귤레이터 및 이를 포함한 반도체 장치에 관한 것으로, 보다 구체적으로는 전압 생성 회로에 포함되는 레귤레이터에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a regulator and a semiconductor device including the regulator, and more particularly to a regulator included in a voltage generation circuit.

반도체 장치는 데이터가 저장되는 메모리 셀 어레이와, 메모리 셀 어레이의 프로그램, 소거 및 독출 동작을 수행하도록 구성된 주변회로들을 포함한다. 주변회로들은 제어회로, 전압 생성 회로, X디코더 및 Y디코더를 포함한다. 제어회로는 명령신호 및 어드레스에 응답하여 프로그램 동작신호, 소거 동작신호 또는 독출 동작신호를 출력하고, 로우 어드레스 및 컬럼 어드레스를 출력한다. 전압 생성 회로는 프로그램 동작신호, 소거 동작신호 또는 독출 동작신호에 응답하여 각 동작에서 사용할 각종 동작전압들을 생성한다. X디코더는 로우 어드레스에 응답하여 전압 생성 회로에서 출력된 동작전압들을 메모리 셀 어레이이 연결된 워드라인들, 드레인 셀렉트 라인, 소오스 셀렉트 라인 및 공통 소오스 라인에 전달한다. Y디코더는 입출력 라인(I/O)을 통해 데이터를 입출력하거나, 컬럼 어드레스에 응답하여 비트라인들(BL)에 각종 전압을 인가하거나 비트라인들(BL)에 인가된 전압을 전달받는다. A semiconductor device includes a memory cell array in which data is stored, and peripheral circuits configured to perform program, erase, and read operations of the memory cell array. The peripheral circuits include a control circuit, a voltage generating circuit, an X decoder and a Y decoder. The control circuit outputs a program operation signal, an erase operation signal or a read operation signal in response to the command signal and the address, and outputs the row address and the column address. The voltage generating circuit generates various operating voltages to be used in each operation in response to the program operation signal, the erase operation signal, or the read operation signal. The X decoder transfers operating voltages output from the voltage generating circuit to the word lines, the drain select line, the source select line, and the common source line to which the memory cell array is connected in response to the row address. The Y decoder inputs / outputs data through an input / output line (I / O), applies various voltages to the bit lines BL in response to a column address, or receives a voltage applied to the bit lines BL.

이 중에서, 다양한 동작전압들을 생성하기 위한 전압 생성 회로는 전원전압을 이용하여 동작전압들을 생성한다. 특히, 고전압의 동작전압들을 생성하기 위해서 고전압을 일정하게 출력하도록 하는 레귤레이터가 전압 생성 회로 내에 구비된다. 하지만, 전원전압은 전압 생성 회로뿐만 아니라 다른 회로들에도 공유되어 있기 때문에 고전압을 출력하기 위한 전원전압 레벨이 저하될 수 있다. 이러한 경우, 레귤레이터 내의 일부 스위칭 소자들이 턴온되지 못할 수 있으며, 이로 인해 고전압을 출력하지 못할 수 있다.
Among them, the voltage generating circuit for generating the various operating voltages generates the operating voltages using the power supply voltage. In particular, a regulator is provided in the voltage generating circuit so as to constantly output a high voltage in order to generate high-voltage operating voltages. However, since the power supply voltage is shared not only by the voltage generation circuit but also by other circuits, the power supply voltage level for outputting a high voltage may be lowered. In this case, some of the switching elements in the regulator may not turn on, which may result in failure to output a high voltage.

본 발명의 실시예는 낮은 레벨의 전원전압으로도 고전압을 출력할 수 있는 레귤레이터를 제공한다.
The embodiment of the present invention provides a regulator capable of outputting a high voltage even at a low level of a power supply voltage.

본 발명의 일 실시예에 따른 레귤레이터는, 고전압을 수신하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로; 상기 제1 고전압 스위칭 회로와 노드 사이에 연결되며, 전원전압을 상승시키고, 상기 상승된 전압에 따라 상기 제1 고전압 스위칭 회로와 상기 노드 간의 전류패스를 형성하도록 구성된 제2 고전압 스위칭 회로; 및 상기 동작전압의 레벨이 설정된 레벨보다 높으면 상기 동작전압이 유지되도록 상기 노드와 접지단자 간의 전류패스를 차단하고, 상기 동작전압의 레벨이 상기 설정된 레벨보다 낮아지면 상기 동작전압이 상승하도록 상기 노드와 상기 접지단자 간의 전류패스를 형성하도록 구성된 저전압 스위칭 회로를 포함한다. A regulator according to an embodiment of the present invention includes a first high voltage switching circuit configured to receive a high voltage and output an operating voltage; A second high voltage switching circuit coupled between the first high voltage switching circuit and the node and configured to raise the power supply voltage and to form a current path between the first high voltage switching circuit and the node in accordance with the raised voltage; And disconnecting the current path between the node and the ground terminal so that the operating voltage is maintained if the level of the operating voltage is higher than the set level, and when the level of the operating voltage is lower than the set level, And a low voltage switching circuit configured to form a current path between the ground terminals.

본 발명의 다른 실시예에 따른 레귤레이터는, 고전압을 수신하고, 제1 턴온전압에 응답하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로; 상기 제1 턴온전압이 인가된 제1 노드와 제2 노드 사이에 연결되어 전원전압을 상승시키고, 상기 상승된 전압에 응답하여 상기 제1 노드와 상기 제2 노드를 전기적으로 연결하도록 구성된 제2 고전압 스위칭 회로; 및 상기 동작전압의 레벨에 응답하여 상기 제2 노드와 접지단자를 전기적으로 연결하도록 구성된 저전압 스위칭 회로를 포함한다. A regulator according to another embodiment of the present invention includes a first high voltage switching circuit configured to receive a high voltage and output an operating voltage in response to a first turn on voltage; A second high voltage configured to be connected between a first node and a second node to which the first turn-on voltage is applied to raise a power supply voltage, and to electrically connect the first node and the second node in response to the raised voltage; A switching circuit; And a low voltage switching circuit configured to electrically connect the second node and the ground terminal in response to the level of the operating voltage.

본 발명의 또 다른 실시예에 따른 레귤레이터는, 제1 노드를 통해 고전압을 수신하며, 제2 노드에 인가되는 제1 턴온전압에 응답하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로; 상기 제2 노드와 제3 노드 사이에 연결되며, 레벨이 상승된 전원전압에 응답하여 상기 제2 노드와 상기 제3 노드 사이에 전류패스를 형성하도록 구성된 제2 고전압 스위칭 회로; 및 상기 제3 노드와 접지단자 사이에 연결되며, 상기 동작전압이 분배된 분배전압과 기준전압에 응답하여 상기 제3 노드와 상기 접지단자 사이에 전류패스를 형성하거나 차단하도록 구성된 저전압 스위칭 회로를 포함한다. A regulator according to another embodiment of the present invention includes a first high voltage switching circuit configured to receive a high voltage through a first node and output an operating voltage in response to a first turn on voltage applied to a second node; A second high voltage switching circuit coupled between the second node and a third node and configured to form a current path between the second node and the third node in response to a level-up supply voltage; And a low voltage switching circuit coupled between the third node and the ground terminal and configured to generate or block a current path between the third node and the ground terminal in response to the distributed voltage and the reference voltage to which the operating voltage is distributed do.

본 발명의 일 실시예에 따른 반도체 장치는, 데이터가 저장되는 메모리 셀 어레이; 상기 메모리 셀 어레이의 워드라인들에 동작전압들을 전달하도록 구성된 X디코더; 상기 메모리 셀 어레이의 비트라인들에 전압을 전달하거나 상기 비트라인들에 인가된 전압을 전달받기 위한 Y디코더; 전원전압의 레벨을 상승시키고, 상기 상승된 전원전압을 이용하여 동작전압을 일정하게 출력하도록 구성된 레귤레이터를 포함한 전압 생성 회로; 및 명령신호 및 어드레스에 응답하여 상기 X디코더, 상기 Y디코더 및 상기 전압 생성 회로를 제어하도록 구성된 제어회로를 포함한다.
A semiconductor device according to an embodiment of the present invention includes: a memory cell array in which data is stored; An X decoder configured to transfer operating voltages to word lines of the memory cell array; A Y decoder for transferring a voltage to bit lines of the memory cell array or receiving a voltage applied to the bit lines; A voltage generating circuit including a regulator configured to raise the level of the power supply voltage and output the operating voltage constantly using the increased power supply voltage; And a control circuit configured to control the X decoder, the Y decoder and the voltage generating circuit in response to the command signal and the address.

본 기술은 레귤레이터를 포함한 다수의 회로들이 전원전압을 공유할 수 있도록 하므로, 반도체 장치의 크기를 감소시킬 수 있으며, 전원전압 공유로 인한 전원전압의 레벨이 낮아지더라도 레귤레이터가 일정한 동작전압을 출력할 수 있다.
This technology can reduce the size of a semiconductor device by allowing a plurality of circuits including a regulator to share the power supply voltage, and even if the level of the power supply voltage due to the power supply voltage is lowered, the regulator outputs a constant operation voltage .

도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 레귤레이터를 구체적으로 설명하기 위한 회로도이다. 1 is a block diagram illustrating a semiconductor device according to an embodiment of the present invention.
2 is a circuit diagram for specifically explaining the regulator of FIG.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but may be embodied in many different forms and should not be construed as limiting the scope of the invention to those skilled in the art It is provided to let you know completely.

도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다. 1 is a block diagram illustrating a semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 반도체 장치는 메모리 셀 어레이(110), 제어회로(120), 전압 생성 회로(130), X디코더(140) 및 Y디코더(150)를 포함한다. 1, the semiconductor device includes a memory cell array 110, a control circuit 120, a voltage generating circuit 130, an X decoder 140, and a Y decoder 150. [

메모리 셀 어레이(110)는 데이터가 저장되는 다수의 메모리 셀들을 포함한다. 구체적으로 설명하면, 메모리 셀 어레이(110)는 다수의 메모리 블록들로 이루어지며, 메모리 블록들 각각은 공통 소오스 라인과 비트라인들(BL) 사이에 연결된 다수의 셀 스트링들을 포함한다. 각각의 셀 스트링들은 서로 직럴로 연결된 드레인 셀렉트 트랜지스터, 메모리 셀들 및 소오스 셀렉트 트랜지스터를 포함한다. 서로 다른 셀 스트링들에 포함된 드레인 셀렉트 트랜지스터들의 게이트들은 드레인 셀렉트 라인에 연결되고, 소오스 셀렉트 트랜지스터들의 게이트들은 소오스 셀렉트 라인에 연결되며, 메모리 셀들의 게이트들은 워드라인들(WL[n:0])에 연결된다. The memory cell array 110 includes a plurality of memory cells in which data is stored. Specifically, the memory cell array 110 is composed of a plurality of memory blocks, and each of the memory blocks includes a plurality of cell strings connected between the common source line and the bit lines BL. Each cell string includes a drain select transistor, memory cells, and a source select transistor connected in series with each other. The gates of the drain select transistors included in different cell strings are connected to the drain select line, the gates of the source select transistors are connected to the source select line, the gates of the memory cells are connected to the word lines WL [n: 0] Lt; / RTI >

제어회로(120)는 명령신호(CMD) 및 어드레스(ADD)에 응답하여 프로그램 동작신호(PGM), 소거 동작신호(ERASE) 또는 독출 동작신호(READ)를 출력하여 전압 생성 회로(130)를 제어하고, 로우 어드레스(RADD)을 출력하여 X디코더(140)를 제어하며, 컬럼 어드레스(CADD)를 출력하여 Y디코더(150)를 제어한다. The control circuit 120 outputs the program operation signal PGM, the erase operation signal ERASE or the read operation signal READ in response to the command signal CMD and the address ADD to control the voltage generation circuit 130 And outputs a row address RADD to control the X decoder 140 and a column address CADD to control the Y decoder 150. [

전압 생성 회로(130)는 프로그램 동작신호(PGM), 소거 동작신호(ERASE) 또는 독출 동작신호(READ)에 응답하여 프로그램, 소거 또는 독출 동작에 필요한 동작전압(VPGMERA)을 출력한다. 예를 들면, 전압 생성 회로(130)는 프로그램 동작신호(PGM), 소거 동작신호(ERASE) 또는 독출 동작신호(READ)에 응답하여 각종 동작에 필요한 고전압(VPGMERPMP)을 출력하도록 구성된 고전압 발생회로(300)와, 고전압(VPGMERPMP)을 일정하게 출력하도록 구성된 레귤레이터(200)를 포함한다. 특히, 레귤레이터(200)는 동작에 필요한 전원전압의 레벨이 낮아지더라도 고전압(VPGMERPMP)을 안정적으로 출력한다. 레귤레이터(200)의 구체적인 설명은 도 2에서 후술하기로 한다. The voltage generation circuit 130 outputs the operation voltage VPGMERA necessary for the program, erase, or read operation in response to the program operation signal PGM, the erase operation signal ERASE, or the read operation signal READ. For example, the voltage generating circuit 130 may include a high voltage generating circuit (not shown) configured to output a high voltage VPGMERPMP necessary for various operations in response to the program operation signal PGM, the erase operation signal ERASE, or the read operation signal READ 300 and a regulator 200 configured to constantly output a high voltage VPGMERPMP. In particular, the regulator 200 stably outputs the high voltage VPGMERPMP even when the level of the power supply voltage required for the operation is low. A detailed description of the regulator 200 will be described later with reference to FIG.

X디코더(140)는 로우 어드레스(RADD)에 응답하여 메모리 셀 어레이(110)에 포함된 메모리 블록들 중 하나의 메모리 블록을 선택하고, 프로그램 동작시에는 선택된 메모리 블록에 연결된 워드라인들(WL[n:0]) 중 선택된 워드라인에 동작전압(VPGMERA)을 전달할 수 있고, 리드 동작시에는 비선택된 워드라인들에 동작전압(VPGMERA)을 전달할 수 있다. The X decoder 140 selects one of the memory blocks included in the memory cell array 110 in response to the row address RADD and selects the word lines WL [ n: 0]), and can transmit an operation voltage (VPGMERA) to unselected word lines during a read operation.

Y디코더(150)는 컬럼 어드레스(CADD)에 응답하여 입출력 라인(I/O)을 통해 데이터를 입력받거나, 입력된 데이터를 출력한다. 또한, Y디코더(150)는 컬럼 어드레스(CADD)에 응답하여 비트라인들(BL)에 다양한 전압을 공급하거나, 비트라인들(BL)에 인가된 전압을 전달받는다.
Y decoder 150 receives data through an input / output line (I / O) in response to a column address CADD or outputs input data. The Y decoder 150 also supplies various voltages to the bit lines BL or receives voltages applied to the bit lines BL in response to the column address CADD.

도 2는 도 1의 레귤레이터를 구체적으로 설명하기 위한 회로도이다. 2 is a circuit diagram for specifically explaining the regulator of FIG.

도 2를 참조하면, 레귤레이터(200)는 제1 고전압 스위칭 회로(210), 제2 고전압 스위칭 회로(220), 저전압 스위칭 회로(230) 및 분배회로(240)를 포함한다. Referring to FIG. 2, the regulator 200 includes a first high voltage switching circuit 210, a second high voltage switching circuit 220, a low voltage switching circuit 230, and a distribution circuit 240.

제1 고전압 스위칭 회로(210)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 저항(211)과 제1 노드(N1)와 제4 노드(N4) 사이에 연결된 제1 고전압 스위치(212)를 포함한다. 제1 노드(N1)에는 고전압(VPGMERPMP)이 수신되며, 제2 노드(N2)에는 제1 턴온전압(RDSTAGE)이 인가된다. 제1 노드(N1)에는 고전압(VPGMERPMP)이 인가되기 때문에 제1 고전압 스위치(212)는 고전압 스위치로 구현될 수 있는데, 예를 들면, 고전압 NMOS 트랜지스터로 구현될 수 있다. The first high voltage switching circuit 210 includes a resistor 211 connected between the first node N1 and the second node N2 and a second high voltage switch connected between the first node N1 and the fourth node N4, (212). The high voltage VPGMERPMP is received at the first node N1 and the first turn-on voltage RDSTAGE is applied to the second node N2. Since the high voltage VPGMERPMP is applied to the first node N1, the first high voltage switch 212 can be implemented as a high voltage switch, for example, a high voltage NMOS transistor.

제2 고전압 스위칭 회로(220)는 펌프(221) 및 제2 고전압 스위치(222)를 포함한다. 펌프(221)는 전원전압(VCC)의 레벨을 약 두 배로 상승시키는 펌프회로로 구성될 수 있다. 예를 들면, 정상 레벨이 3.3V인 전원전압(VCC)을 다른 회로들이 공유할 경우, 레귤레이터에 인가되는 전원전압(VCC)의 레벨은 약 1.2V까지 낮아질 수 있다. 따라서, 펌프(221)는 전원전압(VCC)의 레벨을 펌핑하여 약 2.4V 레벨을 갖는 제2 턴온전압(VCC_H)을 생성할 수 있다. 제2 고전압 스위치(222)는 제2 턴온전압(VCC_H)에 응답하여 제2 노드(N2)와 제3 노드(N3)를 연결한다. 특히, 제2 고전압 스위치(222)는 펌핑된 제2 턴온전압(VCC_H)에 응답하여 동작해야 하므로 고전압 NMOS 트랜지스터로 구현될 수 있다. 제2 턴온전압(VCC_H)이 제2 고전압 스위치(222)의 게이트에 인가되면, 제2 고전압 스위치(222)가 턴온(turn on)되면서 제2 노드(N2)와 제3 노드(N3)가 전기적으로 서로 연결된다. 제3 노드(N3)에 인가되는 전압 레벨(VN3)을 구체적으로 설명하면 다음의 '수학식1'과 같다. The second high voltage switching circuit 220 includes a pump 221 and a second high voltage switch 222. The pump 221 may be constituted by a pump circuit for raising the level of the power source voltage VCC approximately twice. For example, when the power supply voltage VCC having the normal level of 3.3V is shared by other circuits, the level of the power supply voltage VCC applied to the regulator may be lowered to about 1.2V. Thus, the pump 221 may pump the level of the power supply voltage VCC to generate a second turn-on voltage VCC_H having a level of about 2.4V. The second high voltage switch 222 connects the second node N2 and the third node N3 in response to the second turn-on voltage VCC_H. In particular, the second high voltage switch 222 may be implemented with a high voltage NMOS transistor since it must operate in response to the pumped second turn-on voltage VCC_H. When the second turn-on voltage VCC_H is applied to the gate of the second high voltage switch 222, the second high voltage switch 222 is turned on so that the second node N2 and the third node N3 are electrically Respectively. The voltage level V N3 applied to the third node N3 will be described in detail with reference to Equation 1 below.

Figure pat00001
Figure pat00001

'수학식1'을 참조하면, 'VN3'는 제3 노드(N3)에 인가되는 전압 레벨이다. '2xVCC'는 레귤레이터(200)에 인가되는 전원전압(VCC)의 두 배에 해당되는 전압이므로, 제2 턴온전압(VCC_H)의 레벨이다. 'Vth'는 제2 고전압 스위치(222)의 문턱전압이다. 'Vmg'은 제2 고전압 스위치(222)를 포함한 저항요소들로 인한 전압 감소량이다. 예를 들면, 레귤레이터(200)에 인가되는 전원전압(VCC)이 1.2V이고, 'Vth'는 1V이고, 'Vmg'은 0.2V라고 가정하면, 제3 노드(N3)에 인가되는 전압 레벨(VN3)은 1.2V가 된다. Referring to Equation (1), 'V N3 ' is a voltage level applied to the third node (N3). '2xVCC' is a voltage corresponding to twice the power supply voltage VCC applied to the regulator 200, and therefore is the level of the second turn-on voltage VCC_H. 'Vth' is the threshold voltage of the second high voltage switch 222. And " Vmg " is a voltage reduction amount due to the resistance elements including the second high voltage switch 222. [ For example, assuming that the power supply voltage VCC applied to the regulator 200 is 1.2 V, 'Vth' is 1 V and 'Vmg' is 0.2 V, the voltage level applied to the third node N3 V N3 ) becomes 1.2V.

저전압 스위칭 회로(230)는 비교기(231) 및 저전압 스위치(232)를 포함한다. 비교기(231)는 기준전압(VBG)과 분배전압(VDI)을 비교하고, 그 결과로 제3 턴온전압(NDSTAGE)을 출력한다. 예를 들면, 분배전압(VDI)이 기준전압(VBG)보다 낮으면 비교기(231)는 로우레벨의 제3 턴온전압(NDSTAGE)을 출력하고, 분배전압(VDI)이 기준전압(VBG)보다 높으면 비교기(231)는 하이레벨의 제3 턴온전압(NDSTAGE)을 출력한다. 저전압 스위치(232)는 제3 턴온전압(NDSTAGE)에 응답하여 동작하는 저전압 NMOS 트랜지스터로 구현될 수 있으며, 제3 노드(N3)와 접지단자 사이에 연결된다. The low voltage switching circuit 230 includes a comparator 231 and a low voltage switch 232. The comparator 231 compares the reference voltage VBG with the divided voltage VDI and, as a result, outputs the third turn-on voltage NDSTAGE. For example, when the divided voltage VDI is lower than the reference voltage VBG, the comparator 231 outputs the third turn-on voltage NDSTAGE at a low level. When the divided voltage VDI is higher than the reference voltage VBG The comparator 231 outputs the third turn-on voltage NDSTAGE of high level. The low voltage switch 232 may be implemented as a low voltage NMOS transistor that operates in response to the third turn-on voltage NDSTAGE and is connected between the third node N3 and the ground terminal.

저전압 스위치(232)를 저전압 NMOS 트랜지스터로 구현할 수 있는 이유는, 비교기(231)도 펌프(221)에서 사용하는 전원전압(VCC)을 공통으로 사용하기 때문이다. 즉, 전원전압(VCC)의 레벨이 낮아질 경우, 비교기(231)에서 출력하는 하이레벨의 제3 턴온전압(NDSTAGE)의 레벨도 낮아진다. 따라서, 낮은 레벨의 제3 턴온전압(NDSTAGE)에 응답하여 동작하기 위해서는 저전압 스위치(232)도 저전압 NMOS 트랜지스터로 구현된다. 예를 들면, 비교기(231)에 인가되는 전원전압(VCC)의 레벨이 1.2V이고 분배전압(VDI)이 기준전압(VBG)보다 높은 경우, 비교기(231)는 하이레벨의 제3 턴온전압(NDSTAGE)을 출력하는데, 예를 들면 약 0.7V의 낮은 레벨을 갖는 제3 턴온전압(NDSTAGE)을 출력할 수 있다. 저전압 스위치(232)는 0.7V와 같이 낮은 레벨의 제3 턴온전압(NDSTAGE)에 의해서도 턴온되므로, 분배전압(VDI)이 기준전압(VBG)보다 높은 경우 제3 노드(N3)의 전위를 낮추거나 제3 노드(N3)를 디스차지할 수 있다. The reason why the low voltage switch 232 can be implemented by the low voltage NMOS transistor is that the comparator 231 commonly uses the power supply voltage VCC used in the pump 221 as well. That is, when the level of the power source voltage VCC is lowered, the level of the third turn-on voltage NDSTAGE of the high level output from the comparator 231 is also lowered. Thus, in order to operate in response to the low third turn-on voltage NDSTAGE, the low-voltage switch 232 is also implemented as a low-voltage NMOS transistor. For example, when the level of the power supply voltage VCC applied to the comparator 231 is 1.2 V and the divided voltage VDI is higher than the reference voltage VBG, the comparator 231 outputs the third turn-on voltage For example, a third turn-on voltage (NDSTAGE) having a low level of about 0.7V. The low voltage switch 232 is also turned on by the third turn-on voltage NDSTAGE at a low level, such as 0.7 V, so that the potential of the third node N3 is lowered when the divided voltage VDI is higher than the reference voltage VBG And can discharge the third node N3.

분배회로(240)는 제4 노드(N4)와 접지단자 사이에서 서로 직렬로 연결된 다수의 저항들(241 및 242)을 포함한다. 저항들(214 및 242)은 일반 저항으로 구현되거나, 가변저항과 일반 저항으로 구현될 수도 있다. 예를 들어 가변저항을 사용하는 경우, 제4 노드(N4)와 제5 노드(N5) 사이에 연결되는 저항(241)은 가변저항으로 구현될 수 있고, 제5 노드(N5)와 접지단자 사이에 연결되는 저항(242)은 일반 저항으로 구현될 수 있다. 이에 따라, 제4 노드(N4)에 동작전압(VPGMERA)이 인가되면, 분배회로(240)는 동작전압(VPGMERA)을 분배한 분배전압(VDI)을 제5 노드(N5)를통하여 출력한다.
The distribution circuit 240 includes a plurality of resistors 241 and 242 connected in series between the fourth node N4 and the ground terminal. The resistors 214 and 242 may be implemented as a general resistor or a variable resistor and a common resistor. For example, when a variable resistor is used, the resistor 241 connected between the fourth node N4 and the fifth node N5 may be implemented as a variable resistor, and between the fifth node N5 and the ground terminal The resistor 242 connected to the resistor 242 may be implemented as a general resistor. Accordingly, when the operation voltage VPGMERA is applied to the fourth node N4, the distribution circuit 240 outputs the distribution voltage VDI obtained by dividing the operation voltage VPGMERA through the fifth node N5.

상술한 레귤레이터(200)의 동작을 구체적으로 설명하면 다음과 같다. The operation of the regulator 200 will be described in detail as follows.

초기 동작 시, 제4 노드(N4)에 인가되는 전압이 없으므로, 분배전압(VDI)은 발생되지 않는다. 이로 인해, 비교기(231)도 비활성화되므로 저전압 스위치(232)는 턴온프(turn off)된다. In the initial operation, since there is no voltage applied to the fourth node N4, the divided voltage VDI is not generated. Because of this, the comparator 231 is also inactivated, so that the low voltage switch 232 is turned off.

전원전압(VCC)이 인가된 펌프(221)가 활성화되면, 펌프(221)는 펌핑동작을 수행하여 전원전압(VCC)보다 약 두 배 높은 레벨의 제2 턴온전압(VCC_H)을 생성한다. 제2 턴온전압(VCC_H)이 생성되면 제2 고전압 스위치(222)가 턴온(turn on) 된다. 제2 고전압 스위치(222)가 턴온되더라도 저전압 스위치(232)가 턴오프되어 있으므로, 제3 노드(N4)와 접지단자 간 전류패스가 발생하지 않는다. 따라서, 제3 및 제2 노드들(N3 및 N2)의 전위가 낮아지거나 제3 및 제2 노드들(N3 및 N2)이 디스차지되지 않는다. When the pump 221 to which the power supply voltage VCC is applied is activated, the pump 221 performs a pumping operation to generate a second turn-on voltage VCC_H at a level about two times higher than the power supply voltage VCC. When the second turn-on voltage VCC_H is generated, the second high voltage switch 222 is turned on. Since the low voltage switch 232 is turned off even if the second high voltage switch 222 is turned on, no current path is generated between the third node N4 and the ground terminal. Therefore, the potential of the third and the second nodes N3 and N2 becomes low or the third and second nodes N3 and N2 are not discharged.

제1 고전압 스위치 회로(210)에 고전압(VPGMERPMP)이 수신되면 제2 노드(N2)에는 하이레벨의 제1 턴온전압(RDSTAGE)이 인가되므로 제1 고전압 스위치(212)가 턴온(turn on)된다. 제1 고전압 스위치(212)가 턴온되면, 제1 노드(N1)에 인가된 고전압(VPGMERPMP)이 출력노드인 제4 노드(N4)로 전달되면서 레귤레이터(200)의 출력전압으로써 동작전압(PGMERA)이 출력된다. When the high voltage VPGMERPMP is received in the first high voltage switch circuit 210, the first high voltage switch RDSTAGE is applied to the second node N2, so that the first high voltage switch 212 is turned on . When the first high voltage switch 212 is turned on, the high voltage VPGMERPMP applied to the first node N1 is transferred to the fourth node N4 as the output node, and the operation voltage PGMERA is output as the output voltage of the regulator 200. [ Is output.

동작전압(VPGMERA)이 출력되면, 분배회로(240)는 저항들(241 및 242)에 의해 분배된 분배전압(VDI)을 출력한다. When the operating voltage VPGMERA is output, the distribution circuit 240 outputs the distribution voltage VDI distributed by the resistors 241 and 242. [

비교기(231)는 분배전압(VDI)과 기준전압(VBG)을 비교하여 제3 턴온전압(NDSTAGE)을 출력한다. 예를 들면, 분배전압(VDI)이 기준전압(VBG)보다 낮으면, 비교기(231)는 로우레벨의 제3 턴온전압(NDSTAGE)을 출력하고, 이로 인해 저전압 스위치(232)는 턴오프 상태를 계속 유지한다. 만약, 분배전압(VDI)이 기준전압(VBG)보다 높아지면, 비교기(231)는 하이레벨의 제3 턴온전압(NDSTAGE)을 출력하므로, 저전압 스위치(232)가 턴온된다. 저전압 스위치(232)가 턴온되면, 저전압 스위칭 회로(230)의 접지단자와 제3 노드(N3) 및 제2 노드(N2) 사이에 전류패스가 생기면서 제2 노드(N2)에 인가되는 제1 턴온전압(RDSTAGE)의 레벨이 낮아진다.The comparator 231 compares the divided voltage VDI with the reference voltage VBG and outputs the third turn-on voltage NDSTAGE. For example, when the divided voltage VDI is lower than the reference voltage VBG, the comparator 231 outputs the third turn-on voltage NDSTAGE at a low level, which causes the low-voltage switch 232 to turn off Keep it up. If the divided voltage VDI becomes higher than the reference voltage VBG, the comparator 231 outputs the third turn-on voltage NDSTAGE at the high level, so that the low-voltage switch 232 is turned on. When the low voltage switch 232 is turned on, a current path is generated between the ground terminal of the low voltage switching circuit 230 and the third node N3 and the second node N2, The level of the turn-on voltage (RDSTAGE) is lowered.

제1 턴온전압(RDSATGE)의 레벨이 낮아지면 제1 고전압 스위치(212)가 전달하는 전류의 량도 낮아지기 때문에, 제4 노드(N4)로 출력되는 동작전압(VPGMERA)의 레벨이 낮아진다. When the level of the first turn-on voltage RDSATGE is lowered, the amount of current delivered by the first high voltage switch 212 is lowered, so that the level of the operation voltage VPGMERA output to the fourth node N4 is lowered.

동작전압(VPGMERA)의 레벨이 낮아지면, 분배전압(VDI)의 레벨도 다시 낮아진다. 낮아진 분배전압(VDI)의 레벨이 기준전압(VBG)보다 낮아지면, 제3 턴온전압(NDSTAGE)이 다시 로우레벨로 출력되어 제2 노드(N2)와 접지단자 간의 전류패스가 차단된다. 이로 인해, 제2 고전압 스위치(212)가 전달하는 전류의 량이 증가하면서 동작전압(VPGMERA)의 레벨은 다시 상승된다. When the level of the operating voltage VPGMERA is lowered, the level of the divided voltage VDI is lowered again. When the level of the lowered distribution voltage VDI becomes lower than the reference voltage VBG, the third turn-on voltage NDSTAGE is output again to the low level to cut off the current path between the second node N2 and the ground terminal. As a result, the level of the operating voltage VPGMERA rises again as the amount of current delivered by the second high voltage switch 212 increases.

즉, 레귤레이터(200)는 고전압(VPGMERPMP), 전원전압(VCC) 및 기준전압(VBG)에 응답하여 일정한 레벨의 동작전압(VPGMERA)을 출력할 수 있다. That is, the regulator 200 can output a certain level of the operating voltage VPGMERA in response to the high voltage VPGMERPMP, the power supply voltage VCC and the reference voltage VBG.

특히, 레귤레이터(200)에 인가되는 전원전압(VCC)의 레벨이 일반적으로 사용되는 전원전압보다 낮더라도, 제2 고전압 스위칭 회로(220)에 의해 일정한 레벨의 동작전압(VPGMERA)을 출력할 수 있으므로, 레귤레이터에 인가되는 전원전압(VCC)을 반도체 장치 내의 다른 회로들과 공유할 수 있다. 예를 들면, 반도체 장치 내의 회로들 중에서도 저전압을 사용하는 회로들이 이에 포함될 수 있다. 이처럼, 반도체 장치 내의 일부 회로들이 전원전압(VCC)을 공유하면, 반도체 장치의 전원단자의 개수를 감소시킬 수 있으며, 회로를 단순화할 수 있으므로 반도체 장치의 크기를 감소시킬 수 있다. Particularly, even if the level of the power supply voltage VCC applied to the regulator 200 is lower than a commonly used power supply voltage, the second high voltage switching circuit 220 can output a certain level of the operating voltage VPGMERA , The power supply voltage (VCC) applied to the regulator can be shared with other circuits in the semiconductor device. For example, among circuits in a semiconductor device, circuits using a low voltage may be included therein. As such, if some circuits in the semiconductor device share the power supply voltage VCC, the number of power supply terminals of the semiconductor device can be reduced, and the circuit can be simplified, so that the size of the semiconductor device can be reduced.

또한, 상술한 실시예에서는 프로그램 동작시 선택된 워드라인에 동작전압(VPGMERA)을 인가하고 리드 동작시 비선택된 워드라인들에 동작전압(VPGMERA)을 인가하였으나, 이는 본 발명에 대한 이해를 돕기 위한 것이므로 프로그램 및 리드 동작에 한정되지 않는다. 예를 들면, 소거 동작시에는 상술한 바와 같이 생성된 동작전압(VPGMERA)을 선택된 메모리 블록의 웰(well)에 인가하여 소거 동작을 수행할 수 있다.
In addition, in the above-described embodiment, the operation voltage VPGMERA is applied to the selected word line in the program operation and the operation voltage VPGMERA is applied to the unselected word lines in the read operation. However, this is for the purpose of understanding the present invention But is not limited to program and read operations. For example, during the erase operation, the erase operation can be performed by applying the operation voltage VPGMERA generated as described above to the well of the selected memory block.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention.

110: 메모리 셀 어레이 120: 제어회로
130: 전압 생성 회로 140: X디코더
150: Y디코더 300: 고전압 발생회로
200: 레귤레이터 210: 제1 고전압 스위칭 회로
220: 제2 고전압 스위칭 회로 230: 저전압 스위칭 회로
240: 분배회로110: memory cell array 120: control circuit
130: voltage generation circuit 140: X decoder
150: Y decoder 300: High voltage generating circuit
200: regulator 210: first high voltage switching circuit
220: second high voltage switching circuit 230: low voltage switching circuit
240: Distribution circuit

Claims (21)

고전압을 수신하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로;
상기 제1 고전압 스위칭 회로와 노드 사이에 연결되며, 전원전압을 상승시키고, 상기 상승된 전압에 따라 상기 제1 고전압 스위칭 회로와 상기 노드 간의 전류패스를 형성하도록 구성된 제2 고전압 스위칭 회로; 및
상기 동작전압의 레벨이 설정된 레벨보다 높으면 상기 동작전압이 유지되도록 상기 노드와 접지단자 간의 전류패스를 차단하고, 상기 동작전압의 레벨이 상기 설정된 레벨보다 낮아지면 상기 동작전압이 상승하도록 상기 노드와 상기 접지단자 간의 전류패스를 형성하도록 구성된 저전압 스위칭 회로를 포함하는 레귤레이터.
A first high voltage switching circuit configured to receive a high voltage and output a working voltage;
A second high voltage switching circuit coupled between the first high voltage switching circuit and the node and configured to raise the power supply voltage and to form a current path between the first high voltage switching circuit and the node in accordance with the raised voltage; And
Wherein the control circuit blocks the current path between the node and the ground terminal so that the operating voltage is maintained when the level of the operating voltage is higher than the set level, and when the level of the operating voltage is lower than the set level, And a low voltage switching circuit configured to form a current path between the ground terminals.
고전압을 수신하고, 제1 턴온전압에 응답하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로;
상기 제1 턴온전압이 인가된 제1 노드와 제2 노드 사이에 연결되어 전원전압을 상승시키고, 상기 상승된 전압에 응답하여 상기 제1 노드와 상기 제2 노드를 전기적으로 연결하도록 구성된 제2 고전압 스위칭 회로; 및
상기 동작전압의 레벨에 응답하여 상기 제2 노드와 접지단자를 전기적으로 연결하도록 구성된 저전압 스위칭 회로를 포함하는 레귤레이터.
A first high voltage switching circuit configured to receive the high voltage and output the operating voltage in response to the first turn on voltage;
A second high voltage configured to be connected between a first node and a second node to which the first turn-on voltage is applied to raise a power supply voltage, and to electrically connect the first node and the second node in response to the raised voltage; A switching circuit; And
And a low voltage switching circuit configured to electrically connect the second node and the ground terminal in response to the level of the operating voltage.
제2항에 있어서, 상기 제1 고전압 스위칭 회로는,
상기 고전압이 인가되는 제3 노드와 상기 제1 노드 사이에 연결된 저항; 및
상기 제1 턴온전압에 응답하여 상기 제3 노드에 인가된 상기 고전압을 상기 동작전압으로써 출력하도록 구성된 제1 고전압 스위치 회로를 포함하는 레귤레이터.
3. The switching regulator according to claim 2, wherein the first high-
A resistor connected between the third node and the first node to which the high voltage is applied; And
And a first high voltage switch circuit configured to output the high voltage applied to the third node as the operating voltage in response to the first turn-on voltage.
제3항에 있어서,
상기 제1 고전압 스위치 회로는 상기 제1 턴온전압의 레벨에 따라 상기 동작전압의 레벨이 조절되도록 하는 고전압 NMOS 트랜지스터를 포함하는 레귤레이터.
The method of claim 3,
And the first high voltage switch circuit includes a high voltage NMOS transistor for adjusting a level of the operation voltage according to a level of the first turn-on voltage.
제4항에 있어서,
상기 제1 고전압 스위치 회로는 상기 제1 턴온전압의 레벨이 낮아지면 상기 동작전압의 레벨이 낮아지도록 하고, 상기 제1 턴온전압의 레벨이 높아지면 상기 동작전압이 높아지도록 하는 레귤레이터.
5. The method of claim 4,
Wherein the first high voltage switch circuit lowers the level of the operating voltage when the level of the first turn-on voltage is lowered and makes the operating voltage higher when the level of the first turn-on voltage becomes higher.
제2항에 있어서, 상기 제2 고전압 스위칭 회로는,
상기 전원전압을 상승시키도록 구성된 펌프; 및
상기 상승된 전압에 응답하여 상기 제1 노드와 상기 제2 노드 사이에 전류패스를 형성하도록 구성된 제2 고전압 스위치를 포함하는 레귤레이터.
3. The circuit according to claim 2, wherein the second high-
A pump configured to raise the power supply voltage; And
And a second high voltage switch configured to form a current path between the first node and the second node in response to the raised voltage.
제6항에 있어서,
상기 제2 고전압 스위치는 고전압 NMOS 트랜지스터인 레귤레이터.
The method according to claim 6,
And the second high voltage switch is a high voltage NMOS transistor.
제2항에 있어서, 상기 저전압 스위칭 회로는,
상기 동작전압을 분배한 분배전압과 기준전압을 비교하여 제3 턴온전압을 출력하도록 구성된 비교기; 및
상기 제3 턴온전압에 응답하여 상기 제2 노드와 상기 접지단가 사이에 전류패스를 형성하거나 차단하도록 구성된 저전압 스위치를 포함하는 레귤레이터.
3. The circuit of claim 2, wherein the low-
A comparator configured to compare a distribution voltage obtained by dividing the operating voltage with a reference voltage to output a third turn-on voltage; And
And a low voltage switch configured to form or cut off a current path between the second node and the grounding terminal in response to the third turn-on voltage.
제8항에 있어서,
상기 비교기는 상기 분배전압이 상기 기준전압보다 낮으면 상기 제3 턴온전압을 로우레벨로 출력하고, 상기 분배전압이 상기 기준전압보다 높으면 상기 제3 턴온전압을 하이레벨로 출력하도록 구성된 레귤레이터.
9. The method of claim 8,
And the comparator outputs the third turn-on voltage to a low level when the divided voltage is lower than the reference voltage, and outputs the third turn-on voltage to a high level when the divided voltage is higher than the reference voltage.
제8항에 있어서,
상기 저전압 스위치는 저전압 NMOS 트랜지스터인 레귤레이터.
9. The method of claim 8,
Wherein the low voltage switch is a low voltage NMOS transistor.
제2항에 있어서,
상기 동작전압을 분배하도록 구성된 분배회로를 더 포함하는 레귤레이터.
3. The method of claim 2,
And a distribution circuit configured to distribute the operating voltage.
제11항에 있어서,
상기 분배회로는 상기 동작전압이 인가되는 노드와 접지단자 사이에서 직렬로 연결된 제1 저항 및 제2 저항을 포함하는 레귤레이터.
12. The method of claim 11,
Wherein the distribution circuit includes a first resistor and a second resistor connected in series between a node to which the operating voltage is applied and a ground terminal.
제12항에 있어서,
상기 제1 저항은 가변저항인 레귤레이터.
13. The method of claim 12,
And the first resistor is a variable resistor.
제1 노드를 통해 고전압을 수신하며, 제2 노드에 인가되는 제1 턴온전압에 응답하여 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로;
상기 제2 노드와 제3 노드 사이에 연결되며, 레벨이 상승된 전원전압에 응답하여 상기 제2 노드와 상기 제3 노드 사이에 전류패스를 형성하도록 구성된 제2 고전압 스위칭 회로; 및
상기 제3 노드와 접지단자 사이에 연결되며, 상기 동작전압이 분배된 분배전압과 기준전압에 응답하여 상기 제3 노드와 상기 접지단자 사이에 전류패스를 형성하거나 차단하도록 구성된 저전압 스위칭 회로를 포함하는 레귤레이터.
A first high voltage switching circuit configured to receive a high voltage through a first node and output an operating voltage in response to a first turn on voltage applied to a second node;
A second high voltage switching circuit coupled between the second node and a third node and configured to form a current path between the second node and the third node in response to a level-up supply voltage; And
And a low voltage switching circuit coupled between the third node and a ground terminal and configured to generate or shut off a current path between the third node and the ground terminal in response to the distributed voltage and the reference voltage to which the operating voltage is distributed regulator.
제14항에 있어서, 상기 제1 고전압 스위칭 회로는,
상기 제1 노드와 상기 제2 노드 사이에 연결된 저항; 및
상기 제1 노드와 상기 고전압 스위칭 회로의 출력노드 사이에 연결되며, 상기 제1 턴온전압에 응답하여 상기 제1 노드와 상기 출력노드를 서로 연결하도록 구성된 제1 고전압 스위치를 포함하는 레귤레이터.
15. The switching regulator of claim 14, wherein the first high-
A resistor coupled between the first node and the second node; And
And a first high voltage switch coupled between the first node and an output node of the high voltage switching circuit and configured to couple the first node and the output node to each other in response to the first turn on voltage.
제14항에 있어서, 상기 제2 고전압 스위칭 회로는,
상기 전원전압의 레벨을 상승시켜 제2 턴온전압을 출력하도록 구성된 펌프; 및
상기 제2 턴온전압에 응답하여 상기 제2 노드와 상기 제3 노드 사이에 전류패스가 형성되도록 구성된 제2 고전압 스위치를 포함하는 레귤레이터.
15. The circuit of claim 14, wherein the second high voltage switching circuit comprises:
A pump configured to raise a level of the power supply voltage to output a second turn-on voltage; And
And a second high voltage switch configured to form a current path between the second node and the third node in response to the second turn-on voltage.
제14항에 있어서, 상기 저전압 스위칭 회로는,
상기 분배전압과 상기 기준전압을 비교하여 제3 턴온전압이 출력되도록 구성된 비교기; 및
상기 제3 턴온전압에 응답하여 상기 제3 노드와 상기 접지단자 사이에 전류패스가 형성되도록 구성된 저전압 스위치를 포함하는 레귤레이터.
15. The circuit of claim 14, wherein the low-
A comparator configured to compare the divided voltage with the reference voltage to output a third turn-on voltage; And
And a low voltage switch configured to form a current path between the third node and the ground terminal in response to the third turn-on voltage.
제14항에 있어서,
상기 동작전압을 분배하여 상기 분배전압을 출력하도록 구성된 분배회로를 더 포함하는 레귤레이터.
15. The method of claim 14,
And a distribution circuit configured to divide the operating voltage and output the divided voltage.
제18항에 있어서,
상기 분배전압은 동작전압이 출력되는 노드와 접지단자 사이에 서로 직렬로 연결된 제1 저항 및 제2 저항을 포함하는 레귤레이터.
19. The method of claim 18,
Wherein the distributed voltage comprises a first resistor and a second resistor connected in series between a node at which an operating voltage is output and a ground terminal.
데이터가 저장되는 메모리 셀 어레이;
상기 메모리 셀 어레이의 워드라인들에 동작전압들을 전달하도록 구성된 X디코더;
상기 메모리 셀 어레이의 비트라인들에 전압을 전달하거나 상기 비트라인들에 인가된 전압을 전달받기 위한 Y디코더;
전원전압의 레벨을 상승시키고, 상기 상승된 전원전압을 이용하여 동작전압을 일정하게 출력하도록 구성된 레귤레이터를 포함한 전압 생성 회로; 및
명령신호 및 어드레스에 응답하여 상기 X디코더, 상기 Y디코더 및 상기 전압 생성 회로를 제어하도록 구성된 제어회로를 포함하는 반도체 장치.
A memory cell array in which data is stored;
An X decoder configured to transfer operating voltages to word lines of the memory cell array;
A Y decoder for transferring a voltage to bit lines of the memory cell array or receiving a voltage applied to the bit lines;
A voltage generating circuit including a regulator configured to raise the level of the power supply voltage and output the operating voltage constantly using the increased power supply voltage; And
And a control circuit configured to control the X decoder, the Y decoder and the voltage generating circuit in response to a command signal and an address.
제20항에 있어서, 상기 레귤레이터는,
상기 고전압을 수신하고, 제1 턴온전압에 응답하여 상기 동작전압을 출력하도록 구성된 제1 고전압 스위칭 회로;
상기 제1 턴온전압이 인가된 제1 노드와 제2 노드 사이에 연결되어 상기 전원전압을 상승시키고, 상기 상승된 전압에 응답하여 상기 제1 노드와 상기 제2 노드를 전기적으로 연결하도록 구성된 제2 고전압 스위칭 회로; 및
상기 동작전압의 레벨에 응답하여 상기 제2 노드와 접지단자를 전기적으로 연결하도록 구성된 저전압 스위칭 회로를 포함하는 반도체 장치.21. The regulator according to claim 20,
A first high voltage switching circuit configured to receive the high voltage and output the operating voltage in response to a first turn-on voltage;
And a second node connected between the first node and the second node to which the first turn-on voltage is applied to raise the supply voltage and to electrically connect the first node and the second node in response to the raised voltage, High voltage switching circuit; And
And a low voltage switching circuit configured to electrically connect the second node and the ground terminal in response to the level of the operating voltage.
KR1020120142630A 2012-12-10 2012-12-10 Regulator and semiconductor device having the same KR102020643B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120142630A KR102020643B1 (en) 2012-12-10 2012-12-10 Regulator and semiconductor device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120142630A KR102020643B1 (en) 2012-12-10 2012-12-10 Regulator and semiconductor device having the same

Publications (2)

Publication Number Publication Date
KR20140074551A true KR20140074551A (en) 2014-06-18
KR102020643B1 KR102020643B1 (en) 2019-09-11

Family

ID=51127616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120142630A KR102020643B1 (en) 2012-12-10 2012-12-10 Regulator and semiconductor device having the same

Country Status (1)

Country Link
KR (1) KR102020643B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111951843A (en) * 2019-05-14 2020-11-17 爱思开海力士有限公司 Regulator and memory device having the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048258A (en) * 1996-12-17 1998-09-15 김광호 High Voltage Generation Circuit of Nonvolatile Semiconductor Memory Device
KR20090000379A (en) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 High vltage generation circuit and flash memory device having the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048258A (en) * 1996-12-17 1998-09-15 김광호 High Voltage Generation Circuit of Nonvolatile Semiconductor Memory Device
KR20090000379A (en) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 High vltage generation circuit and flash memory device having the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111951843A (en) * 2019-05-14 2020-11-17 爱思开海力士有限公司 Regulator and memory device having the same
KR20200131687A (en) * 2019-05-14 2020-11-24 에스케이하이닉스 주식회사 Regulator and memory device having the same
US10930322B2 (en) 2019-05-14 2021-02-23 SK Hynix Inc. Regulator and memory device having the same

Also Published As

Publication number Publication date
KR102020643B1 (en) 2019-09-11

Similar Documents

Publication Publication Date Title
JP6253401B2 (en) Flash memory using bias voltage for word line / row driver
KR100387001B1 (en) Nonvolatile semiconductor memory device capable of high speed generation of rewrite voltage
KR101132018B1 (en) Voltage switch circuit and a non volatile memory device using the same
US9460797B2 (en) Non-volatile memory cell structure and non-volatile memory apparatus using the same
US20130215702A1 (en) Semiconductor memory apparatus, block decoder therefor, and decoding method thereof
US9881654B2 (en) Power source for memory circuitry
KR101083676B1 (en) Semiconductor memory apparatus
KR100327857B1 (en) Semiconductor memory device
KR100526576B1 (en) High voltage transfer circuit
KR20180008173A (en) Memory device having negative voltage generator
CN107785040B (en) Device for switching voltage and semiconductor memory device having the same
KR20140074551A (en) Regulator and semiconductor device having the same
US11380406B2 (en) Output circuit
US9368221B2 (en) Switch and semiconductor device including the switch
CN110648697B (en) Selection circuit, latch-up prevention circuit for memory storage system and method
KR101201606B1 (en) High voltage switch circuit of a semiconductor apparatus
KR20130037065A (en) Semiconductor device
US9837426B2 (en) Voltage switching circuit and semiconductor apparatus including the same
US7570466B2 (en) Dual mode negative voltage switching
JPS60246098A (en) Programmable read only memory
KR20150048427A (en) Discharge circuit
KR101840379B1 (en) Semiconductor device
KR101420828B1 (en) Voltage supply device and nonvolatile memory device having the same
US8619489B2 (en) Driving circuit for memory device
CN114429779A (en) Word line voltage generating circuit and memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant