KR101861721B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR101861721B1
KR101861721B1 KR1020110118436A KR20110118436A KR101861721B1 KR 101861721 B1 KR101861721 B1 KR 101861721B1 KR 1020110118436 A KR1020110118436 A KR 1020110118436A KR 20110118436 A KR20110118436 A KR 20110118436A KR 101861721 B1 KR101861721 B1 KR 101861721B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
light emitting
emitting device
disposed
Prior art date
Application number
KR1020110118436A
Other languages
English (en)
Other versions
KR20130053005A (ko
Inventor
서재원
김성균
홍기석
주현승
노지희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110118436A priority Critical patent/KR101861721B1/ko
Publication of KR20130053005A publication Critical patent/KR20130053005A/ko
Application granted granted Critical
Publication of KR101861721B1 publication Critical patent/KR101861721B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

실시예에 따른 발광소자는 지지부재, 상기 지지부재 상에 배치되는 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 활성층을 포함하는 발광구조물, 상기 제2 반도체층 상의 일측에 배치되는 제1 전극패드 및 상기 제1 전극패드에 연결되어 타측 방향으로 확장되는 적어도 하나의 제1 핑거전극을 포함하는 제1 전극, 상기 제2 반도체층 상에 상기 제1 전극과 타측에 배치되는 제2 전극, 상기 제1 핑거전극과 수직으로 중첩되고, 상기 제2 반도체층 및 활성층이 제거되어 상기 제1 반도체층이 노출되게 형성되는 복수의 홈, 상기 홈 내부의 제1 반도체층과 상기 제1 핑거전극을 전기적으로 연결시키는 보조핑거전극 및 상기 제2 반도체층과 상기 제1 전극 사이에 배치되는 절연층을 포함하고, 상기 보조핑거전극이 상기 제1 반도체층과 접촉하는 면적은 상기 제1 전극 패드에서 멀수록 클 수 있다.

Description

발광소자{Light emitting device}
실시예는 발광소자에 관한 것으로, 더욱 상세하게는 발광소자를 ESD(Electrostatic Discharge)로부터 보호하고, 광 추출 효율을 향상시킬 수 있는 발광소자에 관한 것이다.
형광등은 흑점 현상, 짧은 수명 등으로 잦은 교체와 형광물질 사용으로 친환경을 지향하는 미래 조명시장의 흐름에 반하므로 점차 타 광원으로 대치되고 있는 추세이다.
이에 타 광원으로 가장 주목받고 있는 것은 LED(Light Emitting Diode)로써, 반도체의 빠른 처리 속도와 낮은 전력 소모 등의 장점과 함께, 환경 친화적이면서도 에너지 절약 효과가 높아서 차세대 광원으로 꼽히고 있다. 따라서, 기존의 형광등을 대체하기 위한 LED의 활용은 활발히 진행 중에 있다.
현재, LED와 같은 반도체 발광 소자는 텔레비전, 모니터, 노트북, 휴대폰, 및 기타 디스플레이장치를 구비하는 다양한 장치에 적용되고 있으며, 특히 기존의 CCFL을 대체하여 백 라이트 유닛으로도 널리 사용되고 있다.
발광소자의 광추출 효율을 향상시키기 위한 연구가 진행 중이고, 발광소자는 ESD에 취약하여 ESD로부터 보호하기 위한 연구가 진행 중이다.
실시예는, 실시예에 따른 발광소자는 전극이 위치할 영역을 전부 식각하는 것 아니고, 보조핑거전극이 연결될 부분만 일부 식각하므로 외부에 노출되는 활성층의 영역이 감소하게 되어 전류누설을 줄일 수 있으며 광추출 효율 및 광효율이 증가하게 되는 발광소자를 제공한다.
실시예는, 핑거전극이 발광소자의 중심부분에서 대칭으로 형성되어 전류확산효과가 향상된 발광소자를 제공한다.
실시예에 따른 발광소자는 지지부재, 상기 지지부재 상에 배치되는 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 활성층을 포함하는 발광구조물, 상기 제2 반도체층 상의 일측에 배치되는 제1 전극패드 및 상기 제1 전극패드에 연결되어 타측 방향으로 확장되는 적어도 하나의 제1 핑거전극을 포함하는 제1 전극, 상기 제2 반도체층 상에 상기 제1 전극과 타측에 배치되는 제2 전극, 상기 제1 핑거전극과 수직으로 중첩되고, 상기 제2 반도체층 및 활성층이 제거되어 상기 제1 반도체층이 노출되게 형성되는 복수의 홈, 상기 홈 내부의 제1 반도체층과 상기 제1 핑거전극을 전기적으로 연결시키는 보조핑거전극 및 상기 제2 반도체층과 상기 제1 전극 사이에 배치되는 절연층을 포함하고, 상기 보조핑거전극이 상기 제1 반도체층과 접촉하는 면적은 상기 제1 전극 패드에서 멀수록 클 수 있다.
실시예는 발광소자의 전극이 위치할 영역을 전부 식각하는 것 아니고, 보조핑거전극이 연결될 부분만 일부 식각하므로 외부에 노출되는 활성층의 영역이 감소하게 되어 전류누설을 줄일 수 있으며 광추출 효율 및 광효율이 증가하게 되는 장점이 있다.
또한, 실시예는 보조핑거전극이 제1 반도체층에 연결되는 홈이 전극패드로부터 이격되어 ESD(Electrostatic Discharge)로부터 발광소자가 보호될 수 있다.
도 1은 실시예에 따른 발광소자를 나타낸 평면도이다.
도 2는 도 1의 A-A 선을 따라 절단하여 나타낸 단면도이다.
도 3은 도 1의 B-B선을 따라 절단하여 나타낸 단면도이다.
도 4는 도 1의 C-C선을 따라 절단하여 나타낸 단면도이다.
도 5는 발광소자의 ESD 파괴실험 데이터를 나타낸 도면이다.
도 6은 발광소자의 발광실험 데이터를 나타낸 도면이다.
도 7은 다른 실시예에 따른 발광소자를 나타낸 평면도이다.
도 8은 또 다른 실시예에 따른 발광소자를 나타낸 평면도이다.
도 9는 또 다른 실시예에 따른 발광소자를 나타낸 평면도이다.
도 10은 도 9의 D-D 선을 따라 절단하여 나타낸 단면도이다.
도 11은 도 9의 E-E 선을 따라 절단하여 나타낸 단면도이다.
도 12는 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 사시도이다.
도 13은 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 단면도이다.
도 14는 실시예에 따른 발광소자를 포함하는 조명장치를 도시한 사시도이다.
도 15은 도 14 의 조명장치의 C-C' 단면을 도시한 단면도이다.
도 16은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
도 17은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
실시 예에 대한 설명에 앞서, 실시 예에서 언급하는 각 층(막), 영역, 패턴, 또는 구조물들의 기판, 각 층(막) 영역, 전극패드, 또는 패턴들의 "위(on)", "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와, "아래(under)"는 직접(directly)", 또는 "다른 층을 개재하여(indirectly)" 형성되는 모든 것을 포함한다. 또한, 각 층의 위, 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1은 실시예에 따른 발광소자를 나타낸 평면도, 도 2는 도 1의 A-A 선을 따라 절단하여 나타낸 단면도, 도 3은 도 1의 B-B선을 따라 절단하여 나타낸 단면도, 도 4는 도 1의 C-C선을 따라 절단하여 나타낸 단면도, 도 5는 발광소자의 ESD 파괴실험 데이터를 나타낸 도면, 도 6은 발광소자의 발광실험 데이터를 나타낸 도면이다.
도 1 내지 도 4를 참조하면, 발광소자(100)는 지지부재(110), 버퍼층(112), 제1 반도체층(120), 제2 반도체층(140) 및 제1, 2 반도체층(120, 140) 사이에 활성층(130)을 포함할 수 있다.
지지부재(110)은 반도체 단결정을 성장시키기에 적합한 기판으로서, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며 사파이어 이외에, 지지부재(110)은 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN)로 형성될 수 있다.
지지부재(110) 상에는 지지부재(110)과 제1 반도체층(120) 간의 격자 부정합을 완화하는 버퍼층(112)이 위치할 수 있다. 버퍼층(112)은 저온 분위기에서 형성할 수 있으며, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 재질 중 선택할 수 있다.
버퍼층(112) 상에는 제1 반도체층(120)이 형성될 수 있다. 제1 반도체층(120)은 n형 반도체층을 포함하여 형성되어 활성층(130)에 전자를 제공할 수 있으며, 제1 반도체층(120)은 제1 도전형 반도체층으로만 형성되거나, 제1 도전형 반도체층 아래에 언도프트 반도체층(미도시)을 더 포함할 수 있으나, 이에 대해 한정을 두지 않는다.
n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 언도프트 반도체층은 제1 도전형 반도체층의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 제1 도전형 반도체층과 같을 것이다.
따라서, 제1 반도체층(120)에는 활성층(130) 및 제2 반도체층(140)이 순차적으로 적층될 수 있다.
먼저, 활성층(130)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(130)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
제2 반도체층(140)은 상술한 활성층(130)에 정공을 주입하며, 제2 반도체층(140)은 예를 들어, p형 반도체층으로 구현될 수 있는데, p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
상술한 제1 반도체층(120), 활성층(130) 및 제2 반도체층(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(120) 및 제2 반도체층(140) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상술한 바와는 달리 제1 반도체층(120)이 p형 반도체층을 포함하고, 제2 반도체층(140)이 n형 반도체층을 포함할 수도 있다. 즉, 제1 반도체층(120)과 제2 반도체층(140)은 활성층(130)을 중심으로 서로 형성되는 위치가 바뀌어도 무방하나, 하기에서는 제1 반도체층(120)이 n형 반도체층을 포함하여 형성되고 지지부재(110) 상에 적층되는 것으로 기술한다.
다시 도 2를 참조하면, 제2 반도체층(140) 상에는 투광성전극층(150)이 형성될 수 있다.
투광성전극층(150)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있다. 따라서, 활성층(130)에서 발생한 광을 외부로 발산할 수 있으며, 제2 반도체층(140)의 외측 일면 전체 또는 일부에 형성됨으로써, 전류군집현상을 방지할 수 있다. 또한, 이때, 제2 전극(170)은 투광성전극층(150)을 관통하여 제2 반도체층(140)과 접속될 수 있다. 이에 한정하지는 않는다.
도 2, 도 3 및 도 4를 참조하면, 제2 반도체층(140) 상에는 제 1전극(160)이 배치되고, 제2 반도체층(140)과 제 1전극(160)의 사이에는 절연층(190)이 배치될 수 있다. 그리고, 제2 반도체층(140) 상의 타측에는 제2 전극(170)이 배치될 수 있다.
그리고, 제 1전극(160)은 제2 반도체층(140) 상의 일측에 배치되는 제1 전극패드(162) 및 제1 전극패드(162)에 연결되어 타측 방향으로 확장되는 적어도 하나의 제1 핑거전극(164, 166)을 포함할 수 있다.
또한, 발광소자(100)는 제1 핑거전극(164, 166)과 수직으로 중첩되고, 제2 반도체층(140) 및 활성층(130)이 제거되어 제1 반도체층(120)이 노출되게 형성되는 복수의 홈(180)이 형성될 수 있고, 제1 핑거전극(164, 166)과 홈(180) 내부의 제1 반도체층(120)을 전기적으로 연결시키는 보조핑거전극(168)을 더 포함할 수 있다.
여기서, 제 1전극(160)은 제2 반도체층(140)의 어느 일측에 배치되는 제 1전극패드(162)와 제 1전극패드(162)에 연결되어 타측으로 확장되는 제 1핑거전극(예를 들면, 164, 166)를 포함할 수 있다. 도 1에서는 2개의 제1 핑거전극(164, 166)을 도시하고 있으나, 이에 한정되지 않고, 발광소자의 종류, 크기 등을 고려하여 다양한 개수가 배치될 수 있다.
제 1전극(160)은 전도성 물질을 포함할 수 있고, 예를 들면, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나로 형성될 수 있고, 단층 또는 다층으로 형성될 수 있다. 다만, 이에 한정되지 않는다.
제2 반도체층(140)과 제 1전극(160) 사이에는 전기적 쇼트를 방지하는 절연층(190)이 형성될 수 있다.
절연층(190)의 배치 형상은 제 1전극(160)과 대응하여 형성될 수 있고, 바람직하게는 제 1전극(160)의 폭보다 큰 폭을 가지게 형성될 수 있으나 이에 한정되지 않는다.
절연층(190)은 비전도성의 유기물질 또는 무기물질을 포함하며, 바람직하게는 유기물질로써 예를 들면, 우레탄, 폴리에스터 또는 아크릴로 형성될 수 있고, 또한 단층, 다층 구조로도 형성될 수 있다. 다만 이에 한정되지 않는 것은 당연하다.
또한, 제 1전극(160)은 제1 핑거전극(164, 166)에 연결되어 제1 반도체층(120)에 연결된 적어도 하나의 보조핑거전극(168)을 더 포함할 수 있다. 다시 설명하면, 제1 핑거전극(164, 166)에 연결된 보조핑거전극(168)이 절연층(190), 제2 반도체층(140) 및 활성층(130)을 관통하여 제1 반도체층(120)에 연결되는 것이다.
이때에, 상기 발광구조물에는 보조핑거전극(168)에 대응하여, 제1 반도체층(120)이 노출되도록 제1 핑거전극(164, 166)에서 제1 반도체층(120)까지 이어지며 홈(180)이 형성될 수 있다. 즉, 보조핑거전극(168)이 제1 반도체층(120)과 연결되도록 그 사이에 형성된 제2 반도체층(140), 활성층(130)및 제1 반도체층(120)의 일부영역에 홈(180)이 형성되는 것이다. 이때에, 절연층(190)은 제2 반도체층(140) 상에서 홈(180)의 내측면과 보조핑거전극(168) 사이까지 배치될 수 있다.
그리고, 보조핑거전극(168) 이 제1 반도체층(120) 과 접촉하는 면적은 상기 제1 전극패드(162)에서 멀수록 클 수 있다. 이는, 제1 전극패드(162)의 근처에서 전류의 집중 현상을 방지하고, 전류 스프레딩을 향상시킬 수 있다. 또한, 발광소자의 발광효율을 향상시킬 수 있다.
여기서, 홈(180)의 면적은 제1 전극패드(162)에서 멀어질수록 클 수 있다. 즉, 보조핑거전극(168)의 면적과 대응되게 커질 수 있다. 전류 스프레딩을 고려하여서, 서로 인접한 복수의 홈(180)들 사이의 거리(d1)는 일정할 수 있다. 다만, 홈(180)이 너무 많으면, 홈(180)을 형성하기 위하여서 너무 많은 발광영역이 희생되는 문제점이 있고, 홈(180)이 너무 적으면 발광영역의 희생은 적을 수 있으나, 발광소자(100)에 전류공급이 충분하지 못하는 문제가 있으므로, 서로 인접한 홈(180)들 사이의 이격거리는 발광소자(100)의 길이 대비 0.1배 내지 0.4배를 포함할 수 있다. 즉, 홈(180) 은 발광소자(100)의 길이 방향으로 대략 2개 내지 10개 정도가 배치될 수 있다. 다만, 이에 한정되는 것은 아니다.
그리고, 홈(180)의 총면적도 상술한 바와 같이 너무 넓게 형성되면, 발광영역의 희생이 크고, 너무 좁게 형성되면 발광소자의 전류공급에 문제가 있으므로, 제2 반도체층(140)의 면적 대비 5% 내지 20%의 면적을 포함할 수 있다.
홈(180)은 습식식각(wet etching), 건식식각(dry etching) 또는 LLO(laser lift off) 방법에 의해 형성될 수 있으나, 이에 한정되지는 않는다. 그리고, 보조핑거전극(168)과 대응되게 홈(180)을 상측에서 바라본 형상은 원형, 사각형, 삼각형, 다각형의 형상을 포함할 수 있다.
홈(180)의 크기 또는 형상은 제한이 없으나, 바람직하게는 전기적 쇼트를 방지하기 위해서 보조핑거전극(168) 의 폭보다 큰 폭을 가질 수 있다.
그리고, 제1 반도체층(120)이 n형 반도체라면, 제 1전극(160)은 n형 전극으로 작동한다.
도 4를 참조하면, 보조핑거전극(168)의 개수는 제한이 없고, 발광소자(100)의 크기, 면적, 발광용량에 따라 적당한 개수로 형성될 수 있다. 다만, 보조핑거전극(168)의 면적은 제1 전극패드(162)에서 멀어질수록 클 수 있다. 전류 스프레딩을 고려하여서, 서로 인접한 복수의 보조핑거전극(168)들 사이의 거리(d1)는 일정할 수 있다. 다만, 보조핑거전극(168)이 너무 많으면, 홈(180)을 형성하기 위하여서 너무 많은 발광영역이 희생되는 문제점이 있고, 보조핑거전극(168)이 너무 적으면 발광영역의 희생은 적을 수 있으나, 발광소자(100)에 전류공급이 충분하지 못하는 문제가 있으므로, 서로 인접한 보조핑거전극(168)들 사이의 이격거리는 발광소자(100)의 길이 대비 0.1배 내지 0.4배를 포함할 수 있다. 즉, 보조핑거전극(168)은 발광소자(100)의 길이 방향으로 대략 2개 내지 10개 정도가 배치될 수 있다. 다만, 이에 한정되는 것은 아니다. 그리고, 보조핑거전극(168) 이 제1 반도체층(120)과 접촉하는 면적은 선형적 또는 비선형적으로 커질 수 있다.
그리고, 보조핑거전극(168)의 총면적도 상술한 바와 같이 너무 넓게 형성되면, 발광영역의 희생이 크고, 너무 좁게 형성되면 발광소자의 전류공급에 문제가 있으므로, 제2 반도체층(140)의 면적 대비 4% 내지 19%의 면적을 포함할 수 있다. 보조핑거전극(168)이 제1 반도체층(120)과 접촉하는 면적 중 가장 큰 면적은 가장 작은 면적의 2배 내지 4배를 포함할 수 있다.
보조핑거전극(168)은 복수 개가 형성될 수 있으며, 복수 개의 보조핑거전극(168)은 서로 인접한 두개의 보조핑거전극(168) 사이의 간격이 서로 동일할 수 있다. 보조핑거전극(168)의 간격이 동일하여서, 전류확산이 발광소자(100) 전체에 고루 이루어질 수 있다.
보조핑거전극(168)과 홈(180)의 내측면은 전기적으로 단락될 수 있다. 예를 들면, 보조핑거전극(168)과 홈(180)의 내측면은 이격되어 형성될 수 있다.
따라서 보조핑거전극(168)과 제2 반도체층(140) 및 활성층(130) 간의 전기적 쇼트를 방지할 수 있다.
또한, 절연층(190)은 보조핑거전극(168)의 외주면을 감싸도록 연장되어 형성될 수 있다. 즉, 절연층(190)은 홈(180)의 내측면과 보조핑거전극(168) 사이의 공간에 형성될 수 있다. 따라서, 전기적 쇼트를 방지할 수 있다.
홈(180)의 폭은 보조핑거전극(168)의 폭 대비 1.5배 내지 2배일 수 있다. 다만, 이에 한정되는 것은 아니다.
제 1핑거전극(164, 166)의 개수는 제한이 없으나 바람직하게는 2개를 포함할 수 있다. 즉, 발광소자(100)의 크기에 따라 다양하게 배치될 수 있다.
제1 핑거전극(164, 166)이 2개가 배치되는 경우, 제1 전극패드(162)를 기준으로 상하로 대칭되게 배치될 수 있다. 이때, 홈(180)과 보조핑거전극(168)도 제1 전극패드(162)를 기준으로 상하로 대칭되게 배치될 수 있다. 2개의 제1 핑거전극(164, 166)이 서로 대칭으로 배치됨으로써 효율적인 전류확산을 기대할 수 있다.
또한, 제1 핑거전극(164, 166)중 어느 하나 이상은 절곡 또는 곡률을 포함 할 수 있다. 절곡은 발광소자(100)의 형상과 전류확산을 고려하여 다양한 형태로 배치될 수 있다. 그리고 상기 절곡은 곡률을 가질 수도 있지만 이에 한정되지 않는다.
제 2 반도체층(140) 상에는 제 2전극(170)이 배치될 수 있다.
제 2전극(170)은 제 2반도체층의 일측에 배치되는 제2 전극패드(172) 및 제2 전극패드(172)에 연결되어 제1 전극패드 방향(162)으로 확장되는 적어도 하나의 제 2 핑거전극(174, 176, 178)를 포함할 수 있다.
제 2 핑거전극(174, 176, 178)는 적어도 하나가 배치될 수 있고, 개수의 제한이 없지만, 도 1에서 도시한 바와 같이 3개의 제 2 핑거전극(174, 176, 178)을 포함할 수 있다. 즉, 발광소자(100)의 크기에 따라 전류확산을 고려하여 다양하게 배치될 수 있다. 다만, 이에 한정되지 않는다.
제 2 핑거전극(174, 176, 178)은 복수 개가 배치될 수 있다, 도 3에서는 발광소자(100)의 중심부에 하나의 제 2 핑거전극(174)이 배치되고 중심부의 제 2 핑거전극(174)을 기준으로 상하로 대칭되게 제 2 핑거전극들(176, 178)이 배치되고 있다. 각각의 핑거전극들 사이의 거리(예를 들면, d2, d3, d4, d5)는 서로 동일할 수 있다.
즉, 각 핑거전극 간의 거리가 일정하고 서로 대칭되게 배치됨으로써 전류확산효과를 향상시킬 수 있다.
그리고, 제 2 핑거전극들(174, 176, 178) 중 적어도 하나 이상은 절곡을 포함하고, 상기 절곡은 곡률을 가지게 형성될 수 있다.
또한, 전류확산을 위해 제2 전극(170)과 제2 반도체층(140) 사이에는 투광성전극층(150)이 포함할 수도 있다.
실시예는 전극패드에서 직접 반도체층으로 전류를 공급하는 것이 아니고, 전극패드로부터 이격된 부분에 메사식각하고 보조핑거전극을 통행 전류를 공급함으로써 ESD(Electrostatic Discharge)로부터 발광소자가 보호될 수 있다. 도 5를 참조하면, 종래 발명의 ESD 파괴실험에서는 52%의 양품률을 보인 반면, 실시예에서는 84%의 양품률을 보임으로써 훨씬 더 향상된 ESD 내성을 가지게 된다.
실시예는 제1 전극(160)이 위치할 모든 영역을 메사식각하는 것이 아니고, 제 1전극(160)과 제2 반도체층(140) 사이에 절연층(190)을 형성하고, 제1 핑거전극(164, 166)에 연결된 보조핑거전극(168)이 제1 반도체층(120)에 연결될 수 있도록 발광소자(100)의 일부 영역만 식각되므로, 외부에 노출되는 활성층(130)의 영역이 감소하게 되어 전류누설이 방지되고, 광추출 효율 및 광효율이 증가하게 된다. 도 6을 참조하면, 도 6에서 도시한 발광실험 데이터를 보면 종래발명은 발광영역률(Emission area ratio)이 76%인 반면, 실시예는 79%로 3% 향상되는 효과를 가진다.
도 7은 다른 실시예에 따른 발광소자를 나타낸 평면도이다.
도 7을 참조하면, 실시예의 발광소자(200)는 도 1의 실시예와 비교하면, 핑거전극(268, 274, 276)의 배치에 차이가 있다.
여기서, 제 1전극(260)은 제2 반도체층(240) 상에 절연층(290)을 사이에 두고 배치되는 제1 전극패드(262)와 제1 전극패드(262)에서 타측방향으로 확장 배치되는 하나의 제1 핑거전극(264)을 포함할 수 있다. 제2 전극(270)은 제2 전극패드(272)와 2 전극패드(272)에서 타측방향으로 확장 배치되는 2개의 제 2 핑거전극(274, 276)을 포함할 수 있다. 전류스프레딩을 위해서, 제1 핑거전극(264)이 발광소자(200)의 길이 방향을 따라 중심부에 배치되고, 제 2 핑거전극(274, 276)들은 제1 핑거전극(264)을 기준으로 상하로 대칭되게 배치될 수 있다. 다만, 이에 한정되지 않고 다양한 전극구조를 가질 수 있다.
도 8은 또 다른 실시예에 따른 발광소자를 나타낸 평면도이다.
도 8을 참조하면, 실시예의 발광소자(300)는 도 7읠 실시예와 비교하면, 제 1핑거전극(364)의 폭에 차이가 존재한다.
제 1핑거전극(364)의 폭은 제1 전극패드(362)에서 멀어질수록 증가하거나 클 수 있다. 제1 핑거전극(364)의 폭은 선형적 또는 비선형적으로 증가할 수 있고, 이에 한정되지는 않는다.
제1 전극패드(362) 근처에서 전류의 집중현상이 생긴다. 따라서, 제1 전극패드(362)에서 멀수록 보조핑거전극(368)의 접촉면적을 넓게 하고 이에 대응하여서 제 1핑거전극(364)의 폭도 넓게 하면, 제1 전극패드(362)에서 먼 쪽까지 전류스프레딩을 향상시킬 수 있고, 발광소자의 발광효율도 향상시킬 수 있다. 즉, 보조핑거전극(368)이 제1 전극패드(362)에서 멀리 형성되어도 전류 공급을 원활하게 할 수 있다.
도 9는 또 다른 실시예에 따른 발광소자를 나타낸 평면도, 도 10은 도 9의 D-D 선을 따라 절단하여 나타낸 단면도, 도 11은 도 9의 E-E 선을 따라 절단하여 나타낸 단면도이다.
도 9 내지 도 11을 참조하면, 실시예의 발광소자(300)는 도 7의 실시예와 비교하여서 홈(480)과 보조핑거전극(468)의 구조에 차이가 존재하고, 절연바(478)를 더 포함하는 점에서 차이가 존재한다.
도 9 및 도 10을 참조하면, 홈(480)의 폭은 발광구조물의 상부 방향으로 갈수록 크게 형성될 수 있다. 이때, 홈(480)의 하부의 면적이 제1 전극패드(462)에서 멀어질수록 커진다. 이때에, 보조핑거전극(468)은 도 1과 같이 기둥형태로 형성될 수도 있지만, 도 10과 같이 홈(480)의 경사면을 따라서, 일정 두께로 형성될 수 있다. 물론, 보조핑거전극(468)과 활성층(130) 및 제2 반도체층(140)의 사이에는 전기적 쇼트 방지를 위한 절연층(190)이 포함될 수 있다. 다만, 발광영역의 희생을 줄이기 위해서는 도 1과 같은 형태가 유리할 것 이다.
도 9 및 도 11을 참조하면, 절연바(478)는 제2 반도체층(140)과 제2 핑거전극(478) 사이에 서로 이격 배치될 수 있다.
절연바(478)는 전류가 제2 핑거전극(478)의 하부에 집중되는 현상을 방지하여서, 전류의 스프레딩을 향상시키고, 발광효율을 향상시킬 수 있다. 절연바(478)는 비전도성의 유기물질 또는 무기물질을 포함하며, 예를 들면, 우레탄, 폴리에스터 또는 아크릴로 형성될 수 있고, 또한 단층, 다층 구조로도 형성될 수 있다. 다만 이에 한정되지 않는 것은 당연하다.
서로 인접한 절연바(478)들 사이의 이격거리는 제한이 없지만, 너무 먼 경우에는 제2 핑거전극(478) 하부에 전류집중현상을 해소할 수 없고, 너무 가까운 경우에는 제2 반도체층(140)에 충분한 전류가 공급될 수 없으므로, 서로 인접한 절연바(478)들 사이의 이격거리는 홈(480)들 사이의 이격거리 대비 0.3 내지 0.5 배를 포함할 수 있다. 그리고, 전자의 이동도가 정공의 이동도보다 빠르게 때문에, 절연바(478)들의 이격거리는 홈(480)들의 이격거리보다 작게 형성될 수 있다. 다만, 이에 한정되는 것은 아니다. 또한, 서로 인접한 절연바(478)들의 이격거리가 동일하여서 전류스프레딩을 더욱 더 향상시킬 수 있다.
실시예에서는 수평형 발광소자를 기준으로 설명하고 있으나, 이에 한정되는 것은 아니며, 수직형 발광소자, 플립형 발광소자 또는 비아홀 구조의 발광소자에도 적용될 수 있다.
도 12은 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 사시도이고, 도 13은 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 단면도이다.
도 12 및 도 13을 참조하면, 발광소자 패키지(500)는 캐비티(520)가 형성된 몸체(510), 몸체(510)에 실장되는 제1 및 제2 리드 프레임(540, 550)과, 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결되는 발광소자(530), 및 발광소자(530)를 덮도록 캐비티(520)에 충진되는 봉지재(미도시)를 포함할 수 있다.
몸체(510)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. 몸체(510)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.
몸체(510)의 내면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(530)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다.
광의 지향각이 줄어들수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 증가하고, 반대로 광의 지향각이 클수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 감소한다.
한편, 몸체(510)에 형성되는 캐비티(520)를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.
발광소자(530)는 제1 리드 프레임(540) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자(530)는 한 개 이상 실장될 수 있다.
또한, 발광소자(530)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩(flip chip) 모두에 적용 가능하다.
봉지재(미도시)는 발광소자(530)를 덮도록 캐비티(520)에 충진될 수 있다.
봉지재(미도시)는 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티(520) 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.
또한 봉지재(미도시)는 형광체를 포함할 수 있으며, 형광체는 발광소자(530)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지(500)가 백색광을 구현하도록 할 수 있다.
이러한 형광체는 발광소자(530)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.
즉, 형광체는 발광소자(530)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(530)가 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(500)는 백색 빛을 제공할 수 있다.
이와 유사하게, 발광소자(530)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체를 혼용하는 경우, 발광소자(530)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.
이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.
제1 및 제2 리드 프레임(540, 550)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 및 제2 리드 프레임(540, 550)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 제2 리드 프레임(540, 550)은 서로 이격되어 서로 전기적으로 분리된다. 발광소자(530)는 제1 및 제2 리드 프레임(540, 550)상에 실장되며, 제1 및 제2 리드 프레임(540, 550)은 발광소자(530)와 직접 접촉하거나 또는 솔더링 부재(미도시)와 같은 전도성을 갖는 재료를 통해서 전기적으로 연결될 수 있다. 또한, 발광소자(530)는 와이어 본딩을 통해 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다. 따라서 제1 및 제2 리드 프레임(540, 550)에 전원이 연결되면 발광소자(530)에 전원이 인가될 수 있다. 한편, 수개의 리드 프레임(미도시)이 몸체(510)내에 실장되고 각각의 리드 프레임(미도시)이 발광소자(530)와 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다.
도 14는 실시예에 따른 발광소자를 포함하는 조명장치를 도시한 사시도이며, 도 15 는 도 14 의 조명장치의 C-C' 단면을 도시한 단면도이다.
도 14 및 도 15을 참조하면, 조명장치(600)는 몸체(610), 몸체(610)와 체결되는 커버(630) 및 몸체(610)의 양단에 위치하는 마감캡(650)을 포함할 수 있다.
몸체(610)의 하부면에는 발광소자 모듈(640)이 체결되며, 몸체(610)는 발광소자 패키지(644)에서 발생된 열이 몸체(610)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.
발광소자 패키지(644)는 PCB(642) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(642)로 MPPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.
발광소자 패키지(644)는 연장된 리드 프레임(미도시)를 포함하여 향상된 방열 기능을 가질 수 있으므로, 발광소자 패키지(644)의 신뢰성과 효율성이 향상될 수 있으며, 발광소자 패키지(622) 및 발광소자 패키지(644)를 포함하는 조명장치(600)의 사용 연한이 연장될 수 있다.
커버(630)는 몸체(610)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.
커버(630)는 내부의 발광소자 모듈(640)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(630)는 발광소자 패키지(644)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(630)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(630)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다.
한편, 발광소자 패키지(644)에서 발생한 광은 커버(630)를 통해 외부로 방출되므로 커버(630)는 광 투과율이 우수하여야 하며, 발광소자 패키지(644)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(630)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성될 수 있다.
마감캡(650)은 몸체(610)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(650)에는 전원핀(652)이 형성되어 있어, 실시예에 따른 조명장치(600)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.
도 16 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
도 16 은 에지-라이트 방식으로, 액정표시장치(700)는 액정표시패널(710)과 액정표시패널(710)로 빛을 제공하기 위한 백라이트 유닛(770)을 포함할 수 있다.
액정표시패널(710)은 백라이트 유닛(770)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(710)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(712) 및 박막 트랜지스터 기판(714)을 포함할 수 있다.
컬러 필터 기판(712)은 액정표시패널(710)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.
박막 트랜지스터 기판(714)은 구동 필름(717)을 통해 다수의 회로부품이 실장되는 인쇄회로 기판(718)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(714)은 인쇄회로 기판(718)으로부터 제공되는 구동 신호에 응답하여 인쇄회로 기판(718)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.
박막 트랜지스터 기판(714)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다.
백라이트 유닛(770)은 빛을 출력하는 발광소자 모듈(720), 발광소자 모듈(720)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(710)로 제공하는 도광판(730), 도광판(730)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(752, 766, 764) 및 도광판(730)의 후방으로 방출되는 빛을 도광판(730)으로 반사시키는 반사 시트(747)로 구성된다.
발광소자 모듈(720)은 복수의 발광소자 패키지(724)와 복수의 발광소자 패키지(724)가 실장되어 어레이를 이룰 수 있도록 PCB기판(722)을 포함할 수 있다. 이 경우 굽어진 발광소자 패키지(724)의 실장의 신뢰성을 향상시킬 수 있다.
한편, 백라이트 유닛(770)은 도광판(730)으로부터 입사되는 빛을 액정 표시 패널(710) 방향으로 확산시키는 확산필름(766)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(752)으로 구성될 수 있으며, 프리즘필름(750)를 보호하기 위한 보호필름(764)을 포함할 수 있다.
도 17은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 16 에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.
도 17은 직하 방식으로, 액정표시장치(800)는 액정표시패널(810)과 액정표시패널(810)로 빛을 제공하기 위한 백라이트 유닛(870)을 포함할 수 있다.
액정표시패널(810)은 도 17에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.
백라이트 유닛(870)은 복수의 발광소자 모듈(823), 반사시트(824), 발광소자 모듈(823)과 반사시트(824)가 수납되는 하부 섀시(830), 발광소자 모듈(823)의 상부에 배치되는 확산판(840) 및 다수의 광학필름(860)을 포함할 수 있다.
발광소자 모듈(823) 복수의 발광소자 패키지(822)와 복수의 발광소자 패키지(822)가 실장되어 어레이를 이룰 수 있도록 PCB기판(821)을 포함할 수 있다.
반사 시트(824)는 발광소자 패키지(822)에서 발생한 빛을 액정표시패널(810)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.
한편, 발광소자 모듈(823)에서 발생한 빛은 확산판(840)에 입사하며, 확산판(840)의 상부에는 광학 필름(860)이 배치된다. 광학 필름(860)은 확산 필름(866), 프리즘필름(850) 및 보호필름(864)를 포함하여 구성될 수 있다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광소자 110: 지지부재
112: 버퍼층 120: 제1 반도체층
130: 활성층 140: 제2 반도체층
150: 투광성전극층 160: 제1 전극
170: 제2 전극 180: 홈
190: 절연층

Claims (20)

  1. 지지부재;
    상기 지지부재 상에 배치되는 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 활성층을 포함하는 발광구조물;
    상기 제2 반도체층 상의 일측에 배치되는 제1 전극패드 및 상기 제1 전극패드에 연결되어 타측 방향으로 확장되는 적어도 하나의 제1 핑거전극을 포함하는 제1 전극;
    상기 제2 반도체층 상에 상기 제1 전극과 타측에 배치되는 제2 전극;
    상기 제1 핑거전극과 수직으로 중첩되고, 상기 제2 반도체층 및 활성층이 제거되어 상기 제1 반도체층이 노출되게 형성되는 복수의 홈;
    상기 홈 내부의 제1 반도체층과 상기 제1 핑거전극을 전기적으로 연결시키는 보조핑거전극; 및
    상기 제2 반도체층과 상기 제1 전극 사이에 배치되는 절연층; 을 포함하고,
    상기 보조핑거전극이 상기 제1 반도체층과 접촉하는 면적은 상기 제1 전극 패드에서 멀수록 크고,
    상기 홈의 폭은 상기 발광구조물의 상부 방향으로 갈수록 크게 형성되어 상기 홈의 내부에는 경사면이 형성되고, 상기 홈의 하부의 면적이 상기 제1 전극패드에서 멀어질수록 커지며,
    상기 보조핑거전극은, 상기 홈의 경사면을 따라서 일정 두께로 형성되는 발광소자.
  2. 제1항에 있어서,
    상기 절연층은 상기 제2 반도체층 상에서 상기 홈 내측면과 상기 보조핑거전극 사이까지 배치되는 발광소자.
  3. 삭제
  4. 제1항에 있어서,
    상기 홈은, 서로 인접한 홈들 사이의 이격거리가 서로 동일하고,
    상기 홈들 사이의 이격거리는 상기 발광소자의 길이 대비 0.1배 내지 0.4배를 포함하는 발광소자.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 보조핑거전극이 상기 제1 반도체층과 접촉하는 면적은 선형적으로 커지고, 상기 홈은 제1 전극패드를 기준으로 상하로 대칭되는 발광소자.
  9. 제1항에 있어서,
    상기 제1 핑거전극은 2개가 배치되고, 상기 제1 전극 패드를 기준으로 상하로 대칭되고,
    상기 제1 핑거전극의 폭은 상기 제1 전극패드에서 멀어질수록 큰 발광소자.
  10. 삭제
  11. 제1항에 있어서,
    상기 보조핑거전극이 상기 제1 반도체층과 접촉하는 면적 중 가장 큰 면적은 가장 작은 면적의 2배 내지 4배를 포함하는 발광소자.
  12. 제1 항에 있어서,
    제2 전극은,
    제2 전극패드 및 상기 제2 전극패드에 연결되어 상기 제1 전극패드 방향으로 연장되는 적어도 하나의 제 2 핑거전극을 포함하며,
    상기 제2 전극과 상기 제2 반도체층 사이에 배치되는 투광성전극층을 포함하며,
    상기 제2 반도체층과 상기 제2 핑거전극 사이에 서로 이격 배치되는 복수의 절연바를 더 포함하고,
    상기 절연바는 서로 인접한 절연바들 사이의 이격거리가 서로 동일하고, 서로 인접한 절연바들 사이의 이격거리가 상기 홈의 이격거리 대비 0.3 내지 0.5 배를 포함하는 발광소자.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제1항에 있어서,
    상기 홈들의 총면적은 상기 제2 반도체층의 면적 대비 5% 내지 20%의 면적을 포함하고,
    상기 홈의 폭은 상기 보조핑거전극의 폭 대비 1.5배 내지 2배인 발광소자.
  20. 삭제
KR1020110118436A 2011-11-14 2011-11-14 발광소자 KR101861721B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110118436A KR101861721B1 (ko) 2011-11-14 2011-11-14 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110118436A KR101861721B1 (ko) 2011-11-14 2011-11-14 발광소자

Publications (2)

Publication Number Publication Date
KR20130053005A KR20130053005A (ko) 2013-05-23
KR101861721B1 true KR101861721B1 (ko) 2018-05-28

Family

ID=48662331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110118436A KR101861721B1 (ko) 2011-11-14 2011-11-14 발광소자

Country Status (1)

Country Link
KR (1) KR101861721B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102075983B1 (ko) * 2013-06-18 2020-02-11 삼성전자주식회사 반도체 발광소자
KR101814283B1 (ko) * 2016-06-01 2018-01-30 고려대학교 산학협력단 복수 n 콘택 구조가 구비된 발광 다이오드 소자
CN107910420A (zh) * 2017-12-19 2018-04-13 扬州科讯威半导体有限公司 一种紫外发光二极管及制备方法
CN116207201B (zh) * 2023-05-06 2023-07-18 江西兆驰半导体有限公司 一种抗静电led芯片及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187670A (ja) * 2010-03-08 2011-09-22 Toshiba Corp 半導体発光素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187670A (ja) * 2010-03-08 2011-09-22 Toshiba Corp 半導体発光素子

Also Published As

Publication number Publication date
KR20130053005A (ko) 2013-05-23

Similar Documents

Publication Publication Date Title
KR101925915B1 (ko) 발광소자
USRE47181E1 (en) Light emitting device
EP2388835B1 (en) Electrode configuration for a light-emitting diode
US8748917B2 (en) Light emitting device and method thereof
US9343629B2 (en) Light emitting device
US9112114B2 (en) Light emitting device with metal electrode layer having protrusion portions
EP2763194B1 (en) Light emitting device
US8575638B2 (en) Light emitting device
US8969892B2 (en) Light emitting device
KR101861721B1 (ko) 발광소자
KR101778159B1 (ko) 발광소자 및 발광소자 패키지
KR102035180B1 (ko) 발광소자
KR101818753B1 (ko) 발광소자
KR101807105B1 (ko) 발광소자
KR101824885B1 (ko) 발광소자
KR101843726B1 (ko) 발광소자
KR20150015983A (ko) 발광소자
KR20140097900A (ko) 발광소자
KR20140142056A (ko) 발광소자
KR20130059137A (ko) 발광소자
KR20140097603A (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR20130017688A (ko) 발광소자 및 그 제조방법
KR20130066990A (ko) 발광소자
KR20150084580A (ko) 발광소자
KR20120135722A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant