KR101861500B1 - 라디오 주파수 시스템 스위칭 전력 증폭기 시스템들 및 방법들 - Google Patents

라디오 주파수 시스템 스위칭 전력 증폭기 시스템들 및 방법들 Download PDF

Info

Publication number
KR101861500B1
KR101861500B1 KR1020177020785A KR20177020785A KR101861500B1 KR 101861500 B1 KR101861500 B1 KR 101861500B1 KR 1020177020785 A KR1020177020785 A KR 1020177020785A KR 20177020785 A KR20177020785 A KR 20177020785A KR 101861500 B1 KR101861500 B1 KR 101861500B1
Authority
KR
South Korea
Prior art keywords
transistor
electrical signal
analog electrical
switching power
power amplifier
Prior art date
Application number
KR1020177020785A
Other languages
English (en)
Other versions
KR20170091753A (ko
Inventor
에산 아다비
알버트 씨. 정
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20170091753A publication Critical patent/KR20170091753A/ko
Application granted granted Critical
Publication of KR101861500B1 publication Critical patent/KR101861500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

라디오 주파수 시스템의 동작을 개선하기 위한 시스템들 및 방법이 제공된다. 일 실시예는 제1 입력 아날로그 전기 신호 및 엔벨로프 전압 공급 레일의 전압에 기초하여 증폭된 아날로그 전기 신호를 출력하는 제1 스위칭 전력 증폭기를 포함하는 라디오 주파수 시스템을 설명한다. 제1 스위칭 전력 증폭기는, 제1 입력 아날로그 전기 신호를 수신하는 게이트, 엔벨로프 전압 공급 레일에 전기적으로 커플링되는 소스 및 제1 스위칭 전력 증폭기의 출력에 전기적으로 커플링되는 드레인을 갖는 제1 트랜지스터; 제1 입력 아날로그 전기 신호를 수신하는 게이트, 접지에 전기적으로 커플링되는 소스 및 제1 스위칭 전력 증폭기의 출력에 전기적으로 커플링되는 드레인을 갖는 제2 트랜지스터; 및 제1 입력 아날로그 전기 신호를 수신하는 게이트, 엔벨로프 전압 공급 레일에 전기적으로 커플링되는 드레인 및 제2 스위칭 전력 증폭기의 출력에 전기적으로 커플링되는 소스를 갖는 제3 트랜지스터를 포함한다.

Description

라디오 주파수 시스템 스위칭 전력 증폭기 시스템들 및 방법들
본 발명은 일반적으로 라디오 주파수 시스템들에 관한 것이고, 더 구체적으로는 라디오 주파수 시스템에 사용되는 스위칭 전력 증폭기들에 관한 것이다.
이 섹션은 본 기술들의 다양한 양태에 관련될 수 있는 다양한 양태의 기술에 대하여 독자에게 소개하도록 의도되며, 이는 하기에 설명 및/또는 청구된다. 이 논의는 본 개시 내용의 다양한 양태에 대한 더 나은 이해를 용이하게 하기 위해 독자에게 배경 정보를 제공하는 데 도움이 될 것으로 여겨진다. 따라서, 이들 진술은 이러한 관점에서 읽혀져야 하며 종래 기술을 인정하는 것으로 이해해서는 안 된다.
많은 전자 디바이스들은 다른 전자 디바이스 및/또는 네트워크와 데이터의 무선 통신을 용이하게 하기 위해 라디오 주파수 시스템을 포함할 수 있다. 라디오 주파수 시스템은 데이터의 아날로그 표현을 아날로그 전기 신호로 출력하는 트랜시버를 포함할 수 있고, 그 다음, 아날로그 전기 신호는 안테나를 통해 무선으로 송신될 수 있다. 전자 디바이스는 소정의 거리만큼 분리될 수 있기 때문에, 라디오 주파수 시스템은 라디오 주파수 시스템의 출력 전력(예를 들어, 아날로그 전기 신호들의 강도)을 제어하기 위한 증폭기 컴포넌트를 포함할 수 있다.
일부 실시예들에서, 증폭기 컴포넌트는 전자 스위치들로서 하나 이상의 트랜지스터들을 활용하는 스위칭(예를 들어, 클래스-D) 전력 증폭기를 포함할 수 있다. 일부 실시예들에서, 스위칭 전력 증폭기는 입력 아날로그 전기 신호를 원하는 출력 전력으로 증폭시킬 수 있다. 보다 구체적으로, 스위칭 전력 증폭기는 입력 아날로그 전기 신호에 적어도 부분적으로 기초하여 엔벨로프 전압(예를 들어, Venv) 공급 레일 또는 접지에 출력을 연결함으로써 증폭된 아날로그 전기 신호를 생성할 수 있다.
이상적으로, 스위칭 전력 증폭기는 높은 전력 효율(예를 들어, 출력 전력/DC 전력 소비)을 달성하고, 증폭된 아날로그 전기 신호들의 출력 전력을 선형으로 조절하고, 입력 아날로그 전기 신호들과 출력되는 증폭된 아날로그 전기 신호들 사이에 일정한 위상 시프트를 유지해야 한다. 그러나, 실제 동작에서, 트랜지스터는 일반적으로 기생 커패시턴스를 갖고, 이는, 트랜지스터가 자신의 게이트로부터 자신의 드레인으로 누설 전류를 전도하게 할 수 있다. 실제로, 이러한 누설 전류는 스위칭 전력 증폭기의 전력 효율, 출력 전력에 대한 조절의 선형성 및/또는 입력 및 출력되는 증폭된 아날로그 전기 신호들 사이의 위상 시프트의 일관성에 영향을 미칠 수 있다.
본 명세서에 개시된 소정 실시예들의 개요가 아래에 제시된다. 이러한 양태들은 단지 이러한 소정 실시예들의 간단한 개요를 독자에게 제공하기 위해 제시되며, 이들 양태는 본 개시 내용의 범위를 제한하도록 의도되지 않음이 이해되어야 한다. 사실상, 본 개시 내용은 아래에 제시되지 않을 수 있는 다양한 양태를 포함할 수 있다.
본 개시내용은 일반적으로 라디오 주파수 시스템에서 사용되는 스위칭(예를 들어, 클래스-D) 전력 증폭기의 동작을 개선하는 것에 관한 것이다. 일반적으로, 스위칭 전력 증폭기는 입력 아날로그 전기 신호를 수신하고, 증폭된 아날로그 전기 신호를 출력하며, 그 다음, 증폭된 아날로그 전기 신호는 다른 전자 디바이스 또는 네트워크에 무선으로 송신될 수 있다. 보다 구체적으로, 스위칭 전력 증폭기는 하나 이상의 트랜지스터들을 통한 입력 아날로그 전기 신호에 기초하여 엔벨로프 전압(예를 들어, Venv) 공급 레일 또는 접지 중 어느 하나에 스위칭 전력 증폭기의 출력을 연결함으로써 증폭된 아날로그 전기 신호를 생성할 수 있다.
그러나, 트랜지스터들 각각은 일반적으로 기생 커패시턴스를 갖고, 이는, 누설 전류가 트랜지스터를 통해 트랜지스터의 게이트로부터 트랜지스터의 드레인으로 흐르게 한다. 따라서, 특히 증폭된 아날로그 전기 신호의 출력 전력이 낮은 경우, 누설 전류는 최소 출력 전력을 제한하고, 그에 따라 출력 전력에 대한 조절의 선형성을 감소시키고, 그리고/또는 입력 및 출력 아날로그 전기 신호들 사이의 불일치하는 위상 시프트를 초래할 수 있다.
따라서, 본원에 설명된 기술들은 출력 전력에 대한 조절의 선형성 및/또는 입력 및 출력 전기 신호 사이의 위상 시프트의 일관성을 개선함으로써 스위칭 전력 증폭기의 동작을 개선할 수 있다. 일부 실시예들에서, 라디오 주파수 시스템이 포지티브 아날로그 전기 신호(예를 들어, +Vin) 및 네거티브 아날로그 전기 신호(예를 들어, -Vin)를 갖는 차동 방식을 활용하는 경우, 제1 스위칭 전력 증폭기는 포지티브 아날로그 전기 신호를 수신하는 제1 브랜치에 포함될 수 있고, 제2 스위칭 전력 증폭기는 네거티브 아날로그 전기 신호를 수신하는 제2 브랜치에 포함될 수 있다.
보다 구체적으로, 각각의 스위칭 전력 증폭기는, 엔벨로프 전압(예를 들어, Venv) 공급 레일에 전기적으로 커플링된 소스, 입력 아날로그 전기 신호에 전기적으로 커플링된 게이트 및 스위칭 전력 증폭기의 출력에 전기적으로 커플링된 드레인을 갖는 제1 p-타입 금속-산화물-반도체(PMOS) 트랜지스터, 및 접지에 전기적으로 커플링된 소스, 입력 아날로그 전기 신호에 전기적으로 커플링된 게이트 및 출력에 전기적으로 커플링된 드레인을 갖는 제1 n-타입 금속-산화물-반도체(NMOS) 트랜지스터를 포함할 수 있다. 추가적으로, 각각의 스위칭 전력 증폭기는, 입력 전기 신호에 전기적으로 커플링된 게이트, 엔벨로프 전압 공급 레일에 전기적으로 커플링된 드레인 및 대향 브랜치의 스위칭 증폭기의 출력에 전기적으로 커플링된 소스를 갖는 제2 NMOS 트랜지스터를 포함할 수 있다.
따라서, 동작 시에, 엔벨로프 전압 공급 레일 상의 전압이 임계 범위(예를 들어, PMOS 트랜지스터들의 임계 전압 크기와, 하이인 경우의 입력 아날로그 전기 신호의 임계 전압 마이너스 NMOS 트랜지스터들의 임계 전압 사이의 전압들)보다 낮은 것으로 인해 출력 전력이 낮은 경우, 각각의 스위칭 전력 증폭기는 듀얼 NMOS 인버터(예를 들어, 대향 브랜치로부터의 제2 NMOS 트랜지스터와 병렬로 커플링된 제1 NMOS 트랜지스터)로서 동작할 수 있다. 따라서, NMOS 트랜지스터들이 공통 출력 노드를 공유하고 반전된(예를 들면, 반대의) 아날로그 전기 신호들이 입력되기 때문에, NMOS 트랜지스터들을 통해 뒤따르는 누설 전류는 상쇄될 수 있다. 이러한 방식으로, 특히 낮은 출력 전력들에서 출력 전력에 대한 조절의 선형성 및/또는 입력 및 출력 아날로그 전기 신호 사이의 위상 시프트의 일관성은 개선될 수 있다.
그러나, 듀얼 NMOS 아키텍처는 PMOS 트랜지스터들에 비해 NMOS 트랜지스터들의 더 높은 구동 전압으로 인해 높은 출력 전력에서 더 높은 DC 전력 소비를 초래할 수 있다. 따라서, 선형성 및/또는 위상 시프트는 높은 출력 전력(예를 들어, 임계값보다 큰 엔벨로프 전압)에서 누설 전류에 의해 덜 영향받기 때문에, 엔벨로프 전압 공급 레일 상의 전압이 임계 범위보다 높은 것으로 인해 출력 전압이 높은 경우 각각의 스위칭 전력 증폭기는 NMOS/PMOS 인버터(예를 들어, 제1 PMOS 트랜지스터와 병렬로 커플링된 제1 NMOS 트랜지스터)로서 동작할 수 있다. 추가적으로, 엔벨로프 전압 공급 레일 상의 전압이 임계 범위 내에 있는 경우, 각각의 스위칭 전력 증폭기는 병렬인 듀얼 NMOS 인버터 및 NMOS/PMOS 인버터로서 동작할 수 있다. 이러한 방식으로, 스위칭 전력 증폭기들에 의한 전력 소비는 또한 감소될 수 있고, 그에 따라 라디오 주파수 시스템의 효율(예를 들어, 출력 전력/DC 전력 소비)을 개선할 수 있다.
본 개시 내용의 다양한 양태는 다음의 상세한 설명을 읽을 때 그리고 도면들을 참조할 때 더 잘 이해될 수 있다.
도 1은 일 실시예에 따른 라디오 주파수 시스템을 갖는 전자 디바이스의 블록도이다.
도 2는 일 실시예에 따른 도 1의 전자 디바이스의 예이다.
도 3은 일 실시예에 따른 도 1의 전자 디바이스의 예이다.
도 4는 일 실시예에 따른 도 1의 전자 디바이스의 예이다.
도 5는 일 실시예에 따른 도 1의 라디오 주파수 시스템의 블록도이다.
도 6은 일 실시예에 따른 도 5의 라디오 주파수 시스템에서 사용되는 증폭기 컴포넌트의 개략도이다.
도 7은 일 실시예에 따른 도 6의 증폭기 컴포넌트에서 사용되는 스위칭 전력 증폭기들의 일 실시예의 개략도이다.
도 8a는 일 실시예에 따른, 엔벨로프 전압이 높은 경우 도 7의 스위칭 전력 증폭기들의 개략도이다.
도 8b는 일 실시예에 따른, 엔벨로프 전압이 낮은 경우 도 7의 스위칭 전력 증폭기들의 개략도이다.
도 9는 일 실시예에 따른 스위칭 전력 증폭기들을 동작시키기 위한 프로세스를 설명하는 흐름도이다.
도 10은 일 실시예에 따른 스위칭 전력 증폭기들을 조립하기 위한 프로세스를 설명하는 흐름도이다.
도 11은 일 실시예에 따른 도 6의 증폭기 컴포넌트에서 사용되는 스위칭 전력 증폭기들의 다른 실시예의 개략도이다.
도 12a는 일 실시예에 따른, 엔벨로프 전압이 높은 경우 도 11의 스위칭 전력 증폭기들의 개략도이다.
도 12b는 일 실시예에 따른, 엔벨로프 전압이 낮은 경우 도 11의 스위칭 전력 증폭기들의 개략도이다.
도 13은 일 실시예에 따른, 도 11의 스위칭 전력 증폭기들에서 엔벨로프 전압과 관련된 출력 전력 및 위상 시프트의 플롯이다.
도 14는 일 실시예에 따른, 도 11의 스위칭 전력 증폭기들에서 엔벨로프 전압과 관련된 트랜지스터들에서의 전류의 플롯이다.
도 15는 일 실시예에 따른, 상이한 엔벨로프 전압들에서 도 11의 스위칭 전력 증폭기에 의해 출력되는 증폭된 아날로그 전기 신호들의 플롯이다.
도 16은 일 실시예에 따른, 도 11의 스위칭 전력 증폭기들에서 엔벨로프 전압과 관련된 전력 소비 및 효율의 플롯이다.
본 개시 내용의 하나 이상의 특정 실시예가 하기에 설명될 것이다. 설명되는 이들 실시예는 현재 개시된 기술들의 예들일 뿐이다. 추가적으로, 이들 실시예의 간결한 설명을 제공하려는 노력으로, 실제 구현의 모든 특징부들이 본 명세서에 설명되지는 않을 수 있다. 임의의 엔지니어링 또는 설계 프로젝트에서와 같이 임의의 그러한 실제 구현의 개발에 있어서, 구현마다 다를 수 있는 시스템 관련 및 사업 관련 제약들의 준수와 같은, 개발자의 특정 목표들을 실현하기 위해 많은 구현-특정 결정들이 이루어져야 함이 이해되어야 한다. 더욱이, 그러한 개발 노력은 복잡하고 시간이 걸리는 것일 수 있지만, 그럼에도 불구하고 본 개시 내용의 이익을 갖는 당업자에게는 설계, 제조 및 제작의 일상적인 과제일 수 있다는 것이 이해되어야 한다.
본 개시 내용의 다양한 실시예들의 요소들을 소개할 때, 단수 형태("a", "an", 및 "the")는 하나 이상의 요소가 있음을 의미하도록 의도된다. 용어 "포함하는(comprising, including)", 및 "갖는(having)"은 포괄적인 것이고 열거된 요소들 이외의 추가 요소들이 있을 수 있음을 의미하도록 의도된다. 추가적으로, 본 개시 내용의 "하나의 실시예" 또는 "일 실시예"에 대한 언급은 언급된 특징부들을 또한 포함하는 추가 실시예들의 존재를 배제하는 것으로 해석되도록 의도되지 않음이 이해되어야 한다.
전술된 바와 같이, 전자 디바이스는 다른 전자 디바이스 및/또는 네트워크와 데이터를 무선으로 통신하는 것을 용이하게 하기 위해 라디오 주파수 시스템을 포함할 수 있다. 보다 구체적으로, 라디오 주파수 시스템은 전파들을 변조하여 전자 디바이스가 개인 영역 네트워크(예를 들어, 블루투스 네트워크), 로컬 영역 네트워크(예를 들어, 802.11x Wi-Fi 네트워크) 및/또는 광역 네트워크(예를 들어, 4G 또는 LTE 셀룰러 네트워크)를 통해 통신하게 할 수 있다. 즉, 라디오 주파수 시스템들은 데이터의 통신을 용이하게 하기 위해 다양한 무선 통신 프로토콜들을 활용할 수 있다.
그럼에도 불구하고, 라디오 주파수 시스템들은 일반적으로, 사용되는 무선 통신 프로토콜과 무관하게 동작면에서 유사할 수 있다. 예를 들어, 데이터를 송신하기 위해, 프로세싱 회로는 일반적으로 디지털 전기 신호로서의 데이터의 디지털 표현을 생성할 수 있고, 그 다음, 트랜시버(예를 들어, 송신기 및/또는 수신기)는 디지털 전기 신호를 하나 이상의 아날로그 전기 신호들로 변환할 수 있다. 다양한 팩터들(예를 들어, 무선 통신 프로토콜, 전력 소비, 거리 등)에 기초하여, 아날로그 전기 신호들은 상이한 출력 전력들로 무선으로 송신될 수 있다. 출력 전력을 제어하는 것을 용이하게 하기 위해, 라디오 주파수 시스템은, 아날로그 전기 신호들을 수신하고 안테나를 통한 송신을 위해 원하는 출력 전력으로 증폭된 아날로그 전기 신호들을 출력하는 증폭기 컴포넌트를 포함할 수 있다.
일부 실시예들에서, 증폭기 컴포넌트는 증폭된 아날로그 전기 신호들을 생성하기 위해 다수의 트랜지스터들을 활용하는 하나 이상의 스위칭(예를 들어, 클래스-D) 전력 증폭기들을 포함할 수 있다. 보다 구체적으로, 스위칭 전력 증폭기는 입력 아날로그 전기 신호에 기초하여 엔벨로프 전압(예를 들어, Venv) 공급 레일 또는 접지 중 어느 하나에 출력을 연결함으로써 증폭된 아날로그 전기 신호들을 생성할 수 있다. 예를 들어, 입력 아날로그 전기 신호가 로우(예를 들어, 0 볼트)인 경우, 스위칭 전력 증폭기는 제1 트랜지스터를 턴 온시키고, 제2 트랜지스터를 턴 오프시켜서 출력을 엔벨로프 전압 공급 레일에 연결할 수 있다. 한편, 입력 신호가 하이(예를 들어, 포지티브 전압)인 경우, 스위칭 증폭기는 제1 트랜지스터를 턴 오프시키고, 제2 트랜지스터를 턴 온시켜서 출력을 접지에 연결할 수 있다.
이러한 방식으로, 증폭된 아날로그 전기 신호들의 출력 전력은 엔벨로프 전압을 조절함으로써 제어될 수 있다. 따라서, 출력 전력에 대한 제어를 용이하게 하기 위해, 증폭된 아날로그 전기 신호의 출력 전력이 엔벨로프 전압의 크기에 비례하여 변하는 것이 바람직할 수 있다. 즉, 출력 전력 및 엔벨로프 전압은 선형으로 변하는 것이 바람직할 수 있다. 추가적으로, 증폭된 아날로그 전기 신호들과 입력 신호들 사이의 위상 시프트가 출력 전력과 무관하게 비교적 일정한 것이 바람직할 수 있다.
이론적으로, 트랜지스터들은 턴 오프되는 경우 전력을 연결해제하고 턴 온되는 경우 전력을 연결함으로써 전기 스위치로 작동한다. 그러나, 실제 상황들에서, 트랜지스터는 일반적으로 기생 커패시턴스를 갖고, 이는, 누설 전류가 트랜지스터를 통해 트랜지스터의 게이트로부터 트랜지스터의 드레인으로 전도되게 할 수 있다. 즉, 트랜지스터의 동작은 이상적 스위치의 동작으로부터 벗어날 수 있다. 실제로, 누설 전류는 특히 낮은 출력 전력들(예를 들어, 임계 범위보다 낮은 엔벨로프 전압)에서 스위칭 전력 증폭기의 선형성(예를 들어, 진폭 출력/진폭 입력) 및 위상 시프트에 영향을 미칠 수 있다. 예를 들어, 스위칭 전력 증폭기가 오직 병렬로 커플링된 p-타입 금속-산화물-반도체(PMOS) 트랜지스터 및 n-타입 금속-산화물-반도체(NMOS) 트랜지스터만을 포함하는 경우, 트랜지스터들에서의 누설 전류는 스위칭 전력 증폭기의 출력 전력에 대해 더 낮은 제한을 두고, 그에 따라 선형성을 감소시키고, 출력 전력에 있어서 위상 시프트가 상당히(예를 들어, 100도) 변하게 할 수 있다.
따라서, 본 실시예에서 설명되는 기술들은 출력 전력에 대한 제어 및 스위칭 전력 증폭기들에서의 위상 시프트의 일관성을 개선함으로써 라디오 주파수 시스템들의 동작을 개선할 수 있다. 예를 들어, 라디오 주파수 시스템의 일부 실시예들은 차동 방식을 활용한다. 이러한 실시예들에서, 제1 스위칭 전력 증폭기는 포지티브 아날로그 전기 신호(예를 들어, +Vin)를 수신하는 제1 브랜치에 포함될 수 있고, 제2 스위칭 전력 증폭기는 네거티브 아날로그 전기 신호(예를 들어, -Vin)를 수신하는 제2 브랜치에 포함될 수 있다. 보다 구체적으로, 각각의 스위칭 전력 증폭기는, 엔벨로프 전압(예를 들어, Venv) 공급 레일에 전기적으로 커플링된 소스, 입력 아날로그 전기 신호에 전기적으로 커플링된 게이트 및 스위칭 전력 증폭기의 출력에 전기적으로 커플링된 드레인을 갖는 제1 p-타입 금속-산화물-반도체(PMOS) 트랜지스터, 및 접지에 전기적으로 커플링된 소스, 입력 아날로그 전기 신호에 전기적으로 커플링된 게이트 및 출력에 전기적으로 커플링된 드레인을 갖는 제1 n-타입 금속-산화물-반도체(NMOS) 트랜지스터를 포함할 수 있다. 추가적으로, 각각의 스위칭 전력 증폭기는, 입력 아날로그 전기 신호에 전기적으로 커플링된 게이트, 엔벨로프 전압 공급 레일에 전기적으로 커플링된 드레인 및 대향 브랜치의 스위칭 전력 증폭기의 출력에 전기적으로 커플링된 소스를 갖는 제2 NMOS 트랜지스터를 포함할 수 있다.
따라서, 동작 시에, 출력 전력이 낮은 경우(예를 들어, 임계 범위 아래의 엔벨로프 전압), 스위칭 전력 증폭기들은 브랜치의 제1 NMOS 트랜지스터를 다른 브랜치의 제2 NMOS 트랜지스터와 병렬로 연결시킬 수 있다. 즉, 스위칭 전력 증폭기들은 2 개의 듀얼 NMOS 인버터들로서 동작할 수 있다. 보다 구체적으로, 각각의 듀얼 NMOS 인버터에서, 제1 NMOS 트랜지스터 및 제2 NMOS 트랜지스터는 자신들 각각의 게이트들에서 반전된(예를 들어, 반대의) 입력 아날로그 신호들을 수신한다. 따라서, NMOS 트랜지스터들이 공통 출력 노드를 공유하고 반전된 입력 아날로그 전기 신호들을 공급받기 때문에, 제1 NMOS 트랜지스터 및 제2 NMOS 트랜지스터를 통해 뒤따르는 누설 전류는 상쇄될 수 있다. 이러한 방식으로, 특히 낮은 출력 전력들에서 출력 전력에 대한 조절의 선형성, 입력 및 출력 아날로그 전기 신호 사이의 위상 시프트의 일관성 또는 둘 모두는 개선될 수 있다.
한편, 동작 시에, 출력 전력이 높은 경우(예를 들어, 임계 범위보다 높은 엔벨로프 전압), 스위칭 전력 증폭기들은 브랜치의 제1 NMOS 트랜지스터와 제1 PMOS 트랜지스터를 병렬로 연결시킬 수 있다. 즉, 스위칭 전력 증폭기들은 2 개의 NMOS/PMOS 인버터들로서 동작할 수 있다. 보다 구체적으로, 제1 PMOS는 NMOS 트랜지스터들보다 낮은 구동 전압을 사용할 수 있기 때문에, 스위칭 전력 증폭기의 전력 소비는 감소될 수 있다. 또한, 출력 전력이 높기 때문에, 증폭된 아날로그 전기 신호들에 대한 누설 전류의 영향들은 작을 수 있고, 따라서 선형성 및/또는 위상 시프트에 상당히 영향을 미치지 않을 수 있다. 이러한 방식으로, 본원에 설명되는 기술들은 라디오 주파수 시스템의 동작을 개선하면서(예를 들어, 스위칭 전력 증폭기에서 출력 전력에 대한 제어 및 위상 시프트의 일관성을 개선하면서), 전력 소비를 또한 감소시킬 수 있다(예를 들어, 전력 효율을 개선할 수 있다).
예시를 돕기 위해, 라디오 주파수 시스템(12)을 활용할 수 있는 전자 디바이스(10)가 도 1에서 설명된다. 아래에서 더욱 상세히 설명될 바와 같이, 전자 디바이스(10)는, 핸드헬드(handheld) 컴퓨팅 디바이스, 태블릿 컴퓨팅 디바이스, 노트북 컴퓨터 등과 같이, 임의의 적절한 전자 디바이스일 수 있다.
따라서, 도시된 바와 같이, 전자 디바이스(10)는 라디오 주파수 시스템(12), 입력 구조들(14), 메모리(16), 하나 이상의 프로세서(들)(18), 하나 이상의 저장 디바이스들(20), 전원(22), 입력/출력 포트들(24) 및 전자 디스플레이(26)를 포함한다. 도 1에 설명된 다양한 컴포넌트들은 하드웨어 요소들(회로 포함), 소프트웨어 요소들(비-일시적 컴퓨터 판독가능한 매체에 저장된 컴퓨터 코드 포함), 또는 하드웨어와 소프트웨어 요소들 둘 모두의 조합을 포함할 수 있다. 도 1은 단지 특정 구현의 하나의 예이고 전자 디바이스(10)에 존재할 수 있는 컴포넌트들의 타입들을 예시하도록 의도되는 것임을 주의해야 한다. 추가적으로, 다양한 설명된 컴포넌트들은 보다 소수의 컴포넌트들에 통합될 수 있거나 추가의 컴포넌트들로 분리될 수 있음을 주의해야 한다. 예를 들어, 메모리(16) 및 저장 디바이스(20)는 단일 컴포넌트에 포함될 수 있다.
도시된 바와 같이, 프로세서(18)는 메모리(16) 및 저장 디바이스(20)에 동작가능하게 커플링된다. 보다 구체적으로, 프로세서(18)는 메모리(16) 및/또는 저장 디바이스(20)에 저장된 명령어를 실행하여, 다른 디바이스와 통신하도록 라디오 주파수 시스템(12)에 명령하는 것과 같은 전자 디바이스(10)에서의 동작들을 수행할 수 있다. 따라서, 프로세서(18) 는 하나 이상의 범용 마이크로프로세서들, 하나 이상의 ASIC(application specific processor)들, 하나 이상의 FPGA(field programmable logic array)들, 또는 이들의 임의의 조합을 포함할 수 있다. 추가적으로, 메모리(16) 및/또는 저장 디바이스(20)는 프로세서(18)에 의해 실행가능한 명령어들 및 프로세서(18)에 의해 프로세싱될 데이터를 저장하는, 유형의 비-일시적 컴퓨터 판독가능한 매체일 수 있다. 예를 들어, 메모리(16)는 RAM(random access memory)을 포함할 수 있고 저장 디바이스(20)는 ROM(read only memory), 재기록가능한 플래시 메모리, 하드 드라이브들, 광학 디스크들 등을 포함할 수 있다.
추가적으로, 도시된 바와 같이, 프로세서(18)는, 전자 디바이스(10)의 다양한 컴포넌트들에 전력을 제공하는 전원(22)에 동작가능하게 커플링된다. 예를 들어, 전원(22)은 라디오 주파수 시스템(12)에 직류(DC) 전력을 공급할 수 있다. 따라서, 전원(22)은 재충전가능한 리튬 폴리머(Li-poly) 배터리 및/또는 교류(AC) 전력 변환기와 같은 임의의 적절한 에너지원을 포함할 수 있다. 또한, 도시된 바와 같이, 프로세서(18)는 전자 디바이스(10)가 다양한 다른 전자 디바이스들과 인터페이싱하게 할 수 있는 I/O 포트들(24), 및 사용자가 전자 디바이스(10)와 상호작용하게 할 수 있는 입력 구조들(14)과 동작가능하게 커플링된다. 따라서, 입력 구조들(14)은 버튼들, 키보드들, 마우스들, 트랙패드들 등을 포함할 수 있다. 추가적으로, 일부 실시예들에서, 전자 디스플레이(26)는 터치 감응 컴포넌트들을 포함할 수 있다.
사용자 입력들을 가능하게 하는 것에 추가로, 전자 디스플레이(26)는 운영 시스템용 그래픽 사용자 인터페이스(GUI), 애플리케이션 인터페이스, 스틸 이미지 또는 비디오 컨텐츠와 같은 이미지 프레임들을 디스플레이할 수 있다. 도시된 바와 같이, 디스플레이는 프로세서(18)에 동작가능하게 커플링된다. 따라서, 전자 디스플레이(26)에 의해 디스플레이되는 이미지 프레임들은 프로세서(18)로부터 수신된 디스플레이 이미지 데이터에 기초할 수 있다.
도시된 바와 같이, 프로세서(18)는 또한, 전자 디바이스(10)를 하나 이상의 다른 전자 디바이스들 및/또는 네트워크들에 통신가능하게 커플링시키는 것을 용이하게 할 수 있는 라디오 주파수 시스템(12)과 동작가능하게 커플링된다. 예를 들어, 라디오 주파수 시스템(12)은, 전자 디바이스(10)가 블루투스 네트워크와 같은 PAN(personal area network), 802.11x 와이파이 네트워크와 같은 LAN(local area network), 및/또는 4G 또는 LTE 셀룰러 네트워크와 같은 WAN(wide area network)에 통신가능하게 커플링하게 할 수 있다. 인식될 수 있는 바와 같이, 라디오 주파수 시스템(12)은 다양한 통신 프로토콜들 및/또는 가변 출력 전력들(예를 들어, 송신된 아날로그 전기 신호들의 강도)을 사용한 통신을 가능하게 할 수 있다.
라디오 주파수 시스템(12)의 동작 원리들은 통신 프로토콜들(예를 들어, 블루투스, LTE, 802.11x Wi-Fi 등) 각각에 대해 유사할 수 있다. 보다 구체적으로, 아래에서 보다 상세히 설명될 바와 같이, 라디오 주파수 시스템(12)은 송신되도록 의도되는 데이터를 포함하는 디지털 전자 신호를 트랜시버를 사용하여 아날로그 전기 신호로 변환할 수 있다. 그 다음, 라디오 주파수 시스템(12)은 증폭기 컴포넌트를 사용하여 아날로그 전기 신호를 원하는 출력으로 증폭시키고, 하나 이상의 안테나를 사용하여 증폭된 아날로그 신호를 출력할 수 있다. 즉, 본원에 설명된 기술들은 사용된 통신 프로토콜과 무관하게 임의의 적절한 방식으로 동작하는 임의의 적절한 라디오 주파수 시스템(12)에 적용가능할 수 있다.
전술된 바와 같이, 전자 디바이스(10)는 임의의 적절한 전자 디바이스일 수 있다. 설명을 돕기 위해, 휴대용 전화, 미디어 플레이어, 개인용 데이터 오거나이저, 핸드헬드 게임 플랫폼, 또는 그러한 디바이스들의 임의의 조합일 수 있는, 핸드헬드 디바이스(10A)의 일 예가 도 2에서 설명된다. 예를 들어, 핸드헬드 디바이스(10A)는 Apple Inc.로부터 입수가능한 임의의 iPhone® 모델과 같은 스마트폰일 수 있다. 도시된 바와 같이, 핸드헬드 디바이스(10A)는 내부 컴포넌트들을 물리적 손상으로부터 보호할 수 있고 이들을 전자기 간섭으로부터 차폐할 수 있는 인클로저(28)를 포함한다. 인클로저(28)는, 도시된 실시예에서, 아이콘들의 어레이(32)를 갖는 그래픽 사용자 인터페이스(GUI)(30)를 디스플레이하는 전자 디스플레이(26)를 둘러쌀 수 있다. 예시적인 방식으로, 아이콘(32)이 입력 구조(14) 또는 전자 디스플레이(26)의 터치 감지 컴포넌트 중 어느 하나에 의해 선택되는 경우, 애플리케이션 프로그램이 시작할 수 있다.
추가적으로, 도시된 바와 같이, 입력 구조들(14)은 인클로저(예를 들어, 하우징)(28)를 통해 개방될 수 있다. 전술된 바와 같이, 입력 구조들(14)은 사용자가 핸드헬드 디바이스(10A)와 상호작용하게 할 수 있다. 예를 들어, 입력 구조들(14)은 핸드헬드 디바이스(10A)를 활성화 또는 비활성화시킬 수 있고, 사용자 인터페이스를 홈 스크린으로 네비게이트할 수 있고, 사용자 인터페이스를 사용자-구성가능한 애플리케이션 스크린으로 네비게이트할 수 있고, 음성-인식 특징을 활성화시킬 수 있고, 음량 조절을 제공할 수 있고, 진동 모드와 울림 모드 사이를 토글할 수 있다. 또한, 도시된 바와 같이, I/O 포트들(24)은 인클로저(28)를 통해 개방된다. 일부 실시예들에서, I/O 포트들(24)은, 예를 들어, 외부 디바이스들에 연결하기 위한 오디오 잭을 포함할 수 있다. 추가적으로, 라디오 주파수 시스템(12)은 또한 인클로저(28) 내에 그리고 핸드헬드 디바이스(10A) 내부에 인클로징될 수 있다.
적절한 전자 디바이스(10)를 추가로 예시하기 위해, Apple Inc.로부터 입수가능한 임의의 iPad® 모델과 같은 태블릿 디바이스(10B)가 도 3에 도시되어 있다. 추가적으로, 다른 실시예들에서, 전자 디바이스(10)는 도 4에 도시된 바와 같이 Apple Inc.로부터 입수가능한 임의의 Macbook® 또는 iMac® 모델과 같은 컴퓨터(10C)의 형태를 취할 수 있다. 도시된 바와 같이, 태블릿 디바이스(10B) 및 컴퓨터(10C)는 또한 디스플레이(26), 입력 구조들(14), I/O 포트들(24) 및 인클로저(예를 들어, 하우징)(28)를 포함한다. 핸드헬드 디바이스(10A)와 유사하게, 라디오 주파수 시스템(12)은 또한 인클로저(28) 내에 그리고 태블릿 디바이스(10B) 및/또는 컴퓨터(10C) 내부에 인클로징될 수 있다.
전술된 바와 같이, 라디오 주파수 시스템(12)은 데이터를 무선으로 통신함으로써 다른 전자 디바이스들 및/또는 네트워크와의 통신을 용이하게 할 수 있다. 예시를 돕기 위해, 라디오 주파수 시스템(12)의 일부(34)가 도 5에서 설명된다. 도시된 바와 같이, 부분(34)은 디지털 신호 생성기(36), 트랜시버(38), 증폭기 컴포넌트(40), 하나 이상의 필터들(42) 및 안테나(44)를 포함한다. 디지털 신호 생성기(36)는 디지털 전기 신호를 출력함으로써, 전자 디바이스(10)로부터 송신되도록 의도되는 데이터의 디지털 표현을 생성할 수 있다. 따라서, 일부 실시예들에서, 디지털 신호 생성기(36)는 프로세서(18) 및/또는 별개의 프로세싱 회로, 예를 들어, 라디오 주파수 시스템(12)의 기저대역 프로세서 또는 모뎀을 포함할 수 있다.
그 다음, 트랜시버(38)는 디지털 전기 신호를 수신하고 데이터의 아날로그 표현을 생성할 수 있다. 일부 실시예들에서, 트랜시버(38)는 라디오 주파수 시스템(12)의 원하는 출력 전력을 표시하기 위해 엔벨로프 전압(예를 들어, Venv)를, 그리고 디지털 전기 신호의 위상(예를 들어, 하이인지 또는 로우인지 여부)를 표시하기 위해 하나 이상의 아날로그 전기 신호들(예를 들어, +Vin 및 -Vin)을 출력함으로써, 아날로그 표현을 생성할 수 있다. 예를 들어, 원하는 출력이 20 dBm인 경우, 트랜시버(38)는 1.2 볼트의 엔벨로프 전압을 출력할 수 있다. 추가적으로, 디지털 전기 신호가 하이(예를 들어, "1")인 경우, 트랜시버(38)는 포지티브 전압을 갖는 아날로그 전기 신호를 출력할 수 있고, 디지털 전기 신호가 로우(예를 들어, "0")인 경우, 트랜시버(38)는 0 전압으로 아날로그 전기 신호를 출력할 수 있다.
추가적으로, 일부 실시예들에서, 트랜시버(38)는 차동 방식을 사용하고, 그에 따라 포지티브 아날로그 전기 신호(예를 들어, +Vin) 및 네거티브 아날로그 전기 신호(예를 들어, -Vin)를 생성할 수 있다. 보다 구체적으로, 단일 아날로그 전기 신호를 생성하는 대신에, 트랜시버는, 포지티브 아날로그 전기 신호 및 네거티브 아날로그 전기 신호가 서로의 반전이고, 이들의 크기들이 단일 아날로그 전기 신호의 크기의 절반과 동일하도록 이들 신호들을 생성할 수 있다. 즉, 디지털 전기 신호가 하이(예를 들어, "1")인 경우, 포지티브 아날로그 전기 신호는 포지티브 전압을 가질 수 있고, 네거티브 아날로그 전기 신호는 0 볼트일 수 있다. 한편, 디지털 전기 신호가 로우(예를 들어, "0")인 경우, 포지티브 아날로그 전기 신호는 0 볼트를 가질 수 있고, 네거티브 아날로그 전기 신호는 포지티브 전압일 수 있다.
아날로그 전기 신호의 출력 전력이 작을 수 있기 때문에, 증폭기 컴포넌트(40)는 아날로그 전기 신호를 수신하고, 증폭된 아날로그 전기 신호를 출력함으로써 이를 증폭시킬 수 있다. 예를 들어, 포지티브 및 네거티브 아날로그 전기 신호들이 수신되는 경우, 증폭기 컴포넌트(40)는 포지티브의 증폭된 아날로그 전기 신호(예를 들어, +Vout) 및 네거티브의 증폭된 아날로그 전기 신호(예를 들어, -Vout)를 출력할 수 있다. 인식될 수 있는 바와 같이, 포지티브의 증폭된 아날로그 전기 신호 및 네거티브의 증폭된 아날로그 전기 신호는 또한 서로의 반전일 수 있다.
또한, 증폭기 컴포넌트(40)는 증폭된 아날로그 전기 신호의 진폭을 변경하여, 라디오 주파수 시스템(12)의 출력 전력이 조절되게 할 수 있다. 아래에서 보다 상세히 설명될 바와 같이, 증폭기 컴포넌트(40)는 하나 이상의 트랜지스터들을 포함하는 하나 이상의 스위칭 전력 증폭기들을 포함할 수 있다. 이러한 실시예에서, 스위칭 전력 증폭기들은 트랜시버(38)로부터 수신된 입력 아날로그 전기 신호에 기초하여 엔벨로프 전압(예를 들어, Venv) 공급 레일 또는 접지 중 어느 하나에 스위칭 전력 증폭기의 출력을 연결하기 위해 트랜지스터들을 턴 온 및 턴 오프함으로써 증폭된 아날로그 전기 신호를 생성할 수 있다. 예를 들어, 포지티브 아날로그 전기 신호가 하이이고 네거티브 아날로그 전기 신호가 로우인 경우, 포지티브의 증폭된 아날로그 전기 신호는 엔벨로프 전압일 수 있고 네거티브의 증폭된 아날로그 전기 신호는 0 볼트일 수 있다. 한편, 포지티브 아날로그 전기 신호가 로우이고 네거티브 아날로그 전기 신호가 하이인 경우, 포지티브의 증폭된 아날로그 전기 신호는 0 볼트일 수 있고 네거티브의 증폭된 아날로그 전기 신호는 엔벨로프 전압일 수 있다.
인식될 수 있는 바와 같이, 트랜시버(38) 및/또는 증폭기 컴포넌트(40)에 의해 스퓨리어스 또는 대역외 잡음과 같은 잡음이 도입될 수 있다. 따라서, 하나 이상의 필터들(42)은 증폭된 아날로그 전기 신호로부터 도입된 잡음을 제거하고 필터링된 아날로그 전기 신호를 출력할 수 있다. 그 다음, 필터링된 아날로그 전기 신호는 변조된 전파들로서 안테나(44)를 통해 다른 전자 디바이스들 및/또는 네트워크에 무선으로 송신될 수 있다.
전술된 바와 같이, 증폭기 컴포넌트(40)는 증폭된 아날로그 전기 신호의 크기, 및 그에 따른 라디오 주파수 시스템(12)의 출력 전력을 제어하는 것을 용이하게 하기 위해 하나 이상의 스위칭 전력 증폭기들을 포함할 수 있다. 예시를 돕기 위해, 증폭기 컴포넌트(40)의 보다 상세한 도면이 도 6에서 설명된다. 도시된 실시예에서, 증폭기 컴포넌트(40)는 차동 방식을 활용하고, 엔벨로프 전압 증폭기(46), 포지티브 아날로그 전기 신호 +Vin를 수신하는 제1 브랜치(48) 및 네거티브 아날로그 전기 신호 -Vin를 수신하는 제2 브랜치(50)를 포함한다.
도시된 바와 같이, 엔벨로프 전압 증폭기(46)는 트랜시버(38)로부터 엔벨로프 전압 Venv를 수신하는 연산 증폭기(52), 전원 레일(54), 트랜지스터(56) 및 커패시터(58)를 포함한다. 도시된 실시예에서, 엔벨로프 전압 증폭기(46)는 네거티브 피드백 루프에 연결된다. 보다 구체적으로, 연산 증폭기(52)는 자신의 반전 단자에서 엔벨로프 전압을, 그리고 비-반전 단자에서 엔벨로프 증폭기(46)의 출력 전압(예를 들어, 출력(60)에서의 전압)을 수신할 수 있다. 따라서, 연산 증폭기(52)는 커패시터(58)에 의해 필터링된 출력 전압과 엔벨로프 전압 사이의 차이를 증폭시킬 수 있다.
추가적으로, 도시된 실시예에서, 트랜지스터(56)는 연산 증폭기(52)의 출력에 연결된 게이트, 전원 레일(54)에 연결된 소스 및 엔벨로프 전압 증폭기(46)의 출력(60)에 연결된 드레인을 갖는다. 보다 구체적으로, 전원(22)과 같은 전원은, 전원 레일(54)이 VDD의 전압을 갖도록 DC 전력을 전원 레일(54)에 공급할 수 있다. 따라서, 트랜지스터(56)는 출력 전압과 엔벨로프 전압 사이의 차이에 기초하여 출력(60)을 전원 레일(54)에 선택적으로 연결할 수 있다. 이러한 방식으로, 엔벨로프 전압 증폭기(46)는 제1 브랜치(48) 및 제2 브랜치(50)에 대략 엔벨로프 전압으로 전력을 출력할 수 있다.
도시된 바와 같이, 각각의 브랜치(48 또는 50)는 하나 이상의 예비(예를 들어, 구동) 전력 증폭기들(예를 들어, 인버터들)(62) 및 스위칭 전력 증폭기(64)를 포함한다. 보다 구체적으로, 동작 시에, 하나 이상의 예비 전력 증폭기들(62) 각각은 수신된 아날로그 전기 신호를 스위칭 전력 증폭기(64)를 구동하기에 충분한 전압으로 증폭(예를 들어, 크기를 증가)시킬 수 있다. 그 다음, 스위칭 전력 증폭기들(64) 각각은 엔벨로프 전압 증폭기(46)로부터 출력된 전력에 적어도 부분적으로 기초하여, 수신된 아날로그 전기 신호를 원하는 출력 전력으로 증폭시킬 수 있다. 예를 들어, 도시된 실시예에서, 제1 브랜치(48)는 포지티브의 증폭된 아날로그 전기 신호 +Vout을 출력할 수 있고, 제2 브랜치(50)는 네거티브의 증폭된 아날로그 전기 신호 -Vout을 출력할 수 있다.
그 다음, 증폭된 아날로그 전기 신호는 투과를 위해 필터(42) 및/또는 안테나(44)와 같은 부하(66)에 의해 수신될 수 있다. 따라서, 라디오 주파수 시스템(12)이 차동 방식을 활용하는 경우, 포지티브의 증폭된 아날로그 전기 신호 및 네거티브의 증폭된 아날로그 전기 신호는 변압기(68)를 통해 단일의 증폭된 아날로그 전기 신호로 결합될 수 있다.
전술된 바와 같이, 스위칭 전력 증폭기들(64A 및 64B)은 엔벨로프 전압에 적어도 부분적으로 기초하여, 원하는 출력 전력으로 증폭된 아날로그 전기 신호들을 출력할 수 있다. 예시를 돕기 위해, 제1 브랜치(48)의 제1 스위칭 전력 증폭기(64A) 및 제2 브랜치(50)의 제2 스위칭 전력 증폭기(64B)의 보다 상세한 도면이 도 7에서 설명된다. 도시된 바와 같이, 제1 스위칭 전력 증폭기(64A)는 포지티브 아날로그 전기 신호(예를 들어 +Vin)를 수신하고, 제2 스위칭 전력 증폭기(64B)는 네거티브 아날로그 전기 신호(예를 들어, -Vin)를 수신하며, 스위칭 전력 증폭기들(64A 및 64B) 둘 모두는 엔벨로프 전압 공급 레일(70)과 접지(72) 사이에 병렬로 커플링된다. 보다 구체적으로, 엔벨로프 전압 증폭기(46)는 엔벨로프 전압(Venv)으로 엔벨로프 전압 공급 레일에 전력을 공급한다.
추가적으로, 도시된 바와 같이, 스위칭 전력 증폭기들(64A 및 64B) 각각은 제1 PMOS 트랜지스터(74), 제1 NMOS 트랜지스터(76), 제2 PMOS 트랜지스터(78), 제2 NMOS 트랜지스터(80), 및 직렬인 커패시터(82) 및 인덕터(84)를 포함하는 계측(예를 들어, 평활화) 컴포넌트들을 포함한다. 보다 구체적으로, 제1 PMOS 트랜지스터(74) 및 제1 NMOS 트랜지스터(76)는 병렬로 커플링되어, 제1 PMOS 트랜지스터(74)의 소스는 엔벨로프 전압 공급 레일(70)에 전기적으로 커플링되고, 제1 NMOS 트랜지스터(76)의 소스는 접지(72)에 전기적으로 커플링되고, 드레인들은 계측 컴포넌트들에 전기적으로 커플링되고, 게이트들은 입력 아날로그 전기 신호에 전기적으로 커플링된다. 추가적으로, 제2 NMOS 트랜지스터(80) 및 제2 PMOS 트랜지스터(78)는 병렬로 커플링되어, 제2 NMOS 트랜지스터(80)의 드레인은 엔벨로프 전압 공급 레일(70)에 전기적으로 커플링되고, 제2 PMOS 트랜지스터(78)의 드레인은 접지(72)에 전기적으로 커플링되고, 소스들은 대향 브랜치의 계측 컴포넌트들에 전기적으로 커플링되고, 게이트들은 입력 아날로그 전기 신호에 전기적으로 커플링된다. 또한, 일부 실시예들에서, NMOS 트랜지스터들(76 및 80)은 일반적으로 동일한 동작 특성들(예를 들어, 기생 커패시턴스 및/또는 누설 전류)을 가질 수 있고, PMOS 트랜지스터들(74 및 78)은 일반적으로 동일한 동작 특성들(예를 들어, 기생 커패시턴스 및/또는 누설 전류)을 가질 수 있어서, 누설 전류의 영향들을 감소시키는 것을 용이하게 할 수 있다.
동작 시에, 스위칭 전력 증폭기들(64A 및 64B)은, 엔벨로프 전압이 임계 범위 위인 경우 NMOS/PMOS 인버터들로서, 엔벨로프 전압이 임계 범위 아래인 경우 듀얼 NMOS 인버터로서, 및 엔벨로프 전압이 임계 범위 내인 경우 결합 인버터(예를 들어, NMOS/PMOS 인버터와 병렬로 커플링된 듀얼 NMOS 인버터)로서 동작할 수 있다. 일부 실시예들에서, 임계 범위는 PMOS 트랜지스터들(예를 들어, 74 및 78)의 임계 전압과 하이(예를 들어, 예비 증폭기(62)의 구동 전압)인 경우의 입력 아날로그 전기 신호의 전압 마이너스 NMOS 트랜지스터들(예를 들어, 76 및 80)의 임계 전압 사이의 전압들을 포함할 수 있다. 예시를 돕기 위해, 도 8a는 엔벨로프 전압(예를 들어, VenvHigh)이 임계 범위 위인 경우 스위칭 전력 증폭기들(64A 및 64B)의 동작을 설명하고, 도 8b는 엔벨로프 전압(예를 들어, VenvLow)이 임계 범위 아래인 경우 스위칭 전력 증폭기들(64A 및 64B)의 동작을 설명한다.
도 8a에 도시된 바와 같이, 엔벨로프 전압이 임계 범위보다 큰 경우, 제2 NMOS 트랜지스터들(80) 및 제2 PMOS 트랜지스터들(78)은 오프 상태로 유지될 수 있다. 보다 구체적으로, NMOS 트랜지스터들(76 및 80)은 입력 아날로그 전기 신호의 전압(예를 들어, +Vin 또는 -Vin)과 엔벨로프 전압(예를 들어, VenvHigh) 사이의 차이보다 큰 임계 전압(예를 들어, 게이트 대 소스 전압)을 가질 수 있다. 즉, 입력 아날로그 전기 신호가 로우인 경우, 제2 NMOS 트랜지스터(80)는 게이트 전압이 대략 0 볼트이기 때문에 오프일 수 있다. 추가적으로, 입력 아날로그 전기 신호가 하이인 경우에도, 제2 NMOS 트랜지스터(80)는, 게이트 전압(예를 들어, 입력 아날로그 전기 신호의 전압)과 소스 전압(예를 들어, 엔벨로프 전압) 사이의 차이가 제2 NMOS 트랜지스터(80)의 임계 전압보다 작기 때문에 오프로 유지될 수 있다.
또한, PMOS 트랜지스터(74 및 78)는 엔벨로프 전압(예를 들어, VenvHigh)과 수신된 아날로그 전기 신호의 전압 사이의 차이보다 큰 임계 전압(예를 들어, 소스 대 게이트 전압)을 가질 수 있다. 즉, 수신된 아날로그 전기 신호가 하이인 경우, 제2 PMOS 트랜지스터(78)는 게이트 전압이 수신된 아날로그 전기 신호의 포지티브 전압이기 때문에 오프일 수 있다. 추가적으로, 수신된 아날로그 전기 신호가 로우인 경우에도, 제2 PMOS 트랜지스터(78)는 게이트 전압 및 소스 전압 둘 모두가 대략 0 볼트이기 때문에 오프로 유지될 수 있다.
따라서, 엔벨로프 전압이 임계 범위 위인 경우, 스위칭 전력 증폭기들(64A 및 64B)은 제1 PMOS 트랜지스터(74) 및 제1 NMOS 트랜지스터(76)가 병렬로 커플링된 NMOS/PMOS 인버터들로서 동작할 수 있다. 보다 구체적으로, 각각의 스위칭 전력 증폭기(64A 및 64B)에서, 입력 아날로그 전기 신호(예를 들어, +Vin 또는 -Vin)가 하이인 경우, 제1 PMOS 트랜지스터(74)는 턴 오프될 수 있고, 제1 NMOS 트랜지스터(76)는 턴 온될 수 있고, 그에 따라 출력을 접지에 연결시킬 수 있다. 한편, 수신된 아날로그 전기 신호가 로우인 경우, 제1 NMOS 트랜지스터(76)는 턴 오프될 수 있고, 제1 PMOS 트랜지스터(74)는 턴 온될 수 있고, 그에 따라 출력을 엔벨로프 전압 공급 레일(70)에 연결시킬 수 있다.
이러한 방식으로, (예를 들어, 엔벨로프 전압에 적어도 부분적으로 기초하여) 원하는 출력 전력으로, 제1 스위칭 전력 증폭기(64A)는 포지티브의 증폭된 아날로그 전기 신호 +Vout을 출력하고, 제2 스위칭 전력 증폭기(64B)는 네거티브의 증폭된 아날로그 전기 신호 -Vout을 출력한다. 추가적으로, 스위칭 전력 증폭기들(64A 및 64B)은 반전된 신호들에 기초하여 증폭된 아날로그 전기 신호들(예를 들어, +Vout 및 -Vout)을 생성하기 때문에, 증폭된 아날로그 전기 신호들은 또한 서로의 반전일 수 있다.
한편, 도 8b에 도시된 바와 같이, 엔벨로프 전압이 임계 범위보다 작은 경우, 제1 PMOS 트랜지스터(74) 및 제2 PMOS 트랜지스터(78)는 오프 상태로 유지될 수 있다. 전술된 바와 같이, 임계 범위는 제1 PMOS 트랜지스터(74)의 임계 전압의 크기와 하이인 경우의 입력 아날로그 전기 신호의 전압 마이너스 NMOS 트랜지스터들(76 및 80)의 임계 전압 사이의 전압들일 수 있다. 따라서, 입력 아날로그 전기 신호가 하이인 경우, 제1 PMOS 트랜지스터(74) 및 제2 PMOS 트랜지스터(78)는 게이트 전압이 입력 아날로그 전기 신호의 포지티브 전압이기 때문에 오프일 수 있다. 추가적으로, 입력 아날로그 전기 신호가 로우인 경우에도, 제1 PMOS 트랜지스터(74) 및 제2 PMOS 트랜지스터(78)는 소스 전압(예를 들어, 엔벨로프 전압)과 게이트 전압(예를 들어, 0 볼트) 사이의 차이가 PMOS 트랜지스터들(74 및 78)의 임계 전압보다 작기 때문에 오프로 유지될 수 있다.
따라서, 엔벨로프 전압이 임계 범위 아래인 경우, 스위칭 전력 증폭기들(64A 및 64B)은 제1 NMOS 트랜지스터(76)가 대향 브랜치의 제2 NMOS 트랜지스터와 병렬로 커플링된 듀얼 NMOS 인버터들로서 동작할 수 있다. 보다 구체적으로, 입력 아날로그 전기 신호(예를 들어, +Vin 또는 -Vin)가 하이인 경우, 제1 NMOS 트랜지스터(76)는 턴 온될 수 있고, 대향 브랜치의 제2 NMOS 트랜지스터(80)는 턴 오프될 수 있고, 그에 따라 출력을 접지에 연결시킬 수 있다. 한편, 수신된 아날로그 전기 신호가 로우인 경우, 제1 NMOS 트랜지스터(76)는 턴 오프될 수 있고, 대향 브랜치의 제2 NMOS 트랜지스터(80)는 턴 온될 수 있고, 그에 따라 출력을 엔벨로프 전압 공급 레일(70)에 연결시킬 수 있다.
또한, 스위칭 전원 증폭기들(64A 및 64B)는 듀얼 NMOS 인버터들로서 동작하기 때문에 누설 전류의 영향들이 감소될 수 있다. 보다 구체적으로, 전술된 바와 같이, 각각의 트랜지스터는 일반적으로 기생 커패시턴스를 갖고, 이는 누설 전류가 흐르게 한다. 예를 들어, 도시된 실시예에서, 제1 누설 전류가 제1 스위칭 전력 증폭기(64A)의 제1 PMOS 트랜지스터(74A) 및 제1 NMOS 트랜지스터(76A)를 통해 흐를 수 있고, 제2 누설 전류가 제2 스위칭 전력 증폭기(64B)의 제2 PMOS 트랜지스터(78B) 및 제2 NMOS 트랜지스터(80B)를 통해 흐를 수 있고, 이러한 누설 전류들 둘 모두는 포지티브의 증폭된 아날로그 전기 신호 +Vout에 공급될 수 있다.
일반적으로, 트랜지스터에 의해 전도되는 누설 전류의 양은 트랜지스터의 기생 커패시턴스에 적어도 부분적으로 기초할 수 있다. 따라서, 제1 PMOS 트랜지스터(74A)와 제1 NMOS 트랜지스터(76A)에 걸친 기생 커패시턴스는 일반적으로 제2 NMOS 트랜지스터(80B)와 제2 PMOS 트랜지스터(78B)의 기생 커패시턴스와 동일하기 때문에, 제1 누설 전류 및 제2 누설 전류의 크기는 대략 동일하다. 추가적으로, 입력 아날로그 전기 신호들(예를 들어, +Vin 및 -Vin)은 서로에 대한 반전이기 때문에, 제1 누설 전류 및 제2 누설 전류의 위상은 또한 서로의 반전(예를 들어, 반대)일 수 있고, 그에 따라 상쇄될 수 있다.
유사하게, 도시된 실시예에서, 제3 누설 전류가 제2 스위칭 전력 증폭기(64B)의 제1 PMOS 트랜지스터(74B) 및 제1 NMOS 트랜지스터(76B)를 통해 흐를 수 있고, 제4 누설 전류가 제1 스위칭 전력 증폭기의 제2 PMOS 트랜지스터(78A) 및 제2 NMOS 트랜지스터(80A)를 통해 흐를 수 있고, 이러한 누설 전류들 둘 모두는 네거티브의 증폭된 아날로그 전기 신호 -Vout에 공급될 수 있다. 그러나, 입력 아날로그 전기 신호들(예를 들어, -Vin 및 +Vin)은 서로의 반전이고 기생 커패시턴스가 대략 동일하기 때문에, 제3 누설 전류 및 제4 누설은 또한 상쇄될 수 있다.
이러한 방식으로, 특히 출력 전력이 낮은 경우(예를 들어, 출력 전력 임계 범위 아래인 경우) 스위칭 전력 증폭기들(64A 및 64B)은 누설 전류의 영향을 감소시키도록 동작될 수 있어서, 출력 전력에 대한 제어의 선형성 및 입력 및 출력 아날로그 전기 사이의 위상 시프트의 일관성을 개선할 수 있다. 추가적으로, 스위칭 전력 증폭기들(64A 및 64B)은, 특히 출력 전력이 높은 경우(예를 들어, 출력 전력 임계 범위보다 높은 경우), 전원(22)으로부터 공급되는 DC 전력 소비를 감소시키도록 동작될 수 있어서, 라디오 주파수 시스템(12)의 효율(예를 들어, 출력 전력/DC 전력 소비)을 개선할 수 있다.
추가적인 예시를 위해, 스위칭 전력 증폭기(64)를 동작시키기 위한 프로세스(86)의 일 실시예가 도 9에서 설명된다. 일반적으로, 프로세스는 엔벨로프 전압을 결정하는 단계(프로세스 블록(88)), 엔벨로프 전압이 임계 범위보다 작은지 여부를 결정하는 단계(판정 블록(90)), 엔벨로프 전압이 임계 범위보다 작은 경우 듀얼 NMOS 인버터를 사용하는 단계(프로세스 블록(92)), 엔벨로프 전압이 임계 범위보다 작지 않은 경우 엔벨로프 전압이 임계 범위보다 큰지 여부를 결정하는 단계(판정 블록(94)), 엔벨로프 전압이 임계 범위보다 큰 경우 NMOS/PMOS 인버터를 사용하는 단계(프로세스 블록(96)), 및 임계 전압이 임계 범위보다 크지 않은 경우 듀얼 NMOS 인버터 및 NMOS/PMOS 인버터의 결합을 사용하는 단계(프로세스 블록(100))를 포함한다. 일부 실시예들에서, 프로세스(86)는 메모리(16) 및/또는 다른 적절한 유형의 비-일시적 컴퓨터 판독가능한 매체에 저장되고 프로세서(18) 및/또는 다른 적절한 프로세싱 회로에 의해 실행가능한 명령어들을 사용하여 구현될 수 있다.
따라서, 라디오 주파수 시스템(12)은 엔벨로프 전압을 결정할 수 있다(프로세스 블록(88)). 일부 실시예들에서, 라디오 주파수 시스템(12)은 원하는 출력 전력을 생성하기 위해 사용된 엔벨로프 전압 출력에 대해 트랜시버(38)를 폴링(poll)할 수 있다. 추가적으로 또는 대안적으로, 라디오 주파수 시스템(12)은 트랜시버에 의해 출력되는 전압 및/또는 엔벨로프 전압 공급 레일(70) 상의 전압을 측정하기 위해 하나 이상의 센서들(예를 들어, 전압 센서들)을 포함할 수 있다.
그 다음, 라디오 주파수 시스템(12)은 엔벨로프 전압이 임계 범위보다 작은지 여부를 결정할 수 있다(판정 블록(90)). 일부 실시예들에서, 임계 범위는 PMOS 트랜지스터들(예를 들어, 74 및 78)의 임계 전압과 하이인 경우의 입력 아날로그 전기 신호의 전압 마이너스 NMOS 트랜지스터들(예를 들어, 76 및 80)의 임계 전압 사이의 전압들을 포함할 수 있다. 추가적으로, 일부 실시예들에서, 임계 범위는 미리 결정되어 메모리(16) 및/또는 저장 디바이스(20)에 저장될 수 있다. 따라서, 이러한 실시예들에서, 라디오 주파수 시스템(12)은 임계 범위를 검색하고, 이를 엔벨로프 전압과 비교할 수 있다.
엔벨로프 전압이 임계 범위보다 작은 경우, 라디오 주파수 시스템(12)은 스위칭 전력 증폭기들(64)을 듀얼 NMOS 인버터들로서 동작시킬 수 있다(프로세스 블록(92)). 보다 구체적으로, 라디오 주파수 시스템(12)은 제1 PMOS 트랜지스터(74) 및 제2 PMOS 트랜지스터(78)를 오프 상태로 유지할 수 있다. 추가적으로, 라디오 주파수 시스템(12)은 일 브랜치의 제1 NMOS 트랜지스터(76)를 다른 브랜치의 제2 NMOS 트랜지스터(80)와 병렬로 연결시킬 수 있다. 전술된 바와 같이, 듀얼 NMOS 인버터들은 누설 전류가 상쇄될 수 있게 하여, 특히 낮은 출력 전력들(예를 들어, 낮은 엔벨로프 전압)에서 위상 시프트의 선형성 및/또는 일관성을 개선한다.
한편, 임계 범위보다 작지 않은 경우, 라디오 주파수 시스템(12)은 엔벨로프 전압이 임계 범위보다 큰지 여부를 결정할 수 있다(판정 블록(94)). 엔벨로프 전압이 임계 범위보다 큰 경우, 라디오 주파수 시스템(12)은 스위칭 전력 증폭기들(64)을 NMOS/PMOS 인버터들로서 동작시킬 수 있다(프로세스 블록(96)). 보다 구체적으로, 라디오 주파수 시스템(12)은 제2 PMOS 트랜지스터(78) 및 제2 NMOS 트랜지스터(80)를 오프 상태로 유지할 수 있다. 추가적으로, 라디오 주파수 시스템(12)은 각각의 브랜치의 제1 PMOS 트랜지스터(74) 및 제1 NMOS 트랜지스터(76)를 병렬로 연결시킬 수 있다. 앞서 설명된 바와 같이, NMOS/PMOS 인버터들의 사용은 전력 소비를 감소시킬 수 있고, 그에 따라 특히 높은 출력 전력(예를 들어, 높은 엔벨로프 전압)에서 전력 효율을 개선한다.
추가적으로, 임계 범위보다 크지 않고 작지도 않은 경우, 라디오 주파수 시스템은 스위칭 전력 증폭기들(64)을 NMOS/PMOS 인버터와 병렬로 커플링된 듀얼 NMOS 인버터로서 동작시킬 수 있다(프로세스 블록(100)). 전술된 바와 같이, 임계값은 제1 PMOS 트랜지스터(74)의 임계 전압의 크기와 하이인 경우의 입력 아날로그 전기 신호의 전압 마이너스 NMOS 트랜지스터들(76 및 80)의 임계 전압 사이의 전압들의 범위일 수 있다. 따라서, 엔벨로프 전압이 임계 범위 내인 경우, 트랜지스터들은 트랜지스터들이 부분적으로 턴 온되는 경우의 영역에 있을 수 있다.
따라서, 라디오 주파수 시스템(12)은 제1 PMOS 트랜지스터들(74), 제1 NMOS 트랜지스터들(76) 및 제2 NMOS 트랜지스터들(80)의 조합을 사용하여 스위칭 전력 증폭기들(64)을 동작시킬 수 있다. 즉, 각각의 스위칭 전력 증폭기(64)는 그 브랜치의 제1 PMOS 트랜지스터(74)에 의해 전도되는 전류 및 대향 브랜치의 제2 NMOS 트랜지스터(80)에 의해 전도되는 전류에 적어도 부분적으로 기초하여 증폭된 아날로그 전기 신호를 출력할 수 있다. 실제로, 아래에서 보다 상세히 설명될 바와 같이, 제1 PMOS 트랜지스터(74) 및 제2 NMOS 트랜지스터(80)는, 출력 전류의 합이 임계 범위 내에 있는 동안에도 엔벨로프 전압에 따라 선형적으로 변하도록 선택될 수 있다.
따라서, 본원에 설명된 기술들은 라디오 주파수 시스템(12)의 동작을 개선하기 위해 사용될 수 있는 스위칭 전력 증폭기들(64)을 설명한다. 한 쌍의 스위칭 전력 증폭기들(예를 들어, 64A 및 64B)을 제조하기 위한 프로세스(102)의 일 실시예가 도 10에서 설명된다. 일반적으로, 프로세스(102)는 제1 스위칭 전력 증폭기를 형성하는 단계(프로세스 블록(104)) 및 제2 스위칭 전력 증폭기를 형성하는 단계(프로세스 블록(106))를 포함한다. 일부 실시예들에서, 프로세스(102)는 임의의 적절한 유형의 비-일시적 컴퓨터 판독가능한 매체에 저장되고 임의의 적절한 프로세싱 회로에 의해 실행가능한 명령어들을 사용하여 제조자에 의해 구현될 수 있다.
따라서, 제조자는 제1 스위칭 전력 증폭기를 형성할 수 있고(프로세스 블록(104)), 이는 제1 PMOS 트랜지스터를 형성하는 것(프로세스 블록(108)), 제1 NMOS 트랜지스터를 형성하는 것(프로세스 블록(110)), 제2 NMOS 트랜지스터를 형성하는 것(프로세스 블록(112)) 및 선택적으로 제2 PMOS 트랜지스터를 형성하는 것(프로세스 블록(114))을 포함한다. 일부 실시예들에서, 제조자는 제1 스위칭 전력 증폭기(예를 들어, 스위칭 전력 증폭기(64A))에서 제1 PMOS 트랜지스터(예를 들어, 제1 PMOS 트랜지스터(74A)) 및 제1 NMOS 트랜지스터(예를 들어, 제1 NMOS 트랜지스터(76A))를, 이들이 병렬로 커플링되도록 형성할 수 있다. 보다 구체적으로, 제1 PMOS 트랜지스터(74)는, 그 소스가 엔벨로프 전압(예를 들어, Venv) 공급 레일(70)에 전기적으로 커플링될 수 있고, 그 게이트가 제1 스위칭 전력 증폭기에 입력되는 아날로그 전기 신호(예를 들어, +Vin)에 전기적으로 커플링될 수 있고, 그 드레인이 제1 스위칭 전력 증폭기의 출력(예를 들어, +Vout)에 전기적으로 커플링될 수 있도록 형성될 수 있고, 제1 NMOS 트랜지스터(76)는, 그 소스가 접지(72)에 전기적으로 커플링될 수 있고, 그 게이트가 제1 스위칭 전력 증폭기에 입력되는 아날로그 전기 신호에 전기적으로 커플링될 수 있고, 그 드레인이 제1 스위칭 전력 증폭기의 출력에 전기적으로 커플링될 수 있도록 형성될 수 있다.
추가적으로, 제2 NMOS 트랜지스터(예를 들어, 제2 NMOS 트랜지스터(80A))는, 그 게이트가 제1 스위칭 전력 증폭기에 입력되는 아날로그 전기 신호에 전기적으로 커플링될 수 있고, 그 드레인이 엔벨로프 전압 공급 레일(70)에 전기적으로 커플링될 수 있고, 그 소스가 제2 스위칭 전력 증폭기의 출력에 전기적으로 커플링될 수 있도록 제1 스위칭 전력 증폭기에서 형성될 수 있다. 또한, 제2 PMOS 트랜지스터(예를 들어, 제2 PMOS 트랜지스터(78A))는 제2 NMOS 트랜지스터(80)와 병렬로 커플링되도록 형성될 수 있다. 보다 구체적으로, 제2 PMOS 트랜지스터(78)는, 그 게이트가 제1 스위칭 전력 증폭기에 입력되는 아날로그 전기 신호에 전기적으로 커플링될 수 있고, 그 드레인이 접지(72)에 전기적으로 커플링될 수 있고, 그 소스가 제2 스위칭 전력 증폭기의 출력에 전기적으로 커플링될 수 있도록 제1 스위칭 전력 증폭기에서 형성될 수 있다.
도 7에서 설명된 스위칭 전력 증폭기들(64A 및 64B)의 실시예와 관련하여, 제2 PMOS 트랜지스터(78)는 일반적으로 오프 상태로 유지됨을 주의해야 한다. 실제로, 아래에서 보다 상세히 설명될 바와 같이, 제2 PMOS 트랜지스터(78)가 생략되는 경우에도, 누설 전류의 영향들은 여전히 감소될 수 있다. 따라서, 제2 PMOS 트랜지스터(78)는 선택적으로 제1 스위칭 전력 증폭기에 형성될 수 있다.
제1 스위칭 전력 증폭기와 유사하게, 제조자는 제2 스위칭 전력 증폭기를 형성할 수 있고(프로세스 블록(106)), 이는 제1 PMOS 트랜지스터를 형성하는 것(프로세스 블록(116)), 제1 NMOS 트랜지스터를 형성하는 것(프로세스 블록(118)), 제2 NMOS 트랜지스터를 형성하는 것(프로세스 블록(120)) 및 선택적으로 제2 PMOS 트랜지스터를 형성하는 것(프로세스 블록(122))을 포함한다. 일부 실시예들에서, 제조자는 제2 스위칭 전력 증폭기(예를 들어, 스위칭 전력 증폭기(64B))에서 제1 PMOS 트랜지스터(예를 들어, 제1 PMOS 트랜지스터(74B)) 및 제1 NMOS 트랜지스터(예를 들어, 제1 NMOS 트랜지스터(76B))를, 이들이 병렬로 커플링되도록 형성할 수 있다. 보다 구체적으로, 제1 PMOS 트랜지스터(74)는, 그 소스가 엔벨로프 전압(예를 들어, Venv) 공급 레일(70)에 전기적으로 커플링될 수 있고, 그 게이트가 제2 스위칭 전력 증폭기에 입력되는 아날로그 전기 신호(예를 들어, -Vin)에 전기적으로 커플링될 수 있고, 그 드레인이 제2 스위칭 전력 증폭기의 출력(예를 들어, -Vout)에 전기적으로 커플링될 수 있도록 형성될 수 있고, 제1 NMOS 트랜지스터(76)는, 그 소스가 접지(72)에 전기적으로 커플링될 수 있고, 그 게이트가 제2 스위칭 전력 증폭기에 입력되는 아날로그 전기 신호에 전기적으로 커플링될 수 있고, 그 드레인이 제2 스위칭 전력 증폭기의 출력에 전기적으로 커플링될 수 있도록 형성될 수 있다.
추가적으로, 제2 NMOS 트랜지스터(예를 들어, 제2 NMOS 트랜지스터(80B))는, 그 게이트가 제2 스위칭 전력 증폭기에 입력되는 아날로그 전기 신호에 전기적으로 커플링될 수 있고, 그 드레인이 엔벨로프 전압 공급 레일(70)에 전기적으로 커플링될 수 있고, 그 소스가 제1 스위칭 전력 증폭기의 출력에 전기적으로 커플링될 수 있도록 형성될 수 있다. 또한, 제2 PMOS 트랜지스터(예를 들어, 제2 PMOS 트랜지스터(78B))는 제2 NMOS 트랜지스터(80)와 병렬로 커플링되도록 형성될 수 있다. 보다 구체적으로, 제2 PMOS 트랜지스터(78)는, 그 게이트가 제2 스위칭 전력 증폭기에 입력되는 아날로그 전기 신호에 전기적으로 커플링될 수 있고, 그 드레인이 접지(72)에 전기적으로 커플링될 수 있고, 그 소스가 제1 스위칭 전력 증폭기의 출력에 전기적으로 커플링될 수 있도록 형성될 수 있다.
또한, 제1 스위칭 전력 증폭기에서와 같이, 제2 PMOS 트랜지스터(78)는 선택적으로, 여전히 누설 전류의 영향들을 감소시키면서 제2 스위칭 전력 증폭기에 형성될 수 있다. 예시를 돕기 위해, 제2 PMOS 트랜지스터들(78)이 없는 스위칭 전력 증폭기(64)의 일 실시예가 도 11에서 설명된다. 도 7에서 설명된 실시예와 유사하게, 제1 스위칭 전력 증폭기(64C)는 포지티브 아날로그 전기 신호 +Vin를 수신하고, 제2 스위칭 전력 증폭기(64D)는 네거티브 아날로그 전기 신호 -Vin를 수신하며, 스위칭 전력 증폭기들(64C 및 64D) 둘 모두는 엔벨로프 전압 공급 레일(70)과 접지(72) 사이에 병렬로 커플링된다.
추가적으로, 도시된 바와 같이, 제1 스위칭 전력 증폭기(64C) 및 제2 스위칭 전력 증폭기(64D) 각각은 제1 PMOS 트랜지스터(74), 제1 NMOS 트랜지스터(76), 제2 NMOS 트랜지스터(80) 및 계측 컴포넌트들(예를 들어, 직렬인 커패시터(82) 및 인덕터(84))을 포함한다. 보다 구체적으로, 제1 PMOS 트랜지스터(74) 및 제1 NMOS 트랜지스터(76)는 병렬로 커플링되어, 제1 PMOS 트랜지스터(74)의 소스는 엔벨로프 전압 공급 레일(70)에 전기적으로 커플링되고, 제1 NMOS 트랜지스터(76)의 소스는 접지(72)에 전기적으로 커플링되고, 드레인들은 계측 컴포넌트들에 전기적으로 커플링되고, 게이트들은 입력 아날로그 전기 신호에 전기적으로 커플링된다. 추가적으로, 제2 NMOS 트랜지스터(80)는, 드레인이 엔벨로프 전압 공급 레일(70)에 전기적으로 커플링되고, 소스가 대향 브랜치의 계측 컴포넌트들에 전기적으로 커플링되고, 게이트가 입력 아날로그 전기 신호에 전기적으로 커플링되도록 커플링된다. 또한, NMOS 트랜지스터들(76 및 80)은 일반적으로 동일한 동작 특성들(예를 들어, 기생 커패시턴스 및/또는 누설 전류)을 가질 수 있다.
도 7에서 설명된 실시예와 유사하게, 동작 시에, 스위칭 전력 증폭기들(64C 및 64D)은, 엔벨로프 전압이 임계 범위 위인 경우 NMOS/PMOS 인버터들로서, 엔벨로프 전압이 임계 범위 아래인 경우 듀얼 NMOS 인버터들로서, 및 엔벨로프 전압이 임계 범위 내인 경우 결합 인버터들(예를 들어, 듀얼 NMOS 인버터와 병렬로 커플링된 NMOS/PMOS 인버터)로서 동작할 수 있다. 예시를 돕기 위해, 도 12a는 엔벨로프 전압(예를 들어, VenvHigh)이 임계 범위 위인 경우 스위칭 전력 증폭기들(64C 및 64D)의 동작을 설명하고, 도 8b는 엔벨로프 전압(예를 들어, VenvLow)이 임계 범위 아래인 경우 스위칭 전력 증폭기들(64C 및 64D)의 동작을 설명한다.
도 12a에 도시된 바와 같이, 엔벨로프 전압이 임계 범위보다 큰 경우, 제2 NMOS 트랜지스터들(80)은, 이들의 임계 전압(예를 들어, 게이트 대 소스 전압)이 입력 아날로그 전기 신호의 전압(예를 들어, +Vin 또는 -Vin)과 엔벨로프 전압(예를 들어, VenvHigh) 사이의 차이보다 크기 때문에 오프 상태로 유지될 수 있다. 즉, 입력 아날로그 전기 신호가 로우인 경우, 제2 NMOS 트랜지스터(80)는 게이트 전압이 대략 0 볼트이기 때문에 오프일 수 있다. 추가적으로, 입력 아날로그 전기 신호가 하이인 경우에도, 제2 NMOS 트랜지스터(80)는, 게이트 전압(예를 들어, 입력 아날로그 전기 신호의 전압)과 소스 전압(예를 들어, 엔벨로프 전압) 사이의 차이가 제2 NMOS 트랜지스터(80)의 임계 전압보다 작기 때문에 오프로 유지될 수 있다.
따라서, 엔벨로프 전압이 임계 범위 위인 경우, 스위칭 전력 증폭기들(64C 및 64D)은 제1 PMOS 트랜지스터(74) 및 제1 NMOS 트랜지스터(76)가 병렬로 커플링된 NMOS/PMOS 인버터들로서 동작할 수 있다. 보다 구체적으로, 각각의 스위칭 전력 증폭기(64C 및 64D)에서, 입력 아날로그 전기 신호(예를 들어, +Vin 또는 -Vin)가 하이인 경우, 제1 PMOS 트랜지스터(74)는 턴 오프될 수 있고, 제1 NMOS 트랜지스터(76)는 턴 온될 수 있고, 그에 따라 출력을 접지에 연결시킬 수 있다. 한편, 입력 아날로그 전기 신호가 로우인 경우, 제1 NMOS 트랜지스터(76)는 턴 오프될 수 있고, 제1 PMOS 트랜지스터(74)는 턴 온될 수 있고, 그에 따라 출력을 엔벨로프 전압 공급 레일(70)에 연결시킬 수 있다. 이러한 방식으로, 원하는 출력 전력으로, 제1 스위칭 전력 증폭기(64C)는 포지티브의 증폭된 아날로그 전기 신호 +Vout을 출력하고, 제2 스위칭 전력 증폭기(64D)는 네거티브의 증폭된 아날로그 전기 신호 -Vout을 출력한다.
한편, 도 12b에 도시된 바와 같이, 엔벨로프 전압이 임계 범위보다 작은 경우, 제1 PMOS 트랜지스터(74)는 오프 상태로 유지될 수 있다. 전술된 바와 같이, 임계 범위는 제1 PMOS 트랜지스터(74)의 임계 전압의 크기와 하이인 경우의 입력 아날로그 전기 신호의 전압 마이너스 NMOS 트랜지스터들(76 및 80)의 임계 전압 사이의 전압들일 수 있다. 따라서, 입력 아날로그 전기 신호가 하이인 경우, 제1 PMOS 트랜지스터(74)는 게이트 전압이 입력 아날로그 전기 신호의 포지티브 전압이기 때문에 오프일 수 있다. 추가적으로, 입력 아날로그 전기 신호가 로우인 경우에도, 제1 PMOS 트랜지스터(74)는 소스 전압(예를 들어, 엔벨로프 전압)과 게이트 전압(예를 들어, 0 볼트) 사이의 차이가 제1 PMOS 트랜지스터(74)의 임계 전압보다 작기 때문에 오프로 유지될 수 있다.
따라서, 엔벨로프 전압이 임계 범위 아래인 경우, 스위칭 전력 증폭기들(64D 및 64D)은 제1 NMOS 트랜지스터(76)가 대향 브랜치의 제2 NMOS 트랜지스터(80)와 병렬로 커플링된 듀얼 NMOS 인버터들로서 동작할 수 있다. 보다 구체적으로, 입력 아날로그 전기 신호(예를 들어, +Vin 또는 -Vin)가 하이인 경우, 제1 NMOS 트랜지스터(76)는 턴 온될 수 있고, 대향 브랜치의 제2 NMOS 트랜지스터(80)는 턴 오프될 수 있고, 그에 따라 출력을 접지에 연결시킬 수 있다. 한편, 입력 아날로그 전기 신호가 로우인 경우, 제1 NMOS 트랜지스터(76)는 턴 오프될 수 있고, 대향 브랜치의 제2 NMOS 트랜지스터(80)는 턴 온될 수 있고, 그에 따라 출력을 엔벨로프 전압 공급 레일(70)에 연결시킬 수 있다.
또한, 스위칭 전력 증폭기들(64C 및 64D)가 제2 PMOS 트랜지스터(78)를 포함하지 않는 경우에도, 누설 전류의 영향들은 여전히 감소될 수 있다. 예를 들어, 도시된 실시예에서, 제1 누설 전류가 제1 스위칭 전력 증폭기(64C)의 제1 PMOS 트랜지스터(74C) 및 제1 NMOS 트랜지스터(76C)를 통해 흐를 수 있고, 제2 누설 전류가 제2 스위칭 전력 증폭기(64D)의 제2 NMOS 트랜지스터(80D)를 통해 흐를 수 있고, 이러한 누설 전류들 둘 모두는 포지티브의 증폭된 아날로그 전기 신호 +Vout에 공급될 수 있다. 그러나, 제1 PMOS 트랜지스터(74C)와 제1 NMOS 트랜지스터(76C)에 걸친 기생 커패시턴스는 제2 NMOS 트랜지스터(80D)에 걸친 기생 커패시턴스와 상이할 수 있기 때문에, 제1 누설 전류 및 제2 누설 전류의 크기는 약간 변할 수 있고, 따라서 완전히 상쇄되지는 않을 수 있다. 그럼에도 불구하고, 아래에서 보다 상세히 예시될 바와 같이, 어떠한 소량의 나머지 누설 전류도 스위칭 전력 증폭기들(64C 및 64D)의 동작에 상당히 영향을 미치지는 않을 수 있다.
유사하게, 도시된 실시예에서, 제3 누설 전류가 제2 스위칭 전력 증폭기(64D)의 제1 PMOS 트랜지스터(74D) 및 제1 NMOS 트랜지스터(76D)를 통해 흐를 수 있고, 제4 누설 전류가 제1 스위칭 전력 증폭기(64C)의 제2 NMOS 트랜지스터(80C)를 통해 흐를 수 있고, 이러한 누설 전류들 둘 모두는 네거티브의 증폭된 아날로그 전기 신호 -Vout에 공급될 수 있다. 제1 PMOS 트랜지스터(74D)와 제1 NMOS 트랜지스터(76D)에 걸친 기생 커패시턴스는 제2 NMOS 트랜지스터(80C)에 걸친 기생 커패시턴스와 상이할 수 있기 때문에, 제3 누설 전류 및 제4 누설 전류의 크기는 약간 변할 수 있고, 따라서 완전히 상쇄되지는 않을 수 있다. 그럼에도 불구하고, 어떠한 소량의 나머지 누설 전류도 스위칭 전력 증폭기들(64C 및 64D)의 동작에 상당히 영향을 미치지는 않을 수 있다.
예시를 돕기 위해, 도 13은 증폭된 아날로그 전기 신호의 출력 전력, 및 엔벨로프 전압과 관련된 스위칭 전력 증폭기들(64C 및 64D)의 입력 및 출력 아날로그 전기 신호들 사이의 위상 시프트를 설명한다. 보다 구체적으로, 도 13은 증폭된 아날로그 전기 신호의 출력 전력을 설명하는 출력 전력 곡선(124) 및 입력 및 출력 아날로그 전기 신호들 사이의 위상 시프트를 설명하는 위상 시프트 곡선(126)을 포함하는 플롯을 도시한다.
위상 시프트 곡선(126)에 의해 설명된 바와 같이, 입력 및 출력 아날로그 전기 신호 사이의 위상 시프트는 비교적 일정하다. 일부 실시예들에서, 위상 시프트는 엔벨로프 전압과 몇 도 상이할 수 있다. 그럼에도 불구하고, 이러한 소량의 위상 시프트는 라디오 주파수 시스템(12)의 소프트웨어에서 고려될 수 있다. 즉, 입력 및 출력 아날로그 전기 신호들 사이의 위상 시프트의 일관성에 대한 누설 전류의 어떠한 영향들도 스위칭 전력 증폭기들(64)의 동작에 상당한 영향을 미치지는 않을 수 있다.
추가적으로, 출력 전력 곡선(124)에 의해 설명된 바와 같이, 스위칭 전력 증폭기들(64C 및 64D)의 출력 전력은, 엔벨로프 전압이 최소 엔벨로프 전압인 경우의 최소 출력 전력으로부터 엔벨로프 전압이 최대 엔벨로프 전압인 경우의 최대 출력 전압까지 비교적 선형적으로 변한다. 실제로, 출력 전력에 대한 변화들의 선형성은 낮은 엔벨로프 전압들에서도(예를 들어, 최소 엔벨로프 전압에서도) 유지된다. 즉, 존재하는 어떠한 누설 전류도 증폭된 아날로그 전기 신호의 출력 전력에 대한 제어의 선형성에 상당히 영향을 미치지는 않는다.
전술된 바와 같이, 출력 전력에 대한 조절들의 선형성은, 엔벨로프 전압이 임계 범위 아래인 경우 듀얼 NMOS 인버터들, 엔벨로프 전압이 임계 범위 위인 경우 NMOS/PMOS 인버터들, 및 엔벨로프 전압이 임계 범위 이내인 경우 결합 인버터들(예를 들어, 병렬인 듀얼 NMOS 인버터 및 NMOS/PMOS 인버터)을 사용함으로써 용이하게 될 수 있다. 예시를 돕기 위해, 도 14는 제1 스위칭 전력 증폭기(예를 들어, 스위칭 전력 증폭기(64C))에서 제1 NMOS 트랜지스터(76) 및 제1 PMOS 트랜지스터(74)에 의해 전도되는 전류 및 엔벨로프 전압과 관련된 제2 스위칭 전력 증폭기(예를 들어, 스위칭 전력 증폭기(64D))에서 제2 NMOS 트랜지스터(80)에 의해 전도되는 전류의 일례를 설명한다.
보다 구체적으로, 도 14는 제1 NMOS 트랜지스터(76)에 의해 전도되는 전류를 설명하는 제1 NMOS 전류 곡선(128), 제1 PMOS 트랜지스터(74)에 의해 전도되는 전류를 설명하는 PMOS 전류 곡선(130) 및 제2 NMOS 트랜지스터(80)에 의해 전도되는 전류를 설명하는 제2 NMOS 전류 곡선(132)을 포함하는 플롯을 도시한다. 추가적으로, 스위칭 전력 증폭기(64)가 증폭된 아날로그 전기 신호를 출력하고 있는 경우에는 항상 제1 NMOS 트랜지스터(76)가 턴 온되기 때문에, 제1 NMOS 전류 곡선(128)은 또한 계측 컴포넌트들에 대한 전류 출력을 설명할 수 있다.
도시된 실시예에서, 임계 범위는 하위 임계 전압과 상위 임계 전압 사이일 수 있다. 따라서, 도시된 바와 같이, 엔벨로프 전압이 하위 임계 전압보다 작은 경우, 제1 PMOS 트랜지스터(74)가 턴 오프되는 한편 제2 NMOS 트랜지스터(80)는 턴 온되어 전력을 공급하고, 그에 따라 일반적으로 듀얼 NMOS 인버터로서 동작한다. 추가적으로, 엔벨로프 전압이 상위 임계 전압보다 큰 경우, 제2 NMOS 트랜지스터(80)가 턴 오프되는 한편 제1 PMOS 트랜지스터(74)는 턴 온되어 전력을 공급하고, 그에 따라 일반적으로 NMOS/PMOS 인버터로서 동작한다.
또한, 엔벨로프 전압이 하위 임계 전압과 상위 임계 전압 사이인 경우, 제1 PMOS 트랜지스터(74) 및 제2 NMOS 트랜지스터(80) 둘 모두는 부분적으로 턴 온되어 전력의 일부를 각각 공급할 수 있고, 그에 따라 스위칭 전력 증폭기(64)를 결합 인버터(예를 들어, 병렬인 듀얼 NMOS 인버터 및 NMOS/PMOS 인버터)로서 동작시킬 수 있다. 실제로, 도시된 바와 같이, 엔벨로프 전압이 하위 임계 전압과 상위 임계 전압 사이인 경우에도, 출력 전력의 선형성은 일반적으로 유지된다. 따라서, 트랜지스터들은 임계 범위 동안 스위칭 전력 증폭기(64)를 듀얼 NMOS 인버터로서 동작시키는 것과 NMOS/PMOS 인버터로서 동작시키는 것 사이에 부드러운 점진적 전환을 제공하도록 선택될 수 있다.
출력 전력의 개선된 선형성을 추가로 예시하기 위해, 도 15는 구형파 아날로그 전기 신호 및 변하는 엔벨로프 전압들이 입력되는 경우 스위칭 전력 증폭기(64)로부터 출력되는 증폭된 아날로그 전기 신호들(예를 들어, 출력 전력들)을 설명한다. 보다 구체적으로, 도 15는 엔벨로프 전압이 제1(예를 들어, 최소) 엔벨로프 전압인 경우 증폭된 아날로그 전기 신호를 설명하는 제1 출력 곡선(134), 엔벨로프 전압이 제2 엔벨로프 전압인 경우 증폭된 아날로그 전기 신호를 설명하는 제2 출력 곡선(136), 엔벨로프 전압이 제3 엔벨로프 전압인 경우 증폭된 아날로그 전기 신호를 설명하는 제3 출력 곡선(138), 엔벨로프 전압이 제4 엔벨로프 전압인 경우 증폭된 아날로그 전기 신호를 설명하는 제4 출력 곡선(140), 엔벨로프 전압이 제5 엔벨로프 전압인 경우 증폭된 아날로그 전기 신호를 설명하는 제5 출력 곡선(142), 엔벨로프 전압이 제6 엔벨로프 전압(예를 들어, 하위 임계 전압)인 경우 증폭된 아날로그 전기 신호를 설명하는 제6 출력 곡선(144), 엔벨로프 전압이 제7 엔벨로프 전압인 경우 증폭된 아날로그 전기 신호를 설명하는 제7 출력 곡선(146), 엔벨로프 전압이 제8 엔벨로프 전압(예를 들어, 상위 임계 전압)인 경우 증폭된 아날로그 전기 신호를 설명하는 제8 출력 곡선(148), 엔벨로프 전압이 제9 엔벨로프 전압인 경우 증폭된 아날로그 전기 신호를 설명하는 제9 출력 곡선(150), 엔벨로프 전압이 제10 엔벨로프 전압인 경우 증폭된 아날로그 전기 신호를 설명하는 제10 출력 곡선(152), 및 엔벨로프 전압이 제11(예를 들어, 최대) 엔벨로프 전압인 경우 증폭된 아날로그 전기 신호를 설명하는 제11 출력 곡선(154)을 포함하는 플롯을 도시한다.
출력 곡선들(134-154)에 의해 도시된 바와 같이, 입력 아날로그 전기 신호의 충실도는 엔벨로프 전압이 낮은 경우(예를 들어, 최소 엔벨로프 전압)에도 증폭된 아날로그 전기 신호에 의해 유지된다. 또한, 엔벨로프 전압이 임계 범위 이내(예를 들어, 하위 임계 전압과 상위 임계 전압 사이)에 있는 경우, 입력 아날로그 전기 신호의 입력 곡선의 충실도는 또한 증폭된 아날로그 전기 신호에 의해 유지된다. 따라서, 본원에서 설명되는 기술들은 스위칭 전력 증폭기(64)의 동작에 대한 누설 전류의 영향들을 감소시킬 수 있고, 그에 따라 선형성 및 위상 시프트를 개선한다.
또한, 전술된 바와 같이, 듀얼 NMOS 인버터들과 NMOS/PMOS 인버터들의 조합을 사용함으로써, 라디오 주파수 시스템의 효율(예를 들어, 출력 전력/DC 전력 소비)이 또한 개선될 수 있다. 예시를 돕기 위해, 도 16은 하나 이상의 전력 증폭기들(예를 들어, 인버터들)(62)에 의한 DC 전력 소비, 스위칭 전력 증폭기(64)에 의한 DC 전력 소비, 하나 이상의 예비 전력 증폭기들(62) 및 스위칭 전력 증폭기(64)의 총 DC 전력 소비, 및 엔벨로프 전압과 관련된 증폭기 컴포넌트(40)의 효율을 설명한다. 보다 구체적으로, 도 16은 하나 이상의 예비 전력 증폭기들(62)에 의한 DC 전력 소비를 설명하는 전력 증폭기 전력 소비 곡선(156), 스위칭 전력 증폭기(64)에 의한 DC 전력 소비를 설명하는 스위칭 전력 증폭기 전력 소비 곡선(158), 하나 이상의 예비 전력 증폭기(62) 및 스위칭 전력 증폭기(64)에 의한 총 DC 전력 소비를 설명하는 총 전력 소비 곡선(160), 및 증폭기 컴포넌트(40)의 효율을 설명하는 효율 곡선(162)을 포함하는 플롯을 도시한다.
전력 증폭기 전력 소비 곡선(156)에 의해 설명되는 바와 같이, 하나 이상의 예비 전력 증폭기들(62)에 의한 DC 전력 소비는 최소 엔벨로프 전압으로부터 최대 엔벨로프 전압까지 비교적 일정하게 유지된다. 추가적으로, 스위칭 전력 증폭기 전력 소비 곡선(158)에 의해 설명되는 바와 같이, 스위칭 전력 증폭기(64)에 의한 DC 전력 소비는 최소 엔벨로프 전압으로부터 최대 엔벨로프 전압까지 비교적 선형적으로 증가한다. 따라서, 총 전력 소비 곡선(160)에 의해 설명되는 바와 같이, 스위칭 전력 증폭기(64) 및 하나 이상의 예비 전력 증폭기들(62)의 총 DC 전력 소비는 또한 최소 엔벨로프 전압으로부터 최대 엔벨로프 전압까지 비교적 선형적으로 증가한다.
또한, 엔벨로프 전압이 증가함에 따라(예를 들어, 출력 전력을 증가시킴에 따라), 효율(예를 들어, 출력 전력/DC 전력 소비)도 또한 증가한다. 실제로, 효율 곡선(162)에 의해 설명되는 바와 같이, 효율은, 엔벨로프 전압이 하위 임계 전압 아래(예를 들어, 임계 범위 아래)인 경우 보다 느린 속도로 증가할 수 있고, 엔벨로프 전압이 상위 임계 전압 위(예를 들어, 임계 범위 위)인 경우 보다 빠른 속도로 증가할 수 있다. 보다 구체적으로, 효율의 증가에서의 차이는, 임계 범위 아래에서는 스위칭 전력 증폭기(64)를 듀얼 NMOS 인버터로서 동작시키고, 임계 범위 위에서는 스위칭 전력 증폭기(64)를 NMOS/PMOS 인버터로서 동작시킨 결과일 수 있다. 이러한 방식으로, 엔벨로프 전압이 최대 엔벨로프 전압인 경우 증폭기 컴포넌트(40)의 효율은 50.7%에 도달할 수 있다.
실제로, 증폭기 컴포넌트(40)의 효율은 엔벨로프 전압 증폭기(46) 및/또는 계측 컴포넌트들(예를 들어, 커패시터(82) 및 인덕터(84))에 의한 전력 소비로 인해 66%로 제한될 수 있다. 따라서, 본원에 설명되는 기술들은 하나 이상의 예비 전력 증폭기들(62) 및 스위칭 전력 증폭기(64)가 최대 달성가능한 효율에 비해 76.81%의 효율을 달성하게 할 수 있다.
따라서, 본 개시내용의 기술적 효과들은 라디오 주파수 시스템에 사용되는 스위칭 전력 증폭기의 동작을 개선시키는 것을 포함한다. 보다 구체적으로, 출력 전력에 대한 조절들의 선형성 및 입력 및 출력 아날로그 전기 신호들 사이의 위상 시프트의 일관성은, 원하는 출력 전력이 낮은 경우(예를 들어, 엔벨로프 전압이 임계 범위보다 작은 경우) 스위칭 전력 증폭기를 듀얼 NMOS 인버터로서 동작시킴으로써 개선될 수 있고, 그에 따라, 누설 전류의 영향들을 감소시킬 수 있다. 추가적으로, 라디오 주파수 시스템의 효율은, 원하는 출력 전력이 높은 경우(예를 들어, 엔벨로프 전압이 임계 범위 위인 경우) 스위칭 전력 증폭기를 NMOS/PMOS 인버터로서 동작시킴으로써 개선될 수 있고, 그에 따라, 스위칭 전력 증폭기에 의한 전력 소비를 감소시킬 수 있다.
전술된 특정 실시예들은 예로서 도시되었으며, 이들 실시예는 다양한 수정 및 대안적인 형태들을 받아들일 수 있다는 것으로 이해되어야 한다. 청구항들은 개시된 특정 형태들로 한정하기 위한 것이 아니라, 오히려 본 개시 내용의 기술적 사상 및 범위 내에 속하는 모든 수정들, 등가물들 및 대안들을 커버하기 위한 것으로 또한 이해되어야 한다.

Claims (29)

  1. 전자 디바이스들 사이의 무선 통신을 용이하게 하도록 구성되는 라디오 주파수 시스템으로서,
    상기 라디오 주파수 시스템은 제1 스위칭 전력 증폭기 및 제2 스위칭 전력 증폭기를 포함하고,
    상기 제1 스위칭 전력 증폭기는 제1 입력 아날로그 전기 신호 및 엔벨로프 전압 공급 레일의 전압에 적어도 부분적으로 기초하여, 송신될 제1 증폭된 아날로그 전기 신호를 원하는 출력 전력으로 출력하도록 구성되고, 상기 제1 스위칭 전력 증폭기는,
    제1 트랜지스터 - 상기 제1 트랜지스터의 게이트는 상기 제1 입력 아날로그 전기 신호를 수신하도록 구성되고, 상기 제1 트랜지스터의 소스는 상기 엔벨로프 전압 공급 레일에 전기적으로 커플링되도록 구성되고, 상기 제1 트랜지스터의 드레인은 상기 제1 스위칭 전력 증폭기의 출력에 전기적으로 커플링됨 -;
    상기 제1 트랜지스터와 병렬로 커플링되는 제2 트랜지스터 - 상기 제2 트랜지스터의 게이트는 상기 제1 입력 아날로그 전기 신호를 수신하도록 구성되고, 상기 제2 트랜지스터의 소스는 접지에 전기적으로 커플링되도록 구성되고, 상기 제2 트랜지스터의 드레인은 상기 제1 스위칭 전력 증폭기의 출력에 전기적으로 커플링됨 -; 및
    제3 트랜지스터를 포함하고, 상기 제3 트랜지스터의 게이트는 상기 제1 입력 아날로그 전기 신호를 수신하도록 구성되고, 상기 제3 트랜지스터의 드레인은 상기 엔벨로프 전압 공급 레일에 전기적으로 커플링되도록 구성되고, 상기 제3 트랜지스터의 소스는 상기 제2 스위칭 전력 증폭기의 출력에 전기적으로 커플링되는, 라디오 주파수 시스템.
  2. 제1항에 있어서,
    상기 제2 스위칭 전력 증폭기는 제2 입력 아날로그 전기 신호 및 상기 엔벨로프 전압 공급 레일의 전압에 적어도 부분적으로 기초하여, 송신될 제2 증폭된 아날로그 전기 신호를 원하는 출력 전력으로 출력하도록 구성되고, 상기 제2 스위칭 전력 증폭기는,
    제4 트랜지스터 - 상기 제4 트랜지스터의 게이트는 상기 제2 입력 아날로그 전기 신호를 수신하도록 구성되고, 상기 제4 트랜지스터의 소스는 상기 엔벨로프 전압 공급 레일에 전기적으로 커플링되도록 구성되고, 상기 제4 트랜지스터의 드레인은 상기 제2 스위칭 전력 증폭기의 출력에 전기적으로 커플링됨 -;
    상기 제4 트랜지스터와 병렬로 커플링되는 제5 트랜지스터 - 상기 제5 트랜지스터의 게이트는 상기 제2 입력 아날로그 전기 신호를 수신하도록 구성되고, 상기 제5 트랜지스터의 소스는 접지에 전기적으로 커플링되도록 구성되고, 상기 제5 트랜지스터의 드레인은 상기 제2 스위칭 전력 증폭기의 출력에 전기적으로 커플링됨 -; 및
    제6 트랜지스터를 포함하고, 상기 제6 트랜지스터의 게이트는 상기 제2 입력 아날로그 전기 신호를 수신하도록 구성되고, 상기 제6 트랜지스터의 드레인은 상기 엔벨로프 전압 공급 레일에 전기적으로 커플링되도록 구성되고, 상기 제6 트랜지스터의 소스는 상기 제1 스위칭 전력 증폭기의 출력에 전기적으로 커플링되는, 라디오 주파수 시스템.
  3. 제2항에 있어서, 상기 제1 입력 아날로그 전기 신호 및 상기 제2 입력 아날로그 전기 신호는 서로의 반전이고, 상기 제1 증폭된 아날로그 전기 신호 및 상기 제2 증폭된 아날로그 전기 신호는 서로의 반전인, 라디오 주파수 시스템.
  4. 제1항에 있어서, 상기 제1 스위칭 전력 증폭기는 상기 제3 트랜지스터와 병렬로 커플링되는 제4 트랜지스터를 포함하고, 상기 제4 트랜지스터의 게이트는 상기 제1 입력 아날로그 전기 신호를 수신하도록 구성되고, 상기 제4 트랜지스터의 드레인은 접지에 전기적으로 커플링되도록 구성되고, 상기 제4 트랜지스터의 소스는 상기 제2 스위칭 전력 증폭기의 출력에 전기적으로 커플링되는, 라디오 주파수 시스템.
  5. 제1항에 있어서, 상기 제1 스위칭 전력 증폭기는 상기 제1 스위칭 전력 증폭기의 출력에 커플링되는 커패시터 및 인덕터를 포함하고, 상기 커패시터 및 상기 인덕터는 상기 제1 증폭된 아날로그 전기 신호를 평활화하도록 구성되는, 라디오 주파수 시스템.
  6. 제1항에 있어서, 상기 제2 및 상기 제3 트랜지스터들은 n-타입 금속-산화물-반도체(NMOS) 트랜지스터들이고, 상기 제1 트랜지스터는 p-타입 금속-산화물-반도체(PMOS) 트랜지스터인, 라디오 주파수 시스템.
  7. 전자 디바이스들 사이에서 데이터의 무선 통신을 용이하게 하도록 구성되는 라디오 주파수 시스템으로서,
    제1 스위칭 전력 증폭기 및 제2 스위칭 전력 증폭기를 포함하고, 상기 제1 스위칭 전력 증폭기는,
    포지티브 입력 아날로그 전기 신호 및 엔벨로프 전압에 적어도 부분적으로 기초하여 포지티브의 증폭된 아날로그 전기 신호를 출력하도록 구성되는 제1 출력; 및
    상기 엔벨로프 전압이 임계 범위 아래인 경우, 상기 포지티브 입력 아날로그 전기 신호에 적어도 부분적으로 기초하여 제1 누설 전류를 포함하는 전력을 상기 제1 출력에 공급하도록 구성되는 제1 트랜지스터를 포함하고;
    상기 제2 스위칭 전력 증폭기는, 상기 엔벨로프 전압이 상기 임계 범위 아래인 경우, 네거티브 입력 아날로그 전기 신호에 적어도 부분적으로 기초하여 제2 누설 전류를 포함하는 전력을 상기 제1 출력에 공급하여 상기 제1 누설 전류와 상기 제2 누설 전류가 실질적으로 상쇄되도록 구성되는 제2 트랜지스터를 포함하는, 라디오 주파수 시스템.
  8. 제7항에 있어서,
    상기 제2 스위칭 전력 증폭기는,
    상기 네거티브 입력 아날로그 전기 신호 및 상기 엔벨로프 전압에 적어도 부분적으로 기초하여 네거티브의 증폭된 아날로그 전기 신호를 출력하도록 구성되는 제2 출력 - 상기 포지티브의 증폭된 아날로그 전기 신호 및 상기 네거티브의 증폭된 아날로그 전기 신호는 서로의 반전임 -; 및
    상기 엔벨로프 전압이 상기 임계 범위 아래인 경우, 상기 네거티브 입력 아날로그 전기 신호에 적어도 부분적으로 기초하여 제3 누설 전류를 포함하는 전력을 상기 제2 출력에 공급하도록 구성되는 제3 트랜지스터를 포함하고;
    상기 제1 스위칭 전력 증폭기는, 상기 엔벨로프 전압이 상기 임계 범위 아래인 경우, 상기 포지티브 입력 아날로그 전기 신호에 적어도 부분적으로 기초하여 제4 누설 전류를 포함하는 전력을 상기 제2 출력에 공급하여 상기 제3 누설 전류와 상기 제4 누설 전류가 실질적으로 상쇄되도록 구성되는 제4 트랜지스터를 포함하는, 라디오 주파수 시스템.
  9. 제8항에 있어서, 상기 제1 트랜지스터는 상기 제1 스위칭 전력 증폭기에서 제1 p-타입 금속-산화물-반도체(PMOS) 트랜지스터와 병렬로 커플링된 제1 n-타입 금속-산화물-반도체(NMOS) 트랜지스터를 포함하는, 라디오 주파수 시스템.
  10. 제9항에 있어서, 상기 제4 트랜지스터는 상기 제1 스위칭 전력 증폭기에서 제2 PMOS 트랜지스터와 병렬로 커플링된 제2 NMOS 트랜지스터를 포함하는, 라디오 주파수 시스템.
  11. 제9항에 있어서, 상기 제1 NMOS 트랜지스터 및 상기 제1 PMOS 트랜지스터는, 상기 엔벨로프 전압이 상기 임계 범위 위인 경우 제5 누설 전류를 포함하는 전력을 상기 제1 출력에 공급하도록 구성되는, 라디오 주파수 시스템.
  12. 제9항에 있어서, 상기 임계 범위는 상기 제1 PMOS 트랜지스터의 임계 전압의 크기와 하이인 경우의 상기 포지티브 입력 아날로그 전기 신호의 전압 마이너스 상기 제1 NMOS 트랜지스터의 임계 전압 사이의 전압들의 범위를 포함하는, 라디오 주파수 시스템.
  13. 라디오 주파수 시스템의 증폭기 컴포넌트로서,
    아날로그 전기 신호를 출력하도록 구성되는 예비 전력 증폭기; 및
    복수의 스위칭 전력 증폭기들을 포함하고, 상기 복수의 스위칭 전력 증폭기들은,
    원하는 출력 전력이 임계 범위보다 작은 경우 복수의 듀얼 n-타입 금속-산화물-반도체(NMOS) 인버터들로서 동작하고;
    상기 원하는 출력 전력이 상기 임계 범위보다 큰 경우 복수의 NMOS/p-타입 금속-산화물-반도체(PMOS) 인버터들로서 동작하고;
    상기 원하는 출력 전력이 상기 임계 범위 이내인 경우 복수의 결합 인버터들로서 동작함으로써, 상기 아날로그 전기 신호에 적어도 부분적으로 기초하여 상기 라디오 주파수 시스템을 통해 무선으로 송신될 증폭된 아날로그 전기 신호를 상기 원하는 출력 전력으로 출력하도록 구성되고, 각각의 결합 인버터는 병렬로 커플링된 듀얼 NMOS 인버터 및 NMOS/PMOS 인버터를 포함하는, 증폭기 컴포넌트.
  14. 제13항에 있어서, 상기 복수의 스위칭 전력 증폭기들에 엔벨로프 전압으로 전력을 공급하도록 구성되는 엔벨로프 전압 증폭기를 포함하고, 상기 엔벨로프 전압은 상기 원하는 출력 전력에 대응하는, 증폭기 컴포넌트.
  15. 제14항에 있어서, 상기 복수의 스위칭 전력 증폭기들은,
    제1 PMOS 트랜지스터에 제1 아날로그 전기 신호를 공급하는 경우 상기 복수의 스위칭 전력 증폭기들의 상기 제1 PMOS 트랜지스터를 오프로 유지하고;
    상기 제1 아날로그 전기 신호 상에서 포지티브 전압을 제1 NMOS 트랜지스터에 공급함으로써 상기 복수의 스위칭 전력 증폭기들의 상기 제1 NMOS 트랜지스터를 턴 온시키고;
    제2 아날로그 전기 신호 상에서 포지티브 전압을 제2 NMOS 트랜지스터에 공급함으로써 상기 복수의 스위칭 전력 증폭기들의 상기 제2 NMOS 트랜지스터를 턴 온시킴으로써, 복수의 듀얼 NMOS 인버터들로서 동작하도록 구성되고, 상기 제2 아날로그 전기 및 상기 제1 아날로그 전기 신호는 서로의 반전이고;
    상기 원하는 출력 전력은, 상기 원하는 출력 전력에 대응하는 엔벨로프 전압이 상기 제1 PMOS 트랜지스터의 임계 전압보다 작은 경우 상기 임계 범위보다 작은, 증폭기 컴포넌트.
  16. 제14항에 있어서, 상기 복수의 스위칭 전력 증폭기들은,
    제1 아날로그 전기 신호 상에서 0 볼트를 제1 PMOS 트랜지스터에 공급함으로써 상기 복수의 스위칭 전력 증폭기들의 상기 제1 PMOS 트랜지스터를 턴 온시키고;
    상기 제1 아날로그 전기 신호 상에서 포지티브 전압을 제1 NMOS 트랜지스터에 공급함으로써 상기 복수의 스위칭 전력 증폭기들의 상기 제1 NMOS 트랜지스터를 턴 온시키고;
    제2 NMOS 트랜지스터에 상기 제1 아날로그 전기 신호를 공급함으로써 상기 복수의 스위칭 전력 증폭기들의 상기 제2 NMOS 트랜지스터를 오프로 유지함으로써, 복수의 NMOS/PMOS 인버터들로서 동작하도록 구성되고;
    상기 원하는 출력 전력은, 상기 원하는 출력 전력에 대응하는 엔벨로프 전압이 상기 제1 아날로그 전기 신호 상의 포지티브 전압 마이너스 상기 제1 NMOS 트랜지스터의 임계 전압보다 큰 경우 상기 임계 범위보다 큰, 증폭기 컴포넌트.
  17. 제13항에 있어서, 상기 복수의 스위칭 전력 증폭기들은 상기 복수의 스위칭 전력 증폭기들의 트랜지스터들을 통해 제1 누설 전류 및 제2 누설 전류가 전도되는 것을 가능하게 하도록 구성되고, 상기 제1 누설 전류 및 상기 제2 누설 전류는, 상기 원하는 출력 전력이 상기 임계 범위보다 작은 경우 상쇄되도록 크기가 동일하고 위상이 반대인, 증폭기 컴포넌트.
  18. 제13항에 있어서, 상기 복수의 스위칭 전력 증폭기들은 상기 증폭된 아날로그 전기 신호의 출력 전력을 상기 복수의 스위칭 전력 증폭기들에 공급되는 엔벨로프 전압에 비례하게 조절하도록 구성되는, 증폭기 컴포넌트.
  19. 제13항에 있어서, 상기 복수의 스위칭 전력 증폭기들은 상기 아날로그 전기 신호에 대해 비교적 일정한 위상 시프트를 갖는 상기 증폭된 아날로그 전기 신호를 생성하도록 구성되는, 증폭기 컴포넌트.
  20. 제13항에 있어서, 상기 복수의 스위칭 증폭기들은 상기 복수의 듀얼 NMOS 인버터들로서 동작하는 경우 및 상기 복수의 NMOS/PMOS 인버터들로서 동작하는 경우 안테나에 전달되는 상기 증폭된 아날로그 전기 신호의 상기 원하는 출력 전력을 조절하도록 구성되는, 증폭기 컴포넌트.
  21. 다른 전자 디바이스 또는 네트워크와 무선으로 통신하도록 구성되는 전자 디바이스로서,
    제1 입력 아날로그 전기 신호에 적어도 부분적으로 기초하여 무선으로 송신될 증폭된 아날로그 전기 신호를 원하는 출력 전력으로 생성하도록 구성되는 증폭기 컴포넌트를 포함하고, 상기 증폭기 컴포넌트는,
    상기 제1 입력 아날로그 전기 신호가 로우이고 상기 원하는 출력 전력이 임계 범위 위인 경우, 스위칭 전력 증폭기의 출력을 엔벨로프 전압 공급 레일에 연결시키도록 구성되는 제1 트랜지스터;
    상기 제1 입력 아날로그 전기 신호가 로우이고 상기 원하는 출력 전력이 상기 임계 범위 아래인 경우, 상기 스위칭 전력 증폭기의 출력을 상기 엔벨로프 전압 공급 레일에 연결시키도록 구성되는 제2 트랜지스터; 및
    상기 제1 입력 아날로그 전기 신호가 하이인 경우 상기 스위칭 전력 증폭기의 출력을 접지에 연결시키도록 구성되는 제3 트랜지스터를 포함하는, 전자 디바이스.
  22. 제21항에 있어서, 상기 제1 트랜지스터는 상기 스위칭 전력 증폭기의 p-타입 금속-산화물 반도체(PMOS) 트랜지스터이고, 상기 제3 트랜지스터는 상기 스위칭 전력 증폭기의 n-타입 금속-산화물 반도체(NMOS) 트랜지스터이고, 상기 제2 트랜지스터는 상기 제1 입력 아날로그 전기 신호의 반전인 제2 입력 아날로그 전기 신호를 수신하도록 구성되는 다른 스위칭 전력 증폭기의 NMOS 트랜지스터인, 전자 디바이스.
  23. 제21항에 있어서, 상기 전자 디바이스는 휴대용 전화, 미디어 플레이어, 개인용 데이터 오거나이저, 핸드헬드 게임 플랫폼, 태블릿 디바이스, 컴퓨터 또는 이들의 임의의 조합을 포함하는, 전자 디바이스.
  24. 제21항에 있어서, 상기 원하는 출력 전력은, 상기 엔벨로프 전압 공급 레일 상의 전압이 하이인 경우의 상기 제1 입력 아날로그 전기 신호의 전압 마이너스 상기 제2 트랜지스터의 임계 전압보다 큰 경우 상기 원하는 출력 전력이 상기 임계 범위 위이고, 상기 전압이 상기 제1 트랜지스터의 임계 전압의 크기보다 작은 경우 상기 원하는 출력 전력이 상기 임계 범위 아래이도록, 상기 엔벨로프 전압 공급 레일 상의 전압에 대응하는, 전자 디바이스.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
KR1020177020785A 2015-03-06 2016-02-24 라디오 주파수 시스템 스위칭 전력 증폭기 시스템들 및 방법들 KR101861500B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/640,978 US9543910B2 (en) 2015-03-06 2015-03-06 Radio frequency system switching power amplifier systems and methods
US14/640,978 2015-03-06
PCT/US2016/019352 WO2016144543A1 (en) 2015-03-06 2016-02-24 Radio frequency system switching power amplifier systems and methods

Publications (2)

Publication Number Publication Date
KR20170091753A KR20170091753A (ko) 2017-08-09
KR101861500B1 true KR101861500B1 (ko) 2018-05-28

Family

ID=55485371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177020785A KR101861500B1 (ko) 2015-03-06 2016-02-24 라디오 주파수 시스템 스위칭 전력 증폭기 시스템들 및 방법들

Country Status (5)

Country Link
US (2) US9543910B2 (ko)
KR (1) KR101861500B1 (ko)
CN (2) CN112702028A (ko)
DE (1) DE112016001067T5 (ko)
WO (1) WO2016144543A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9608624B2 (en) * 2014-03-06 2017-03-28 Mediatek Inc. Apparatus for performing signal driving with aid of metal oxide semiconductor field effect transistor
US9543910B2 (en) * 2015-03-06 2017-01-10 Apple Inc. Radio frequency system switching power amplifier systems and methods
JP6466563B2 (ja) * 2015-06-26 2019-02-06 株式会社東芝 増幅器回路および前記増幅器回路を使用して信号を増幅するための方法
WO2017190133A1 (en) 2016-04-29 2017-11-02 Weather Detection Systems, Inc. Fast switched pulsed radio frequency amplifiers
US10404218B2 (en) 2018-01-09 2019-09-03 Biamp Systems, LLC Audio power source with improved efficiency
US10516373B2 (en) 2018-01-09 2019-12-24 Biamp Systems, LLC Audio power source with improved efficiency
US10608607B2 (en) 2018-01-09 2020-03-31 Biamp Systems, LLC Audio power source with improved efficiency
US11228282B2 (en) * 2018-02-05 2022-01-18 Telefonaktiebolaget Lm Ericsson (Publ) H-bridge power amplifier arrangement
US11539393B2 (en) * 2020-08-07 2022-12-27 Apple Inc. Radio-frequency front end modules with leakage management engines
CN112702025B (zh) * 2020-12-29 2023-12-05 武汉邮电科学研究院有限公司 一种基于线性补偿的单级放大器的分布式光驱动电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050052237A1 (en) 2000-09-12 2005-03-10 Paul Susanne A. Power amplifier circuitry and method
US20140347127A1 (en) 2013-05-21 2014-11-27 Mediatek Inc. Switching power amplifier and method for controlling the switching power amplifier

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990739A (en) 1998-01-22 1999-11-23 Lam; Peter Ar-Fu Analog signal amplifier
US20050184748A1 (en) 2003-02-04 2005-08-25 Microfabrica Inc. Pin-type probes for contacting electronic circuits and methods for making such probes
KR101124116B1 (ko) * 2004-02-13 2012-03-21 더 리전트 오브 더 유니버시티 오브 캘리포니아 증폭기용 적응형 바이어스 전류 회로 및 방법
JP2007124574A (ja) 2005-10-31 2007-05-17 Sharp Corp Ｄ級増幅器およびそれを用いた赤外線データ受信装置
US7355473B2 (en) 2005-11-03 2008-04-08 Amazion Electronics, Inc. Filterless class D power amplifier
CN101647198A (zh) * 2006-11-16 2010-02-10 恒星射频公司 分布式多级放大器
US7719141B2 (en) * 2006-11-16 2010-05-18 Star Rf, Inc. Electronic switch network
US7679433B1 (en) * 2007-02-02 2010-03-16 National Semiconductor Corporation Circuit and method for RF power amplifier power regulation and modulation envelope tracking
GB2456889A (en) 2007-12-11 2009-08-05 Ericsson Telefon Ab L M A PWM modulator for a Cartesian transmitter
JP2010098623A (ja) * 2008-10-20 2010-04-30 Rohm Co Ltd Ｄ級電力増幅器
CN101697478B (zh) * 2009-10-29 2011-07-27 华东师范大学 一种全差分e类功率放大器
KR101559183B1 (ko) 2009-11-10 2015-10-13 삼성전자주식회사 고주파 신호의 포락선 변조를 위한 전력 증폭 장치 및 그 제어 방법
JP5032637B2 (ja) * 2010-07-30 2012-09-26 株式会社東芝 増幅器及びそれを用いた無線送信機
US8368462B2 (en) 2010-10-06 2013-02-05 Peregrine Semiconductor Corporation Method, system, and apparatus for RF switching amplifier
CN102122923B (zh) * 2011-01-30 2013-03-06 上海艾为电子技术有限公司 D类放大器
US8686796B2 (en) * 2011-04-19 2014-04-01 Qualcomm Incorporated RF power amplifiers with improved efficiency and output power
US8373504B2 (en) 2011-05-12 2013-02-12 Texas Instruments Incorporated Class D power amplifier
CN103107784A (zh) * 2011-11-09 2013-05-15 中国科学院微电子研究所 D类射频功率放大电路
EP2629416A3 (en) * 2012-02-15 2013-12-11 Auriga Measurement Systems, LLC Envelope tracking amplifier
KR101350731B1 (ko) * 2012-02-24 2014-01-13 한국과학기술원 이중 스위칭증폭기를 이용한 효율 향상된 포락선 증폭기 및 그 설계방법
US8669829B2 (en) 2012-02-27 2014-03-11 Teledyne Wireless, Llc Multi-octave power amplifier
WO2014132577A1 (ja) 2013-02-26 2014-09-04 パナソニック株式会社 増幅器
US20140333378A1 (en) 2013-05-08 2014-11-13 Udo Karthaus Circuit arrangement for generating a radio frequency signal
CN103346741B (zh) * 2013-07-31 2015-12-02 东南大学 一种双路噪声抵消型电流复用低噪声放大器
ITMI20131283A1 (it) 2013-07-31 2015-02-01 St Microelectronics Srl Dispositivo elettronico di potenza con caratteristiche di efficienza e radiazione elettromagnetica migliorate.
US10193508B2 (en) * 2014-04-17 2019-01-29 Texas Instruments Incorporated Multi-branch outphasing system and method
US9385669B2 (en) * 2014-06-23 2016-07-05 Texas Instruments Incorporated Class-E outphasing power amplifier with efficiency and output power enhancement circuits and method
US9543910B2 (en) * 2015-03-06 2017-01-10 Apple Inc. Radio frequency system switching power amplifier systems and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050052237A1 (en) 2000-09-12 2005-03-10 Paul Susanne A. Power amplifier circuitry and method
US20140347127A1 (en) 2013-05-21 2014-11-27 Mediatek Inc. Switching power amplifier and method for controlling the switching power amplifier

Also Published As

Publication number Publication date
US20160261243A1 (en) 2016-09-08
DE112016001067T5 (de) 2018-01-04
US20180006619A1 (en) 2018-01-04
KR20170091753A (ko) 2017-08-09
CN107210711A (zh) 2017-09-26
CN112702028A (zh) 2021-04-23
CN107210711B (zh) 2020-12-22
US10110180B2 (en) 2018-10-23
US9543910B2 (en) 2017-01-10
WO2016144543A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
KR101861500B1 (ko) 라디오 주파수 시스템 스위칭 전력 증폭기 시스템들 및 방법들
US9853615B2 (en) Linearized dynamic amplifier
US10200067B1 (en) Radio frequency transceiver front-end systems and methods
KR101747346B1 (ko) Rf 프론트 엔드를 위한 아날로그 스위치
KR20160014559A (ko) 저주파수 손실 보정을 이용하는 엔벨로프 트래킹
CN105099474B (zh) 接收器中的偏移补偿
JP2017529752A (ja) 無線周波数スイッチを制御するための装置及び方法
CN103731112A (zh) 用于可编程增益放大器的系统和方法
KR102019669B1 (ko) 무선 주파수 시간 스큐 교정 시스템들 및 방법들
KR101858424B1 (ko) 라디오 주파수 시스템 하이브리드 전력 증폭기 시스템들 및 방법들
CN104380600A (zh) 具有恒定输入电容的步进衰减器
JP5880425B2 (ja) アンテナ調整回路、アンテナ調整方法、および通信機器
CN110612665A (zh) 具有可配置的最终输出级的放大器的校准
JP2015503140A (ja) Ｎｆｃトランシーバ
WO2017160556A1 (en) Generation of voltage reference signals in a hybrid switched mode amplifier
US20160020780A1 (en) Method And System For A Low Input Voltage Low Impedance Termination Stage For Current Inputs
JP2009246529A (ja) 差動単相変換回路
CN104052440B (zh) 用于信号丢失检测的装置和方法
JP6595844B2 (ja) デジタル可変容量回路、共振回路、増幅回路、及び送信機
US9065386B2 (en) Low voltage operation for a power amplifier
JP2013093782A (ja) 半導体集積回路、それを備えた受信装置及び無線通信端末
KR20100031900A (ko) 능수동 주파수 변환기 및 그 구동 방법
Moradi et al. A new FSK-based transmitter dedicated for low-power wireless medical transceivers
JP2015106790A (ja) 電力増幅器
CN104040884A (zh) 高频模块及使用该高频模块的移动终端

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant