KR101857634B1 - Test socket for semiconductor ic test - Google Patents

Test socket for semiconductor ic test Download PDF

Info

Publication number
KR101857634B1
KR101857634B1 KR1020170044383A KR20170044383A KR101857634B1 KR 101857634 B1 KR101857634 B1 KR 101857634B1 KR 1020170044383 A KR1020170044383 A KR 1020170044383A KR 20170044383 A KR20170044383 A KR 20170044383A KR 101857634 B1 KR101857634 B1 KR 101857634B1
Authority
KR
South Korea
Prior art keywords
connecting means
semiconductor device
test
solder ball
silicon
Prior art date
Application number
KR1020170044383A
Other languages
Korean (ko)
Inventor
최두성
문해중
이은주
Original Assignee
주식회사 이노글로벌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노글로벌 filed Critical 주식회사 이노글로벌
Priority to KR1020170044383A priority Critical patent/KR101857634B1/en
Application granted granted Critical
Publication of KR101857634B1 publication Critical patent/KR101857634B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

The present invention relates to a buffer-type semiconductor test socket for inspecting a semiconductor device. More specifically, upper and lower connection means of a test pin separated to upper and lower parts are inserted into an upper body and a lower body of a socket in an exterior buffer type. Because a silicon buffer member is installed on the upper body or the upper body and the lower body, the structure of the test pin is simple. Also, an ultra-short pin which is easy to manufacture, has excellent durability, and corresponds to a fine pitch or high frequency characteristic test can be manufactured. Above all, productivity improvement and manufacturing cost reduction effects are excellent. The contact efficiency between a solder ball of the semiconductor device and a PCB substrate of a test device is improved, and thus it is possible to further improve test reliability of the semiconductor device.

Description

완충 타입 반도체 테스트 소켓{TEST SOCKET FOR SEMICONDUCTOR IC TEST}TEST SOCKET FOR SEMICONDUCTOR IC TEST

본 발명은 반도체 디바이스를 검사하기 위한 반도체 테스트 소켓에 관한 것으로서, 좀더 상세하게는 소켓의 상부 몸체와 하부 몸체에 외장 완충 타입으로 상하 분리된 테스트 핀의 상,하부 접속수단을 삽입하되, 상기 상부 몸체 또는 상기 상부 몸체와 하부 몸체에 실리콘 완충 부재를 설치 구성하기 때문에 테스트 핀의 구조가 간단하고 제조가 용이하게 되고 내구성이 뛰어나며 협 피치(Fine pitch)나 고주파(High frequency) 특성 테스트에 대응할 수 있는 초 단핀 제조가 가능하고, 무엇보다 생산성 향상 및 제조 원가 절감 효과가 우수한 완충 타입 반도체 테스트 소켓에 관한 것이다.The present invention relates to a semiconductor test socket for inspecting a semiconductor device, and more particularly, to a semiconductor test socket for inspecting a semiconductor device by inserting upper and lower connecting means of upper and lower test pins separated in an external buffering type into an upper body and a lower body of a socket, Or a silicon buffering member is provided on the upper body and the lower body, so that the structure of the test pin is simple, the manufacture is facilitated, the durability is excellent, and the chip which can cope with the fine pitch (high frequency) And more particularly to a buffer type semiconductor test socket which is superior in productivity and cost reduction.

일반적으로 패키지 조립(assembly) 공정에 의해 제조되는 반도체 디바이스는 테스트를 거쳐 동작 신뢰성을 보증하고 있다.Generally, semiconductor devices fabricated by a package assembly process are tested to ensure operational reliability.

상기 반도체 디바이스의 테스트는 반도체 디바이스의 정상적인 동작이나 단선 등을 검사하는 전기적 특성 테스트와 가혹한 동작 조건에서 반도체 디바이스의 수명 및 결함 발생 여부를 검사하는 번-인 테스트(burn-in test)가 잘 알려져 있다. The test of the semiconductor device is well known as an electrical characteristic test for inspecting the normal operation or breakage of the semiconductor device and a burn-in test for checking the lifetime and defect occurrence of the semiconductor device under harsh operating conditions .

상기 반도체 디바이스의 테스트는 통상 테스트 소켓을 매개로 반도체 디바이스와 테스트 장치의 PCB 기판을 전기적으로 접속하여 테스트 과정을 수행하는 것이다.The test of the semiconductor device is usually performed by electrically connecting a semiconductor device to a PCB substrate of a test apparatus via a test socket.

이러한 테스트 소켓은 다양하게 구조로 제공되고 있는데, 대표적인 방식은 상부 플란져(Plunger)와 하부 플란져가 바렐(Barrel)의 상,하부에 조립이 되어지고 상,하부 플란져 사이에는 스프링이 구비되어 상,하로 완충되는 메탈 테스트 핀을 이용한 소켓과 실리콘 내부에 도전체를 삽입하여 도전체가 상,하로만 도전되게 집결시킨 형태로 만든 실리콘(또는 고무)의 완충력을 이용한 실리콘 소켓 형태로 제공 되어지고 있다.These test sockets are available in various configurations. Typically, the upper plunger and the lower flange are assembled on the upper and lower sides of the barrel, and the springs are provided between the upper and lower flanges. (Or rubber) which is formed by inserting a conductor with a metal test pin which is buffered up and down and a conductive body inserted into the inside of the silicon so that the conductor is gathered on the top and bottom of the conductor, .

종래의 메탈 테스트 핀은 최근 테스트 환경이 협 피치(Fine Pitch)화 되면서 제조단가 상승 및 하중의 요구특성 대응에 어려움이 많아 적용성이 떨어지고 있다 한편 실리콘 소켓 또한 협 피치의 제조 한계성으로 수명이 짧아지고 완충(Stroke)이 짧아져 테스트의 수율과 장비의 가동율을 현격하게 떨어뜨리고 원인이 되고 있다.In the conventional metal test pins, since the test environment has become a fine pitch, it is difficult to cope with the increase in the manufacturing cost and the required characteristics of the load. Therefore, the applicability of the metal test pin is lowered. On the other hand, Stroke is shortened, causing the test yield and equipment utilization rate to drop significantly.

이와 같은 문제를 해결하고자 상기 소켓 몸체의 상부 몸체와 하부 몸체 사이 또는 상기 테스트 핀의 상,하 접속부 사이에 완충 스프링 부재를 내 삽입하여 상하 완충 작동하도록 하므로 구조가 간단해지고 제조가 쉬워져 협 피치의 제조가 용이하고 하중을 용이하게 조정할 수 있는 구조로써 종래의 소켓이 갖는 문제점을 개선할 수 있도록 하였다.In order to solve such a problem, a buffer spring member is inserted between the upper body and the lower body of the socket body or between the upper and lower connecting portions of the test pin so that the upper and lower cushioning operations are performed. Thus, the structure is simplified, It is easy to manufacture and the load can be easily adjusted so that the problems of the conventional socket can be improved.

상기한 종래 테스트 장치는 테스트 핀의 상,하 접속부와 완충 스프링 부재가 일체 형의 부품으로 제조되기 때문에 그 제조가 복잡하고 이로 인해 제조 생산성이 저하됨은 물론 테스트 핀의 상하 높낮이가 길어져 테스트 소켓의 상하 높낮이를 초 단형으로 제작하는데 어려움이 있었다.Since the above-described conventional test apparatus is manufactured from a component having the upper and lower connecting portions of the test pin and the buffering spring member integrally, the manufacturing thereof is complicated and the manufacturing productivity is lowered. In addition, the height of the test pin is increased, There was a difficulty in making the height to be very short.

특히, 상기 테스트 핀의 상,하 접속부 사이로 위치하는 완충 스프링 부재는 파인 피치로 전환되면서 너무 가늘어 필요로 하는 가압 하중을 맞추기에는 근본적인 대응이 불가하고 그 밖에 접촉 저항의 불균일 문제와 사용 수명이 짧고 제조 비용도 비싸지게 되는 문제점 등을 갖고 있었다.Particularly, since the buffer spring member located between the upper and lower connection portions of the test pin is tapered to a fine pitch, it is too thin to fundamentally cope with a required pressing load, and also has a problem of uneven contact resistance, And the cost becomes high.

특허문헌 1: 공개특허 제10-2011-0085823호Patent Document 1: Published Patent No. 10-2011-0085823 특허문헌 2: 공개실용신안 제20-2000-0007736호Patent Document 2: Published Utility Model No. 20-2000-0007736 특허문헌 3: 공개특허 제10-2013-0094100호Patent Document 3: Published Patent No. 10-2013-0094100

본 발명은 상기한 종래 기술이 갖는 제반 문제점을 해결하고자 발명된 것으로서, 소켓의 상부 몸체와 하부 몸체에 외장 완충 타입으로 상하 분리된 테스트 핀의 상,하부 접속수단을 삽입하되, 상기 상부 몸체 또는 상기 상부 몸체와 하부 몸체에 실리콘 완충 부재를 설치 구성하기 때문에 테스트 핀의 구조가 간단하고 제조가 용이하게 되고 내구성이 뛰어나며 협 피치(Fine pitch)나 고주파(High frequency) 특성 테스트에 대응 할 수 있는 초 단핀 제조가 가능하고, 무엇보다 생산성 향상 및 제조 원가 절감 효과를 우수하게 제공하는데 그 목적이 있다.The upper and lower connecting means of the upper and lower test pins are inserted into the upper body and the lower body of the socket as an external damping type, The structure of the test pin is simple, the manufacture is easy, the durability is excellent, and the ultra-short pin which can cope with the fine pitch (high frequency) characteristic test is constructed because the silicon buffering member is provided in the upper body and the lower body. The present invention has been made to provide an improved manufacturing method and a manufacturing method of the present invention.

이러한 본 발명은 상하 조립공을 서로 대응 위치로 형성하는 상부 몸체와 하부 몸체로 구성되는 소켓 몸체와; 상기 소켓 몸체의 상부 몸체와 하부 몸체의 상하 조립공에 각각 삽입되는 상부 접속수단과 하부 접속 수단을 외장 완충 타입으로 서로 분리 형성하여 상하로 이동하면서 접지 연결 상태를 유지하는 테스트 핀;으로 구성하여 반도체 디바이스의 솔더 볼과 테스트 장치의 PCB 기판을 상하로 접속하여 테스트하되, 상기 상부 몸체의 하부에는 조립공 위치로 조립 홈부를 형성하고, 상기 조립 홈부에 상부 접속수단이 삽입 설치되는 삽입 장착공을 배열 형성한 실리콘 완충 부재를 삽입 설치하여 상기 반도체 디바이스의 솔더 볼에 의해 상부 접속수단을 가압할 때 전체적으로 상하 완충 작동하도록 구성함에 그 특징이 있다.The present invention relates to a socket body comprising an upper body and a lower body which form upper and lower assemblies at corresponding positions; And a test pin for separating the upper connecting means and the lower connecting means inserted into the upper body of the socket body and the upper and lower assemblies of the lower body from each other with the external buffering type so as to maintain the ground connection state while moving up and down, And a solder ball of the solder ball and a PCB of the test apparatus are vertically connected to each other and the solder ball is mounted on the solder ball. When the upper connecting means is pressed by the solder ball of the semiconductor device by inserting the silicon buffer member, the upper and lower dampers are operated as a whole.

본 발명에 따르면, 상기 상부 몸체와 하부 몸체를 이격 설치하고, 상기 상부 몸체와 하부 몸체 사이로 완충 수단를 더 삽입 설치하여 상기 반도체 디바이스의 솔더 볼에 의해 상부 접속수단을 가압할 때 실리콘 완충 부재와 완충 수단에 의해 1,2차로 완충 작동하도록 구성함에 그 특징이 있다.According to the present invention, when the upper connecting means is pressed by the solder ball of the semiconductor device by inserting the upper body and the lower body apart from each other and further inserting the buffer means between the upper body and the lower body, So as to operate in a cushioning manner.

본 발명에 따르면, 상기 실리콘 완충 부재는 테스트 핀이 삽입 설치되는 위치로 완충 공간부를 더 형성하여 구성함에 그 특징이 있다.According to the present invention, the silicon buffer member is further formed by forming a buffer space portion at a position where the test pin is inserted.

본 발명에 따르면, 상하 조립공을 서로 대응 위치로 형성하는 상부 몸체와 하부 몸체로 구성되는 소켓 몸체와; 상기 소켓 몸체의 상부 몸체와 하부 몸체의 상하 조립공에 각각 삽입되는 상부 접속수단과 하부 접속 수단을 외장 완충 타입으로 서로 분리 형성하여 상하로 이동하면서 접지 연결 상태를 유지하는 테스트 핀;으로 구성하여 반도체 디바이스의 솔더 볼과 테스트 장치의 PCB 기판을 상하로 접속하여 테스트하되, 상기 상부 몸체의 상부와 하부 몸체의 하부에는 조립공 위치로 상,하 조립 홈부를 형성하고, 상기 조립 홈부에 상부 접속수단의 래그와 하부 접속수단의 래그가 삽입 설치되는 삽입 장착공을 배열 형성한 상,하 실리콘 완충 부재를 삽입 설치하여 상기 반도체 디바이스의 솔더 볼에 의해 상부 접속수단을 가압할 때 상하 위치에서 전체적으로 상하 완충 작동하도록 구성함에 그 특징이 있다.According to the present invention, there is provided a socket body comprising an upper body and a lower body which form upper and lower assemblies at corresponding positions with each other; And a test pin for separating the upper connecting means and the lower connecting means inserted into the upper body of the socket body and the upper and lower assemblies of the lower body from each other with the external buffering type so as to maintain the ground connection state while moving up and down, The solder ball of the solder ball and the PCB of the test apparatus are connected to each other by vertically connecting the solder ball and the PCB of the test apparatus to the upper and lower bodies. The upper and lower silicon cushioning members in which the insertion holes for inserting the lugs of the lower connecting means are arranged are inserted and the upper connecting means is pressed by the solder balls of the semiconductor device There is a feature in the box.

이러한 본 발명은 소켓의 상부 몸체와 하부 몸체에 외장 완충 타입으로 상하 분리된 테스트 핀의 상,하부 접속수단을 삽입하되, 상기 상부 몸체 또는 상기 상부 몸체와 하부 몸체에 실리콘 완충 부재를 설치 구성하기 때문에 테스트 핀의 구조가 간단하고 제조가 용이하게 되고 내구성이 뛰어나며 협 피치(Fine pitch)나 고주파(High frequency) 특성 테스트에 대응 할 수 있는 초 단핀 제조가 가능하고, 무엇보다 생산성 향상 및 제조 원가 절감 효과가 우수한 효과를 갖는 것이다.In the present invention, the upper and lower connecting means of the upper and lower test pins are inserted into the upper body and the lower body of the socket as the external buffering type, and the silicon buffering member is installed in the upper body or the upper body and the lower body The structure of the test pin is simple, the manufacturing is easy, the durability is excellent, and the superfine pin that can cope with the fine pitch (high frequency) characteristic test can be manufactured. Above all, the productivity improvement and the manufacturing cost reduction Has an excellent effect.

특히, 상기 상부 몸체 또는 상,하부 몸체에 실리콘 완충 부재를 조립하여 상,하부 접속수단 전체를 상하 완충 작동하는 간단한 구조에 의해 제조 생산성을 향상시키고, 제조 원가를 절감하는 효과를 갖는 것이다.In particular, the present invention has an effect of improving manufacturing productivity and reducing manufacturing cost by a simple structure in which the upper buffer body or upper and lower bodies are assembled with the buffering members and the upper and lower connecting means are vertically buffered.

또한, 상기 테스트 핀을 단일 형태가 아닌 외장 완충 타입으로 상하 분리 형성함으로써 고속 프레스에 의한 대량 생산 및 연속 생산이 가능하고, 소켓의 자동 조립이 가능하여 종래보다 제조 생산성 향상 및 제조 원가 절감 효과가 더욱 우수하게 되는 것이다.In addition, the test pin can be mass-produced and continuously produced by a high-speed press by vertically separating the test pin as an external buffer type instead of a single type, and the socket can be automatically assembled, thereby improving manufacturing productivity and reducing manufacturing cost. It will be excellent.

또한, 상기 반도체 디바이스의 솔더 볼과 테스트 장치의 PCB 기판 사이의 접촉 효율을 더욱 향상시켜 반도체 디바이스의 테스트 신뢰도를 종래보다 더욱 향상시키는 효과를 갖는 것이다.Further, the contact efficiency between the solder ball of the semiconductor device and the PCB substrate of the test apparatus is further improved, and the test reliability of the semiconductor device is further improved as compared with the prior art.

도 1은 본 발명의 일 실시 예를 보여주는 단면 구성도.
도 2는 도 1의 "A"부분 확대도.
도 3은 도 1의 분해 단면도.
도 4는 본 발명 테스트 핀의 상하 접속 작동을 보여주는 측면도.
도 5 및 도 6은 도 1의 작동 상태도.
도 7은 본 발명의 다른 실시 예를 보여주는 단면 구성도.
도 8은 본 발명의 또 다른 실시 예를 보여주는 단면 구성도.
도 9 및 도 10은 도 8의 작동 상태도.
도 11은 본 발명의 또 다른 실시 예를 보여주는 단면 구성도.
도 12는 도 11에서 테스트 핀의 다른 구조를 보여주는 단면 구성도.
도 13은 본 발명의 또 다른 실시 예를 보여주는 단면 구성도.
도 14는 도 13에서 테스트 핀의 다른 구조를 보여주는 단면 구성도. 1 is a cross-sectional view showing an embodiment of the present invention.
2 is an enlarged view of a portion "A"
3 is an exploded sectional view of Fig.
4 is a side view showing a top-bottom connecting operation of the test pin of the present invention.
Figures 5 and 6 are operational state diagrams of Figure 1;
7 is a cross-sectional view showing another embodiment of the present invention.
8 is a cross-sectional view showing still another embodiment of the present invention.
Figures 9 and 10 are operational state diagrams of Figure 8;
11 is a cross-sectional view showing still another embodiment of the present invention.
12 is a cross-sectional view showing another structure of the test pin in FIG.
13 is a cross-sectional view showing still another embodiment of the present invention.
FIG. 14 is a cross-sectional view showing another structure of the test pin in FIG. 13; FIG.

이하, 상기한 본 발명의 바람직한 실시 예를 첨부 도면을 참조하여 구체적으로 살펴보기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 완충 타입 반도체 테스트 소켓(100)은 도 1 내지 도 6에 도시된 바와 같이 소켓 몸체(10)와 테스트 핀(20)으로 구성되어 이루어지는 것이다.The buffer type semiconductor test socket 100 of the present invention comprises a socket body 10 and a test pin 20 as shown in FIGS. 1 to 6.

상기 소켓 몸체(10)은 상하 조립공(11)(11')을 서로 대응 위치로 형성하는 상부 몸체(10A)와 하부 몸체(10B)를 분할하여 체결 볼트(2)로 고정 결합하도록 구성된다.The socket body 10 is configured to fix the upper body 10A and the lower body 10B which divide the upper body 10A and the lower body 10B forming the upper and lower assembly holes 11 and 11 '

상기 테스트 핀(20)은 소켓 몸체의 상부 몸체와 하부 몸체의 상하 조립공(11)(11')에 각각 삽입되는 상부 접속수단(30)과 하부 접속 수단(40)을 외장 완충 타입으로 서로 분리 구성하되, 상기 상부 접속수단(30)과 하부 접속수단(40)이 상하로 이동하면서 접지 연결 상태를 유지하므로 상부 반도체 디바이스(200)의 가압에 따라 반도체 디바이스의 솔더 볼(210)과 하부 테스트 장치의 PCB 기판(220)을 접속 연결하여 테스트 작업을 수행하도록 구성되는 것이다.The test pin 20 is divided into upper and lower connection means 30 and 40 which are respectively inserted into the upper and lower assembly holes 11 and 11 'of the upper body and the lower body of the socket body, Since the upper connection means 30 and the lower connection means 40 move vertically while maintaining the ground connection state, the solder ball 210 of the semiconductor device and the lower test device And the PCB substrate 220 is connected and connected to perform a test operation.

특히, 상기 상부 몸체(10A)의 하부에는 조립 홈부(12)를 형성하여 실리콘 완충 부재(15)를 삽입 설치하되, 상기 실리콘 완충 부재(15)는 상부 접속수단(30)의 래그(32)가 삽입되는 삽입 장착공(15a)을 형성하여 반도체 디바이스의 솔더 볼(210)에 의해 상부 접속수단을 가압할 때 전체적으로 상하 완충 작동하도록 구성된다.Particularly, the upper portion of the upper body 10A is provided with an assembling groove 12 to insert a silicone buffer 15 into the silicone buffer 15 so that the lug 32 of the upper connecting means 30 And is configured to vertically cushion as a whole when the upper connection means is pressed by the solder ball 210 of the semiconductor device by forming the insertion mounting hole 15a to be inserted.

이때, 상기 실리콘 완충 부재(15)는 상부 접속수단(30)이 삽입되는 하부 위치로 완충 공간부(15b) 들을 형성하여 반도체 디바이스의 솔더 볼에 의해 상부 접속수단(30)을 가압할 때 완충 공간부로 인해 상하 완충 작동을 더 원활히 수행하도록 구성되는 것이다.At this time, the buffering space 15b is formed at the lower position where the upper connecting means 30 is inserted, so that when the upper connecting means 30 is pressed by the solder ball of the semiconductor device, So as to more smoothly perform the up-down buffer operation.

또한, 상기 실리콘 완충 부재(15)는 상부 접속수단의 상하 완충(Stroke) 정도에 따라 상하 높낮이를 조절하여 테스트 핀의 접촉 저항을 낮게 컨트롤하도록 구성된다. 상기 실리콘 완충 부재(15)는 전체를 하나의 몸체로 형성함이 바람직하나 적어도 둘 이상 분할 몸체로 형성할 수도 있다.In addition, the silicon buffer member 15 is configured to control the contact resistance of the test pin by adjusting the vertical height according to the degree of vertical stroke of the upper connection means. The silicon buffering member 15 may be formed as a single body, or at least two or more divided bodies.

그리고 상기 테스트 핀(20)의 상부 접속수단(30)과 하부 접속수단(40)은 다양한 형태로 실시할 수 있는데, 도면에서와 같이 상부 접속수단(30)은 상부 접점부(31)와 하부 래그(32)로 구성되고, 상기 하부 접속수단(40)은 하부 접점부(41)와 상부 접속수단의 래그(32)가 접지 상태로 상하 이동 하도록 텐션 접지편(42)(42')으로 구성된다.The upper connecting means 30 and the lower connecting means 40 of the test pin 20 can be implemented in various forms. As shown in the figure, the upper connecting means 30 includes an upper contact portion 31, And the lower connecting means 40 is constituted by tension grounding pieces 42 and 42 'so that the lower contact portion 41 and the lugs 32 of the upper connecting means are moved up and down in a grounded state .

또한, 상기 하부 접속수단(40)의 하부는 하부 접점부(41) 상부에 나선형으로 밴딩되어 상하 완충 작동하는 완충부(43)를 더 형성하여 상부 접속수단의 가압 작동시 실리콘 완충 부재(15)에 의한 완충 작동과 함께 하부 접속수단(40)의 완충부(43)에 의해 완충 작동하도록 구성되는 것이다.The lower portion of the lower connection means 40 is further bent in a spiral fashion on the upper portion of the lower contact portion 41 so as to be vertically cushioned. And the buffering operation of the buffering unit 43 of the lower connecting means 40 is performed.

또한, 본 발명은 도 7에 도시된 바와 같이 달리 실시할 수 있는데, 이는 전술한 실시 예와 비교하여 볼때 상부 몸체(10A)와 하부 몸체(10B) 사이를 이격 설치하되, 상부 몸체(10A)의 상부에 조립 홈부(12)를 형성하여 실리콘 완충 부재(15)를 삽입 설치하고, 상기 상부 몸체(10A)와 하부 몸체(10B) 사이로 스프링과 같은 완충 수단(80)을 더 삽입 설치하여 상기 상부 접속수단의 가압시 실리콘 완충 부재(15)에 의한 완충 작동과 완충 수단(80)에 의해 완충 작동하도록 구성되는 것이다.7, the upper body 10A and the lower body 10B are spaced apart from each other, and the upper body 10A and the lower body 10B are spaced apart from each other, And a shock absorbing member 80 such as a spring is further inserted between the upper body 10A and the lower body 10B so that the upper connecting The buffering operation by the silicone buffering member 15 and the buffering operation by the buffering means 80 are performed.

미 설명부호로서, 19a,b는 상부 몸체(10A)와 하부 몸체(10B)가 서로 분리됨을 방지하도록 지지하는 걸림턱과 걸림홈을 나타내는 것이다.Reference numerals 19a and 19b denote a latching jaw and a latching groove for supporting the upper body 10A and the lower body 10B so as to prevent the upper body 10A and the lower body 10B from being separated from each other.

다음은 상기와 같이 구성되는 본 발명의 작동 및 작용에 대해 살펴보기로 한다.Hereinafter, the operation and operation of the present invention will be described.

본 발명의 반도체 테스트 소켓(100)은 상부 몸체(10A) 하부의 조립 홈부(12)에 실리콘 완충 부재(15)를 삽입한 상태로 하부 몸체(10B)와 체결 볼트(2)를 체결하여 소켓 몸체(10)을 조립한다.The semiconductor test socket 100 of the present invention is constructed such that the lower body 10B and the fastening bolt 2 are fastened to each other by inserting the silicon buffering member 15 into the mounting groove 12 of the lower portion of the upper body 10A, (10).

이와 같이 조립된 소켓 몸체(10)의 상부 몸체(10A)와 하부 몸체(10B) 상,하부에서 조립공(11)(11')으로 테스트 핀(20)의 상부 접속수단(20)과 하부 접속수단(30)을 종래와 같이 일체 형태가 아닌 외장 완충 타입으로 상하 분리하여 삽입 조립한다.The upper connecting means 20 and the lower connecting means 20 of the test pin 20 are connected to the assembling holes 11 and 11 'on the upper and lower bodies 10A and 10B of the socket body 10 thus assembled, (30) is inserted and assembled by vertically separating it into an external damping type rather than an integral type as in the prior art.

여기서, 상기 상부 몸체(10A)의 조립공(11)으로 삽입되는 상부 접속수단(30)의 래그(32)는 실리콘 완충 부재(15)의 삽입 장착공(15a)으로 삽입되어 상기 하부 몸체(10B)의 조립공(11')으로 삽입되는 하부 접속수단(40)의 텐션 접지편(42)(42')에 승하강 이동 가능하게 접지 상태를 이루는 것이다.The lug 32 of the upper connecting means 30 inserted into the assembly hole 11 of the upper body 10A is inserted into the insertion mounting hole 15a of the silicone buffer member 15, To the grounding piece 42 'of the lower connecting means 40 inserted into the assembling hole 11' of the connecting member 11 '.

이와 같이 조립 완료되는 본 발명의 반도체 테스트 소켓(100)은 하부 접속수단의 접점부(41)에 테스트 장치의 PCB 기판(220)을 접속 설치한다.In the semiconductor test socket 100 of the present invention, the PCB substrate 220 of the test apparatus is connected to the contact portion 41 of the lower connection means.

이 상태에서 상기 상부 접속수단의 접점부(31) 상부에서 반도체 디바이스(200)의 솔더 볼(210)을 가압하는 것에 의해 접속 연결하여 테스트 과정을 수행하는 것이다.In this state, the solder ball 210 of the semiconductor device 200 is pressed on the contact portion 31 of the upper connection means to connect and connect the solder ball 210 to perform a test process.

이 과정을 좀더 구체적으로 설명하면, 도 6에서와 같이 상기 반도체 디바이스(200)의 솔더 볼(210)을 상부 접속수단의 접점부(31)에 가압 접촉시키면 상기 상부 접속수단(30)이 실리콘 완충 부재(15)를 탄발 가압하면서 일정하게 하강하게 되는 것이다.6, when the solder ball 210 of the semiconductor device 200 is brought into pressure contact with the contact portion 31 of the upper connecting means, the upper connecting means 30 is brought into contact with the silicon buffer 200. As a result, The member 15 is lowered constantly while pressing the elastic member.

즉, 상기 상부 접속수단(30)의 가압 작동에 의해 실리콘 완충 부재(15)가 전체적으로 완충 작동하면서 상부 접속수단의 래그(32)가 하부 접속수단(40) 상부의 텐션 접지편(42)(42') 사이에서 접지 상태를 유지하면서 하강하는 것이다.That is, when the silicon buffering member 15 is fully cushioned by the pressing operation of the upper connecting means 30, the lugs 32 of the upper connecting means are pulled out of the tension grounding pieces 42 ') While maintaining the ground state.

이때, 상기 실리콘 완충 부재(15)는 상부 접속수단(30)이 삽입되는 하부 위치로 완충 공간부(15b) 들을 형성하고 있어 반도체 디바이스의 솔더 볼에 의해 상부 접속수단(30)을 가압할 때 완충 공간부(15b)에 의해 실리콘 완충 부재(15)의 완충 작동을 더 원활히 수행하게 되는 것이다.At this time, since the buffering space 15b is formed at a lower position where the upper connecting means 30 is inserted, the silicon buffering member 15 can be used as a shock absorbing member when the upper connecting means 30 is pressed by the solder ball of the semiconductor device. The buffering operation of the silicon buffer member 15 can be performed more smoothly by the space portion 15b.

이와 같이하여 상기 상부 접속수단(30)이 하강하면, 하부 접속수단(40)의 하부 접점부(41)도 테스트 장치의 PCB 기판(220)을 가압하는데, 상기 하부 접점부(41) 상부에 나선형으로 밴딩 성형된 완충부(43)에 의해 상하 완충 작동하면서 테스트 장치의 PCB 기판(220) 충격을 방지하게 되는 것이다.When the upper connecting means 30 is lowered in this manner, the lower contact portion 41 of the lower connecting means 40 also presses the PCB substrate 220 of the test apparatus. On the lower contact portion 41, So that the shock of the PCB substrate 220 of the test apparatus can be prevented.

이와 같이 상기 반도체 디바이스(200)의 솔더 볼(210)에 의해 테스트 핀의 상부 접속수단(30)이 실리콘 완충 부재(15)를 탄발 가압하여 완충 작동하면서 하강함과 동시에 하부 접속수단(40)이 완충부(43)에 의해 완충 작동하면서 테스트 장치의 PCB 기판(220)에 접속 연결되어 접촉 저항을 현저하게 낮게 컨트롤하게 됨은 물론 상기 테스트 핀(20)의 충격 손상을 방지하고 접지 효율을 높이게 되는 것이다.The solder ball 210 of the semiconductor device 200 causes the upper connecting means 30 of the test pin to descend while pressing the silicon buffering member 15 elastically and cushioning, The cushioning part 43 is connected to the PCB board 220 of the test apparatus while buffering the cushioning part 43 so that the contact resistance is controlled to be remarkably low and the impact of the test pin 20 is prevented from being damaged and the grounding efficiency is increased .

이와 같이 상기 테스트 핀(20)에 의해 반도체 디바이스(200)와 테스트 장치의 PCB 기판(220)을 접속 연결하여 반도체 디바이스의 테스트 과정을 수행하게 되는 것이다.As described above, the semiconductor device 200 is connected to the PCB 220 of the test apparatus by the test pin 20 to perform the test process of the semiconductor device.

또한, 본 발명은 도 7에서와 같이 상부 몸체(10A)와 하부 몸체(10B) 사이를 이격시켜 완충 수단(80)를 더 삽입 설치하므로서, 상기 반도체 디바이스(200)의 솔더 볼(210)에 의해 테스트 핀의 상부 접속수단(30)을 가압할 때 실리콘 완충 부재(15)가 1차적으로 탄발 가압되어 완충 작동하면서 상부 몸체(10A)와 하부 몸체(10B) 사이의 완충 수단(80)에 의해 2차적으로 탄발 가압되어 완충 작동하므로 상하 완충 스트로크를 더 길게 확보함은 물론 다단계 완충 작동하므로 접촉 저항을 더욱 현저하게 낮게 컨트롤하게 됨은 물론 상기 테스트 핀(20)의 충격 손상을 방지하고 접지 효율을 더욱 높이게 되는 것이다.7, the upper body 10A and the lower body 10B are spaced apart from each other and the buffering means 80 is further inserted, so that the solder ball 210 of the semiconductor device 200 When the upper connecting means 30 of the test pin is pressed, the silicone buffering member 15 is first elastically pressed and cushioning operation is performed by the buffering means 80 between the upper body 10A and the lower body 10B The upper and lower cushioning strokes are secured longer and the cushioning operation is performed in a multistage manner. Therefore, the contact resistance can be controlled to be remarkably low, the impact of the test pin 20 can be prevented from being damaged, and the grounding efficiency can be further increased .

한편, 본 발명은 도 8 내지 도 10에서와 같이 달리 실시할 수 있는데, 이는 전술한 실시 예와 비교하여 볼 때 소켓 몸체(10)의 상부 몸체(10A)와 하부 몸체(10B)의 상부와 하부에 상하 조립공(11)(11') 위치로 상하 조립 홈부(14)(14')를 대향 형성하여 실리콘 완충 부재(16)(16')를 각각 삽입 설치하되, 상기 실리콘 완충 부재(16)(16')는 테스트 핀(20)의 상,하부 접속 수단(30')(40')의 래그(33)(43)가 삽입되는 삽입 장착공(16a)(16'a)을 형성하여 반도체 디바이스의 솔더 볼(210)에 의해 상부 접속수단을 가압할 때 상,하 위치의 실리콘 완충 부재에 의해 전체적으로 상하 완충 작동하도록 구성된다.8 to 10, the upper and lower portions of the upper and lower bodies 10A and 10B of the socket body 10, The upper and lower mounting grooves 14 and 14 'are opposed to the upper and lower assemblies 11 and 11' so that the silicone buffer members 16 and 16 ' 16'form the insertion holes 16a and 16'a into which the lugs 33 and 43 of the upper and lower connecting means 30 'and 40' of the test pin 20 are inserted, When the upper connecting means is pressed by the solder ball 210 of the upper and lower positions.

이때, 상기 테스트 핀(20)은 도 7에서와 같이 원 핀 타입으로 형성할 수도 있으나 투 핀 타입의 상,하부 접속 수단(30')(40')으로 형성하여 상,하부 접속 수단의 래그(33)(43)가 내외측에서 서로 탄발 접촉되어 상하 이동하면서 접지 상태를 유지하도록 구성할 수 있는 것이다.7, the test pin 20 may be formed as a two-pin type upper and lower connecting means 30 'and 40' so that the lugs of the upper and lower connecting means 33) 43 are elastically contacted with each other on the inner and outer sides so as to maintain the ground state while moving up and down.

또한, 상기 상,하 실리콘 완충 부재(16)(16')는 하부 및 상부에 상부 접속수단과 하부 접속수단이 삽입되는 위치로 완충 공간부(16b)(16'b) 들을 형성하여 반도체 디바이스의 솔더 볼에 의해 가압할 때 상하 완충 작동을 더 원활히 수행하도록 구성되는 것이다.In addition, the upper and lower silicon buffering members 16 and 16 'may be formed by forming buffer spaces 16b and 16'b at positions where the upper connecting means and the lower connecting means are inserted into the lower and upper portions, respectively, And is configured to perform the up-down buffer operation more smoothly when pressed by the solder ball.

이러한 본 발명의 실시 예는 상부 몸체(10A) 상부와 하부 몸체(10B) 하부의 조립 홈부(14)(14')로 상,하 실리콘 완충 부재(16)(16')를 각각 삽입하여 결합하는 것이다.In this embodiment of the present invention, the upper and lower silicon buffering members 16 and 16 'are respectively inserted into the upper and lower body 10B and the lower and upper mounting portions 14 and 14' will be.

그리고 상기 상,하 실리콘 완충 부재의 삽입 장착공(16a)(16'a)과 조립공(11)(11')으로 상,하부 접속수단(30')(40')을 삽입 설치하되, 상기 상,하부 접속수단의 래그(33)(43)가 상하 이동하면서 서로 접지 상태를 유지하도록 결합하는 것이다.The upper and lower connecting means 30 'and 40' are inserted into the upper and lower silicone buffering members 16a and 16'a and the assembling holes 11 and 11 ' , And the lugs (33) and (43) of the lower connecting means are moved up and down so as to maintain the grounded state.

이와 같이 결합 설치한 상태에서 반도체 디바이스(200)의 솔더 볼(210)이 상부 접속수단의 접점부(31)를 가압 접촉하면, 상부 접속수단(30')이 상부 몸체의 실리콘 완충 부재(16)를 전체적으로 탄발 가압하면서 하강하게 되는 것이다.When the solder ball 210 of the semiconductor device 200 is brought into press contact with the contact portion 31 of the upper connection means in such a state that the upper connection means 30 'is in contact with the silicon buffering member 16 of the upper body, So that it is lowered.

이때 상기 상부 접속수단(30') 하부의 래그(33)가 하부 접속수단(40') 상부의 래그(43)에 접지 상태를 유지하면서 하강하는 것이다.At this time, the lower lug 33 of the upper connecting means 30 'is lowered while maintaining the ground state in the lug 43 on the lower connecting means 40'.

이와 함께 테스트 장치의 PCB 기판(220)에 하부 접속수단(40')의 접점부(41)가 가압 접촉되면서 하부 접속수단(40')이 하부 몸체의 실리콘 완충 부재(16')를 탄발 가압하게 되는 것이다.At the same time, the contact portion 41 of the lower connection means 40 'is pressed against the PCB substrate 220 of the test apparatus so that the lower connection means 40' elastically presses the silicon buffer member 16 ' .

이와 같이 상기 테스트 핀의 상부 접속수단(30')이 상부 몸체의 실리콘 완충 부재(16)를 탄발 가압하여 완충 작동하면서 하강함과 동시에 하부 접속수단(40')에 의해 하부 몸체의 실리콘 완충 부재(16')가 탄발 가압되어 완충 작동하므로 상,하 실리콘 완충 부재(16)(16')에 의해 2중으로 완충 작동하면서 접속 연결되어 접촉 저항을 더욱 현저하게 낮게 컨트롤하게 됨은 물론 상기 테스트 핀(20')의 충격 손상을 방지하고 접지 효율을 더욱 높이게 되는 것이다.The upper connecting means 30 'of the test pin descends while pressurizing and pressing the silicone buffering member 16 of the upper body and the lower buffering means 40' 16 'are biased and buffered, the upper and lower silicon buffering members 16 and 16' are cascade-connected to each other to be connected and connected to control the contact resistance more significantly, and the test pin 20 ' ) And the grounding efficiency is further increased.

이와 같이 상기 테스트 핀(20)에 의해 반도체 디바이스(200)와 테스트 장치의 PCB 기판(220)을 접속 연결하여 반도체 디바이스의 테스트 과정을 수행하게 되는 것이다.As described above, the semiconductor device 200 is connected to the PCB 220 of the test apparatus by the test pin 20 to perform the test process of the semiconductor device.

따라서, 본 발명은 상부 몸체와 하부 몸체에 외장 완충 타입으로 상하 분리된 테스트 핀의 상,하부 접속수단을 삽입하되, 상기 상부 몸체 또는 상기 상부 몸체와 하부 몸체에 실리콘 완충 부재를 설치 구성하기 때문에 테스트 핀의 구조가 간단하고 제조가 용이하게 되고 내구성이 뛰어나며 협 피치(Fine pitch)나 고주파(High frequency) 특성 테스트에 대응 할 수 있는 초 단핀 제조가 가능하고, 무엇보다 생산성 향상 및 제조 원가 절감 효과가 우수하게 되는 것이다.Therefore, since the upper and lower connecting means of the upper and lower test pins are inserted into the upper body and the lower body as the external buffering type, and the silicon buffering member is installed in the upper body or the upper body and the lower body, It is possible to manufacture a superfinisher capable of coping with fine pitch and high frequency characteristics tests, and it is possible to improve the productivity and reduce the manufacturing cost. It will be excellent.

또한, 본 발명은 도 11 및 도 12에 도시된 바와 같이 달리 실시할 수 있는데, 이는 전술한 실시 예와 비교하여 볼 때 상부 몸체와 하부 몸체가 일체 형성된 단일의 소켓 몸체(10') 상부에 조립 홈부(17)를 형성하여 상기 조립 홈부에 실리콘 완충 부재(18)를 삽입 설치하고, 상기 실리콘 완충 부재(18)와 소켓 몸체의 하부에는 상하 조립공(17a)(10'a)을 서로 대향되는 위치로 배열 형성하고 상기 상하 조립공에 테스트 핀(20)의 상부 접속수단(30)과 하부 접속수단(40)을 외장 완충 타입으로 서로 분리 형성하여 상하로 이동하면서 접지 연결 상태를 유지하도록 삽입 설치하여 반도체 디바이스의 솔더 볼(210)과 테스트 장치의 PCB 기판(220)을 상하로 접속 연결하면서 테스트하되, 상기 반도체 디바이스의 솔더 볼(210)에 의해 상부 접속수단을 가압할 때 실리콘 완충 부재(18)가 전체적으로 상하 완충 작동하도록 구성되는 것이다.11 and 12, the present invention can be implemented by mounting the upper body and the lower body on a single socket body 10 'formed integrally with the upper body and the lower body, as compared with the above embodiment And the upper and lower assembly holes 17a and 10'a are formed at positions opposite to each other in the lower portion of the silicon buffering member 18 and the socket body, And the upper connecting means 30 and the lower connecting means 40 of the test pin 20 are separately formed in the upper and lower assembled members by using the external shock absorbing type so as to be inserted into the upper and lower assemblies so as to maintain the ground connection state while moving up and down, The solder ball 210 of the device and the PCB substrate 220 of the test apparatus are vertically connected and connected while testing the upper connecting means by the solder ball 210 of the semiconductor device, Overall, it is configured to operate the upper and lower buffer.

이때, 상기 테스트 핀(20)은 도 11에서와 같이 원 핀 타입으로 상부 접속수단(30)의 래그(32)가 하부 접속수단(40)의 텐션 접지편(42)(42') 사이로 접지 상태를 유지하면서 승하강하도록 구성하거나 도 12에서와 같이 투 핀 타입으로 상부 접속수단(30')의 래그(33)와 하부 접속수단(40')의 래그(43)가 내 외측으로 텐션 접지 상태를 유지하면서 승하강하도록 구성할 수 있는 것이다.11, the test pin 20 is a circular pin type in which the lug 32 of the upper connecting means 30 is grounded between the tension grounding pieces 42 and 42 'of the lower connecting means 40 The lugs 33 of the upper connecting means 30 'and the lugs 43 of the lower connecting means 40' are in a tension-grounded state in the inward and outward directions as shown in Fig. 12 So that it can be configured to move up and down.

이러한 본 발명의 실시 예는 소켓 몸체(10')을 단일 몸체 구조로 형성하여 전술한 실시 예들 보다 기계 가공을 단순화하는 잇점을 갖는 것으로 반도체 디바이스의 솔더 볼(210)과 테스트 장치의 PCB 기판(220)을 상하로 접속 연결하여 테스트하는데, 상기 반도체 디바이스의 솔더 볼(210)에 의해 상부 접속수단을 가압할 때 실리콘 완충 부재(18)가 전체적으로 상하 완충 작동하면서 테스트 장치의 PCB 기판(220)에 접속 연결되어 접촉 저항을 현저하게 낮게 컨트롤하게 됨은 물론 상기 테스트 핀(20)의 충격 손상을 방지하고 전술한 실시 예와 동일하게 접지 효율을 높이도록 하는 것이다.This embodiment of the present invention is advantageous in that the socket body 10 'is formed in a single body structure to simplify the machining process than the above-described embodiments, and the solder ball 210 of the semiconductor device and the PCB substrate 220 When the upper connecting means is pressed by the solder ball 210 of the semiconductor device, the silicon buffer member 18 is vertically cramped as a whole to be connected to the PCB substrate 220 of the test apparatus The contact resistance is controlled to be remarkably low and the damage of the test pin 20 is prevented and the grounding efficiency is improved in the same manner as in the above embodiment.

또한, 본 발명은 도 13에 도시된 바와 같이 달리 실시할 수 있는데, 이는 전술한 실시 예와 비교하여 볼 때 소켓 몸체(10")을 서스(SUS) 재질의 얇은 보강판(50) 상부에 수지 몸체(52)를 결합하고, 상기 수지 몸체 상부로 실리콘 완충 부재(55)를 결합하여 구성하되, 상기 실리콘 완충 부재(55)와 수지 몸체(52), 보강판(50)에는 대응 위치로 상하 조립공(53)(56)을 관통 형성하고, 상기 상하 조립공에 테스트 핀(20)의 상부 접속수단(30)과 하부 접속수단(40)을 외장 완충 타입으로 서로 분리 형성하여 상하로 이동하면서 접지 연결 상태를 유지하도록 삽입 설치하여 반도체 디바이스의 솔더 볼(210)과 테스트 장치의 PCB 기판(220)을 상하로 접속 연결하여 테스트하되, 상기 반도체 디바이스의 솔더 볼(210)에 의해 상부 접속수단을 가압할 때 실리콘 완충 부재(55)가 전체적으로 상하 완충 작동하도록 구성되는 것이다.13, the socket body 10 "can be made of a resin material, such as a resin, on a thin reinforcing plate 50 made of a SUS material, as compared with the above- And the silicon buffering member 55 is coupled to the upper portion of the resin body and the resin buffering member 55 and the resin body 52 and the reinforcing plate 50 are coupled to the upper and lower assembly The upper connecting means 30 and the lower connecting means 40 of the test pin 20 are separated from each other by the external shock absorbing type in the upper and lower assembling holes and are connected to each other in the ground connecting state And the solder ball 210 of the semiconductor device and the PCB substrate 220 of the test apparatus are vertically connected and connected to each other. When the upper connecting means is pressed by the solder ball 210 of the semiconductor device The silicon buffering member 55 is entirely And it is configured to buffer operating.

이때, 상기 소켓 몸체(10")의 수지 몸체(52)는 실리콘 완충 부재(55)의 성형 과정에서 보강판(50)과 일체로 인서트 성형하여 결합하거나 별도 체결 부재에 의해 조립 구성할 수 있는 것이다.At this time, the resin body 52 of the socket body 10 "can be integrally insert molded with the reinforcing plate 50 during the molding process of the silicone buffer member 55 or can be assembled by separate fastening members .

또한, 상기 실리콘 완충 부재(55)의 하부에는 상부 접속수단의 조립 위치로 상하 완충 작동이 더욱 원활하게 이루어지도록 완충 공간부(55a)를 형성하되, 이와 같은 완충 공간부는 다른 실시 예에서도 동일하게 적용 가능한 것이다.In addition, a buffer space 55a is formed in the lower portion of the silicon buffering member 55 so that the upper and lower buffering operations can be performed more smoothly at the assembly position of the upper connecting means. It is possible.

그리고 상기 테스트 핀(20)은 도 14와 같은 원 핀 타입 이외에 도 15에서와 같이 투 핀 타입으로 상부 접속수단(30)과 하부 접속수단(40)의 레그(33)(43)가 서로 내 외측에서 탄발적으로 접지 연결 상태를 유지하면서 승하강하도록 구성할 수도 있다.14, the test pin 20 is of a two-pin type as shown in FIG. 15 except that the legs 33 and 43 of the upper connecting means 30 and the legs 33 and 43 of the lower connecting means 40, So that the ground connection can be resiliently raised and lowered while maintaining the ground connection state.

이러한 본 발명의 실시 예는 소켓 몸체(10")을 보강판(50), 수지 몸체(52) 및 실리콘 완충 부재(55)를 다층 형성하는 간단 구조에 의해 종래 기술로 불가능한 고주파 테스트에 적합한 초 단형의 사이즈로 제조가 가능한 것이다. 특히 반도체 디바이스의 솔더 볼(210)과 테스트 장치의 PCB 기판(220)을 상하로 접속 연결하기 위해 반도체 디바이스의 솔더 볼(210)이 상부 접속수단을 가압할 때 실리콘 완충 부재(55)가 전체적으로 상하 완충 작동하면서 접촉 저항을 현저하게 낮게 컨트롤하게 됨은 물론 상기 테스트 핀(20)의 충격 손상을 방지하고 전술한 실시 예와 동일하게 접지 효율을 높이도록 하는 것이다.Such an embodiment of the present invention is characterized in that the socket body 10 "is formed by a simple structure in which the reinforcing plate 50, the resin body 52 and the silicon buffering member 55 are formed in multiple layers, When the solder ball 210 of the semiconductor device presses the upper connecting means to vertically connect and connect the solder ball 210 of the semiconductor device and the PCB substrate 220 of the test apparatus, The cushioning member 55 is vertically cushion-operated to control the contact resistance remarkably low as well as to prevent the impact of the test pin 20 and improve the grounding efficiency as in the above-described embodiment.

이때, 상기 실리콘 완충 부재(55)는 상부 접속수단(30)이 삽입되는 하부 위치로 완충 공간부(55a) 들을 형성하고 있어 반도체 디바이스의 솔더 볼에 의해 상부 접속수단(30)을 가압할 때 완충 공간부(55a)에 의해 실리콘 완충 부재(55)의 완충 작동을 더 원활히 수행하게 되는 것이다.At this time, the silicon buffering member 55 forms the buffer spaces 55a at a lower position where the upper connecting means 30 is inserted. When the upper connecting means 30 is pressed by the solder ball of the semiconductor device, The buffering operation of the silicone buffer member 55 can be performed more smoothly by the space portion 55a.

이러한 본 발명의 실시 예는 전술한 실시 예들 보다 더 간단한 구조로 제조가 용이하고 내구성이 뛰어나며 협 피치(Fine pitch)나 고주파(High frequency) 특성 테스트에 대응할 수 있는 초 단핀 제조가 가능하고, 무엇보다 생산성 향상 및 제조 원가 절감 효과가 더욱 우수하게 되는 것이다.This embodiment of the present invention is simpler in structure than the above-described embodiments, is easy to manufacture, has excellent durability, is capable of manufacturing super-short fingers capable of meeting a fine pitch or high frequency characteristic test, The productivity is improved and the cost saving effect is further enhanced.

10,10',10": 소켓 몸체
10A: 상부 몸체
10B: 하부 몸체
11,11': 조립공
12,14,14',14",17: 조립 홈부
15,16,16,18,55: 실리콘 완충 분재
15a,16a,16'a: 삽입 장착공
20: 테스트 핀
30,30': 상부 접속수단
31,41: 접점부
32,33,43: 래그
40,40': 하부 접속수단
80: 완충 수단
200: 반도체 디바이스
210: 솔더 볼
220: PCB 기판10, 10 ', 10 ": socket body
10A: upper body
10B: Lower body
11, 11 ': Assembly
12, 14, 14 ', 14 ", 17:
15, 16, 16, 18, 55: silicon buffer bonsai
15a, 16a, 16'a: insertion mounting hole
20: Test pin
30, 30 ': upper connection means
31, 41:
32, 33, 43: lag
40, 40 ': Lower connection means
80: buffer means
200: semiconductor device
210: Solder ball
220: PCB board

Claims (7)

상하 조립공(11)(11')을 서로 대응 위치로 형성하는 상부 몸체(10A)와 하부 몸체(10B)로 구성되는 소켓 몸체(10)와;
상기 소켓 몸체의 상부 몸체와 하부 몸체의 상하 조립공(11)(11')에 각각 삽입되는 상부 접속수단과 하부 접속 수단을 외장 완충 타입으로 서로 분리 형성하여 상하로 이동하면서 접지 연결 상태를 유지하는 테스트 핀;으로 구성하여 반도체 디바이스의 솔더 볼(210)과 테스트 장치의 PCB 기판(220)을 상하로 접속 연결하여 테스트하되,
상기 상부 몸체(10A)의 상부나 하부에 조립 홈부(12)를 형성하고, 상기 조립 홈부에 상부 접속수단(30)이 삽입 설치되는 삽입 장착공(15a)을 배열 형성한 실리콘 완충 부재(15)를 삽입 설치하여 상기 반도체 디바이스의 솔더 볼(210)에 의해 상부 접속수단을 가압할 때 전체적으로 상하 완충 작동하도록 구성된 것을 특징으로 하는 완충 타입 반도체 테스트 소켓.
A socket body 10 composed of an upper body 10A and a lower body 10B which form upper and lower assemblies 11 and 11 'at mutually corresponding positions;
The upper connecting means and the lower connecting means, which are respectively inserted into the upper and lower assembling holes 11 and 11 'of the upper and lower bodies of the socket body, are separated from each other by an external shock absorbing type so as to maintain the ground connecting state while moving up and down. A solder ball 210 of a semiconductor device and a PCB substrate 220 of a test apparatus are vertically connected and connected,
A silicon buffer member 15 having an insertion groove 15 formed in an upper portion or a lower portion of the upper body 10A and an insertion hole 15a through which the upper connecting means 30 is inserted, Is configured to be vertically cushion-operated when the upper connecting means is pressed by the solder ball (210) of the semiconductor device.
제1항에 있어서,
상기 상부 몸체(10A)와 하부 몸체(10B)를 이격 설치하고, 상기 상부 몸체(10A)와 하부 몸체(10B) 사이로 완충 수단(80)를 더 삽입 설치하여 상기 반도체 디바이스의 솔더 볼(210)에 의해 상부 접속수단을 가압할 때 실리콘 완충 부재(15)와 완충 수단(80)에 의해 1,2차로 완충 작동하도록 구성된 것을 특징으로 하는 완충 타입 반도체 테스트 소켓.
The method according to claim 1,
The upper body 10A and the lower body 10B are spaced apart from each other and a buffering means 80 is further inserted between the upper body 10A and the lower body 10B so that the solder ball 210 Is configured to perform a first-order cushioning operation by the silicone buffer member (15) and the buffer means (80) when pressing the upper connecting means.
상하 조립공(11)(11')을 서로 대응 위치로 형성하는 상부 몸체(10A)와 하부 몸체(10B)로 구성되는 소켓 몸체(10)와;
상기 소켓 몸체의 상부 몸체와 하부 몸체의 상하 조립공(11)(11')에 각각 삽입되는 상부 접속수단과 하부 접속 수단을 외장 완충 타입으로 서로 분리 형성하여 상하로 이동하면서 접지 연결 상태를 유지하는 테스트 핀;으로 구성하여 반도체 디바이스의 솔더 볼(210)과 테스트 장치의 PCB 기판(220)을 상하로 접속 연결하여 테스트하되,
상기 상부 몸체(10A)의 상부와 하부 몸체(10B)의 하부에는 상,하 조립 홈부(14)(14')를 형성하고, 상기 조립 홈부에 상부 접속수단와 하부 접속수단이 삽입 설치되는 삽입 장착공(16a)(16'a)을 배열 형성한 상,하 실리콘 완충 부재(16)(16')를 삽입 설치하여 반도체 디바이스의 솔더 볼(210)에 의해 상부 접속수단을 가압할 때 상하 위치에서 전체적으로 상하 완충 작동하도록 구성된 것을 특징으로 하는 완충 타입 반도체 테스트 소켓.
A socket body 10 composed of an upper body 10A and a lower body 10B which form upper and lower assemblies 11 and 11 'at mutually corresponding positions;
The upper connecting means and the lower connecting means, which are respectively inserted into the upper and lower assembling holes 11 and 11 'of the upper and lower bodies of the socket body, are separated from each other by an external shock absorbing type so as to maintain the ground connecting state while moving up and down. A solder ball 210 of a semiconductor device and a PCB substrate 220 of a test apparatus are vertically connected and connected,
Upper and lower assembling grooves 14 and 14 'are formed in the upper part of the upper body 10A and the lower part of the lower body 10B and the upper and lower connecting grooves 14 and 14' When the upper connecting means is pressed by the solder ball 210 of the semiconductor device by inserting the upper and lower silicon buffer members 16 and 16 'in which the upper and lower silicon buffers 16a and 16'a are arranged, Wherein the semiconductor chip is configured to operate up-and-down damping.
제1항, 제2항 또는 제3항중 어느 한항에 있어서,
상기 실리콘 완충 부재는 테스트 핀이 삽입 설치되는 위치로 완충 공간부를 더 형성하여 구성된 것을 특징으로 하는 완충 타입 반도체 테스트 소켓.
The method according to any one of claims 1, 2, and 3,
Wherein the silicon buffer member further comprises a buffer space portion at a position where the test pin is inserted.
단일의 몸체로 형성된 소켓 몸체(10') 상부에 조립 홈부(17)를 형성하여 상기 조립 홈부에 실리콘 완충 부재(18)를 삽입 설치하고, 상기 실리콘 완충 부재(18)와 소켓 몸체의 하부에는 상하 조립공(17a)(10'a)을 서로 대향되는 위치로 배열 형성하며, 상기 상하 조립공에 테스트 핀의 상부 접속수단과 하부 접속수단을 외장 완충 타입으로 서로 분리 형성하여 상하로 이동하면서 접지 연결 상태를 유지하도록 삽입 설치하여 반도체 디바이스의 솔더 볼(210)과 테스트 장치의 PCB 기판(220)을 상하로 접속 연결하여 테스트하되, 상기 반도체 디바이스의 솔더 볼(210)에 의해 상부 접속수단을 가압할 때 실리콘 완충 부재(18)가 전체적으로 상하 완충 작동하도록 구성된 것을 특징으로 하는 완충 타입 반도체 테스트 소켓.
An assembly groove 17 is formed on a socket body 10 'formed of a single body so that a silicone buffer member 18 is inserted into the assembly groove and the silicon buffer member 18 and the socket body are vertically The upper connecting means and the lower connecting means are separated from each other by the external shock absorbing type in the upper and lower assemblies so that the ground connecting state is maintained while moving up and down The solder ball 210 of the semiconductor device and the PCB substrate 220 of the test apparatus are vertically connected and connected to each other so that when the upper connecting means is pressed by the solder ball 210 of the semiconductor device, Characterized in that the buffering member (18) is configured so as to function as an overall up-and-down cushioning operation.
보강판(50) 상부에 수지 몸체(52)를 결합하고, 상기 수지 몸체 상부로 실리콘 완충 부재(55)를 결합하여 소켓 몸체(10")을 구성하고,
상기 소켓 몸체의 실리콘 완충 부재(55)와 수지 몸체(52), 보강판(50)에 대응 위치로 상하 조립공(53)(56)을 관통 형성하고, 상기 상하 조립공에 테스트 핀의 상부 접속수단과 하부 접속수단을 외장 완충 타입으로 서로 분리 형성하여 상하로 이동하면서 접지 연결 상태를 유지하도록 삽입 설치하여 반도체 디바이스의 솔더 볼(210)과 테스트 장치의 PCB 기판(220)을 상하로 접속 연결하여 테스트하되, 상기 반도체 디바이스의 솔더 볼(210)에 의해 상부 접속수단을 가압할 때 실리콘 완충 부재(55)가 전체적으로 상하 완충 작동하도록 구성된 것을 특징으로 하는 완충 타입 반도체 테스트 소켓.
A resin body 52 is coupled to the upper portion of the reinforcing plate 50 and the silicon buffering member 55 is coupled to the resin body to form a socket body 10 "
Upper and lower assembly holes 53 and 56 are formed at positions corresponding to the silicon buffering member 55, the resin body 52 and the reinforcing plate 50 of the socket body, The solder ball 210 of the semiconductor device and the PCB substrate 220 of the test apparatus are vertically connected and connected to each other by inserting the lower connection means into the semiconductor device in such a manner that the lower connection means is separated from the upper connection means, , And the silicon buffer member (55) is configured to be vertically cushioned as a whole when the upper connecting means is pressed by the solder ball (210) of the semiconductor device.
제5항 또는 제6항에 있어서,
상기 실리콘 완충 부재는 테스트 핀의 상부 접속수단이 삽입 설치되는 하부 위치로 완충 공간부를 더 형성하여 구성된 것을 특징으로 하는 완충 타입 반도체 테스트 소켓.The method according to claim 5 or 6,
Wherein the silicon buffer member further comprises a buffer space portion at a lower position where the upper connecting means of the test pin is inserted.
KR1020170044383A 2017-04-05 2017-04-05 Test socket for semiconductor ic test KR101857634B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170044383A KR101857634B1 (en) 2017-04-05 2017-04-05 Test socket for semiconductor ic test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170044383A KR101857634B1 (en) 2017-04-05 2017-04-05 Test socket for semiconductor ic test

Publications (1)

Publication Number Publication Date
KR101857634B1 true KR101857634B1 (en) 2018-05-14

Family

ID=62187725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170044383A KR101857634B1 (en) 2017-04-05 2017-04-05 Test socket for semiconductor ic test

Country Status (1)

Country Link
KR (1) KR101857634B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084047A (en) 2001-06-29 2003-03-19 Sony Corp Measuring jig for semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084047A (en) 2001-06-29 2003-03-19 Sony Corp Measuring jig for semiconductor device

Similar Documents

Publication Publication Date Title
KR102179457B1 (en) Test socket and test apparatus having the same, manufacturing method for the test socket
KR100642094B1 (en) Socket for removably mounting electronic parts having a plurality of conductive terminals such as bga packages
US8430439B2 (en) Surface mount machine nozzle
CN101292401B (en) Socket for electronic devices
KR100488895B1 (en) Socket for electric parts
KR20050087300A (en) Test socket for semiconductor package
KR101007660B1 (en) Socket for testing BGA
KR101752468B1 (en) Elastic contact pins and Test socket including thereof
KR101388878B1 (en) A probe pin
KR102458165B1 (en) Jig for PCB inspection
KR101857634B1 (en) Test socket for semiconductor ic test
KR101683018B1 (en) Test board having contact rubber and Burn-in test socket using the same
CN102480073B (en) Bga socket with improved structure
US10320106B2 (en) Electrical component socket
KR101955273B1 (en) Probe pin for ic burn in test
KR101955269B1 (en) Test socket for semiconductor ic test
KR101955271B1 (en) Test socket for semiconductor ic test
KR20090077991A (en) Socket provided with pressure conductive rubber pin
KR20240030915A (en) Memory module socket
KR101217823B1 (en) Jig unit for testing LED chip
KR102147744B1 (en) Elastically contactable by-directional electrically conductive module
KR102702243B1 (en) Test socket
KR100745214B1 (en) Semiconductor chip carrier
KR20120120595A (en) Contact pin with multicontact point and the socket for test of semiconductor package comprising the same
KR101366670B1 (en) Interposer assembly and probe card comprising the same

Legal Events

Date Code Title Description
GRNT Written decision to grant