KR101856776B1 - 에피 웨이퍼 제조방법 - Google Patents

에피 웨이퍼 제조방법 Download PDF

Info

Publication number
KR101856776B1
KR101856776B1 KR1020110021084A KR20110021084A KR101856776B1 KR 101856776 B1 KR101856776 B1 KR 101856776B1 KR 1020110021084 A KR1020110021084 A KR 1020110021084A KR 20110021084 A KR20110021084 A KR 20110021084A KR 101856776 B1 KR101856776 B1 KR 101856776B1
Authority
KR
South Korea
Prior art keywords
chamber
wafer
temperature
high temperature
seconds
Prior art date
Application number
KR1020110021084A
Other languages
English (en)
Other versions
KR20120103059A (ko
Inventor
김인겸
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020110021084A priority Critical patent/KR101856776B1/ko
Publication of KR20120103059A publication Critical patent/KR20120103059A/ko
Application granted granted Critical
Publication of KR101856776B1 publication Critical patent/KR101856776B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 에피 웨이퍼 제조방법은 웨이퍼를 챔버 내로 로딩시키는 단계와, 고온과 저온을 반복 수행하여 잔류 수분을 제거하는 단계와, 에피 공정을 수행하는 단계를 포함한다.
상기와 같은 발명은 잔류 수분 공정을 단축시킴으로써, 공정 수율을 높일 수 있는 효과가 있다.

Description

에피 웨이퍼 제조방법{FABRICATING METHOD OF EPI-WAFER}
본 발명은 에피 웨이퍼 제조방법에 관한 것으로, 보다 상세하게는 고품질의 에피 웨이퍼를 제조하기 위한 에피 웨이퍼 제조방법에 관한 것이다.
일반적으로, 에피 웨이퍼(Epi Wafer)는 높은 게터링 능력과 낮은 래치업(Latch-up) 특성, 그리고 슬립에 강한 특성으로 인해 MOS 디바이스와 LSI 디바이스용 웨이퍼로 널리 이용되고 있다.
이러한 에피 웨이퍼는 단일 또는 배치 타입형 반응 챔버에 실리콘 기판을 투입하여 그 위에 막을 증착하여 제조되며, 공정이 진행되는 동안 반응 챔버 및 가스 라인내 금속 성분과 수분을 가진 가스가 반응하여 금속 염화물(chloride)을 생성시킨다.
하지만, 장비 정비 후 챔버 내부에는 잔류 수분이 발생하게 되고, 이러한 잔류 수분은 에피 공정이 진행되는 동안 반응하여 금속 오염에 의한 웨이퍼 불량을 발생시켰다.
이를 해결하기 위해 종래에는 챔버 내를 고온 상태로 일정 시간 동안 유지시키고, 이후 수소 가스를 이용하여 베이킹 공정을 수행하여 잔류 수분을 제거하였으나, 시간 및 비용이 상당히 소요되어 공정 수율을 떨어뜨리는 문제점이 발생되었다.
상기와 같은 문제점을 해결하기 위해, 본 발명은 잔류 수분에 의한 웨이퍼 불량을 방지하기 위한 에피 웨이퍼 제조방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 수분 제거에 따른 비용 및 시간을 절감시키기 위한 에피 웨이퍼 제조방법을 제공하는 것을 또 다른 목적으로 한다.
상술한 목적을 달성하기 위하여, 본 발명의 에피 웨이퍼 제조방법은 웨이퍼를 챔버 내로 로딩시키는 단계와, 고온과 저온을 반복 수행하여 잔류 수분을 제거하는 단계와, 에피 공정을 수행하는 단계를 포함한다.
상기 고온과 저온을 반복 수행하는 회수는 3회 내지 7회일 수 있다.
상기 고온과 저온을 반복 수행하는 시간은 5분 내지 15분 동안 수행될 수 있다.
상기 고온은 1000도 이상이고, 저온은 900도 이하일 수 있다.
상기 고온은 20 내지 40초 동안 유지시킬 수 있다.
상기 고온이 유지되는 동안 챔버 내에는 수분 제거 가스가 투입될 수 있다.
상기 고온으로 승온 및 저온으로 하강되는 시간은 각각 5 내지 15초일 수 있다.
본 발명은 고온 및 저온 반복하여 잔류 수분을 제거함으로써, 비용 및 시간을 절약할 수 있다.
또한, 본 발명은 잔류 수분 공정을 단축시킴으로써, 공정 수율을 높일 수 있는 효과가 있다.
도 1은 본 발명에 따른 에피 웨이퍼 제조방법을 나타낸 순서도.
도 2는 본 발명에 따른 에피 웨이퍼 제조방법 중 잔류 수분을 제거하는 세부 공정을 나타낸 순서도.
도 3은 본 발명에 따른 에피 웨이퍼 제조방법 중 잔류 수분을 제거하는 세부 공정을 나타낸 그래프.
도 4는 본 발명에 따른 에피 웨이퍼의 MCLT 상태를 나타낸 그래프.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 에피 웨이퍼 제조방법을 나타낸 순서도이고, 도 2는 본 발명에 따른 에피 웨이퍼 제조방법 중 잔류 수분을 제거하는 세부 공정을 나타낸 순서도이고, 도 3은 본 발명에 따른 에피 웨이퍼 제조방법 중 잔류 수분을 제거하는 세부 공정을 나타낸 그래프이고, 도 4는 본 발명에 따른 에피 웨이퍼의 MCLT 상태를 나타낸 그래프이다.
도 1을 참조하면, 본 발명에 따른 에피 웨이퍼 제조방법은 웨이퍼를 챔버 내로 로딩시키는 단계(S100)와, 고온과 저온을 반복 수행하여 잔류 수분을 제거하는 단계(S200)와, 에피 공정을 수행하는 단계(S300)를 포함한다.
먼저, 폴리 실리콘을 용융시킨 후, 초크랄스키(Czochralski) 방법, 부유 대역 방법 등으로 동일한 결정 방향성을 가지는 단결정 실리콘 잉곳(Ingot)을 형성한다. 여기서, 원하는 전기적 특성을 제공하기 위해 도펀트를 첨가할 수 있는데, 예를 들어, 보론, 인, 비소, 안티몬 등의 도펀트를 첨가할 수 있다.
상기와 같이 단결정 실리콘 잉곳이 마련되면, 단결정 실리콘 잉곳을 와이어 쏘 공정에 의해 잉곳을 절단하여 다수개의 웨이퍼가 생산될 수 있다.
상기와 같이, 마련된 웨이퍼는 그라인딩(edge grinding) 공정, 래핑(lapping) 공정 등을 진행하여 웨이퍼의 표면을 다듬게 된다.
상기와 같이 에피 공정을 진행할 웨이퍼가 마련되면 챔버의 초기화 작업을 수행하고, 웨이퍼를 챔버 내로 로딩하는 단계(S100)를 수행한다. 여기서, 챔버의 초기화 작업은 챔버의 가동 상태를 확인하여 이상 유무를 확인하는 단계를 포함할 수 있다.
상기와 같이, 웨이퍼가 챔버 내로 로딩되면 본 발명에 따른 잔류 수분을 제거하는 단계(S200)를 수행한다. 여기서, 잔류 수분을 제거하는 단계는 챔버 내를 고온과 저온을 반복시켜 수행할 수 있으며, 수행 회수는 3회 내지 7회 바람직하게는 5회 수행될 수 있다. 또한, 반복 수행 시간은 5분 내지 15분, 바람직하게는 10분 동안 수행될 수 있다.
도 2 및 도 3에 도시된 바와 같이, 본 발명에 따른 잔류 수분을 제거하는 단계(S200)는 챔버 내를 고온으로 승온시키는 단계(S220)와, 고온을 일정 시간 동안 유지시키는 단계(S240)와, 상기 수분 제거 가스를 공급시키는 단계(S260)와, 저온으로 하강시키는 단계(S280)를 포함한다.
웨이퍼의 로딩을 마치면, 챔버 내를 일정 온도 이상의 고온으로 승온시키는 단계(S220)를 수행한다. 여기서, 고온은 1000도 이상을 의미하며, 고온으로 승온시키는 시간은 5 내지 15초 바람직하게는 10초간 수행될 수 있다.
상기와 같이 챔버 내가 고온으로 승온되면 일정 시간 동안 고온을 유지시키는 단계(S240)를 수행한다. 여기서, 고온을 유지시키는 시간(T1)은 20초 내지 40초 동안 유지시킬 수 있으며 바람직하게는 30초 내외로 유지시킬 수 있다.
상기와 같이, 고온이 일정 시간 동안 유지되면 수분제거 가스를 공급시키는 단계(S260)를 수행한다. 여기서, 수분제거 가스로는 실리콘 소스 가스와 염화 수소(HCL)와 같은 식각 가스를 동시에 사용할 수 있다.
상기와 같이 일정 수분제거 가스를 사용하여 챔버 내에 수분을 일정 부분 제거되면 저온으로 하강시키는 단계(S280)를 수행한다. 여기서, 저온은 800도 이하를 의미하며, 저온으로 하강시키는 시간(T2)은 5초 내지 15초 바람직하게는 10초 동안 수행될 수 있다.
상기와 같이, 일정 시간 동안 저온으로 하강하면 다시 고온으로 승온시키는 단계를 재수행하여 앞서 설명한 단계를 반복 예컨대, 5회 반복하여 수행할 수 있다. 여기서, 고온으로 승온시키는 시간(T3)은 5초 내지 15초 바람직하게는 10초 동안 수행될 수 있다.
상기와 같이, 고온 및 저온을 약 5회 정도 반복 수행하면 챔버 내의 잔류 수분은 종래에 비해 짧은 시간 내에 제거될 수 있으며, 그 공정이 줄어들어 시간 및 비용을 절감할 수 있는 효과가 있다.
도 1로 돌아가서, 잔류 수분을 제거하는 단계를 마치면, 에피 공정을 수행하는 단계(S300)를 수행한다.
에피 공정은 선택적 에피택셜 성장(Selective Epitaxial Growth; SEG) 공정을 진행하여 형성할 수 있다. 선택적 에피택셜 성장은 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정, 감압 화학 기상 증착(Reduced Pressure Chemical Vapor Deposition; RPCVD) 공정, 고진공 화학 기상 증착(Ultra High Vacuum Chemical Vapor Deposition; UHVCVD), 공정 등에 의해 진행할 수 있으나, 이에 한정되는 것은 아니다.
선택적 에피택셜 성장은 소스 가스를 공급하여 진행하는데 소스 가스로는 예를 들어, SiH4, 디클로로실란(SiH2Cl2; DCS), 트리클로로실란(SiH2Cl3; TCS) 등이 사용될 수 있다. 여기서, 상기와 같은 에피택셜 성장 공정은 약 1000도 내지 1200도에서 진행되어 제조될 수 있다.
도 4에 도시된 바와 같이, 본 발명에 따른 제조방법에 따른 웨이퍼의 상태(S2, S3, S4)는 종래 상태(S1)의 경우에 비해 소수캐리어수명(Minority Carrier Life Time; MCLT, '이하 MCLT라 칭함') 값이 지속적으로 상승하는 것을 알 수 있다.
S1은 종래 퍼지 공정 수행후 더미 웨이퍼를 2장 진행 후 MCLT 샘플 한 장을 진행한 결과를 나타내며, S2는 더미 웨이퍼를 25장 진행 후 MCLT 샘플 1장을 진행한 결과를 나타낸다.
또한, S3는 더미 웨이퍼를 50장 진행 후 MCLT 샘플 1장을 진행한 결과를 나타내고, S4는 더미 웨이퍼를 75장 진행 후 MCLT 샘플 1장을 진행한 결과를 나타낸다. 여기서, 웨이퍼 1장 당 고온 및 저온 공정은 5번이 수행되었다.
상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명은 다양하게 수정 및 변경시킬 수 있음은 이해할 수 있을 것이다.
T1: 고온 유지 시간 T2: 저온으로 하강하는 시간
T3: 고온으로 승온되는 시간

Claims (7)

  1. (a) 웨이퍼를 챔버 내로 로딩시키는 단계;
    (b) 상기 챔버 내부의 온도를 1000℃ 이상의 고온으로 승온시키는 단계;
    (c) 상기 챔버 내부의 온도를 상기 고온으로 20 내지 40초 동안 유지하는 단계;
    (d) 상기 챔버 내부의 온도를 5~15초 이내에 900℃ 이하의 저온으로 하강시키는 단계;
    (e) 상기 챔버 내부의 온도를 5~15초 이내에 1000℃ 이상의 고온으로 승온시키는 단계;
    상기 (c) 내지 (e)에 해당되는 단계를 하나의 사이클로 설정하고, 상기 사이클을 소정 횟수 반복 수행하여 상기 챔버 내부에 잔존하는 잔류 수분을 제거하는 단계; 및
    상기 웨이퍼에 에피 공정을 수행하는 단계;
    를 포함하는 에피 웨이퍼 제조방법.
  2. 청구항 1에 있어서,
    상기 고온과 저온을 반복 수행하는 회수는 3회 내지 7회인 에피 웨이퍼 제조방법.
  3. 청구항 1에 있어서,
    상기 고온과 저온을 반복 수행하는 시간은 5분 내지 15분 동안 수행되는 에피 웨이퍼 제조방법.
  4. 삭제
  5. 삭제
  6. 청구항 1에 있어서,
    상기 고온이 유지되는 동안 챔버 내에는 수분 제거 가스가 투입되는 에피 웨이퍼 제조방법.
  7. 삭제
KR1020110021084A 2011-03-09 2011-03-09 에피 웨이퍼 제조방법 KR101856776B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110021084A KR101856776B1 (ko) 2011-03-09 2011-03-09 에피 웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110021084A KR101856776B1 (ko) 2011-03-09 2011-03-09 에피 웨이퍼 제조방법

Publications (2)

Publication Number Publication Date
KR20120103059A KR20120103059A (ko) 2012-09-19
KR101856776B1 true KR101856776B1 (ko) 2018-05-10

Family

ID=47111234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110021084A KR101856776B1 (ko) 2011-03-09 2011-03-09 에피 웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR101856776B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051453A (ja) * 2001-08-03 2003-02-21 Hitachi Cable Ltd 半導体の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051453A (ja) * 2001-08-03 2003-02-21 Hitachi Cable Ltd 半導体の製造方法

Also Published As

Publication number Publication date
KR20120103059A (ko) 2012-09-19

Similar Documents

Publication Publication Date Title
US6190453B1 (en) Growth of epitaxial semiconductor material with improved crystallographic properties
US9758865B2 (en) Silicon film forming method, thin film forming method and cross-sectional shape control method
KR20090026354A (ko) 에피택시 챔버에서의 기판의 선-세정 방법
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
JPWO2011033752A1 (ja) エピタキシャルウェーハの製造方法および製造装置
US20070054468A1 (en) Method for producing silicon epitaxial wafer
US20130023111A1 (en) Low temperature methods and apparatus for microwave crystal regrowth
KR20150016102A (ko) 실리콘막의 형성 방법 및 형성 장치
US20160020086A1 (en) Doping control methods and related systems
US20130305991A1 (en) Substrate processing apparatus
US6703290B2 (en) Growth of epitaxial semiconductor material with improved crystallographic properties
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
KR101810644B1 (ko) 에피텍셜웨이퍼 제조 방법
KR101856776B1 (ko) 에피 웨이퍼 제조방법
US8420514B2 (en) Epitaxial silicon wafer and method for manufacturing same
TWI624858B (zh) 凹部之充填方法及處理裝置
CN113913926A (zh) 外延反应腔室的恢复方法、外延生长装置及外延晶圆
CN114045470A (zh) 一种用于常压外延反应腔室的清洁方法及外延硅片
KR102372135B1 (ko) 실리콘막 또는 게르마늄막 또는 실리콘 게르마늄막을 성막하는 방법 및 장치
KR20160077846A (ko) 에피 성장장치의 크린방법
CN104332429A (zh) 一种提高外延机台产能的装置与方法
CN104465518A (zh) 栅极制作方法
CN104465346B (zh) 形成栅极的方法
KR102521336B1 (ko) 에피택셜 웨이퍼의 제조 방법
JP6624030B2 (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant