KR101836417B1 - 저온 경화 모듈러스 강화 - Google Patents

저온 경화 모듈러스 강화 Download PDF

Info

Publication number
KR101836417B1
KR101836417B1 KR1020167023654A KR20167023654A KR101836417B1 KR 101836417 B1 KR101836417 B1 KR 101836417B1 KR 1020167023654 A KR1020167023654 A KR 1020167023654A KR 20167023654 A KR20167023654 A KR 20167023654A KR 101836417 B1 KR101836417 B1 KR 101836417B1
Authority
KR
South Korea
Prior art keywords
silicon oxide
substrate
layer
depositing
precursor
Prior art date
Application number
KR1020167023654A
Other languages
English (en)
Other versions
KR20160112006A (ko
Inventor
프라미트 만나
키란 브이. 타다니
아브히지트 바수 말릭
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160112006A publication Critical patent/KR20160112006A/ko
Application granted granted Critical
Publication of KR101836417B1 publication Critical patent/KR101836417B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본원에서 설명되는 구현예들은 일반적으로, 유전체 갭-필(dielectric gap-fill)을 위한 방법들에 관한 것이다. 일 구현예에서, 기판 상에 실리콘 산화물 층을 증착하는 방법이 제공된다. 방법은, 고리형(cyclic) 유기 실록산 전구체(organic siloxane precursor) 및 지방족(aliphatic) 유기 실록산 전구체를 증착 챔버 내로 도입시키는 단계; 증착 챔버 내에 배치된 기판 상에 실리콘 산화물 층을 형성하기 위해, 고리형 유기 실록산 전구체 및 지방족 유기 실록산 전구체를 원자 산소와 반응시키는 단계 ― 실리콘 산화물 층이 형성될 때, 기판은 약 0 ℃ 내지 약 200 ℃의 온도로 유지되고, 실리콘 산화물 층은 증착 이후 초기에-유동가능하고(initially-flowable following deposition), 그리고 고리형 유기 실록산 전구체의 유량 대 지방족 유기 실록산 전구체의 유량의 비율은 적어도 2:1 임 ―; 및 증착된 실리콘 산화물 층을 경화시키는 단계를 포함한다.

Description

저온 경화 모듈러스 강화{LOW TEMPERATURE CURE MODULUS ENHANCEMENT}
[0001] 본원에서 설명되는 구현예들은 일반적으로, 유전체 갭-필(dielectric gap-fill)을 위한 방법들에 관한 것이다. 보다 구체적으로, 이러한 방법들은 기판 상의 갭들에 유동가능한 막(flowable film)을 형성함으로써 유전체들의 바텀-업 갭-필(bottom-up gap-fill)을 제공한다.
[0002] 많은 증착 프로세스들은, 현재의 반도체 프로세싱 스킴(scheme)들에서 사용되는 작은 트렌치들 및 다른 갭 피처(feature)들을 충진(filling)하는 데에 어려움을 갖는다. 임의의 주어진 기술 노드에서 생산되는 개별적인 트렌치들 및 다른 갭 타입 피처들은, 현재의 기술을 정의하는 임계 치수들 보다 상당히 더 작은 주요 치수(principal dimension)들을 갖는다. 따라서, 대략 100 nm 또는 그 미만의 갭들을 발견하는 것이 특이한 것이 아니다. 미래에는, 이러한 피처 사이즈(feature size)들은 훨씬 더 작은 치수들로 축소될 것이다. 프로세스들이 극도로 등각적(conformal)이지 않는 한, 갭들은 자신들의 목부분(neck)들에서 핀치 오프(pinch off)될 것이다. 이러한 문제를 악화시키는 것은, 이러한 갭들 중 많은 갭들이 대략 적어도 6:1의 비교적 높은(high) 종횡비들을 갖는 다는 사실이다. 이러한 치수들 및 기하형상들을 발견할 수 있는 상황들의 예들은, 대머신(damascene) 구리 라인 프로세스들, 얕은 트렌치 격리(shallow trench isolation) 및 ILD(interlayer dielectric) 애플리케이션들을 포함한다.
[0003] 충진 재료(fill material)들에서의 공극(void)들을 피하면서, 신뢰성있는 방식으로 이러한 트렌치들을 충진하는 것은, 이러한 규모(scale)에서 특히 어렵다. 고밀도 플라즈마 화학 기상 증착(HDP CVD)을 포함하는, 물리 기상 증착(PVD) 및 플라즈마 강화 화학 기상 증착(PECVD)을 포함하는 현재의 프로세스들 각각은, 작은 치수, 고 종횡비 피처들을 충진하는 것에 대해 몇몇 문제들을 제시한다. 피처의 목부분의 치수가 나머지의 치수 보다 더 좁은 상황들에서는, 등각적 증착 기법들이 부적절할 수 있다. 이는, 등각적 증착 성질(nature)이 "핀치 오프(pinching off)"를 이끌기 때문인데, 이 경우, 피처에 대한 입구(entrance)가 밀봉되기 전에, 오목한 피처(reentrant feature)는 완전히 충진되지 않는다. 또한, 등각적 증착은 종종, 수직 벽들을 갖는 구조들에서 위크 스폿(weak spot)들 또는 시임(seam)들을 이끈다.
[0004] 따라서, 매우 좁은 치수 피처들에 공극이 없는 필(void free fill)을 생성하기 위한 개선된 증착 기법들이 요구된다.
[0005] 본원에서 설명되는 구현예들은 일반적으로, 유전체 갭-필을 위한 방법들에 관한 것이다. 보다 구체적으로, 이러한 방법들은 기판 상의 갭들에 유동가능한 막을 형성함으로써 유전체들의 바텀-업 갭-필을 제공한다. 일 구현예에서, 기판 상에 실리콘 산화물 층을 증착하는 방법이 제공된다. 방법은, 고리형(cyclic) 유기 실록산 전구체(organic siloxane precursor) 및 지방족(aliphatic) 유기 실록산 전구체를 증착 챔버 내로 도입시키는 단계; 증착 챔버 내에 배치된 기판 상에 실리콘 산화물 층을 형성하기 위해, 고리형 유기 실록산 전구체 및 지방족 유기 실록산 전구체를 원자 산소(atomic oxygen)와 반응시키는 단계 ― 실리콘 산화물 층이 형성될 때, 기판은 약 0 ℃ 내지 약 200 ℃의 온도로 유지되고, 실리콘 산화물 층은 증착 이후 초기에-유동가능하고(initially-flowable following deposition), 그리고 고리형 유기 실록산 전구체의 유량 대 지방족 유기 실록산 전구체의 유량의 비율은 적어도 2:1 임 ―; 및 증착된 실리콘 산화물 층을 경화시키는 단계를 포함한다.
[0006] 다른 구현예에서, 기판 상에 실리콘 산화물 층을 증착하는 방법이 제공된다. 방법은, 증착 챔버 외부에서 원자 산소를 생성하고, 원자 산소를 증착 챔버 내로 도입시키는 단계; 고리형 유기 실록산 전구체 및 지방족 유기 실록산 전구체를 증착 챔버 내로 도입시키는 단계 ― 고리형 유기 실록산 전구체 및 지방족 유기 실록산 전구체는 먼저, 증착 챔버 내의 원자 산소와 혼합됨 ―; 증착 챔버 내에 배치된 기판 상에 실리콘 산화물 층을 형성하기 위해, 고리형 유기 실록산 전구체, 지방족 유기 실록산 전구체 및 원자 산소를 반응시키는 단계 ― 실리콘 산화물 층이 형성될 때, 기판은 약 0 ℃ 내지 약 200 ℃의 온도로 유지되고, 실리콘 산화물 층은 증착 이후 초기에-유동가능하며, 그리고 고리형 실록산 전구체의 유량 대 지방족 실록산 전구체의 유량의 비율은 적어도 2:1 임 ―; 및 증착된 실리콘 산화물 층을 경화시키는 단계를 포함한다.
[0007] 논의된 특징들, 기능들 및 장점들은 다양한 구현예들에서 독립적으로 달성될 수 있거나, 또는 또 다른 구현예들에서 결합될 수 있는 바, 이에 대한 추가의 세부사항들은 하기의 설명 및 도면들을 참조하여 이해(see)될 수 있다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 구현예들을 참조로 하여 이루어질 수 있는데, 이러한 구현예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 구현예들을 도시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 구현예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본원에서 설명되는 구현예들에 따른, 유동가능한 막(flowable film)을 증착하기 위한 방법의 하나의 구현을 예시하는 프로세스 흐름도이다.
[0010] 도 2는 본원에서 설명되는 구현예들에 따라 증착되는 유전체 막의 모듈러스(modulus) 및 유전 상수("k") 값에 대한 OMCTS 유량의 영향(effect)을 예시하는 플롯(plot)이다.
[0011] 도 3은 본원에서 설명되는 구현예들을 실행시키는 데에 사용될 수 있는, 증착 및 경화 챔버들을 포함하는 시스템의 개략도이다.
[0012] 도 4는 본원에서 설명되는 구현예들을 실행시키기 위해 사용될 수 있는 예시적인 증착 챔버의 단면 개략도이다.
[0013] 이해를 촉진시키기 위해, 도면들에 대해 공통적인 동일한 엘리먼트들을 가리키기 위해 가능한 경우 동일한 도면부호들이 사용되었다. 일 구현예에 개시된 엘리먼트들은 구체적인 언급없이 다른 구현예들에서 유익하게 사용될 수 있음이 고려된다.
[0014] 하기의 개시내용은 유동가능한 막들을 증착하기 위한 조성(composition)들 및 프로세스들, 그리고 상기 언급된 프로세스를 수행하기 위한 디바이스들을 설명한다. 본 개시내용의 다양한 구현예들의 완전한 이해를 제공하기 위해, 특정한 세부사항들이 하기의 설명에서 그리고 도 1 내지 도 4에서 설명된다. 유동가능한 막들의 증착과 종종 연관되는 잘-알려진 방법들 및 시스템들을 설명하는 다른 세부사항들은, 다양한 구현예들의 설명을 불필요하게 불명료하게 하는 것을 회피하기 위해, 다음의 개시내용에서 설명되지 않는다.
[0015] 본원에서 설명되는 세부사항들, 컴포넌트들, 및 다른 피처들 중 다수는, 단지, 특정한 구현예들의 예시일 뿐이다. 따라서, 다른 구현예들은, 본 개시내용의 범위 또는 사상으로부터 벗어나지 않으면서, 다른 세부사항들, 컴포넌트들, 및 피처들을 가질 수 있다. 또한, 하기에서 설명되는 세부사항들 중 몇몇이 없이, 본 개시내용의 추가의 구현예들이 실행될 수 있다.
[0016] 본원에서 사용되는 바와 같이, 다음의 용어들은, 이들의 사용의 문맥으로부터 명확하거나 또는 다르게 명시되지 않는 한, 하기에서 설명되는 의미를 갖는다.
[0017] 본 개시내용, 또는 본 개시내용의 예시적인 양상들 또는 구현예(들)의 엘리먼트들을 도입하는 경우에, 관사들("a", "an", "the" 및 "상기")은, 하나 또는 그 초과의 엘리먼트들이 존재함을 의미하도록 의도된다.
[0018] "포함하는", "구비하는", 및 "갖는"이라는 용어들은 포괄적이도록 의도되고, 열거된 엘리먼트들 이외에 부가적인 엘리먼트들이 존재할 수 있음을 의미한다.
[0019] "전구체"라는 용어는, 표면으로부터 재료를 제거하기 위해 또는 표면 상에 재료를 증착하기 위해 반응에 참여하는 임의의 프로세스 가스를 지칭하기 위해 사용된다.
[0020] "기판"이라는 용어는, 층들이 위에 형성되거나 또는 형성되지 않은 지지 기판을 지칭한다. 지지 기판은, 다양한 도핑 농도들 및 프로파일들의 반도체 또는 절연체일 수 있고, 예를 들어, 집적 회로들의 제조에 사용되는 타입의 반도체 기판일 수 있다.
[0021] "실리콘 산화물"의 층은, 이를 테면, 질소, 수소, 탄소 등과 같은 다른 원소 성분들의 소수의 농도들을 포함할 수 있다. 몇몇 구현예들에서, 실리콘 산화물은 본질적으로 실리콘과 산소로 이루어진다.
[0022] "비활성 가스"의 문구(phrase)는, 막을 에칭하거나 또는 막 내에 포함될(incorporated) 때 화학적 본드(bond)들을 형성하지 않는 임의의 가스를 지칭한다. 예시적인 비활성 가스들은 노블(noble) 가스들을 포함하지만, (전형적으로) 소량(trace amounts)이 막에 혼입(trapped)될 때 화학적 본드들이 형성되지 않는 한 다른 가스들을 포함할 수 있다.
[0023] 본원에서 설명되는 구현예들은, 갭 내에 유동가능한 막을 형성함으로써, 고체(solid) 유전체 재료로 기판들 상의 갭들을 충진하는 것에 관한 것이다. 유동가능한 막은, 일관된, 공극없는 갭 필(void-free gap fill)을 제공한다. 그런 다음, 막은 고체 유전체 재료로 변환된다(converted). 이러한 방식으로, 기판 상의 갭들이 고체 유전체 재료로 충진된다. 다양한 구현예들에 따르면, 방법들은, 유전체 재료를 형성하기 위해, 산화제(oxidant)와의 고리형 실록산 전구체 및 지방족 실록산 전구체의 반응을 포함한다. 특정 구현예들에서, 유전체 전구체는 응결(condense)된 다음, 산화제와 반응하여, 유전체 재료를 형성한다. 다른 구현예들에서는, 증기상 반응물(vapor phase reactant)들이 반응하여, 응결된 유동가능한 막을 형성한다.
[0024] 본원에서 설명되는 구현예들은, 다른 타입들의 시스템들 중에서, 고-밀도 플라즈마 화학 기상 증착(HDP-CVD) 시스템들, 플라즈마 강화 화학 기상 증착(PECVD) 시스템들, 부압(sub-atmospheric) 화학 기상 증착(SACVD) 시스템들, 및 열 화학 기상 증착 시스템들을 포함할 수 있는 증착 시스템들에 대해 수행될 수 있다. 본원에서 설명되는 구현예들을 실시할 수 있는 CVD 시스템들의 구체적인 예들은, 캘리포니아 산타클라라의 Applied Materials, Inc.로부터 입수가능한 CENTURA
Figure 112016083405911-pct00001
ULTIMA HDP-CVD 챔버들/시스템들, 및 PRODUCER
Figure 112016083405911-pct00002
챔버들/시스템들을 포함한다.
[0025] 일반적으로, 프로세스 챔버로의 가스 혼합물들의 유량은, 프로세싱되는 기판의 크기에 의존할 것이다. 본원에서 설명되는 유량들은 전형적으로, 적절하게 크기설정된(sized) 챔버에서의 300 mm 직경 기판에 기초한다.
[0026] 도 1은 본원에서 설명되는 구현예들에 따른, 유동가능한 막을 증착하기 위한 방법(100)의 일 구현예를 예시하는 프로세스 흐름도이다. 블록(110)에서, 방법(100)은 증착 챔버, 예를 들어 증착 챔버(400)에 기판을 제공하는 것을 포함한다. 기판은 반도체 웨이퍼(예를 들어, 약 300 mm 또는 그 미만의 직경을 갖는 실리콘 웨이퍼; 약 100 mm, 150 mm, 200 mm, 300 mm, 400 mm 등의 직경을 갖는 실리콘 웨이퍼)일 수 있고, 이전(earlier) 프로세스들에서 형성된, 구조들, 디바이스 컴포넌트들 등을 포함할 수 있다. 예를 들어, 기판은, 높은, 높이 대 폭 종횡비들(예를 들어, 5:1 또는 그 초과, 6:1 또는 그 초과, 7:1 또는 그 초과, 8:1 또는 그 초과, 9:1 또는 그 초과, 10:1 또는 그 초과, 11:1 또는 그 초과, 12:1 또는 그 초과, 등의 종횡비)을 갖는, 갭들, 트렌치들, 비아들 등을 포함할 수 있다.
[0027] 블록(120)에서, 방법(100)은 또한, 증착 챔버 외부의 위치에서의 원자 산소 전구체(atomic oxygen precursor)의 원격 생성을 포함한다. 원자 산소는, 산소 함유 전구체, 이를 테면 분자 산소(molecular oxygen)(O2), 오존(O3), 질소-산소 화합물(예를 들어, NO, NO2, N2O 등), 수소-산소 화합물(예를 들어, H2O, H2O2 등), 탄소-산소 화합물(예를 들어, CO, CO2 등) 뿐만 아니라 다른 산소 함유 전구체들 및 전구체들의 조합들의 해리(dissociation)에 의해 생성될 수 있다.
[0028] 원자 산소를 생성하기 위한, 산소 함유 전구체의 해리는, 다른 방법들 중에서, 열 해리(thermal dissociation), 자외선 해리(ultraviolet light dissociation), 및/또는 플라즈마 해리(plasma dissociation)에 의해 행해질 수 있다. 플라즈마 해리는, 원자 산소 전구체를 생성하기 위해, 원격 플라즈마 생성 챔버에서 헬륨, 아르곤, 수소(H2), 크세논, 암모니아(NH3) 및 이들의 조합들과 같은 가스들로부터 플라즈마를 점화(striking)하고, 그리고 산소 전구체를 플라즈마에 도입시키는 것을 포함할 수 있다.
[0029] 원자 산소는, 예를 들어 약 600 내지 약 1,200 sccm으로 유동하는 분자 산소(O2)와, 예를 들어 약 900 내지 1,800 sccm으로 유동하는 아르곤 가스의 결합된 가스 스트림에, 4,000 내지 6,000 Watts(예를 들어, 5,500 Watts)의 RF 전력을 공급하는 원격 고-밀도 플라즈마 생성기에서 생성될 수 있다.
[0030] 블록(130)에서, 반응성 원자 산소 플라즈마는 이후, 증착 챔버에 도입되며, 증착 챔버에서, 반응성 원자 산소 플라즈마는 처음으로, 블록(140)에서 증착 챔버에 또한 도입되는 유기 실록산 전구체들과 혼합될 수 있다. 블록(150)에서, 고도로(highly) 반응성인 원자 산소는, 실리콘 산화물 막(silicon oxide film)을 형성하기 위해, 중간(moderate) 온도들(예를 들어, 200 ℃ 미만의 반응 온도들; 150 ℃ 미만의 반응 온도들; 100 ℃ 미만의 반응 온도들; 약 0 ℃ 내지 200 ℃; 약 50 ℃ 내지 150 ℃의 반응 온도들; 약 50 ℃ 내지 100 ℃의 반응 온도들) 및 압력들(예를 들어, 약 0.1 Torr 내지 약 10 Torr; 0.5 내지 6 Torr; 0.5 내지 3 Torr의 총 챔버 압력)에서 유기 실록산 전구체들 (및 반응 챔버 내에 존재할 수 있는 다른 증착 전구체들)과 반응할 것이다. 증착 동안, 웨이퍼는, 웨이퍼를 지지하는 웨이퍼 페디스털에 의해, 약 0 ℃ 내지 약 200 ℃의 온도(예를 들어, 약 0 ℃ 내지 약 150 ℃의 온도; 약 50 ℃ 내지 약 100 ℃의 온도)로 조정(즉, 가열 또는 냉각)될 수 있다.
[0031] 몇몇 구현예들에서, 반응성 원자 산소 플라즈마는 인시츄(in-situ)로 형성될 수 있다.
[0032] 예시적인 고리형 유기 실록산 전구체들은 OMCTS(octamethylcyclotetrasiloxane), TMCTS(tetramethylcyclotetrasiloxane) 및 이들의 조합들을 포함한다.
[0033] 예시적인 지방족 유기 실록산 전구체들은 TMOS(tetramethylorthosilicate), TEOS(tetraethylorthosilicate), TMMOS(trimethylmethoxysilane), 테트라메틸디메틸디메톡시디실란(tetramethyldimethyldimethoxydisilane), DMDMOS(dimethyldimethoxysilane), DMDEOS(dimethyldiethoxysilane), DEMS(diethoxymethylsilane), MTEOS(methyl triethoxysilane), MTMOS(methyl trimethoxysilane) 및 이들의 조합들을 포함한다.
[0034] 유기 실록산 전구체들은, 증착 챔버에 도입되기 전에 또는 증착 챔버에 도입되는 동안, 캐리어 가스와 혼합될 수 있다. 캐리어 가스는, 기판 상에서의 산화물 막의 형성을 과도하게 방해하지 않는 비활성 가스일 수 있다. 캐리어 가스들의 예들은, 다른 가스들 중에서, 헬륨, 네온, 아르곤, 질소(N2) 및 수소(H2)를 포함한다. 예를 들어, 300 mm 원형 기판에 대해, 약 800 내지 약 1,600 mgm의 레이트로 챔버에 OMCTS의 유동을 제공하기 위해, 헬륨이 OMCTS와 같은 실온 액체 유기실리콘 전구체(organosilicon precursor)를 통해 약 600 내지 약 2,400 sccm의 유량으로 버블링될(bubbled) 수 있다. 몇몇 구현예들에서, 캐리어 가스는 약 1,000 sccm 내지 약 10,000 sccm의 유량으로 도입될 수 있다.
[0035] 몇몇 구현예들에서, 300 mm 원형 기판에 대해, 고리형 유기 실록산 전구체들은 약 500 sccm 내지 약 3,000 sccm(예를 들어, 약 1,200 sccm 내지 약 2,400 sccm; 약 1,600 sccm 내지 약 2,000 sccm)의 유량으로 도입될 수 있다. 몇몇 구현예들에서, 300 mm 원형 기판에 대해, 지방족 유기 실록산 전구체들은 약 100 sccm 내지 약 3,000 sccm(예를 들어, 약 600 sccm 내지 약 1,200 sccm; 약 800 sccm 내지 약 1,000 sccm)의 유량으로 도입될 수 있다.
[0036] 몇몇 구현예들에서, 고리형 유기 실록산 전구체의 유량 대 지방족 유기 실록산 전구체의 유량의 비율은 적어도 2:1(예를 들어, 2:1 내지 100:1; 2:1 내지 20:1; 약 2:1 내지 6:1) 이다.
[0037] 구현예들에서, 원자 산소 및 유기 실록산 전구체들은, 증착 챔버에 도입되기 전에, 혼합되지 않는다. 전구체들은, 반응 챔버 둘레에 분포되는(distributed) 공간적으로 분리되는 별개의 전구체 유입구(inlet)들을 통해 챔버에 들어갈(enter) 수 있다. 예를 들어, 원자 산소 전구체는, 기판 바로 위쪽에 배치되는, 챔버의 상단부(top)의 유입구(또는 유입구들)로부터 들어갈 수 있다. 유입구는 기판 증착 표면에 대해 수직인 방향으로 산소 전구체의 유동을 지향(direct)시킨다. 한편, 유기 실록산 전구체들은 증착 챔버의 측면(side)들 둘레의 하나 또는 그 초과의 유입구들로부터 들어갈 수 있다. 유입구들은, 증착 표면에 대해 대략적으로 평행한 방향으로 실리콘 전구체의 유동을 지향시킬 수 있다.
[0038] 부가적인 구현예들은, 다중-포트 샤워헤드의 개별적인 포트들을 통해 원자 산소 및 유기 실록산 전구체들을 전달(sending)하는 것을 포함한다. 예를 들어, 기판 위쪽에 배치되는 샤워헤드는, 전구체들이 증착 챔버에 들어가도록 하기 위한 개구들의 패턴을 포함할 수 있다. 개구들의 하나의 서브세트(subset)에는 원자 산소 전구체가 공급될 수 있는 한편, 개구들의 제 2 서브세트에는 유기 실록산 전구체들이 공급된다. 개구의 상이한 세트들을 통해 이동하는(traveling) 전구체들은, 증착 챔버 내로 빠져나갈 때 까지, 서로로부터 유체적으로 격리될 수 있다. 전구체 핸들링 장비의 설계들 및 타입들에 대한 부가적인 세부사항들은, 명칭이 "PROCESS CHAMBER FOR DIELECTRIC GAPFILL"이며 본원과 양수인이 동일한 미국 정규 출원 일련 번호 제 11/754,858 호(현재 US2007-0289534 로 공개됨)에서 설명된다.
[0039] 몇몇 구현예들에서, 유기 실록산 전구체들은, 챔버의 프로세싱 영역에 들어가기 전에 혼합된다.
[0040] 블록(160)에서, 원자 산소 및 유기 실록산 전구체들이 증착 챔버에서 반응함에 따라, 이들은 기판 증착 표면 상에 실리콘 산화물 층을 형성한다. 초기(initial) 산화물 층은 우수한 유동성(flowability)을 가지며, 그리고 증착 표면에 존재하는 구조들에서의 갭들, 트렌치들, 비아들, 공극들, 시임들 등 내로 빠르게 이동할 수 있다. 이는, 방법(100)으로 하여금, 높은, 높이 대 폭 종횡비들(예를 들어, 약 5:1, 6:1, 7:1, 8:1, 9:1, 10:1, 11:1, 및 12:1 또는 그 초과의 종횡비들)을 갖는, 갭들, 트렌치들 및 다른 표면 구조들에서 실질적으로 공극들 및 시임들이 없는 산화물 필(oxide fill)들을 제공하도록 허용한다.
[0041] 원자 산소는 고도로 반응성이기 때문에, 반응 챔버에서의 증착 온도는 비교적 낮을(예를 들어, 약 100 ℃ 또는 그 미만) 수 있다. 산화물 증착 레이트들은 약 2,000 Å/min 내지 약 10,000 Å/min의 범위(예를 들어, 약 2,500 Å/min 내지 약 9,500 Å/min; 약 3,000 Å/min 내지 약 7,000 Å/min 등)일 수 있다. 층의 두께는 약 50 Å 내지 약 500 Å(예를 들어, 약 50 Å 내지 약 300 Å; 약 100 Å 내지 약 200 Å)일 수 있다.
[0042] 블록(170)에서, 실리콘 산화물 층 (및 임의의 부가적인 산화물 층들)의 형성 이후, 산화물 층은 균일한 고품질 실리콘 산화물 갭필(gapfill)을 형성하기 위해 어닐링될 수 있다. 최종 갭필은, 4.0 미만(예를 들어, 약 3.2 미만; 약 3.1 미만; 약 3.0 미만 등)의 유전 상수(즉, k-값) 및 약 10 GPa 또는 그 초과(예를 들어, 14 GPa 또는 그 초과, 16 GPa 또는 그 초과, 또는 20 GPa)의 모듈러스를 가질 수 있다. 갭필은 필 볼륨(fill volume)에 걸쳐서 균일할 수 있으며, 그리고 만일 있다고 하더라도, 공극들 또는 시임들을 거의 포함하지 않을 수 있다.
[0043] 예시적인 증착 조건들이 표 1에 도시된다.
Figure 112016083405911-pct00003
[0044] 특정 이론에 대해 구속되기를 원하지 않으면서, 원격에서 생성된 원자 산소와 실리콘 전구체가 반응하여, 고 농도의 실리콘-히드록실기(Si--OH) 본드들을 갖는 실리콘 산화물을 형성하는 것으로 여겨진다. 이러한 본드들이 실리콘 산화물 층에 증가된 유동성을 부여하는 것으로 여겨진다. 하지만, Si--OH 본드들은 또한, 증착되는 층의 유전 상수 및 WERR(wet etch rate ratio)을 증가시키는데, 이는 증착되는 산화물의 품질 및 전기 절연체로서의 그 유효성을 감소시킬 수 있다. 따라서, 증착 이후 실리콘 산화물 층을 어닐링(즉, 경화)시킴으로써, Si--OH 본드들의 농도가 감소된다.
[0045] 블록(170)에서의, 증착된 실리콘 산화물 층의 증착 후 어닐(post deposition anneal)은 단일 단계에서 또는 다수의 단계들에서 행해질 수 있다. 단일 단계 어닐은, 예를 들어, 실질적으로 건성 분위기(dry atmosphere)(예를 들어, 건성(dry) 질소, 헬륨, 아르곤 등)에서, 증착된 층을 약 300 ℃ 내지 약 1,000 ℃(예를 들어, 약 600 ℃ 내지 약 900 ℃)로 가열함으로써, 행해질 수 있다. 어닐은 증착된 층으로부터 수분을 제거하고, Si--OH 기들을 실리콘 산화물로 변환시킨다. 어닐링된 실리콘 산화물 층은 개선된 막 품질 및 유전체로서의 개선된 특성(qualities)(예를 들어, 순수한 실리콘 이산화물과 같은 또는 근접하는 k-값)을 갖는다.
[0046] 습식 및 건식 열 어닐링에 부가하여, 다른 어닐링 및/또는 경화 기법들이 실리콘 산화물 층을 경화시키기 위해 (단독으로 또는 조합하여) 사용될 수 있다. 사용될 수 있는 이러한 경화 기법들은 또한, UV(ultraviolet) 경화, e-빔 경화, 열 경화(thermal cure) 및 마이크로파 경화(microwave cure)를 포함한다. UV 경화와 같은 기법들은 증가된 온도들, 이를 테면 200 ℃ 내지 600 ℃의 온도를 필요로 할 수 있다. 이러한 경화 기법들은, 당업계에 잘 알려져있는, 이를 테면 시간, 강도(intensity), 온도 및 노출(exposure)과 같은 파라미터들을 사용하여 수행될 수 있다.
[0047] 사용될 수 있는 예시적인 UV 경화 프로세스 조건들은 약 0.5 Torr 내지 약 8 Torr의 챔버 압력, 및 약 20 ℃ 내지 약 550 ℃, 이를 테면 약 400 ℃ 내지 약 480 ℃의 기판 지지 온도를 포함한다. UV 경화 프로세스를 위한 기판 지지 온도는, 증착 프로세스 동안의 기판 지지 온도 초과이거나, 미만이거나, 또는 같을 수 있다.
[0048] UV 경화 프로세스는, 비활성 가스, 질소-함유 가스, 수소 가스, 또는 이들의 조합들을 포함하는 프로세싱 가스를 사용할 수 있으며, 이러한 프로세싱 가스는 처리 동안 약 500 sccm 내지 약 50,000 sccm, 이를 테면 약 16,000 sccm의 유량으로 챔버 내에 도입될 수 있다. 예시적인 가스들은 He, H2, N2, Ar 및 이들의 조합들을 포함한다. 프로세싱 가스는, 소정의 시간 기간, 이를 테면 약 1 초 내지 약 2 시간, 예를 들어 약 1 초 내지 약 10 분 동안 챔버 내로 유동될 수 있다. UV 방사(radiation)는, 임의의 UV 소스, 이를 테면 수은 마이크로파 아크 램프(mercury microwave arc lamp)들, 펄스식 크세논 플래시 램프(pulsed xenon flash lamp)들, 또는 고-효율 UV 발광 다이오드 어레이들에 의해 제공될 수 있다. UV 방사는, 예를 들어 약 170 nm 내지 약 400 nm의 파장을 가질 수 있다. UV 방사는, 이를 테면 173 nm와 같은 단일 파장(single wavelength)을 가질 수 있다. 대안적으로, UV 방사는, 200 nm 초과의 파장들을 제공하는 광대역 UV 소스에 의해 제공될 수 있다. 처리는, 증착된 재료를 약 1 Watt/cm2 내지 약 1,000 Watts/cm2의 자외선 방사에 노출시키는 것을 포함할 수 있으며, 그리고 자외선 방사는 약 0.5 eV 내지 약 10 eV, 이를 테면 약 1 eV 내지 약 6 eV의 광자 에너지(electronVolts)를 제공할 수 있다.
[0049] 다른 구현예에서, 저 유전 상수 막은 전자 빔 처리에 의해 사후-처리(post-treat)된다. e-빔 처리는 전형적으로, 약 1 내지 20 KeV(kiloelectron volts)에서 약 50 내지 약 2,000 μc/cm2(micro coulombs per square centimeter)의 도즈(dose)를 갖는다. e-빔 처리는 전형적으로, 약 1 분 내지 약 15 분, 이를 테면 약 2 분 동안 약 실온 내지 약 450℃의 온도에서 동작한다. 바람직하게는, e-빔 처리는 약 2 분 동안 약 400 ℃에서 수행된다. 일 구현예에서, e-빔 처리 조건들은, 400 ℃에서 4.5 kV, 1.5 mA 및 150 μc/cm2를 포함한다. 하나의 예시적인 디바이스는 Applied Materials, Inc.로부터 입수가능한 EBK 챔버이지만, 임의의 e-빔 디바이스가 사용될 수 있다.
[0050] 도 2는 본원에서 설명되는 구현예들에 따라 증착되는 유전체 막의 모듈러스("E") 및 k 값("K")에 대한 OMCTS 유량의 영향을 예시하는 플롯(200)이다. 플롯의 x-축은 OMCTS 유량을 나타내고, 좌측의 y-축은 증착되는 실리콘 산화물 막의 k-값을 나타내며, 그리고 우측의 y-축은 증착되는 실리콘 산화물 막의 모듈러스를 GPa(gigapascals)로 나타낸다. 플롯(200)의 실리콘 산화물 막들은, x-축 상에 도시된 바와 같은 OMCTS 유량들 및 600 sccm의 유량의 TMOS를 사용하여 형성되었다. 도 2에 도시된 바와 같이, 증착되는 실리콘 산화물 막들의 k-값과 모듈러스는 모두, OMCTS의 유량이 증가함에 따라 감소하였다.
[0051] 대략 1,200 sccm의 OMCTS 유량에서, 막은 대략 6,700 Å/minute의 증착 레이트로 증착되었다. 증착되는 막은 타원형(210)에 의해 도시된 바와 같은 모듈러스 및 k-값, 및 1.392의 굴절률(RI)을 가졌으며, 그다지 유동가능하지 않았다. OMCTS 도핑은 실제로, k-값을 3.2로 유지하면서 모듈러스를 대략 20 GPa로 증가시켰다. 하지만, 600 sccm 미만의 OMCTS 유량들에서, 막은 그다지 유동가능하지 않을 수도 있다.
[0052] 대략 2,400 sccm의 OMCTS 유량에서, 막은 대략 9,000 Å/minute의 증착 레이트로 증착되었다. 증착되는 막은, 타원형(220)에 의해 도시된 바와 같은 모듈러스 및 k-값, 및 1.392의 굴절률(RI)을 가졌으며, 유동가능하였다.
[0053] 도 3은 본원에서 설명되는 구현예들을 실행시키는 데에 사용될 수 있는, 증착 및 경화 챔버들을 포함하는 시스템(300)의 개략도이다. 도 3에서, 한 쌍의 FOUP들(front opening unified pods)(전면 개방형 통합 포드들)(302a, 302b)이 기판들(예를 들어, 300 ㎜ 직경의 웨이퍼들)을 공급하는 바, 이러한 기판들은 로봇 암들(304a, 304b)에 의해 수용(receive)되고, 프로세싱 챔버들(308a-f) 중 하나 내에 배치되기 전에 저압의 홀딩 영역(306) 내에 배치된다. 홀딩 영역(306)으로부터 프로세싱 챔버들(308a-f)로 그리고 그 역으로 기판 웨이퍼들을 운반하기 위해, 제 2 로봇 암(310)이 사용될 수 있다.
[0054] 프로세싱 챔버들(308a-f)은 기판 웨이퍼 상에 유동가능한 유전체 막을 증착, 어닐링, 경화 및/또는 에칭하기 위한 하나 또는 그 초과의 시스템 컴포넌트들을 포함할 수 있다. 하나의 구성에서, 기판 상에 유동가능한 유전체 재료를 증착하기 위해 2쌍의 프로세싱 챔버(예를 들어, 308c-d 및 308e-f)가 사용될 수 있으며, 증착된 유전체를 어닐링하기 위해 제 3 쌍의 프로세싱 챔버들(예를 들어, 308a-b)이 사용될 수 있다. 다른 구성에서, 동일한 2쌍의 프로세싱 챔버들(예를 들어, 308c-d 및 308e-f)이 기판 상에 유동가능한 유전체 막을 증착하고 어닐링하는 것 모두를 위해 구성될 수 있는 한편, 증착된 막의 UV 또는 E-빔 경화를 위해 제 3 쌍의 프로세싱 챔버들(예를 들어, 308a-b)이 사용될 수 있다. 또 다른 구성에서는, 3개의 모든 쌍들의 프로세싱 챔버들(예를 들어, 308a-f)이 기판 상에 유동가능한 유전체 막을 증착하고 경화시키도록 구성될 수 있다. 또 다른 구성에서는, 2쌍의 프로세싱 챔버들(예를 들어, 308c-d 및 308e-f)이 유동가능한 유전체의 증착 및 UV 또는 E-빔 경화 모두를 위해 사용될 수 있는 한편, 유전체 막의 어닐링을 위해 제 3 쌍의 프로세싱 챔버들(예를 들어, 308a-b)이 사용될 수 있다. 유동가능한 유전체 막들에 대한 증착, 어닐링 및 경화 챔버들의 부가적인 구성들이 시스템(300)에 의해 고려된다는 것이 이해될 것이다.
[0055] 또한, 프로세싱 챔버들(308a-f) 중 하나 또는 그 초과는 습식 처리 챔버로서 구성될 수 있다. 이러한 프로세스 챔버들은, 수분을 포함하는 분위기에서, 유동가능한 유전체 막을 가열하는 것을 포함한다. 따라서, 시스템(300)의 몇몇 구현예들에서, 프로세싱 챔버들(308a-b)은 습식 처리 챔버들이며, 그리고 프로세싱 챔버들(308c-d)은, 증착된 유전체 막에 대해 습식 및 건식 어닐링들 모두를 수행하기 위한 어닐링 프로세싱 챔버들이다.
[0056] 도 4는, 본원에서 설명되는 구현예들을 실행시키는 데에 사용될 수 있는 예시적인 PECVD 증착 챔버(400)의 단면 개략도이다. 본원에서 설명되는 탄소 층 증착 방법들을 수행하도록 적응될 수 있는 증착 챔버들은 PRODUCER
Figure 112016083405911-pct00004
화학 기상 증착 챔버이며, 이 둘 모두는 캘리포니아, 산타클라라에 소재하는 Applied Materials, Inc.로부터 입수가능하다. 하기에서 설명되는 챔버는 예시적인 구현예이며, 그리고 동일한 또는 다른 제조사들로부터의 챔버들을 포함하는 다른 챔버들이, 본원에서 설명되는 본 발명의 특성들로부터 벗어나지 않으면서, 본 개시내용의 구현예들과 함께 사용될 수 있거나, 또는 본 개시내용의 구현예들과 매칭(match)하도록 변형될 수 있다는 것을 이해해야 한다.
[0057] 증착 챔버(400)는, 중앙 이송 챔버(미도시)에 연결되고 로봇(미도시)에 의해 서비싱되는 다수의 프로세싱 챔버들을 포함하는 프로세싱 시스템(미도시)의 일부일 수 있다. 증착 챔버(400)는, 프로세스 볼륨(412)을 정의하는, 벽들(406), 바닥(408), 및 리드 어셈블리(lid assembly)(410)를 포함한다. 벽들(406) 및 바닥(408)은 알루미늄의 단일 블록(unitary block)으로 제조될 수 있다. 증착 챔버(400)는 또한, 프로세스 볼륨(412)을 배기 포트(416)에 유체적으로 커플링시키는 펌핑 링(414), 뿐만 아니라, 다른 펌핑 컴포넌트들(미도시)을 포함할 수 있다.
[0058] 가열될 수 있는 기판 지지 어셈블리(438)가 증착 챔버(400) 내에서 중앙에 배치될 수 있다. 기판 지지 어셈블리(438)는 증착 프로세스 동안 기판(403)을 지지한다. 기판 지지 어셈블리(438)는 일반적으로, 알루미늄, 세라믹, 또는 알루미늄과 세라믹의 조합으로 제조되며, 그리고 적어도 하나의 바이어스 전극(432)을 포함한다.
[0059] 진공 포트는, 증착 프로세스 동안 기판 지지 어셈블리(438)에 기판(403)을 고정시키도록, 기판 지지 어셈블리(438)와 기판(403) 사이에 진공을 적용하기 위해 사용될 수 있다. 바이어스 전극(432)은, 예를 들어, 프로세싱 동안 기판 지지 어셈블리(438) 및 그러한 기판 지지 어셈블리(438) 상에 배치된 기판(403)을 미리 결정된 바이어스 전력 레벨로 바이어싱하기 위해, 기판 지지 어셈블리(438)에 배치되며 바이어스 전력 소스(430a 및 430b)에 커플링되는 바이어스 전극(432)일 수 있다.
[0060] 바이어스 전력 소스(430a 및 430b)는, 다양한 주파수들, 이를 테면 약 1 내지 약 60 MHz의 주파수에서 기판(403) 및 기판 지지 어셈블리(438)에 전력을 전달하도록 독립적으로 구성될 수 있다. 본원에서 설명되는 주파수들의 다양한 변화(permutation)들이, 본원에서 설명되는 구현예들로부터 벗어나지 않으면서 이용될 수 있다.
[0061] 일반적으로, 기판 지지 어셈블리(438)는 스템(stem)(442)에 커플링된다. 스템(442)은, 기판 지지 어셈블리(438)와 증착 챔버(400)의 다른 컴포넌트들 사이의, 전기 리드들, 진공 및 가스 공급 라인들을 위한 도관을 제공한다. 부가적으로, 스템(442)은, 로봇식 이동을 용이하게 하기 위해 기판 지지 어셈블리(438)를 (도 4에서 도시된 바와 같은) 상승된 위치와 하강된 위치(미도시) 사이에서 이동시키는 리프트 시스템(444)에 기판 지지 어셈블리(438)를 커플링시킨다. 벨로우즈(bellows)(446)는, 기판 지지 어셈블리(438)의 이동을 용이하게 하면서, 증착 챔버(400) 외부의 분위기와 프로세스 볼륨(412) 사이에 진공 밀봉(vacuum seal)을 제공한다.
[0062] 리드 어셈블리(410)는, 증착 챔버(400)에 프로세스 및 다른 가스들을 공급하기 위한 가스 소스(404)에 커플링될 수 있다. 샤워헤드(418)는 일반적으로, 리드 어셈블리(410)의 내부 측(420)에 커플링될 수 있다. 증착 챔버(400)에 들어오는 가스들(즉, 프로세스 및 다른 가스들)은 샤워헤드(418)를 통해 증착 챔버(400) 내로 통과한다. 샤워헤드(418)는 증착 챔버(400)에 가스들의 균일한 유동을 제공하도록 구성될 수 있다. 기판(403) 상의 균일한 층 형성을 촉진시키기 위해서는, 균일한 가스 유동이 바람직하다. 플라즈마 전력 소스(462)는, 기판 지지 어셈블리(438) 상에 배치된 기판(403)을 향하여 샤워헤드(418)를 통하는 가스들을 에너자이징(energize)하기 위해, 샤워헤드(418)에 커플링될 수 있다. 플라즈마 전력 소스(462)는 RF 전력을 제공할 수 있다. 또한, 플라즈마 전력 소스(462)는, 다양한 주파수들, 이를 테면 약 100 MHz 내지 약 200 MHz의 주파수에서 샤워헤드(418)에 전력을 전달하도록 구성될 수 있다. 일 구현예에서, 플라즈마 전력 소스(462)는 162 MHz의 주파수에서 샤워헤드(418)에 전력을 전달하도록 구성된다.
[0063] 원격 플라즈마 소스(470)가 리드 어셈블리(410)와 커플링될 수 있다. 원격 플라즈마 소스(470)는 소형(compact)의 자립형 유닛(self-contained unit)일 수 있으며, 이는, 비용이 많이 들고 시간 소모적인 변경들 없이 기존의 챔버들 상에 용이하게 개장될(retrofitted) 수 있으며 그리고 리드 어셈블리(410) 상에 편리하게 장착될 수 있다. 원격 플라즈마 소스(470)는 프로세스 가스를 해리시키기 위해 저-필드(low-field) 토로이달 플라즈마(toroidal plasma)를 활용한다. 원격 플라즈마 소스(470)는, 원격 플라즈마 소스(470)에 프로세스 가스를 공급하기 위한 가스 소스(480)와 커플링된다. 일 구현예에서, 플라즈마는, 본원에서 설명되는 유동가능한 막들을 증착하는 데에 사용되는 원자 산소를 생성하기 위해, O2와 같은 산소 함유 가스 및 아르곤과 같은 캐리어 가스를 포함하는 프로세스 가스를 해리시킨다.
[0064] 증착 챔버(400)의 기능은 컴퓨팅 디바이스(454)에 의해 제어될 수 있다. 컴퓨팅 디바이스(454)는, 다양한 챔버들 및 서브-프로세서들을 제어하기 위해 산업 현장(industrial setting)에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 중 하나일 수 있다. 컴퓨팅 디바이스(454)는 컴퓨터 프로세서(456)를 포함한다. 컴퓨팅 디바이스(454)는 메모리(458)를 포함한다. 메모리(458)는, 랜덤 액세스 메모리, 판독 전용 메모리, 플래시 메모리, 하드 디스크, 또는 로컬(local) 또는 원격의, 임의의 다른 형태의 디지털 스토리지(storage)와 같은 임의의 적합한 메모리를 포함할 수 있다. 컴퓨팅 디바이스(454)는, 종래의 방식으로 컴퓨터 프로세서(456)를 지원하기 위해 컴퓨터 프로세서(456)에 커플링될 수 있는 다양한 지원 회로들(460)을 포함할 수 있다. 소프트웨어 루틴들은, 필요에 따라, 메모리(458)에 저장될 수 있거나, 또는 원거리에 위치된 제 2 컴퓨팅 디바이스(미도시)에 의해 실행될 수 있다.
[0065] 컴퓨팅 디바이스(454)는 하나 또는 그 초과의 컴퓨터 판독가능 매체들(미도시)을 더 포함할 수 있다. 컴퓨터 판독가능 매체들은 일반적으로, 컴퓨팅 디바이스에 의해 검색가능한(retrievable) 정보를 저장할 수 있는, 근거리(locally) 또는 원거리에 위치된 임의의 디바이스를 포함한다. 본 개시내용의 구현예들과 함께 사용가능한 컴퓨터 판독가능 매체들의 예들은, 고체 상태 메모리, 플로피 디스크들, 내부 또는 외부 하드 드라이브들, 및 광학 메모리(CD들, DVD들, BR-D, 등)를 포함한다. 일 구현예에서, 메모리(458)는 컴퓨터 판독가능 매체들일 수 있다. 소프트웨어 루틴들은, 컴퓨팅 디바이스에 의해 실행되도록 컴퓨터 판독가능 매체들 상에 저장될 수 있다.
[0066] 소프트웨어 루틴들은, 실행되는 경우, 범용 컴퓨터를, 챔버 프로세스가 수행되도록 챔버 동작을 제어하는 특수한 프로세스 컴퓨터로 변환시킨다. 대안적으로, 소프트웨어 루틴들은, 주문형 반도체(application specific integrated circuit) 또는 다른 타입의 하드웨어 구현으로서 하드웨어로, 또는 소프트웨어와 하드웨어의 조합으로 수행될 수 있다.
[0067] 전술한 내용이 본 개시내용의 구현예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 구현예들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.

Claims (19)

  1. 기판 상에 실리콘 산화물 층을 증착하는 방법으로서,
    고리형(cyclic) 유기 실록산 전구체(organic siloxane precursor) 및 지방족(aliphatic) 유기 실록산 전구체를 증착 챔버 내로 도입시키는 단계;
    상기 증착 챔버 내에 배치된 상기 기판 상에 상기 실리콘 산화물 층을 형성하기 위해, 상기 고리형 유기 실록산 전구체 및 상기 지방족 유기 실록산 전구체를 원자 산소(atomic oxygen)와 반응시키는 단계 ―
    상기 실리콘 산화물 층이 형성될 때, 상기 기판은 0 ℃ 내지 200 ℃의 온도로 유지되고,
    상기 실리콘 산화물 층은 증착 이후 초기에-유동가능하고(initially-flowable following deposition), 그리고
    상기 고리형 유기 실록산 전구체의 유량 대 상기 지방족 유기 실록산 전구체의 유량의 비율은 2:1 내지 6:1 임 ―; 및
    증착된 실리콘 산화물 층을 경화시키는 단계 ― 상기 경화된 실리콘 산화물 층은 4.0보다 작은 유전 상수(dielectric constant)를 가지고, 10GPa 또는 그 초과의 모듈러스(modulus)를 가짐 ― 를 포함하는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  2. 제 1 항에 있어서,
    상기 고리형 유기 실록산 전구체의 유량은 1,000 sccm 내지 2,500 sccm 이고, 상기 기판은 300 mm 또는 그 미만의 직경을 갖는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  3. 제 1 항에 있어서,
    상기 지방족 유기 실록산 전구체의 유량은 100 sccm 내지 3,000 sccm 이고, 상기 기판은 300 mm 또는 그 미만의 직경을 갖는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  4. 제 3 항에 있어서,
    상기 고리형 유기 실록산 전구체는 OMCTS(octamethylcyclotetrasiloxane)이고, 상기 지방족 유기 실록산 전구체는 TMOS(tetramethylorthosilicate)인,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  5. 제 1 항에 있어서,
    상기 유전 상수는 3.2 보다 작고, 상기 모듈러스는 20 GPa인,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  6. 기판 상에 실리콘 산화물 층을 증착하는 방법으로서,
    증착 챔버 외부에서 원자 산소를 생성하고, 상기 원자 산소를 상기 증착 챔버 내로 도입시키는 단계;
    고리형 유기 실록산 전구체 및 지방족 유기 실록산 전구체를 상기 증착 챔버 내로 도입시키는 단계 ― 상기 고리형 유기 실록산 전구체 및 상기 지방족 유기 실록산 전구체는 상기 증착 챔버 내의 상기 원자 산소와 혼합됨 ―;
    상기 증착 챔버 내에 배치된 상기 기판 상에 상기 실리콘 산화물 층을 형성하기 위해, 상기 고리형 유기 실록산 전구체, 상기 지방족 유기 실록산 전구체 및 상기 원자 산소를 반응시키는 단계 ―
    상기 실리콘 산화물 층이 형성될 때, 상기 기판은 0 ℃ 내지 200 ℃의 온도로 유지되고,
    상기 실리콘 산화물 층은 증착 이후 초기에-유동가능하며, 그리고
    상기 고리형 유기 실록산 전구체의 유량 대 상기 지방족 유기 실록산 전구체의 유량의 비율은 2:1 내지 6:1 임 ―; 및
    증착된 실리콘 산화물 층을 경화시키는 단계 ― 상기 경화된 실리콘 산화물 층은 4.0보다 작은 유전 상수를 가지고, 10GPa 또는 그 초과의 모듈러스를 가짐 ― 를 포함하는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  7. 제 6 항에 있어서,
    상기 고리형 유기 실록산 전구체의 유량은 1,000 sccm 내지 2,500 sccm 이고, 상기 기판은 300 mm 또는 그 미만의 직경을 갖는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  8. 제 6 항에 있어서,
    상기 고리형 유기 실록산 전구체는 OMCTS(octamethylcyclotetrasiloxane)이고, 상기 지방족 유기 실록산 전구체는 TMOS(tetramethylorthosilicate)인,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  9. 제 6 항에 있어서,
    상기 기판은, 300 mm 또는 그 미만의 직경을 갖는 실리콘 웨이퍼를 포함하는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  10. 제 6 항에 있어서,
    상기 기판의 표면 상에 복수의 구조들이 형성되며, 상기 구조들은, 6:1 또는 그 초과의, 높이 대 폭 종횡비들을 갖는, 갭들 및 트렌치들을 포함하는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  11. 제 6 항에 있어서,
    상기 원자 산소는:
    아르곤을 포함하는 가스 혼합물로부터 플라즈마를 형성하고; 그리고
    상기 플라즈마에 산소 전구체를 도입시킴으로써 형성되며,
    상기 산소 전구체가 해리(dissociate)되어 상기 원자 산소를 형성하는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  12. 제 11 항에 있어서,
    상기 산소 전구체는, 분자 산소(molecular oxygen), 오존 및 이산화질소로 이루어진 그룹으로부터 선택되는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  13. 제 6 항에 있어서,
    상기 고리형 유기 실록산 전구체는 OMCTS (octamethylcyclotetrasiloxane), TMCTS (tetramethylcyclotetrasiloxane) 및 이들의 조합들로 이루어진 그룹으로부터 선택되는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  14. 제 6 항에 있어서,
    상기 지방족 유기 실록산 전구체는 TMOS (tetramethylorthosilicate), TEOS (tetraethylorthosilicate), TMMOS (trimethylmethoxysilane), 테트라메틸디메틸디메톡시디실란 (tetramethyldimethyldimethoxydisilane), DMDMOS (dimethyldimethoxysilane), DMDEOS (dimethyldiethoxysilane), DEMS (diethoxymethylsilane), MTEOS (methyl triethoxysilane), MTMOS (methyl trimethoxysilane) 및 이들의 조합들로 이루어진 그룹으로부터 선택되는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  15. 제 6 항에 있어서,
    상기 고리형 유기 실록산 전구체 및 지방족 유기 실록산 전구체는 헬륨을 포함하는 캐리어 가스(carrier gas)와 혼합되는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  16. 제 6 항에 있어서,
    상기 증착 챔버는, 상기 실리콘 산화물 층이 형성될 때 0.5 Torr 내지 3 Torr 의 압력을 가지는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  17. 제 6 항에 있어서,
    상기 실리콘 산화물 층은 2,000 Å/min 내지 10,000 Å/min 의 레이트로 형성되는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  18. 제 6 항에 있어서, 상기 유전 상수는 3.2보다 작고, 상기 모듈러스는 20 GPa인,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
  19. 제 6 항에 있어서, 상기 증착 챔버 외부에서 원자 산소를 생성하는 단계는,
    아르곤으로부터 플라즈마를 점화(strike)하는 단계; 및
    상기 원자 산소를 생성하기 위해 산소 전구체를 상기 플라즈마에 도입하는 단계를 포함하는,
    기판 상에 실리콘 산화물 층을 증착하는 방법.
KR1020167023654A 2014-01-29 2015-01-06 저온 경화 모듈러스 강화 KR101836417B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461933158P 2014-01-29 2014-01-29
US61/933,158 2014-01-29
PCT/US2015/010323 WO2015116350A1 (en) 2014-01-29 2015-01-06 Low temperature cure modulus enhancement

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187006203A Division KR102141670B1 (ko) 2014-01-29 2015-01-06 저온 경화 모듈러스 강화

Publications (2)

Publication Number Publication Date
KR20160112006A KR20160112006A (ko) 2016-09-27
KR101836417B1 true KR101836417B1 (ko) 2018-03-09

Family

ID=53679677

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187006203A KR102141670B1 (ko) 2014-01-29 2015-01-06 저온 경화 모듈러스 강화
KR1020167023654A KR101836417B1 (ko) 2014-01-29 2015-01-06 저온 경화 모듈러스 강화

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020187006203A KR102141670B1 (ko) 2014-01-29 2015-01-06 저온 경화 모듈러스 강화

Country Status (4)

Country Link
US (1) US9583332B2 (ko)
KR (2) KR102141670B1 (ko)
TW (1) TW201539533A (ko)
WO (1) WO2015116350A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186450B2 (en) * 2014-07-21 2019-01-22 Asm Ip Holding B.V. Apparatus and method for adjusting a pedestal assembly for a reactor
US20160138161A1 (en) * 2014-11-19 2016-05-19 Applied Materials, Inc. Radical assisted cure of dielectric films
US10161034B2 (en) * 2017-04-21 2018-12-25 Lam Research Corporation Rapid chamber clean using concurrent in-situ and remote plasma sources
JP6770988B2 (ja) * 2018-03-14 2020-10-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置および半導体装置の製造方法
CN109166787B (zh) * 2018-08-26 2019-06-28 合肥安德科铭半导体科技有限公司 一种氧化硅薄膜的可流动化学气相沉积方法
KR20210021420A (ko) 2019-08-16 2021-02-26 삼성전자주식회사 저유전체 물질 층을 포함하는 반도체 소자 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030194495A1 (en) 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US20090104790A1 (en) 2007-10-22 2009-04-23 Applied Materials, Inc. Methods for Forming a Dielectric Layer Within Trenches

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6913992B2 (en) * 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US7288292B2 (en) 2003-03-18 2007-10-30 International Business Machines Corporation Ultra low k (ULK) SiCOH film and method
US7067438B2 (en) 2004-02-19 2006-06-27 Micron Technology, Inc. Atomic layer deposition method of forming an oxide comprising layer on a substrate
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7504727B2 (en) 2004-05-14 2009-03-17 International Business Machines Corporation Semiconductor interconnect structure utilizing a porous dielectric material as an etch stop layer between adjacent non-porous dielectric materials
US7790634B2 (en) * 2006-05-30 2010-09-07 Applied Materials, Inc Method for depositing and curing low-k films for gapfill and conformal film applications
US7902080B2 (en) 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US7498273B2 (en) * 2006-05-30 2009-03-03 Applied Materials, Inc. Formation of high quality dielectric films of silicon dioxide for STI: usage of different siloxane-based precursors for harp II—remote plasma enhanced deposition processes
US20070281106A1 (en) * 2006-05-30 2007-12-06 Applied Materials, Inc. Process chamber for dielectric gapfill
US7629273B2 (en) 2006-09-19 2009-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for modulating stresses of a contact etch stop layer
US20090120368A1 (en) * 2007-11-08 2009-05-14 Applied Materials, Inc. Rotating temperature controlled substrate pedestal for film uniformity
US8404583B2 (en) 2010-03-12 2013-03-26 Applied Materials, Inc. Conformality of oxide layers along sidewalls of deep vias
US8318584B2 (en) 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030194495A1 (en) 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US20090104790A1 (en) 2007-10-22 2009-04-23 Applied Materials, Inc. Methods for Forming a Dielectric Layer Within Trenches

Also Published As

Publication number Publication date
WO2015116350A1 (en) 2015-08-06
US9583332B2 (en) 2017-02-28
TW201539533A (zh) 2015-10-16
KR20160112006A (ko) 2016-09-27
KR20180028541A (ko) 2018-03-16
KR102141670B1 (ko) 2020-08-05
US20150214039A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
US10707116B2 (en) Cyclic flowable deposition and high-density plasma treatment processes for high quality gap fill solutions
US8466073B2 (en) Capping layer for reduced outgassing
KR101836417B1 (ko) 저온 경화 모듈러스 강화
KR101853802B1 (ko) 라디칼­성분 ｃｖｄ에 의한 컨포멀 층들
US9390914B2 (en) Wet oxidation process performed on a dielectric material formed from a flowable CVD process
US6582777B1 (en) Electron beam modification of CVD deposited low dielectric constant materials
KR101837648B1 (ko) 라디칼-컴포넌트 ｃｖｄ를 위한 인­시츄 오존 경화
US7888273B1 (en) Density gradient-free gap fill
SG174834A1 (en) Dielectric deposition and etch back processes for bottom up gapfill
KR102339803B1 (ko) 산화제 없이 규소 및 산-함유 막들을 증착시키는 방법
KR20090060768A (ko) 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법
US9312167B1 (en) Air-gap structure formation with ultra low-k dielectric layer on PECVD low-k chamber
JP7556891B2 (ja) 高エネルギー低線量プラズマを用いた窒化ケイ素ベースの誘電体膜の後処理の方法
TW201829821A (zh) 高壓退火及降低濕蝕刻速率
US11469100B2 (en) Methods of post treating dielectric films with microwave radiation

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant