KR101827779B1

KR101827779B1 - 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기

Info

Publication number: KR101827779B1
Application number: KR1020160164380A
Authority: KR
Inventors: 심재윤; 손현우
Original assignee: 포항공과대학교 산학협력단
Priority date: 2016-12-05
Filing date: 2016-12-05
Publication date: 2018-02-09

Abstract

본 발명은 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기를 구현함에 있어서, 여러 번의 곱셈누적 연산을 저전력이며 병렬적으로 연산하는 기술에 관한 것이다.
이를 위해, 직렬 변환기를 이용하여 다중 비트를 비트 직렬 방식으로 전송하며 여러 개의 AND 게이트를 이용하여 병렬적으로 한 비트의 곱셈을 생성하고 1진법의 디지털-아날로그 변환기를 통해 아날로그 영역에서 여러 번의 한 비트 곱셈누적 연산을 한 번에 수행한다. 상기 계산 결과를 아날로그-디지털 변환기를 통해 디지털 값으로 변환하고, 이를 해당 자릿수에 맞게 산술자리이동 후 누적하여 최종 결과를 얻는다.

Description

디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기{AN APPARATUS FOR BIT-SERIAL MULTIPLY-ACCUMULATION WITH DAC AND ADC}

본 발명은 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용하여 여러 번의 다중 비트 곱셈누적 연산을 비트 직렬 방식으로 수행하는 기술에 관한 것으로, 특히 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용하여 비트 직렬 방식으로 한 비트의 곱셈누적 연산을 병렬적으로 여러 번 수행함으로써 반복적인 다중 비트의 곱셈누적 연산이 가능한, 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기에 관한 것이다.

곱셈누적 연산은 <수학식 1>와 같이 두 숫자(X,Y)의 곱셈 값을 누산기의 또 다른 값(Z)과 더하는 동작으로 다양한 디지털 신호 처리 분야에서 매우 널리 사용된다.

< 수학식 1 >

최근 물체 인식과 같은 분야에서 유망한 컨볼루셔널 뉴럴 네트웍 또한 동작을 위해 <수학식 2>와 같이 여러 번의 곱셈누적 연산을 필요로 한다.

< 수학식 2 >

따라서 물체 인식과 같은 태스크를 모바일 기기와 같은 저전력 플랫폼에서 컨볼루셔널 뉴럴 네트웍을 이용하여 실시간으로 하드웨어로 처리하기 위해서는 저전력이며 병렬적으로 여러 번의 곱셈누적 연산을 할 수 있는 회로가 필요하다.

그러나, 종래 기술에 의한 곱셈누적 연산기는 저전력이며 병렬적으로 여러 번의 곱셈누적 연산을 하도록 하는데 몇 가지의 장애 요소가 있다. 예를 들어, 종래의 일반적인 곱셈누적 연산기는 보통 다중 비트의 곱셈기와 곱셈기의 결과를 누적하는 다중 비트 누산기로 이루어져있다.

비트 직렬 방식의 다중 비트 곱셈기는 하드웨어 면적과 전력 소모가 작지만, 한 번에 한 비트의 곱셈만 처리가 가능하기 때문에, 다중 비트의 곱셈연산에 오랜 시간이 걸린다. 한편, 병렬 다중 비트 곱셈기는 곱셈연산을 병렬적으로 처리하는 반면, 이를 위해 상대적으로 복잡한 도선연결과 커다란 하드웨어 면적과 상당한 전력을 소모하므로 저전력 회로에 부적합하다. 또한 곱셈연산은 병렬로 이루어지지만 필요로 하는 곱셈누적 연산의 수가 많을수록 누적 연산도 여러 번 행해지므로 연산을 하는데 걸리는 시간이 증가하게 된다.

이와 같이 종래의 다중 비트 병렬 곱셈누적 연산기는 여러 번의 곱셈누적 연산을 저전력이며 병렬적으로 하는데 어려움이 있다.

본 발명이 해결하고자 하는 과제는 여러 번의 다중 비트 곱셈누적 연산을 저전력이며 병렬적으로 연산하기 위하여, 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용하여 비트 직렬 방식으로 한 비트의 곱셈누적 연산이 병렬적으로 아날로그 영역에서 계산될 수 있도록 하고, 상기 계산된 디지털 값들을 자리 값에 알맞게 누적하여 최종 결과 값을 얻을 수 있는 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기를 제공하는데 있다.

상기 기술적 과제를 이루기 위한 본 발명의 실시 예에 따른 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기는, 다중 비트를 갖는 피승수와 승수를 비트 직렬 방식으로 출력하는 직렬 변환부; 상기 직렬 변환부에서 출력된 피승수와 승수 각각의 한 비트의 부분 곱을 생성하는 앤드 게이트부; 상기 한 비트의 부분 곱들 중 논리 값 '1'을 갖는 부분 곱의 개수에 비례하여 아날로그 전압을 생성하는 1진법의 디지털-아날로그 변환기; 상기 아날로그 전압을 디지털 값으로 변환하는 아날로그-디지털 변환기; 및 상기 변환된 디지털 값을 조절하여 누적하는 누산기를 포함한다.

본 발명에 따른 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기는 여러 번의 다중 비트 곱셈누적 연산을 저전력이며 병렬적으로 처리하기 위하여, 기존의 디지털 회로로만 이루어진 다중 비트 곱셈누적 연산기와 달리 비트 직렬 방식으로 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용하여 아날로그 영역에서 여러 번의 한 비트 곱셈누적 연산을 한 번에 할 수 있는 효과가 있다.

도 1은 본 발명의 실시 예에 따른 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기의 블록 다이어그램이다.
도 2는 1진법의 디지털-아날로그 변환기의 구현 예를 나타낸 상세 회로도이다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하면 다음과 같다.

도 1은 본 발명의 실시 예에 따른 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기의 블록 다이어그램으로서 이에 도시한 바와 같이 비트 직렬 곱셈누적 연산기(100)는, 직렬 변환부(110), 앤드(AND) 게이트부(120), 1진법의 디지털-아날로그 변환기(130), 아날로그-디지털 변환기(140) 및 누산기(150)를 포함한다.

직렬 변환부(110)는 다중 비트의 디지털 값을 비트 직렬 방식으로 출력하는 부분으로 피승수(X_i)와 승수(Y_i)의 여러 비트중 각각 하나의 비트를 시간에 따라 출력한다. 다중 비트를 갖는 피승수와 승수의 곱셈을 위해서는 모든 비트의 부분 곱이 필요하므로, 피승수와 승수가 각각 m, n 비트의 길이를 가질 때, 직렬 변환부의 출력 비트 스트림은 m*n의 길이를 갖는다. 한편, 직렬 변환부(110)는 여러 개의 직렬 변환기로 구성되는데, 이는 병렬적으로 계산될 곱셈누적연산의 횟수와 관련된다.

<수학식 2>와 같이 N번의 곱셈누적연산이 필요로 할 때, 직렬 변환부(110)는 병렬 계산을 위해 각각 서로 다른 N개의 피승수와 승수를 위해 총 2*N개의 직렬 변환기로 구성될 수 있다.

앤드(AND) 게이트 부(120)는 AND 논리연산을 하는 디지털 회로로써, 상기 직렬 변환부(110)에서 출력된 피승수와 승수 각각의 한 비트의 디지털 값을 곱하는 역할을 한다. 상기 직렬 변환부(110)와 마찬가지로 앤드(AND) 게이트 부(120)는 병렬 계산을 위해 N개의 앤드 게이트로 구성될 수 있는데, 이는 병렬적으로 N개의 한 비트 부분곱들을 생성한다.

1진법의 디지털-아날로그 변환기(130)는 앤드 게이트부(120)로부터 생성된 한 비트의 부분곱들 중 논리 '1'의 값을 가지는 부분곱들의 개수에 비례하는 아날로그 전압을 생성한다. 즉, 앤드 게이트부(120)가 N개의 앤드 게이트로 구성되어 있을 때, 논리'1'의 개수는 최소 0개부터 최대 N개까지이므로, 출력되는 아날로그 전압은 N+1의 단계를 갖는다. 결과적으로, 1진법의 디지털-아날로그 변환기(130)를 통하여 병렬적으로 생성된 N개의 한 비트 부분곱들은 아날로그 영역에서 누적연산으로 한 번에 더해지기 때문에 디지털 영역에서 누적연산으로 처리되는 것보다 저전력으로 구현가능하다.

아날로그-디지털 변환기(140)는 상기 디지털-아날로그 변환기로부터 출력된 아날로그 출력전압(V_OUT)을 2진수의 디지털 값으로 변환하는 역할을 한다. 이를 통해 한 비트의 곱셈누적 연산된 값이 다시 다중비트의 디지털 값으로 변환될 수 있다. 필요로 하는 아날로그-디지털 변환기의 비트 수는 병렬적으로 계산될 곱셈누적연산의 횟수와 관련된다. <수학식 2>와 같이 N번의 곱셈누적연산이 필요로 할 때, 디지털-아날로그 변환기로 출력되는 아날로그 전압은 N+1의 단계를 갖기 때문에 이를 적절히 변환하기 위해서 필요한 비트 수는 <수학식 3>에 의해 계산된다.

< 수학식 3 >

누산기(150)는 상기 아날로그-디지털 변환기의 출력인 디지털 값을 비트 직렬방식의 자릿수에 맞게 산술자리이동 후 덧셈기를 이용해 누적하여 최종 디지털 값을 출력한다. 비트 직렬 방식은 다중 비트중 하나의 비트만 전송하므로 다중 비트 자릿수에 해당하는 가중치는 전송되지 않는다.

따라서 아날로그-디지털 변환기의 출력 디지털 값은 해당하는 가중치의 정보를 가지고 있지 않기 때문에, 이를 누산기에서 가중치를 보상하고 누적해야한다. 다행히 2진수에서 자릿수에 따른 가중치는 산술자리이동으로 쉽게 구현가능하다. 만약 피승수와 승수가 2의 보수로 표현되어 있다면, 음수에 해당하는 자릿수는 아날로그-디지털 변환기의 출력된 디지털 값을 산술자리이동과 2의 보수로 변경하고 더함으로써 구현가능하다.

결과적으로 <수학식 2>와 같이 N번의 곱셈누적연산이 필요로 할 때, 피승수와 승수가 각각 m, n 비트의 길이를 가진다면 비트 직렬 방식의 병렬적인 처리로 인해 N과 상관없이 m*n번의 누적연산만을 필요로 한다.

도 2는 1진법의 디지털-아날로그 변환기(130)의 구현 예를 나타낸 상세 회로도로서 이에 도시한 바와 같이, 입력 저항부(131), 연산증폭기(132) 및 피드백 저항(133)을 포함한다. 1진법의 디지털-아날로그 변환기를 구현하기 위해 입력 저항부(131)는 가중치 없이 같은 저항 값을 갖는 N개의 입력저항(R)으로 구성된다.

앤드 게이트부(120)가 N개의 앤드 게이트로 구성되어 있다면, 디지털-아날로그 변환기(130) 또한 상기 앤드 게이트 부(120)의 출력을 받기 위해서 N개의 입력 저항(R)을 필요로 한다. 피드백 저항(133)에 의해 네거티브(negative) 피드백으로 연결된 연산증폭기(132)의 반전 입력단자는 가상접지(GROUND)가 되기 때문에 디지털-아날로그 변환기의 입력(IN_i)에 논리 값 '0'에 해당하는 접지전압(GROUND)이 들어오면 입력 저항(R) 양단에 전류가 흐르지 않고, 논리 값 '1'에 해당하는 공급전압(V_DD)이 들어오면 입력 저항(R) 양단에 V_DD/R의 전류가 흐르게 된다. 논리 값'1'을 갖는 입력이 M개 있을 때, 해당하는 입력 저항(R) 양단에 각각 전류가 생성되고 이는 연산증폭기(132)의 반전 입력단자에서 합쳐져서 피드백 저항으로 흘러 <수학식 4>와 같이 아날로그 출력전압(V_OUT)을 생성한다.

< 수학식 4 >

상기 구현 예에서는 입력이 논리 값 '1'일 때 전류를 생성하고 논리 값 '0'일 때 전류를 생성하지 않기 위해 입력 저항(R)을 사용하였지만, 이는 전류원과 스위치가 직렬 연결된 형태로 대체 될 수 있다. 이때 스위치의 온(ON), 오프(OFF)를 제어하기 위해 입력으로 논리 값이 사용된다.

이상에서 본 발명의 바람직한 실시 예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시 예들 또한 본 발명의 권리범위에 속하는 것이다.

100 : 곱셈누적 연산기 110 : 직렬 변환부
120 : 앤드 게이트 부 130 : 1진법의 디지털-아날로그 변환기
131 : 입력 저항부 132 : 연산증폭기
133 : 피드백 저항 140 : 아날로그-디지털 변환기
150 : 누산기

Claims

다중 비트를 갖는 피승수와 승수를 비트 직렬 방식으로 출력하는 직렬 변환부;
상기 직렬 변환부에서 출력된 피승수와 승수 각각의 한 비트의 부분 곱을 생성하는 앤드 게이트부;
상기 한 비트의 부분 곱들 중 논리 값 '1'을 갖는 부분 곱의 개수에 비례하여 아날로그 전압을 생성하는 1진법의 디지털-아날로그 변환기;
상기 아날로그 전압을 디지털 값으로 변환하는 아날로그-디지털 변환기; 및
상기 변환된 디지털 값을 비트 직렬 방식의 자릿수에 맞게 산술자리이동 후 덧셈기를 이용해 누적하여 최종 디지털 값을 추력하는 누산기;를 포함하는 것을 특징으로 하는 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기.
제 1항에 있어서, 상기 직렬 변환부는
상기 다중 비트를 갖는 피승수와 승수가 각각 N개(N은 자연수)인 경우, 2N개의 직렬 변환기를 포함하는 것을 특징으로 하는 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기.
제 2항에 있어서, 상기 앤드 게이트부는
N개의 앤드 게이트를 포함하는 것을 특징으로 하는 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기.
제 3항에 있어서, 상기 디지털-아날로그 변환기는
저항을 이용하여 전류를 생성하고 이를 더하여 아날로그 출력전압을 출력하는 것을 특징으로 하는 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기.
제 3항에 있어서, 상기 디지털-아날로그 변환기는
상기 앤드 게이트부로부터 생성되는 한 비트의 부분곱들을 입력받아 전류를 생성하는 입력저항부;
상기 입력저항부의 양단에 흐르는 전류를 입력받아 아날로그 출력전압을 생성하는 연산증폭기; 및
상기 연산증폭기의 출력단자 및 상기 연산증폭기의 반전 입력단자 사이에 위치하는 피드백 저항;을 포함하는 것을 특징으로 하는 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기.
제 5항에 있어서, 상기 입력저항부는
동일한 저항 값을 갖는 N개의 입력저항을 포함하는 것을 특징으로 하는 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기.
제 5항에 있어서, 상기 입력저항부는
N개의 전류원 및 상기 N개의 전류원에 각각 직렬로 연결된 N개의 스위치로 이루어진 것을 특징으로 하는 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기.
제 1항에 있어서, 상기 누산기는
자릿수에 따른 가중치를 위한 산술자리이동 및 음수 표현을 위해 2의 보수로 변환하여 누적하는 것을 특징으로 하는 디지털-아날로그 변환기와 아날로그-디지털 변환기를 이용한 비트 직렬 곱셈누적 연산기.