KR101806535B1

KR101806535B1 - 월 디머와 협력하기 위한 구동기

Info

Publication number: KR101806535B1
Application number: KR1020127001937A
Authority: KR
Inventors: 예로엔 스넬텐
Original assignee: 필립스 라이팅 홀딩 비.브이.
Priority date: 2009-06-25
Filing date: 2010-06-22
Publication date: 2017-12-07
Also published as: ES2728698T3; US9155138B2; EP2446708A1; JP2012531651A; CN102804919B; JP5698738B2; KR20120108958A; WO2010150183A1; US20120098516A1; CN102804919A; EP2446708B1

Abstract

전류 보정 회로(200)는 입력(201)을 가지며, 이 전류 보정 회로는, 회로 입력에 접속된 입력을 가지며, 회로 입력으로부터 제1 전류(I₂₂₀)를 인출하기 위한 제1 제어가능한 전류 소스(220); 회로 입력에 연결된 입력과 제1 전류 소스에 연결된 출력을 갖는 미분기(210); 및/또는 회로 입력에 접속된 입력을 가지며, 회로 입력으로부터 제2 전류(I₂₄₀)를 인출하기 위한 제2 제어가능한 전류 소스(240); 회로 입력(201)에 연결된 제1 입력과, 기준 신호(Vref)를 수신하도록 연결된 제2 입력을 가지며, 제2 전류 소스에 연결된 출력을 갖는 전압 비교기(230)를 포함한다. 이 회로는, 회로 입력으로부터 제1 전류 펄스(221)를 인출함으로써 전압 변화에 응답하고/하거나, 회로 입력으로부터 제2 전류 펄스(241)를 인출함으로써 저전압에 응답한다.

Description

월 디머와 협력하기 위한 구동기{DRIVER FOR COOPERATING WITH A WALL DIMMER}

본 발명은 광원(특히, LED)을 구동하기 위한 구동기에 관한 것이지만, 본 발명의 구동기는 임의의 타입의 부하의 구동에 적용될 수 있다.

당업자에게 일반적으로 알려지는 바와 같이, 가스 방전 램프, LED, OLED 등과 같은 광원을 구동하기 위한 전자 구동기들이 개발되어 왔다. 이러한 구동기는, 주전원(mains)으로부터 전력을 공급받으며, 광원에 출력 전류를 제공한다. 구동기는, 전류 크기를 제어하도록 설계될 수 있지만, 또한 출력 전력을 제어하도록 설계될 수 있다. 구동기는 전형적으로 리모트 컨트롤에 무선으로 연결된 사용자 제어 입력을 가질 수 있으며, 이 리모트 컨트롤을 통해 사용자는 광 세기를 제어, 즉 광원을 디밍(dim)할 수 있다. 이러한 경우, 디밍은 구동기에 의해 출력 전류 세기(진폭)를 감소시키거나 램프 전류의 PWM 듀티 사이클을 감소시킴으로써 수행된다.

그러나, 구동기가 통상적인 주전원, 즉 정현파형 전압(sine-shaped voltage)(예를 들어, 유럽에서는 230V 50Hz)을 수신하지 않고, 디밍된 입력 전압을 수신하는 상황이 존재한다. 통상적으로, 이러한 상황은, 기존의 광원이 예를 들어 벽-장착형 디머(wall-mounted dimmer)를 통해 전력공급받는 백열 램프인 경우에 기존의 광원을 전자 구동기가 통합된 광원으로 대체할 때에 발생할 수 있다. 이러한 디머는 통상적으로 TRIAC를 이용한 주전원 전압의 절상(phase-cutting)에 기초하여 동작한다. 이러한 디머는 일반적으로 알려져 있기 때문에, 다음의 설명은 간결성을 유지할 것이다.

도 1a는 정류된 주전원의 전압(수직축) 대 시간(수평축)을 개략적으로 도시하는 그래프이다. 이 전압은 네거티브 부분이 반전되어 있는 연속적인 정현파형 곡선을 따른다는 것을 알 수 있다. P = U²/R로 표현되는 저항성 부하에 제공되는 전력은 곡선 아래의 표면적에 비례하는 것으로 고려될 수 있다.

도 1b 및 도 1c는 절상 디머들, 즉 선두 에지 디머(leading edge dimmer)(도 1b) 또는 후미 에지 디머(trailing edge dimmer)(도 1c)의 출력 전압을 나타내는 유사한 그래프이다. 선두 에지 디머(도 1b)의 경우, 주전원 곡선을 따르기 위해 전압이 점프하는 경우의 0°와 180° 사이의 특정 위상 p_X까지, 출력 전압은 주전원의 제로-교차 직후에 0에 유지되도록 억제된다. 역시, 저항성 부하에 제공되는 전력은 곡선 아래의 표면적에 비례하는 것으로 고려될 수 있으며; 이 위상 p_X가 증가하는 경우에 이 전력은 감소된다는 것을 알 수 있다(곡선의 우측). 후미 에지 디머(도 1c)의 경우, 0으로 점프하도록 전압이 억제되는 경우의 0°와 180° 사이의 특정 위상 p_Y까지, 전압은 제로-교차 후에 주전원을 따른다. 역시, 저항성 부하에 제공되는 전력은 곡선 아래의 표면적에 비례하는 것으로 고려될 수 있으며; 이 위상 p_Y가 감소하는 경우에 이 전력은 감소된다는 것을 알 수 있다(곡선의 좌측). 도 1b의 상황은 "선두 에지 디밍"으로 표시되며, 도 1c의 상황은 "후미 에지 디밍"으로 표시된다.

도 2는 전자 램프 구동기(20)가 전술한 절상 원리에 따라 동작하는 주전원 디머(10)에 의해 제공된 "디밍된 주전원"에 접속되는 실질적인 상황의 블록도이다. 디머(10)는 오리지널 주전원을 수신하는 입력(11) 및 디밍된 주전원 V_D를 제공하는 출력(12)을 갖는다. 디머(10)는 디밍 레벨을 제어하기 위한 사용자 입력(13), 전형적으로 회전 노브(rotating knob)를 갖는다. 일반적인 상황에서, 디머(10)는 벽-장착되는 한편, 디머(10)에 의해 공급되는 램프(L)는 비교적 원격으로 장착된다(긴 공급 라인(14)으로 예시됨). 램프(L)에는 별개의 장치로서 또는 빌트인 장치로서 전자 구동기(20)가 제공되고, 이 전자 구동기는 디밍된 주전원 V_D를 수신하기 위해 공급 라인(14)에 접속된 입력(21)과, 램프(L)의 실제 광원에 접속된 출력(22)을 갖는다.

이러한 회로에서의 문제점은, 디머(10)가 인덕터를 포함하고, 구동기(20)는 커패시턴스를 포함하는 필터링 회로를 포함하며, 이러한 조합은 선두 에지 디머의 경우에 디머 출력 전류에서의 공진을 초래할 수 있다는 사실에 관련되어 있다. 문제점의 또 다른 양태는, 디머(10)가 TRIAC(15)를 갖는 출력 스테이지를 포함한다는 사실에 관련되어 있다. 당업자에게 공지된 바와 같이, TRIAC는 홀드 전류(hold current)로 표시된 특정 레벨 아래로 전류가 강하되는 경우에 스위치 오프되며; 이 레벨은 개별적인 TRIAC에 종속할 수 있다. 결과적으로, 디머(10)의 출력 전류는 전압이 0에 교차하기 이전에 스위치 오프된다. 또한, TRIAC는, 스위치 온되기 위해 래칭 전류(latching current)로도 표시된 특정 점화 전류를 필요로 한다. 전술한 공진의 결과로서, TRIAC 전류는 홀드 전류 아래로 강하되어, TRIAC가 스위치 오프될 수 있다. 스위치 오프 이후에, 디머 회로는 TRIAC가 재점화(reignite)되도록 전압이 증가하게 할 것이다. 이러한 반복 점화는 "리파이어링(refiring)"으로 표시되며, 통상적으로 약 25Hz 내지 600Hz의 범위의 주파수를 가질 수 있으며, 특히 디머(10)가 매우 낮은 디밍 레벨로 설정되는 경우에 눈에 띄는 플리커 및 가청 허밍(audible humming)을 초래한다.

본 발명의 목적은 상기 문제점들을 극복하거나 적어도 감소시키는 것이다.

특히, 본 발명은, 디머를 개조할 필요 없이 디머에 의해 제공되는 전류 출력의 타이밍의 유지를 보장하도록 되어 있는 구동기를 제공하는 것을 목적으로 한다.

본 발명의 중요한 양태에 따르면, 구동기에는, TRIAC의 도통 기간(conductive periods)의 마진에 근접한 시간에 구동기로부터 인출된 전류를 증가시키기 위한 능동 전류 싱크 수단(active current sink means)이 제공된다.

추가의 유리한 상술들이 종속항에서 언급된다.

본 발명의 이들 양태들, 특징들과 이점들 및 다른 양태들, 특징들과 이점들은 도면들을 참조하여 하나 이상의 바람직한 실시예들의 다음의 설명에 의해 더 설명될 것인데, 이들 도면에서 동일한 참조 부호는 동일하거나 유사한 부분을 나타낸다.
도 1a 내지 도 1c는 전압 대 시간을 개략적으로 나타내는 그래프이다.
도 2는 주전원 디머에 접속된 전자 램프 구동기의 블록도이다.
도 3a 및 도 3b는 램프 구동기의 가능한 통상적인 구현을 개략적으로 예시하는 블록도이다.
도 4는 본 발명에 따른 구동기 어셈블리를 개략적으로 예시하는 블록도이다.
도 5 및 도 6은 본 발명에 따른 구동기 어셈블리의 일 실시예의 전압과 전류의 파형을 나타내는 그래프이다.
도 7은 본 발명에 따른 디머를 개략적으로 예시하는 블록도이다.
도 8은 역률 보정기(power factor corrector)를 갖는 종래 기술의 디머의 입력 스테이지를 예시하는 블록도이다.
도 9는 본 발명에 의해 제안된 개선을 나타내며 도 8과 유사한 블록도이다.

도 3a 및 도 3b는 통상적인 구동기(20)의 2가지 구현 방식을 개략적으로 도시한다. 도 3a의 실시예에서, 구동기(20)는, 제어기(24)에 의해 제어되는 전류 생성기(23)와, 비교기(25)와, 전류 센서(26)를 포함한다. 2개의 저항기(27, 28)의 직렬 배열은 디밍된 주전원 전압 V_D의 순간값을 반영하는 신호를 비교기(25)의 하나의 입력에 제공한다. 그 다른 입력에서, 비교기(25)는, 램프(L)에 제공된 출력 전류를 반영하는 신호를 전류 센서(26)로부터 수신한다. 제어기(24)는 비교기(25)로부터 출력 신호를 수신한다. 이러한 설계는, 부하로의 평균 출력 전류가 디밍된 주전원 전압을 따르는 것, 즉 출력 전류의 순간값은 일정하지만, 이 전류가 제공되는 시간은 부하로 전달되는 에너지에 대응하여 변할 것임을 보장한다.

도 3b의 실시예에서, 구동기(20)는 제어기(32)에 의해 제어되는 전류 생성기(31)를 포함한다. 전류 생성기(31)는 펄스폭 변조된 전류를 제공한다, 즉 이 전류는 공칭값의 100% 또는 0% 중 어느 하나이며, 듀티 사이클은 평균 전류를 결정한다. 제어기(32)는 2개의 저항기(27, 28)로부터 신호를 수신하고, 절상을 계산하며, 그에 따라 요구되는 디밍 레벨을 계산할 수 있다. 이 계산된 디밍 레벨에 기초하여, 제어기는 출력 전류에 대한 듀티 사이클을 설정한다.

도 4는 공급 라인(14)에 접속하기 위한 입력(101)과 램프(L)에 접속하기 위한 출력(102)을 포함하는 본 발명에 따른 구동기 어셈블리(100)를 개략적으로 예시하는 블록도이다. 구동기 어셈블리(100)는 구동기(20)를 포함하고, 이 구동기는 어셈블리 입력(101)에 접속된 입력(21)과, 어셈블리 출력(102)에 접속된 출력(22)을 갖는다. 이 구동기(20)는, 도 3a 및 도 3b와 관련하여 전술한 바와 같이, 통상적인 구동기로서 구현될 수 있거나, 또는 출력 전류를 제공하도록 되어 있는 임의의 다른 설계를 가질 수 있다. 이 구동기(20)에 의해 제공되는 출력 전류는 전술한 문제점을 가질 수 있다는 점에 유의한다.

본 발명에 따른 구동기 어셈블리(100)는, 입력(201) 및 출력(202)을 갖는 전류 보정 회로(200)를 더 포함한다. 전류 보정 회로(200)의 입력(201)은 어셈블리 입력(101)에 접속된다. 전류 보정 회로(200)의 출력(202)은 도시된 바와 같이 접지에 접속될 수 있지만, 또한 어셈블리 출력(102)에도 접속될 수 있다.

디머(10)로부터 인출된 전류는, 구동기(20), 제1 전류 소스(220) 및 제2 전류 소스(240)에 의해 인출된 전류의 합계임에 유의한다.

일 실시예에서, 전류 보정 회로(200)는, 전류 보정 회로(200)의 입력(201)에 연결된 입력을 갖는 미분기(differentiator; 210)와, 전류 보정 회로(200)의 출력(202)에 연결된 출력을 가지며 미분기(210)로부터 트리거 입력 신호를 수신하는 제1 전류 소스(220)를 포함한다. 미분기(210) 및 제1 전류 소스(220)는 하나의 컴포넌트로서 통합될 수 있다. 또 다른 실시예에서, 전류 보정 회로(200)는, 전류 보정 회로(200)의 입력(201)에 연결된 입력을 갖는 전압 비교기(230)와, 전류 보정 회로(200)의 출력(202)에 연결된 출력을 가지며 전압 비교기(230)로부터 트리거 입력 신호를 수신하는 제2 전류 소스(240)를 포함한다. 전압 비교기(230) 및 제2 전류 소스(240)는 하나의 컴포넌트로서 통합될 수 있다. 도시된 바람직한 실시예에서, 전류 보정 회로(200)는, 제1 실시예의 미분기(210) 및 제1 전류 소스(220)와, 제2 실시예의 전압 비교기(230) 및 제2 전류 소스(240)를 모두를 포함하며; 이 경우, 2개의 전류 소스(220 및 240)는 통합될 수 있다는 점에 유의한다.

미분기(210)는, 디밍된 주전원 전압 V_D의 제1 도함수에 비례하는 출력 신호 S_diff를 제공하며, 도 5의 그래프에 도시된 바와 같이, 이는 디밍된 주전원 전압 V_D가 정현파형의 주전원 전압을 따르는 동안 비교적 낮으며, 디밍된 주전원 전압 V_D의 선두 에지에서 비교적 높다. 제1 전류 소스(220)는, 선두 에지와 연관된 높은 미분기 출력 펄스에 응답하도록 설정된 트리거 임계치를 가지며, 지속기간이 예를 들어 단안정 멀티바이브레이터(monostable multivibrator)에 의해 결정될 수 있는 짧은 전류 펄스(221)를 생성하도록 설계된다. 이 전류 펄스(221)는, 임의의 설계 고려사항에 따라 회로 설계자에 의해 설정될 수 있는 지속기간, 크기 및 형상을 가질 수 있다: 이러한 파라미터 설계 자유가 설계자에게 제공된다는 것이 본 발명의 이점이다. 도 5는 인덕턴스 및 커패시턴스의 2차 시스템을 다시 여기시키는 것을 방지하기 위하여 점진적인 슬로프 감쇠(gradual sloping decay)가 뒤따르고 있는 일정한 크기의 작은 구형파 펄스에 대응하는 가능한 형상을 도시한다. 이러한 전류 소스를 구현하는 방법은 당업자에게는 자명할 것이므로, 보다 상세한 설명은 여기서 필요하지 않다는 점에 유의한다.

이러한 접근법의 이점은, 선두 에지 직후에 디머(10)로부터 인출된 전류가 주로 제1 전류 소스(220)에 의해 결정되며, 더 이상 어떠한 진동(oscillation)도 포함하지 않는다는 것이다. 따라서, 이 접근법은 매우 효율적인 진동 감쇠를 제공하며, 디머의 기능은 이러한 진동에 의해 교란되지 않아(또는 적어도 덜 교란되어), 리파이어링이나 플리커가 발생하지 않는다. 전류 펄스의 짧은 지속기간으로 인해 EMI 거동에 적은 영향만을 미치거나 전혀 영향을 미치지 않을 것이라는 점에 더욱 유의한다. 추가의 이점은, 선두 에지 직후에 디머(10)로부터 인출된 전류가 TRIAC 도통을 유지할 정도로 충분히 높아서, 특정 래칭 회로가 더 이상 필요하지 않다(이러한 회로가 존재하더라도 해가 되지는 않음)는 것이다.

전압 비교기(230)는 디밍된 주전원 전압 V_D를 TRIAC의 홀딩 전류를 반영하는 미리 결정된 기준 레벨 Vref와 비교한다. 디밍된 주전원 전압 V_D가 기준 레벨 Vref보다 높은 한, 전압 비교기(230)의 출력 신호 Vcomp는, 제2 전류 생성기를 OFF로 유지하는 제1 값(예를 들어, LOW)을 갖는다. 디밍된 주전원 전압 V_D가 기준 레벨 Vref 아래로 강하되는 경우, 전압 비교기(230)의 출력 신호 Vcomp는, 제2 전류 생성기를 스위치 온하기 위해서 도 6의 그래프에 도시된 바와 같이 제2 값(예를 들어, HIGH)으로 스위칭된다. 따라서, 제2 전류 소스(240)는 짧은 전류 펄스(241)를 생성한다. 역시, 이 전류 펄스(241)는 임의의 설계 고려사항에 따라 회로 설계자에 의해 설정될 수 있는 지속기간, 크기 및 형상을 가질 수 있고, 이것은 본 발명의 이점이 되지만, 실질적으로 펄스(241)의 전류 크기가 홀딩 전류보다 높으며 디밍된 주전원 전압 V_D가 이 기준 레벨 Vref보다 낮은 동안 펄스가 지속된다면 충분할 것이다(그러나, 디밍된 주전원 전압 V_D가 0에 도달하는 경우에 전류가 스위치 오프되는 것이 바람직함). 그럼에도 불구하고, 트리거 입력에서의 교란을 방지하기 위하여 펄스(241)를 지속시키는 것이 유리할 수 있다.

이러한 전류 소스를 구현하는 방법은 당업자에게는 자명할 것이므로, 보다 상세한 설명은 여기서 필요하지 않다는 점에 유의한다.

이러한 접근법의 이점은, 제로-교차 직전에 디머(10)로부터 인출된 전류가 주로 제2 전류 소스(240)에 의해 결정된다는 것이다. 디밍된 주전원 전압 V_D가 0에 교차하는 경우에 디머 출력 전류는 0으로 강하될 것이라는 점에 유의한다. 전압 비교기(230)가, 디밍된 주전원 전압 V_D의 제로-교차를 검출하며, 제2 전류 소스(240)를 스위치 오프하기 위해 그 출력 신호 Vcomp를 다시 제1 값으로 스위칭하도록 설계되는 것도 가능하다. 이러한 접근법은 상당한 딥 디밍(deep dimming)을 허용한다.

수개의 변형이 가능하다. 미분기(210) 대신에, 또 다른 신호 에지 검출기 회로를 사용하는 것이 가능하다. 예를 들어, 주전원의 전압 스파이크에 덜 민감한 컴포넌트를 사용하는 것이 바람직한 경우, 상이한 전압 레벨들, 예를 들어 10V 및 80V에 응답하는 2개의 전압 레벨 검출기를 사용하며, 이들 모두의 검출기들이 대응하는 전압 레벨을 검출하는 경우에만 트리거 펄스를 생성하는 것이 가능하다.

또한, 전류 펄스(221)의 크기가 주전원 전압의 순간값에 비례하게 되는 것이 가능하도록, 제1 전류 소스(220)가 주전원 전압의 순간값을 나타내는 신호를 수신하는 것이 가능하다. 또한, 전류 펄스(221)의 크기가 미분기(210) 출력 신호 S_diff의 크기에 비례하게 되는 것도 가능하다.

또한, 제2 전류 소스(240)가 평균 출력 부하 전류를 나타내는 신호를 수신하는 것이 가능하다. 딥 디밍의 경우(도 5 및 도 6의 우측), 디머(10)로부터(그리고 그에 따라 TRIAC로부터) 인출된 전류가 더 낮아 TRIAC가 너무 일찍 스위치 오프될 수 있다. 이것을 방지하기 위해서, 제2 전류 소스(240)는 낮은 출력 부하 전류를 나타내는 신호에 응답하여 전류 펄스 크기를 증가시킬 수 있다.

주전원 전압이 노이즈로 심하게 "열화(polluted)"되는 경우, 전압 스파이크는 에지 검출기, 즉 미분기(210)를 트리거함으로써 제1 전류 소스(220)를 트리거할 수 있다. 이것을 회피하기 위해서, 제1 전류 소스(220)가 그 전류 펄스(221)를 생성한 후에 자동으로 디스에이블되며, 제1 전류 소스(220)가 비교기(230) 또는 제2 전류 소스(240)로부터 인에이블 신호를 수신하는 것이 가능하다. 제1 전류 소스(220)는 제2 전류 소스(240)가 파이어링되기 전에 결코 다시 파이어링되지 않을 것이라는 것은 당업자에게 자명하다.

후미 에지 디머의 경우(도 1c 참조), 큰 커패시터가 디머 내의 스위치, 통상적으로 FET에 병렬로 접속되거나, 또는 구동기에서의 입력에 병렬로 접속되는 경우에 실질적인 문제점이 존재할 수 있다. 스위치가 스위치 오프되는 경우, 부하에 대한 전압은 즉시 0으로 스위칭되어야 하지만, 큰 커패시터는 여전히 비교적 큰 전압을 부하에 제공하는데, 딥 디밍 및 그에 따른 비교적 낮은 출력 전류의 경우에 이는 단지 천천히 감소된다. 이러한 경우, 제1 전류 소스(220)는 이 커패시터를 비교적 신속하게 방전시키는데 효과적이다. 후미 에지는 선두 에지보다 덜 가파르므로, 에지 검출기/미분기는 그다지 가파르지 않은 후미 에지 및/또는 후미 에지 전압이 실제로 감소하기 시작하기 전에 달성되는 최대치를 검출하도록 설계되어야 한다는 점에 유의한다.

도 8 및 도 9를 참조하여, 본 발명의 추가 실시예가 설명될 것이다. 도 8은 통상적인 구동기(20)의 입력 스테이지의 간략화된 블록도이며, 이러한 구동기가 역률 보정기(80)를 포함한다는 것을 보여주고 있다. 이러한 역률 보정기는 그 자체로 공지되어 있다: 적합한 실시예는 STMicroelectronics로부터 입수할 수 있는 잘 알려진 컴포넌트인 L6561이고; 상세한 정보는 예를 들어 http://www.st.com/stonline/books/pdf/docs/5109.pdf에서 찾아볼 수 있으며; 이 정보는 참고로 본 명세서에 포함되어 있다. 이러한 역률 보정기는 그 자체로 공지되어 있기 때문에, 상세한 설명은 여기서 생략한다; 여기에서는, 역률 보정기(80)가 정류된 주전원에 비례하는 전압 신호를 수신하도록 가정되는 승산기 입력(multiplier input)(81)을 갖는데, 이 신호는 통상적으로 구동기(20)의 입력 단자들(21) 사이에 접속된 2개의 저항기들(82, 83)의 직렬 배열로 구성되는 저항성 분배기(resistive divider)(이들 저항기들 사이의 노드는 승산기 입력(81)에 접속됨)에 의해 제공된다는 점에 유의하는 것으로 충분하다. 또한, 역률 보정기(80)를 노이즈에 덜 민감하게 하기 위해서, 커패시터(84)가 통상적으로 저항기들 중 하나의 저항기에 병렬로 접속된다. 역률 보정기(80)는, LED 전류를 제공하는 전력 MOSFET(미도시)를 구동하기 위한 푸시-풀 출력(85)을 갖는다. 기본적으로, 역률 보정기(80)의 기능은, LED로의 전력이 절상 입력 전압의 지속기간에 종속하도록 구동 신호를 생성하는 것이다.

이러한 역률 보정기(80)가 적용되는 구동기에서, 본 발명은, 선두 에지에 응답하여 TRIAC 전류를 일시적으로 증가시키기 위한 비교적 단순하며 비용 효율적인 해결책을 제안한다. 도 9에서 참조 번호 920으로 표시된 이러한 구동기는, 저항기 R과, 저항기들 중 다른 하나의 저항기에 병렬로 접속된 커패시터 C의 직렬 배열을 포함한다. 통상적인 상황 하에서, 커패시터 C는 느린 전압 변동을 차단하여, 승산기 입력이 영향받지 않는다고 고려될 수 있다. 선두 에지의 경우, 커패시터는 이 에지가 승산기 입력(81)에 전달되는 것을 허용하여, 역률 보정기(80)는 이에 응답하여 더 높은 출력 전류를 일시적으로 생성한다.

요약하면, 본 발명은, 입력(201)을 가지며,

- 회로 입력에 접속된 입력을 가지며, 회로 입력으로부터 제1 전류 I₂₂₀을 인출하기 위한 제1 제어가능한 전류 소스(220);

- 회로 입력에 연결된 입력과 제1 전류 소스에 연결된 출력을 갖는 미분기 또는 슬로프 검출기 또는 에지 검출기(210); 및/또는

- 회로 입력에 접속된 입력을 가지며, 회로 입력으로부터 제2 전류 I₂₄₀을 인출하기 위한 제2 제어가능한 전류 소스(240);

- 회로 입력(201)에 연결된 제1 입력을 갖고, 기준 신호 Vref를 수신하도록 연결된 제2 입력을 가지며, 제2 전류 소스에 연결된 출력을 갖는 전압 비교기(230)

를 포함하는 전류 보정 회로(200)를 제공한다.

이 회로는, 회로 입력으로부터 제1 전류 펄스(221)를 인출함으로써 전압 변화에 응답하고/하거나, 회로 입력으로부터 제2 전류 펄스(241)를 인출함으로써 저전압에 응답한다.

본 발명은 도면들 및 전술한 설명에서 상세히 예시되며 설명되었지만, 당업자에게는, 이러한 예시 및 설명이 제한이 아니라 예시로 고려되어야 함은 자명하다. 본 발명은 개시된 실시예들에 제한되지는 않으며; 오히려, 첨부된 특허청구범위에 정의된 바와 같은 본 발명의 보호 범위 내에서 수개의 변형 및 수정이 가능하다.

예를 들어, 램프(L) 대신에, 구동기는 또 다른 디밍가능한 부하를 구동할 수 있다.

또한, 도 4에 예시된 바와 같은 실시예에서, 전류 소스(220 및/또는 240)에 의해 인출된 전류는 낭비적인 것으로 고려된다. 그러나, 이는 본 발명의 요지에 필수적이지는 않다: 이 전류가 구동기(20)의 출력 전류에 부가되어, 부하(L)에 제공되는 것도 가능하다. 임의의 경우에, 이 전류가 공급 라인(14)에 부착된 디머에서의 TRIAC의 거동에 영향을 미치도록 공급 라인(14)으로부터 인출된다는 것이 본질적이다.

또한, 전류 소스에 대한 연속 트리거 신호들은 통상적으로 전류 기간의 1/2에 대응하는 시간 거리, 또는 50Hz 주전원의 경우에 10ms를 갖는다. 이러한 사실은 스퓨리어스 트리거링(spurious triggering)을 방지하기 위해 이용될 수 있다. 따라서, 1/2 전류 기간보다 다소 작거나 동일한 디스에이블 시간 동안 각각의 트리거 신호 후에 에지 검출기 또는 전압 비교기를 디스에이블하는 것이 가능하다. 후미 에지 디머의 경우, 에지 검출기 또는 전압 비교기가 각각의 트리거 신호 이후에 디스에이블되고, 주전원의 제로-교차 및/또는 슬로프 발생 시에 다시 인에이블되는 것이 가능하다.

또한, 전류 보정 회로(200)가 디머에 통합되는 것도 본 발명의 요지 내에 있다. 이것은 도 7에 예시되어 있으며, 이는 주전원에 접속하기 위한 입력(711)과 절상 디밍된 주전원 V_D를 제공하기 위한 출력(712)을 갖는 디머(710)를 개략적으로 도시하고 있으며, 이 디머에는 전술한 바와 같은 전류 보정 회로(200)가 제공되고, 그 회로 입력(201)은 디머 출력(712)에 접속되어 있다. 이 전류 보정 회로(200)와는 별도로, 디머(710)는 도 2를 참조하여 논의된 바와 같은 통상적인 디머(10)와 동일할 수 있다.

개시된 실시예들에 대한 다른 변형들은 도면, 개시물 및 첨부된 특허청구범위의 연구로부터 청구 발명을 실시하는데 있어서 당업자에 의해 이해되며 달성될 수 있다. 특허청구범위에서, "포함하는(comprising)"이라는 단어는 다른 요소들 또는 단계들을 배제하지는 않으며, 부정관사 "a" 또는 "an"은 복수를 배제하지는 않는다. 단일 프로세서 또는 다른 유닛은 특허청구범위에 기술된 몇몇 아이템들의 기능들을 수행할 수 있다. 특정 수단들이 서로 상이한 종속항에서 기술된다는 단순한 사실은, 이들 수단들의 조합이 유리하게 이용될 수 없다는 것을 나타내지는 않는다. 특허청구범위에서의 임의의 참조 부호들은 본 발명의 범위를 제한하는 것으로서 해석되어서는 안 된다.

상기에서, 본 발명은 본 발명에 따른 장치의 기능 블록들을 예시하는 블록도를 참조하여 설명되었다. 이들 기능 블록들 중 하나 이상은 하드웨어로 구현될 수 있지만(여기서, 이러한 기능 블록의 기능은 개별 하드웨어 컴포넌트에 의해 수행됨), 이러한 기능 블록의 기능이 컴퓨터 프로그램의 하나 이상의 프로그램 라인들 또는 마이크로프로세서, 마이크로제어기, 디지털 신호 프로세서 등과 같은 프로그래머블 장치에 의해 수행되도록, 이들 기능 블록들 중 하나 이상은 소프트웨어로 구현되는 것도 가능하다는 것을 이해해야 한다.

Claims

디머(10)에 접속된 입력(201)을 갖는 전류 보정 회로(200)로서,
상기 회로의 입력(201)에 접속된 입력을 가지며, 상기 회로의 입력(201)으로부터 제1 전류(I₂₂₀)를 인출하기 위한 제1 제어가능한 전류 소스(220);
상기 회로의 입력(201)에 연결된 입력을 갖고, 상기 제1 제어가능한 전류 소스(220)에 연결된 출력을 가지며, 상기 제1 제어가능한 전류 소스의 동작을 제어하기 위한 신호 에지 검출기 회로(210) - 제1 제어가능한 전류 소스(220)와 신호 에지 검출기 회로(210)의 어셈블리는, 전압 에지 직후에 상기 회로의 입력(201)으로부터 제1 전류 펄스(221)를 인출함으로써 상기 회로의 입력(201)에서의 전압 변화들에 응답하며, 그에 의해 상기 전압 에지 직후에 상기 디머(10)로부터 전류 펄스(221)를 인출함 -;
상기 회로의 입력(201)에 접속된 입력을 가지며, 상기 회로의 입력(201)으로부터 제2 전류(I₂₄₀)를 인출하기 위한 제2 제어가능한 전류 소스(240); 및
상기 회로의 입력(201)에 연결된 제1 입력을 갖고, 기준 신호(Vref)를 수신하도록 연결된 제2 입력을 갖고, 상기 제2 제어가능한 전류 소스(240)에 연결된 출력을 가지며, 상기 제2 제어가능한 전류 소스의 동작을 제어하기 위한 전압 비교기(230) - 제2 제어가능한 전류 소스(240)와 전압 비교기(230)의 어셈블리는, 상기 회로의 입력(201)으로부터 제2 전류 펄스(241)를 인출함으로써, 디밍된 주전원 전압(VD)이 감소하는 중에 0에 도달하는 근처에서 0에 도달하기 전에 상기 기준 신호(Vref)에 의해 결정된 레벨보다 낮은 상기 회로의 입력(201)에서의 저전압에 응답함 -
를 포함하는 전류 보정 회로.
제1항에 있어서,
다음의 특징들 [a] 내지 [h]:
[a] 상기 제1 제어가능한 전류 소스(220)는, 트리거 신호의 수신 시에 미리 결정된 지속기간의 전류 펄스를 생성하도록 설계된 트리거가능한 전류 소스이며, 상기 신호 에지 검출기 회로(210)의 출력은 상기 제1 제어가능한 전류 소스(220)의 트리거 입력에 연결되는 것,
[b] 상기 제1 제어가능한 전류 소스(220)는, 제어 신호에 의해 스위치 온되는 경우에 전류를 생성하도록 설계된 스위치형 전류 소스이며, 상기 신호 에지 검출기 회로(210)에는, 상기 전류 펄스의 형상 및 지속기간 중 적어도 하나를 결정하는, 지속기간을 갖는 제어 신호 펄스를 생성하도록 설계된 펄스 생성기가 제공되는 것,
[c] 상기 신호 에지 검출기 회로(210)는 미분기인 것,
[d] 상기 제1 제어가능한 전류 소스(220)는, 상기 제1 전류 펄스(221)의 크기를 상기 회로의 입력(201)에서의 전압의 순간값에 비례하게 함으로써 상기 전압에 응답하는 것,
[e] 상기 제2 제어가능한 전류 소스(240)는, 트리거 신호의 수신 시에 미리 결정된 지속기간의 전류 펄스를 생성하도록 설계된 트리거가능한 전류 소스이며, 상기 비교기(230)의 출력은 상기 제2 제어가능한 전류 소스(240)의 트리거 입력에 연결되는 것,
[f] 상기 제2 제어가능한 전류 소스(240)는, 제어 신호에 의해 스위치 온되는 경우에 전류를 생성하도록 설계된 스위치형 전류 소스이며, 상기 비교기(230)는, 입력 전압이 상기 기준 신호(Vref)보다 낮은 동안 상기 제2 제어가능한 전류 소스(240)를 스위치 온하는 제어 신호 펄스를 생성하도록 설계되는 것,
[g] 상기 제2 제어가능한 전류 소스(240)는, 상기 입력 전압이 0에 도달하는 경우에 스위치 오프되는 것, 및
[h] 상기 제1 전류 소스(220)는 그 제1 전류 펄스(221)를 생성한 후에 자동으로 디스에이블되며, 제1 전류 소스(220)는 상기 비교기(230) 또는 상기 제2 전류 소스(240) 중 어느 하나로부터 인에이블 신호를 수신하는 것
중 하나 이상의 특징들을 더 갖는 전류 보정 회로.
디밍가능한 부하(L)를 구동하기 위한 구동기 어셈블리(100) - 상기 구동기 어셈블리는, 공급 라인(14)에 접속하기 위한 입력(101), 및 상기 디밍가능한 부하(L)에 접속하기 위한 출력(102)을 가짐 - 로서,
- 상기 어셈블리의 입력(101)에 접속된 입력(21)을 가지며, 상기 어셈블리의 출력(102)에 접속된 출력(22)을 갖는 부하 구동기(20); 및
- 상기 어셈블리의 입력(101)에 접속된 회로 입력(201)을 갖는 제1항 또는 제2항에 따른 전류 보정 회로(200)
를 포함하는 구동기 어셈블리.
제3항에 있어서,
상기 회로의 출력(202)은 상기 어셈블리의 출력(102)에 접속되는 구동기 어셈블리.
주전원(mains)에 접속하기 위한 입력(711)을 가지며, 절상(phase-cut) 디밍된 주전원(V_D)을 제공하기 위한 출력(712)을 갖는 디머(710)로서,
상기 디머의 출력(712)에 접속된 회로 입력(201)을 갖는 제1항 또는 제2항에 따른 전류 보정 회로(200)를 더 포함하는 디머.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제