KR101806057B1

KR101806057B1 - 데이터 채널 간섭 소거 방법 및 시스템

Info

Publication number: KR101806057B1
Application number: KR1020167006677A
Authority: KR
Inventors: 유 티안
Original assignee: 지티이 코포레이션; 세인칩스 테크놀로지 컴퍼니 리미티드
Priority date: 2013-08-14
Filing date: 2014-05-28
Publication date: 2017-12-07
Also published as: KR20160044520A; WO2014169881A1; EP3035577A4; CN104378172B; EP3035577A1; CN104378172A; US9705608B2; US20160182159A1; JP6698017B2; JP2016535522A

Abstract

본 발명은 데이터 채널 간섭 소거 방법을 개시하는바, 수신된 전송 블록 데이터에 대해 비트 레벨 채널 재부호화를 수행한 다음, 부호화된 상기 데이터와 다중화된 데이터 채널의 안테나 데이터에 대해 채널 추정을 수행하여 채널 추정 데이터를 얻는 단계; 상기 채널 추정 데이터를 이용하여, 부호화된 데이터에 대해 재구성 유닛을 단위로 하는 데이터 채널 재구성을 수행하는 단계; 및 얻어진 재구성된 데이터에서 안테나 데이터를 감산하여 간섭 소거를 완성하는 단계가 포함된다. 본 발명은 또한 데이터 채널 간섭 소거 시스템을 더 개시한다.

Description

데이터 채널 간섭 소거 방법 및 시스템{DATA CHANNEL INTERFERENCE CANCELLATION METHOD AND SYSTEM}

본 발명은 통신 분야에서의 간섭 제거 기술에 관한 것으로서, 광대역 코드분할다중접속(WCDMA, Wide-band Code Division Multiple Access)에서의 데이터 채널 간섭 소거 방법 및 시스템에 관한 것이다.

WCDMA 기술은 상이한 사용자가 동일한 시간에 동일한 주파수 포인트로 전파하고 상이한 사용자에 대한 구분이 상이한 부호화에 의해 실현되는 것이다. 구체적으로, 각 채널에 대해 직교 확산 인자 가변 코드(OVSF, Orthogonal Variable Spreading Factor codes)를 이용하여 확산을 수행하고, 스크램블링 코드를 이용하여 스크램블링을 수행하는바, OVSF 코드와 스크램블링 코드 중 하나만 상이하면 동일한 주파수 대역과 타임 슬롯 내의 상이한 채널을 구분할 수 있다.

다중접속 간섭(MAI, Multiple Access Interference)는 코드의 비직교성으로 인해 수신 단에서 기타 사용자의 간섭을 완전히 제거할 수 없는 현상이다. 사용자가 많을수록 MAI가 더 심각하다. 만약 어떤 수단을 통해 일부 채널의 정보 비트가 정확하게 복조되어 해당 일부 채널의 파형이 형성되면 이 파형이 기타 복조되지 않은 사용자에 대해서는 바로 간섭이다. 그렇다면, 상응하게 전체 수신 파형에서 간섭을 제거한 다음, 다시 깨끗한 신호에 대해 복조 또는 재복조를 수행하면 보다 정확한 결과를 획득할 수 있는바 간섭을 제거하고 재복조하는 과정을 바로 간섭 소거라 한다.

현재, 데이터 채널 소거 관련 기술은 간섭 소거의 국부적인 실현에만 기반한다. 예를 들면 간섭 소거에서의 재구성 장치에만 관련되거나, 또는 간섭 소거 알고리즘의 향상에만 관련되거나, 또는 어느 측면에서의 간섭 제거의 응용에만 관련되며, 채널 재부호화, 채널 추정, 채널 재구성의 전반적인 프로세스에 대한 관련 연구에는 관련되지 않는다.

이를 감안한 본 발명의 실시예는 데이터 채널 간섭 소거 방법 및 시스템을 제공함으로써 데이터 채널 간섭 소거의 전체적인 처리 프로세스에 대한 최적화를 실현할 수 있어 소거 효율과 자원 이용률을 향상시키고자 한다.

본 발명에 따른 실시예의 기술 방안은 아래와 같이 실현된다.

본 발명에 따른 실시예는 데이터 채널 간섭 소거 방법을 제공하는바, 상기 방법에는,

수신된 전송 블록 데이터에 대해 비트 레벨 채널 재부호화를 수행하고 부호화된 데이터와 다중화된 데이터 채널의 안테나 데이터에 대해 채널 추정을 수행하여 채널 추정 데이터를 얻는 단계;

상기 채널 추정 데이터를 이용하여 부호화된 데이터에 대해 재구성 유닛을 단위로 하는 데이터 채널 재구성을 수행하는 단계; 및

얻어진 재구성된 데이터에서 안테나 데이터를 감산하여 간섭 소거를 완성하는 단계가 포함된다.

상기 방안에서, 상기 방법에는 안테나 쌍을 구성한 안테나에 상이한 주파수 오프셋 파라미터를 송신하는 단계가 더 포함된다.

상기 방안에서, 상기 데이터 채널 재구성을 수행함에 있어서, 경로 에너지에 따라 보다 큰 에너지를 갖는 경로를 우선적으로 선택하여 재구성을 수행한다.

상기 방안에서, 상기 비트 레벨 채널 재부호화에는,

Turbo 부호화 방식을 이용하여, 수신된 전송 블록 데이터에 대해 부호화를 수행하여 Turbo 부호화 데이터를 얻는 단계; Turbo 부호화 데이터에 대해 제1차 FIFO 버퍼링을 수행하는 단계; 제1차로 버퍼링된 데이터에 대해 레이트 매칭을 수행한 후 제2차 FIFO 버퍼링을 수행하는 단계; 제2차 버퍼링된 데이터에 대해 비트 수집을 수행한 후 제3차 FIFO 버퍼링을 수행하는 단계; 및 제3차 버퍼링된 데이터에 대해 2차 인터리빙 처리를 수행하여 재부호화된 데이터와 인터리빙 주소를 출력하는 단계가 포함된다.

상기 방안에서, 상기 2차 인터리빙 처리에는,

우선 인터리빙 패턴에 대해 행열 변환을 수행하여 현재 부호화된 데이터가 저장되어야 할 인터리빙 주소를 산출하는 단계;

비트 수집 후의 데이터를 출력하고 상기 데이터를 산출된 저장 주소에 따라 RAM에 기입하는 단계; 및

인터리빙된 상기 데이터가 필요할 때 RAM 내에 저장된 데이터를 순차적으로 독출하여 인터리빙을 실현하는 단계가 포함된다.

상기 방안에서, 상기 부호화된 데이터와 다중화된 데이터 채널의 안테나 데이터에 대해 채널 추정을 수행하는 단계에는,

데이터 패킷 파라미터를 수신하고 데이터 패킷 파라미터를 수신한 후 안테나 데이터를 요청하고, 획득된 안테나 데이터에 대해 안테나 데이터 칩 레벨 처리를 수행한 후 안테나 데이터 심볼 레벨 처리를 수행하고, 처리된 데이터 채널 안테나 데이터와 제어 채널 안테나 데이터를 병행으로 출력하고, 상기 데이터 채널 안테나 데이터에 대해 실시간 데이터 채널 필터링 처리를 수행하는 단계; 및

하나의 완전한 데이터 패킷을 수신한 후, 제어 채널 진폭 오프셋 추정을 가동하여 제어 채널의 진폭 오프셋 추정을 시작하고, 제어 채널 진폭 오프셋을 산출한 후, 데이터 채널 필터링 결과를 독출하여 비트 슬라이드 처리를 수행하여 데이터 채널의 채널 추정 값을 획득하며 획득된 채널 추정 값과 제어 채널 진폭 오프셋을 곱셈하여 제어 채널의 채널 추정 값을 획득하는 단계가 포함된다.

상기 방안에서, 상기 데이터 채널 재구성에서 재구성 충돌이 발생할 경우, 상기 방법에는,

필터링된 데이터가 필터링 데이터 브랜치 처리를 거친 후 두 경로로 나누어 현재 사용자 데이터와 바로 이전 사용자 데이터를 출력하되, 인접한 두 사용자 데이터의 시간 지연 간격은 데이터 충돌 윈도우 길이와 같은 단계;

상기 현재 사용자 데이터, 상기 바로 이전 사용자 데이터 및 오리지널 재구성 데이터에 대해 누적, 오버 플로우, 비트 슬라이드 처리 연산을 수행하여 재구성 연산 결과 데이터를 획득하는 단계; 및

상기 재구성 연산 결과 데이터를 저장하되 각 사용자가 하나의 주소 필드 공간을 차지하고 시스템 시간의 선후 순서에 따라 재구성 RAM 주소가 순차적으로 체증되는 단계가 더 포함된다.

상기 방안에서, 상기 재구성 RAM에 대한 독출 기입 제어에는,

현재 재구성 데이터에 대응되는 시스템 시간 및 사용자 오프셋에 따라, 재구성 RAM의 해당 위치에서 그에 상응하는 오리지널 재구성 데이터를 독출한 후, 재구성 RAM의 독출 데이터에 대해 재구성 연산을 수행하고 업데이트된 재구성 데이터를 재구성 RAM의 상응하는 위치에 전송하여 기존의 재구성 결과 데이터를 업데이트하는 단계가 포함된다.

본 발명의 실시예는 또한 데이터 채널 간섭 소거 시스템을 더 제공하는바, 상기 시스템에는 제어 모듈, 비트 레벨 채널 재부호화 모듈, 데이터 채널 기반의 채널 추정 모듈 및 데이터 채널 재구성 모듈이 포함되는바,

상기 제어 모듈은, 각 기능의 실행 모듈에 대한 제어를 담당하고 필요 시에 비트 레벨 채널 재부호화 모듈, 데이터 채널 기반의 채널 추정 모듈 및 데이터 채널 재구성 모듈의 가동을 트리거링하도록 구성되며,

상기 비트 레벨 채널 재부호화 모듈은, 수신된 전송 블록 데이터에 대해 비트 레벨 채널 재부호화를 수행하고 얻어진 부호화된 데이터를 데이터 채널 기반의 채널 추정 모듈과 데이터 채널 재구성 모듈에 송신하도록 구성되며,

상기 데이터 채널 기반의 채널 추정 모듈은, 상기 부호화된 데이터와 다중화된 데이터 채널의 안테나 데이터에 대해 채널 추정을 수행하고 얻어진 채널 추정 데이터를 데이터 채널 재구성 모듈에 송신하도록 구성되며,

상기 데이터 채널 재구성 모듈은, 상기 채널 추정 데이터를 이용하여 상기 부호화된 데이터에 대해 재구성 유닛을 단위로 하는 데이터 채널 재구성을 수행하고 얻어진 재구성된 데이터에서 안테나 데이터를 감산하여 간섭 소거를 완성하도록 구성된다.

상기 방안에서, 상기 제어 모듈은 또한 안테나 쌍을 구성한 안테나에 상이한 주파수 오프셋 파라미터를 송신하도록 구성된다.

상기 방안에서, 상기 데이터 채널 재구성 모듈이 데이터 채널 재구성을 수행함에 있어서, 상기 데이터 채널 재구성 모듈이 경로 에너지에 따라 보다 큰 에너지를 갖는 경로를 우선적으로 선택하여 재구성을 수행한다.

상기 방안에서, 상기 비트 레벨 채널 재부호화 모듈에는, Turbo 부호화 모듈, 복수의 FIFO 버퍼, 레이트 매칭 모듈, 비트 수집 모듈 및 2차 인터리빙 모듈이 포함되며,

상기 Turbo 부호화 모듈은, Turbo 부호화 방식을 이용하여, 수신된 전송 블록 데이터에 대해 부호화를 수행하여 Turbo 부호화 데이터를 얻도록 구성되며,

상기 복수의 FIFO 버퍼는, Turbo 부호화 데이터를 버퍼링하고 레이트 매칭 후의 데이터를 버퍼링하고 비트 수집 후의 데이터를 버퍼링하도록 구성되며,

상기 레이트 매칭 모듈은, 각 비트와 전송 채널을 매칭하고 중복시킬지 아니면 펑처링할지를 확인하도록 구성되며,

상기 비트 수집 모듈은 부호화된 비트 데이터를 수집하도록 구성되며,

상기 2차 인터리빙 모듈은, 수신된 FIFO 버퍼링 데이터에 대해 2차 인터리빙 처리를 수행하고 재부호화된 데이터와 인터리빙 주소를 출력하도록 구성된다.

상기 방안에서, 상기 비트 레벨 채널 재부호화 모듈 내의 2차 인터리빙 모듈은, 우선 인터리빙 패턴에 대해 행열 변환을 수행하여 현재 부호화된 데이터가 저장되어야 할 인터리빙 주소를 미리 산출하고 비트 수집 후의 데이터를 출력하는 동시에 해당 데이터를 산출된 저장 주소에 따라 RAM에 기입하고 해당 인터리빙된 데이터가 필요할 때 RAM를 순차적으로 독출함으로써 인터리빙을 실현하도록 구성된다.

상기 방안에서, 상기 데이터 채널 기반의 채널 추정 모듈에는, 안테나 데이터 칩 레벨 처리 모듈, 안테나 데이터 심볼 레벨 처리 모듈, 데이터 채널 필터링 모듈 및 제어 채널 진폭 오프셋 추정 모듈이 포함되며,

상기 안테나 데이터 칩 레벨 처리 모듈은, 데이터 패킷 파라미터를 수신하고 데이터 패킷 파라미터를 수신한 후 안테나 데이터를 요청하고 상기 안테나 데이터에 대해 안테나 데이터 칩 레벨 처리를 수행한 후 안테나 데이터 심볼 레벨 처리 모듈에 송신하도록 구성되며,

상기 안테나 데이터 심볼 레벨 처리 모듈은, 상기 안테나 데이터 칩 레벨 처리 모듈에 의해 처리된 데이터에 대해 심볼 레벨 처리를 수행하고, 처리된 데이터 채널 안테나 데이터와 제어 채널 안테나 데이터를 병행으로 출력하도록 구성되며,

상기 데이터 채널 필터링 모듈은, 상기 데이터 채널 안테나 데이터에 대해 실시간 데이터 채널 필터링 처리를 수행하도록 구성되며,

상기 제어 채널 진폭 오프셋 추정 모듈은, 하나의 완전한 데이터 패킷을 수신한 후 제어 채널 진폭 오프셋 추정을 가동하여 제어 채널의 진폭 오프셋 추정을 시작하고 제어 채널 진폭 오프셋을 산출한 후 데이터 채널 필터링 결과를 독출하여 비트 슬라이드 처리를 수행하여 데이터 채널의 채널 추정 값을 획득하고, 상기 데이터 채널의 채널 추정 값과 제어 채널 진폭 오프셋을 곱셈하여 제어 채널의 채널 추정 값을 획득하도록 구성된다.

상기 방안에서, 상기 데이터 채널 재구성 모듈에는 재구성 누적 모듈이 포함되며, 상기 재구성 누적 모듈에는, 필터링 데이터 브랜치 처리 모듈, 재구성 연산 처리 모듈 및 재구성 데이터 저장 모듈이 포함되며,

상기 필터링 데이터 브랜치 처리 모듈은, 필터링된 데이터를 수신한 다음 두 경로로 나누어 현재 사용자 데이터와 바로 이전 사용자 데이터를 출력하도록 구성되되, 인접한 두 사용자 데이터의 시간 지연 간격은 데이터 충돌 윈도우 길이와 같으며,

상기 재구성 연산 처리 모듈은, 재구성 연산을 수행하되, 상기 현재 사용자 데이터, 상기 바로 이전 사용자 데이터 및 오리지널 재구성 데이터에 대해 누적, 오버 플로우, 비트 슬라이드 처리 연산을 수행하여 재구성 연산 결과 데이터를 획득하도록 구성되며,

상기 재구성 데이터 저장 모듈은, 상기 재구성 연산 결과 데이터를 저장하도록 구성되되, 각 사용자가 하나의 주소 필드 공간을 차지하고 시스템 시간의 선후 순서에 따라 재구성 RAM 주소가 순차적으로 체증된다.

상기 방안에서, 상기 재구성 누적 모듈에는 재구성 RAM에 대해 독출 기입 제어를 수행하도록 구성되는 재구성 데이터 독출 기입 제어 모듈이 더 포함되며,

상기 재구성 RAM에 대해 독출 기입 제어를 수행함에 있어서, 현재 재구성 데이터에 대응되는 시스템 시간 및 사용자 오프셋에 따라 재구성 RAM의 해당 위치에서 그에 상응하는 오리지널 재구성 데이터를 독출한 다음 재구성 RAM의 독출된 데이터에 대해 재구성 연산을 수행하고 업데이트된 재구성 데이터를 재구성 RAM의 상응한 위치에 전송하여 기존의 재구성 결과 데이터를 업데이트한다.

상기 제어 모듈, 상기 비트 레벨 채널 재부호화 모듈, 상기 데이터 채널 기반의 채널 추정 모듈, 상기 데이터 채널 재구성 모듈, 상기 Turbo 부호화 모듈, 상기 복수의 FIFO 버퍼, 상기 레이트 매칭 모듈, 상기 비트 수집 모듈, 상기 2차 인터리빙 모듈, 상기 안테나 데이터 칩 레벨 처리 모듈, 상기 안테나 데이터 심볼 레벨 처리 모듈, 상기 데이터 채널 필터링 모듈, 상기 제어 채널 진폭 오프셋 추정 모듈, 상기 재구성 누적 모듈, 상기 필터링 데이터 브랜치 처리 모듈, 상기 재구성 연산 처리 모듈, 상기 재구성 데이터 저장 모듈 및 상기 재구성 데이터 독출 기입 제어 모듈이 처리를 실행함에 있어서, 중앙 처리 장치(CPU, Central Processing Unit), 데이터 신호 프로세서(DSP, Digital Signal Processor) 또는 필드 프로그래머블 게이트 어레이(FPGA, Field-Programmable Gate Array)를 이용하여 실현한다.

본 발명에 따른 실시예에 의해 제공되는 데이터 채널 간섭 소거 방법 및 시스템은 WCDMA 업링크 전용 데이터 채널 간섭 소거에서 비트 레벨 채널 재부호화, 데이터 채널 기반의 채널 추정 및 데이터 채널 재구성을 포함하는 전반 간섭 소거 프로세스에 관련된다. 비트 레벨 채널 재부호화 과정은 완전 파이프라인 방식을 적용하여 부호화 효율이 이론적 최적값에 달하도록 한다.

데이터 채널 기반의 채널 추정 과정은 데이터 채널의 안테나 데이터에 기반하여 채널 추정 값을 산출하고 다중화된 데이터 채널의 안테나 데이터에 대하여 채널 추정을 수행함으로써 무선 자원의 이용률을 향상시킬 수 있고 보다 정확하게 채널 상황을 반영하고 계산 정밀도를 향상시킬 수 있다.

데이터 채널 재구성 과정은 합리적인 크기의 재구성 유닛(Reconstruction Unit, RU)를 단위로 하는 재구성 처리를 수행하고 하나의 RU의 재구성을 완성하면 바로 직접 간섭 소거를 수행할 수 있고 대기할 필요가 없으므로 소거 효율을 크게 향상시킬 수 있다. 또한 안테나 쌍을 구성한 안테나가 상이한 주파수 오프셋 파라미터를 갖고 안테나 쌍의 두 안테나가 분리될 수 있으므로 채널 재구성 과정이 안테나 쌍에 대한 제한을 해제시켜 안테나 배치 순서가 임의로 될 수 있고 쌍을 구성할 필요가 없으며, 채널 재구성 과정이 경로 에너지에 따라 보다 큰 에너지를 갖는 경로를 우선적으로 선택하여 재구성을 수행하고 규정보다 작은 에너지를 갖는 경로에 대해 재구성을 수행하지 않으므로 응용 시나리오를 확장하고 재구성 소거 효익을 향상시킬 수 있을 뿐만 아니라 하드웨어 자원 이용률도 향상시킬 수 있다. 채널 재구성 과정이 최대 성능을 유지하는 상황에서 제어 복잡도와 칩 면적 원가 소모를 낮추는 방법을 적용함으로써 재구성 연산에서 인접한 사용자 데이터에 발생되는 데이터 충돌 문제를 해결할 수 있어 안테나 재구성 순서를 자유롭게 설정할 수 있으며, 여기서 안테나 데이터는 복수의 단일 사용자 에너지 파형의 누적 합계로 간주할 수 있다.

또한, 비트 레벨 채널 재부호화, 데이터 채널 기반의 채널 추정 및 데이터 채널 재구성 등 세 단계는 모두 고효율적인 시분할 멀티플렉싱 코어 연산 유닛을 이용하여 자원 이용률을 한 단계 더 향상시키고 원가를 낮춘다.

도1은 본 발명에 따른 실시예에서의 데이터 채널 간섭 소거 방법의 처리 흐름 예시도이다.
도2는 본 발명에 따른 실시예에서의 비트 레벨 채널 재부호화 처리 흐름 예시도이다.
도3은 본 발명에 따른 실시예에서의 2차 인터리빙 처리 흐름 예시도이다.
도4는 발명에 따른 실시예에서의 데이터 채널 기반의 채널 추정 처리 흐름 예시도이다.
도5는 본 발명에 따른 실시예에서의 데이터 채널 재구성 처리 흐름 예시도이다.
도6은 본 발명에 따른 실시예에서의 재구성 충돌 해결 처리 흐름 예시도이다.
도7은 본 발명에 따른 실시예에서의 데이터 채널 간섭 소거 시스템의 구조 구성 예시도이다.
도8은 본 발명에 따른 실시예에서의 비트 레벨 채널 재부호화 모듈의 구조 구성 예시도이다.
도9는 본 발명에 따른 실시예에서의 데이터 채널 기반의 채널 추정 모듈의 구조 구성 예시도이다.
도10은 본 발명에 따른 실시예에서의 데이터 채널 재구성 모듈의 구조 구성 예시도이다.
도11은 본 발명에 따른 실시예에서의 재구성 충돌을 해결하는 재구성 누적 모듈의 구조 구성 예시도이다.

본 발명에 따른 실시예에 있어서, 안테나 쌍을 구성하는 안테나에 상이한 주파수 오프셋 파라미터를 송신하고 재구성 유닛을 단위로 하여 데이터 채널에 대한 재구성을 수행한 다음 얻어진 재구성된 데이터에서 안테나 데이터를 감산하여 간섭 소거를 완성한다.

여기서, 상기 데이터 채널에 대한 재구성을 수행함에 있어서 경로 에너지에 따라 보다 큰 에너지를 갖는 경로를 우선적으로 선택하여 재구성을 수행한다.

바람직하게, 채널 부호화 시에 완전 파이프라인 방식의 비트 레벨 채널 재부호화를 적용하고, 채널 추정 시에 데이터 채널의 안테나 데이터에 기반하여 채널 추정 값을 계산하고 데이터 채널의 안테나 데이터의 다중화(multiplexing)에 의해 채널 추정을 수행하는 방식을 적용한다.

아래에 첨부된 도면 및 구체적인 실시예에 결부시켜 본 발명에 대해 더 상세히 설명한다.

도1은 본 발명에 따른 실시예에서의 데이터 채널 간섭 소거 방법의 처리 흐름 예시도이다. 도1에 도시된 바와 같이 본 발명에 따른 실시예의 데이터 채널 간섭 소거 방법에는 다음과 같은 단계들이 포함된다.

단계 101: 수신된 전송 블록 데이터에 대해 비트 레벨 채널 재부호화를 수행한 다음, 부호화된 상기 데이터와 다중화된 데이터 채널의 안테나 데이터에 대해 채널 추정을 수행하여 채널 추정 데이터를 얻는다.

여기서, 비트 레벨 채널 재부호화를 구체적으로 어떻게 완성하는지는 종래기술에 속하므로 상세한 설명을 생략한다.

여기서, 상기 다중화된 데이터 채널의 안테나 데이터는 외부로부터 입력되며, 상기 데이터 채널은 주로 향상된 전용 채널(E-DCH, Enhanced Dedicated Channel)이며, 향상된 전용 물리 데이터 채널(EDPDCH, Enhanced Dedicated Physical Data Channel) 및 향상된 전용 물리 제어 채널(EDPCCH, Enhanced Dedicated Physical Control Channel)이 포함된다.

단계 102: 상기 채널 추정 데이터를 이용하여 부호화된 데이터에 대해 재구성 유닛을 단위로 하는 데이터 채널 재구성을 수행한다.

본 단계에서, 상기 데이터 채널 재구성을 수행함에 있어서, 경로 에너지에 따라 보다 큰 에너지를 갖는 경로를 우선적으로 선택하여 재구성을 수행한다.

본 발명에 따른 실시예에 있어서, 안테나 쌍을 구성한 안테나에 상이한 주파수 오프셋 파라미터를 송신하므로 한 세트의 안테나 쌍의 각 안테나는 상이한 셀에 분리되어 속할 수 있으며 종래기술과 같이 한 세트의 안테나 쌍이 반드시 특정된 셀에 한정되는 것은 아니다. 즉, 본 발명에 따른 실시예에서의 한 세트의 안테나 쌍의 두 안테나는 분리될 수 있어 안테나 쌍에 대한 제한을 해제시켜 안테나를 자유롭게 배치할 수 있다.

본 발명에 따른 실시예에서, 데이터 채널 재구성은 RU를 단위로 하는 재구성을 수행하며 사용자를 단위로 하는 종래기술과 같은 재구성을 수행하지 않으며, 소위 RU는 일정한 시간 내의 모든 사용자 데이터를 의미한다.

복수의 사용자 그룹 내의 복수의 사용자의 경우, 우선 하나의 사용자 그룹 내의 각 사용자의 첫 번째 RU에 대해 재구성을 수행하고, 하나의 사용자의 첫 번째 RU의 재구성을 완성한 후 다음 사용자의 첫 번째 RU를 처리하며 현재 사용자 그룹의 모든 첫 번째 RU의 재구성을 완성할 때까지 지속되며, 이때 하나의 RU의 재구성을 완성한 후 바로 직접 간섭 소거를 수행할 수 있으며 대기할 필요가 없다. 그 뒤로 해당 사용자 그룹 내의 각 사용자의 두 번째 RU를 계속하여 처리하며 현재 사용자 그룹의 모든 사용자의 모든 RU에 대한 처리를 완성할 때까지 지속된 후, 다음 사용자 그룹을 처리한다. 이로써 하나의 RU의 재구성을 완성하면 바로 직접 간섭 소거를 수행할 수 있고 대기할 필요가 없으므로, 종래기술에서의 전통적인 실현 방법에서 사용자를 단위로 하는 재구성 처리를 수행하는 경우에 복수의 사용자가 한 단락의 안테나 데이터를 공용함으로써 초래하게 되는 낮은 소거 효율을 방지한다.

본 발명에 따른 실시예에서, 데이터 채널 재구성은 경로 에너지에 따라 보다 큰 에너지를 갖는 경로를 우선적으로 선택하여 재구성을 수행하고 규정보다 작은 에너지를 갖는 경로에 대해 재구성을 수행하지 않음으로써 재구성 소거 효익과 하드웨어 자원 이용률을 향상시킬 수 있다.

단계 103: 얻어진 재구성된 데이터에서 안테나 데이터를 감산하여 간섭 소거를 완성한다.

도1에 도시된 처리 흐름에는 안테나 쌍을 구성한 안테나에 상이한 주파수 오프셋 파라미터를 송신하는 단계가 더 포함될 수 있다.

여기서, 상기 안테나 데이터는 외부로부터 입력된다.

도2는 본 발명에 따른 실시예에서의 비트 레벨 채널 재부호화 처리의 흐름 예시도이다. 도2에 도시된 바와 같이, 본 발명에 따른 실시예의 비트 레벨 채널 재부호화 처리 흐름에는 다음과 같은 단계들이 포함된다.

단계 201: 수신된 전송 블록 데이터에 대해 Turbo 부호화를 수행한 후 제1차 FIFO 버퍼링을 수행한다.

단계 202: 단계 201에서 버퍼링된 데이터에 대해 레이트 매칭을 수행한 후 제2차 FIFO 버퍼링을 수행한다.

단계 203: 단계 202에서 버퍼링된 데이터에 대해 비트 수집을 수행한 후 제3차 FIFO 버퍼링을 수행한다.

단계 204: 단계 203에서 버퍼링된 데이터에 대해 2차 인터리빙 처리를 수행하고 재부호화된 데이터와 인터리빙 주소를 출력한다.

본 발명에 따른 실시예에 있어서, 단계 201 내지 단계 203의 3차례의 FIFO 버퍼링 과정은 모두 FIFO의 엠티 및 풀 신호(empty and full signals)를 이용하여 파이프라인 제어를 수행하며, 구체적으로 FIFO 엠티 및 풀 신호를 이용하여 버퍼 기입 및 독출의 파이프라인 제어를 수행한다.

상기 처리 과정에서 보다시피, 비트 레벨 채널 부호화는 주로 Turbo 부호화, 레이트 매칭, 비트 수집 및 2차 인터리빙 등 4개의 처리 절차로 구성되며, 본 발명에 따른 실시예에 있어서, 각 처리 절차 내부에서 모두 완전 파이프라인 방식의 동작(complete pipeline operation)을 적용하며, 이로써 부호화 효율을 향상시키고 부호화 시간 지연을 줄일 수 있다.

바람직하게, Turbo 부호화와 레이트 매칭 사이, 레이트 매칭과 Bit 수집 사이, 비트 수집과 2차 인터리빙 사이에서 모두 FIFO 버퍼링을 적용하며, FIFO의 엠티 및 풀 신호를 파이프라인 제어 신호로 이용하여 전후 스테이지의 모듈 사이의 결합도를 향상시키고 전반 비트 레벨 채널 부호화의 완전 파이프라인 방식을 실현될 수 있도록 한다.

도3은 본 발명에 따른 실시예에서의 2차 인터리빙 처리의 흐름 예시도이다. 도3에 도시된 바와 같이, 본 발명에 따른 실시예의 2차 인터리빙 처리 흐름에는 다음과 같은 단계들이 포함된다.

단계 301: 인터리빙 패턴에 대해 행열 변환을 수행하여 현재 부호화된 데이터가 저장되어야 할 인터리빙 주소를 산출한다.

여기서, 상기 인터리빙 패턴은 이미 존재하고 있는 것이다.

단계 302: 비트 수집 후의 데이터를 출력하고 해당 데이터를 산출된 저장 주소에 따라 랜덤 액세스 메모리(RAM, Random Access Memory)에 기입한다.

여기서, 산출된 저장 주소에 RAM을 기입하는 것은 기입 주소가 인터리빙 계산 후의 저장 주소이고 bit를 단위로 순차적으로 기입하는 것을 의미하며, 상기 RAM는 2차 인터리빙 처리를 완성하는 모듈 내에 위치된다.

단계 303: 해당 인터리빙된 데이터가 필요할 때 RAM 내에 저장된 데이터를 순차적으로 독출하여 인터리빙을 실현한다.

여기서, 순차적으로 RAM을 독출하는 것은, 독출 주소가 순차적으로 체증하며 32bit를 단위로 하여 독출하는 것이다.

도4는 본 발명에 따른 실시예에서의 데이터 채널 기반의 채널 추정 처리의 흐름 예시도이다. 도4에 도시된 바와 같이, 본 발명에 따른 실시예의 데이터 채널 기반의 채널 추정 처리 흐름에는 다음과 같은 단계들이 포함된다.

단계 401: 데이터 패킷 파라미터를 수신하고 데이터 패킷 파라미터를 수신한 후 안테나 데이터를 요청한다.

여기서, 채널 추정 처리를 수행하는 모듈은 자신의 상위 모듈로부터 여러 가지 데이터 패킷 파라미터를 수신한 다음 자신의 상위 모듈에 관련 안테나 데이터를 요청한다.

단계 402: 획득된 안테나 데이터에 대해 안테나 데이터 칩 레벨 처리를 수행한 후 안테나 데이터 심볼 레벨 처리를 수행한다.

여기서, 상기 안테나 데이터 칩(chip) 레벨 처리는, 디스크램블링 및 역확산의 샘플링 번호에 따라 안테나 데이터에 대응되는 업샘플링 샘플 포인트를 계산한 후, 산출된 샘플 포인트에 대해 디스크램블링 및 역확산을 수행하는 것이며, 데이터 채널과 제어 채널의 확산 인자가 상이하므로 안테나 데이터가 디스크램블링 및 역확산을 거친 후 데이터 채널과 제어 채널 등 두 경로로 분리된다.

상기 심볼 레벨 처리는, 칩 레벨 처리 후 출력되는 1chip 안테나 데이터를 점차로(step by step) 256chip까지 누적하되 누적을 완성한 후 우선 출력된 1chip 안테나 데이터를 2chip까지 누적하고 탈분극 처리를 수행한 다음 이를 32chip까지 누적하여 주파수 오프셋 보상을 수행하고 마지막으로 이를 256chip까지 누적하여 정규화 처리를 수행함으로써 전반적인 심볼 레벨 처리 과정을 완성하는 것이며, 여기서 데이터 채널과 제어 채널은 병행으로 처리된다.

본 발명에 따른 실시예에 있어서, 데이터 채널의 안테나 데이터를 직접 이용하여 데이터 채널의 채널 추정 값을 계산함으로써 보다 정확하게 채널 상황을 반영하고 계산 정밀도를 향상시킬 수 있다.

단계 403: 처리된 데이터 채널 안테나 데이터와 제어 채널 안테나 데이터를 병행으로 출력한다.

단계 404: 단계 403의 데이터 채널 안테나 데이터에 대해 실시간 데이터 채널 필터링 처리를 수행한다.

단계 405: 하나의 완전한 데이터 패킷을 수신한 후, 제어 채널 진폭 오프셋 추정을 가동하여 제어 채널의 진폭 오프셋 추정을 시작한다.

단계 406: 제어 채널 진폭 오프셋을 산출한 후, 데이터 채널 필터링 결과를 독출하여 비트 슬라이드 처리를 수행하여 데이터 채널의 채널 추정 값을 획득하며 획득된 채널 추정 값과 제어 채널 진폭 오프셋을 곱셈하여 제어 채널의 채널 추정 값을 획득한다.

본 발명에 따른 실시예에 있어서, 단계 401 내지 단계 403의 처리 과정은 실제 응용에 있어서 전 처리 과정에 속하고, 단계 404 내지 단계 406의 처리 과정은 실제 응용에 있어서 후 처리 과정에 속한다.

도5는 본 발명에 따른 실시예에서의 데이터 채널 재구성 처리의 흐름 예시도이다. 도5에 도시된 바와 같이, 본 발명에 따른 실시예의 데이터 채널 재구성 처리 흐름에는 다음과 같은 단계들이 포함된다.

단계 501: 채널 추정 데이터에 대해 주파수 오프셋 보상 처리를 수행하고, 필터링 계수를 설정하여 필터링 대상 데이터를 획득한다.

단계 502: 부호화된 데이터에 대해 확산, 스크램블링 및 배럴 시프트 처리를 수행하여 필터링 대상 데이터를 획득한다.

단계 503: 단계 501과 단계 502에서 획득된 필터링 대상 데이터에 대해 RC 필터링 처리를 수행한다.

단계 504: 단계 503의 필터링 데이터에 대해 재구성 누적을 수행하여 얻어진 재구성된 데이터를 하위에 송신하여 안테나 데이터를 감산하여 간섭 소거 프로세스를 완성한다.

단계 504의 재구성 누적 과정에 있어서, 만약 인접한 사용자가 동시에 RAM 내의 동일한 하나의 주소에 데이터를 기입하면 데이터 충돌 문제가 발생한다. 본 발명에 따른 실시예에서는 최대 성능을 유지하는 상황에서 제어 복잡도와 칩 면적 원가 소모를 낮추는 방법을 적용하여 재구성 연산 과정에서 인접한 사용자 데이터에 발생되는 데이터 충돌 문제를 해결하는바, 구체적인 처리 흐름은 도6에 도시된 바와 같다.

도6은 본 발명에 따른 실시예에서 재구성 충돌을 해결하는 처리 흐름 예시도이다. 도6에 도시된 바와 같이 본 발명에 따른 실시예의 재구성 충돌 해결 처리 흐름에는 다음과 같은 단계들이 포함된다.

단계 601: 필터링된 데이터가 필터링 데이터 브랜치 처리를 거친 후 두 경로로 나누어 현재 사용자 데이터와 바로 이전 사용자 데이터를 출력하되, 인접한 두 사용자 데이터의 시간 지연 간격은 데이터 충돌 윈도우 길이와 같다.

단계 602: 현재 사용자 데이터, 상기 바로 이전 사용자 데이터 및 오리지널 재구성 데이터에 대해 누적, 오버 플로우, 비트 슬라이드 처리 연산을 수행하여 재구성 연산 결과 데이터를 획득한다.

여기서, 인접한 사용자의 병행 연산을 수행해야 하므로 입력된 사용자 데이터가 때로는 두 경로일 수 있는바 현재 사용자 데이터와 바로 이전 사용자 데이터가 포함되며 오리지널 재구성 데이터까지 합치면 연산 유닛이 세 경로 입력의 덧셈 연산을 지원해야 한다.

단계 603: 단계 602에서 획득된 재구성 연산 결과 데이터를 저장하되, 각 사용자가 하나의 주소 필드 공간을 차지하고 시스템 시간의 선후 순서에 따라 재구성 RAM 주소가 순차적으로 체증된다.

단계 604: 단계 603의 재구성 RAM에 대해 독출 기입 제어를 수행하되, 현재 재구성 데이터에 대응되는 시스템 시간 및 사용자 오프셋에 따라, 재구성 RAM의 해당 위치에서 그에 상응하는 오리지널 재구성 데이터를 독출한 후, 재구성 RAM의 독출 데이터에 대해 재구성 연산을 수행하고 업데이트된 재구성 데이터를 재구성 RAM의 상응하는 위치에 전송하여 기존의 재구성 결과 데이터를 업데이트한다.

여기서, 단계 604에서, 상기 재구성 RAM의 독출 데이터에 대한 재구성 연산의 수행은 바로 오리지널 재구성 데이터에 대한 재구성 연산이며, 상기 업데이트된 재구성 데이터는 바로 재구성 연산의 출력 결과이다.

도7은 본 발명에 따른 실시예에서의 데이터 채널 간섭 소거 시스템의 구조 구성 예시도이다. 도7에 도시된 바와 같이, 본 발명에 따른 데이터 채널 간섭 소거 시스템에는 제어 모듈(71), 비트 레벨 채널 재부호화 모듈(72), 데이터 채널 기반의 채널 추정 모듈(73) 및 데이터 채널 재구성 모듈(74)이 포함된다.

상기 제어 모듈(71)은, 각 기능의 실행 모듈에 대한 제어를 담당하고 필요 시에 비트 레벨 채널 재부호화 모듈(72), 데이터 채널 기반의 채널 추정 모듈(73) 및 데이터 채널 재구성 모듈(74)을 가동하여 상응한 동작을 실행하게끔 트리거링하도록 구성된다.

상기 비트 레벨 채널 재부호화 모듈(72)은, 수신된 전송 블록 데이터에 대해 비트 레벨 채널 재부호화를 수행하고 획득된 부호화된 데이터를 데이터 채널 기반의 채널 추정 모듈(73)과 데이터 채널 재구성 모듈(74)에 송신하도록 구성된다.

상기 데이터 채널 기반의 채널 추정 모듈(73)은, 상기 부호화된 데이터와 다중화된 데이터 채널의 안테나 데이터에 대해 채널 추정을 수행하고 획득된 채널 추정 데이터를 데이터 채널 재구성 모듈(74)에 송신하도록 구성된다.

상기 데이터 채널 재구성 모듈(74)은, 상기 채널 추정 데이터를 이용하여 상기 부호화된 데이터에 대해 재구성 유닛을 단위로 하는 데이터 채널 재구성을 수행하고 얻어진 재구성된 데이터에서 안테나 데이터를 감산하여 간섭 소거를 완성하도록 구성된다.

여기서, 상기 데이터 채널 재구성을 수행함에 있어서, 제어 모듈(71)이 상기 데이터 채널 재구성 모듈(74)로 하여금 경로 에너지에 따라 보다 큰 에너지를 갖는 경로를 우선적으로 선택하여 재구성을 수행하도록 제어한다.

본 발명에 따른 실시예에 있어서, 상기 제어 모듈(71)은 또한 안테나 쌍을 구성한 안테나에 상이한 주파수 오프셋 파라미터를 송신하도록 구성된다.

도8은 본 발명의 실시예에서의 비트 레벨 채널 재부호화 모듈의 구조 구성 예시도이다. 도8에 도시된 바와 같이, 본 발명에 따른 비트 레벨 채널 재부호화 모듈(72)에는 Turbo 부호화 모듈(81), 복수의 FIFO 버퍼(82), 레이트 매칭 모듈(83), 비트 수집 모듈(84) 및 2차 인터리빙 모듈(85)이 포함된다.

Turbo 부호화 모듈(81)은, Turbo 부호화 방식을 이용하여, 수신된 전송 블록 데이터에 대해 부호화를 수행하여 Turbo 부호화 데이터를 얻도록 구성된다.

복수의 FIFO 버퍼(82)는, Turbo 부호화 데이터를 버퍼링하고 레이트 매칭 후의 데이터를 버퍼링하고 비트 수집 후의 데이터를 버퍼링하도록 구성되되, 여기서 FIFO 버퍼(82)는 FIFO의 엠티 및 풀 신호를 이용하여 파이프라인 제어를 수행한다.

레이트 매칭 모듈(83)은, 각 비트와 전송 채널을 매칭하고 중복시킬지 아니면 펑처링할지를 확인하도록 구성된다.

비트 수집 모듈(84)은, 부호화된 비트 데이터를 수집하도록 구성된다.

2차 인터리빙 모듈(85)은, 수신된 FIFO 버퍼링 데이터에 대해 2차 인터리빙 처리를 수행하고 재부호화된 데이터와 인터리빙 주소를 출력하도록 구성된다.

2차 인터리빙 모듈(85)가 2차 인터리빙 처리 과정에서 실현하는 구체적인 기능에는, 우선 인터리빙 패턴에 대해 행열 변환을 수행하여 현재 부호화된 데이터가 저장되어야 할 인터리빙 주소를 미리 산출하고 비트 수집 후의 데이터를 출력하는 동시에 해당 데이터를 산출된 저장 주소에 따라 RAM에 기입하고 해당 인터리빙된 데이터가 필요할 때 RAM를 순차적으로 독출함으로써 인터리빙을 실현하는 것이 포함된다.

Turbo 부호화 모듈(81), 레이트 매칭 모듈(83), 비트 수집 모듈(84) 및 2차 인터리빙 모듈(85)는 각자의 모듈 내부에서 완전 파이프라인 방식의 동작을 적용한다.

복수의 FIFO 버퍼(82)는 각각 Turbo 부호화 모듈(81)과 레이트 매칭 모듈(83) 사이, 레이트 매칭 모듈(83)과 비트 수집 모듈(84) 사이, 및 비트 수집 모듈(84)과 2차 인터리빙 모듈(85) 사이에 설치되며, 상기 FIFO 버퍼(82)는 FIFO의 엠티 및 풀 신호를 이용하여 파이프라인 제어를 수행하여, 전후 스테이지의 모듈 사이의 결합도를 향상시키고 전반 비트 레벨 부호화가 완전 파이프라인 방식을 실현하도록 한다.

본 발명에 따른 실시예에 있어서, 상기 Turbo 부호화 모듈(81)은 실제 응용에 있어서 Turbo 인코더를 이용하여 구현될 수 있고, 2차 인터리빙 모듈(85)는 실제 응용에 있어서 인터리버를 이용하여 구현될 수 있고, 레이트 매칭 모듈(83) 및 비트 수집 모듈(84)는 실제 응용에 있어서 CPU, DSP 또는 FPGA 등을 이용하여 구현될 수 있다.

도9는 본 발명에 따른 실시예에서의 데이터 채널 기반의 채널 추정 모듈의 구조 구성 예시도이다. 데이터 채널 기반의 채널 추정 모듈(73)은 주로 다중화된 데이터 채널의 안테나 데이터에 의해 채널 추정 값을 계산하며, 도9에 도시된 바와 같이 본 발명의 데이터 채널 기반의 채널 추정 모듈에는 안테나 데이터 칩 레벨 처리 모듈(91), 안테나 데이터 심볼 레벨 처리 모듈(92), 데이터 채널 필터링 모듈(93) 및 제어 채널 진폭 오프셋 추정 모듈(94)이 포함되며, 여기서, 안테나 데이터 칩 레벨 처리 모듈(91)과 안테나 데이터 심볼 레벨 처리 모듈(92)가 전 처리 모듈을 구성하고, 데이터 채널 필터링 모듈(93)과 제어 채널 진폭 오프셋 추정 모듈(94)이 후 처리 모듈을 구성하며,

안테나 데이터 칩 레벨 처리 모듈(91)은, 데이터 패킷 파라미터를 수신하고 데이터 패킷 파라미터를 수신한 후 안테나 데이터를 요청하고 상기 안테나 데이터에 대해 안테나 데이터 칩 레벨 처리를 수행한 후 안테나 데이터 심볼 레벨 처리 모듈(92)에 송신하도록 구성된다.

안테나 데이터 심볼 레벨 처리 모듈(92)은, 안테나 데이터 칩 레벨 처리 모듈(91)에 의해 처리된 데이터에 대해 심볼 레벨 처리를 수행하고, 처리된 데이터 채널 안테나 데이터와 제어 채널 안테나 데이터를 병행으로 출력하도록 구성된다.

데이터 채널 필터링 모듈(93)은, 전 처리 모듈에 의해 출력된 데이터 채널 안테나 데이터에 대해 실시간 데이터 채널 필터링 처리를 수행하도록 구성된다.

제어 채널 진폭 오프셋 추정 모듈(94)은, 전 처리 모듈에 의해 하나의 완전한 데이터 패킷에 대한 처리가 완성된 후 제어 채널 진폭 오프셋 추정 모듈(94)이 제어 채널의 진폭 오프셋 추정을 시작하고 제어 채널 진폭 오프셋을 산출한 후 데이터 채널 필터링 결과를 독출하여 비트 슬라이드 처리를 수행하여 데이터 채널의 채널 추정 값을 획득하고, 상기 획득한 데이터 채널의 채널 추정 값과 제어 채널 진폭 오프셋을 곱셈하여 제어 채널의 채널 추정 값을 획득하도록 구성된다.

도10은 본 발명에 따른 실시예에서의 데이터 채널 재구성 모듈의 구조 구성 예시도이다. 도10에 도시된 바와 같이, 본 발명의 데이터 채널 재구성 모듈의 구성에는, 주파수 오프셋 보상 모듈(1001), 확산 및 스크램블링 모듈(1002), 배럴 시프트 모듈(1003), RC 필터링 모듈(1004) 및 재구성 누적 모듈(1005)이 포함된다.

주파수 오프셋 보상 모듈(1001)은, 채널 추정 데이터에 대해 주파수 오프셋 보상 처리를 수행하고, 필터링 계수를 설정하여 필터링 대상 데이터를 획득하도록 구성된다.

확산 및 스크램블링 모듈(1002)은, 부호화된 데이터에 대해 확산 및 스크램블링 처리를 수행하도록 구성된다.

배럴 시프트 모듈(1003)은, 확산 및 스크램블링 모듈(1002)에 의해 처리된 데이터에 대해 배럴 시프트 처리를 수행하여 필터링 대상 데이터를 획득하도록 구성된다.

RC 필터링 모듈(1004)은, 주파수 오프셋 보상 모듈(1001)과 배럴 시프트 모듈(1003)에 의해 생성된 필터링 대상 데이터에 대해 RC 필터링 처리를 수행하여 필터링 데이터를 획득하도록 구성된다.

재구성 누적 모듈(1005)은, RC 필터링 모듈(1004)에 의해 생성된 필터링 데이터에 대해 재구성 누적을 수행하여 얻어진 재구성된 데이터를 하위에 송신하여 안테나 데이터를 감산하여 간섭 소거 프로세스를 완성하도록 구성된다.

도11은 본 발명에 따른 실시예에서의 재구성 충돌을 해결하는 재구성 누적 모듈의 구조 구성 예시도이다. 재구성 누적 모듈(1005)은, 인접한 사용자가 동시에 RAM 내의 동일한 하나의 주소에 데이터를 기입하는 경우에 발생되는 데이터 충돌 문제를 감안하여 재구성 충돌 해결 과정에서 최대 성능을 유지하는 상황 하에 제어 복잡도와 칩 면적 원가 소모를 낮추는 방법을 적용한다. 도11에 도시된 바와 같이, 본 발명에 따른 재구성 충돌을 해결하는 재구성 누적 모듈(1005)에는 필터링 데이터 브랜치 처리 모듈(111), 재구성 연산 처리 모듈(112), 재구성 데이터 저장 모듈(113) 및 재구성 데이터 독출 기입 제어 모듈(114)이 포함된다.

필터링 데이터 브랜치 처리 모듈(111)은, 필터링된 데이터를 수신한 다음 두 경로로 나누어 현재 사용자 데이터와 바로 이전 사용자 데이터를 출력하도록 구성되되, 인접한 두 사용자 데이터의 시간 지연 간격은 데이터 충돌 윈도우 길이와 같다.

재구성 연산 처리 모듈(112)은, 재구성 연산을 수행하되 상기 현재 사용자 데이터, 상기 바로 이전 사용자 데이터 및 오리지널 재구성 데이터에 대해 누적, 오버 플로우, 비트 슬라이드 처리 연산을 수행하여 재구성 연산 결과 데이터를 획득하도록 구성된다.

재구성 데이터 저장 모듈(113)은, 상기 재구성 연산 결과 데이터를 저장하도록 구성되되, 각 사용자가 하나의 주소 필드 공간을 차지하고 시스템 시간의 선후 순서에 따라 재구성 RAM 주소가 순차적으로 체증된다.

재구성 데이터 독출 기입 제어 모듈(114)은, 재구성 RAM에 대해 독출 기입 제어를 수행하도록 구성된다.

여기서, 상기 재구성 RAM에 대해 독출 기입 제어를 수행함에 있어서, 현재 재구성 데이터에 대응되는 시스템 시간 및 사용자 오프셋에 따라 재구성 RAM의 해당 위치에서 그에 상응하는 오리지널 재구성 데이터를 독출한 다음 재구성 RAM의 독출된 데이터에 대해 재구성 연산을 수행하고 업데이트된 재구성 데이터를 재구성 RAM의 상응한 위치에 전송하여 기존의 재구성 결과 데이터를 업데이트하며, 상기 재구성 RAM의 독출 데이터에 대한 재구성 연산의 수행은 바로 오리지널 재구성 데이터에 대한 재구성 연산이며, 상기 업데이트된 재구성 데이터는 바로 재구성 연산의 출력 결과이다.

상기에서 언급된 내용은 본 발명의 바람직한 실시예일뿐이며 본 발명의 보호 범위를 한정하기 위한 것이 아니다.

본 발명에 따른 실시예에 의해 제공되는 데이터 채널 간섭 소거 방법 및 시스템은 WCDMA 업링크 전용 데이터 채널 간섭 소거에서 비트 레벨 채널 재부호화, 데이터 채널 기반의 채널 추정 및 데이터 채널 재구성을 포함하는 전반 간섭 소거 프로세스에 관련되며, 여기서 비트 레벨 채널 재부호화 과정은 완전 파이프라인 방식을 적용하여 부호화 효율이 이론적 최적값에 달하도록 한다. 데이터 채널 기반의 채널 추정 과정은 데이터 채널의 안테나 데이터에 기반하여 채널 추정 값을 산출하고 데이터 채널의 안테나 데이터에 대한 다중화를 통해 채널 추정을 수행함으로써 무선 자원의 이용률을 향상시킬 수 있고 보다 정확하게 채널 상황을 반영하고 계산 정밀도를 향상시킬 수 있다. 데이터 채널 재구성 과정은 합리적인 크기의 재구성 유닛(Reconstruction Unit, RU)를 단위로 하는 재구성 처리를 수행하고 하나의 RU의 재구성을 완성하면 바로 직접 간섭 소거를 수행할 수 있고 대기할 필요가 없으므로 소거 효율을 크게 향상시킬 수 있으며, 또한 안테나 쌍을 구성한 안테나가 상이한 주파수 오프셋 파라미터를 갖고 안테나 쌍의 두 안테나가 분리될 수 있으므로 채널 재구성 과정이 안테나 쌍에 대한 제한을 해제시켜 안테나 배치 순서가 임의로 될 수 있고 쌍을 구성할 필요가 없으며, 채널 재구성 과정이 경로 에너지에 따라 보다 큰 에너지를 갖는 경로를 우선적으로 선택하여 재구성을 수행하고 규정보다 작은 에너지를 갖는 경로에 대해 재구성을 수행하지 않으므로 응용 시나리오를 확장하고 재구성 소거 효익을 향상시킬 수 있을 뿐만 아니라 하드웨어 자원 이용률도 향상시킬 수 있다. 채널 재구성 과정이 최대 성능을 유지하는 상황에서 제어 복잡도와 칩 면적 원가 소모를 낮추는 방법을 적용함으로써 재구성 연산에서 인접한 사용자 데이터에 발생되는 데이터 충돌 문제를 해결할 수 있어 안테나 재구성 순서를 자유롭게 설정할 수 있으며, 여기서 안테나 데이터는 복수의 단일 사용자 에너지 파형의 누적 합계로 간주할 수 있다.

Claims

수신된 전송 블록 데이터에 대해 비트 레벨 채널 재부호화를 수행하여 부호화된 데이터를 얻고, 상기 부호화된 데이터와 다중화된 데이터 채널의 안테나 데이터에 대해 채널 추정을 수행하여 채널 추정 데이터를 얻는 단계;
상기 채널 추정 데이터를 이용하여, 상기 부호화된 데이터에 대해 재구성 유닛을 단위로 하는 데이터 채널 재구성을 수행하여 재구성 데이터를 얻는 단계; 및
상기 재구성된 데이터에서 상기 다중화된 데이터 채널의 안테나 데이터를 감산하여 간섭 소거를 완성하는 단계가 포함되는
것을 특징으로 하는 데이터 채널 간섭 소거 방법.
청구항 1에 있어서,
안테나 쌍을 구성한 안테나에 상이한 주파수 오프셋 파라미터를 송신하는 단계가 더 포함되는
것을 특징으로 하는 데이터 채널 간섭 소거 방법.
청구항 1에 있어서,
상기 데이터 채널 재구성을 수행함에 있어서, 경로 에너지에 따라 보다 큰 에너지를 갖는 경로를 우선적으로 선택하여 재구성을 수행하는
것을 특징으로 하는 데이터 채널 간섭 소거 방법.
청구항 1에 있어서,
상기 비트 레벨 채널 재부호화에는,
Turbo 부호화 방식을 이용하여, 수신된 전송 블록 데이터에 대해 부호화를 수행하여 Turbo 부호화 데이터를 얻는 단계; Turbo 부호화 데이터에 대해 제1차 FIFO 버퍼링을 수행하는 단계; 제1차로 버퍼링된 데이터에 대해 레이트 매칭을 수행한 후 제2차 FIFO 버퍼링을 수행하는 단계; 제2차 버퍼링된 데이터에 대해 비트 수집을 수행한 후 제3차 FIFO 버퍼링을 수행하는 단계; 및 제3차 버퍼링된 데이터에 대해 2차 인터리빙 처리를 수행하여 재부호화된 데이터와 인터리빙 주소를 출력하는 단계가 포함되는
것을 특징으로 하는 데이터 채널 간섭 소거 방법.
청구항 4에 있어서,
상기 2차 인터리빙 처리에는,
우선 인터리빙 패턴에 대해 행열 변환을 수행하여 현재 부호화된 데이터가 저장되어야 할 인터리빙 주소를 산출하는 단계;
비트 수집 후의 데이터를 출력하고 상기 데이터를 산출된 저장 주소에 따라 RAM에 기입하는 단계; 및
인터리빙된 상기 데이터가 필요할 때 RAM 내에 저장된 데이터를 순차적으로 독출하여 인터리빙을 실현하는 단계가 포함되는
것을 특징으로 하는 데이터 채널 간섭 소거 방법.
청구항 1에 있어서,
상기 부호화된 데이터와 다중화된 데이터 채널의 안테나 데이터에 대해 채널 추정을 수행하는 단계에는,
데이터 패킷 파라미터를 수신하고 데이터 패킷 파라미터를 수신한 후 안테나 데이터를 요청하고, 획득된 안테나 데이터에 대해 안테나 데이터 칩 레벨 처리를 수행한 후 안테나 데이터 심볼 레벨 처리를 수행하고, 처리된 데이터 채널 안테나 데이터와 제어 채널 안테나 데이터를 병행으로 출력하고, 상기 데이터 채널 안테나 데이터에 대해 실시간 데이터 채널 필터링 처리를 수행하는 단계; 및
하나의 완전한 데이터 패킷을 수신한 후, 제어 채널 진폭 오프셋 추정을 가동하여 제어 채널의 진폭 오프셋 추정을 시작하고, 제어 채널 진폭 오프셋을 산출한 후, 데이터 채널 필터링 결과를 독출하여 비트 슬라이드 처리를 수행하여 데이터 채널의 채널 추정 값을 획득하며, 획득된 채널 추정 값과 제어 채널 진폭 오프셋을 곱셈하여 제어 채널의 채널 추정 값을 획득하는 단계가 포함되는
것을 특징으로 하는 데이터 채널 간섭 소거 방법.
청구항 1에 있어서,
상기 데이터 채널 재구성에서 재구성 충돌이 발생할 경우,
필터링된 데이터가 필터링 데이터 브랜치 처리를 거친 후 두 경로로 나누어 현재 사용자 데이터와 바로 이전 사용자 데이터를 출력하되, 인접한 두 사용자 데이터의 시간 지연 간격은 데이터 충돌 윈도우 길이와 같은 단계;
상기 현재 사용자 데이터, 상기 바로 이전 사용자 데이터 및 오리지널 재구성 데이터에 대해 누적, 오버 플로우, 비트 슬라이드 처리 연산을 수행하여 재구성 연산 결과 데이터를 획득하는 단계; 및
상기 재구성 연산 결과 데이터를 저장하되, 각 사용자가 하나의 주소 필드 공간을 차지하고 시스템 시간의 선후 순서에 따라 재구성 RAM 주소가 순차적으로 체증되는 단계가 더 포함되는
것을 특징으로 하는 데이터 채널 간섭 소거 방법.
청구항 7에 있어서,
상기 재구성 RAM에 대한 독출 기입 제어에는,
현재 재구성 데이터에 대응되는 시스템 시간 및 사용자 오프셋에 따라, 재구성 RAM의 해당 위치에서 그에 상응하는 오리지널 재구성 데이터를 독출한 후, 재구성 RAM의 독출 데이터에 대해 재구성 연산을 수행하고 업데이트된 재구성 데이터를 재구성 RAM의 상응하는 위치에 전송하여 기존의 재구성 결과 데이터를 업데이트하는 단계가 포함되는
것을 특징으로 하는 데이터 채널 간섭 소거 방법.
제어 모듈, 비트 레벨 채널 재부호화 모듈, 데이터 채널 기반의 채널 추정 모듈 및 데이터 채널 재구성 모듈이 포함되며,
상기 제어 모듈은, 각 기능의 실행 모듈에 대한 제어를 담당하고 필요 시에 비트 레벨 채널 재부호화 모듈, 데이터 채널 기반의 채널 추정 모듈 및 데이터 채널 재구성 모듈의 가동을 트리거링하도록 구성되며,
상기 비트 레벨 채널 재부호화 모듈은, 수신된 전송 블록 데이터에 대해 비트 레벨 채널 재부호화를 수행하여 부호화된 데이터를 얻고, 상기 부호화된 데이터를 데이터 채널 기반의 채널 추정 모듈과 데이터 채널 재구성 모듈에 송신하도록 구성되며,
상기 데이터 채널 기반의 채널 추정 모듈은, 상기 부호화된 데이터와 다중화된 데이터 채널의 안테나 데이터에 대해 채널 추정을 수행하여 채널 추정 데이터를 얻고, 상기 채널 추정 데이터를 데이터 채널 재구성 모듈에 송신하도록 구성되며,
상기 데이터 채널 재구성 모듈은, 상기 채널 추정 데이터를 이용하여 상기 부호화된 데이터에 대해 재구성 유닛을 단위로 하는 데이터 채널 재구성을 수행하여 재구성된 데이터를 얻고, 상기 재구성된 데이터에서 상기 다중화된 데이터 채널의 안테나 데이터를 감산하여 간섭 소거를 완성하도록 구성되는
것을 특징으로 하는 데이터 채널 간섭 소거 시스템.
청구항 9에 있어서,
상기 제어 모듈은 또한 안테나 쌍을 구성한 안테나에 상이한 주파수 오프셋 파라미터를 송신하도록 구성되는
것을 특징으로 하는 데이터 채널 간섭 소거 시스템.
청구항 9에 있어서,
상기 데이터 채널 재구성 모듈이 데이터 채널 재구성을 수행함에 있어서, 상기 데이터 채널 재구성 모듈이 경로 에너지에 따라 보다 큰 에너지를 갖는 경로를 우선적으로 선택하여 재구성을 수행하는
것을 특징으로 하는 데이터 채널 간섭 소거 시스템.
청구항 9에 있어서,
상기 비트 레벨 채널 재부호화 모듈에는, Turbo 부호화 모듈, 복수의 FIFO 버퍼, 레이트 매칭 모듈, 비트 수집 모듈 및 2차 인터리빙 모듈이 포함되며,
상기 Turbo 부호화 모듈은, Turbo 부호화 방식을 이용하여, 수신된 전송 블록 데이터에 대해 부호화를 수행하여 Turbo 부호화 데이터를 얻도록 구성되며,
상기 복수의 FIFO 버퍼는, Turbo 부호화 데이터를 버퍼링하고 레이트 매칭 후의 데이터를 버퍼링하고 비트 수집 후의 데이터를 버퍼링하도록 구성되며,
상기 레이트 매칭 모듈은, 각 비트와 전송 채널을 매칭하고 중복시킬지 아니면 펑처링할지를 확인하도록 구성되며,
상기 비트 수집 모듈은, 부호화된 비트 데이터를 수집하도록 구성되며,
상기 2차 인터리빙 모듈은, 수신된 FIFO 버퍼링 데이터에 대해 2차 인터리빙 처리를 수행하고 재부호화된 데이터와 인터리빙 주소를 출력하도록 구성되는
것을 특징으로 하는 데이터 채널 간섭 소거 시스템.
청구항 12에 있어서,
상기 비트 레벨 채널 재부호화 모듈 내의 2차 인터리빙 모듈은, 우선 인터리빙 패턴에 대해 행열 변환을 수행하여 현재 부호화된 데이터가 저장되어야 할 인터리빙 주소를 미리 산출하고 비트 수집 후의 데이터를 출력하는 동시에 해당 데이터를 산출된 저장 주소에 따라 RAM에 기입하고 해당 인터리빙된 데이터가 필요할 때 RAM를 순차적으로 독출함으로써 인터리빙을 실현하도록 구성되는
것을 특징으로 하는 데이터 채널 간섭 소거 시스템.
청구항 9에 있어서,
상기 데이터 채널 기반의 채널 추정 모듈에는, 안테나 데이터 칩 레벨 처리 모듈, 안테나 데이터 심볼 레벨 처리 모듈, 데이터 채널 필터링 모듈 및 제어 채널 진폭 오프셋 추정 모듈이 포함되며,
상기 안테나 데이터 칩 레벨 처리 모듈은, 데이터 패킷 파라미터를 수신하고 데이터 패킷 파라미터를 수신한 후 안테나 데이터를 요청하고 상기 안테나 데이터에 대해 안테나 데이터 칩 레벨 처리를 수행한 후 안테나 데이터 심볼 레벨 처리 모듈에 송신하도록 구성되며,
상기 안테나 데이터 심볼 레벨 처리 모듈은, 상기 안테나 데이터 칩 레벨 처리 모듈에 의해 처리된 데이터에 대해 심볼 레벨 처리를 수행하고, 처리된 데이터 채널 안테나 데이터와 제어 채널 안테나 데이터를 병행으로 출력하도록 구성되며,
상기 데이터 채널 필터링 모듈은, 상기 데이터 채널 안테나 데이터에 대해 실시간 데이터 채널 필터링 처리를 수행하도록 구성되며,
상기 제어 채널 진폭 오프셋 추정 모듈은, 하나의 완전한 데이터 패킷을 수신한 후 제어 채널 진폭 오프셋 추정을 가동하여 제어 채널의 진폭 오프셋 추정을 시작하고 제어 채널 진폭 오프셋을 산출한 후 데이터 채널 필터링 결과를 독출하여 비트 슬라이드 처리를 수행하여 데이터 채널의 채널 추정 값을 획득하고, 상기 데이터 채널의 채널 추정 값과 제어 채널 진폭 오프셋을 곱셈하여 제어 채널의 채널 추정 값을 획득하도록 구성되는
것을 특징으로 하는 데이터 채널 간섭 소거 시스템.
청구항 9에 있어서,
상기 데이터 채널 재구성 모듈에는 재구성 누적 모듈이 포함되며, 상기 재구성 누적 모듈에는, 필터링 데이터 브랜치 처리 모듈, 재구성 연산 처리 모듈 및 재구성 데이터 저장 모듈이 포함되며,
상기 필터링 데이터 브랜치 처리 모듈은, 필터링된 데이터를 수신한 다음 두 경로로 나누어 현재 사용자 데이터와 바로 이전 사용자 데이터를 출력하도록 구성되되, 인접한 두 사용자 데이터의 시간 지연 간격은 데이터 충돌 윈도우 길이와 같으며,
상기 재구성 연산 처리 모듈은, 재구성 연산을 수행하되, 상기 현재 사용자 데이터, 상기 바로 이전 사용자 데이터 및 오리지널 재구성 데이터에 대해 누적, 오버 플로우, 비트 슬라이드 처리 연산을 수행하여 재구성 연산 결과 데이터를 획득하도록 구성되며,
상기 재구성 데이터 저장 모듈은, 상기 재구성 연산 결과 데이터를 저장하도록 구성되되, 각 사용자가 하나의 주소 필드 공간을 차지하고 시스템 시간의 선후 순서에 따라 재구성 RAM 주소가 순차적으로 체증되는
것을 특징으로 하는 데이터 채널 간섭 소거 시스템.
청구항 15에 있어서,
상기 재구성 누적 모듈에는 재구성 RAM에 대해 독출 기입 제어를 수행하도록 구성되는 재구성 데이터 독출 기입 제어 모듈이 더 포함되며,
상기 재구성 RAM에 대해 독출 기입 제어를 수행함에 있어서, 현재 재구성 데이터에 대응되는 시스템 시간 및 사용자 오프셋에 따라 재구성 RAM의 해당 위치에서 그에 상응하는 오리지널 재구성 데이터를 독출한 다음, 재구성 RAM의 독출된 데이터에 대해 재구성 연산을 수행하고 업데이트된 재구성 데이터를 재구성 RAM의 상응한 위치에 전송하여 기존의 재구성 결과 데이터를 업데이트하는
것을 특징으로 하는 데이터 채널 간섭 소거 시스템.