KR101802121B1 - Method for manufacturing ferrite core embedded integrated circuit board - Google Patents
Method for manufacturing ferrite core embedded integrated circuit board Download PDFInfo
- Publication number
- KR101802121B1 KR101802121B1 KR1020170096604A KR20170096604A KR101802121B1 KR 101802121 B1 KR101802121 B1 KR 101802121B1 KR 1020170096604 A KR1020170096604 A KR 1020170096604A KR 20170096604 A KR20170096604 A KR 20170096604A KR 101802121 B1 KR101802121 B1 KR 101802121B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- copper foil
- ferrite
- ferrite core
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
- H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
- H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
- H01F1/12—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials
- H01F1/34—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials non-metallic substances, e.g. ferrites
- H01F1/342—Oxides
- H01F1/344—Ferrites, e.g. having a cubic spinel structure (X2+O)(Y23+O3), e.g. magnetite Fe3O4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
Abstract
Description
본 발명은 페라이트 코어 내장 집적회로 기판 제조방법에 관한 것으로, 더욱 상세하게는 NFC 안테나 특성에 따른 요구 값을 맞추기 위해 코일을 실장하여 인덕턴스 코일을 실장하지 않으면서 페라이트를 내장하여 NFC 안테나의 특성에 따른 요구 값을 실현할 수 있도록 한 페라이트 코어 내장 집적회로 기판제조방법에 관한 것이다.More particularly, the present invention relates to a method of manufacturing an integrated circuit board with a ferrite core, and more particularly, to a method of manufacturing an integrated circuit board with a ferrite core, in which a coil is mounted to mount a ferrite core, To a method of manufacturing an integrated circuit board with a built-in ferrite core.
전자기기의 고성능화 및 소형화의 요구에 부응하여 전자부품이 고밀도화 및 고성능화되고 있다. 따라서 전자부품의 고밀도 실장이 가능한 소형 집적회로 기판의 수요가 점점 증가하고 있다. In response to the demand for high performance and miniaturization of electronic devices, electronic components have become high-density and high-performance. Accordingly, there is an increasing demand for a small-sized integrated circuit board capable of high-density mounting of electronic components.
이러한 요구에 부응하여 서로 다른 층에 형성되는 배선 간 또는 전자부품과 배선 간을 비아 홀(via hole)에 의하여 전기적으로 접속하는 다층 회로기판의 개발이 진행되고 있다.In response to this demand, development of multi-layer circuit boards has been underway in which interconnects formed in different layers or electronic components and wiring are electrically connected by via holes.
다층 회로기판은 전자부품 간을 접속하는 배선을 단축할 수 있을 뿐만 아니라 고밀도 배선화를 실현할 수 있는 장점이 있다. 그리고 전자부품의 실장으로 집적회로 기판의 표면적을 넓힐 뿐만 아니라 전기적 특성도 우수한 장점이 있다.The multilayer circuit board has the advantage that not only the wiring connecting the electronic parts can be shortened but also the high density wiring can be realized. In addition, it has an advantage of not only widening the surface area of an integrated circuit board by mounting electronic parts, but also having excellent electrical characteristics.
특히 기판에 전자부품을 삽입하는 임베디드 집적회로 기판은 전자부품 등이 기판 표면에 실장되는 것이 아니라, 기판의 내부에 임베딩(embedding)되기 때문에 기판의 소형화, 고밀도화 및 고성능화 등이 가능하여 그 수요가 점차 증가하고 있는 추세이다.Particularly, an embedded integrated circuit board for inserting an electronic component into a substrate is not mounted on the surface of the substrate but is embedded in the substrate. Therefore, it is possible to downsize the substrate, increase the density and improve the performance thereof, .
종래의 인덕턴스 코일 제품은 PCB 위에 코일을 실장하여 NFC 특성에 따른 요구 값을 맞추었다. 그러나 PCB에 부품을 실장 시 안테나의 특성을 맞추는데 상당히 힘이들어 불량률이 높은 문제점을 가지고 있다.The conventional inductance coil product mounted coil on the PCB to meet the required value according to the NFC characteristic. However, when mounting components on a PCB, it is very difficult to match the characteristics of the antenna and thus the defect rate is high.
상기와 같은 문제점을 개선하기 위한 선행기술로 한국 공개특허공보 제2016-125792호(2016.10.06. 공개) "코일 내장 집적회로 기판 및 그 제조 방법"은 적어도 부분적으로 가공된 공간이 형성된 코어 기판과; 상기 적어도 부분적으로 가공된 공간 내에 배치되는 코일과; 상기 코일 주변 공간 및 상기 적어도 부분적으로 가공된 공간 내 공극을 채우는 충진재 및 상기 코어 기판의 상, 하면에 형성되는 절연층을 포함한다.KOKAI Publication No. 2016-125792 (published on October 10, 2016) discloses a coil integrated circuit board and a method of manufacturing the same. The core board and the core substrate have at least a partially processed space. ; A coil disposed within the at least partially machined space; A filler filling the space in the coil and the void in the at least partially processed space, and an insulating layer formed on the upper and lower surfaces of the core substrate.
상기와 같이 구성되는 선행기술은 코일 내장 집적회로 기판은 전력관리반도체(PMIC)용 기판의 내장형 파워 인덕터(Power Inductor) 등과 같이 실장해야 할 파워 인덕터의 수량이 많기 때문에 실장이 어려워 불량의 발생률이 높은 문제점이 있다.In the prior art as described above, since the integrated circuit board with a coil has a large number of power inductors to be mounted, such as a built-in power inductor of a board for a power management semiconductor (PMIC), the mounting is difficult, There is a problem.
또한, 부피가 커서 임베디드(embedded)의 필요성이 높은 곳에서 효율적으로 이용될 수 있으나, 전자부품의 고밀도 실장이 가능한 소형화에는 적합하지 않는 문제점이 있다.In addition, although it can be efficiently used in a place where the necessity of embedded is high due to its large volume, there is a problem that it is not suitable for miniaturization in which high-density mounting of electronic parts is possible.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, NFC 안테나 요구 값을 맞추기 위해 인덕턴스 코일을 실장하지 않으면서 페라이트를 내장하여 NFC 안테나의 특성에 따른 요구 값을 실현할 수 있도록 한 페라이트 코어 내장 집적회로 기판 제조방법을 제공하는 데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and it is an object of the present invention to provide a ferrite core integrated circuit board capable of realizing a required value according to characteristics of an NFC antenna by incorporating ferrite without mounting an inductance coil, And a manufacturing method thereof.
또한, 본 발명은 코일의 실장이 없이 NFC 특성을 맞출 수 있으므로 고밀도 실장이 가능한 페라이트 코어 내장 집적회로 기판 제조방법을 제공하는 데 목적이 있다.It is another object of the present invention to provide a method of manufacturing an integrated circuit board with a ferrite core capable of high-density mounting because NFC characteristics can be adjusted without mounting a coil.
또한, 본 발명은 솔더에 의한 접합이 없으므로 제품의 내구성 및 신뢰성을 높일 수 있는 페라이트 코어 내장 집적회로 기판 제조방법을 제공하는 데 목적이 있다.Another object of the present invention is to provide a method of manufacturing an integrated circuit board with a built-in ferrite core, which can improve durability and reliability of a product because there is no solder bonding.
본 발명은 상기한 목적을 달성하기 위한 것으로, The present invention has been made to solve the above-mentioned problems,
절연물질을 이용하여 지그를 구성하고, 지그의 내측에 페라이트를 설치하여 본딩시트를 부착하여 페라이트를 고정하며, 본딩시트 양측에 동박을 설치하여 페라이트 코어층을 형성하는 과정(S100)과; 페라이트 코어층 끼리 서로 간섭이 발생하지 않도록 절연제를 중심으로 동박과 플리플러그를 순차로 설치하여 절연층을 형성하는 과정(S200)과; 페리이트 코어층과 절열층을 접합제로 이루어지는 접합층에 의해 하나의 PCB 형태로 형성하는 과정(S300);를 포함하는 것을 특징으로 하는 페라이트 코어 내장 집적회로 기판 제조방법을 제공한다.A step (S100) of forming a jig using an insulating material, providing a ferrite inside the jig to fix the ferrite by attaching a bonding sheet, and forming a ferrite core layer by providing a copper foil on both sides of the bonding sheet; A step (S200) of forming an insulating layer by sequentially providing a copper foil and a flip plug around the insulating material so that the ferrite core layers do not interfere with each other; (S300) of forming a ferrite core layer and a heat dissipation layer in the form of a PCB by a bonding layer comprising a bonding agent (S300).
본 발명의 페라이트 코어층을 형성하는 과정(S100)은, 상기 페라이트 코어층(10)을 형성하는 과정(S100)은, 절연물질을 이용하여 지그를 창살 형태로 제작하는 과정(S110)과; 지그의 일측에 본딩시트를 설치하고, 이형지를 분리하는 과정(S120)과; 절연물질로 이루어진 지그의 내측에 복수의 페라이트를 위치시켜 본딩시트에 접착하여 페라이트층을 형성하는 과정(S130)과; 지그 내측에 설치된 페라이트가 설치된 상태에서 지그의 다른 일측에 본딩시트를 설치하여 시트층을 형성하는 과정(S140)과; 지그에 페라이트 및 본딩시트를 설치한 상태에서 기구홀을 가공하는 단계(S150)와; 기구홀이 형성된 상태의 본딩시트 양측면에 동박을 설치하여 동박층(15)을 형성하는 과정(S160)을 포함하는 것을 특징으로 한다. The process of forming the ferrite core layer of the present invention (S100) comprises the steps of forming a ferrite core layer (10) (S100); (S120) of disposing a bonding sheet on one side of the jig and separating the release paper; A step (S 130) of placing a plurality of ferrites on the inner side of a jig made of an insulating material and adhering to the bonding sheet to form a ferrite layer; A step S140 of forming a sheet layer by providing a bonding sheet on the other side of the jig in a state where the ferrite provided inside the jig is installed; (S150) of machining the mechanism hole with the ferrite and the bonding sheet installed on the jig; And forming a copper foil on both sides of the bonding sheet in a state where the mechanism hole is formed to form the copper foil layer (S160).
본 발명의 S160과정에서, 본딩시트의 양측면에 동박을 각각 설치하기 위하여 프리플러그 재질을 먼저 설치하고, 여기에 동박을 레이업 하여 핫프레스를 통해 동박을 부착시키는 것을 특징으로 한다.In step S160 of the present invention, a pre-plug material is first installed to provide a copper foil on both sides of the bonding sheet, and the copper foil is laid up thereon to attach the copper foil through a hot press.
본 발명의 S100과정에서, 페라이트 코어층을 형성한 상태에서 동박에 회로를 구현하고, 구현된 회로를 인쇄한 상태에서 외형을 가공하는 것을 특징으로 한다.In the step S100 of the present invention, a circuit is implemented in the copper foil in the state that the ferrite core layer is formed, and the outer shape is processed while the implemented circuit is printed.
본 발명의 절연층 형성 과정(S200)은, 글라스 에폭시를 이용하여 일정 크기의 패널로 이루어지는 코어층을 형성하는 과정(S210)과; 상기 코어층을 패널로 형성한 상태에서 양측면에 동박시트를 적층하여 제1동박층을 형성하는 과정(S220)과; 상기 제1동박층을 형성한 상태에서 프리플러그 재질을 이용하여 제1동박층의 측면에 각각 설치하여 프리플러그층을 형성하는 과정(S230)과; 상기 프리플러그층의 측면에 동박시트를 각각 설치하여 제2동박층을 적층하는 과정(S240);을 포함하되, 핫프레스를 이용하여 코어층, 제1동박층, 프리플러그층 및 제2동박층이 하나의 패널로 형성되도록 하는 것을 특징으로 한다.The insulating layer forming step (S200) of the present invention comprises: (S210) forming a core layer comprising a panel of a predetermined size using glass epoxy; A step (S220) of forming a first copper layer by laminating copper foil sheets on both sides in a state where the core layer is formed by a panel; A step (S230) of forming a pre-plug layer on the side of the first copper foil layer using the pre-plug material in the state that the first copper foil layer is formed; And a step (S240) of stacking a second copper foil layer by providing a copper foil sheet on the side surface of the free plug layer, respectively, wherein the core layer, the first copper foil layer, the free plug layer, Is formed as a single panel.
본 발명의 절연층은 핫프레스에 의해 적어도 0.01mm 이상의 두께로 형성되어 복수의 페라이트 코어층 끼리 간섭을 일으키는 것을 방지할 수 있도록 하는 것을 특징으로 한다.The insulating layer of the present invention is formed to have a thickness of at least 0.01 mm or more by hot pressing so as to prevent interference of a plurality of ferrite core layers.
본 발명은 코일 부품의 실장없이 NFC 특성에 따른 값을 페라이트를 통해 구현할 수 있으므로 제품의 소형화를 할 수 있는 효과가 있다.The present invention can realize the miniaturization of the product because the value according to the NFC characteristic can be realized through the ferrite without mounting the coil part.
또한, 본 발명은 솔더에 의한 접합이 없으므로 제품의 내구성 및 신뢰성을 높일 수 있는 효과가 있다. Further, since there is no solder bonding, the present invention has the effect of enhancing the durability and reliability of the product.
도 1은 본 발명에 의한 페라이트 코어 내장 집적회로 기판 제조방법을 나타낸 순서도.
도 2는 도 1의 페라이트 코어층을 제조하는 과정을 나타낸 순서도.
도 3은 도 1의 절연층을 제조하는 과정을 나타낸 순서도.
도 4는 본 발명의 절연제를 지그로 형성한 상태를 나타낸 도면대용 사진.
도 5는 도 4의 지그 내측에 페라이트를 설치하고 시트를 부착하여 페라이트층과 시트층을 형성한 상태의 도면대용 사진.
도 6은 도 5의 페라이트층과 시트층에 기구홀이 가공된 상태를 나타낸 도면대용 사진.
도 7은 본 발명에 의한 페라이트 코어 내장 집적회로 기판에 회로가 구현된 상태를 나타낸 도면대용 사진.
도 8은 본 발명의 페라이트 코어 내장 집적회로 기판 제조방법에 의해 제조된 페라이트 코어 내장 집적회로 기판의 구성을 나타낸 도면.
도 9는 도 8의 페라이트 코어 내장 집적회로 기판 세부구성을 나타낸 도면.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a flowchart showing a method of manufacturing a ferrite core built-in integrated circuit board according to the present invention;
FIG. 2 is a flowchart showing a process of manufacturing the ferrite core layer of FIG. 1; FIG.
3 is a flowchart showing a process of manufacturing the insulating layer of FIG.
4 is a view showing a state in which the insulating material of the present invention is formed into a jig.
FIG. 5 is a view showing a state in which ferrite is provided on the inside of the jig shown in FIG. 4 and a sheet is attached to form a ferrite layer and a sheet layer.
Fig. 6 is a view showing a state in which a mechanism hole is machined in the ferrite layer and the sheet layer of Fig. 5; Fig.
7 is a view illustrating a state in which a circuit is implemented in an integrated circuit board having a ferrite core according to the present invention.
8 is a view showing a configuration of a ferrite core built-in integrated circuit board manufactured by the ferrite core built-in integrated circuit board manufacturing method of the present invention.
9 is a detailed view of the ferrite core built-in integrated circuit board of FIG. 8;
이하, 본 발명에 의한 페라이트 코어 내장 집적회로 기판 제조방법을 첨부된 도면을 통해 상세하게 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a ferrite core according to an embodiment of the present invention; FIG.
본 발명에 의한 페라이트 코어 내장 집적회로 기판 제조방법은 도 1 내지 5와 같이 구성된다.A method of manufacturing an integrated circuit board with a ferrite core according to the present invention is configured as shown in Figs.
도 1은 본 발명에 의한 페라이트 코어 내장 집적회로 기판 제조방법을 나타낸 순서도이고, 도 2는 도 1의 페라이트 코어층을 제조하는 과정을 나타낸 순서도이며, 도 3은 도 1의 절연층을 제조하는 과정을 나타낸 순서도이고, 도 4는 본 발명의 절연제를 지그로 형성한 상태를 나타낸 도면대용 사진이며, 도 5는 도 4의 지그 내측에 페라이트를 설치하고 시트를 부착하여 페라이트층과 시트층을 형성한 상태의 도면대용 사진이고, 도 6은 도 5의 페라이트층과 시트층에 기구홀이 가공된 상태를 나타낸 도면대용 사진이며, 도 7은 본 발명에 의한 페라이트 코어 내장 집적회로 기판에 회로가 구현된 상태를 나타낸 도면대용 사진이고, 도 8은 본 발명의 페라이트 코어 내장 집적회로 기판 제조방법에 의해 제조된 페라이트 코어 내장 집적회로 기판의 구성을 나타낸 도면이며, 도 9는 도 8의 페라이트 코어 내장 집적회로 기판 세부구성을 나타낸 도면이다.FIG. 1 is a flowchart showing a method of manufacturing a ferrite core-embedded integrated circuit board according to the present invention, FIG. 2 is a flowchart showing a process of manufacturing the ferrite core layer of FIG. 1, Fig. 4 is a photograph showing a state in which the insulating material of the present invention is formed in a jig, Fig. 5 is a view showing a state in which ferrite is provided inside the jig shown in Fig. 4 and a sheet is attached to form a ferrite layer and a sheet layer FIG. 6 is a photograph showing a state in which a mechanism hole is machined in the ferrite layer and the sheet layer in FIG. 5, and FIG. 7 is a photograph showing a state in which the circuit is implemented in the ferrite core built- 8 is a view showing the structure of a ferrite core built-in integrated circuit board manufactured by the ferrite core built-in integrated circuit board manufacturing method of the present invention And FIG. 9 is a view showing the detailed structure of the integrated circuit board embedded in the ferrite core of FIG.
도 1 내지 9를 참조하면, 본 발명에 의한 페라이트 코어 내장 집적회로 기판 제조방법은 절연물질을 이용하여 지그를 구성하고, 지그의 내측에 페라이트(11)를 설치하여 본딩시트를 부착하여 페라이트(11)를 고정하며, 본딩시트 양측에 동박을 설치하여 페라이트 코어층(10)을 형성하는 과정(S100)과, 페라이트 코어층(10) 끼리 서로 간섭이 발생하지 않도록 절연제로 이루어지는 코어층(21)를 중심으로 동박과 플리플러그를 순차로 설치하여 절연층(20)을 형성하는 과정(S200)과, 페리이트 코어층(21)과 절열층(20)을 접합제를 이용하여 하나의 PCB 형태로 형성하는 과정(S300)을 포함한다. Referring to FIGS. 1 to 9, a method of manufacturing an integrated circuit board with a ferrite core according to the present invention includes forming a jig using an insulating material, attaching a bonding sheet to a
상기 페라이트 코어층(10)을 형성하는 과정(S100)은 상기 페라이트 코어층(10)을 형성하는 과정(S100)은, 절연물질을 이용하여 지그를 창살 형태로 제작하는 과정(S110)과, 지그의 일측에 본딩시트를 설치하고, 이형지를 분리하는 과정(S120)과, 절연물질로 이루어진 지그의 내측에 복수의 페라이트(11)를 위치시켜 본딩시트에 접착하여 페라이트층(12)을 형성하는 과정(S130)과, 지그 내측에 설치된 페라이트(11)가 설치된 상태에서 지그의 다른 일측에 본딩시트를 설치하여 시트층(13)을 형성하는 과정(S140)과, 지그에 페라이트(11) 및 본딩시트를 설치한 상태에서 기구홀을 가공하는 단계(S150)와, 기구홀이 형성된 상태의 본딩시트 양측면에 동박을 설치하여 동박층(15)을 형성하는 과정(S160)으로 이루어진다. The process of forming the
상기 지그를 형성하는 절연물질은 글라스 에폭시인 것을 특징으로 한다. And the insulating material forming the jig is glass epoxy.
상기 절연물질은 글라스 에폭시 이루어져 창살 형태로 형성되며, 창살 형태의 내측에는 페라이트가 복수로 설치되고, 측면 각각에 본딩시트가 설치되어 하나의 코어로 이루어진다. The insulating material is made of glass epoxy and formed into a sieve, and a plurality of ferrite is provided on the inner side of the sash and a bonding sheet is provided on each side of the sash to form one core.
그리고 S160과정에서, 본딩시트의 양 측면에 동박을 각각 설치하기 위하여 프리플러그 재질을 먼저 설치한 후 여기에 동박을 레이업 하여 핫프레스를 통해 동박을 부착시키 위한 PP층(14)을 형성한다. In step S160, a pre-plug material is first installed on both sides of the bonding sheet, and then the copper foil is laid up thereon to form a
상기와 같이 페라이트 코어층(10)을 형성한 상태에서 동박층(15)에 회로를 구현하고, 구현된 회로를 인쇄한 상태에서 외형을 가공하는 과정이 이루어진다. A circuit is implemented in the
그리고 상기와 같은 과정을 통해 형성되는 동박층(15)은 0.01mm에서 0.02mm 사이로 형성되는 것을 특징으로 한다. The
상기와 같은 과정에 의해, 도면에 도시한 바와 같이 페라이트 코어층(10)을 형성한다. By the above process, the
상기 페라이트 코어층(10)은 도면에 도시한 바와 같이 절연층(20)을 중심으로 측면에 각각 구성되도록 형성하였으나, 이에 한정하는 것은 아니며, 절연층(20)의 일측에만 구성하여 NFC 안테나의 특성에 대한 값을 구현할 수 있도록 할 수 있다. The
또한, 상기 절연층 형성 과정(S200)은 글라스 에폭시를 이용하여 일정 크기의 패널로 이루어지는 코어층(21)을 형성하는 과정(S210)과, 상기 코어층(21)을 패널로 형성한 상태에서 양 측면에 동박시트를 적층하여 제1동박층(22)을 형성하는 과정(S220)과, 상기 제1동박층(22)을 형성한 상태에서 프리플러그 재질을 이용하여 제1동박층(22)의 측면에 각각 설치하여 프리플러그층(23)을 형성하는 과정(S230)과, 상기 프리플러그층(23)의 측면에 동박시트를 각각 설치하여 제2동박층(24)을 적층하는 과정(S240)을 포함한다.The insulating layer forming process S200 may include forming a
상기 절연층(20)은 핫프레스를 이용하여 코어층(21), 제1동박층(22), 프리플러그층(23) 및 제2동박층(24)이 하나의 패널로 형태로 이루어지는 것을 특징으로 한다. The
그리고 상기 절연층(20)은 핫프레스에 의해 적어도 0.01mm 이상의 두께로 형성되어 복수의 페라이트 코어층(10) 끼리 간섭을 일으키는 것을 방지할 수 있도록 한다. The insulating
상기 접합층(25)은 프리플러그 재질을 이용하여 페라이트 코어층(10)과 절연층(20)을 접합하여 하나의 PCB 기판 형태로 형성되도록 한다. The
본 발명의 페라이트 코어 내장 집적회로 기판의 제조 방법을 설명한다.A method of manufacturing an integrated circuit board with a ferrite core according to the present invention will be described.
본 발명의 페라이트 코어 내장 집접회로 기판을 제조하는 과정은 3단계로 나누어 질 수 있다. The process for manufacturing the ferrite core built-in circuit board of the present invention can be divided into three steps.
그 첫 번째 단계는 페라이트 코어층(10)을 형성하는 과정이고, 두 번째는 절연층(20)을 형성하는 과정이며, 세 번째는 페라이트 코어층(10)과 절연층(20)을 접하는 과정이다. 상기 페라이트 코어층(10)과 절연층(20)을 형성하는 과정은 그 순서가 바뀌어도 무관한다.The first step is to form the
페라이트 ferrite 코어층Core layer 형성 과정 Formation process
상기 페라이트 코어층(10)을 형성하기 위해서는 절연재질을 이용하여 도면에 도시된 바와 같이 창살 형태의 지그를 구성하고, 상기 지그의 일측에 본딩시트를 먼저 부착한다.In order to form the
상기 지그의 일측에 본딩시트를 부착한 상태에서 지그에 내측에 페라이트(11)를 설치하고, 지그의 다른 일측에 본딩시트를 다시 부착하여 본딩시트 사이에 페라이트가 위치되도록 한다.A ferrite (11) is provided on the inside of the jig in a state where a bonding sheet is attached to one side of the jig, and the bonding sheet is attached again to the other side of the jig so that the ferrite is positioned between the bonding sheets.
상기와 같이 본딩시트 사이에 페라이트ㅍ가 위치되므로 절연재질로 이루어진 지그와 함께 페라이트층(12)이 형성되고, 본딩시트에 의해 시트층(13)이 구성된다.Since the ferrite plate is positioned between the bonding sheets as described above, the
상기와 같이 구성된 시트층(13)의 측면에 동박을 각각 설치하여 동박층(15)을 구성하는데, 이때 시트층(13)에 동박층(15)이 형성될 수 있도록 시트층(13)과 동박층(15) 사이에 프리플러그를 설치하여 PP층(14)을 구성한다. A copper foil is provided on the side surface of the
상기와 같이 페라이트층(12), 시트층(13), PP층(14) 및 동박층(15)이 순차로 적층된 상태에서, 이를 고정하기 위하여 핫프레스에 일정 압력과 열을 가해 고착화 되도록 한다. 상기와 같이 고착화 된 페라이트층(12)은 도면에 도시한 바와 같이 이루어진다.In the state where the
절연층Insulating layer 형성 과정 Formation process
먼저, 글라스 에폭시를 이용하여 지그의 크기와 동일한 크기로 절연층(20)을 형성하고, 절연층(20)의 측면 각각(도면상 상부와 하부)에는 글라스 에폭시로 이루어진 코어층(21)의 크기와 동일하게 동박을 설치하여 제1동박층(22)을 구성한다.First, the insulating
그리고 코어층(21)에 적층된 복수의 제1동박층(22)의 측면에 프리플러그를 제1동박층(22)의 크기와 동일한 크기로 각각 적층되도록 설치한다. Plugs are provided on the side surfaces of the plurality of first copper layers 22 stacked on the
상기 프리플러그층(23)의 일측에 다시 동박을 설치해 제2동박층(24)을 각각 형성되도록 하여 도면에 도시된 바오 같은 구조로 이루어지도록 한다.And a copper foil is provided on one side of the
상기같이 코어층(21), 제1동박층(22), 프리플러그층(23) 제2동박층(24)이 적층된 상태에서 핫프레스를 이용하여 일정 압력과 열을 가해 도면에 도시된 바와 같은 절연층을 형성한다. In the state where the
접착 과정Adhesion process
상기 절연층(20)을 중심으로 페라이트층(12)이 측면에 각각 위치되도록 한 상태에서 절연층(20)과 페라이트층(12) 사이에 프리플러그 재질로 이루어진 접합층(25)이 위치되도록 한다.A
상기 페라이트층(12)과 절연층(20) 사이에 위치한 접합층(25)에 의해 서로 부착될 수 도록 핫프레스를 이용하여 일정한 압력과 열을 가해 부착되도록 한다.The
상기의 접찹층(25)에 의해 페라이트층(12)과 접합층(25)은 하나의 PCB 기판형태로 이루어진다.The
상기에서 설명한 바와 같이 본 발명은 NFC 안테나 요구 값을 맞추기 위해 코일을 실장하여 인덕턴스 코일을 실장하지 않으면서 페라이트(11)를 내장하여 NFC 안테나의 특성에 따른 요구 값을 실현할 수 있는 이점이 있다.As described above, the present invention is advantageous in that a
또한, 코일 부품의 실장없이 NFC 특성에 따른 값을 페라이트를 통해 구현할 수 있으므로 제품의 소형화를 할 수 있고, 솔더에 의한 접합이 없으므로 제품의 내구성 및 신뢰성을 높일 수 있는 장점이 있다. In addition, since a value according to NFC characteristics can be realized through ferrite without mounting coil parts, miniaturization of a product can be achieved, and durability and reliability of a product can be improved because there is no bonding by solder.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.
그러므로 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.
S100: 페라이트 코어층 형성 과정 S110: 지그제작과정
S120: 본딩시트 부착 과정 S130: 페라이트 설치 과정
S140: 본딩시트 부착 과정 S150: 기구홀 형성 과정
S160: 동박층 형성 과정 S200: 절연층 형성 과정
S210: 코어층 형성 과정 S220: 제1동박층 형성과정
S230: 프리플러그층 형성 과정 S240: 제2동박층 형성과정
S300: 접찹층 형성과정
10: 페라이트 코어층 11: 페라이트
12: 페라이트층 13: 시트층
14: PP층 15: 동박층
20: 절연층 21: 코어층
22: 제1동박층 23: 프리플러그층
24: 제2동박층 25: 접합층S100: Ferrite core layer formation process S110: Jig fabrication process
S120: bonding sheet attaching process S130: ferrite mounting process
S140: Bonding sheet attaching process S150: Mechanism hole forming process
S160: copper foil layer forming process S200: insulating layer forming process
S210: Core layer forming process S220: First copper layer forming process
S230: Pre-plug layer formation process S240: Second copper layer formation process
S300: Process of forming the adhesion layer
10: ferrite core layer 11: ferrite
12: ferrite layer 13: sheet layer
14: PP layer 15: Copper foil layer
20: insulating layer 21: core layer
22: first copper foil layer 23: free plug layer
24: second copper foil layer 25: bonding layer
Claims (8)
페라이트 코어층(10) 끼리 서로 간섭이 발생하지 않도록 절연물질을 중심으로 동박과 플리플러그를 순차로 설치하여 절연층(20)을 형성하는 과정(S200)과;
페리이트 코어층(10)과 절열층(20)을 접합제로 이루어지는 접합층(25)에 의해 하나의 PCB 형태로 형성하는 과정(S300);을 포함하되,
상기 페라이트 코어층(10)을 형성하는 과정(S100)은,
절연물질을 이용하여 지그를 창살 형태로 제작하는 과정(S110)과;
지그의 일측에 본딩시트를 설치하고, 이형지를 분리하는 과정(S120)과;
절연물질로 이루어진 지그의 내측에 복수의 페라이트(11)를 위치시켜 본딩시트에 접착하여 페라이트층(12)을 형성하는 과정(S130)과;
지그 내측에 설치된 페라이트(11)가 설치된 상태에서 지그의 다른 일측에 본딩시트를 설치하여 시트층(13)을 형성하는 과정(S140)과;
지그에 페라이트(11) 및 본딩시트를 설치한 상태에서 기구홀을 가공하는 과정(S150)과;
기구홀이 형성된 상태의 본딩시트 양측면에 동박을 설치하여 동박층(15)을 형성하는 과정(S160);
을 포함하는 것을 특징으로 하는 페라이트 코어 내장 집적회로 기판 제조방법.
A ferrite core 11 is formed on the inner side of the jig to fix the ferrite 11 by attaching a bonding sheet and a copper foil is provided on both sides of the bonding sheet to form the ferrite core layer 10 (S100);
A step (S200) of forming an insulating layer (20) by sequentially providing a copper foil and a flip plug around an insulating material so that the ferrite core layers (10) do not interfere with each other;
(S300) of forming the ferrite core layer (10) and the heat insulation layer (20) in the form of one PCB by a bonding layer (25) comprising a bonding agent,
In the step S100 of forming the ferrite core layer 10,
(S110) a step of fabricating the jig in the shape of a barrel using an insulating material;
(S120) of disposing a bonding sheet on one side of the jig and separating the release paper;
A step (S 130) of placing a plurality of ferrites (11) on the inside of a jig made of an insulating material and adhering to the bonding sheet to form a ferrite layer (12);
A step S140 of forming a sheet layer 13 by providing a bonding sheet on the other side of the jig in a state where the ferrite 11 installed inside the jig is installed;
(S150) of machining a mechanism hole in a state that the ferrite (11) and the bonding sheet are installed on the jig;
A step (S160) of forming copper foil layers (15) by providing copper foils on both side surfaces of the bonding sheet in a state where the mechanism holes are formed;
And forming a ferrite core on the integrated circuit board.
상기 절연물질은
글라스 에폭시 이루어져 창살 형태로 형성되며, 창살 형태의 내측에는 페라이트(11)가 복수로 설치되고, 측면 각각에 본딩시트가 설치되어 하나의 코어로 이루어지는 것을 특징으로 하는 페라이트 코어 내장 집적회로 기판 제조방법.
The method according to claim 1,
The insulating material
Wherein a plurality of ferrites (11) are provided on the inner side of the grate shape, and a bonding sheet is provided on each side of the grate shape to form a single core.
상기 S160과정에서,
본딩시트의 양측면에 동박을 각각 설치하기 위하여 프리플러그 재질을 설치하고, 여기에 동박을 레이업 하여 핫프레스를 통해 동박을 부착시키는 것을 특징으로 하는 페라이트 코어 내장 집적회로 기판 제조방법.
The method according to claim 1,
In step S160,
Wherein a pre-plug material is provided for mounting copper foils on both sides of the bonding sheet, and the copper foil is laid up thereon to attach the copper foil through a hot press.
상기 S100과정에서,
페라이트 코어층을 형성한 상태에서 동박층(15)에 회로를 구현하고, 구현된 회로를 인쇄한 상태에서 외형을 가공하는 것을 특징으로 하는 페라이트 코어 내장 집적회로 기판 제조방법.
The method according to claim 1,
In step S100,
Wherein a circuit is implemented in the copper foil layer (15) in a state where the ferrite core layer is formed, and the outer shape is processed while printing the implemented circuit.
상기 동박층(15)은,
0.01mm에서 0.02mm 사이로 형성되어 회로가 구현되는 것을 특징으로 하는 페라이트 코어 내장 집적회로 기판 제조방법.
The method according to claim 1,
The copper foil layer (15)
0.0 > mm < / RTI > to 0.02 mm to implement a circuit.
상기 절연층 형성 과정(S200)은,
글라스 에폭시를 이용하여 일정 크기의 패널로 이루어지는 코어층(21)을 형성하는 과정과;
상기 코어층(21)을 패널로 형성한 상태에서 양측면에 동박시트를 적층하여 제1동박층(22)을 형성하는 과정과;
상기 제1동박층(22)을 형성한 상태에서 프리플러그 재질을 이용하여 제1동박층()의 측면에 각각 설치하여 프리플러그층(23)을 형성하는 과정과;
상기 프리플러그층(23)의 측면에 동박시트를 각각 설치하여 제2동박층(24)을 적층하는 과정;을 포함하되,
핫프레스를 이용하여 코어층(21), 제1동박층(22), 프리플러그층(23) 및 제2동박층(24)이 하나의 패널로 형성되도록 하는 것을 특징으로 하는 페라이트 코어 내장 집적회로 기판 제조방법.
The method according to claim 1,
The insulating layer forming process (S200)
Forming a core layer (21) made of a panel of a predetermined size using glass epoxy;
Forming a first copper foil layer (22) by laminating copper foil sheets on both sides of the core layer (21) in the form of a panel;
Forming a pre-plug layer (23) on the side surfaces of the first copper foil layer using a pre-plug material in a state where the first copper foil layer (22) is formed;
And a step of stacking the second copper foil layer (24) by providing a copper foil sheet on the side surface of the free plug layer (23)
Wherein the core layer (21), the first copper foil layer (22), the preplug layer (23), and the second copper foil layer (24) are formed into a single panel using a hot press. ≪ / RTI >
상기 절연층(20)은
핫프레스에 의해 적어도 0.01mm 이상의 두께로 형성되어 복수의 페라이트 코어층(10) 끼리 간섭을 일으키는 것을 방지할 수 있도록 하는 것을 특징으로 하는 페라이트 코어 내장 집적회로 기판 제조방법.8. The method of claim 1 or 7,
The insulating layer (20)
Wherein the ferrite core layer (10) is formed to have a thickness of at least 0.01 mm or more by hot pressing so as to prevent the ferrite core layers (10) from interfering with each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170096604A KR101802121B1 (en) | 2017-07-30 | 2017-07-30 | Method for manufacturing ferrite core embedded integrated circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170096604A KR101802121B1 (en) | 2017-07-30 | 2017-07-30 | Method for manufacturing ferrite core embedded integrated circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101802121B1 true KR101802121B1 (en) | 2017-12-20 |
Family
ID=60931323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170096604A KR101802121B1 (en) | 2017-07-30 | 2017-07-30 | Method for manufacturing ferrite core embedded integrated circuit board |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101802121B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101320873B1 (en) * | 2012-05-15 | 2013-10-23 | 주식회사 아모텍 | Munufacturing method of nfc antenna and nfc antenna manufactured by thereof |
-
2017
- 2017-07-30 KR KR1020170096604A patent/KR101802121B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101320873B1 (en) * | 2012-05-15 | 2013-10-23 | 주식회사 아모텍 | Munufacturing method of nfc antenna and nfc antenna manufactured by thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040021218A1 (en) | Module component | |
| CN106024763B (en) | Coil embedded integrated circuit substrate and manufacturing method thereof | |
| JP2008103615A (en) | Electronic component mounting multilayer wiring board and its manufacturing method | |
| JP2003142831A (en) | Electronic part internal wiring board and its manufacturing method | |
| KR101506794B1 (en) | Printed curcuit board and manufacture method | |
| US20200243417A1 (en) | Component Carrier Comprising at Least One Heat Pipe and Method for Producing Said Component Carrier | |
| US10499500B2 (en) | Circuit board with embedded metal pallet and a method of fabricating the circuit board | |
| JP2006303202A (en) | Printed board with built-in component and manufacturing method thereof | |
| JP2006324568A (en) | Multilayer module and its manufacturing method | |
| KR20160141516A (en) | Printed circuit board, method for manufacturing the same and semiconductor package having the thereof | |
| JP2008016844A (en) | Printed circuit board and manufacturing method of the same | |
| US20150055309A1 (en) | Electronic component embedded substrate and method of manufacturing electronic component embedded substrate | |
| US20140182899A1 (en) | Rigid-flexible printed circuit board and method for manufacturing same | |
| KR101555403B1 (en) | Wiring board | |
| KR20160004157A (en) | Chip embedded substrate and method of manufacturing the same | |
| KR101802121B1 (en) | Method for manufacturing ferrite core embedded integrated circuit board | |
| US8083954B2 (en) | Method for fabricating component-embedded printed circuit board | |
| JP6587795B2 (en) | Circuit module | |
| JP2005116811A (en) | Multilayer wiring board and method for manufacturing the same | |
| TWI741574B (en) | Embedded circuit board and method for making the same | |
| KR101809418B1 (en) | Integrated circuit board with ferrite core | |
| KR100895241B1 (en) | Method for manufacturing substrate for package | |
| CN114390800A (en) | Manufacturing method of magnetic-line-embedded circuit board and electronic element | |
| JP2013115110A (en) | Printed wiring board of step structure | |
| KR101147343B1 (en) | Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |