KR101799333B1 - 전하 펌프 모드 천이들 동안 파워 서플라이에 대한 킥백 전류의 감소 - Google Patents

전하 펌프 모드 천이들 동안 파워 서플라이에 대한 킥백 전류의 감소 Download PDF

Info

Publication number
KR101799333B1
KR101799333B1 KR1020157035376A KR20157035376A KR101799333B1 KR 101799333 B1 KR101799333 B1 KR 101799333B1 KR 1020157035376 A KR1020157035376 A KR 1020157035376A KR 20157035376 A KR20157035376 A KR 20157035376A KR 101799333 B1 KR101799333 B1 KR 101799333B1
Authority
KR
South Korea
Prior art keywords
capacitor
charge pump
switch
coupled
voltage
Prior art date
Application number
KR1020157035376A
Other languages
English (en)
Other versions
KR20160008611A (ko
Inventor
브하라트 쿠마르 탄드리
투안 엘. 응구옌
다니엘 존 알렌
링리 창
애니루드하 사토스카
아론 브레난
단 센
Original Assignee
씨러스 로직 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨러스 로직 인코포레이티드 filed Critical 씨러스 로직 인코포레이티드
Publication of KR20160008611A publication Critical patent/KR20160008611A/ko
Application granted granted Critical
Publication of KR101799333B1 publication Critical patent/KR101799333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H03F1/025—Stepped control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier

Abstract

전하 펌프로부터 전력 관리 직접 회로(PMIC)로의 킥백 전류는 모드 천이들 동안 플라이 및 홀드 커패시터들로부터의 전하를 소산함으로써 감소될 수 있다. 스위치는 전하 펌프를 연결해제하고 킥백 전류가 PMIC에 도달하는 것을 방지하도록 전하 펌프와 PMIC 간에 직렬로 배치될 수 있다. 또한, 스위치들과 같은 부가적인 로드들은 플라이 및 홀드 커패시터들로부터의 전하를 소산하도록 전하 펌프 출력들에 커플링될 수 있다. 부가적으로, 폐쇄된 피드백 루프가 모드 천이들 동안 플라이 및 홀드 커패시터들로부터의 과잉 전하를 모니터링하고 방전하는데 사용할 수 있다. 또한, 전하는 천이의 시간 기간을 감소시키기 위해 모드 천이들 동안 플라이 및 홀드 커패시터들 간에 재분배될 수 있다.

Description

전하 펌프 모드 천이들 동안 파워 서플라이에 대한 킥백 전류의 감소{REDUCING KICKBACK CURRENT TO POWER SUPPLY DURING CHARGE PUMP MODE TRANSITIONS}
관련 출원에 대한 교차-참조
[0001] 이 출원은 2013년 12월 16일 출원되고 발명의 명칭이 "REDUCING KICKBACK CURRENT TO POWER SUPPLY DURING CHARGE PUMP MODE TRANSITIONS"인 미국 정식 특허 출원 번호 14/108,101을 우선권으로 주장하고 Bharath K. Thandri 등에 의해 2013년 9월 3일 출원되고 발명의 명칭이 "REDUCING KICKBACK CURRENT TO POWER SUPPLY DURING CHARGE PUMP MODE TRANSITIONS"인 미국 임시 특허 출원 번호 61/873,301를 우선권으로 주장하고, 2013년 5월 17일에 출원된 미국 가특허 출원 번호 61/824,677를 우선권으로 주장하며, 이들 모두는 그에 의해 그 전체가 인용에 의해 포함된다.
본 개시의 기술분야
[0002] 본 개시는 직접 회로들에 관한 것이다. 특히, 본 개시는 증폭기들에 관한 것이다.
[0003] 통상적인 클래스 H 증폭기 시스템(100)에서, +/- 전하 펌프 전압 VCP("+/- VCP") 또는 +/- ½ 전하 펌프 전압 VCP("+/- VCP/2") 또는 +/- 1/3 전하 펌프 전압 VCP("+/- VCP/3") 또는 +/- 1.33 전하 펌프 전압 VCP("+/- 4/3*VCP") 또는 몇몇 다른 전압 레벨을 생성할 수 있는 전하 펌프(104)는 헤드폰 증폭기를 전력공급하는데 사용된다. 도 1은 전하 펌프(104) 및 헤드폰 로드(110)를 구동하는 헤드폰 증폭기(106)를 갖는 기존의 클래스 H 증폭기 시스템(100)을 도시한다. 클래스 H 제어 블록(108)은 도 1에서 도시된 바와 같은 헤드폰 로드를 구동하도록 전하 펌프(104) 및 헤드폰 증폭기(106)를 제어한다.
[0004] 전하 펌프(104)는 클록에 의해 제어되는 스위치(도시되지 않음)들의 네트워크로 구성되고 접지 중심 헤드폰 증폭기에 대한 서플라이들로서 이용되는 양의 서플라이 전압(VDDCP) 및 음의 서플라이 전압(VSSCP)을 생성한다. 클래스 H 제어 블록(108)은 헤드폰 로드(110)에 제공되는 오디오 신호의 크기에 기초하여 전하 펌프(104)에 대한 동작의 모드를 결정한다. 모바일 애플리케이션에서 전하 펌프(104)에 대한 하나의 서플라이 전압(VCP)은 1.8V이며, 전하 펌프(104)의 상이한 모드들 : +VCP(1.8V 모드)는 "모드 1"로서 도시되고, +VCP/2(0.9V 모드)는 "모드 2"로서 도시되고, +VCP/3(0.6V 모드)는 "모드 3"으로서 도시되고, +4 * VCP/3(2.4V 모드)는 "모드 4"이다. 전하 펌프(104)의 각 모드는 온 또는 오프가 되도록 스위치들의 네트워크의 상이한 결합을 세팅하는 것을 포함할 수 있다. 전하 펌프(104) 외부에 있는 외부 펌핑 플라이(fly) 커패시터(112(Cfly1) 및 114(Cfly2))는 2.2uF일 수 있다. 외부 홀드(hold) 커패시터들(116(Chold1) 및 118(Chold2))은 2.2uF일 수 있다.
[0005] 배터리(도시되지 않음)의 서플라이 전압(VP)으로부터와 같은 외부 전력 관리 직접 회로(PMIC)(102)는 전하 펌프 전압(VCP)을 생성하고, 인덕터-기반 벅(buck) 컨버터 또는 낮은 드롭아웃 레귤레이터일 수 있다. 정상 상태 동작에서, 커패시터들(112, 114, 116 및 118) 상의 전하들은 각각의 설계 값으로 세틀링(settling)된다. 예를 들어, 전하 펌프가 모드 1(1.8V 모드)에서 정상 상태로 동작할 때, 커패시터(112)에 의해 홀드되는 전하가 0인 반면에, 커패시터들(116, 114, 및 118)에 대한 전하들은 각각 1.8*2.2uF이다. 그러나 전하 펌프(104)가 모드 2(0.9V 모드)에서 정상 상태로 동작할 때, 모든 4개의 커패시터들(112, 114, 116, 및 118) 상의 전하들이 각각 0.9 *2.2uF이다. 4개의 커패시터들(112, 114, 116, 및 118) 각각에 의해 홀드되는 전하들은 모드 3에서 0.6 * 2.2uF이다. 모드 4에서 커패시터(112)에 의해 홀드되는 전하는 0이고 커패시터들(114, 116, 및 118)에 대한 전하들은 각각 2.4 * 2.2uF이다. 모드들 간의 전하 차이는 모드 천이 이전 및 이후의 전하 펌프(104) 구성에 의존한다.
[0006] 전하 펌프 모드 천이들 동안, 커패시터들(112, 114, 116 및 118) 상에서 전하의 차이는 파워 서플라이 전압(VP 또는 VCP)으로부터의 전류에 의해 제공된다. 도 2에 도시된 바와 같이, 0.6V로부터 0.9V로, 0.9V로부터 1.8V로, 또는 1.8V로부터 2.4V로와 같이, 더 낮은 서플라이로부터 더 높은 서플라이로의 모드 천이에 대해, 최종 모드는 시작 모드 보다 커패시터들(112, 114, 116 및 118) 상에서 더 높은 양의 전하를 갖는다. (전압(VDDCP)에 관하여) 이 양의 전압 슬로프 천이들 중 임의의 것에서, 순시 전류는 커패시터들(112, 114, 116 및 118)을 충전하도록 전압 서플라이(VCP/VP)로부터 드로우(draw)된다. 2.4V로부터 1.8V로, 1.8V로부터 0.9V로, 또는 0.8V로부터 0.6V로와 같이, 더 높은 서플라이로부터 더 낮은 서플라이로의 모드 천이에 대해, 최종 모드는 시작 모드보다 커패시터들(112, 114, 116 및 118) 상에서 더 낮은 양의 전하를 갖는다. (전압(VDDCP)에 관하여) 음의 전압 슬로프 천이들 중 임의의 것에서, 전하가 직접 회로의 전하 펌프(104) 또는 다른 컴포넌트에서 내부적으로 소산되지 않는 경우, 과잉 전하는 전압 서플라이(VCP/VP)에 전류를 푸시(push)할 것이다. 양의 그리고 음의 전압 슬로프 천이들 둘 다에서, 서플라이로부터 드로우되거나 서플라이로 푸시되는 전류가 급격하고 큰(대략 수백 밀리 암페어 정도)데, 그 이유는 이러한 천이들이 비교적 큰 외부 커패시터들을 충전/방전하는 것을 포함하기 때문이다. PMIC(102)가 전류의 갑작스런 변화에 반응할 수 없기 때문에, 서플라이 전압은 또한 급격하게 변할 수 있어서, 잠재적인 신뢰도 문제를 야기한다.
[0007] 여기에 언급된 단점들은 단지 대표적이며 특히, 소비자-레벨 디바이스들에 대해, 개선된 증폭기 시스템들에 대한 필요성이 존재한다는 것을 단순히 강조하도록 포함된다. 여기서 설명된 실시예들은 특정한 단점들을 해결하지만, 여기서 설명되거나 당 분야에 알려진 각각의 그리고 모든 것이 필수적이진 않다.
[0008] 본 개시에서 제안된 기법들은 더 높은 전압 모드로부터 더 낮은 전압 모드로의 전하 펌프 모드 천이들 동안 킥백(kickback) 전류를 완화하고 신뢰할 수 있는 시스템 동작을 보장한다.
[0009] 특정한 실시예들에 대해, 높은 출력으로부터 낮은 출력으로 스위칭할 때, 전하 펌프로부터 전력 관리 직접 회로와 같은 제어기로의 리턴 전류 문제가 감소될 수 있다. 예를 들어, 일 실시예에서, 전하 펌프는 파워 서플라이로부터 연결해제될 수 있고, 전하 펌프는(예를 들어, 잔류 전하를 이용함으로써) 파워 서플라이 없이 더 낮은 전압 모드에서 실행하도록 스위칭된다. 로드 전류는 그 후 전하 펌프의 하나 이상의 출력들을 드레인(drain)한다. 전하 펌프 출력이 더 낮은 값으로 감소할 때, 전하 펌프는 파워 서플라이에 재연결될 수 있다.
[0010] 다른 실시예에서, 전하 펌프는 양의 그리고 음의 전압 출력을 가질 수 있다. 제어기는 위에서 설명된 바와 같이 파워 서플라이로부터 전하 펌프를 연결해제하고, 로드 전류가 전하 펌프 출력들을 드레인하도록 허용할 수 있다. 제어기는 또한 제 1 페이즈에서 양의 출력과 병렬로 하나의 커패시터를 스위칭하고 양의 그리고 음의 출력 둘 다가 더 낮은 전압 값으로 감소할 때까지 상이한 제 2 페이즈에서 음의 출력과 병렬로 동일한 커패시터를 스위칭할 수 있다. 전하 펌프는 그 이후 파워 서플라이에 재연결될 수 있다.
[0011] 추가의 실시예들에서, 전하 펌프 제어기는 위에서 설명된 바와 같이 파워 서플라이로부터 전하 펌프를 연결해제할 수 있다. 제어기는 전하 펌프를 방전 상태로 두고 로드 전류가 전하 펌프 플라이 및/또는 홀드 커패시터들을 드레인하도록 허용할 것이다. 이 실시예에서, 전하 펌프의 양의 또는 음의 전압 출력 중 어느 하나가 타겟값에 도달한 이후 전하 펌프는 파워 서플라이에 재연결될 수 있다. 대안적으로, 제어기는 전하 펌프의 양의 그리고 음의 전압 출력들 둘 다가 타겟값에 도달한 이후 인에이블될 수 있다. 다른 대안에서, 제어기는 전하 펌프의 양의 또는 음의 전압 출력 중 어느 하나가 타겟값에 도달할 때까지 대기할 수 있고, 그 후 제어기는 타겟값에 도달하지 않은 출력을 신속히 방출할 수 있다.
[0012] 일 실시예에서, 개루프 솔루션은 전하 펌프의 양의 그리고 음의 전압 출력들에 커플링되는 드레인 경로들을 통해 플라이 및/또는 홀드 커패시터들을 드레인할 수 있다. 이러한 드레인 경로들은 전하 펌프 출력들에 커플링되는 스위치들을 통해 활성화될 수 있다. 또한, 부가적인 스위치들은 플라이 및 홀드 커패시터들 간의 전하의 재분배를 허용하도록 전하 펌프의 노드들 간에 커플링될 수 있다.
[0013] 위에서는 이어지는 상세한 설명이 더 잘 이해될 수 있도록 본 발명의 실시예들의 특정한 특징들 및 기술적 이점들을 광의로 보단 약술하였다. 본 발명의 청구항들의 대상을 형성하는 부가적인 특징들 및 이점들이 이하에서 설명될 것이다. 개시된 개념 및 특정한 실시예는 동일하거나 유사한 목적을 수행하기 위한 다른 구조들을 설계하거나 수정하기 위한 토대로서 쉽게 활용될 수 있다는 것이 당업자들에 의해 인지되어야 한다. 또한, 이러한 등가의 구조들이 첨부된 청구항들에서 기술된 바와 같은 본 발명의 사상 및 범위로부터 벗어나지 않는다는 것이 당업자들에 의해 지각되어야 한다. 첨부된 도면과 관련하여 고려될 때 부가적인 특징들이 다음의 설명으로부터 더 잘 이해될 것이다. 그러나 도면들 각각은 단지 예시 및 설명의 목적을 위해 제공되며 본 발명을 제한하도록 의도되지 않는다는 것이 명시적으로 이해될 것이다.
[0014] 개시된 시스템 및 방법들의 보다 완전한 이해를 위해, 이제 첨부 도면들과 함께 이루어지는 이하의 설명에 대한 참조가 이루어진다.
[0015] 도 1은 종래의 클래스 H 증폭기를 예시하는 블록도이다.
[0016] 도 2는 종래의 H 클래스 증폭기의 한 모드로부터 다른 모드로의 모드 변화를 예시하는 그래프이다.
[0017] 도 3은 본 개시의 일 실시예에 따라 중간 단계들을 거쳐 더 높은 전압 모드로의 예시적인 모드 변화를 예시하는 그래프이다.
[0018] 도 4는 본 개시의 일 실시예에 따라 중간 단계들을 거쳐 더 낮은 전압 모드로의 예시적인 모드 변화를 예시하는 그래프이다.
[0019] 도 5는 본 개시의 일 실시예에 따라 중간 단계들을 거치는 비대칭 모드 천이들을 예시하는 그래프이다.
[0020] 도 6a는 본 개시의 일 실시예에 따라 중간 단계들을 거쳐 모드들 간에서 천이하기 위한 증폭기 시스템을 예시하는 블록도이다.
[0021] 도 6b는 본 개시의 몇 개의 실시예에 따라 중간 단계들을 거쳐 모드들 간에서 천이하기 위한 증폭기 시스템을 예시하는 블록도이다.
[0022] 도 7은 본 개시의 일 실시예에 따라 정의된 로드를 갖는 증폭기 시스템의 동작을 예시하는 흐름도이다.
[0023] 도 8은 본 개시의 따른 일 실시예 따라 더 높은 전압 모드로부터 더 낮은 전압 모드로의 증폭기 시스템의 동작을 예시하는 그래프이다.
[0024] 도 9는 본 개시의 일 실시예에 따라 모드들 간에 천이하는 전하 펌프를 제어하기 위한 폐쇄된 피드백 루프를 예시하는 블록도이다.
[0025] 도 10은 본 개시의 따른 일 실시예 따라 폐쇄된 피드백 루프를 통한 더 높은 전압 모드로부터 더 낮은 전압 모드로의 증폭기 시스템의 동작을 예시하는 그래프이다.
[0026] 도 11a는 본 개시의 일 실시예에 따라 폐쇄된 피드백 루프를 갖는 전하 펌프를 동작시키기 위한 방법을 예시하는 흐름도이다.
[0027] 도 11b는 본 개시의 일 실시예에 따라 폐쇄된 피드백 루프 및 가속된 방전을 갖는 전하 펌프를 동작시키기 위한 방법을 예시하는 흐름도이다.
[0028] 모드 시퀀싱 알고리즘은 최종 출력 전압에 도달하기 이전에 전하 펌프 전압 천이들이 중간 전압 단계들을 거치도록 허용할 수 있다. 중간 전압 단계들을 통한 시퀀싱은 양의 및/또는 음의 전압 천이들 중 어느 하나에 적용될 수 있다. 도 3은 본 개시의 일 실시예에 따라 중간 단계들을 거쳐 더 높은 전압 모드로의 예시적인 모드 변화를 예시하는 그래프이다.
[0029] 도 3은 그래프(300A)에서 모드 천이 없이 그리고 그래프(300B)에서 모드 천이들을 거쳐, VDDCP와 같은 전하 펌프 출력 전압의 더 낮은 내지 더 높은 전압 천이들의 비교를 도시한다. 도 3은 또한 시퀀스(300A)에 대해 라인(302)에서 그리고 시퀀스(300B)에 대해 라인들(322, 324 및 326)에서 전하 펌프로부터 드로우된 각각의 서플라이 전류들을 예시한다. 도 1의 클래스 H 제어 블록(108)과 같은 제어 블록이 0.6V 모드(312)로부터 2.4V 모드(318)로 천이를 개시할 때, 전하 펌프는 우선 대략적으로 세틀링(settling)할 전하 펌프 서플라이 전압을 보장하도록 0.9V 모드(314)로 천이하고 t1초와 같은 특정 시간 동안 모드(314)를 홀드한다. 전하 펌프는 그 후 1.8V 모드(316)로 이동하고 t2초 동안 1.8V 모드(316)로 홀드한다. 그 후, 전하 펌프는 타겟 2.4V 모드(318)로 이동한다. 직접적인 0.6V 내지 2.4V 모드 천이에 대한 서플라이 전류는, 큰 전류(302)(I1)가 두 개의 모드들(312 및 318) 간의 전하의 차이로부터 발생하기 때문에 크다. 시퀀스(300B)에서와 같이 적용된 바와 같은 모드 시퀀싱에 있어서, 0.6V 모드(312)로부터 0.9V 모드(314)로의 천이에 대해 전류(322)(I2), 0.9V 모드(314)로부터 1.8V 모드(316)로의 천이에 대해 전류(324)(I3), 및 1.8V 모드(316)로부터 2.4V 모드(318)로의 천이에 대해 전류(326)(I4)는 각각 전류(302)(I1)보다 훨씬 더 낮다.
[0030] 시퀀스(300B)의 시퀀싱된 전압 단계는 순시 전류 단계를 감소시키고 전압 서플라이들로부터의 각각 연속적인 천이에 대해 보다 스태거된 전류 드레인(more staggered current drain)를 제공한다. 도 3은 단일 출력 노드를 갖는 전하 펌프에 대한 출력 모드를 도시한다. 전하 펌프가 양의 전압 출력(VDDCP) 및 음의 전압 출력(VSSCP)과 같은 두 개의 출력 노드들을 포함할 때, 유사한 천이들은 제 2 출력 노드 상에서 수행될 수 있다.
[0031] 더 낮은 전하 펌프 출력 전압으로부터 더 높은 전하 펌프 출력 전압으로 모드 단계들을 시퀀싱하는 것과 마찬가지로, 유사한 결과들이 더 높은 전하 펌프 출력 전압으로부터 더 낮은 전하 펌프 출력 전압으로 모드 단계들을 시퀀싱함으로써 적용될 수 있다. 도 4는 본 개시의 일 실시예에 따라 중간 단계들을 거쳐 더 낮은 전압 모드로의 예시적인 모드 변화를 예시하는 그래프이다. 도 4는 시퀀스(400A)에서 모드 천이 없이 그리고 시퀀스(400B)에서 모드 천이들을 거쳐 VDDCP와 같은 전하 펌프 출력의 예시적인 더 높은 내지 더 낮은 전압 천이들의 비교를 도시한다. 시퀀스(400A)에 대한 각각의 서플라이 전류들은 라인(402)에서 도시되고, 라인(422, 424, 및 426)에서 시퀀스(400B)에 대해 도시된다. 도 1의 클래스 H 제어 블록(108)과 같은 제어 블록이 2.4V 모드(318)로부터 0.6V 모드(312)로 전하 펌프를 천이하기로 결정할 때, 전하 펌프(104)는 대략적으로 세틀링할 전하 펌프 서플라이 전압을 허용하기 위해 우선 1.8V 모드(316)로 천이하고 특정 시간(t4초) 동안 거기서 홀드한다. 그 후, 전하 펌프는 0.9V 모드(314)로 천이하고 t5초 동안 그 모드를 홀드한다. 그 후, 전하 펌프는 타겟 0.6V 모드(312)로 천이한다.
[0032] 시퀀스(400A)의 직접적인 2.4V 내지 0.6V 모드 천이에 대한 전류(402)(I5)는 대략적으로는 전하 펌프를 포함하는 직접 회로에 의해 소산되지 않는 플라이 및 홀드 커패시터들 상의 과잉 전하의 값에 비례한다. 이 전류는 전압 서플라이에 역으로 푸시(push)될 수 있다. 전류(402)(I5)는 음인데, 그 이유는 전류가 전압 서플라이로부터 드로우되는 대신 거기에 역으로 푸시되기 때문이다. 대조적으로, 도 3의 전류(302)(I1)는 양인데, 그 이유는 전류(302)(I1)가 전압 서플라이로부터 드로우되기 때문이다. 시퀀스(400B)에서 도시된 바와 같이 적용되는 모드 시퀀싱에 있어서, 전류(422)(I6)의 1.8V 모드(316)로의 2.4V 모드(318) 천이, 전류(424)(I7)의 0.9V 모드(314)로의 1.8V 모드(316) 천이 및 전류(426)(I8)의 0.6V 모드(312)로의 0.9V 모드(314) 천이 각각에 대해 역으로 푸시되는 전류의 양은 각각 전류(402)(I5)보다 더 훨씬 낮다. 전압 서플라이로 역으로 푸시되는 전류로 인한 서플라이 전압 익스커션(supply voltage excursion)의 크기는, 역으로 푸시되는 전류들이 각각의 연속적인 천이마다 스태거되기 때문에 감소된다. 도 4가 단지 전하 펌프의 하나의 출력에 대한 모드 천이들을 예시하지만, 더 낮은 전압 모드에서 더 높은 전압 모드로의 천이들은 또한 전하 펌프의 제 2 출력 상에서 구현될 수 있다. 부가적으로, 4개의 모드들만이 도 3의 시퀀스(300B) 및 도 4의 시퀀스(400B)에서 도시되지만, 부가적인 또는 더 적은 모드들이 시퀀스들에서 구현될 수 있다.
[0033] 도 3 및 도 4를 참조하여 설명된 천이 모드와 관련된 모드 시퀀싱 방법은 순시 변화를 더 작은 변화로 스태거함으로써 전하 펌프 모드 천이들 동안 서플라이 전압 및 전류에서의 급격한 변화들을 감소시킬 수 있다.
[0034] 천이들 동안, 각각의 모드는 비대칭 램프 시퀀스에서 상이한 시간 지속기간 동안 홀드될 수 있다. 비대칭 램프 레이트 방법은 전하 펌프 모드 천이들의 모드 시퀀싱을 통해 어떠한 클리핑도 없이 오디오 신호들의 안전한 재생을 제공할 수 있다. 신호 레벨이 최소 레벨로부터 최대 레벨로 그리고 그 후 다시 최소 레벨로 변할 때, 전하 펌프는 도 4의 0.6V 모드(312)로부터 2.4V 모드(318)로 그리고 그 후 다시 0.6V 모드(312)로 천이할 수 있다. 비대칭 시퀀싱 및 중간 단계들을 거친 전체 천이는 도 5에서 도시된다.
[0035] 도 5는 본 개시의 일 실시예 따라 비대칭 중간 단계들을 거쳐 더 높은 전압 모드 및 더 낮은 전압 모드로의 예시적인 모드 변화를 예시하는 그래프이다. 비대칭 램프 레이트들을 설명하는 것을 돕기 위해 모드 천이들 동안 오디오 재생에 대한 두 가지 관찰들이 논의된다. 제 1 관찰은, 도 1의 헤드폰 로드(110)와 같은 헤드폰 로드에서 신호 진폭이 더 작은 값으로부터 더 높은 값으로 증가할 때 신호 클리핑이 이슈를 생성할 수 있다는 것이다. 중간 모드들이 도 3 및 도 4에서 설명된 바와 같이 사용 가능할 때, 헤드폰 증폭기는 더 낮은 값으로부터 더 높은 값으로 전하 펌프 모드를 변경함으로써 응답할 수 있다. 모드 시퀀싱의 반응 시간은 더 낮은 내지 더 높은 전압 천이들에 영향을 미칠 수 있는데, 그 이유는 천이 시간 동안 오디오 신호가 클리핑하는지 여부에 반응 시간이 영향을 주기 때문이다. 제 2 관찰은, 전하 펌프 모드가 너무 오랫동안 더 높은 전압 모드에 있는 경우, 효율이 그 시간 기간 동안 손실될 수 있다는 것이다. 그러나 더 낮은 효율은, 클리핑보단 증폭기 시스템의 설계에서 용인하는데 더 쉬울 수 있다. 따라서 비대칭 램프 시간들은 낮은 내지 높은 천이들에서 클리핑을 감소시키기 위해 구현될 수 있다.
[0036] 양의 천이들 동안, 전하 펌프는 클리핑을 감소시키기 위해 신속하게 천이하도록 시도할 수 있다. 모드에 대해 전하 펌프 출력에서의 세틀링은 레지스터-커패시터(RC) 시간 상수를 따르며, 여기서 RPOS * Chold1는 전하 펌프 양의 전압 출력(VDDCP) 시간 상수를 결정하고 Rneg * Chold2는 전하 펌프 음의 전압 출력(VSSCP)을 결정하며, 여기서 RPOS는 VDDCP 노드에 대한 스위치 및 라우팅, 조사(looking)를 포함하는 유효 평균 저항을 나타내고 Rneg는 VSSCP 노드에 대한 스위치 및 라우팅, 조사 포함하는 유효 평균 저항을 나타낸다. VDDCP 및 VSSCP 노드들에 대한 프로세스, 전압 및 온도 코너에 걸친 최악의 경우의 시간 상수는 전하 펌프가 모드 천이 동안 중간 모드에서 홀드하는 최소 시간일 수 있다.
[0037] 음의 천이 동안, 전하 펌프가 더 높은 전압으로부터 더 낮은 전압으로 이동할 때, 플라이 및/또는 홀드 커패시터들 상에 과잉 전하가 있을 수 있다. 전압 서플라이에 대한 급격한 킥백 전류를 감소시키기 위해, 이 과잉 전하는 전하 펌프를 포함하는 직접 회로에서 내부적으로 소산될 수 있다. 헤드폰 로드에 대한 전류는 VDDCP 및 VSSCP와 같은 전하 펌프 서플라이 전압에 의해 제공될 수 있다. 모드 천이 동안 더 높은 전압 모드에서 홀드 시간의 기간을 연장함으로써, 플라이 및/또는 홀드 커패시터 상의 이 과잉 전하는 헤드폰 로드의 전류 드레인에 의해 소산될 수 있다. 이 최대 시간은 또한 최대 신호 주파수 및 다른 효율 고려 사항에 기초하여 계산될 수 있다.
[0038] 도 5에서 도시된 바와 같은 비대칭 램프 레이트는, 더 낮은 내지 더 높은 천이에 대해, 전하 펌프(104)가 신호 클리핑을 감소시키도록 중간 모드들에서 최소량의 시간을 소모하고, 반면에 더 높은 내지 더 낮은 천이에 대해, 전하 펌프(104)는 칩 상의 과잉 전하를 소산하도록 중간 모드들에서 최대량의 시간을 소모한다는 사실에서 유래한다.
[0039] 직접 회로에서 구현되는 모드 시퀀싱 및 비대칭 램프 속도는 헤드폰 증폭기(106) 상에서 오디오 신호들을 재생하면서, 전하 펌프에 제공되는 파워 서플라이가 모드 천이들 동안 감소된 급격한 전압 및/또는 전류 변화를 경험하도록 허용할 수 있다. 도 6a는 본 개시의 일 실시예에 따라 중간 단계들을 거쳐 모드들 간에서 천이하기 위한 증폭기 시스템을 예시하는 블록도이다. 증폭기 시스템(600)은 전력 관리 직접 회로(PMIC)와 같은 전압 제어기(612)를 포함할 수 있다. 전압 서플라이 입력 노드(602)는 배터리와 같은 파워 서플라이(도시되지 않음)에 전압 제어기(612)를 커플링할 수 있다. 제어기(612)는 입력 스위치(614)를 통해 전하 펌프(616)에 커플링될 수 있다. 스위치(614)는 예를 들어, 트랜지스터 또는 버퍼일 수 있다. 전하 펌프(616)는 스위치(616A, 616B, 및 616C)를 포함할 수 있으며, 이는 한 전압 모드로부터 다른 전압 모드로의 전하 펌프(616)의 모드 변화 동안 동작될 수 있다.
[0040] 전하 펌프(616)의 스위치들(616A, 616B 및 616C)은 커패시터(634)에 대향하는 커패시터(632)의 한 측의 FLYP 노드에서, 커패시터들(632 및 634) 간의 FLYC 노드에서, 및 커패시터(632)에 대향하는 커패시터(634)의 한 측의 FLYN 노드에서 플라이 커패시터들(632 및 634)에 커플링될 수 있다. 스위치들(616A 및 616C)은 각각 홀드 커패시터(636) 및 홀드 커패시터(638)에 커플링될 수 있다. 스위치(616B)는 커패시터들(632 및 634) 간의 FLYC 노드를 접지에 커플링할 수 있다.
[0041] 전하 펌프(616)는 VDDCP에 대해 제 1 전압 출력 노드(604) 및 VSSCP에 대해 제 2 전압 출력 노드(606)를 제공할 수 있다. 2개의 출력 노드들(604 및 606)이 도시되었지만, 전하 펌프(616)는 단일 출력 노드 또는 다수의 출력 노드들을 제공할 수 있다. 로드들(642 및 644)은 각각 출력 노드들(604 및 606)에 커플링될 수 있다. 로드들(642 및 646)은 예를 들어, 헤드폰 또는 다른 출력 디바이스일 있다. 홀드 커패시터들(636 및 638)은 헤드폰을 구동하도록 로드들(642 및 644)에 전압을 제공할 수 있다. 모드 천이들 동안, 홀드 커패시터들(636 및 638)은 로드들(642 및 644)을 통해 드레인될 수 있다. 스위치들(618 및 620)은 출력 노드들(604 및 606)에 커플링될 수 있고, 커패시터들(636, 638, 632 및 634)을 방전하도록 부가적으로 또는 대안적으로, 로드들(642과 644)을 통해 커패시터들(636, 638, 632 및 634)을 방전하도록 활성화될 수 있다.
[0042] 전하 펌프(616)는 제어 시스템(622)에 의해 제어될 수 있다. 제어 시스템(622)은 전하 펌프(616)에 커플링되는 비-오버랩 클록 생성기(624)에 커플링되는 클래스 H 제어기(626)를 포함할 수 있다. 제어기(626)는 전하 펌프 모드 변화들을 통해 천이하도록 전하 펌프(616)를 제어할 수 있다. 천이들은 증폭기 시스템(600)의 오디오 신호 진폭 또는 볼륨 레벨의 변화에 적응하도록 개시될 수 있다.
[0043] 킥백 전류의 감소 또는 제거는 증폭기 시스템(600)의 스위치(614)를 통해 획득될 수 있다. 스위치(614)는 전하 펌프(616)로부터 제어기(612)로의 전류 플로우를 방지하기 위해 높은 임피던스 경로를 제공한다. 예를 들어, 스위치(614)는 음의 전압 슬로프 천이 동안 높은 임피던스 경로로 스위치 오프될 수 있다. 스위치(614)가 온일 때, 스위치(614)는 전도 또는 낮은 임피던스 경로의 상태에 있다. 스위치(614)가 오프일 때, 스위치(614)는 비-전도 또는 높은 임피던스 경로의 상태에 있다.
[0044] 플라이 커패시터들(632 및 634) 및 홀드 커패시터들(636 및 638) 상의 일부 남아있는 과잉 전하는, 스위치(614)가 낮은 임피던스 경로를 생성하도록 스위칭 온될 때 여전히 제어기(612)로 역으로 방전될 수 있다. 스위치(614)가 높은 임피던스 경로를 생성하도록 스위치 오프될 때 제어기(612)에 대한 킥백 전류를 추가로 감소시키기 위해, 정의된 로드는 커패시터들(632, 634, 636, 및 638)에 부가될 수 있다. 정의된 로드는 스위치(614)를 스위칭 온하기 이전에 커패시터들(632, 634, 636 및 638) 상의 과잉 전하를 감소 또는 제거하기 위해 스위치(614)가 스위칭 오프되는 동안 사용될 수 있다.
[0045] 일 실시예에서, 도 6b에서 예시된 바와 같이, 스위치(652) 및 스위치(654)를 포함하는 부가적인 스위치들은 전하 펌프(616)에 통합될 수 있다. 스위치(652)는 FLYC 노드와 양의 전하 펌프 출력 전압 노드(604)(VDDCP)를 커플링할 수 있다. 스위치(654)는 FLYN 노드와 전하 펌프 접지를 커플링 수 있다. 일 실시예에서, 전하 스티어링은 VDDCP 및 VSSCP 전압들 중 하나가 타겟 전압에 도달할 때까지 로드들(642 및 644)이 VDDCP 또는 VSSCP 전압들을 방전하기를 대기하는 것을 포함할 수 있다. 그 후, 스위치들(616A, 616B, 616C)을 포함하는 스위치들의 제 1 그룹 및 스위치들(652 및 654)을 포함하는 스위치들의 제 2 그룹은 VDDCP 및 VSSCP 전압들 둘 다가 타겟 전압에 도달할 때까지 순차적으로 토글링될 수 있다. 특정한 실시예들에서, 스위치들(616A, 616B, 616C, 652, 및 654)은 독립적으로 토글링될 수 있다. 다른 실시예에서, 전하 스티어링은 VDDCP 및 VSSCP 둘 다가 타겟 전압에 도달할 때까지, 스위치들(616A, 616B, 616C)을 포함하는 스위치들의 제 1 그룹 및 스위치들(652 및 654)을 포함하는 스위치들의 제 2 그룹을 연속적으로 순차적으로 토글링하는 것을 포함할 수 있다.
[0046] 도 7은 본 개시의 일 실시예에 따라 정의된 로드를 갖는 증폭기 시스템의 동작을 예시하는 흐름도이다. 도 7의 방법은, 도 6b의 증폭기 시스템(600)을 참조하여 설명되지만, 도 7의 방법은 다른 회로들에서 구현될 수 있다. 방법(700)은 전하 펌프(616)로부터 제어기(612)로의 높은 임피던스 경로를 생성하도록 스위치(614)를 스위칭 오프하는 것과 함께 블록(702)에서 시작한다. 블록(704)에서, 전하 펌프(616)에 대한 클록이 차단될 수 있고, 블록(706)에서, 스위치들(616A, 616B, 및 616C)은 각각 노드(FLYP)를 VDDCP에 단락시키고 노드(FLYC)를 접지에 단락시키고, 그리고 노드(FLYN)를 VSSCP에 단락시키도록 구성될 수 있다. 이 상태에서, 커패시터들(632, 634, 636, 및 638)은 다음 모드로의 쉬운 천이를 용이하게 하는 결정된 전압에서 정상 상태에 도달할 수 있다.
[0047] 일 실시예에서, 블록(706)에서, 로드 스위치들(618 및 620)은 커패시터들(632, 634, 636 및 638)로부터의 과잉 전하를 소산하기 위하여 스위칭 온될 수 있다. 스위치들(618 및 620)에 의해 제공되는 과잉 로드 전류는 각각, 스위치들(618 및 620)의 저항으로 나누어진 VDDSP 또는 VSSCP 전압의 값일 수 있다. 스위치들(618 및 620)의 로드는 커패시터들(632, 634, 636, 및 638) 상의 과잉 전하의 방전의 레이트를 증가시키도록 로드들(642 및 644)에 추가될 수 있다. 그 후, 블록(708)에서, 스위치(614)는 제어기(612)로부터 전하 펌프(616)로의 낮은 임피던스 경로를 제공하도록 스위칭 온될 수 있다. 제어기(612)에 대한 킥백 전류는 방법(700)에 의해 감소 또는 제거될 수 있다.
[0048] 도 8은 본 개시의 따른 일 실시예 따라 더 높은 전압 모드로부터 더 낮은 전압 모드로의 증폭기 시스템의 동작을 예시하는 그래프이다. 더 높은 전압 모드(802)로부터 더 낮은 전압 모드(806)로의 모드 변화는 모드들(802 및 806) 간의 천이 기간(804)을 포함할 수 있다. 천이(804) 초반에, 전하 펌프(616)에 대한 클록을 턴 오프하고, 스위치(614)를 턴 오프하고 스위치들(616A, 616B, 616C, 652, 및 654)을 턴 온하는 것을 포함하는 단계들(812)이 행해질 수 있다. 천이(804)의 말미에서, 스위치들(616A, 616B, 616C, 652, 및 654)을 턴 오프하고 스위치(614)를 턴 온하고 전하 펌프(616)에 대한 클록을 턴 온하는 것을 포함하는 단계들(814)이 행해질 수 있다.
[0049] 도 7에서 설명된 정의된 로드 솔루션은 전기 전하로서 스위치들(618 및 620)을 통해 접지로 과잉 전하를 소산할 수 있다. 이 방전은 바람직하지 않을 수 있다. 또한, 로드들(642 및 644) 및 스위치들(618 및 620)의 결합된 로드는 VDDCP 및 VSSCP 전압들이 전하 펌프(616)의 다음 모드의 타겟값보다 더 낮도록 방전하게 허용할 수 있다. 또한, 예컨대, 제조 변동성으로부터 커패시터들(632, 634, 636 및 638)의 커패시턴스 값들의 변동들 및 전압 제어기(612)로부터 전압의 변동들은, 스위치(614)가 블록(708)에서 스위치 오프될 때 최종 전하 레벨이 천이마다 그리고 증폭기마다 변동하게 할 수 있다. 폐루프 피드백 모드는 VDDCP 및 VSSCP의 출력 전압들을 모니터링하기 위해 사용될 수 있다. 모니터링 전압들은 스위치들(616A, 616B, 616C, 618, 620, 652, 및 654) 및 스위치(614)의 활성화 또는 탈활성화를 야기하는 이벤트들을 트리거하는데 사용할 수 있다.
[0050] 다른 스위치들과 함께 스위치들(652 및 654)은 제어기(622)로부터의 신호들에 기초하여 인에이블 및 디스에이블될 수 있다. 제어기(622)는 비교기(662)로부터 VDDCP_trip 및 VSSCP_trip과 같은 신호들을 수신할 수 있다. 비교기(622)는 아래에서 더 상세히 설명되는 바와 같이 기준 전압들에 대해 VDDCP 및 VSSCP 전압들을 비교함으로서 신호들(VDDCP_trip 및 VSSCP_trip)을 생성할 수 있다.
[0051] 도 9는 본 개시의 일 실시예에 따라 모드들 간에 천이하는 전하 펌프를 제어하기 위한 폐쇄된 피드백 루프를 예시하는 블록도이다. 커패시터 방전을 모니터링하기 위한 폐쇄된 피드백 루프(900)는 제 1 전압 분할기(902) 및 제 2 전압 분할기(904)를 포함할 수 있다. 전압 분할기들(902 및 904)은 각각, 도 6b의 전하 펌프(616)의 제 1 출력(VDDCP) 및 제 2 출력(VSSCP)을 분할할 수 있다. 전압 분할기들(902 및 904)의 출력은 각각 아날로그 비교기들(912, 914)에 제공될 수 있다. 아날로그 비교기들(912 및 914)은 각각 전압 분할 전하 펌프 출력들을 제 1 기준 전압 및 제 2 기준 전압과 비교할 수 있다. 전하 펌프의 다양한 모드들에 대한 기준 전압들이 다음과 같이 계산될 수 있다 :
Figure 112015122094222-pct00001
, 및
Figure 112015122094222-pct00002
,
여기서 Vfinal는 전하 펌프의 출력에 대한 최종 전압 값이다.
비교기들(912 및 914)은 각각, 로직 회로(920)에 제공되는 바이너리 트립 신호들(VDDCP_trip 및 VSSCP_trip)을 생성할 수 있다. 로직 회로(920)는 예를 들어, 게이트를 포함하는 로직 게이트들 및/또는 비-오버랩 클록 생성기를 포함할 수 있다. 로직 회로(920)의 출력은 도 6b의 전하 펌프(616)의 스위치들에 스위칭 신호를 제공하도록 전하 펌프(616)에 커플링될 수 있다.
[0052] 도 10은 본 개시의 따른 일 실시예 따라 폐쇄된 피드백 루프를 통한 더 높은 전압 모드로부터 더 낮은 전압 모드로의 증폭기 시스템의 동작을 예시하는 그래프이다. 더 높은 전압 모드(1002)로부터 더 낮은 전압 모드(1006)로의 모드 변화는 모드들(1002 및 1006) 간의 천이 기간(1004)을 포함할 수 있다. 천이(1004) 초반에, 전하 펌프(616)에 대한 클록을 턴 오프하고, 스위치(614)를 턴 오프하고, 스위치들(616A, 616B, 및 616C)을 턴 온하고, 비교기(662)를 턴 온하고, 그리고 트립 신호들(VDDCP_trip 및 VSSCP_trip) 중 하나 또는 둘 다를 대기하는 것을 포함하는 단계들(1012)이 행해질 수 있다. 천이의 말미에서, 비교기(662)를 턴 오프하고 스위치들(616A, 616B, 및 616C)을 턴 오프하고 스위치(614)를 턴 온하고 증폭기 시스템(600)의 동작의 보통의 모드를 재개하도록 전하 펌프(616)에 대한 클록을 턴 온하는 것을 포함하는 단계들(1014)이 행해질 수 있다.
[0053] 도 11a는 본 개시의 일 실시예에 따라 폐쇄된 피드백 루프를 갖는 전하 펌프를 동작시키기 위한 방법을 예시하는 흐름도이다. 도 11a의 방법은, 도 6b의 증폭기 시스템(600)을 참조하여 설명되지만, 도 11a의 방법은 다른 회로들에서 구현될 수 있다. 방법(1100)은 높은 임피던스 경로를 생성하고 제어기(612)로부터 전하 펌프(616)를 연결해제하도록 스위치(614)를 스위칭 오프하는 것과 함께 블록(1102)에서 시작한다. 블록(1104)에서, 전하 펌프(616)에 대한 클록이 턴 오프된다. 그 후 블록(1106)에서, 노드(FLYP)는 VDDCP에 단락되고, 노드(FLYC)는 접지에 단락되고, 노드(FLYN)는 전하 펌프(616)의 동작 스위치 통해 VSSCP에 단락된다. 특정한 다른 실시예들에서, FLYP는 모든 모드들에서 VDDCP에 단락되지 않을 수 있다. 블록(1106) 이후 스위치들의 구성은 홀드 커패시터들(636 및 638) 상의 전하가 플라이 커패시터들(632 및 634) 상의 전하와 대략 동일하게 되는 정상 상태 컨디션을 발생시킬 수 있는데, 그 이유는 커패시터(632)가 VDDCP과 접지 사이에서 커패시터(636)와 병렬로 있고 커패시터(634)가 VSSCP와 접지 사이에서 커패시터(638)와 병렬로 있기 때문이다. 스위치들(618 및 620)은 커패시터들(632, 634, 636 및 638)의 전하가 로드들(642 및 644)만을 통해 헤드폰으로 그리고 증폭기 시스템(600)의 정지상태(quiescent) 전력 소산을 통해 소산되도록 스위치 오프되거나 존재하지 않을 수 있다.
[0054] 전하 펌프(616)의 출력들(VDDCP 및 VSSCP)은 더 낮은 값으로 전압 분할 및 레벨 시프트되고, 도 9의 비교기들(912 및 914)에 입력될 수 있다. 비교기들(912 및 914)은 전압 분할 및 레벨 시프트된 신호를 기준 신호들에 비교한다. 신호들이 기준 전압의 진폭을 넘어(pass)갈 때, 비교기들(912 및 914)은 '0' 출력으로부터 '1' 출력으로 스위칭할 수 있거나, 또는 그 반대도 가능하다. 기준 전압들은 레벨 시프팅 및 전압 분할비들을 고려하여 노드(VDDCP 및 VSSCP)의 전압이 타겟 모드와 동일하게 되도록 선택할 수 있다. 로직 회로(920)는 비교기들(912 및 914) 중 어느 하나 또는 둘 다가 트립 신호를 출력하는지를 결정할 수 있다.
[0055] 일 실시예에서, 로직 회로(920)는 OR 선택 게이트를 구현할 수 있ㄱ고 VDDCP_trip 및 VSSCP_trip 신호들 중 적어도 하나를 로직 회로(920)로 트립(trip)할 수 있다. 트립 신호들 중 어느 하나가 생성될 때, 방법(1100)은 낮은 임피던스 경로를 생성하도록 스위치(614)를 스위칭 온하고 전하 펌프(616)에 대한 클록 신호를 턴 온하고 블록(1110)에서 새로운 모드의 보통 동작으로 전하 펌프(616)를 리턴하기 위해 블록(1108)으로 진행된다. 스위치(614)가 스위치 오프될 때, 과잉 전하는 커패시터들(632, 634, 636, 및 638) 중 하나 상에 남아있을 수 있는데, 그 이유는 비교기들(912 및 914) 중 하나만이 트립 신호를 생성했기 때문이다. 이 과잉 전하는 제어기(612)에 대한 작은 킥백 전류를 초래할 수 있다. 그러나 하나의 트립 신호만이 생성되었기 때문에, VDDCP과 VSSCP 전압들은 신호 레벨들보다 더 높을 수 있으며, 모드 천이 동안 어떠한 신호 클리핑도 없을 수 있다.
[0056] 다른 실시예에서, 로직 회로(920)는 AND 선택 게이트를 구현할 수 있고 VDDCP_ trip 및 VSSCP_trip 신호들 둘 다를 로직 회로(920)를 트립해야 한다. 트립 신호들 둘 다가 생성된 이후, 방법(1100)은 스위치(614)를 스위칭 오프하고 전하 펌프(616)에 대한 클록 신호를 턴 온하고 블록(1110)에서 새로운 모드의 보통 동작으로 전하 펌프(616)를 리턴하기 위해 블록(1108)으로 진행된다. 대략적으로 모든 과잉 전하가 커패시터들(632, 634, 636, 및 638)로부터 소산되기 때문에, 전하 펌프(616)로부터 제어기(612)로의 킥백 전류는 거의 또는 전혀 없을 수 있다. 그러나 VDDCP 및 VSSCP 전압들이 비대칭적으로 방전되는 경우, VDDCP 또는 VSSCP 전압들 중 하나는 타겟 전압 아래로 떨어질 수 있고, 반면에, VDDCP 및 VSSCP 전압들 중 다른 것은 타겟 전압으로 감소한다. 그 결과, 커패시터들(636 및 638)이 타겟 전압 레벨들에 도달할 때까지 모드 천이 동안 일부 신호 클리핑이 있을 수 있다.
[0057] OR 선택 게이트 또는 AND 선택 게이트가 로직 회로(920)에 사용되든지 간에, VDDCP 및 VSSCP 전압들 중 하나가 타겟 전압 레벨에 도달한 이후, VDDCP 및 VSSCP 전압들 중 다른 것의 방전은 타겟 전압 레벨에 도달하도록 가속될 수 있다. 도 11b는 본 개시의 일 실시예에 따라 폐쇄된 피드백 루프 및 가속된 방전을 갖는 전하 펌프를 동작시키기 위한 방법을 예시하는 흐름도이다. 도 11b에서, 방법(1100)은 VDDCP 또는 VSSCP가 트립되는지를 결정하기 위해 블록(1152)으로 진행된다. VDDCP가 트립된 경우, 방법(1100)은, VSSCP가 블록(1158)에서 트립할 때까지 VSSCP로부터의 전하를 드레인하기 위해 스위치(620)를 턴 온하기 위한 블록(1154)으로 진행된다. 그 후, 방법(1100)은 블록(1108)으로 진행된다. VSSCP 먼저 트립되는 경우, 방법(1100)은, VDDCP가 블록(1160)에서 트립될 때까지 VDDCP로부터의 전하를 드레인하도록 스위치(618)를 턴 온하기 위한 블록(1156)으로 진행된다. 그 후, 방법(1100)은 도 11a에서와 같이 블록(1108)로 진행된다.
[0058] 특정한 실시예들에 대해, 전하 스티어링은 커패시터들(632, 634, 636, 및 638) 사이에서 전하를 재분배하도록 수행될 수 있다. 전하의 재분배는 VDDCP 및 VSSCP 중 두 번째 것이 타겟 전압에 도달하기를 대기하는 동안 모드 천이에 대한 시간 기간을 감소시킬 수 있다. 전하 펌프(616) 내의 부가적인 스위치들은 커패시터들(632, 634, 636, 및 638) 간에 전하를 재분배하는데 사용될 수 있다. 도 6b를 참조하면, 모드들 사이를 천이할 때, 위에서 설명된 예에서와 같이 스위치(614)는 스위칭 오프될 수 있으며, 스위치들(616A, 616B, 및 616C)은 스위칭 온될 수 있다. 추가의 실시예에서, 전류 스티어링은, VDDCP 및 VSSCP 전압들 둘 다가 타겟값에 도달할 때까지 전하 펌프(616)가 새로운 모드에 대해 이미 정상-상태 동작에 있는 것처럼, 미리-정의된 시퀀스로 전하 펌프(616)를 스티어링함으로써 스위치(614)가 턴 오프될 때 수행될 수 있다.
[0059] 다른 실시예에서, 도 6b에서 예시된 바와 같이, 스위치(652) 및 스위치(654) 포함하는 부가적인 스위치들은 전하 펌프(616)에 통합될 수 있다. 스위치(652) 및 스위치(654)는 커패시터(634)를 커패시터(636) 및 커패시터(632)에 커플링할 것이다. 스위치(616B 및 616C)는 커패시터(634) 및 커패시터(638)를 커플링할 것이다. 한 페이즈에서 커패시터(636)와 병렬의 커패시터(634)를 스위칭하고 다른 페이즈에서 커패시터(638)와 병렬의 커패시터(634)를 스위칭함으로써, 커패시터(632), 커패시터(636), 커패시터(634) 및 커패시터(638) 간의 전하 재분배가 도달될 수 있다. 일 실시예에서, 전하 스티어링은 VDDCP 및 VSSCP 전압들 중 하나가 도 6b의 블록(662)에 의해 표시되는 타겟 전압에 도달할 때까지 로드들(642 및 644)이 커패시터(632), 커패시터(636), 커패시터(634) 및 커패시터(638)를 방전하기를 대기하는 것을 포함할 수 있다. 그 후, 스위치들(616A, 616B, 616C)을 포함하는 스위치들의 제 1 그룹 및 스위치들(652 및 654)을 포함하는 스위치들의 제 2 그룹은 VDDCP 및 VSSCP 전압들 둘 다가 도 6b의 블록(662)에 의해 표시되는 타겟 전압에 도달할 때까지 순차적으로 토글링될 수 있다. 특정한 실시예들에서, 스위치들(616A, 616B, 616C, 652, 및 654)은 독립적으로 토글링될 수 있다. 다른 실시예에서, 전하 스티어링은 VDDCP 및 VSSCP 둘 다가 타겟 전압에 도달할 때까지, 스위치들(616A, 616B, 616C)을 포함하는 스위치들의 제 1 그룹 및 스위치들(652 및 654)을 포함하는 스위치들의 제 2 그룹을 연속적으로 순차적으로 토글링하는 것을 포함할 수 있다.
[0060] 다양한 회로들 및 방법들은 전하 펌프 모드 천이들 동안 전하 펌프(616)로부터 제어기(612)로의 킥백 전류를 감소 또는 제거하기 위해 위에서 설명되었다. 전하 펌프(616)와 제어기(612) 간의 직렬 스위치는 제어기(612)에 대한 킥백 전류를 차단한다. 부가적인 로드들은 커패시터들(632, 634, 636, 및 638) 상의 과잉 전하를 소산하기 위해 VDDCP 및 VSSCP 출력들에 커플링될 수 있다. 폐루프 피드백 시스템은 또한 모드 천이들 동안 VDDCP 및 VSSCP 출력 상의 전압들을 모니터링하기 위해 구현될 수 있다. 전하 펌프 킥백 전류를 감소 또는 제거하기 위한 특징들 각각은 전하 펌프로부터의 킥백 전류를 감소시키도록 증폭기 시스템에서 단독으로 또는 결합하여 사용될 수 있다.
[0061] 펌웨어 및/또는 소프트웨어로 구현되는 경우, 위에서 설명된 동작들은 컴퓨터 판독 가능 매체 상의 하나 이상의 명령들 또는 코드로서 저장될 수 있다. 예들은, 컴퓨터 프로그램으로 인코딩된 컴퓨터-판독 가능 매체들 및 데이터 구조로 인코딩된 비-일시적인 컴퓨터-판독 가능 매체들을 포함한다. 컴퓨터-판독 가능 매체들은 물리적 컴퓨터 저장 매체들을 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 제한적이지 않은 예로서, 이러한 컴퓨터 판독 가능 매체는, RAM, ROM, EEPROM, FLASH 메모리, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령 또는 데이터 구조의 형태로 원하는 프로그램 코드를 저장하는데 사용될 수 있고 컴퓨터에 의해 액세스 될 수 있는 임의의 다른 매체들을 포함할 수 있다. 디스크(disk) 및 디스크(disc)는 콤팩트 디스크(disc)(CD), 레이저 디스크(disc), 광학 디스크(disc), 디지털 다용도 디스크(disc)(DVD), 플로피 디스크(disk) 및 블루 레이 디스크(disc)를 포함한다. 일반적으로, 디스크(disk)는 데이터를 자기적으로 재생하고, 디스크(disc)는 데이터를 광학적으로 재생한다. 이들의 결합은 또한 컴퓨터 판독 가능 매체들의 범위 내에 포함되어야 한다.
[0062] 컴퓨터 판독 가능 매체 상의 저장 외에도, 명령들 및/또는 데이터는 통신 장치에 포함되는 전송 매체들 상의 신호들로서 제공될 수 있다. 예를 들어, 통신 장치는 명령 및 데이터를 나타내는 신호들을 갖는 트랜시버를 포함할 수 있다. 명령 및 데이터는 하나 이상의 프로세서들이 청구항들에 약술된 기능들을 구현하게 하도록 구성된다.
[0063] 본 개시 및 특정한 대표적인 이점들이 상세히 설명되었지만, 다양한 변화, 대체 및 변경은 첨부된 청구항들 의해 정의된 바와 같은 본 발명의 사상 및 범위 벗어나지 않고 이루어질 수 있다는 것이 이해되어야 한다. 또한, 본원의 범위는 명세서에서 설명된 프로세스, 머신, 제조, 물질의 조성물, 수단, 방법들 및 단계들의 특정한 실시예들로 제한되도록 의도되지 않는다. 당업자가 본 개시로부터 쉽게 인지할 바와 같이, 여기서 설명된 대응 실시예들과 실질적으로 동일한 결과를 달성하거나 실질적으로 동일한 기능을 수행하는, 현재 존재하거나 추후에 개발될 프로세스들, 머신들, 제조, 물질의 조성물, 수단들, 방법들, 또는 단계들이 활용될 수 있다. 따라서 첨부된 청구항들은 이러한 프로세스들, 머신들, 제조, 물질의 조성물, 수단들, 방법들, 또는 단계들이 그의 범위 내에 포함하는 것으로 의도된다.

Claims (34)

  1. 장치로서,
    제 1 전하 펌프 출력 노드를 포함하는 전하 펌프;
    상기 전하 펌프에 커플링되는 전하 펌프 전압 제어기;
    상기 전하 펌프 전압 제어기 및 상기 전하 펌프 간에 커플링되는 입력 스위치; 및
    제 1 전압 모드로부터 제 2 전압 모드로 상기 전하 펌프를 천이하도록 구성되고, 상기 제 1 전압 모드와 상기 제 2 전압 모드 간의 천이 기간 동안 상기 입력 스위치를 이용하여 상기 전하 펌프와 증폭기 제어기 사이의 저항성(resistive) 경로를 제공하도록 구성되는 상기 증폭기 제어기를 포함하고,
    상기 제 1 전압 모드는 상기 제 2 전압 모드보다 높은 전압을 가지는,
    장치.
  2. 제 1 항에 있어서,
    상기 입력 스위치는 스위치 및 버퍼 중 적어도 하나를 포함하고,
    상기 입력 스위치는 상기 전하 펌프 전압 제어기와 상기 전하 펌프 간에 적어도 저항성 경로 및 전도성(conducting) 경로 중 적어도 하나를 생성하도록 구성되며,
    상기 저항성 경로는 상기 전도성 경로보다 높은 임피던스 경로를 제공하는,
    장치.
  3. 제 1 항에 있어서,
    상기 증폭기 제어기는,
    상기 증폭기의 볼륨 레벨 및 입력 신호 중 적어도 하나에 적응하기 위해 상기 제 1 전압 모드로부터 상기 제 2 전압 모드로 상기 전하 펌프를 천이하도록 구성되는,
    장치.
  4. 제 1 항에 있어서,
    상기 전하 펌프는,
    제 2 전하 펌프 출력 노드
    를 더 포함하는,
    장치.
  5. 제 4 항에 있어서,
    상기 제 1 전하 펌프 출력 노드에 그리고 접지에 커플링되는 제 1 커패시터;
    상기 제 2 전하 펌프 출력 노드에 그리고 상기 접지에 커플링되는 제 2 커패시터; 및
    상기 제 1 전하 펌프 출력 노드 및 상기 제 2 전하 펌프 출력 노드에 커플링되는 로드
    를 더 포함하고,
    상기 로드는 상기 제 1 전압 모드로부터 상기 제 2 전압 모드로의 천이 동안의 시간 중 적어도 일부 동안 상기 제 1 커패시터 및 상기 제 2 커패시터 중 적어도 하나를 드레인하도록 구성되는,
    장치.
  6. 제 5 항에 있어서,
    상기 제 1 전하 펌프 출력 노드에 그리고 접지에 커플링되는 제 1 스위치; 및
    상기 제 2 전하 펌프 출력 노드에 그리고 상기 접지에 커플링되는 제 2 스위치
    를 더 포함하는,
    장치.
  7. 제 6 항에 있어서,
    상기 증폭기 제어기는,
    상기 제 1 전압 모드와 상기 제 2 전압 모드간의 천이의 적어도 일부 동안 상기 제 1 커패시터 및 상기 제 2 커패시터를 각각 방전하도록 상기 제 1 스위치 및 상기 제 2 스위치를 제어하도록 구성되는,
    장치.
  8. 제 6 항에 있어서,
    상기 증폭기 제어기는 상기 제 1 커패시터와 상기 제 2 커패시터 간에 전하를 재분배하도록 구성되는,
    장치.
  9. 제 5 항에 있어서,
    상기 제 1 전하 펌프 출력 노드에 커플링되는 제 3 커패시터;
    상기 제 2 전하 펌프 출력 노드에 커플링되는 제 4 커패시터;
    상기 제 3 커패시터와 상기 제 1 전하 펌프 출력 노드 간에 커플링되는 제 1 스위치;
    상기 제 3 커패시터, 상기 제 4 커패시터 및 상기 접지 간에 커플링되는 제 2 스위치; 및
    상기 제 4 커패시터와 상기 제 2 전하 펌프 출력 노드 간에 커플링되는 제 3 스위치
    를 더 포함하는,
    장치.
  10. 제 9 항에 있어서,
    상기 증폭기 제어기는 상기 제 1 전압 모드로부터 상기 제 2 전압 모드로의 상기 전하 펌프의 천이의 적어도 일부 동안 다음의 단계들을 수행하도록 구성되며,
    상기 다음의 단계들은:
    상기 전압 제어기에 대한 킥백(kickback) 전류를 감소시키기 위해 상기 저항성 경로를 제공하도록 입력 스위치를 구성하고, 그리고
    상기 제 1 커패시터 및 상기 제 2 커패시터와 병렬로 상기 제 3 커패시터 및 상기 제 4 커패시터를 방전하기 위해, 상기 제 3 커패시터 및 상기 제 4 커패시터를 상기 제 1 커패시터 및 상기 제 2 커패시터에 각각 커플링함으로써 상기 제 3 커패시터 및 상기 제 4 커패시터로부터의 전하를 드레인하도록 상기 제 1 스위치, 상기 제 2 스위치 및 상기 제 3 스위치를 스위칭 온하는 것인,
    장치.
  11. 제 4 항에 있어서,
    상기 제 1 전하 펌프 출력 노드 및 접지에 커플링되는 제 1 커패시터;
    상기 제 2 전하 펌프 출력 노드 및 상기 접지에 커플링되는 제 2 커패시터; 및
    상기 제 1 전하 펌프 출력 노드에 비례하는 신호에 커플링되는 제 1 입력 및 제 1 기준 전압에 커플링되는 제 2 입력을 포함하는 제 1 비교기; 및
    상기 제 2 전하 펌프 출력 노드에 비례하는 신호에 커플링되는 제 1 입력 및 제 2 기준 전압에 커플링되는 제 2 입력을 포함하는 제 2 비교기
    를 더 포함하는,
    장치.
  12. 제 11 항에 있어서,
    상기 제 1 전하 펌프 출력 노드 및 공통 노드에 커플링되는 제 3 커패시터;
    상기 제 2 전하 펌프 출력 노드 및 상기 공통 노드에 커플링되는 제 4 커패시터;
    상기 제 3 커패시터와 상기 제 1 전하 펌프 출력 노드 간에 커플링되는 제 1 스위치;
    상기 공통 노드와 상기 접지 간에 커플링되는 제 2 스위치; 및
    상기 제 4 커패시터와 상기 제 2 전하 펌프 출력 노드 간에 커플링되는 제 3 스위치
    를 더 포함하는,
    장치.
  13. 제 12 항에 있어서,
    상기 증폭기 제어기는,
    상기 제 1 전압 모드로부터 상기 제 2 전압 모드로의 전하 펌프의 천이 동안 다음의 단계들을 수행하도록 구성되며, 상기 다음의 단계들은:
    상기 전압 제어기에 대한 킥백 전류를 감소시키기 위해 상기 저항성 경로를 제공하도록 입력 스위치를 구성하고, 그리고
    상기 제 1 커패시터 및 상기 제 2 커패시터와 병렬로 상기 제 3 커패시터 및 상기 제 4 커패시터를 방전하기 위해, 상기 제 3 커패시터 및 상기 제 4 커패시터를 상기 제 1 커패시터 및 상기 제 2 커패시터에 각각 커플링함으로써 상기 제 3 커패시터 및 상기 제 4 커패시터로부터의 전하를 드레인하도록 상기 제 1 스위치, 상기 제 2 스위치 및 상기 제 3 스위치를 스위칭 온하는 것인,
    장치.
  14. 제 12 항에 있어서,
    상기 제 1 비교기에 커플링되고 상기 제 2 비교기에 커플링되고, 그리고 상기 전하 펌프에 커플링되는 로직 회로
    를 더 포함하고,
    상기 로직 회로는 상기 제 1 전하 펌프 출력 노드 및 상기 제 2 전하 펌프 출력 노드를 모니터링하고 상기 제 1 전하 펌프 출력 노드 및 상기 제 2 전하 펌프 출력 노드 중 적어도 하나가 상기 제 2 전압 모드에서의 동작에 대한 전압값으로 방전하였다고 상기 제 1 비교기 및 상기 제 2 비교기 중 적어도 하나가 나타낼 때 트립 신호(trip signal)를 생성하도록 구성되는,
    장치.
  15. 제 14 항에 있어서,
    상기 증폭기 제어기는 상기 트립 신호가 생성될 때 다음의 단계들을 수행하도록 구성되며, 상기 다음의 단계들은:
    상기 전압 제어기에 대한 킥백 전류를 감소시키기 위해 상기 저항성 경로를 제공하도록 입력 스위치를 구성하고, 그리고
    상기 제 1 커패시터 및 상기 제 2 커패시터와 병렬로 상기 제 3 커패시터 및 상기 제 4 커패시터를 방전하기 위해, 상기 제 3 커패시터 및 상기 제 4 커패시터를 상기 제 1 커패시터 및 상기 제 2 커패시터에 각각 커플링함으로써 상기 제 3 커패시터 및 상기 제 4 커패시터로부터의 전하를 드레인하도록 상기 제 1 스위치, 상기 제 2 스위치 및 상기 제 3 스위치를 스위칭 오프하는 것인,
    장치.
  16. 제 14 항에 있어서,
    상기 증폭기 제어기는 상기 제 1 커패시터와 상기 제 2 커패시터 간에 전하를 재분배하도록 구성되는,
    장치.
  17. 제 16 항에 있어서,
    상기 제 1 커패시터 및 상기 제 2 커패시터 상의 전압들이 상기 제 2 전압 모드로 방전될 때까지,
    상기 제 4 커패시터는 제 1 페이즈에서 상기 제 1 커패시터로 전하를 재분배하도록 구성되고,
    상기 제 4 커패시터는 상이한 제 2 페이즈에서 상기 제 2 커패시터로 전하를 재분배하도록 구성되는,
    장치.
  18. 제 14 항에 있어서,
    상기 공통 노드에 커플링되고 상기 제 1 전하 펌프 출력 노드에 커플링되는 제 4 스위치; 및
    상기 제 2 커패시터에 커플링되고 상기 접지에 커플링되는 제 5 스위치
    를 더 포함하는,
    장치.
  19. 제 18 항에 있어서,
    상기 증폭기 제어기는,
    상기 트립 신호가 생성될 때를 검출하도록; 그리고
    상기 트립 신호가 생성된 이후, 상기 제 1 커패시터 및 상기 제 2 커패시터 둘 다가 상기 제 2 전압 모드의 전하 레벨로 방전되었음을 상기 로직 회로가 나타낼 때까지, 스위치들의 제 1 세트로서 상기 제 1 스위치, 상기 제 2 스위치 및 상기 제 3 스위치를, 그리고 스위치들의 제 2 세트로서 상기 제 4 스위치 및 상기 제 5 스위치를 토글(toggle)링하도록 구성되는,
    장치.
  20. 제 18 항에 있어서,
    상기 증폭기 제어기는,
    상기 제 1 커패시터 및 상기 제 2 커패시터 둘 다가 상기 제 2 전압 모드의 전하 레벨로 방전되었음을 상기 로직 회로가 나타낼 때까지, 스위치들의 제 1 세트로서 상기 제 1 스위치, 상기 제 2 스위치 및 상기 제 3 스위치를, 그리고 스위치들의 제 2 세트로서 상기 제 4 스위치 및 상기 제 5 스위치를 토글링하도록 구성되는,
    장치.
  21. 제 14 항에 있어서,
    상기 증폭기 제어기는,
    상기 제 1 커패시터가 상기 제 2 전압 모드의 전압 값에 도달할 때 상기 제 2 커패시터의 방전 레이트를 증가시키는 단계; 및
    상기 제 2 커패시터가 상기 제 2 전압 모드의 전압 값에 도달할 때 상기 제 1 커패시터의 방전 레이트를 증가시키는 단계
    중 적어도 하나의 단계를 수행하도록 추가적으로 구성되는,
    장치.
  22. 제 12 항에 있어서,
    상기 증폭기 제어기는,
    상기 저항성 경로를 제공하도록 상기 스위치를 구성하고; 그리고
    상기 제 1 전하 펌프 출력 노드 및 상기 제 2 전하 펌프 출력 노드가 상기 제 2 전압 모드에 대한 타겟 전압으로 감소하도록 허용하기 위해 정상-상태 컨디션에 따라 상기 전하 펌프를 동작시키도록 구성되는,
    장치.
  23. 방법으로서,
    전하 펌프 전압 제어기로부터, 전하 펌프 서플라이 전압을 전하 펌프에 제공하는 단계;
    상기 전하 펌프 전압 제어기와 상기 전하 펌프 간에 커플링되는 입력 스위치에 의해, 상기 전하 펌프 서플라이 전압으로부터 상기 전하 펌프를 연결해제하는 단계; 및
    상기 전하 펌프 전압 제어기에 의해, 상기 전하 펌프 서플라이 전압으로부터 상기 전하 펌프를 연결해제한 이후 제 1 전압 모드로부터 제 2 전압 모드로 상기 전하 펌프를 천이하는 단계를 포함하고,
    상기 제 1 전압 모드는 상기 제 2 전압 모드보다 높은 전압을 가지는,
    방법.
  24. 제 23 항에 있어서,
    상기 제 2 전압 모드의 타겟값에 도달하도록 제 1 증폭기 로드를 통해 상기 전하 펌프의 제 1 전하 펌프 출력 노드에 커플링되는 제 1 커패시터를 방전시키는 단계; 및
    상기 제 2 전압 모드의 타겟 값에 도달하도록 제 2 증폭기 로드를 통해 상기 전하 펌프의 제 2 전하 펌프 출력 노드에 커플링되는 제 2 커패시터를 방전시키는 단계
    를 더 포함하는,
    방법.
  25. 제 24 항에 있어서,
    상기 제 1 증폭기 로드와 병렬의 제 1 부가적인 로드를 통해 상기 제 1 커패시터를 방전하는 단계; 및
    상기 제 2 증폭기 로드와 병렬의 제 2 부가적인 로드를 통해 상기 제 2 커패시터를 방전시키는 단계
    를 더 포함하는,
    방법.
  26. 제 24 항에 있어서,
    상기 제 1 커패시터와 상기 제 2 커패시터 간에 전하를 재분배하는 단계
    를 더 포함하는,
    방법.
  27. 제 24 항에 있어서,
    상기 제 1 전하 펌프 출력 노드가 상기 제 2 전압 모드의 타겟값에 도달할 때를 결정하도록 상기 전하 펌프의 제 1 전하 펌프 출력 노드에 커플링되는 제 1 커패시터의 방전을 모니터링하는 단계; 및
    상기 제 2 전하 펌프 출력 노드가 상기 제 2 전압 모드의 타겟값에 도달할 때를 결정하도록 상기 전하 펌프의 제 2 전하 펌프 출력 노드에 커플링되는 제 2 커패시터의 방전을 모니터링하는 단계
    를 더 포함하는,
    방법.
  28. 제 27 항에 있어서,
    상기 제 1 커패시터가 상기 제 2 전압 모드에 도달할 때, 상기 제 2 커패시터의 방전 레이트를 증가시키는 단계; 및
    상기 제 2 커패시터가 상기 제 2 전압 모드에 도달할 때, 상기 제 1 커패시터의 방전 레이트를 증가시키는 단계
    를 더 포함하는,
    방법.
  29. 제 28 항에 있어서,
    상기 제 1 커패시터와 상기 제 2 커패시터 간에 전하를 재분배하는 단계
    를 더 포함하는,
    방법.
  30. 증폭기 시스템으로서,
    전하 펌프 ― 상기 전하 펌프는,
    제 1 전하 펌프 출력 노드;
    제 2 전하 펌프 출력 노드;
    제 1 노드와 상기 제 1 전하 펌프 출력 노드 간에 커플링되는 제 1 스위치;
    제 2 노드와 접지와 간에 커플링되는 제 2 스위치; 및
    제 3 노드와 상기 제 2 전하 펌프 출력 노드 간에 커플링되는 제 3 스위치를 포함함 ― ;
    상기 전하 펌프에 커플링되고 상기 전하 펌프에 서플라이 전압을 제공하도록 구성되는 전력 관리 집적 회로(PMIC);
    상기 PMIC와 상기 전하 펌프와 간에 커플링되는 입력 스위치; 및
    상기 전하 펌프에 커플링되고 제 1 전압 모드로부터 제 2 전압 모드로 상기 전하 펌프를 천이하도록 구성되고 상기 제 1 전압 모드와 상기 제 2 전압 모드 간의 천이 기간 동안 저항성 경로로서 상기 입력 스위치를 구성하도록 구성되는 제어기를 포함하고,
    상기 제 1 전압 모드는 상기 제 2 전압 모드보다 높은 전압을 가지는,
    증폭기 시스템.
  31. 제 30 항에 있어서,
    상기 제 1 노드에 그리고 상기 제 2 노드에 커플링되는 제 1 커패시터;
    상기 제 2 노드에 그리고 상기 제 3 노드에 커플링되는 제 2 커패시터;
    상기 제 1 전하 펌프 출력 노드에 그리고 상기 접지에 커플링되는 제 3 커패시터;
    상기 제 2 전하 펌프 출력 노드에 그리고 상기 접지에 커플링되는 제 4 커패시터를 포함하고,
    상기 제어기는 상기 제 1 전압 모드로부터 상기 제 2 전압 모드로 천이하는 동안 상기 제 1 커패시터, 상기 제 2 커패시터, 상기 제 3 커패시터 및 상기 제 4 커패시터를 방전하도록 상기 제 1 스위치, 상기 제 2 스위치 및 상기 제 3 스위치를 동작시키게 구성되는,
    증폭기 시스템.
  32. 제 31 항에 있어서,
    상기 제어기는,
    상기 전하 펌프에 커플링되고 상기 전하 펌프를 인에이블 및 디스에이블하도록 구성되는 클록 생성기; 및
    상기 증폭기 시스템의 볼륨 레벨 및 입력 신호의 신호 레벨 중 적어도 하나에 적어도 부분적으로 기초하여 상기 제 1 전압 모드로부터 상기 제 2 전압 모드로의 천이를 트리거하도록 구성되는 클래스-H의 제어기를 포함하는,
    증폭기 시스템.
  33. 제 31 항에 있어서,
    상기 제어기에 커플링되고, 상기 제 1 전하 펌프 출력 노드에 커플링되고, 그리고 상기 제 2 전하 펌프 출력 노드에 커플링되는 비교기
    를 더 포함하고,
    상기 비교기는,
    제 1 기준 전압에 대해 상기 제 1 전하 펌프 출력 노드를 비교하고;
    제 2 기준 전압에 대해 상기 제 2 전하 펌프 출력 노드를 비교하고;
    상기 제 1 전하 펌프 출력 노드가 상기 제 2 전압 모드에 도달할 때, 상기 제 3 커패시터의 방전 레이트를 증가시키며; 그리고
    상기 제 2 커패시터가 상기 제 2 전압 모드에 도달할 때, 상기 제 4 커패시터의 방전 레이트를 증가시키도록 구성되는,
    증폭기 시스템.
  34. 제 30 항에 있어서,
    상기 입력 스위치를 상기 저항성 경로로서 구성하는 것은 상기 입력 스위치를 스위칭 오프하는 것을 포함하는,
    증폭기 시스템.
KR1020157035376A 2013-05-17 2014-05-12 전하 펌프 모드 천이들 동안 파워 서플라이에 대한 킥백 전류의 감소 KR101799333B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201361824677P 2013-05-17 2013-05-17
US61/824,677 2013-05-17
US201361873301P 2013-09-03 2013-09-03
US61/873,301 2013-09-03
US14/108,101 2013-12-16
US14/108,101 US9293986B2 (en) 2013-05-17 2013-12-16 Reducing kickback current to power supply during charge pump mode transitions
PCT/US2014/037725 WO2014186296A1 (en) 2013-05-17 2014-05-12 Reducing kickback current to power supply during charge pump mode transitions

Publications (2)

Publication Number Publication Date
KR20160008611A KR20160008611A (ko) 2016-01-22
KR101799333B1 true KR101799333B1 (ko) 2017-11-20

Family

ID=51895323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035376A KR101799333B1 (ko) 2013-05-17 2014-05-12 전하 펌프 모드 천이들 동안 파워 서플라이에 대한 킥백 전류의 감소

Country Status (5)

Country Link
US (1) US9293986B2 (ko)
EP (1) EP2997432B1 (ko)
KR (1) KR101799333B1 (ko)
CN (1) CN105359049B (ko)
WO (1) WO2014186296A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277467A1 (ko) * 2021-07-02 2023-01-05 삼성전자 주식회사 전력 관리 집적 회로를 포함하는 전자 장치 및 그 운용 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656745B2 (en) 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
US10693368B2 (en) 2014-03-14 2020-06-23 Psemi Corporation Charge pump stability control
US10128745B2 (en) * 2014-03-14 2018-11-13 Psemi Corporation Charge balanced charge pump control
US9281743B1 (en) * 2014-09-04 2016-03-08 Texas Instruments Incorporated Charge pump power supply with output voltage sensing using residual charge on a flying capacitor
US9813067B2 (en) * 2015-06-10 2017-11-07 Micron Technology, Inc. Clock signal and supply voltage variation tracking
US9865317B2 (en) 2016-04-26 2018-01-09 Micron Technology, Inc. Methods and apparatuses including command delay adjustment circuit
US9997220B2 (en) 2016-08-22 2018-06-12 Micron Technology, Inc. Apparatuses and methods for adjusting delay of command signal path
CN109983691B (zh) * 2016-10-14 2023-04-28 思睿逻辑国际半导体有限公司 电荷泵输入电流限制器
US11190182B2 (en) * 2017-02-13 2021-11-30 Skyworks Solutions, Inc. Control circuitry for silicon-on-insulator chip
US10224938B2 (en) 2017-07-26 2019-03-05 Micron Technology, Inc. Apparatuses and methods for indirectly detecting phase variations
US10090758B1 (en) * 2017-08-22 2018-10-02 Synaptics Incorporated Split reservoir capacitor architecture for a charge pump
US10811952B2 (en) * 2018-09-05 2020-10-20 Cypress Semiconductor Corporation Systems, methods, and devices for fast wakeup of DC-DC converters including feedback regulation loops
US11095118B2 (en) 2018-12-21 2021-08-17 Hamilton Sundstrand Corporation Controlled holdup discharge for improved component reliability
US10686367B1 (en) 2019-03-04 2020-06-16 Psemi Corporation Apparatus and method for efficient shutdown of adiabatic charge pumps
KR102578558B1 (ko) * 2019-03-07 2023-09-13 삼성전기주식회사 듀얼 차지 펌프 기반의 네가티브 전압 회로
KR20200137388A (ko) * 2019-05-30 2020-12-09 삼성전자주식회사 부스트 컨버터 및 부스트 컨버터에 적용되는 셀
US11043893B1 (en) * 2020-05-27 2021-06-22 Nxp Usa, Inc. Bias regulation system
TWI778564B (zh) * 2021-03-31 2022-09-21 新唐科技股份有限公司 功率轉換器
US11916476B2 (en) 2022-05-11 2024-02-27 Nanya Technology Corporation Voltage generator and voltage generating method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050219878A1 (en) 2004-03-30 2005-10-06 Tomoyuki Ito Boost circuit capable of step-up ratio control
US20050258891A1 (en) 2004-05-21 2005-11-24 Tomoyuki Ito Power supply apparatus provided with regulation function
GB2475636A (en) 2006-12-22 2011-05-25 Wolfson Microelectronics Plc An audio amplifier with a controllable split supply for the output stage
US20120235730A1 (en) 2011-03-14 2012-09-20 Qualcomm Incorporated Charge pump surge current reduction

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055168A (en) 1998-03-04 2000-04-25 National Semiconductor Corporation Capacitor DC-DC converter with PFM and gain hopping
US6198645B1 (en) 1998-07-02 2001-03-06 National Semiconductor Corporation Buck and boost switched capacitor gain stage with optional shared rest state
US6169673B1 (en) 1999-01-27 2001-01-02 National Semiconductor Corporation Switched capacitor circuit having voltage management and method
US6556067B2 (en) 2000-06-13 2003-04-29 Linfinity Microelectronics Charge pump regulator with load current control
US6563235B1 (en) 2000-10-03 2003-05-13 National Semiconductor Corporation Switched capacitor array circuit for use in DC-DC converter and method
US6504422B1 (en) 2000-11-21 2003-01-07 Semtech Corporation Charge pump with current limiting circuit
US6753623B2 (en) 2000-12-05 2004-06-22 National Semiconductor Corporation Switched capacitor array circuits having universal rest state and method
US20060063555A1 (en) 2004-09-23 2006-03-23 Matthew Robbins Device, system and method of pre-defined power regulation scheme
US7746155B2 (en) 2005-03-30 2010-06-29 Texas Instruments Incorporated Circuit and method for transistor turn-off with strong pulldown
WO2006102927A1 (en) * 2005-04-01 2006-10-05 Freescale Semiconductor, Inc. Charge pump and control scheme
US7557641B2 (en) 2005-11-01 2009-07-07 Catalyst Semiconductor, Inc. Fractional charge pump for step-down DC-DC converter
US7250810B1 (en) 2005-12-27 2007-07-31 Aimtron Technology Corp. Multi-mode charge pump drive circuit with improved input noise at a moment of mode change
DE102006002712B4 (de) * 2006-01-19 2015-11-26 Austriamicrosystems Ag Schaltungsanordnung zur Spannungsversorgung und Verfahren
US7456677B1 (en) 2006-05-01 2008-11-25 National Semiconductor Corporation Fractional gain circuit with switched capacitors and smoothed gain transitions for buck voltage regulation
TW200744316A (en) 2006-05-16 2007-12-01 Richtek Techohnology Corp Control circuit of switching mode of charge pump and the method thereof
US8068622B2 (en) * 2006-12-13 2011-11-29 Cirrus Logic, Inc. Method and apparatus for controlling a selectable voltage audio power output stage
GB2455524B (en) 2007-12-11 2010-04-07 Wolfson Microelectronics Plc Charge pump circuit and methods of operation thereof and portable audio apparatus including charge pump circuits
GB2472050B (en) 2009-07-22 2013-06-19 Wolfson Microelectronics Plc Power management apparatus and methods
KR101243869B1 (ko) 2009-09-14 2013-03-20 한국전자통신연구원 에너지 및 전력관리 집적회로 장치
US8044707B2 (en) 2009-10-09 2011-10-25 Dialog Semiconductor Gmbh VDD/5 or VDD/6 charge-pump
US8093941B2 (en) 2009-10-15 2012-01-10 Texas Instruments Incorporated Systems and devices for dynamically scaled charge pumping
EP2514084B1 (en) 2009-12-16 2015-02-11 ST-Ericsson SA High voltage tolerant inverting charge pump
US8829979B2 (en) 2010-02-25 2014-09-09 Broadcom Corporation Power-efficient multi-mode charge pump
US8493141B2 (en) * 2010-04-19 2013-07-23 Rf Micro Devices, Inc. Pseudo-envelope following power management system
GB2486701B (en) 2010-12-23 2013-01-09 Wolfson Microelectronics Plc Charge pump circuit
GB2486698B (en) 2010-12-23 2014-01-15 Wolfson Microelectronics Plc Charge pump circuit
TWI425750B (zh) 2011-04-01 2014-02-01 Richtek Technology Corp 雙模式電荷幫浦
EP2544344B1 (en) 2011-07-04 2015-05-27 Dialog Semiconductor GmbH Triple mode charge-pump.
TW201312916A (zh) * 2011-09-15 2013-03-16 Richtek Technology Corp 電源供應電路及具有適應性致能電荷泵之電源供應電路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050219878A1 (en) 2004-03-30 2005-10-06 Tomoyuki Ito Boost circuit capable of step-up ratio control
US20050258891A1 (en) 2004-05-21 2005-11-24 Tomoyuki Ito Power supply apparatus provided with regulation function
GB2475636A (en) 2006-12-22 2011-05-25 Wolfson Microelectronics Plc An audio amplifier with a controllable split supply for the output stage
US20120235730A1 (en) 2011-03-14 2012-09-20 Qualcomm Incorporated Charge pump surge current reduction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277467A1 (ko) * 2021-07-02 2023-01-05 삼성전자 주식회사 전력 관리 집적 회로를 포함하는 전자 장치 및 그 운용 방법

Also Published As

Publication number Publication date
EP2997432B1 (en) 2020-01-15
US20140340158A1 (en) 2014-11-20
EP2997432A1 (en) 2016-03-23
CN105359049B (zh) 2017-05-31
WO2014186296A1 (en) 2014-11-20
US9293986B2 (en) 2016-03-22
KR20160008611A (ko) 2016-01-22
CN105359049A (zh) 2016-02-24
EP2997432A4 (en) 2017-02-08

Similar Documents

Publication Publication Date Title
KR101799333B1 (ko) 전하 펌프 모드 천이들 동안 파워 서플라이에 대한 킥백 전류의 감소
TWI742287B (zh) 切換式電容器功率轉換器及電子系統
US9007039B2 (en) Single inductor multiple output (SIMO) direct current-to-direct current (DC/DC) converter and control method thereof
KR101718751B1 (ko) 다중―레벨 공급 스테이지의 제어
US9923466B2 (en) DC-DC converter with inductor current direction reversed each switching period
JP5788537B2 (ja) 電荷ポンプのサージ電流低減
US11539294B2 (en) Multi-level power converter with light load flying capacitor voltage regulation
JP6657071B2 (ja) 電圧レギュレータの過電流保護
CN103986223B (zh) 储能供电电路及应用其的持续供电方法
CN104731146A (zh) 开关调节器及电子设备
USRE46256E1 (en) Asymmetric topology to boost low load efficiency in multi-phase switch-mode power conversion
KR20220119533A (ko) 재구성 가능한 스위치드 커패시터 전력 컨버터 기술들
US11095222B2 (en) High efficiency converter
CN108258895A (zh) 软启动电路以及电源系统
WO2021055922A1 (en) Power converter architecture
KR102036407B1 (ko) 적은 출력 전압 리플을 실현하는 하베스팅 회로 및 이를 제어하는 방법
US7428465B2 (en) Testing control methods for use in current management systems for digital logic devices
CN104052288A (zh) 用于补偿电源内电压不平衡的设备及方法
US10715043B2 (en) Single inductor multiple output power converter with overload control
JP2016534690A (ja) 直流電源及びその動作方法
US11552565B2 (en) Switch-mode power supply with load current based throttling
CN108258896A (zh) 软启动电路以及电源系统
JP2000184612A (ja) Ｄｃ―ｄｃコンバ―タの制御方法、ｄｃ―ｄｃコンバ―タの制御回路、及び、ｄｃ―ｄｃコンバ―タ
US20210240211A1 (en) Linear power regulator to prevent excessive inrush current
JP2007282334A (ja) 電力変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right