KR101790490B1

KR101790490B1 - 지락 회로 차단기 및 방법

Info

Publication number: KR101790490B1
Application number: KR1020100095751A
Authority: KR
Inventors: 라일리 디. 벡; 켄트 디. 레이턴; 매튜 에이. 테일러; 스콧 알. 그레인지
Original assignee: 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date: 2009-10-02
Filing date: 2010-10-01
Publication date: 2017-10-26
Also published as: US8390297B2; CN102034654B; CN105182178B; US20130214800A1; TWI487919B; US9329216B2; CN102034654A; US9897636B2; US20160238644A1; KR20110036679A; US20110080177A1; TW201126174A; HK1157499A1; CN105182178A

Abstract

지락 회로 차단기 회로에서 회로 요소 파라미터를 판정하기 위한 방법 및 회로. 제 1 노드에 제공된 전기신호는 제 2 노드에서 또 다른 전기신호를 발생하기 위해 사용된다. 제 2 노드에서 전기신호는 변조신호와 멀티플렉스되어 변조된 신호를 발생하며 이 신호는 이어서 필터링되고 회로 요소 파라미터의 부분의 디지털 표현으로 변환된다. 제 2 노드에 전기신호는 변조신호와 멀티플렉스되고 위상 이동된 후에 변조된 신호를 생성하고 이 신호는 필터링되고 회로 요소 파라미터의 또 다른 부분의 디지털 표현으로 변환된다. 또 다른 면에서, GFCI 회로에서 자가 테스트하기 위해 기울기 기반의 솔레노이드 자가 테스트 방법이 사용된다. 대안적으로, 디지털 필터를 사용하여 배선 누전(wiring fault)을 판정하기 위한 방법이 제공된다.

Description

지락 회로 차단기 및 방법{GROUND FAULT CIRCUIT INTERRUPTER AND METHOD}

본 발명은 일반적으로 측정 시스템들에 관한 것으로, 특히 전기신호들에 대한 측정 시스템들에 관한 것이다.

전류, 전압, 및 전력과 같은 전기신호들을 측정 혹은 계산하는 회로들, 및 임피던스, 어드미턴스, 위상관계들과 같은 전기적 파라미터들을 측정 혹은 계산하기 위한 회로들이 임피던스 측정들, 부하 검출 및 캘리브레이션, 보안 시스템들, 스마트 그리드, 센서 인터페이스들, 자동차 시스템들, 자가-테스트 시스템들, 등을 포함한 다양한 응용들에서 사용된다. 예를 들어, 시스템의 임피던스를 판정하기 위해 사용되는 회로들은 부하를 통해 흐르는 전류를 판정하기 위해 저항기를 통해 흐르는 전류가 사용될 수 있도록 부하와 직렬로 배치된 저항기를 포함할 수 있다. 이 기술의 결점은 입력 전압 범위의 감소, 회로들을 제조하기 위한 반도체 재료의 큰 면적들의 소비, 회로 요소들의 주파수 한계, 및 매우 정밀한 회로 요소들에 대한 필요성이다.

일부 응용들에서는 지락 상태를 검출하는 것이 바람직할 수 있다. 이 상태를 검출하는 한 기술은 접지-중성간 상태에 노출되었을 때 인덕터-저항기-커패시터 네트워크에서 공진이 일어나게 하는 것이다. 공진은 연산 증폭기를 포함하는 양(positive) 피드백 시스템에 펄스를 전달함으로써 일어날 수 있다. 대안적으로, 정상상태 자극이 회로에 전달될 수 있는데, 이것은 파형 프로파일에 현저한 변화들에 대해 모니터된다. 이들 기술들에서 결점들은 이들이 검출 정확성을 감소시키는 온도 및 제조 변동에 취약하다는 것이다.

따라서, 회로요소의 전기신호들 및 전기적 파라미터들을 판정하는 회로 및 방법을 구비하는 것은 잇점이 있을 것이다. 회로 및 방법이 구현하기에 비용효율적이면 더 잇점이 있을 것이다.

일반적으로, 본 발명은 임피던스 측정회로를 포함한 다양한 요소들을 구비한 지락 회로 차단기를 제공한다. 본 발명의 실시예에 따라서, 트랜스콘덕턴스 연산증폭기(OTA)는 복수의 출력신호들을 발생한다. 예를 들어, OTA는 제 2, 제 3, 제 4, 등의 전류들이 제 1 전류의 복제들인 복수의 출력전류들을 발생할 수 있다. 대안적으로, OTA는 복수의 출력전압들의 각각의 출력전압이 OTA의 출력전류에 비례하는 복수의 출력전압들을 발생할 수 있다. OTA가 복수의 출력전류들을 발생할 때, 이들은 전류들로서 대응 믹서들에의 입력일 수도 있고 혹은 이들은 대응 믹서들에 입력되는 출력전압들로 변환될 수도 있다. 변조기를 사용하여 동상(in-phase) 신호가 변조된 신호가 되게 함으로써 OTA로부터의 전류 혹은 전압신호들 중 적어도 하나를 변조하고 이 변조된 신호는 혼합된 신호의 기저대 전압을 통과시키기 위해 저역통과 필터에 의해 필터링된다. 바람직하게, 동상신호는 OTA에의 입력신호와 동상이다. 저역통과 필터의 출력신호는 복수의 실수(real) 임피던스 레벨들을 결정하기 위해 아날로그-디지털 변환기에 의해서 혹은 특정의 실수 임피던스를 결정하기 위해 비교기에 의해서 디지털화된다. 또한, 변조기를 사용하여 위상이동된 신호가 변조된 신호가 되게 함으로써 OTA로부터의 전류 혹은 전압신호들 중 적어도 하나를 변조하고 이 변조된 신호는 저역통과 필터에 의해 필터링되며, 이 변조된 신호는 부하의 리액티브 임피던스를 나타낸다. 리액티브 성분은 아날로그-디지털 변환기 혹은 비교기에 의해 디지털화된다. 바람직하게, 위상이동된 신호는 OTA의 입력단말에서의 신호로부터 90도만큼 이동된다.

대안적 실시예들에 따라서, 회로는 동상 임피던스만을 혹은 쿼드래처 임피던스만을 측정하게 구성될 수 있다. 또한, 서로 다른 시간들에서 측정들을 수행함으로써 동상 임피던스 및 쿼드래처 임피던스를 측정하기 위해 단일의 변조기가 사용될 수 있다.

또한, 본 발명의 실시예들은 단일 권회 단일 전류 트랜스변환기 회로들에 연관된 GFCI 회로들에 사용하기에 적합하고 그럼으로써 단일 권회 단일 전류 트랜스포머 기반의 임피던스 측정 회로를 형성한다. 단일 권회 단일 전류 트랜스포머 회로들을 사용하는 잇점은 이들이 구현하기에 덜 비용이 든다는 것이다.

본 발명은 동일 구성요소에 동일 참조부호를 사용한 첨부한 도면에 관련하여 취한 다음 상세한 설명을 읽고 더 잘 이해될 것이다.

도 1은 본 발명의 실시예에 따른 측정회로의 블록도이다.
도 2는 본 발명의 실시예에 따른 측정회로의 부분의 블록도이다.
도 3은 본 발명의 실시예에 따른 접지-중성간 측정들의 타이밍을 랜덤화하는 회로모듈의 블록도이다.
도 4는 본 발명의 실시예에 따른 접지-중성간 측정들의 타이밍을 랜덤화하는 파형이다.
도 5는 도 1의 회로모듈의 부분에 대한 타이밍도이다.
도 6은 도 1의 회로모듈의 부분에 대한 임계값도이다.
도 7은 본 발명의 또 다른 실시예에 따른 측정회로의 개략도이다.
도 8은 본 발명의 또 다른 실시예에 따른 측정회로의 개략도이다.
도 9는 본 발명의 또 다른 실시예에 따른 측정회로의 개략도이다.
도 10은 본 발명의 또 다른 실시예에 따른 측정회로의 개략도이다.
도 11은 본 발명의 또 다른 실시예에 따른 측정회로의 개략도이다.
도 12는 본 발명의 또 다른 실시예에 따른 측정회로의 개략도이다.
도 13은 본 발명의 또 다른 실시예에 따른 측정회로의 개략도이다.
도 14는 본 발명의 또 다른 실시예에 따른 측정회로의 개략도이다.

도 1, 도 2 및 도 3은 본 발명의 실시예에 따른 지락 회로 차단기(GFCI) 모듈(10)의 블록도이다. 명확성을 위해서, 도 1, 도 2 및 도 3은 함께 기술된다. GFCI 모듈(10)은 주전원(mains) 레벨/제로 크로싱 검출기 회로(14)로부터 입력신호들을 수신하기 위해 결합된 디지털 제어회로(12), 접지-중성간(G-N) 검출 랜더마이저(16), 및 디지털 필터(18)로 구성된다. 디지털 필터(18)로부터 수신된 신호들은 N개의, N은 정수, 상호연결들을 가진 버스 연결을 통해 송신될 수 있으며, 주전원 레벨 검출기 회로(14)로부터 수신된 신호들은 M개의, M은 정수, 상호연결들을 가진 버스 연결을 통해 송신될 수 있다. 정수 N 및 정수 M은 서로 동일할 수도 있고 아니면 이들은 서로간에 다를 수도 있다. 디지털 제어회로(12)는 신호들을 디지털 필터(18)에, 자극 파형 발생기(20)에, 스위치(22)에, 그리고 오프셋 정정회로(24)에 송신하기 위해 결합된다. 필터(18)가 디지털 필터로서 기술될지라도, 이것은 본 발명의 제한이 아니다. 필터(18)는 아날로그 필터일 수도 있다.

실시예에 따라서, 주전원 레벨/제로 크로싱 검출기 회로(14)는 K개의, K는 정수, 상호연결들을 가진 버스 연결을 통해 기울기 검출기(29)에 연결된다. 기울기 검출기(29)는 연결들(29A, 29B)를 통해 자가 테스트 제어기(15)에 연결되며, 기울기 검출 누전(fault) 신호(SD_FAULT)는 연결(29A)을 통해 자가-테스트 제어기(15)에 송신되고 기울기 검출 활성화 신호(SD_EN)는 연결(29B)을 통해 자가 테스트 제어기(15)로부터 수신된다. 기울기 검출기(29)는 솔레노이드 제어기(17)에 연결되고, 솔레노이드 제어기(17)는 솔레노이드/주전원 연결기(19)를 통해 솔레노이드 혹은 주전원에 연결된다. 기울기 검출기(29)와 솔레노이드 제어기(17) 간에 연결은 솔레노이드 활성화 신호(SOL_EN)를 솔레노이드 제어기(17)에 송신한다. 자가 테스트 제어기(15)는 출력단자(15A)를 통해 G-N 검출기(56)에, 그리고 출력단자(15B)를 통해 차동 전류 검출기(58)에 연결된다. 또한, 자가 테스트 제어기(15)는 내부 혹은 외부 지락 자극 활성화 신호를 송신하는 출력단자(15C), 및 내부 G-N 임피던스 활성화 신호를 송신하는 출력단자(15D)를 구비한다. 대안적으로, 기울기 검출기(29)는 생략될 수 있는데 이 경우 주전원 레벨/제로 크로싱 검출기 회로(14)는 K 상호연결들을 가진 버스 연결을 통해 자가 테스트 제어기(15)에 연결된다. 이 실시예에서, 자가 테스트 제어기(15)는 솔레노이드 제어기(17)에 연결된다. 주전원 레벨/제로 크로싱 검출기(14)는 전류 리미터(21)를 통해 솔레노이드/주전원 연결기(19)에, 그리고 전압 리미터(23)에 연결된다.

주전원/라인 레벨 검출기 회로(14)의 입력단자는 전력 주전원에 연결되며 혹은 회로의 라인 레벨은 GFCI 모듈(10)에 의해 모니터된다. 이것은 예를 들어 도 2에 도시된 전류 리미터(21)와 같은 보호 구조를 통해 연결될 수도 있다. 예로서, 전류 리미터(21)는 저항기이다. 주전원 레벨 검출기 회로(14)는 주전원 레벨을 디지털 제어회로(12)에 전달하며 주전원 레벨이 극성 천이 동안 중성을 지나갈 때를 알릴 수 있으며 혹은 다른 레벨들이 사용되고 있을 때를 알릴 수 있다. 자가 테스트 동안에, 주전원 레벨 검출기 회로(14)는 디지털 제어회로(12)가 예를 들어 GFCI 솔레노이드를 테스트하는 실리콘 제어 정류기(SCR)와 같은 외부 장치를 활성화하는 것이 언제 안전한지를 알릴 수 있다. 또한, 주전원 레벨 검출기 회로(14)는 외부 장치를 주전원 전압 레벨로 작동(tripping)시키는 효과를 모니터함으로써 외부 장치가 적합히 동작하고 있는지를 판정하기 위해 사용될 수 있다. 예를 들어, 디지털 제어 회로(12)는 외부 솔레노이드를 통해 전류를 끌어오기 위해 외부 트랜지스터 혹은 SCR을 활성화시킬 수 있다. 전류가 트랜지스터 혹은 SCR을 통해 오게될 때, 주전원 전압은 감소하거나 정상상태 동작의 레이트와는 다른 레이트로 줄어드는데, 즉 주전원 전압의 기울기에 변화가 있다. 주전원 전압이 감소하는 레이트는 외부장치가 적합히 동작하고 있는지를 판정하기 위해서 주전원 레벨 검출기 회로(14)에 의해 측정될 수 있다. 기울기에 작은 변화를 야기시키는 것은 회로가 테스트될 수 있는 기간인 제로 크로싱 이후에 윈도우를 증가시키고 언제 SCR이 활성화될 수 있는지를 알려준다. 이에 따라, 레벨 검출기 회로(14)는 주전원 전압 레벨이 감소하는 레이트에 따라, 회로가 적합히 동작하고 있는지 혹은 디지털 제어회로(12)가 외부장치를 활성화하는 것이 안전한지를 알려주는 동작상태 신호를 발생한다.

접지-중성간 검출 랜더마이저(16)는 GFCI 모듈(10)이 언제 접지-중성간 누전에 대해 체크해야 하는지를 판정하기 위해 사용된다. 동일 주전원 회로에 복수의 GFCI 모듈들(10)이 사용될 경우, 한 GFCI 모듈(10)과 또 다른 GFCI 모듈(10)이 동시에 접지-중성간 측정들을 한다면 한 GFCI 모듈(10)은 또 다른 GFCI 모듈(10)을 오류가 생기게 할 수 있다. 그러므로, 접지-중성간 측정들의 타이밍을 랜덤화하는 것이 잇점이 있다. G-N 검출 랜더마이저(16)는 접지-중성간 측정들에 오류가 날 가능성을 최소화하기 위해 이들 간에 타이밍을 랜덤화한다. 도 3은 접지-중성간 측정들의 타이밍을 랜덤화하기 위한 회로 모듈(31)의 블록도이다. 내부 클럭 기반의 반파 주기 카운터(33)가 난수 시드(seed)를 난수 발생기(35)에 송신하기 위해 연결되고, 난수 발생기(35)는 난수 발생신호를 G-N 타이밍 제어회로(37)에 송신하기 위해 연결된다. 또한, G-N 타이밍 제어회로(37)가 제로-크로싱 카운터(38)로부터 제로-크로싱 카운트 신호를 수신하기 위해 연결되고 G-N 테스트 활성화 신호를 발생한다. G-N 타이밍 제어회로(37)는 G-N 검출 랜더마이저 내의 서브(sub)-모듈일 수 있다. 랜덤화는 도 4에 도시된 바와 같이 소정의 한 주기의 주전원 사이클 내 클록의 발진 수에 근거할 수 있다. 도 4에 도시된 것은 3개의 제로 크로싱들을 가진 주전원 사이클과 주전원 사이클의 반 주기 동안 카운트하는 카운터에 기초한 난수 시드를 도시한 플롯(41)이다.

트랜스콘덕턴스 연산증폭기(OTA)(28)의 유효 오프셋을 최소화하기 위해서 오프셋 정정회로(24)이 사용된다. DC 차단 커패시터가 전류 트랜스포머(51)와 직렬로 사용되지 않는다면, OTA(28)에 오프셋 전압은 전류 트랜스포머(51)를 통해 DC 전류를 생산할 것이다. DC 전류는 차동 전류 검출기 회로(58)에 의해 차동 전류 측정들의 정확성에 영향을 미칠 것이다. 오프셋 정정 검출기(24)는 OTA(28)의 오프셋을 제거하고 차동 전류 측정들의 정확성을 유지한다. 이것이 잇점이 있는 또 다른 이유는 전류 트랜스포머(51)가 소수의 권선들로 구현될 수 있게 한다는 것이다.

GFIC 모듈(10)은 오프셋 정정 회로(24), 트랜스콘덕턴스 연산증폭기(OTA)(28), 동상 임피던스 검출기(30), 및 리액티브 임피던스 검출기(32)로 구성된 회로 요소 파라미터 측정 네트워크(26)를 더 포함한다. 예로서 회로 요소 파라미터 측정 네트워크(26)는 임피던스 측정 네트워크인데, 즉 네트워크(26)에 의해 측정된 회로 요소 파라미터는 임피던스이다. 오프셋 정정 회로(24)의 반전입력 단자는 OTA(28)의 출력단자(25)에 그리고 전류 트랜스포머(51)의 1차권선(50)의 단자(52)에 공통으로 연결되고 오프셋 정정 회로(24)의 비반전 입력 단자는 스위치(22)의 단자에 연결된다. 오프셋 정정 회로(24)의 출력단자들은 OTA(28)의 대응하는 입력단자들에 연결된다. 특히, 오프셋 정정회로(24)의 출력단자는 OTA(28)의 반전입력 단자에 연결되고 오프셋 정정회로(24)의 또 다른 출력단자는 OTA(28)의 비반전 입력단자에 연결된다. 스위치(22)의 제어단자는 디지털 제어회로(12)로부터의 제어신호를 수신하기 위해 결합되고 스위치(22)의 또 다른 단자는 바이어스 전압(V_BIAS)을 수신하기 위해서 그리고 1차권선(50)의 단자(54)에 결합된다.

동상 임피던스 검출기(30)의 출력단자(34)는 접지-중성간(G-N) 검출기(56)에 연결되고 리액티브 임피던스 검출기(32)의 출력단자(36)는 디지털 필터(18)에 연결된다. 출력단자들(34, 36)은 회로 요소 파라미터 측정 네트워크(26)의 출력단자들로서 사용된다. OTA(28)의 출력단자(27_J)는 차동 전류 검출기(58)의 입력단자에 연결되고 차동 전류 검출기(58)의 출력단자는 P개의, P는 정수, 상호연결들을 가진 버스 연결을 통해 디지털 필터(18)의 입력단자에 연결될 수 있다. 참조문자 "J"는 정수를 나타내며 하나 이상의 출력단자들, 예를 들어 출력단자들(27₁, 27₂, 27₃, 등)이 OTA(28)로부터 확장될 수 있음을 나타내기 위해서 참조문자 27에 부가되었다. OTA(28)로부터 출력되는 전기신호가 전류는 실시예들에서, 동상 임피던스 검출기(30), 리액티브 임피던스 검출기(32), 및 차동 전류 검출기(58) 각각이 OTA(28)로부터 자신의 출력단자에 연결되는 것이 바람직하다. 예를 들어, OTA(28)의 출력신호가 전류일 때, 출력단자(27₁)는 동상 임피던스 검출기(30)에 연결되고, 출력단자(27₂)는 리액티브 임피던스 검출기(32)에 연결되고, 출력단자(27₃)는 차동 전류 검출기(58)에 연결된다.

GFCI 모듈(10)은 접지-중성간 저항측정 및 전류 트랜스포머 리액티브 임피던스 측정, 즉 자가 테스트; 차동 전류 측정 레벨 검출; OTA 오프셋 정정; 접지-중성간 레벨 검출; 주전원/라인 전압 레벨 검출; 자극 발생; 접지-중성간 검출 랜덤화; 디지털 누전 필터링; 등을 포함한, 임피던스 측정을 수행할 수 있는 서브-모듈들을 포함한다.

임피던스가 측정되고 있는 실시예에 따라서, 파형 자극 발생기(20)는 스위치(22)를 통해 오프셋 정정 회로(24)의 비반전 입력단자에 송신되는 전기신호 혹은 파형을 생성한다. 파형 자극 발생기(20)는 단일 주파수를 갖는 파형 혹은 주파수들이 서로간에 다른 복수의 파형들을 발생할 수 있음에 유의한다. 예로서, 실제로 누전이 발생하였는지를 판정하기 위해서 파형 자극 발생기(20)는 각각이 다른 주파수를 갖는 3개의 파형들을 발생할 수 있다. GFCI(10)는 언제 누전이 발생하였는지를 판정하기 위해 투표(voting) 알고리즘을 포함한다. 특히, GFCI(10)는 누전이 다수의 파형 주파수들에 기반하여 발생한 것으로 판정한다. 예를 들어, 누전 상태가 3개의 파형들 중 2개를 사용하여 검출된다면, GFCI(10)는 누전의 발생을 나타낸다. 이러한 유형의 알고리즘은 시스템에 완전히 맞는 잡음 신호가 있다면 발생할 수 있는 오 작동(false trips)에 대해 보호한다.

오프셋 정정 회로(24)는 OTA(28)의 비반전 입력단자에 전기신호를 전송한다. OTA(28)는 다음과 같이 구성되기 때문에, 이의 출력단자(25)에 전기신호는 이의 비반전 입력단자에 전기신호에 따른다. 이에 따라, OTA(28)의 비반전 입력단자에 나타나는 전기신호는 출력단자(25)에 그리고 전류 트랜스포머(51)의 입력단자(52)에 전송된다. 전류 트랜스포머(51)의 입련단자(54)가 바이어스 전압(V_BIAS)을 수신하기 위해 결합된다. OTA(28)는 출력단자(25)에 나타나는 전기신호에 비례하는 전기신호를 생성하여 비례된 전기신호를 출력단자(27_J)에서 동상 임피던스 검출기(30), 쿼드래처 혹은 리액티브 임피던스 검출기(32), 및 차동 전류 검출기(58)에 전송한다. 참조문자 "J"는 하나 이상의 출력단자들이 OTA(28)로부터 확장할 수 있고 출력단자(25)에서 나타나는 전류의 복제들을 제공함을 나타내기 위해 참조문자(27)에 첨부되었음에 유의한다. 위에 논의된 바와 같이, OTA(28)로부터 출력되는 전기신호가 전류일 때, OTA(28)에서 동상 임피던스 검출기(30), 리액티브 임피던스 검출기(32), 및 차동 전류 검출기(58)에 각각 확장하는 출력단자들(27₁, 27₂, 27₃)을 갖추는 것이 바람직하다. 대안적으로, 출력단자들(27₁, 27₂, 27₃)은 동상 임피던스 검출기(30)와, 리액티브 임피던스 검출기(32)와, 차동 전류 검출기(58) 간에 단일 출력단자로부터 전류를 전환하는 스위치(도시되지 않음)에 연결되는 단일 출력단자에 의해 대체될 수도 있다.

동상 임피던스 검출기(30)는 전류 트랜스포머(51)에 대한 전류 트랜스포머 부하의 임피던스의 실수 성분 또는 부분을 검출하고 전류 트랜스포머(51)의 임피던스의 이 성분 혹은 부분에 비례하는 전류 혹은 전압 신호를 G-N 검출기(56)에 전송한다. G-N 검출기(56)는 임피던스가 누전을 야기할지 여부를 판정한다. 리액티브 혹은 쿼드래처 임피던스 검출기(32)는 전류 트랜스포머(51)에 대한 전류 트랜스포머 부하의 임피던스의 리액티브 성분 혹은 부분을 검출하고 전류 트랜스포머(51)의 임피던스의 이 성분 혹은 부분에 비례하는 전류 혹은 전압 신호를 디지털 필터(18)에 전송한다. 디지털 필터(18)는 리액티브 성분이 수락가능 범위 내에 있는지를 판정한다. 예를 들어, 너무 낮은 리액티브 임피던스는 전류 트랜스포머가 네트워크(26)에 적합하게 연결되지 않음을 나타낼 수 있다.

실시예에 따라서, 차동 전류 측정은 오프셋 정정 회로(24)의 비반전 입력단자가 바이어스 전압(V_BIAS)에 연결되게 스위치(22)를 동작시킴으로써 달성될 수 있다. 출력단자(25)에 전기신호는 OTA(28)의 피드백 구성에 의해 전압(V_BIAS)으로 구동된다. 이 구성에서 전류 트랜스포머(51)의 입력단자들(52, 54)는 전압 레벨(V_BIAS)로 구동된다. 전류 트랜스포머(51)의 2차권선을 통하는 어떤 차동 전류이든 전류 트랜스포머(51)의 1차권선을 통하는 전류를 유도할 것이다. 유도된 전류는 출력단자(25)에 전압을 전압(V_BIAS)으로 유지하기 위해 출력단자(25)에 공급된다. OTA(28)는 출력단자(27₃)에 유도된 전류에 비례하는 유도전류의 복제를 생성 혹은 발생하는데, 이것은 차동 전류 검출기(58)의 입력단자에 전송된다. 차동 전류 검출기(58)는 디지털 필터(18)에 전송되는 출력전류를 발생하고, 이것은 차동 전류 레벨들, 및 전류 레벨들이 존재하는 시간량에 근거하여 차동 전류 누전이 발생하였는지를 결정한다.

디지털 필터(18)의 필터 타이밍은 회로(10)의 상태들에 동적으로 기초하여 조절될 수 있다. 예를 들어, 초기 기동시 배선 누전을 신속하게 잡아내기 위해 필터 타이밍을 최소화하는 것이 잇점이 있을 수 있다. 그러나, 정상적 동작 동안에 잡음이 주전원 라인에 미치는 영향을 최소화하기 위해 필터 타이밍을 증가시키는 것이 잇점이 있을 수 있다. 도 5 및 도 6은 본 발명의 실시예에 따라 디지털 필터(18)의 타이밍을 도시한 것이다. 도 5는 전기적 접촉들을 개방시킴으로써 GFCI 모듈(10)이 누전에 응답하는데 허용된 시간과 차동 누전 전류 간에 관계의 플롯(45)을 도시한 타이밍도(43)이다. 도 6은 모니터되는 차동전류의 각각의 구분적 선형 부분에 대한 롤 윈도우들을 도시한 것이다. 특히, 디지털 필터(18)는 GFCI 모듈(10)이 동작하고 있을 수 있는 몇가지 상태들을 모니터할 수 있다. 각각의 상태는 지락의 식별을 위해 상이한 임계레벨에 연관된다. 기동 상태 또는 국면 동안에, 디지털 필터(18) 내에 서브-모듈일 수 있는 기동 누전 임계값 카운터는 기동 누전 임계값 카운트를 갖게 프로그램된다. 정상상태 혹은 동작의 정상상태 국면동안에, 디지털 필터(18)는 기동 상태 또는 국면 동안 기동 누전 임계값 카운트와는 다르고 바람직하게는 더 큰 정상상태 누전 임계값 카운트를 갖게 프로그램된 누전 임계값 카운터를 구비할 수 있다. 누전 임계값 카운터들은 소정의 기간 동안 누전이 누전 임계값을 초과할 때 배선 누전이 발생되게 하는 타이머들일 수 있는 것에 유의한다. 상태들의 수는 기동상태 및 정상상태로 제한되지 않는다. 예를 들어, GFCI 모듈(10)은 주위 환경 혹은 외부 상태들에 의해 결정된 상태 혹은 국면에서 동작하고 있을 수 있다. 예로서, GFCI 모듈(10)은 절전 상태, 즉 불충분한 파워 공급 전압과 같은 비이상적 주위 환경 상태, 혹은 음(negative)의 반파 동안에 동작하고 있을 수 있고, 혹은 모듈(10)은 회로의 부분, 예를 들어 회로의 아날로그 부분에 파워를 유지하는 것이 바람직하지 않은 상태에 동작하고 있을 수 있다. 이에 따라, 회로의 부분은 전력이 차단될 수 있다. 절전상태가 끝나거나 전력이 차단되었던 회로의 부분에 전력이 다시 공급될 때, 디지털 필터(18)로부터 출력신호의 부분이 유실될 수 있다. 따라서, 디지털 필터(18)가 기동상태에 있도록, 즉 기동 누전 임계값 카운트를 갖게 프로그램되도록, 혹은 디지털 필터(18)가 명시된 한 세트의 타이밍 요건들을 충족하기 위해서 기동 누전 임계값 카운트보다 낮거나, 정상상태 누전 임계값 카운트보다 낮거나, 기동 누전 임계값 카운트와 정상상태 누전 임계값 카운트 사이에 있거나, 정상상태 누전 임계값 카운트보다 큰 누전 임계값 카운트를 갖게 프로그램될 수 있도록 GFCI 모듈(10)을 시작하는 것이 바람직할 수 있다. 따라서, 1 상태, 2 상태, 3 상태, 4 상태, 혹은 그 이상의 상태들이 있을 수 있다. 또한, 정상상태는 회로 구성들 및 외부 상태들에 따라 하나 이상의 상태들로 구성될 수 있다.

누전을 유발시키기 위해서 고정된 수의 카운트들을 포함하는 것으로서 누전 임계값 카운트들이 기술되었을 지라도, 이것은 본 발명의 제한이 아니다. 대안적으로, 누전 임계값은 비-메트릭(ratio-metric) 값에 기초할 수 있다. 예를 들어, 누전 임계값은 반파 주기 카운터의 카운트에 대한 과-임계값(over-threshold) 카운터의 카운트의 비, 또는 주전원의 주파수에 대한 -임계값 카운터의 카운트의 비일 수 있다. 비-메트릭 수법을 사용하는 잇점은 이것이 AC 소스 변동에 대해 면역성을 제공한다는 것이다.

도 6은 차동 누전 전류에 대해 플롯(45)의 선형 부분이 모니터되는 롤 시간 윈도우(47)를 도시한다. 예로서, 디지털 필터(18)는 4개의 누전 임계값 카운터들(53, 55, 57, 59)을 구비한다. 그러나, 이것은 본 발명의 제한이 아니다. P개의, P는 정수, 누전 임계값 카운터들이 있을 수 있다. 누전 임계값 카운터(53)는 기동 임계값 카운터이다. 누전은 서로 다른 크기들, 서로 다른 펄스폭들, 및 서로 다른 펄스 임계값들을 갖는 누전 펄스들(61)을 롤 시간 윈도우(47)에 생성한다. 펄스들은 누전 임피던스의 각 값마다 서로 다른 폭들을 갖는다. 또한, 도 6은 누전 임계값 카운트 혹은 타이밍 레벨들(Fth-1, Fth-2,..., Fth-P)을 가진 누전 전류파형(63)을 도시한다. 누전 시간 혹은 누전 카운트의 최소 임계값에 도달되었을 때, GFCI 모듈(10)은 누전이 발생하였음을 알린다. 즉 누전 시간 혹은 카운트가 제 1 기간동안에 누전 임계값을, 혹은 카운트들의 수를 초과하였다면, 배선 누전이 발생하였음을 알린다. 디지털 필터(18)는 소정의 최소 기간 동안 GFCI 모듈(10)을 모니터하며, 어떠한 누전 펄스도 검출되지 않으면 GFCI 모듈(10)은 정규 모드의 동작을 계속한다. 누전 펄스가 검출된다면, GFCI 모듈(10)은 펄스의 폭 및 세기를 측정하고 주전원 레벨 전압이 감소하는 레이트에 따라 동작상태 신호를 발생한다.

OTA(28)에 의해 발생되어 차동 전류 검출기(58)에 전송되는 전기신호가 전류로서 기술되었을지라도, 이것은 본 발명의 제한이 아니다. 대안적으로, OTA(28)로부터 전송된 전기신호는 유도전류에 비례하는 전압일 수 있다.

도 7 내지 도 14는 GFCI 모듈(10)에 포함된 회로 요소 파라미터 측정 네트워크들의 실시예를 도시한 것이다. 도 7 내지 도 14의 회로 요소 파라미터 측정 네트워크들은 임피던스들을 측정한다. 그러나, 이것은 본 발명의 제한이 아님을 알아야 한다. GFCI 모듈(10)이 임피던스를 측정하고 단일 권선 단일 전류 트랜스포머에 결합될 때, 단일 권선 단일 전류 트랜스포머 임피던스 측정 회로라고 지칭된다.

도 7은 본 발명의 실시예에 따른 회로 요소 파라미터 측정 네트워크(200)의 블록도이다. 도 7에 도시된 것은 비반전 입력단자(204), 반전 입력단자(206), 및 출력단자들(210, 212)을 구비한 트랜스콘덕턴스 연산증폭기(OTA)(202)이다. OTA(202)는 도 1을 참조하여 도시되고 기술된 OTA(28)와 유사한 것에 유의한다. 비반전 입력단자(204)는 주파수 fc를 갖는 전기신호 V_IN(fc)를 수신하기 위해 결합되고 반전 입력단자(206)는 출력단자(210)에 연결된다. 바람직하게, 전기 입력신호 V_IN(fc)는 전압신호이다. 더 바람직하게, 전기신호 V_IN(fc)는 예를 들어 정현파와 같은 주기적 전압신호이다. 전기신호 V_IN(fc)는 DC 신호, 즉 주파수 fc가 제로인 신호일 수 있음에 유의한다. OTA(202)의 출력단자(210)는 커패시터(214)를 통해 부하(216)에 결합된다. 예로서, 부하(216)는 실수 성분 및 리액티브 성분을 갖는 회로 요소 파라미터를 갖는 부하 임피던스이다. 예를 들어, 부하(216)가 임피던스일 때, 임피던스는 크기 및 위상을 갖는다. 커패시터(214)는 생략될 수 있는 선택적 회로 요소임에 유의한다.

OTA(202)의 출력단자(212)는 전류-전압(I/V) 변환기(218)를 통해 변조기들(220, 222)에 결합된다. 변조기(220)의 입력단자(226) 및 변조기(222)의 입력단자(228)는 I/V 변환기(218)의 출력단자에 연결되어 노드(224)를 형성한다. 예로서, I/V 변환기(218)는 저항기일 수 있고 이를 통해 전류(I_rx(fc))가 흘러 전압(V_rx(fc))을 발생한다. 변조기(220)는 또한 변조신호(V_S(fc))를 수신하기 위해 결합된 입력단자(230), 및 저역통과 필터(LPF)(236)의 입력단자(234)에 연결된 출력단자(232)를 구비한다. 변조신호(V_S(fc))는 예를 들어 정현파, 정사각파, 톱니파, 등과 같은 주기적 신호일 수 있다. 변조신호(V_S(fc))는 입력신호(V_IN(fc))와 동일 유형의 신호이고 입력신호(V_IN(fc))와 동일 주파수를 갖는 것에 유의한다. 바람직하게, 변조신호(V_S(fc))는 정현파이다. 아날로그-디지털 변환기(ADC)(238)는 LPF(236)의 출력단자에 연결된다. 출력신호(Z_MAG216)는 ADC(238)의 출력단자(239)에 나타난다. 변조기(220) 및 LPF(236)는 동상 혹은 실수 임피던스 검출기(280)를 형성한다.

변조기(222)는 위상 이동 요소(244)를 통해 변조신호(V_SP(fc))를 수신하기 위해 결합된 입력단자(240), 및 LPF(248)의 입력단자(246)에 결합된 출력단자(242)를 구비한다. 위상 이동 요소(244)는 변조신호(V_S(fc))의 위상을 이동시켜 변조신호(V_S(fc))와 동일한 주파수 및 진폭을 가지지만 위상이 다른 위상 이동된 변조신호(V_SP(fc))를 생성한다. 예를 들어, 신호들(V_S(fc), V_SP(fc))은 90도의 위상차를 가질 수 있는데, 예를 들어, 신호(V_SP(fc))는 신호(V_S(fc))로부터 위상이 90도 벗어난다. ADC(250)가 LPF(248)의 출력단자에 연결된다. 출력신호(Z_PHASE216)가 ADC(250)의 출력단자(252)에 나타난다. 변조기(222) 및 LPF(248)이 쿼드래처 임피던스 검출기(282)를 형성한다. 쿼드래처 임피던스 검출기(282)를 허수 임피던스 검출기 또는 리액티브 임피던스 검출기라고도 한다.

동작중에, 입력전압(V_IN(fc))이 OTA(202)의 입력단자(204)에 인가된다. 입력전압(V_IN(fc))에 응하여, OTA(202)는 출력단자(210)로부터 커패시터(214)를 통해 부하(216)에 흘러 출력단자(210)에서 전압(V_tx(fc))을 발생하는 전류(I_tx(fc))를 발생한다. 출력단자(210)이 입력단자(206)에 연결되기 때문에, 전압(V_tx(fc))이 입력단자(206)에서 나타난다. 이에 따라, OTA(202)는 부하(216)에의 입력신호(V_IN(fc))를 버퍼한다. 또한, OTA(202)는 전류(I_tx(fc))의 복제를 발생하고 이 전류를 출력단자(212)를 통해 도통시킨다. 전류(I_tx(fc))의 복제는 전류(I_rx(fc))라 표기하였고 복제 전류 혹은 복제된 전류라 칭한다. 전류(I_rx(fc))는 I/V 변환기(218)에 전송되고, 이것은 노드(225)에서 전압(V_rx(fc))을 발생한다.

전압들(V_rx(fc), V_s(fc))에 응하여, 변조기(220)는 출력단자(232)에서 출력전압(V_{MOD_I})을 발생한다. 출력전압(V_MOD _{_I})은 기저대로 이동된, 즉 DC까지 이동된 전류(I_tx(fc))의 크기 또는 실수 부분과 등가이다. LPF(236)은 출력전압(V_MOD _{_I})을 필터링하여 임의의 고주파수 잡음을 제거하고 ADC(238)은 필터링된 출력전압(V_MOD _{_I})을 디지털화하여 부하(216)의 임피던스의 크기를 나타내는 디지털 코드(Z_MAG216)를 형성한다. 즉, 디지털화된 신호는 부하(216)의 임피던스의 동상성분의 크기를 나타낸다.

전압들(V_rx(fc), V_SP(fc))에 응하여, 변조기(222)는 출력단자(242)에서 출력전압(V_MOD _{_Q})을 발생한다. LPF(248)는 출력전압(V_MOD _{_Q})을 필터링하여 임의의 고 주파수 잡음을 제거하고 ADC(250)는 필터링된 출력전압(V_MOD _{_Q})을 디지털화하여 부하(216)의 임피던스의 크기를 나타내는 디지털 코드(Z_PHASE216)를 형성한다. 즉, 디지털화된 신호는 부하(216)의 임피던스의 쿼드래처 성분의 크기를 나타낸다.

도 8은 본 발명의 또 다른 실시예에 따른 회로 요소 파라미터 측정 네트워크(270)의 개략도이다. 네트워크(270)는 도 2를 참조로 위에 기술되었던, OTA(202), 커패시터(214), 부하(216), LPF(236, 248), 및 ADC(238, 250)을 포함한다. 또한, 네트워크(270)는 출력단자(217)가 공통으로 스위치(284)의 입력단자(288)에 그리고 스위치(312)의 입력단자(316)에 연결되어 노드(223)를 형성하며 출력단자(219)가 공통으로 스위치(296)의 단자(300)에 그리고 스위치(304)의 단자(308)에 연결되어 노드(271)을 형성하는 전압/전류 복제기 및 인버터 블록(218A)를 포함한다. 네트워크(270)는 스위치(284)를 더 포함하고 스위치(284)는 제어단자(286), 노드(223)에 연결된 단자(288), 및 LPF(236)의 입력단자(234)에 연결된 단자(290)를 갖고 있다. 제어단자(286)는 인버터(292)를 통해 변조신호(V_SB(fc))를 수신하기 위해 결합된다. 즉 인버터(292)의 입력단자는 변조신호(V_S(fc))를 수신하기 위해 결합되고 인버터(292)의 출력단자는 반전된 변조신호(V_SB(fc))를 전송하기 위해 스위치(284)의 제어단자(286)에 연결된다. 노드(271)는 제어단자(298) 및 단자들(300, 302)을 가진 스위치(296)를 통해 LPF(236)의 입력단자(234)에 결합된다. 제어단자(298)는 변조신호(V_S(fc))를 수신하기 위해 결합되고, 단자(300)는 노드(271)에 연결되고, 단자(302)는 LPF(236)의 입력단자(234)에 연결된다.

또한, 노드(271)는 제어단자(306) 및 단자들(308, 310)을 가진 스위치(304)를 통해 LPF(248)의 입력단자(246)에 결합된다. 구체적으로, 제어단자(306)는 변조신호(V_SP(fc))를 수신하기 위해 결합되고, 단자(308)는 노드(271)에 연결되고, 단자(310)는 LPF(248)의 입력단자(246)에 연결된다. 스위치(312)는 인버터(320)로부터 변조신호(V_SPB(fc))를 수신하기 위해 결합된 제어단자(314), 공통으로 스위치(284)의 단자(288)에, 그리고 전류-전압 변환기(218A)의 단자(217)에 연결된 단자(316), 및 공통으로 LPF(248)의 입력단자(246)에 그리고 스위치(304)의 단자(310)에 연결된 단자(318)를 구비한다.

동작중에, 입력신호(V_IN(fc))가 OTA(202)의 입력단자(204)에서 수신된다. 입력신호(V_IN(fc))에 응하여, OTA(202)는 출력단자(210)로부터 커패시터(214)를 통해 부하(216)에 흘러 출력단자(210)에서 전압(V_tx(fc))을 발생하는 전류(I_tx(fc))를 발생한다. 출력단자(210)가 입력단자(206)에 연결되기 때문에, 전압(V_tx(fc))이 입력단자(206)에서 나타난다. 이에 따라, OTA(202)는 부하(216)에의 입력신호(V_IN(fc))를 버퍼한다. 또한, OTA(202)는 전류(I_tx(fc))의 복제를 발생하고 이 전류를 출력단자(212)를 통해 도통시킨다. 전류(I_tx(fc))의 복제는 전류(I_rx(fc))라 표기하였고 복제 전류 혹은 복제된 전류라 칭한다. 전류(I_rx(fc))는 I/V 변환기(218A)에 전송되고 노드(271)에 나타나는 전압(V_rxp(fc)) 및 노드(223)에 나타나는 전압(V_rxn(fc))으로 변환된다.

변조신호(V_S(fc))는 스위치들(284, 296)을 제어하며 변조신호(V_SP(fc))는 스위치들(304, 312)을 제어함에 유의한다. 변조신호(V_S(fc))가 논리 하이 전압 레벨일 때 스위치(284)가 닫혀지고, 스위치(296)는 열리며, 변조신호(V_S(fc))가 논리 로우 전압 레벨일 때 스위치(284)가 열리고, 스위치(296)는 닫힌다. 변조신호(V_SP(fc))가 논리 하이 전압 레벨일 때 스위치(304)가 닫혀지고, 스위치(312)는 열리며, 변조신호(V_SP(fc))가 논리 로우 전압 레벨일 때 스위치(304)가 열리고, 스위치(312)는 닫힌다. 이에 따라, 스위치들(284, 296)이 열리고 닫혀져 신호들(V_rxn(fc), V_SB(fc))을 서로 곱하고 신호들(V_rxp(fc), V_S(fc))을 서로 곱한다. 이들 신호들의 곱은 LPF(236)의 입력단자(234)에서 전압신호(V_MOD _{_I})를 형성하게 결합되는 곱 신호들을 형성한다. 출력전압(V_MOD _{_I})은 기저대로 이동된, 즉 DC까지 이동된 전류(I_tx(fc))의 크기 혹은 실수 부분과 등가이다. 신호들(V_rxn(fc), V_rxp(fc))은 완전히 차동 신호들이기 때문에, 입력신호(V_IN(fc))의 DC 성분은 제거되고, 그럼으로써 네트워크(270)의 잡음 면역성을 증가시킨다. LPF(236)는 출력전압(V_MOD _{_I})을 필터링하여 임의의 고 주파수 잡음을 제거하고 ADC(238)는 필터링된 출력전압(V_MOD _{_I})을 디지털화하여 부하(216)의 임피던스의 크기를 나타내는 디지털 코드(Z_MAG216)를 형성한다. 즉, 디지털화된 신호는 부하(216)의 임피던스의 동상 성분의 크기를 나타낸다. 스위치들(284, 296), 인버터(292), 및 LPF(236)는 동상 혹은 실수 임피던스 검출기(280A)를 형성한다.

유사하게, 스위치들(304, 312)이 열리고 닫혀져 신호들(V_rxn(fc), V_SPB(fc))을 서로 곱하고 신호들(V_rxp(fc), V_SP(fc))을 서로 곱한다. 이들 신호들의 곱은 LPF(248)의 입력단자(246)에서 전압신호(V_MOD _{_Q})를 형성하게 결합되는 곱 신호들을 형성한다. LPF(248)는 출력전압(V_MOD _{_Q})을 필터링하여 임의의 고 주파수 잡음을 제거하고 ADC(250)는 필터링된 출력전압(V_MOD _{_Q})을 디지털화하여 부하(216)의 임피던스의 위상을 나타내는 디지털 코드(Z_PHASE216)를 형성한다. 즉, 디지털화된 신호는 부하(216)의 임피던스의 쿼드래처 성분을 나타낸다. 스위치들(304, 312), 인버터(320), 위상 이동요소(244), 및 LPF(248)는 쿼드래처 임피던스 검출기(282A)를 형성한다. 쿼드래처 임피던스 검출기(282A)를 허수 임피던스 검출기 또는 리액티브 임피던스 검출기라고도 한다.

도 9는 본 발명의 또 다른 실시예에 따른 회로 요소 파라미터 측정 네트워크(350)의 개략도이다. 도 9에 도시된 것은 커패시터(214)를 통해 부하(216)에 결합된 OTA(202A)이다. OTA(202A)는 OTA(202)와 유사하나 OTA(202)의 2개의 출력단자들(210, 212)이 아니라 3개의 출력단자들(210, 212, 215)를 갖는다. OTA(202A)가 3개의 출력단자들을 갖고 있기 때문에, 도 2의 OTA(202)와 도 9의 트랜스콘덕턴스 연산증폭기 간에 구별을 위해서 참조문자 "A"에 참조번호 "202"가 첨부되었다. 도 7을 참조하여 기술된 네트워크(270)와 유사하게, OTA(202A)의 출력(210)은 커패시터(214)를 통해 부하(216)에 결합된다. 네트워크(350)는 스위치(284)를 통해 LPF(236)의 입력단자(234)에 그리고 전류-전압 변환기(218A)의 출력단자(217A)에 결합된 노드(223)를 포함한다. 특히, 스위치(284)는 제어단자(286), 노드(223)에 연결된 단자(288), 및 LPF(236)의 입력단자(234)에 연결된 단자(290)를 갖는다. 제어단자(286)는 인버터(292)로부터 변조신호(V_SB(fc))를 수신하기 위해 결합되는데, 즉 인버터(292)의 입력단자는 변조신호(V_SB(fc))를 수신하기 위해 결합되고, 인버터(292)의 출력단자는 인버터 변조신호(V_SB(fc))를 전송하기 위해 스위치(284)의 제어단자(286)에 연결된다. LPF(236)의 입력단자(234)는 제어단자(298) 및 단자들(300, 302)을 가진 스위치(296)를 통해 전류-전압 변환기(218A)의 출력단자(219A)에 결합된다. 제어단자(298)는 변조신호(V_S(fc))를 수신하기 위해 결합되고, 단자(300)는 전류-전압 변환기(218A)의 출력단자(219A)에 연결되고, 단자(302)는 LPF(236)의 입력단자(234)에 그리고 스위치(284)의 단자(290)에 공통으로 연결된다.

OTA(202A)의 출력단자(215)는 스위치(312) 및 전류-전압 변환기(218B)를 통해 LPF(248)에 결합된다. 특히, 출력단자(215)는 전류-전압 변환기(218B)의 입력단자에 연결되고 전류-전압 변환기(218B)의 출력단자(217B)는 단자(316)에 연결되어 노드(223A)를 형성한다. 전류-전압 변환기(218B)의 출력단자(219B)는 스위치(304)의 단자(308)에 연결된다. 스위치(304)는 변조신호(V_SP(fc))를 수신하기 위해 결합된 제어단자(306), 및 LPF(248)의 입력단자(246)에 그리고 스위치(312)의 단자(318)에 공통으로 연결된 단자(310)를 갖는다. 출력단자(217B)는 LPF(248)의 입력단자(246)에 그리고 스위치(312)를 통해 스위치(304)의 단자(310)에 결합된다. 특히, 스위치(312)는 제어단자(314), 출력단자(217B)에 연결된 단자(316), 및 LPF(248)의 입력단자(246)에 그리고 스위치(304)의 단자(310)에 공통으로 연결된 단자(318)를 갖는다. 제어단자(314)는 인버터(320)로부터 변조신호(V_SPB(fc))를 수신하기 위해 결합되는데, 즉 인버터(320)의 입력단자는 변조신호(V_SP(fc))를 수신하기 위해 결합되고 인버터(320)의 출력단자는 반전된 변조신호(V_SPB(fc))를 전송하기 위해 스위치(312)의 단자(314)에 연결된다.

동작중에, 입력전압(V_IN(fc))이 OTA(202A)의 입력단자(204)에 인가된다. 입력전압(V_IN(fc))에 응하여, OTA(202A)는 출력단자(210)로부터 커패시터(214)를 통해 부하(216)에 흘러 출력단자(210)에서 전압(V_tx(fc))을 발생하는 전류(I_tx(fc))를 발생한다. 출력단자(210)가 입력단자(206)에 연결되기 때문에, 전압(V_tx(fc))이 입력단자(206)에서 나타난다. 이에 따라, OTA(202A)는 부하(216)에의 입력신호(V_IN(fc))를 버퍼한다. 또한, OTA(202)는 전류(I_tx(fc))의 복제들(I_rx _{_I}(fc), I_rx _{_Q}(fc))을 발생하고 전류들(I_rx _{_I}(fc), I_rx _{_Q}(fc))을 각각 출력단자들(212, 215)를 통해 도통시킨다. 전류(I_tx(fc))의 복제들은 전류(I_rx _{_I}(fc), I_rx _{_Q}(fc))라 표기하였고 각각의 전류를 복제 전류 혹은 복제된 전류라 칭한다. 전류(I_rx _{_I}(fc))는 노드(223)에서 전압신호(V_rxp _{_I}(fc))를 발생하는 전류-전압 변환기(218A)에 전송된다. 전류(I_rx _{_Q}(fc))는 노드(223A)에서 전압(V_rxp _{_Q}(fc))을 발생하는 전류-전압 변환기(218B)에 전송된다.

변조신호(V_S(fc))는 스위치들(284, 296)을 제어하며 변조신호(V_SP(fc))는 스위치들(304, 312)을 제어함에 유의한다. 변조신호(V_S(fc))가 논리 하이 전압 레벨일 때 스위치(284)가 닫혀지고 스위치(296)는 열리며, 변조신호(V_S(fc))가 논리 로우 전압 레벨일 때 스위치(284)가 열리고 스위치(296)는 닫힌다. 변조신호(V_SP(fc))가 논리 하이 전압 레벨일 때 스위치(304)가 닫혀지고 스위치(312)는 열리며, 변조신호(V_SP(fc))가 논리 로우 전압 레벨일 때 스위치(304)가 열리고 스위치(312)는 닫힌다. 이에 따라, 스위치들(284, 296)이 열리고 닫혀져 신호들(V_rxn _{_I}(fc), V_SB(fc))을 서로 곱하고 신호들(V_rxp _{_I}(fc), V_S(fc))을 서로 곱한다. 이들 신호들의 곱은 LPF(236)의 입력단자(234)에서 전압신호(V_MOD _{_I})를 형성하게 결합되는 곱 신호들을 형성한다. 출력전압(V_MOD _{_I})은 기저대로 이동된, 즉 DC까지 이동된 전류(I_tx(fc))의 크기 혹은 실수 부분과 등가이다. 신호들(V_rxn _{_I}(fc), V_rxp _{_I}(fc))은 완전히 차동 신호들이기 때문에, 입력신호(V_IN(fc))의 DC 성분은 제거되고, 그럼으로써 네트워크(350)의 잡음 면역성을 증가시킨다. LPF(236)는 출력전압(V_MOD _{_I})을 필터링하여 임의의 고 주파수 잡음을 제거하고 ADC(238)는 필터링된 출력전압(V_MOD _{_I})을 디지털화하여 부하(216)에 대한 임피던스의 크기를 나타내는 디지털 코드(Z_MAG216)를 형성한다. 즉, 디지털화된 신호는 부하(216)의 임피던스의 동상 성분의 크기를 나타낸다.

유사하게, 스위치들(304, 312)이 열리고 닫혀져 신호들(V_rxn_Q(fc)) 및 반전된 신호(V_SPB(fc))을 서로 곱하고 신호(V_rxp_Q(fc), V_SP(fc))을 서로 곱한다. 이들 신호들의 곱은 LPF(248)의 입력단자(246)에서 전압신호(V_MOD _{_Q})를 형성하게 결합되는 곱 신호들을 형성한다. LPF(248)는 출력전압(V_MOD _{_Q})을 필터링하여 임의의 고 주파수 잡음을 제거하고 ADC(250)는 필터링된 출력전압(V_MOD _{_Q})을 디지털화하여 부하(216)에 대한 임피던스의 위상을 나타내는 디지털 코드(Z_PHASE216)를 형성한다. 즉, 디지털화된 신호는 부하(216)의 임피던스의 쿼드래처 성분을 나타낸다.

도 10은 본 발명의 또 다른 실시예에 따른 회로 요소 파라미터 측정 네트워크(370)의 개략도이다. 네트워크(370)는 OTA(202)가 OTA(202A)로 대체되고 전류-전압 변환기(218)가 네트워크(370)에서 없는 것을 제외하곤 네트워크(200)과 유사하다. 또한, 변조기들(220, 222)은 전압이 아니라 전류를 수신하게 구성된 변조기들(220A, 222A)로 대체된다. 네트워크(370)의 동작은 믹서들(220A, 222A)가 전압들이 아니라 전류들을 혼합하는 것을 제외하곤 네트워크(220)의 동작과 유사하다. 변조기(220A) 및 LPF(236)는 동상 혹은 실수 임피던스 검출기(280B)를 형성한다. 변조기(222A) 및 LPF(248)은 쿼드래처 임피던스 검출기(282B)를 형성한다. 쿼드래처 임피던스 검출기(282B)를 허수 임피던스 검출기 또는 리액티브 임피던스 검출기라고도 한다.

도 11은 본 발명의 또 다른 실시예에 따른 회로 요소 파라미터 측정 네트워크(400)의 개략도이다. 도 11에 도시된 것은 커패시터(214)를 통해 부하(216)에 결합된 OTA(202A)이다. 네트워크(400)의 구성은 스위치들(284, 296) 및 인버터(292)가 디지털-아날로그 변환기(DAC)(402)로 대체되고 스위치들(304, 312) 및 인버터(320)가 DAC(404)로 대체되는 것을 제외하곤 네트워크(350)의 구성과 유사하다. 특히, DAC(402)는 OTA(202A)의 출력단자(212)에 연결된 입력단자(406), 입력신호(D_SIN[N:0])를 수신하기 위해 결합된 입력단자(408), 및 LPF(236)의 입력단자(234)에 연결된 출력단자(410)를 구비한다. DAC(404)는 OTA(202A)의 출력단자(215)에 연결된 입력단자(412), 입력신호(D_COS[N:0])를 수신하기 위해 결합된 입력단자(414), 및 LPF(248)의 입력단자(246)에 연결된 출력단자(416)을 구비한다. 신호들(D_SIN[N:0], D_COS[N:0])을 디지털 코드들이라고도 칭한다.

동작중에, 입력전압(V_IN(fc))이 OTA(202A)의 입력단자(204)에 인가된다. 입력전압(V_IN(fc))에 응하여, OTA(202A)는 출력단자(210)로부터 커패시터(214)를 통해 부하(216)에 흘러 출력단자(210)에서 전압(V_tx(fc))을 발생하는 전류(I_tx(fc))를 발생한다. 출력단자(210)가 입력단자(206)에 연결되기 때문에, 전압(V_tx(fc))이 입력단자(206)에서 나타난다. 이에 따라, OTA(202A)는 부하(216)에의 입력신호(V_IN(fc))를 버퍼한다. 또한, OTA(202)는 전류(I_tx(fc))의 복제들(I_rx _{_I}(fc), I_rx _{_Q}(fc))을 발생하고 전류들(I_rx _{_I}(fc), I_rx _{_Q}(fc))을 각각 출력단자들(212, 215)를 통해 도통시킨다. 전류(I_tx(fc))의 복제들은 전류(I_rx _{_I}(fc), I_rx _{_Q}(fc))라 표기하였고 각각의 전류를 복제 전류 혹은 복제된 전류라 칭한다. 전류(I_rx _{_I}(fc))는 디지털 입력 코드(D_SIN[N:0])에 의해 전류(I_cx _{_I}(fc))를 변조하고 출력단자(410)에서 나타나는 전압(V_MOD _{_I})을 발생하는 DAC(402)에 전송된다. LPF(236)는 출력전압(V_MOD _{_I})을 필터링하여 임의의 고 주파수 잡음을 제거하고 ADC(238)는 필터링된 출력전압(V_MOD _{_I})을 디지털화하여 부하(216)의 임피던스의 크기를 나타내는 디지털 코드(Z_MAG216)를 형성한다. 즉, 디지털화된 신호는 부하(216)의 임피던스의 동상 성분의 크기를 나타낸다.

전류(I_rx _{_Q}(fc))는 디지털 입력 코드(D_COS[N:0])에 의해 전류(I_rx _{_Q}(fc))를 변조하고 출력단자(416)에서 나타나는 전압(V_MOD _{_Q})을 발생하는 DAC(404)에 전송된다. LPF(248)는 출력전압(V_MOD _{_Q})을 필터링하여 임의의 고 주파수 잡음을 제거하고 ADC(250)는 필터링된 출력전압(V_MOD _{_Q})을 디지털화하여 부하(216)의 임피던스의 위상을 나타내는 디지털 코드(Z_PHASE216)를 형성한다. 즉, 디지털화된 신호는 부하(216)의 임피던스의 쿼드래처 성분을 나타낸다.

네트워크(400)는 정현 전류 입력 코드들을 사용하여 전류들(I_rx _{_I}(fc), I_{rx_Q}(fc))을 변조하는 것으로 보여진 것에 유의한다. 그러나, 전류들(I_rx _{_I}(fc), I_{rx_Q}(fc))은 DAC(402, 404)가 정현 디지털 전압 입력 코드들을 사용하여 전압신호들을 변조하도록 전압신호들로 변환될 수 있다. 즉 이 실시예에서 디지털 코드들(D_SIN[N:0], D_COS[N:0])은 디지털 전압 신호들이다.

도 12는 본 발명의 또 다른 실시예에 따른 회로 요소 파라미터 측정 네트워크(500)의 개략도이다. 네트워크(500)은 도 2를 참조로 위에 기술되었던, OTA(202), 커패시터(214), 부하(216)를 포함한다. 또한, 네트워크(500)는 입력단자(504)가 OTA(202)의 출력단자(212)에 연결되고 출력단자(506)가 아날로그-디지털 변환기(ADC)(510)의 입력단자(512)에 연결된 대역통과 필터(502)를 포함한다. ADC(510)는 변조기들(520, 522)에 연결된 출력단자(514)를 구비한다. 변조기520)의 입력단자(524)와 변조기(522)의 입력단자(526)는 출력단자(514)에 연결되어 노드(528)를 형성한다. 또한 변조기(520)는 변조신호(V_S(n))를 수신하기 위해 결합된 입력단자(530) 및 저역통과 필터(LPF)(534)의 입력단자(536)에 연결된 출력단자(532)를 구비한다. 변조신호(V_S(n))는 예를 들어 정현파, 정사각파, 톱니파, 등과 같은 디지털화된 주기적 신호일 수 있다. 바람직하게, 변조신호(V_S(n))는 디지털화된 정현파이다. 변조신호(V_S(n))는 입력신호(V_IN(fc))와 동일 유형의 신호이고 입력신호(V_IN(fc))와 동일 주파수를 갖는 것에 유의한다. 출력신호(Z_MAG216)는 LPF(534)의 출력단자(539)에 나타나며, 출력신호(Z_MAG216r)는 부하(216)에 대한 임피던스의 크기를 나타낸다. 즉 디지털화된 신호는 부하(216)의 임피던스의 동상성분의 크기를 나타낸다. 변조기(520) 및 LPF(534)는 동상 또는 실수 임피던스 검출기(280C)를 형성한다.

변조기(522)는 위상 이동 요소(544)를 통해 변조신호(V_SP(n))를 수신하기 위해 결합된 입력단자(529), 및 LPF(536)의 입력단자(540)에 결합된 출력단자(527)를 구비한다. 위상 이동 요소(544)는 변조신호(V_S(n))의 위상을 이동시켜 변조신호(V_S(n))와 동일한 주파수 및 진폭을 가지지만 위상이 다른 위상 이동된 변조신호(V_SP(n))를 생성한다. 예를 들어, 신호들(V_S(n), V_SP(n))은 90도의 위상차를 가질 수 있는데, 예를 들어, 신호(V_SP(n))는 신호(V_S(n))로부터 위상이 90도 벗어난다. 출력신호(Z_PHASE216)가 LPF(536)의 출력단자(552)에 나타나며, 출력신호(Z_PHASE216)는 부하(216)에 대한 임피던스의 위상을 나타낸다. 즉 디지털화된 신호는 부하(216)의 임피던스의 쿼드래처 성분을 나타낸다. 변조기(522) 및 LPF(536)은 쿼드래처 임피던스 검출기(282C)를 형성한다. 쿼드래처 임피던스 검출기(282C)를 허수 임피던스 검출기 또는 리액티브 임피던스 검출기라고도 한다.

도 13은 본 발명의 또 다른 실시예에 따른 회로 요소 파라미터 측정 네트워크(430)의 개략도이다. 도 13에 도시된 것은 입력단자들(204, 206) 및 출력단자들(210, 212, 215)를 가진 OTA(202A)이다. 입력단자(204)는 입력신호(V_IN(fc))를 수신하기 위해 결합되고 입력단자(206)는 입력/출력 노드(431)에 연결되는 출력단자(210)에 결합된다. 출력단자(215)는 스위치(432)를 통해 입력/출력 노드(433)에 결합되고 출력단자(212)는 스위치(440)을 통해 입력/출력 노드(433)에 결합된다. 특히, 스위치(432)는 인버터(448)를 통해 입력신호(V_S(fc))를 수신하기 위해 결합된 제어단자(434), 출력단자(215)에 연결된 단자(436), 및 입력/출력 노드(433)에 연결된 단자(438)를 갖는다. 인버터(448)는 단자(434)에 나타나는 신호(V_SB(fc))를 발생하기 위해 신호(VS(fc))를 반전시킨다. 스위치(440)는 입력신호(V_S(fc))를 수신하기 위해 결합된 제어단자(442), 출력단자(212)에 연결된 단자(444), 및 입력/출력노드(433)에 그리고 스위치(432)의 단자(438)에 연결된 단자(446)을 구비한다.

네트워크(430)는 비반전 입력단자(452), 반전입력단자(454), 및 출력단자(456)을 구비한 연산증폭기(450)를 더 포함하며, 여기에서 비반전 입력단자(452)는 바이어스 신호(V_BIAS)를 수신하기 위해 결합되고 반전 입력단자(454)는 출력단자(456)에 그리고 입력/출력노드(435)에 결합된다. 연산증폭기(450)의 출력단자(456)는 출력단자들(458, 446)에 그리고 저항기(458)를 통해 입력/출력 노드(433)에 결합된다. 필터링 커패시터(460)은 입력/출력 노드(433)와 입력/출력 노드(435) 사이에 연결된다. 또한, 입력/출력 노드들(431, 435)는 전류 트랜스포머(466)의 단자들(462, 464)에 연결된다. 바람직하게, 전류 트랜스포머(466)은 단일 권선 단일 전류 트랜스포머이다. OTA(202A), 연산증폭기(450), 및 스위치들(432, 440), 및 인버터(448)가 제조되는 반도체 칩 밖에 있는 저항기 및 커패시터로서 저항기(458) 및 필터링 커패시터(460)가 도시되었을지라도, 이것은 본 발명의 제한이 아니다. 저항기(458)는 온-칩 저항기일 수 있고, 필터링 커패시터(460)는 온-칩 커패시터일 수 있고, 혹은 저항기(458)와 필터링 커패시터(460) 중 하나는 필터링 커패시터일 수 있다. 입력/출력 노드들(431, 433, 435)은 패키지 반도체 칩의 입력/출력 핀들일 수 있는 것에 유의한다.

동작중에, 정현신호(V_IN(fc))가 입력단자(204)에 인가된다. 정현신호(V_IN(fc))에 응하여, OTA(202A)는 출력단자(210)에서 전류 트랜스포머(466)의 단자로 흐르는 전류(I_tx(fc))를 발생한다. 또한, OTA(202A)는 전류(I_tx(fc))의 복제들(I_nx(fc), I_px(fc))을 발생하고 각각 출력단자들(212, 215)을 통해 전류들(I_nx(fc), I_px(fc))을 도통시킨다. 전압(V_BIAS)이 연산증폭기(450)의 입력단자(452)에 연결되고 출력단자(456)에 전송된다. 바이어스 전압(V_BIAS)은 전류 트랜스포머(466)의 단자(464)에 전송된다. 제어단자(442)에 입력되는 입력전압(V_S(fc))에 따라 스위치들(432, 440)이 열리고 닫힌다.

도 14는 본 발명의 또 다른 실시예에 따른 회로 요소 파라미터 측정 네트워크(470)의 개략도이다. 도 14에 도시된 것은 OTA(202A), 연산증폭기(450), 및 스위치들(432, 440)이다. 출력단자(210)는 직렬로 연결된 저항기(493) 및 커패시터(494)을 통해 전류 트랜스포머(497)의 단자(496)에 연결되는 입력/출력노드(492)에 연결된다. 커패시터(494)는 생략될 수 있는 선택적 성분임에 유의한다. 출력단자들(212, 215)와 스위치들(432, 440)과의 연결은 도 13에 도시된 네트워크(430)을 참조로 기술되었다. 각각 스위치들(432, 440)의 단자들(438, 440)의 연결은 도 13을 참조로 위에 기술된 것과는 다른 것에 유의하고 이하 기술될 것이다.

네트워크(470)는 저항기(480)를 통해 출력단자(478)에 결합된 비반전 입력단자(474)를 구비한 연산증폭기(472)를 더 포함한다. 출력단자(478)는 저항기(308)를 통해 입력/출력노드(490)에 결합된다. 입력/출력노드(490)는 예를 들어 커패시터(498)을 통해 접지에 결합된다. 연산증폭기(472)는 공통으로 출력단자(456), 입력/출력노드(435), 및 단자(496)에 연결되는 반전 입력단자(476)를 구비한다. 각각 스위치들(432, 440)의 단자들(438, 446)은 공통으로 스위치(482)의 단자(486)에 그리고 비반전 입력단자(474)에 연결된다. 스위치(482)는 입력신호(V_CNTL)를 수신하기 위해 결합된 제어단자(499), 노드(491)에 연결된 단자(484), 및 공통으로 연산증폭기(472)의 비반전 입력단자(474)에 그리고 스위치(432)의 단자(438)에 연결된 단자(486)을 구비한다. 저항기(493)의 단자, 커패시터의 단자, 및 전류 트랜스포머(497)의 단자(495). 커패시터(494)의 다른 단자는 입력/출력 패드(435)에 그리고 전류 트랜스포머(497)의 입력단자(496)에 공통으로 연결된다. 바람직하게, 전류 트랜스포머(497)는 단일 권선 단일 전류 트랜스포머 회로이다. 입력/출력 패드들(435, 490, 491, 492)은 패키지된 반도체 칩의 입력/출력 핀들일 수 있다.

특정의 실시예들이 본 명세서에서 기술되었을지라도, 발명은 개시된 실시예들로 제한되게 하려는 것은 아니다. 당업자들은 발명의 사상의 범위 내에서 수정들 및 변형들이 행해질 수 있음을 알 것이다. 발명은 첨부된 청구항들의 범위 내에 드는 모든 이러한 수정들 및 변형들을 포함하는 것이다.

10: 지락 회로 차단기 모듈 12: 디지털 제어회로
14: 주전원 레벨/제로 크로싱 검출기 회로 15: 자가 테스트 제어기
16: 접지-중성간 검출 랜더마이저 17: 솔레노이드 제어기
18: 디지털 필터 20: 자극 파형 발생기
21: 전류 리미터
22, 284, 296, 304, 312, 432, 440: 스위치 24: 오프셋 정정회로
28, 202: 트랜스콘덕턴스 연산증폭기 29: 기울기 검출기
30: 동상 임피던스 검출기
32: 리액티브 인피던스 검출기 33: 반파 주기 카운터
35: 난수 발생기 37: G-N 타이밍 제어회로
38: 제로-크로싱 카운터
51, 466, 497: 전류 트랜스포머
53, 55, 57, 59: 누전 임계값 카운터
56: G-N 검출기 58: 차동 전류 검출기 214, 494: 커패시터
220, 520, 522: 변조기
238: 아날로그-디지털 변환기
270, 430, 470, 500: 회로 요소 파라미터 측정 네트워크
282: 쿼드래처 인피던스 검출기 292, 320: 인버터
458, 480: 저항기 460: 필터링 커패시터

Claims

지락 회로 표시기 모듈(ground fault circuit indicator module) 내에 서브-모듈의 동작상태를 결정하기 위한 방법에 있어서:
장치에서 전류를 생성하는 단계;
상기 장치에서 생성된 상기 전류에 응하여 주전원 전압 레벨(mains voltage level)이 감소하는 레이트를 측정하는 단계; 및
상기 주전원 전압 레벨이 감소하는 상기 레이트에 따라 동작상태 신호를 생성하는 단계를 포함하고,
상기 동작상태 신호는 디지털 제어 회로가 실리콘 제어 정류기(silicon controlled rectifier)를 활성화할 수 있는 것을 나타내는, 지락 회로 표시기 모듈 내에 서브-모듈의 동작상태를 결정하기 위한 방법.
제 1 항에 있어서,
상기 주전원 전압 레벨이 감소하는 레이트를 측정하는 단계는 주전원 전압 레벨의 정상상태 레벨로부터 주전원 전압 레벨이 감소하는 레이트를 측정하는 단계를 포함하는, 지락 회로 표시기 모듈 내에 서브-모듈의 동작상태를 결정하기 위한 방법.
제 1 항에 있어서,
상기 장치에서 전류를 생성하는 단계는 지락 회로 표시기 모듈의 외부에 있는 솔레노이드에서 전류를 생성하는 단계를 포함하는, 지락 회로 표시기 모듈 내에 서브-모듈의 동작상태를 결정하기 위한 방법.
삭제
제 1 항에 있어서,
상기 동작상태 신호는 상기 장치가 정규 모드에서 동작하지 않는 것을 나타내는, 지락 회로 표시기 모듈 내에 서브-모듈의 동작상태를 결정하기 위한 방법.
제 3 항에 있어서,
상기 솔레노이드에서 전류를 생성하는 단계는 액티브 반도체 장치를 통해 전류를 끌어오는 단계를 포함하는, 지락 회로 표시기 모듈 내에 서브-모듈의 동작상태를 결정하기 위한 방법.
제 6 항에 있어서,
상기 액티브 반도체 장치는 트랜지스터 또는 실리콘 제어 정류기 중 하나인, 지락 회로 표시기 모듈 내에 서브-모듈의 동작상태를 결정하기 위한 방법.