KR101783181B1 - 델타-시그마 변조기 - Google Patents

델타-시그마 변조기 Download PDF

Info

Publication number
KR101783181B1
KR101783181B1 KR1020160127452A KR20160127452A KR101783181B1 KR 101783181 B1 KR101783181 B1 KR 101783181B1 KR 1020160127452 A KR1020160127452 A KR 1020160127452A KR 20160127452 A KR20160127452 A KR 20160127452A KR 101783181 B1 KR101783181 B1 KR 101783181B1
Authority
KR
South Korea
Prior art keywords
signal
noise
delta
sigma modulator
adder
Prior art date
Application number
KR1020160127452A
Other languages
English (en)
Inventor
김철우
임채강
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020160127452A priority Critical patent/KR101783181B1/ko
Application granted granted Critical
Publication of KR101783181B1 publication Critical patent/KR101783181B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H03M3/36—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions
    • H03M3/362—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions in feedback mode, e.g. by reducing the order of the modulator
    • H03M3/364—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions in feedback mode, e.g. by reducing the order of the modulator by resetting one or more loop filter stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명의 한 실시예에 따른 델타-시그마 변조기는, 변조기 입력 신호 및 양자화 신호 중 피드백된 MSBs(Most Significant Bits) 신호의 차이를 적분하는 루프 필터(loop filter); 상기 양자화 신호 중 피드백된 LSBs(Least Significant Bits) 신호를 전단에 더하고, 상기 양자화 신호를 출력하는 잡음 성형 양자화기(noise shaping quantizer); 및 피드백된 양자화 잡음 신호를 상기 잡음 성형 양자화기의 전단에 더하는 노이즈-커플링 회로(noise-coupling circuit)를 포함한다.

Description

델타-시그마 변조기{DELTA-SIGMA MODULATOR}
본 발명은 델타-시그마 변조기에 관한 것이다.
델타-시그마 변조기에서 다중비트 양자화기를 채용하는 것은 다이나믹 레인지를 증가시킬 수 있는 유용한 방법이다.
하지만 다중비트 양자화기의 비트 수가 늘어날수록 피드백 디지털-아날로그 변환기의 선형성이 델타-시그마 변조기의 잡음을 증가시키는 요인이 되며, 이를 해결하기 위해서는 DEM(dynamic element matching) 기법이 필요하다.
하지만 DEM 회로를 사용하는 경우에도, 비트 수가 늘어날수록 DEM 회로의 복잡도는 기하급수적으로 증가하는 문제점이 있으므로, 이에 대한 회로 간소화 방안이 필요하다.
관련된 선행기술문헌으로서 아래 특허문헌 1이 있다.
한국등록특허공보 제10-1531921호 (2015.06.22)
해결하고자 하는 기술적 과제는 노이즈-커플링 기법을 사용하여 회로의 복잡도를 최소화하면서 잡음 성형 차수를 증가시킬 수 있는 델타-시그마 변조기를 제공하는 데 있다.
본 발명의 한 실시예에 따른 델타-시그마 변조기는, 변조기 입력 신호 및 양자화 신호 중 피드백된 MSBs(Most Significant Bits) 신호의 차이를 적분하는 루프 필터(loop filter); 상기 양자화 신호 중 피드백된 LSBs(Least Significant Bits) 신호를 전단에 더하고, 상기 양자화 신호를 출력하는 잡음 성형 양자화기(noise shaping quantizer); 및 피드백된 양자화 잡음 신호를 상기 잡음 성형 양자화기의 전단에 더하는 노이즈-커플링 회로(noise-coupling circuit)를 포함한다.
상기 델타-시그마 변조기는, 상기 LSBs 신호를 입력 신호로 하는 NTF(Noise Transfer Function) 회로를 더 포함하고, 상기 NTF 회로의 출력 신호와 상기 MSBs 신호를 합산하여 변조기 출력 신호를 출력할 수 있다.
상기 양자화 잡음 신호는 상기 잡음 성형 양자화기의 아날로그-디지털 변환 이후의 나머지 신호일 수 있다.
피드백된 상기 LSBs 신호는 z-1의 특성식을 갖는 지연 소자를 거쳐 지연되고, 피드백된 상기 양자화 잡음 신호는 z-1의 특성식을 갖는 지연 소자를 거쳐 지연되고, 상기 NTF 회로는 (1-z-1)NTF(z)의 특성식을 가질 수 있다.
상기 잡음 성형 양자화기 및 상기 노이즈-커플링 회로는 축차 비교형 양자화기 및 아날로그 버퍼의 조합으로 구성될 수 있다.
상기 축차 비교형 양자화기는 상기 양자화 잡음 신호를 저장하는 커패시터 디지털 아날로그 변환기를 포함할 수 있다.
상기 아날로그 버퍼는 상기 커패시터 디지털 아날로그 변환기와 상기 루프 필터 사이에 위치할 수 있다.
상기 델타-시그마 변조기는 피드백된 상기 MSBs 신호의 경로에 위치하는 DEM(Dynamic Element Matching) 회로 및 디지털-아날로그 변환기를 더 포함할 수 있다.
상기 델타-시그마 변조기는 상기 변조기 입력 신호와 피드백된 상기 MSBs 신호의 차를 합산하여 상기 루프 필터로 출력하는 제1 가산기; 피드백된 상기 LSBs 신호, 상기 루프 필터의 출력 신호, 및 상기 양자화 잡음 신호를 합산하는 제2 가산기; 상기 잡음 성형 양자화기의 아날로그-디지털 변환 전후 신호의 차를 합산하여 상기 제2 가산기로 반환하는 제3 가산기; 상기 잡음 성형 양자화기의 출력 신호와 상기 LSBs 신호의 차를 합산하는 제4 가산기; 및 상기 NTF 회로의 출력 신호와 상기 MSBs 신호를 더하여 상기 변조기 출력 신호를 출력하는 제5 가산기를 더 포함할 수 있다.
상기 델타-시그마 변조기는 피드백되는 상기 MSBs 신호의 경로에 위치하는 제1 디지털-아날로그 변환기; 피드백되는 상기 잡음 성형 양자화기의 출력 신호의 경로에 위치하는 제2 디지털-아날로그 변환기; 및 피드백되는 상기 LSBs 신호의 경로에 위치하는 제3 디지털-아날로그 변환기를 더 포함할 수 있다.
상기 델타-시그마 변조기는 피드백되는 상기 LSBs 신호의 경로에 위치하는 제1 지연 소자; 및 피드백되는 상기 양자화 잡음 신호의 경로에 위치하는 제2 지연 소자를 더 포함할 수 있다.
본 발명에 따른 델타-시그마 변조기는 노이즈-커플링 기법을 사용하여 회로의 복잡도를 최소화하면서 잡음 성형 차수를 증가시킬 수 있다.
도 1은 본 발명의 한 실시예에 따른 델타-시그마 변조기를 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 루프 필터, 축차 비교형 양자화기, 및 아날로그 버퍼의 연결 구조를 설명하기 위한 도면이다.
도 3은 도 2에 대응하는 예시적인 회로 구성을 설명하기 위한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 델타-시그마 변조기를 설명하기 위한 도면이다.
도 5는 본 발명의 한 실시예에 따른 델타-시그마 변조기의 출력 신호와 종래 기술에 따른 델타-시그마 변조기의 출력 신호를 비교하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 한 실시예에 따른 델타-시그마 변조기를 설명하기 위한 도면이다.
도 1을 참조하면 본 발명의 한 실시예에 따른 델타-시그마 변조기(10)는 루프 필터(100), 잡음 성형 양자화기(200), 및 노이즈-커플링 회로(300)를 포함한다. 또한 델타-시그마 변조기(10)는, 실시예에 따라, NTF 회로(400)를 더 포함할 수 있다.
도 1에서는 후술하는 수학식 1을 도출하기 위한 델타-시그마 변조기(10)의 도식화된 구조를 표현하고 있으며, 도 1 자체로 본 발명의 한 실시예에 따른 델타-시그마 변조기(10)의 물리적인 회로 구성이 확정되는 것은 아니다.
당업자는 도 1의 델타-시그마 변조기(10)의 구조를 각각의 상황에 맞게 구현하기 위해서, 회로 소자를 서로 병합하거나 나눠서 물리적으로 다른 회로를 구성할 수 있다. 예를 들어, 본 발명에서는 도 2 및 도 3을 통하여 잡음 성형 양자화기(200) 및 노이즈-커플링 회로(300)를 물리적인 가산기(412)를 구비함이 없이 구현할 수 있는 방안을 실시예로서 제시할 것이다. 이하에서는 설명의 편의를 위해서, 가산기(411, 412, 413, 414, 415), 지연 유닛(431, 432), 및 양자화 소자(420)가 독립적인 소자로 존재하는 것처럼 설명하지만, 각각의 소자는 루프 필터(100), 잡음 성형 양자화기(200), 노이즈-커플링 회로(300)의 구성에 따라 독립적이 아닌 종속적인 일체의 소자로 구현될 수도 있다.
루프 필터(loop filter)(100)는 변조기 입력 신호(U(z)) 및 양자화 신호 중 피드백된 MSBs(Most Significant Bits) 신호의 차이를 적분한다. 루프 필터(100)는, 예를 들어, 1차, 2차, 3차 적분기로 구성이 가능하다. 변조기 입력 신호(U(z))와 피드백된 상기 MSBs 신호의 차의 합산은 가산기(411)를 통해 수행될 수도 있다. 양자화 신호는 후술하는 잡음 성형 양자화기(200)의 출력 신호를 의미한다.
실시예에 따라, DEM(Dynamic Element Matching) 회로(441) 및 디지털-아날로그 변환기(451)가 피드백된 MSBs 신호의 경로에 위치할 수 있다.
전술한 바와 같이, 비트 수가 늘어날수록 DEM 회로(451)의 복잡도가 기하급수적으로 증가하는 문제점이 있는데, 본 발명의 한 실시예에서는 이에 대한 해결책 중 하나로 MSBs 신호만 피드백하고 LSBs 신호는 디지털 잡음 성형을 하는 기법을 사용할 수 있다. 따라서, MSBs 신호의 피드백 경로에 위치하는 DEM 회로(451)의 필요 비트 수가 줄어들어 복잡도가 줄어들 뿐 아니라, 동일 경로에 위치하는 디지털-아날로그 변환기(441)의 비트 수를 줄일 수 있는 효과가 있다.
잡음 성형 양자화기(noise shaping quantizer)(200)는 양자화 신호 중 피드백된 LSBs(Least Significant Bits) 신호를 전단에 더하고, 양자화 신호를 출력한다.
실시예에 따라 구조적으로 도시된, 잡음 성형 양자화기(200)는 지연 소자(431), 가산기(412), 및 양자화 소자(420)를 포함할 수 있다.
가산기(412)는 잡음 성형 양자화기(200)의 전단을 구성하며, 피드백된 LSBs 신호, 루프 필터(100)의 출력 신호, 및 노이즈-커플링 회로(300)의 출력인 양자화 잡음 신호를 합산하여 양자화 소자(420)로 출력할 수 있다.
양자화 소자(420)는 입력되는 신호를 아날로그-디지털 변환하여 양자화 잡음 신호(E)를 포함하는 양자화 신호를 출력할 수 있다. 양자화 잡음 신호(E)는 잡음 성형 양자화기(200)의 아날로그-디지털 변환 이후의 나머지 신호로 정의될 수 있다.
양자화 신호 중 LSBs 신호는 z-1의 특성식을 갖는 지연 소자(431)을 거쳐 한 주기 지연되어 가산기(412)로 피드백됨으로써, 아날로그 NTF와 디지털 NTF의 차이에 대해 잡음 성형을 수행할 수 있다.
노이즈-커플링 회로(noise-coupling circuit)(300)는 피드백된 양자화 잡음 신호를 잡음 성형 양자화기(200)의 전단에 더한다.
실시예에 따라 구조적으로 도시된, 노이즈-커플링 회로(300)는 가산기(413) 및 지연 소자(432)를 포함할 수 있다.
가산기(413)는 잡음 성형 양자화기(200)의 아날로그-디지털 변환 전후 신호의 차를 합산하여 가산기(412)로 반환할 수 있다. 아날로그-디지털 변환은 양자화 소자(420)를 통해 수행되며, 아날로그-디지털 변환 전후 신호의 차의 합산은 양자화 잡음 신호(E)에 대응할 수 있다.
지연 소자(432)는 피드백되는 양자화 잡음 신호(E)의 경로에 위치할 수 있으며, 지연 소자(432)는 z-1의 특성식을 가질 수 있으며, 양자화 잡음 신호(E)를 한 주기 지연시켜 가산기(412)로 피드백할 수 있다.
노이즈-커플링 회로(300)는, 가산기(412)에서 합산되는 양자화 잡음 신호(E)로 인해, 잡음 성형 양자화기(200)에 대한 노이즈-커플링을 수행하고 잡음 성형 능력을 한 차수 증가시키게 된다.
NTF(Noise Transfer Function) 회로(400)는 LSBs 신호를 입력 신호로 할 수 있다. 본 실시예에서, NTF 회로(400)의 출력 신호는 MSBs 신호와 합산되어 변조기 출력 신호를 구성하게 된다. 본 실시예에 따른 NTF 회로(400)는 (1-z-1)NTF(z)의 특성식을 가질 수 있다.
LSBs 신호는 루프 필터(100)를 포함한 피드백 루프를 거치지 못하여 잡음 성형 혜택을 받지 못하므로 디지털 NTF로 잡음 성형을 해줘야할 필요가 있다. 하지만 이때, 디지털 NTF와 아날로그 NTF의 미스매치가 발생하는데 이를 줄이기 위해 LSBs 신호를 한 주기 지연시켜 피드백시키고, 단순한 디지털 NTF를 거치는 대신 (1-z-1)NTF를 적용함으로써 미스매치가 (1-z-1)만큼, 즉 1차의 잡음 성형 효과를 받게 하여 입력 대역폭에서 미스매치에 의한 노이즈를 감소시킬 수 있다.
또한 전술한 바와 같이, 노이즈-커플링 회로(300)는 양자화 잡음 신호(E)를 딜레이 피드백시켜 잡음 성형 양자화기(200)의 전단에 더함으로써 노이즈-커플링을 시키고, 잡음 성형 능력을 한 차수 증가시킬 수 있다.
도 1에 도시된 델타-시그마 변조기(10)의 구조도에 기초하여 도출된 입출력 관계식은 아래 수학식 1과 같다.
[수학식 1]
Figure 112016095727045-pat00001
이때, U(z)는 변조기 입력 신호, Y(z)는 변조기 출력 신호, STF(z)는 신호 전달 함수, NTFA(z)는 아날로그 NTF이고, NTFD(z)는 디지털 NTF이고, E는 양자화 잡음 신호이다.
수학식 1을 참조하면, 전술한 바와 같이, 디지털 NTF와 아날로그 NTF의 미스매치를 의미하는 텀(term)
Figure 112016095727045-pat00002
이 1차로 잡음 성형되고, 양자화 잡음 신호(E)가 추가적인 잡음 성형 혜택을 받음을 확인할 수 있다.
도 2는 본 발명의 한 실시예에 따른 루프 필터, 축차 비교형 양자화기, 및 아날로그 버퍼의 연결 구조를 설명하기 위한 도면이고, 도 3은 도 2에 대응하는 예시적인 회로 구성을 도시한 도면이다.
도 2 및 3에 도시된 실시예에 따르면, 도 1의 잡음 성형 양자화기(200) 및 노이즈-커플링 회로(300)는 축차 비교형 양자화기(200a) 및 아날로그 버퍼(300a)의 조합으로도 구성될 수 있음을 확인할 수 있다.
축차 비교형 양자화기(Successive Approximation Register quantizer)(200a)는 커패시터 디지털 아날로그 변환기(201a), 비교기(202a), 및 축차 비교 로직(203a)을 포함할 수 있다.
커패시터 디지털 아날로그 변환기(201a)는 양자화 잡음 신호(E)를 저장할 수 있다. 이러한 양자화 잡음 신호(E)는 아날로그-디지털 변환 후의 나머지 값일 수 있다.
아날로그 버퍼(300a)는 커패시터 디지털 아날로그 변환기(201a)와 루프 필터(100) 사이에 위치할 수 있다. 아날로그 버퍼(300a)는 커패시터 디지털 아날로그 변환기(201a)에 저장된 양자화 잡음 신호(E)를 양자화기 전단에 더함으로써 노이즈 커플링시킬 수 있다.
축차 비교형 양자화기(200a)에서 LSBs 신호만을 루프 필터(100)에 포함된 디지털-아날로그 변환기에 구현할 수 있다. 따라서, 도 2의 실시예에 따르면, 가산기(412)가 불필요하게 되어, 회로의 간소화가 달성될 수 있다. 더불어, 후술하는 도 4의 델타-시그마 변조기(20)와 달리 디지털-아날로그 변환기(442, 443)가 불필요하게 되어, 추가적인 회로의 간소화가 달성될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 델타-시그마 변조기를 설명하기 위한 도면이다.
도 4에 도시된 델타-시그마 변조기(20)는, 잡음 성형 양자화기(200) 및 노이즈-커플링 회로(300)가 축차 비교형 양자화기 및 아날로그 버퍼의 조합으로 구성되지 않은 경우이다.
델타-시그마 변조기(20)는, 도 1의 실시예와 달리, 디지털-아날로그 변환기(442, 443) 및 가산기(412)를 독립적인 소자로 포함할 수 있다.
디지털-아날로그 변환기(442)는 피드백되는 잡음 성형 양자화기(200)의 출력 신호의 경로에 위치할 수 있고, 디지털-아날로그 변환기(443)는 피드백되는 LSBs 신호의 경로에 위치할 수 있다.
도 5는 본 발명의 한 실시예에 따른 델타-시그마 변조기의 출력 신호와 종래 기술에 따른 델타-시그마 변조기의 출력 신호를 비교하기 위한 도면이다.
도 5를 참조하면, 변조기 출력 신호(Y(z))를 FFT 처리한 그래프가 도시되어 있다. 델타-시그마 변조기(10)에 따른 변조기 출력 신호(Y(z))는 입력 신호 성분(510)과 노이즈 신호 성분(520)이 주파수 영역에서 명확히 구분되어 있는 것을 확인할 수 있다.
반면에 종래 기술에 따른 델타-시그마 변조기의 출력 신호를 FFT 처리한 노이즈 신호 성분(530)은 입력 신호 성분(510)과 주파수 영역 상 비교적 인접한 것을 확인할 수 있다.
따라서 본 발명의 한 실시예에 따른 델타-시그마 변조기(10)는 기존 기술에 비해 SNR(Signal to Noise Ratio) 성능이 향상되었음을 확인할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 델타-시그마 변조기
100: 루프 필터
200: 잡음 성형 양자화기
300: 노이즈-커플링 회로
400: NTF 회로

Claims (11)

  1. 변조기 입력 신호 및 양자화 신호 중 피드백된 MSBs(Most Significant Bits) 신호의 차이를 적분하는 루프 필터(loop filter);
    상기 루프 필터의 출력 신호와 상기 양자화 신호 중 피드백된 LSBs(Least Significant Bits) 신호를 전단에 더하고, 양자화 잡음 신호를 포함하는 상기 양자화 신호를 출력하는 잡음 성형 양자화기(noise shaping quantizer); 및
    피드백된 상기 양자화 잡음 신호를 상기 잡음 성형 양자화기의 전단에 더하는 노이즈-커플링 회로(noise-coupling circuit)를 포함하는,
    델타-시그마 변조기.
  2. 제1 항에 있어서,
    상기 LSBs 신호를 입력 신호로 하는 NTF(Noise Transfer Function) 회로를 더 포함하고,
    상기 NTF 회로의 출력 신호와 상기 MSBs 신호를 합산하여 변조기 출력 신호를 출력하는,
    델타-시그마 변조기.
  3. 삭제
  4. 제2 항에 있어서,
    피드백된 상기 LSBs 신호는 z-1의 특성식을 갖는 지연 소자를 거쳐 지연되고,
    피드백된 상기 양자화 잡음 신호는 z-1의 특성식을 갖는 지연 소자를 거쳐 지연되고,
    상기 NTF 회로는 (1-z-1)NTF(z)의 특성식을 갖는,
    델타-시그마 변조기.
  5. 제4 항에 있어서,
    상기 잡음 성형 양자화기 및 상기 노이즈-커플링 회로는 축차 비교형 양자화기 및 아날로그 버퍼의 조합으로 구성된,
    델타-시그마 변조기.
  6. 제5 항에 있어서,
    상기 축차 비교형 양자화기는 상기 양자화 잡음 신호를 저장하는 커패시터 디지털 아날로그 변환기를 포함하는,
    델타-시그마 변조기.
  7. 제6 항에 있어서,
    상기 아날로그 버퍼는 상기 커패시터 디지털 아날로그 변환기와 상기 루프 필터 사이에 위치하는,
    델타-시그마 변조기.
  8. 제7 항에 있어서,
    피드백된 상기 MSBs 신호의 경로에 위치하는 DEM(Dynamic Element Matching) 회로 및 디지털-아날로그 변환기를 더 포함하는
    델타-시그마 변조기.
  9. 제2 항에 있어서,
    상기 변조기 입력 신호와 피드백된 상기 MSBs 신호의 차를 합산하여 상기 루프 필터로 출력하는 제1 가산기;
    피드백된 상기 LSBs 신호, 상기 루프 필터의 출력 신호, 및 상기 양자화 잡음 신호를 합산하는 제2 가산기;
    상기 제2 가산기의 출력 신호에 대한 상기 잡음 성형 양자화기에서의 아날로그-디지털 변환 전후 신호의 차를 합산하여 상기 제2 가산기로 반환하는 제3 가산기;
    상기 잡음 성형 양자화기의 출력 신호와 상기 LSBs 신호의 차를 합산하는 제4 가산기; 및
    상기 NTF 회로의 출력 신호와 상기 제4 가산기의 출력 신호인 상기 MSBs 신호를 더하여 상기 변조기 출력 신호를 출력하는 제5 가산기를 더 포함하는
    델타-시그마 변조기.
  10. 제9 항에 있어서,
    피드백되는 상기 MSBs 신호의 경로에 위치하는 제1 디지털-아날로그 변환기;
    피드백되는 상기 잡음 성형 양자화기의 출력 신호의 경로에 위치하는 제2 디지털-아날로그 변환기; 및
    피드백되는 상기 LSBs 신호의 경로에 위치하는 제3 디지털-아날로그 변환기를 더 포함하는
    델타-시그마 변조기.
  11. 제10 항에 있어서,
    피드백되는 상기 LSBs 신호의 경로에 위치하는 제1 지연 소자; 및
    피드백되는 상기 양자화 잡음 신호의 경로에 위치하는 제2 지연 소자를 더 포함하는
    델타-시그마 변조기.
KR1020160127452A 2016-10-04 2016-10-04 델타-시그마 변조기 KR101783181B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160127452A KR101783181B1 (ko) 2016-10-04 2016-10-04 델타-시그마 변조기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160127452A KR101783181B1 (ko) 2016-10-04 2016-10-04 델타-시그마 변조기

Publications (1)

Publication Number Publication Date
KR101783181B1 true KR101783181B1 (ko) 2017-09-29

Family

ID=60035604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160127452A KR101783181B1 (ko) 2016-10-04 2016-10-04 델타-시그마 변조기

Country Status (1)

Country Link
KR (1) KR101783181B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102037610B1 (ko) * 2018-11-08 2019-10-28 한양대학교 산학협력단 Sar 양자화기를 사용하는 델타 시그마 adc
US10778239B2 (en) 2018-06-05 2020-09-15 Samsung Electronics Co., Ltd. Electronic circuit for implementing modulator configured to perform noise shaping in digital domain

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
5.2mW 61dB SNDR 15 MHz bandwidth CT ΔΣ Modulator using single operational amplifier and single feedback DAC (ETRI Journal, 2016년 4월)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10778239B2 (en) 2018-06-05 2020-09-15 Samsung Electronics Co., Ltd. Electronic circuit for implementing modulator configured to perform noise shaping in digital domain
KR102037610B1 (ko) * 2018-11-08 2019-10-28 한양대학교 산학협력단 Sar 양자화기를 사용하는 델타 시그마 adc

Similar Documents

Publication Publication Date Title
US5684482A (en) Spectral shaping of circuit errors in digital-to-analog converters
TWI629874B (zh) 量化器
US8120518B2 (en) Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof
US6535155B2 (en) Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms
JP5358829B2 (ja) Δς型ａ／ｄ変換器
US6384761B1 (en) Second and higher order dynamic element matching in multibit digital to analog and analog to digital data converters
WO2001067614A1 (en) Digital cancellation of d/a converter noise in pipelined a/d converters
KR20100023834A (ko) Ａｄｃ 해상도보다 적은 ｄａｃ 해상도를 갖는 시그마-델타 변조기
JP2010171484A (ja) 半導体集積回路装置
TWI757699B (zh) Δ-∑調製器及其調製方法
US20140070972A1 (en) Circuit For Digitizing A Sum Of Signals
KR101783181B1 (ko) 델타-시그마 변조기
US6535154B1 (en) Enhanced noise-shaped quasi-dynamic-element-matching technique
WO2011090045A1 (ja) 変換装置
US20130201045A1 (en) Digital-to-Analog Converter Implementing Hybrid Conversion Architecture
EP3629480A3 (en) Methods and circuits for suppressing quantization noise in digital-to-analog converters
KR102441025B1 (ko) 반도체 장치 및 그 동작 방법
US6188345B1 (en) High speed delta-sigma A/D converter using a quantized USM negative feedback loop
US8072362B2 (en) Modulator with loop-delay compensation
US10897232B2 (en) Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
US20180167081A1 (en) Digital to analogue conversion
US7283081B2 (en) Application circuit and method for shaping noises
JP5129298B2 (ja) ＤＷＡ（Ｄａｔａ−Ｗｅｉｇｈｔｅｄ−Ａｖｅｒａｇｉｎｇ）回路、それを用いたデルタシグマ変調器
Abdoli et al. Noise-Coupled Time-Interleaved Delta–Sigma Modulator with Reduced Hardware Complexity
CN107113004B (zh) 使用噪声成型进行信号的数据转换的系统和方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant