KR101781215B1 - Method for fabricating array substrate for liquid crystal display device of ffs mode - Google Patents
Method for fabricating array substrate for liquid crystal display device of ffs mode Download PDFInfo
- Publication number
- KR101781215B1 KR101781215B1 KR1020100137163A KR20100137163A KR101781215B1 KR 101781215 B1 KR101781215 B1 KR 101781215B1 KR 1020100137163 A KR1020100137163 A KR 1020100137163A KR 20100137163 A KR20100137163 A KR 20100137163A KR 101781215 B1 KR101781215 B1 KR 101781215B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- protective film
- layer
- gate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims description 68
- 239000010410 layer Substances 0.000 claims abstract description 118
- 230000001681 protective effect Effects 0.000 claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims abstract description 7
- 239000011241 protective layer Substances 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims description 47
- 238000004380 ashing Methods 0.000 claims description 8
- 239000010408 film Substances 0.000 description 55
- 230000015572 biosynthetic process Effects 0.000 description 33
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 239000010409 thin film Substances 0.000 description 20
- 230000005684 electric field Effects 0.000 description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 229910052750 molybdenum Inorganic materials 0.000 description 11
- 239000010936 titanium Substances 0.000 description 10
- 229910001182 Mo alloy Inorganic materials 0.000 description 9
- 238000002834 transmittance Methods 0.000 description 8
- 239000011651 chromium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 에프에프에스 방식 액정표시장치용 어레이기판 제조방법에 관한 것으로, 개시된 구성은 기판상에 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트배선과 함께, 이 게이트배선과 수직으로 배열되고 서로 이격된 다수개의 공통전극들을 형성하는 단계; 상기 게이트배선과 교차하여 이루는 지역에 화소영역을 정의하는 데이터배선과 함께, 활성층과 이 활성층 상에 서로 이격된 소스전극과 드레인전극을 형성하는 단계; 기판 전면에 형성된 보호막 상에 감광막을 형성하고 상기 감광막을 선택적으로 패터닝하여, 상기 데이터배선과 소스전극 및 드레인전극 상부의 보호막 상에 제1 두께를 갖는 제1 패턴을 형성하고, 화소전극이 형성되는 지역에 위치하는 보호막 상에 상기 제1 패턴보다 얇은 제2 두께를 갖는 제2 패턴을 형성함은 물론 상기 드레인전극 상부의 보호막을 노출시키는 단계; 상기 제1 패턴과 제2 패턴을 차단막으로 상기 노출된 보호막을 제거하여 드레인전극 콘택홀을 형성하는 단계; 상기 제2 패턴을 제거하고, 상기 제1 패턴의 하부 측면과 보호막의 측면을 식각하는 단계; 상기 제1 패턴과 보호막 상에서 서로 분리되도록 상기 제1 패턴과 보호막 상에 투명 도전물질층을 형성하는 단계; 및 상기 제1 패턴과 함께 이 제1 패턴 상에 형성된 투명 도전물질층을 제거하여, 다수개의 화소전극을 형성하는 단계를 포함하여 구성된다.The present invention relates to a method of manufacturing an array substrate for an FFE-type liquid crystal display, comprising a plurality of gate wirings extending in one direction on a substrate and spaced parallel to each other, Forming a plurality of spaced apart common electrodes; Forming an active layer and a source electrode and a drain electrode spaced apart from each other on the active layer together with a data line defining a pixel region in an area intersecting the gate line; Forming a photoresist film on a protective film formed on the entire surface of the substrate and selectively patterning the photoresist film to form a first pattern having a first thickness on the data line and a protective film over the source and drain electrodes, Forming a second pattern having a second thickness thinner than the first pattern on the passivation layer located in the region, and exposing the passivation layer over the drain electrode; Forming a drain electrode contact hole by removing the exposed protective layer with the first pattern and the second pattern as a blocking layer; Removing the second pattern and etching a side surface of the protective film and a lower surface of the first pattern; Forming a transparent conductive material layer on the first pattern and the protective film so as to be separated from each other on the first pattern and the protective film; And removing the transparent conductive material layer formed on the first pattern together with the first pattern to form a plurality of pixel electrodes.
Description
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로서, 보다 상세하게는 에프에프에스 방식(FFS; Fringe Field Switching mode) 액정표시장치용 어레이기판 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a method of manufacturing an array substrate for an FFS (Fringe Field Switching mode) liquid crystal display device.
일반적으로 액정표시장치의 구동 원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Generally, the driving principle of a liquid crystal display device utilizes the optical anisotropy and polarization properties of a liquid crystal. Since the liquid crystal has a long structure, it has a directionality in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Therefore, when the molecular alignment direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular alignment direction of the liquid crystal by optical anisotropy, so that image information can be expressed.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(AM-LCD: Active Matrix LCD, 이하 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.Currently, an active matrix liquid crystal display (AM-LCD: liquid crystal display) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has excellent resolution and moving picture performance, It is attracting attention.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(즉, 상부기판)과 화소전극이 형성된 어레이기판(즉, 하부기판)과, 상부기판 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상,하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.The liquid crystal display comprises a color filter substrate (i.e., an upper substrate) on which a common electrode is formed, an array substrate (i.e., a lower substrate) on which pixel electrodes are formed, and a liquid crystal filled between the upper substrate and the lower substrate. In the device, the liquid crystal is driven by an electric field which is applied between the common electrode and the pixel electrode, and the characteristics such as the transmittance and the aperture ratio are excellent.
그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점이 있다. 따라서, 상기의 단점을 극복하기 위해 새롭게 제안된 기술이 횡전계에 의한 액정 구동방법인데, 이 횡전계에 의한 액정 구동방법은 시야각 특성이 우수한 장점을 가지고 있다.However, liquid crystal driving by an electric field applied in an up-down direction has a disadvantage that the viewing angle characteristic is not excellent. Therefore, in order to overcome the above disadvantages, a newly proposed technique is a liquid crystal driving method using a transverse electric field. The liquid crystal driving method using the transverse electric field has an advantage of excellent viewing angle characteristics.
이러한 횡 전계 방식 액정표시장치는 컬러필터기판과 어레이기판이 서로 대향하여 구성되며, 컬러필터기판 및 어레이기판 사이에는 액정층이 개재되어 있다.In such a transverse electric field type liquid crystal display device, the color filter substrate and the array substrate are opposed to each other, and a liquid crystal layer is interposed between the color filter substrate and the array substrate.
상기 어레이기판에는 투명한 절연기판에 정의된 다수의 화소마다 박막트랜지스터와 공통전극 및 화소전극으로 구성된다.The array substrate includes a thin film transistor, a common electrode, and a pixel electrode for each of a plurality of pixels defined in a transparent insulating substrate.
또한, 상기 공통전극과 화소전극은 동일 기판 상에 서로 평행하게 이격하여 구성된다.In addition, the common electrode and the pixel electrode are formed on the same substrate in parallel to each other.
그리고, 상기 컬러필터기판은 투명한 절연기판 상에 게이트배선과 데이터배선과 박막트랜지스터에 대응하는 부분에 블랙매트릭스가 구성되고, 상기 화소에 대응하여 컬러필터가 구성된다.In the color filter substrate, a black matrix is formed on a portion of the transparent insulating substrate corresponding to the gate wiring, the data wiring, and the thin film transistor, and a color filter is formed corresponding to the pixel.
상기 액정층은 상기 공통전극과 화소전극의 수평 전계에 의해 구동된다.The liquid crystal layer is driven by a horizontal electric field between the common electrode and the pixel electrode.
상기 구성으로 이루어지는 횡전계 방식 액정표시장치에서, 휘도를 확보하기 위해 상기 공통전극과 화소전극을 투명전극으로 형성하나, 설계상 상기 공통전극과 화소전극 사이의 이격 거리에 의해, 상기 공통전극과 화소전극의 양단 일부만이 휘도 개선에 기여할 뿐, 대부분의 영역은 빛을 차단하는 결과가 된다.In the transverse electric field type liquid crystal display device having the above structure, the common electrode and the pixel electrode are formed as transparent electrodes in order to secure the luminance, but by design, the distance between the common electrode and the pixel electrode, Only a part of both ends of the electrode contributes to the improvement of brightness, and most of the area is a result of blocking light.
따라서, 이러한 휘도 개선 효과를 극대화시키기 위해 제안된 기술이 FFS (Fringe Field Switching) 기술이다. 상기 FFS 기술은 액정을 정밀하게 제어함으로써 색상 변이(Color shift)가 없고 높은 명암비(Contrast Ratio)를 얻을 수 있는 것이 특징이어서, 일반적인 횡전계 기술과 비교하여 높은 화면품질을 구현할 수 있는 장점이 있다.Therefore, the FFS (Fringe Field Switching) technique is proposed to maximize the luminance improvement effect. The FFS technique is characterized in that there is no color shift and a high contrast ratio can be obtained by precisely controlling the liquid crystal, so that it is possible to realize a high screen quality compared with a general transverse electric field technique.
이러한 장점을 구비하고 있는 종래기술에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판 구조에 대해 도 1을 참조하여 설명하면 다음과 같다. An array substrate structure for a liquid crystal display device of the FFS type according to the related art having such advantages is described with reference to FIG.
도 1은 종래기술에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판의 평면도이다.1 is a plan view of an array substrate for a liquid crystal display of the FFS type according to the prior art.
종래기술에 따른 에프에프에스(FFS) 방식의 액정표시장치는, 도 1에 도시된 바와 같이, 하부기판(11) 상에 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트배선(13), 게이트패드(13b) 및 공통배선(13c)과; 상기 게이트배선(13)과 교차하고, 이 교차하여 이루는 지역에 화소영역을 정의하는 다수의 데이터배선(21)과 데이터패드(21c)와; 상기 게이트배선(13)과 데이터배선(21)이 교차하여 이루는 화소영역 전면에 배치되는 판 형태의 화소전극(19)과; 상기 게이트배선(13)과 데이터배선(21)의 교차지점에 마련되어 상기 화소전극(19)과 전기적으로 연결되고, 게이트전극(13a)과 활성층(17)과 소스전극 (21a) 및 드레인전극(21b)으로 이루어지는 박막트랜지스터(T)와; 상기 박막트랜지스터(T)를 포함한 기판 전면에 형성되고, 상기 게이트패드(13b), 데이터패드(21c) 및 공통배선(13c)을 노출시키는 보호막(23)과; 상기 보호막(23) 상에 형성되고, 상기 판 형태의 화소전극(19)과 오버랩되어 서로 이격된 다수 개의 공통전극(27a)들과, 게이트패드연결배선(27b) 및 데이터패드연결배선(27c)을 포함하여 구성된다. As shown in FIG. 1, the FFS type liquid crystal display device according to the related art includes a plurality of
여기서, 상기 게이트배선(13)은 게이트패드(13b)를 통해 게이트 드라이버(미도시)로부터의 스캔 신호를, 상기 데이터배선(21)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 게이트배선(13) 및 데이터배선(21)은 게이트절연막(15)을 사이에 두고 교차하여 각 화소 영역을 정의한다.Here, the
또한, 상기 박막 트랜지스터(T)는 상기 게이트배선(13)에 공급되는 스캔 신호에 데이터배선(21)에 공급되는 화소 신호가 화소전극(19)에 충전되어 유지되게 한다. 이를 위해, 상기 박막트랜지스터(T)는 상기 게이트배선(13)에 포함된 게이트전극(13a), 데이터배선(21)에 접속된 소스전극(21a), 이 소스전극(21a)과 마주하며 화소전극(19)과 접속된 드레인전극(21b), 게이트절연막(15)을 사이에 두고 게이트전극(13a)과 중첩되어 소스전극(21a)과 드레인전극(21b) 사이에 채널을 형성하는 활성층(17)과, 상기 소스전극(21a) 및 드레인전극(21b)과의 오믹 접촉을 위하여 채널을 제외한 활성층(17) 위에 형성된 오믹접촉층(미도시)을 구비한다.The thin film transistor T causes the
그리고, 상기 데이터배선(21)은 데이터패드(21c)를 통해 데이터 드라이버 (미도시)로부터의 화소 신호를 공급받는다. The
또한, 상기 화소영역의 전면에는 상기 게이트배선(13)과 데이터배선(21)과 이격된 공간을 두고 투명한 판 형태의 화소전극(19)이 배치되어 있으며, 상기 화소전극(19) 및 데이터배선(21) 상부에는 보호막(23)이 형성되어 있다.A transparent plate-
그리고, 상기 화소영역에 위치하는 보호막(23) 상에는 서로 이격된 다수개의 공통전극들(27a)과 함께 상기 게이트패드(13b)에 연결되는 게이트패드연결배선 (27b) 및 데이터패드(21c)에 연결되는 데이터패드연결배선(27c)이 형성된다.A plurality of
상기 화소전극(19)은 각 화소영역에서 보호막(23)을 사이에 두고 상기 다수의 공통전극(27a)들과 중첩되어 프린지 필드(fringe field)를 형성한다. The
이렇게 하여, 박막트랜지스터(T)를 통해 화소전극(19)에 비디오 신호가 공급되면, 공통전압이 공급된 공통전극들(27a)가 프린지 필드를 형성하여 박막트랜지스터 기판과 칼라필터기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정분자들이 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.When a video signal is supplied to the
한편, 상기 구성으로 이루어지는 종래 기술에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판 제조방법에 대해 도 2a 내지 2f를 참조하여 설명하면 다음과 같다.A method of fabricating an array substrate for a liquid crystal display of the FFS type according to the related art will be described with reference to FIGS. 2A to 2F.
도 2는 도 1의 Ⅱa-Ⅱa선 및 에 Ⅱb-Ⅱb선에 따른 단면도로서, 종래기술에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판의 제조 공정 단면도이다.2 is a cross-sectional view taken along lines IIa-IIa and IIb-IIb in FIG. 1, and is a cross-sectional view of a manufacturing process of an array substrate for a liquid crystal display of the FFS system according to the prior art.
도 2a에 도시된 바와 같이, 투명한 기판(11) 상에 스위칭 영역을 포함하는 다수의 화소영역이 정의하고, 상기 투명한 기판(11) 상에 제1 도전성 금속층(미도시)을 증착한 후, 이를 제1 마스크 공정을 통해 선택적으로 패터닝하여, 게이트배선(13)과 이 게이트배선(13)으로부터 연장된 게이트전극(13a), 게이트패드(13b) 및 이 게이트배선(13)과 평행하게 이격된 공통배선(13c)을 동시에 형성한다. As shown in FIG. 2A, a plurality of pixel regions including a switching region are defined on a
그 다음, 도 2b에 도시된 바와 같이, 상기 기판 전면에 게이트절연막(15)을 증착한 후, 상기 게이트절연막(15) 상에 비정질실리콘층(미도시)을 증착한다.Then, as shown in FIG. 2B, an amorphous silicon layer (not shown) is deposited on the
이어서, 제 2 마스크 공정을 통해, 상기 비정질실리콘층(미도시)을 선택적으로 패터닝하여 상기 게이트전극(13a) 및 데이터패드 형성지역 상부에 활성층(17)을 형성한다.Then, the amorphous silicon layer (not shown) is selectively patterned through the second mask process to form the
그 다음, 도 2c에 도시된 바와 같이, 상기 활성층(17)을 포함한 기판 전면에 투명한 도전 물질층(미도시)을 증착한 후, 제3 마스크 공정을 통해 이를 선택적으로 패터닝하여, 상기 화소영역에 위치하는 게이트절연막(15) 상에 판(plate) 형태의 화소전극(19)을 형성한다.Next, as shown in FIG. 2C, a transparent conductive material layer (not shown) is deposited on the entire surface of the substrate including the
이어서, 도 2d에 도시된 바와 같이, 상기 화소전극(19)과 활성층(17)을 포함한 기판 전면에 제2 도전성 금속층(미도시)을 증착한 후, 제4 마스크 공정을 통해 이를 선택적으로 패터닝하여 상기 게이트배선(13)과 수직으로 교차하는 데이터배선 (21) 및 데이트패드(21c)와 함께, 상기 활성층(17) 상에서 채널영역만큼 이격된 소스전극(21a)과 드레인전극(21b)을 형성한다. 이때, 상기 화소전극(19)은 상기 드레인전극(21b)과 직접 접속된다.2D, a second conductive metal layer (not shown) is deposited on the entire surface of the substrate including the
그 다음, 도 2e에 도시된 바와 같이, 상기 소스전극(21a)과 드레인전극 (21b)을 포함한 기판 전면에 보호막(23)을 증착한 후, 제5 마스크 공정을 통해 이 보호막(23)과 그 하부의 게이트절연막(15)을 선택적으로 패터닝하여 상기 게이트패드(13b)를 노출시키는 게이트패드 콘택홀(25a)와, 상기 데이터패드(21c)를 노출시키는 데이터패드 콘택홀(25b) 및, 상기 공통배선(13c)을 노출시키는 공통배선 콘택홀(25c)을 동시에 형성한다.2E, a
이어서, 도 2f에 도시된 바와 같이, 상기 게이트패드 콘택홀(25a), 데이터패드 콘택홀(25b) 및 공통배선 콘택홀(25c)을 포함한 보호막(23) 상에 제2 투명 도전 물질층(미도시)을 증착한 후, 제 6 마스크 공정을 통해 상기 제2 투명 도전 물질층 (미도시)을 선택적으로 패터닝하여, 서로 이격된 다수개의 공통전극(27a)들과 함께, 게이트패드연결배선(27b)과 데이터패드연결배선(27c)을 동시에 형성한다. 이때, 상기 다수개의 공통전극(27a)들은 상기 공통배선 콘택홀(25c)을 통해 상기 공통배선(13c)과 전기적으로 연결되며, 상기 게이트패드연결배선(27b)과 데이터패드연결배선(27c) 각각은 상기 게이트패드 콘택홀 (25a)과 데이터패드 콘택홀(25b)을 통해 상기 게이트패드(13b)와 데이터패드(21c)에 각각 연결된다.2F, a second transparent conductive material layer (not shown) is formed on the
이렇게 하여, 6 마스크 공정에 의해 종래기술에 따른 에프에프에스 방식의 액정표시장치용 어레이기판 제조공정을 완료한다. In this manner, the manufacturing process of the array substrate for the liquid crystal display of the FEF system according to the conventional art is completed by the 6-mask process.
그러나, 기존의 에프에프에스 방식의 액정표시장치용 어레이기판 제조방법에 따르면, 약 6000 Å 두께의 보호막을 적용하기 때문에, 기생 캐패시터(Cst)가 크고, 캐패시턴스 (Capacitance)에 의해 패널 저항(panel load)이 커지게 됨으로써 패널 대형화 측면에서는 소비 전력 증가로 이어지게 되어 적용하기 어렵고, 고해상도 모델에서는 TN(Twisted nematic) 모드에 대비해 개구율 확장이 어려워 적용하기 어려운 단점이 있다.However, according to the conventional method of fabricating an array substrate for an FFE-type liquid crystal display device, since a protective film having a thickness of about 6000 A is applied, parasitic capacitor Cst is large and panel resistance is increased by capacitance, It is difficult to apply it because it leads to an increase in power consumption in terms of enlargement of the panel, and it is difficult to apply it in a high resolution model because it is difficult to expand the aperture ratio in preparation for the TN (Twisted nematic) mode.
또한, 개구부의 화소전극과 공통전극을 수직 전계로 구동하는 방식이므로 절연층으로 이격시켜야 하므로 횡전계 모드인 IPS(In Plane Switching) 모드보다는 마스크 수가 많은 공정을 사용해야 하는 단점이 있다. 즉, 에프에프에스 모드는 화소전극을 개구부 전면으로 형성함으로써 상부의 공통전극의 전계 형성을 위해 보호막 두께를 약 6000 Å 정도로 두껍게 형성해야 하므로, 그만큼 보호막 증착 공정 및 패터닝 공정에 소요되는 공정시간이 증가하게 된다.In addition, since the pixel electrode and the common electrode of the opening are driven by a vertical electric field, it is necessary to use a process having a larger number of masks than an IPS (In Plane Switching) mode which is a transverse electric field mode. That is, in the FEF mode, since the pixel electrode is formed on the entire surface of the opening, the thickness of the protective film must be formed to be about 6000 ANGSTROM thick in order to form the electric field of the common electrode on the upper side. Therefore, the process time required for the protective film deposition process and the patterning process is increased do.
따라서, 기존의 에프에프에스 방식의 액정표시장치용 어레이기판 제조방법에 따르면, 수직 전계로 구동하는 에프에프에스 방식의 구조 특성상 화소전극과 공통전극이 절연막을 통해 이격되어 있어야 함으로써 마스크 공정수를 줄이는데는 한계가 있다. 특히, 게이트와 화소전극이 서로 다른 층으로 이격을 시키거나 동일 층에서도 이격을 시켜야 하므로 설계 특성상 개구율 제약이 있다.Therefore, according to the conventional method of fabricating an array substrate for a liquid crystal display device of the FEF system, since the pixel electrode and the common electrode are spaced apart from each other through the insulating film due to the structure characteristic of the FEF system driven by the vertical electric field, . Particularly, the gate and the pixel electrode must be separated from each other or separated from each other in the same layer.
또한, 게이트와 화소전극이 서로 다른 층에 있을 경우에는 마스크 공정 수가 증가하게 되며, 게이트와 화소전극이 동일 층에 있을 경우에, 하프톤 마스크를 이용한 포토공정(photo process)으로 이종 금속층을 식각하는 방법을 통해 마스크 수는 줄일 수 있으나, 게이트와 화소전극간 쇼트(short) 불량이 증가하는 단점이 있다.When the gate and the pixel electrode are on different layers, the mask process number increases. When the gate and the pixel electrode are on the same layer, the photolithography process using the halftone mask etches the different metal layer The number of masks can be reduced, but there is a disadvantage in that a short defect between the gate and the pixel electrode increases.
그러므로, 수직 전계로 구동하는 에프에프에스 방식의 구조 특성상 보호막을 통해 화소전극과 공통전극간의 최적의 수직 전계를 이루어야 함과 동시에 데이터배선 상부에 공통전극이 있는 구조이므로 패널 캐패시턴스 저항(panel capacitance load)를 줄여야 하기 때문에 보호막 두께를 6000Å 이상 올려야 한다.Therefore, due to the structure characteristic of the FEF system driven by a vertical electric field, an optimal vertical electric field between the pixel electrode and the common electrode is formed through the protective film, and a common electrode is formed on the data wiring. Therefore, the panel capacitance load The thickness of the protective film should be increased by more than 6000 Å.
이에 본 발명은 상기 문제점들을 개선하기 위해 안출한 것으로서, 본 발명의 목적은 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판 제조시의 마스크 공 정수를 줄여 투과율을 증가시킬 수 있는 에프에프에스(FFS) 방식 액정표시장치의 어레이기판 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide an FFS (FFS) type liquid crystal display device capable of increasing the transmittance by reducing mask blank constants in manufacturing an array substrate for an FFS ) Type liquid crystal display device.
상기 목적을 달성하기 위한 본 발명에 따른 에프에프에스 방식 액정표시장치의 어레이기판 제조방법은, 기판상에 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트배선과 함께, 이 게이트배선과 수직으로 배열되고 서로 이격된 다수개의 공통전극들을 형성하는 단계와; 상기 게이트배선과 교차하여 이루는 지역에 화소영역을 정의하는 데이터배선과 함께, 활성층과 이 활성층 상에 서로 이격된 소스전극과 드레인전극을 형성하는 단계와; 상기 데이터배선과 소스전극 및 드레인전극을 포함한 기판 전면에 보호막을 형성하는 단계와; 상기 보호막 상에 감광막을 형성한 후 상기 감광막을 선택적으로 패터닝하여, 상기 데이터배선과 소스전극 및 드레인전극 상부의 보호막 상에 제1 두께를 갖는 제1 패턴을 형성하고, 화소전극이 형성되는 지역에 위치하는 보호막 상에 상기 제1 패턴보다 얇은 제2 두께를 갖는 제2 패턴을 형성함은 물론 상기 드레인전극 상부의 보호막을 노출시키는 단계와; 상기 제1 패턴과 제2 패턴을 차단막으로 상기 노출된 보호막을 제거하여 드레인전극 콘택홀을 형성하는 단계와; 상기 제2 패턴을 제거하고, 상기 제1 패턴의 하부 측면과 보호막의 측면을 식각하는 단계와; 상기 제1 패턴과 보호막 상에서 서로 분리되도록 상기 제1 패턴과 보호막 상에 투명 도전물질층을 형성하는 단계와; 상기 제1 패턴 및 이 제1 패턴 상에 형성된 투명 도전물질층을 제거하여, 상기 보호막 상에 다수개의 화소전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing an array substrate of an FPC-type liquid crystal display device, the method comprising: forming a plurality of gate wirings extending in one direction and spaced apart from each other in parallel, Forming a plurality of common electrodes spaced apart from each other; Forming an active layer and a source electrode and a drain electrode spaced apart from each other on the active layer together with a data line defining a pixel region in an area intersecting with the gate wiring; Forming a protective film over the entire surface of the substrate including the data line, the source electrode, and the drain electrode; Forming a first pattern having a first thickness on the protective layer over the data line, the source electrode, and the drain electrode, forming a first pattern having a first thickness on the data line, Forming a second pattern having a second thickness thinner than the first pattern on the protective film, and exposing a protective film over the drain electrode; Forming a drain electrode contact hole by removing the exposed protective layer with the first pattern and the second pattern as a blocking layer; Removing the second pattern and etching a side surface of the protective film and a lower surface of the first pattern; Forming a transparent conductive material layer on the first pattern and the protective film so as to be separated from each other on the first pattern and the protective film; And removing the transparent conductive material layer formed on the first pattern and the first pattern to form a plurality of pixel electrodes on the passivation layer.
본 발명에 따른 에프에프에스 방식 액정표시장치의 어레이기판 제조방법에 따르면, 소스전극 및 드레인전극이 화소전극과 보호막에 의해 이격되어 있어 소스전극 및 드레인전극 포토공정 또는 화소전극 포토공정시에 이물에 의해 발생하는 데이터배선과 화소전극 간 쇼트(short) 불량을 개선할 수 있다.According to the method for fabricating an array substrate of an FFE type liquid crystal display device according to the present invention, the source electrode and the drain electrode are spaced apart from each other by the pixel electrode and the protective film, and the source electrode and the drain electrode, It is possible to improve a short defect between the generated data line and the pixel electrode.
또한, 본 발명에 따른 에프에프에스 방식 액정표시장치의 어레이기판 제조방법에 따르면, 다수개의 공통전극들이 바(bar) 형태의 패턴 구조로 되어 있어, 판 형태의 화소전극을 적용한 기존 구조보다 투과율이 개선된다.In addition, according to the method of manufacturing an array substrate of an FFE type liquid crystal display device according to the present invention, since a plurality of common electrodes have a bar-shaped pattern structure, the transmittance is improved as compared with a conventional structure using a plate- do.
그리고, 본 발명에 따른 에프에프에스 방식 액정표시장치의 어레이기판 제조방법에 따르면, 캐패시턴스(Cdc)를 줄어 패널 저항(panel load)이 감소하므로 에프에프에스 방식의 고해상도 모델 및 대형화 모델에 적용이 가능하다.According to the method of manufacturing an array substrate of an FFE type liquid crystal display device according to the present invention, since the panel resistance is reduced by decreasing the capacitance Cdc, it can be applied to the high-resolution and large-scale models of the FFE method.
더욱이, 본 발명에 따른 에프에프에스 방식 액정표시장치의 어레이기판 제조방법에 따르면, 기존의 5 마스크 공정 또는 6 마스크 공정 대신에 3 마스크 공정을 통해 에프에프에스 방식 액정표시장치의 어레이기판을 제조함으로써 그만큼 마스크 수 및 공정 수를 줄일 수 있어 공정 비용이 절감된다.Further, according to the method of manufacturing an array substrate of an FFE type liquid crystal display device according to the present invention, an array substrate of an FFE type liquid crystal display device is manufactured through a three-mask process instead of the existing five mask process or six mask process, The number of processes and the number of processes can be reduced, thereby reducing the process cost.
도 1은 종래기술에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판의 평면도이다.
도 2는 도 1의 Ⅱa-Ⅱa선 및 에 Ⅱb-Ⅱb선에 따른 단면도로서, 종래기술에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판의 제조 공정 단면도이다.
도 3은 본 발명에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판의 평면도이다.
도 4는 도 3의 Ⅳa-Ⅳa선, Ⅳb-Ⅳb선 및 Ⅳc-Ⅳc선에 따른 단면도로서, 본 발명에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판의 단면도이다.
도 5a 내지 5p는 본 발명에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판의 제조공정 단면도들이다.1 is a plan view of an array substrate for a liquid crystal display of the FFS type according to the prior art.
2 is a cross-sectional view taken along lines IIa-IIa and IIb-IIb in FIG. 1, and is a sectional view of a manufacturing process of an array substrate for a liquid crystal display of the FFS system according to the prior art.
3 is a plan view of an array substrate for a liquid crystal display of the FFS type according to the present invention.
4 is a cross-sectional view of the array substrate for a liquid crystal display according to the FFS method according to the present invention, taken along line IVa-IVa, line IVb-IVb and line IVc-IVc in FIG.
5A to 5P are cross-sectional views illustrating manufacturing steps of an array substrate for an F-FFS type liquid crystal display according to the present invention.
이하, 본 발명에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판에 대해 첨부된 도면을 참조하여 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an array substrate for a liquid crystal display (FPS) system according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판의 평면도이다.3 is a plan view of an array substrate for a liquid crystal display of the FFS type according to the present invention.
도 4는 도 3의 Ⅳa-Ⅳa선, Ⅳb-Ⅳb선 및 Ⅳc-Ⅳc선에 따른 단면도로서, 본 발명에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판의 단면도이다.4 is a cross-sectional view of the array substrate for a liquid crystal display according to the FFS method according to the present invention, taken along line IVa-IVa, line IVb-IVb and line IVc-IVc in FIG.
본 발명에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판은, 도 3 및 4에 도시된 바와 같이, 기판(101) 상에 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트배선(106), 게이트패드(106c) 및 다수개의 공통전극(103b)과; 상기 게이트배선(106)과 교차하고, 이 교차하여 이루는 지역에 화소영역을 정의하는 다수의 데이터배선(117a)과 데이터패드(117d)와; 상기 게이트배선(106)과 데이터배선(117a)이 교차하는 지점에 형성되고, 게이트전극(106a)과 활성층(113a)과 소스전극(117b) 및 드레인전극(117c)으로 이루어지는 박막트랜지스터(T)와; 상기 박막트랜지스터(T)를 포함한 기판 전면에 형성되고, 상기 게이트패드(106c), 데이터패드(117d) 및 드레인전극(117c)을 노출시키는 보호막(123)과; 상기 보호막(123) 상에 상기 다수개의 공통전극(103b)과 이격되게 배치되고, 상기 드레인전극과 전기적으로 연결되는 다수개의 화소전극(131a)을 포함하여 구성된다. As shown in Figs. 3 and 4, the FFS type liquid crystal display array substrate according to the present invention includes a plurality of gate wirings (not shown) extending in one direction on a
여기서, 상기 게이트배선(106)은 게이트패드(106c)를 통해 게이트 드라이버(미도시)로부터의 스캔 신호를, 상기 데이터배선(117a)은 데이터패드(117d)를 통해 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 게이트배선 (106) 및 데이터배선(117a)은 게이트절연막(111)을 사이에 두고 교차하여 각 화소 영역을 정의한다.Here, the
상기 게이트배선(106)은 하부기판(101) 위에 투명 도전층을 포함한 적어도 이중 이상의 복층 구조 또는 단층 구조로 형성된다. 예를 들면, 투명도전층을 이용한 제1 도전층과, 불투명한 금속을 이용한 제2 도전층이 적층된 복층 또는 그 이사의 적층 구조이거나 불투명한 금속을 이용한 단층 구조로 형성된다.The
이때, 상기 제1 도전층으로는 ITO, IZO, ITZO, Moti, 또는 Mo 등이 사용되며, 제2 도전층으로는 Cu, Mo, Al, Cu합금, Mo합금, Al합금 등이 사용된다. The first conductive layer may be formed of ITO, IZO, ITZO, Moti, or Mo, and the second conductive layer may be formed of Cu, Mo, Al, Cu alloy, Mo alloy, Al alloy, or the like.
또한, 상기 박막 트랜지스터(T)는 상기 게이트배선(106)에 공급되는 스캔 신호에 데이터배선(117a)에 공급되는 화소 신호가 화소전극(131a)에 충전되어 유지되게 한다. The thin film transistor T causes the
이를 위해, 상기 박막트랜지스터(T)는 상기 게이트배선(106)에 포함된 게이트전극(106a), 데이터배선(117a)에 접속된 소스전극(117b), 이 소스전극(117b)과 마주하며 화소전극(131a)과 접속된 드레인전극(117c), 상기 게이트절연막(111)을 사이에 두고 게이트전극(106)과 중첩되어 소스전극(117b)과 드레인전극(117c) 사이에 채널을 형성하는 활성층(113a)과, 소스전극(117b) 및 드레인전극(117c)과의 오믹 접촉을 위하여 채널을 제외한 활성층(113a) 위에 형성된 오믹접촉층(115a)을 구비한다.The thin film transistor T includes a
그리고, 상기 데이터배선(117a)은 데이터패드(117d)를 통해 데이터 드라이버 (미도시)로부터의 화소 신호를 공급받는다. The
또한, 상기 화소영역의 전면에는 상기 게이트배선(106) 및 데이터배선(117a) 과 이격된 공간을 두고 상기 데이터배선(117a)과 평행하게 서로 이격된 투명한 공통전극(103b)들이 형성되어 있다.In addition, transparent
그리고, 상기 보호막(123) 상에는 다수의 투명한 화소전극(131a)들이 하부의 공통전극(103b)들과 교번되게 배열되어 있으며, 이들 화소전극(131a)들은 상기 드레인전극(117c)과 전기적으로 연결되어 있다. A plurality of
더욱이, 상기 화소영역에 위치하는 보호막(123) 상에는 서로 이격된 다수개의 화소전극들(123a)과 함께 상기 게이트패드(106b)에 연결되는 게이트패드연결배선 (123b) 및 데이터패드(119d)에 연결되는 데이터패드연결배선(123c)이 형성된다.In addition, a plurality of pixel electrodes 123a spaced apart from each other and connected to the gate pad connecting wiring 123b and the data pad 119d connected to the
이렇게 하여, 상기 다수개의 공통전극(103b)들은 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급한다. In this way, the plurality of
상기 다수의 화소전극(131a)들은 각 화소영역에서 보호막(123)을 사이에 두고 상기 하부의 공통전극(103b)들과 프린지 필드(fringe field)를 형성한다. The plurality of
이렇게 하여, 박막트랜지스터(T)를 통해 화소전극(131a)에 비디오 신호가 공급되면, 공통전압이 공급된 공통전극(103b)들이 프린지 필드를 형성하여 박막트랜지스터 기판과 칼라필터기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정분자들이 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.In this way, when a video signal is supplied to the
상기 구성으로 이루어지는 본 발명에 따른 에프에프에스 방식의 액정표시장치용 어레이기판 제조방법에 대해 도 5a 내지 5p를 참조하여 설명하면 다음과 같다.A method of manufacturing an array substrate for an FPC-type liquid crystal display according to the present invention will be described with reference to FIGS. 5A to 5P.
도 5a 내지 5p는 본 발명에 따른 에프에프에스(FFS) 방식의 액정표시장치용 어레이기판의 제조공정 단면도들이다.5A to 5P are cross-sectional views illustrating manufacturing steps of an array substrate for a liquid crystal display (FPS) system according to the present invention.
도 5a에 도시된 바와 같이, 투명한 기판(101) 상에 스위칭 영역을 포함하는 다수의 화소영역과 함께 비화소영역을 정의하고, 상기 투명한 기판(101) 상에 제1 투명 도전물질층(103)과 제1 도전성 금속층(105)을 스퍼터링 방법에 의해 차례로 증착한다. 이때, 상기 제1 투명 도전물질층(103)으로는 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 를 포함한 투명한 도전 물질 그룹, MoTi 및 Mo 중에서 선택된 어느 하나를 사용한다. Pixel region is defined along with a plurality of pixel regions including a switching region on a
또한, 상기 제1 도전성 금속층(105)으로는, 알루미늄(Al), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리브덴 합금, 구리합금, 알루미늄 합금 등과 같이 금속물질이 단일층으로 이용하거나, Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo합금/Al합금, Mo/Al 합금, Cu/Mo합금, Cu/Mo(Ti) 등과 같이 이중층 이상이 적층된 구조를 이용한다.The first
그 다음, 도 5b에 도시된 바와 같이, 상기 제1 도전성 금속층(105) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제1 감광막(107)을 형성한다.Next, as shown in FIG. 5B, a photo-resist having a high transmittance is coated on the first
이어서, 광차단부(109a)와 반투과부(109b) 및 투과부(109c)로 이루어진 제1 회절마스크(109)를 이용하여 상기 제1 감광막(107)에 노광공정을 진행한다. 이때, 상기 제1 회절마스크(109)의 광차단부(109a)는 게이트전극을 포함한 게이트배선 형성 지역 및 게이트패드 형성지역과 대응하는 상기 제1 감광막(107) 상측에 위치하며, 상기 제1 회절마스크(109)의 반투과부(109b)는 공통전극 형성 지역과 대응하는 상기 제1 감광막(107) 상측에 위치한다. 또한, 상기 제1 회절마스크(109) 이외에 광의 회절 또는 투과 효과를 이용하는 마스크, 예를 들어 하프톤 마스크(Half-ton mask) 또는 기타 다른 마스크를 사용할 수도 있다. Subsequently, the first photoresist layer 107 is exposed using the
그 다음, 도 5c에 도시된 바와 같이, 상기 노광 공정을 진행한 다음 현상공정을 통해 상기 제1 감광막(107)을 패터닝하여 게이트배선 및 게이트패드 형성지역의 제1 패턴(107a)과 공통전극 형성지역의 제2 패턴(107b)을 각각 형성한다. 이때, 상기 게이트배선 형성 지역 및 게이트패드 형성지역의 제1 패턴(107a)은 광이 투과되지 않은 상태이기 때문에 제1 감광막(107) 두께를 그대로 유지하고 있지만, 상기 공통전극 형성지역의 제2 패턴(107b)은 광의 일부가 투과되어 일정 두께만큼 제거된다. 즉, 상기 공통전극 형성지역의 제2 패턴(107b)은 상기 게이트배선 형성지역 및 게이트패드 형성지역의 제1패턴(107a)보다 얇은 두께를 갖는다. Next, as shown in FIG. 5C, the first photoresist layer 107 is patterned through the exposure process and then a developing process to form a
이어서, 도 5d에 도시된 바와 같이, 상기 제1 감광막의 게이트배선 형성지역 및 보조 공통배선 형성지역의 제1 패턴(107a)과, 공통배선 형성지역의 제2 패턴 (107b)을 마스크로 상기 제1 도전성 금속층(105) 및 제1 투명 도전물질층(103)을 패터닝하여 게이트배선(미도시, 도 4의 106 참조), 이 게이트배선(106)으로부터 돌출된 게이트전극(106a), 게이트패드(106c) 및 공통전극(103b)들을 동시에 형성한다. 이때, 상기 게이트배선(미도시, 도 4의 106 참조)과 게이트전극(106a) 및 은 제1 도전성 금속층 패턴(105a) 및 제1 투명 도전물질층 패턴(103a)으로 구성되며, 상기 게이트패드(106c)는 제1 도전성 금속층 패턴 (105v) 및 제1 투명 도전물질층 패턴(103c)으로 구성된다. 또한, 상기 공통전극(103b)들은 서로 이격되어 있으며, 상기 게이트배선(미도시, 도 4의 106 참조)과 수직방향으로 형성되어 있다. 5D, using the
그 다음, 도 5e에 도시된 바와 같이, 에싱(ashing) 공정을 통해 상기 공통전극(103b)들 상부의 제2 도전성 금속층패턴(105b) 상의 제2 패턴(107b) 전부를 식각하여 상기 공통전극(103b)들 상의 제2 도전성 금속층패턴 (105b)을 외부로 노출시킨다. 이때, 상기 에싱(ashing) 공정을 통해 상기 게이트배선(미도시), 게이트전극 (106a) 및 게이트패드(106c) 상부의 제1 패턴(107a)의 두께 일부도 함께 식각된다. 5E, all of the
이어서, 도 5f에 도시된 바와 같이, 상기 에싱 공정에 의해 두께 일부가 식각된 제1 패턴(107a)을 차단막으로 상기 노출된 제2 도전성 금속층패턴(105b)을 제거하여, 상기 공통전극(103b)들을 노출시킨 다음, 상기 잔존하는 제1 패턴(107a)을 제거함으로써, 상기 게이트배선(106), 게이트전극(106a) 및 게이트패드(106c)를 노출시키게 된다. 이때, 상기 공통배선(103b)은 투명한 도전성 물질층으로 구성되며, 상기 게이트배선(106), 게이트전극(106a) 및 게이트패드(106c)는 투명한 도전물질층과 불투명 도전성 금속물질층의 적층 구조로 구성된다.Then, as shown in FIG. 5F, the exposed second conductive
그 다음, 도 5g에 도시된 바와 같이, 기판 전면에 질화실리콘 (SiNx) 또는 실리콘산화막(SiO2)으로 이루어진 게이트절연막(111)을 형성한다.Next, as shown in FIG. 5G, a
이어서, 상기 게이트절연막(111) 상에 다시 비정질실리콘 층(a-Si:H)(113)과 불순물이 포함된 비정질실리콘층 (n+ 또는 p+)(115) 및 제2 도전성 금속층(117)를 차례로 적층한다. 이때, 상기 비정질실리콘층 (a-Si:H) (113)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (115)은 화학기상 증착법 (CVD; Chemical Vapor Deposition method)으로 증착하고, 상기 제2 도전성 금속층(117)은 스퍼터링 방법으로 증착한다. 여기서는, 상기 증착 방법으로 화학기상 증착법 및 스퍼터링 방법에 대해서만 기재하고 있지만, 경우에 따라서는 기타 다른 증착 방법을 사용할 수도 있다. 이때, 상기 제2 도전성 금속층(117)으로는, 알루미늄(Al), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리브덴 합금, 구리합금, 알루미늄 합금 등과 같이 금속물질이 단일층으로 이용하거나, Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo합금/Al합금, Mo/Al 합금, Cu/Mo합금, Cu/Mo(Ti) 등과 같이 이중층 이상이 적층된 구조를 이용한다.Subsequently, an amorphous silicon layer (a-Si: H) 113 and an amorphous silicon layer (n + or p +) 115 containing impurities and a second
그 다음, 상기 제2 도전성 금속층(117) 상에 투과성이 우수한 제2 감광막 (119)을 도포한다.Next, a
이어서, 광차단부(121a)와 반투과부(121b) 및 투과부(121c)로 이루어진 제2 회절마스크(121)를 이용하여 상기 제2 감광막(119)에 노광 공정을 실시한다. 이때, 상기 제2 회절마스크(121)의 광차단부(121a)는 데이터배선 형성 지역과 소스전극 및 드레인전극 형성 지역과 함게 데이터패드 형성지역과 대응하는 상기 제2 감광막 (119) 상측에 위치하며, 상기 제2 회절마스크(121)의 반투과부(121b)는 박막트랜지스터(T)의 채널지역, 즉 게이트전극(106a)과 대응하는 상기 제2 감광막(119) 상측에 위치한다. 또한, 상기 제2 회절마스크(121) 이외에 광의 회절 또는 투과 효과를 이용하는 마스크, 예를 들어 하프톤 마스크(Half-ton mask) 또는 기타 다른 마스크를 사용할 수도 있다. Subsequently, the
그 다음, 도 5h에 도시된 바와 같이, 상기 노광 공정 이후에 현상공정을 실시한 다음 상기 제2 감광막(119)을 선택적으로 패터닝하여 데이터배선 형성지역과 소스전극 및 드레인전극 형성지역과 함께 데이터패드 형성지역에 제1 패턴(119a)을 형성하고, 상기 박막트랜지스터(T)의 채널지역에 제2 패턴(119b)을 형성한다. 이때, 상기 데이터배선 형성지역, 소스전극, 드레인전극 및 데이터패드 형성지역의 제1 패턴(119a)은 광이 투과되지 않은 상태이기 때문에 제2 감광막 두께를 그대로 유지하고 있지만, 상기 박막트랜지스터 (T)의 채널지역의 제2 패턴(119b)은 제2 감광막에 광의 일부가 투과되어 일정 두께만큼 제거된다. 즉, 상기 박막트랜지스터 (T)의 채널지역의 제2 패턴(119b)은 상기 데이터배선 형성지역과 소스전극 및 드레인전극 형성지역의 제1 패턴(119a)보다 얇은 두께를 갖게 된다.5H, a developing process is performed after the exposure process, and then the
이어서, 도 5i에 도시된 바와 같이, 상기 데이터배선 형성지역, 소스전극, 드레인전극 및 데이터패드 형성지역의 제1 패턴(119a)과 상기 박막트랜지스터(T)의 채널지역의 제2 패턴(119b)을 마스크로, 상기 제2 도전성 금속층(117)과 불순물이 함유된 비정질실리콘층(115), 및 비정질 실리콘층(113)을 선택적으로 패터닝하여 데이터배선(117a) 및 데이터패드(117d)와 함께 활성층(113a)을 형성함과 동시에, 소스전극 형성지역과 드레인전극 형성 지역 및 오믹콘택층 형성지역을 각각 정의한다. 5I, a
그 다음, 도 5j에 도시된 바와 같이, 에싱(ashing) 공정을 통해 상기 박막트랜지스터(T)의 채널지역의 제2 패턴(119b)을 완전히 제거하여 상기 박막트랜지스터 (T)의 채널지역의 제2 패턴(119b) 아래의 제2 도전성 금속층(117) 부분을 노출시킨다. 이때, 상기 에싱 공정을 통해 상기 데이터배선 및 데이터패드 지역과 소스전극 및 드레인전극 형성지역의 제1 패턴(119a)의 두께 일부도 함께 제거된다.5J, the
이어서, 상기 에싱 공정에 의해 두께 일부가 식각된 상기 데이터배선 및 데이터패드 지역과 소스전극 및 드레인전극 형성지역의 제1 패턴(119a)을 마스크로 상기 노출된 제2 도전성 금속층(117) 부분을 식각해 줌으로써 소스전극(117b)과 이 소스전극(117b)과 이격된 드레인전극(117c)을 형성한다.Then, the exposed portion of the second
그 다음, 도면에는 도시하지 않았지만, 상기 채널 지역의 불순물이 함유된 비정질실리콘층(115) 부분도 식각 공정을 통해 제거함으로써 활성층(113a)의 채널영역을 노출시키는 오믹콘택층(115a)을 형성한다.Next, although not shown in the drawing, the
이어서, 도 5k에 도시된 바와 같이, 상기 잔존하는 제1 패턴(119a)을 제거한 다음, 기판 전면에 질화실리콘(SiNx) 또는 실리콘산화막(SiO2)으로 이루어진 보호막 (123)을 형성한다.Next, as shown in FIG. 5K, the remaining
그 다음, 상기 보호막(123) 상에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제3 감광막(125)을 형성한다.Then, a photo-resist having a high transmittance is applied on the
이어서, 광차단부(127a)와 반투과부(127b) 및 투과부(127c)로 이루어진 제3 회절마스크(127)를 이용하여 상기 제3 감광막(125)에 노광 공정을 실시한다. Subsequently, the
이때, 상기 제3 회절마스크(127)의 광차단부(127a)는 게이트패드(106c), 데이터패드(117c), 화소전극 형성지역 및 드레인전극 콘택홀 형성지역을 제외한 지역과 대응하는 상기 제3 감광막(125) 상측에 위치한다.At this time, the
또한, 상기 제3 회절마스크(127)의 반투과부(127b)는 화소전극 형성지역과 대응하는 상기 제3감광막(125) 상측에 위치한다.In addition, the
그리고, 상기 제3 회절마스크(127)의 투과부(127c)는 상기 게이트패드 콘택홀, 데이터패드 콘택홀 및 드레인전극 콘택홀 형성지역과 대응하는 제2 감광막 (125) 상측에 위치한다. 이때, 상기 제3 회절마스크(127) 이외에 광의 회절 또는 투과 효과를 이용하는 마스크, 예를 들어 멀티톤 마스크(Multi-ton mask) 또는 기타 다른 마스크를 사용할 수도 있다. The
이어서, 도 5l에 도시된 바와 같이, 상기 노광 공정 이후에 현상공정을 실시한 다음 상기 제2 감광막(125)을 선택적으로 패터닝하여 게이트패드(106c), 데이터패드(117c), 화소전극 형성지역 및 드레인전극 콘택홀 형성지역을 제외한 지역에 제1 패턴(125a)을 형성하고, 상기 화소전극 형성지역에 제2 패턴(125b)을 형성한다. 이때, 상기 게이트패드 콘택홀, 데이터패드 콘택홀 및 드레인전극 콘택홀 형성지역과 대응하는 제2 감광막(125) 부분은 완전 제거된다. 이때, 상기 게이트패드(106c), 데이터패드(117c) 및 드레인전극 콘택홀 형성지역을 제외한 지역에 형성된 제1 패턴(125a)은 광이 투과되지 않은 상태이기 때문에 제3 감광막 두께를 그대로 유지하고 있지만, 상기 화소전극 형성지역에 형성된 제2 패턴(125b)은 제3 감광막에 광의 일부가 투과되어 일정 두께만큼 제거된다. 즉, 상기 화소전극 형성지역의 제2 패턴(125b)은 상기 제1 패턴(125a)보다 얇은 두께를 갖는다.Then, as shown in FIG. 5L, the development process is performed after the exposure process, and then the
그 다음, 5m에 도시된 바와 같이, 상기 제3 감광막의 제1패턴(125a) 및 제2 패턴(125b)을 마스크로, 상기 노출된 보호막(123)과 그 하부의 게이트절연막(111)을 선택적으로 패터닝하여, 드레인전극 콘택홀(129a), 게이트패드 콘택홀(129b) 및 데이터패드 콘택홀(129c)을 동시에 형성한다.Next, as shown in FIG. 5m, the exposed
이어서, 도 5n에 도시된 바와 같이, 상기 SF6 와 O2 를 이용한 에싱공정을 실시하여, 상기 화소전극 형성지역에 있는 제2 패턴(125b)을 완전 제거하고, 상기 제1 패턴(125a)은 일부 두께만 제거한다.5N, an ashing process using the SF 6 and O 2 is performed to completely remove the
이때, 상기 에싱 공정에 대해 설명하면, 먼저 상기 SF6 와 O2 의 비율을 1 대 3 이상으로 조절하여 1차로 식각공정을 진행하면, 상기 제2 패턴(125b) 및 제1 패턴(125a)이 상기 보호막(123)보다 식각 속도가 빨라지게 되어, 제2 패턴(125b)이 먼저 완전 제거되고, 제1 패턴(125a)은 일부만 제거된다. 그 다음, 상기 제2 패턴(125b)이 완전히 제거되는 시점에, 상기 SF6 와 O2 의 비율을, 1차 식각과 반대로, 3 이상 대 1 정도로 조절하여 2차로 식각공정을 진행하면, 상기 보호막(123)이 상기 제1 패턴(125a)보다 식각 속도가 빨라지게 되어, 상기 보호막(123)과 제1 패턴(125a) 하부에 언더컷 현상이 발생하게 됨으로써 이들 보호막(123)과 제1 패턴 (125a)은 측면 내측으로 식각이 이루어지게 된다.The
그 다음, 도 5o에 도시된 바와 같이, 제2 투명 도전물질층(131)을 스퍼터링방법으로 상기 제1 패턴(125a)과 보호막(123) 상에 증착한다. 이때, 상기 제2 투명 도전물질층(131)으로는 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 를 포함한 투명한 도전 물질 그룹, MoTi 및 Mo 중에서 선택된 어느 하나를 사용한다. 상기 제2 투명 도전물질층(131)은 언더컷 현상에 의해 측면 쪽으로 식각된 상기 제1 패턴(125a)의 하부지역에 의해, 상기 제1 패턴(125a)과 상기 보호막(123) 상에 형성되는 부분들이 서로 분리되게 된다.Next, as shown in FIG. 5O, a second transparent
이어서, 도 5p에 도시된 바와 같이, 상기 제1 패턴(125a)과 상기 보호막 (123) 상에서 서로 분리된 제2 투명 도전물질층(131)과 제1 패턴(125a)을 베이킹 (baking) 처리한 다음 리프트 오프(lift off) 공정을 통해 상기 제1 패턴(125a)을 제거함과 동시에 이 제1 패턴(125a) 상에 있는 제2 투명 도전층(131)도 함께 제거함으로써, 상기 보호막(123) 상에 다수개의 화소전극(131a)들이 형성된다. 이때, 상기 다수개의 화소전극(131a)들은 상기 드레인전극 콘택홀(129a)을 통해 드레인전극(117c)과 전기적으로 연결되며, 하부의 공통전극(103b)들과는 교번되게 배열된다. 또한, 상기 보호막(123) 상에는 상기 게이트패드 콘택홀(129b)을 통해 상기 게이트패드(106c)과 전기적으로 연결되는 게이트패드 연결배선(131b)과 함께, 상기 데이터패드 콘택홀(129c)을 통해 상기 데이터트패드(117d)과 전기적으로 연결되는 데이터패드 연결배선(131c)이 상기 화소전극(131a)과 동시에 형성된다.5P, a second transparent
이렇게 하여, 3 마스크 공정에 의해 본 발명에 따른 에프에프에스 방식의 액정표시장치용 어레이기판 제조공정을 완료한다. In this way, the manufacturing process of the array substrate for the liquid crystal display of the FEF system according to the present invention is completed by the three-mask process.
이상에서와 같이, 본 발명에 따른 에프에프에스 방식 액정표시장치의 어레이기판 및 그 제조방법에 따르면, 소스전극 및 드레인전극이 화소전극과 보호막에 의해 이격되어 있어 소스전극 및 드레인전극 포토공정 또는 화소전극 포토공정시에 이물에 의해 발생하는 데이터배선과 화소전극간 쇼트(short) 불량을 개선할 수 있다.As described above, according to the array substrate of the FEF LCD device and the method of manufacturing the same, the source electrode and the drain electrode are separated from each other by the pixel electrode and the protective film, It is possible to improve a short defect between the data line and the pixel electrode generated by the foreign material during the photo process.
또한, 본 발명에 따른 에프에프에스 방식 액정표시장치의 어레이기판 및 그 제조방법에 따르면, 다수개의 공통전극들이 바(bar) 형태의 패턴 구조로 되어 있어, 판 형태의 화소전극을 적용한 기존 구조보다 투과율이 개선된다.In addition, according to the array substrate of the FEF LCD type liquid crystal display device and the method of manufacturing the same, a plurality of common electrodes have a bar-shaped pattern structure, and the transmittance .
그리고, 본 발명에 따른 에프에프에스 방식 액정표시장치의 어레이기판 및 그 제조방법에 따르면, 캐패시턴스(Cdc)를 줄어 패널 저항(panel load)이 감소하므로 에프에프에스 방식의 고해상도 모델 및 대형화 모델에 적용이 가능하다.According to the array substrate of the FFC type liquid crystal display device and the method of manufacturing the same according to the present invention, since the panel resistance is reduced by decreasing the capacitance Cdc, it can be applied to the FPC-type high resolution model and the large-sized model Do.
더욱이, 본 발명에 따른 에프에프에스 방식 액정표시장치의 어레이기판 및 그 제조방법에 따르면, 기존의 5 마스크 공정 또는 6 마스크 공정 대신에 3 마스크 공정을 통해 에프에프에스 방식 액정표시장치의 어레이기판을 제조함으로써 그만큼 마스크 수 및 공정 수를 줄일 수 있어 공정 비용이 절감된다.Furthermore, according to the array substrate of the FFE type liquid crystal display device and the method of manufacturing the same according to the present invention, an array substrate of an FFE type liquid crystal display device is manufactured through a 3-mask process instead of the existing 5-mask process or 6-mask process The number of masks and the number of processes can be reduced, thereby reducing the process cost.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.
따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the following claims are also within the scope of the present invention.
101: 기판 103: 제1 투명 도전물질층
103b: 공통전극 105: 제1 도전성 금속층
106: 게이트배선 106a: 게이트전극 106c: 게이트패드 107: 제1 감광막
109: 제1 회절 마스크 111: 게이트절연막 113a: 활성층 115a: 오믹콘택층
117: 제2 도전 금속층 117a: 데이터배선
117b: 소스전극 117c: 드레인전극
117d: 데이터패드 119: 제2 감광막
121: 제2 회절 마스크 123: 보호막
125: 제3 감광막 127: 제3 회절 마스크
129a: 드레인전극 콘택홀 129b: 게이트패드 콘택홀 129c: 데이터패드 콘택홀 131: 제2 투명 도전물질층
131a: 화소전극 131b: 게이트패드 연결배선
131c: 데이터패드 연결배선101: Substrate 103: First transparent conductive material layer
103b: common electrode 105: first conductive metal layer
106:
109: first diffraction mask 111:
117: second
117b:
117d: Data pad 119: Second photosensitive film
121: second diffraction mask 123: protective film
125: third photoresist 127: third diffraction mask
129a: drain
131a:
131c: Data Pad Connection Wiring
Claims (7)
상기 게이트배선과 교차하여 이루는 지역에 화소영역을 정의하는 데이터배선과 함께, 활성층과 이 활성층 상에 서로 이격된 소스전극과 드레인전극을 형성하는 단계;
상기 데이터배선과 소스전극 및 드레인전극을 포함한 기판 전면에 보호막을 형성하는 단계;
상기 보호막 상에 감광막을 형성하고 상기 감광막을 선택적으로 패터닝하여, 상기 데이터배선과 소스전극 및 드레인전극 상부의 보호막 상에 제1 두께를 갖는 제1 패턴을 형성하고, 화소전극이 형성되는 지역에 위치하는 보호막 상에 상기 제1 패턴보다 얇은 제2 두께를 갖는 제2 패턴을 형성함은 물론 상기 드레인전극 상부의 보호막을 노출시키는 단계;
상기 제1 패턴과 제2 패턴을 차단막으로 상기 노출된 보호막을 제거하여 드레인전극 콘택홀을 형성하는 단계;
상기 제2 패턴을 제거하고, 상기 제1 패턴의 하부 측면과 보호막의 측면을 식각하는 단계;
상기 제1 패턴과 보호막 상에서 서로 분리되도록 상기 제1 패턴과 보호막 상에 투명 도전물질층을 형성하는 단계; 및
상기 제1 패턴과 함께 이 제1 패턴 상에 형성된 투명 도전물질층을 제거하여, 상기 보호막 상에 다수개의 화소전극을 형성하는 단계를 포함하여 구성되는 에프에프에스 방식 액정표시장치의 어레이기판 제조방법.Forming a plurality of common electrodes arranged perpendicularly to the gate wiring and spaced apart from each other with a plurality of gate wirings extending in one direction on the substrate and spaced parallel to each other;
Forming an active layer and a source electrode and a drain electrode spaced apart from each other on the active layer together with a data line defining a pixel region in an area intersecting the gate line;
Forming a protective film on the entire surface of the substrate including the data line, the source electrode, and the drain electrode;
Forming a photoresist film on the protective film and selectively patterning the photoresist film to form a first pattern having a first thickness on the protective film over the data line and the source and drain electrodes; Forming a second pattern having a second thickness thinner than the first pattern on the passivation layer and exposing the passivation layer over the drain electrode;
Forming a drain electrode contact hole by removing the exposed protective layer with the first pattern and the second pattern as a blocking layer;
Removing the second pattern and etching a side surface of the protective film and a lower surface of the first pattern;
Forming a transparent conductive material layer on the first pattern and the protective film so as to be separated from each other on the first pattern and the protective film; And
And removing the transparent conductive material layer formed on the first pattern together with the first pattern to form a plurality of pixel electrodes on the protective film. ≪ Desc / Clms Page number 19 >
SF6 와 O2 의 비율을 1 대 3 이상으로 조절하여 1차로 식각공정을 진행하여, 상기 제2 패턴 및 제1 패턴이 상기 보호막보다 식각 속도가 빨라져 제2 패턴이 먼저 완전 제거되고, 제1 패턴(125a)은 일부만 제거되는 공정과;
상기 제2 패턴이 완전히 제거되는 시점에, 상기 SF6 와 O2 의 비율을 1차 식각시와 반대로, 3 이상 대 1로 조절하여 2차로 식각공정을 진행하는 공정으로 이루어지는 것을 특징으로 하는 에프에프에스 방식 액정표시장치의 어레이기판 제조방법. 6. The method according to claim 5,
The etching rate of the second pattern and the first pattern is higher than that of the protective film by controlling the ratio of SF 6 and O 2 to 1 to 3 or more so that the second pattern is completely removed first, Pattern 125a is partially removed;
And etching the second pattern by adjusting the ratio of SF 6 and O 2 to 3 or more to 1 at the time when the second pattern is completely removed, contrary to the case of the first etching. Type liquid crystal display device.
The FPC type liquid crystal display device according to claim 1, wherein the step of removing the transparent conductive material layer formed on the first pattern together with the first pattern is performed by a lift-off process Lt; / RTI >
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100137163A KR101781215B1 (en) | 2010-12-28 | 2010-12-28 | Method for fabricating array substrate for liquid crystal display device of ffs mode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100137163A KR101781215B1 (en) | 2010-12-28 | 2010-12-28 | Method for fabricating array substrate for liquid crystal display device of ffs mode |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120075124A KR20120075124A (en) | 2012-07-06 |
KR101781215B1 true KR101781215B1 (en) | 2017-09-26 |
Family
ID=46709162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100137163A KR101781215B1 (en) | 2010-12-28 | 2010-12-28 | Method for fabricating array substrate for liquid crystal display device of ffs mode |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101781215B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140102983A (en) | 2013-02-15 | 2014-08-25 | 삼성디스플레이 주식회사 | Liquid crystal display and manufacturing method thereof |
KR102264037B1 (en) | 2014-12-11 | 2021-06-11 | 삼성디스플레이 주식회사 | Electrode pattern, manufacturing method thereof and touch sensor including the same |
-
2010
- 2010-12-28 KR KR1020100137163A patent/KR101781215B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20120075124A (en) | 2012-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101905757B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR101298613B1 (en) | Method for fabricating array substrate for in plane switching mode liquid crystal display device | |
KR101794649B1 (en) | Method for fabricating array substrate for ffs mode liquid crystal display device | |
KR101396943B1 (en) | Liquid crystal display device and method for fabricating the same | |
US8803147B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same | |
US9316875B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR101953141B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR101955992B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR101899935B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR101946927B1 (en) | Array substrate for lcd and fabricating method of the same | |
US20080143907A1 (en) | Liquid crystal display device and method of manufacturing the same | |
KR101781215B1 (en) | Method for fabricating array substrate for liquid crystal display device of ffs mode | |
KR101887692B1 (en) | Method for fabricating array substrate for fringe field switching mode liquid crystal display device | |
KR101897747B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR101898205B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR101792878B1 (en) | Method for fabricating array substrate for in-plane switching mode liquid crystal display device | |
KR101142886B1 (en) | An array substrate for IPS mode LCD and method of fabricating of the same | |
KR101888437B1 (en) | Array substrate for liquid crystal display device and method for fabricating the same | |
KR102056687B1 (en) | Liquid Crystal Display Device and Method for Fabricating the same | |
KR101925991B1 (en) | Method for fabricating array substrate for ffs mode liquid crystal display device | |
KR20090126890A (en) | Fringe field switching mode liquid crystal display device | |
KR102000039B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR101906922B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR101862390B1 (en) | Ffs type liquid crystal display device and method for fabricating the same | |
KR101374097B1 (en) | Thin film transistor array substrate and its manufacturing method of ips liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |