KR101780436B1 - Super-Junction MOSFET with Trench metal structure to improve dynamic characteristics - Google Patents
Super-Junction MOSFET with Trench metal structure to improve dynamic characteristics Download PDFInfo
- Publication number
- KR101780436B1 KR101780436B1 KR1020160182704A KR20160182704A KR101780436B1 KR 101780436 B1 KR101780436 B1 KR 101780436B1 KR 1020160182704 A KR1020160182704 A KR 1020160182704A KR 20160182704 A KR20160182704 A KR 20160182704A KR 101780436 B1 KR101780436 B1 KR 101780436B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- pillar
- drift region
- layer
- forming
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 238000011084 recovery Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005304 joining Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 9
- 239000002019 doping agent Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7308—Schottky transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
본 발명은 슈퍼 정션 MOSFET(Super-Junction MOSFET)에 관한 것으로서, 더욱 상세하게는 트렌치 메탈 구조를 이용하여 소스를 형성하여 쇼트키 장벽을 형성하여 다이나믹 특성이 개선된 슈퍼 정션 MOSFET 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a super junction MOSFET, and more particularly, to a super junction MOSFET having a dynamical characteristic improved by forming a Schottky barrier by forming a source using a trench metal structure. will be.
최근 환경문제가 이슈화 되면서, 전력장치에서 에너지 절약, resource conservation이 중요해 지고 있다. Power MOSFET은 전력전자시스템에서 전력 변환을 위한 스위치로 주로 사용되는데, 그 중 슈퍼 정션(Super-Junction, SJ)-MOSFET은 기존의 D-MOSFET(Double-diffused MOSFET) drift 내부에 필라를 도입하여 소자 내부 전계를 일정하게 유지시키면서, 도핑농도를 높일 수 있는 charge compensation을 이용하였다. charge compensation을 이용한 슈퍼 정션 구조는 silicon device의 정적 특성 한계를 돌파할 수 있는 장점이 있어 power supply application에 많이 사용되고 있다. 그러나 필라 도입으로 인해 구조적으로 body diode의 PN접합 면적이 넓어지게 되므로 기존의 D-MOSFET에 비해 body diode 역 회복 특성과 softness factor가 저하되는 단점을 가지고 있다.As environmental problems have recently become an issue, energy conservation and resource conservation are becoming important in power devices. Power MOSFETs are mainly used as switches for power conversion in power electronic systems. Among them, Super-Junction (SJ) -MOSFETs introduce a pillar into the existing D-MOSFET (Double-diffused MOSFET) Charge compensation was used to increase the doping concentration while keeping the internal field constant. The super junction structure using charge compensation is widely used in power supply applications because it has the advantage of overcoming the static characteristic limit of a silicon device. However, since the PN junction area of the body diode is structurally expanded due to the introduction of the pillar, the body diode reverse recovery characteristic and the softness factor are lowered compared to the conventional D-MOSFET.
본 발명이 해결하고자 하는 첫 번째 과제는 트렌치 메탈 구조를 이용하여 소스를 형성하여 쇼트키 장벽을 형성하여 다이나믹 특성이 개선된 슈퍼 정션 MOSFET을 제공하는 것이다.The first problem to be solved by the present invention is to provide a super junction MOSFET having improved dynamic characteristics by forming a Schottky barrier by forming a source using a trench metal structure.
본 발명이 해결하고자 하는 두 번째 과제는 트렌치 메탈 구조를 이용하여 소스를 형성하여 쇼트키 장벽을 형성하여 다이나믹 특성이 개선된 슈퍼 정션 MOSFET을 제조하는 방법을 제공하는 것이다.A second object of the present invention is to provide a method of fabricating a super junction MOSFET having improved dynamic characteristics by forming a Schottky barrier by forming a source using a trench metal structure.
본 발명은 상기 첫 번째 과제를 달성하기 위하여, 드리프트 영역; 상기 드리프트 영역 상단에 형성되는 제 1 소스부 및 제 2 소스부; 상기 제 1 소스부로부터 상기 드리프트 영역 방향으로 삽입되어 형성되는 두 개의 제 1 필라(Pillar); 상기 제 2 소스부로부터 상기 드리프트 영역 방향으로 삽입되어 형성되는 제 2 필라; 및 상기 제 1 소스부와 제 2 소스부 사이에 형성되는 게이트부를 포함하고, 상기 제 1 소스부는, 상기 두 개의 제 1 필라 사이에 트렌치로 형성되어 상기 드리프트 영역과 쇼트키 장벽을 형성하는 금속층을 포함하는 것을 특징으로 하는 슈퍼 정션(Super-Junction) MOSFET을 제공한다.In order to achieve the first object, the present invention provides a drift region; A first source portion and a second source portion formed at an upper end of the drift region; Two first pillars inserted in the direction of the drift region from the first source portion; A second pillar inserted in the direction of the drift region from the second source portion; And a gate portion formed between the first source portion and the second source portion, wherein the first source portion is formed of a trench between the two first pillars to form a metal layer that forms the Schottky barrier with the drift region A super-junction MOSFET is provided.
본 발명의 일 실시예에 의하면, 상기 제 1 소스부의 금속층은, 상기 두 개의 제 1 필라 사이에서만 상기 드리프트 영역과 접합하여 쇼트키 장벽을 형성하는 것을 특징으로 하는 슈퍼 정션 MOSFET일 수 있다.According to an embodiment of the present invention, the metal layer of the first source portion may be a super junction MOSFET, which is formed by joining the drift region only between the two first pillars to form a Schottky barrier.
본 발명의 일 실시예에 의하면, 상기 쇼트키 장벽의 폭이 커질수록 역회복 전하(Reverse-Recovery Charge) 및 역회복 시간(Reverse-Recovery Time)을 줄어드는 것을 특징으로 하는 슈퍼 정션 MOSFET일 수 있다.According to an embodiment of the present invention, the reverse-recovery charge and the reverse-recovery time may be reduced as the width of the Schottky barrier increases.
본 발명의 일 실시예에 의하면, 상기 제 1 소스부는 상기 드리프트 영역 상단 중앙에 형성되고, 상기 제 2 소스부는 상기 제 1 소스부 양측에 두 개가 형성되는 것을 특징으로 하는 슈퍼 정션 MOSFET일 수 있다.According to an embodiment of the present invention, the first source portion may be formed at the upper center of the drift region, and the second source portion may be formed at both sides of the first source portion.
본 발명의 일 실시예에 의하면, 상기 제 1 소스부는, 소스 전극을 형성되는 상기 금속층; 상기 금속층 양 측면에 형성되어 상기 금속층과 상기 게이트부를 연결하는 N+ 소스층; 상기 금속층 양 측면 하부에 형성되는 P+ 소스층; 및 상기 P 타입 소스층과 N+ 소스층 하부에 형성되는 P 타입 바디층을 포함하는 것을 특징으로 하는 슈퍼 정션 MOSFET일 수 있다.According to an embodiment of the present invention, the first source portion may include: the metal layer in which a source electrode is formed; An N + source layer formed on both sides of the metal layer and connecting the metal layer and the gate portion; A P + source layer formed on both sides of the metal layer; And a P type body layer formed under the P type source layer and the N + source layer.
본 발명의 일 실시예에 의하면, 상기 제 1 필라의 도핑 농도는, 아발란치(avalanche) 항복이 상기 제 1 필라에 발생하도록 상기 제 2 필라의 도핑 농도보다 소정의 값 이상으로 형성되는 것을 특징으로 하는 슈퍼 정션 MOSFET일 수 있다.According to an embodiment of the present invention, the doping concentration of the first pillar is formed to be higher than a doping concentration of the second pillar such that an avalanche breakdown occurs in the first pillar. Lt; RTI ID = 0.0 > MOSFET < / RTI >
본 발명의 일 실시예에 의하면, 상기 제 2 소스부는, 소스전극; 상기 소스전극 하부에 형성되는 P+ 소스층; 상기 소스전극 하부에 형성되어 상기 소스전극과 상기 게이트부를 연결하는 N+ 소스층; 및 상기 P+ 소스층과 N+ 소스층 하부에 형성되어 상기 P+ 소스층과 N+ 소스층을 상기 드리프트 영역과 격리시키는 P 타입 바디층을 포함하는 것을 특징으로 하는 슈퍼 정션 MOSFET일 수 있다.According to an embodiment of the present invention, the second source portion may include: a source electrode; A P + source layer formed under the source electrode; An N + source layer formed under the source electrode and connecting the source electrode and the gate unit; And a P-type body layer formed below the P + source layer and the N + source layer to isolate the P + source layer and the N + source layer from the drift region.
본 발명의 일 실시예에 의하면, 상기 드리프트 영역 하부에 형성되는 기판; 및 상기 기판 하부에 형성되는 드레인 전극을 더 포함하는 것을 특징으로 하는 슈퍼 정션 MOSFET일 수 있다.According to an embodiment of the present invention, there is provided a semiconductor device comprising: a substrate formed under the drift region; And a drain electrode formed on the lower surface of the substrate.
본 발명의 일 실시예에 의하면, 상기 게이트부는, 게이트 전극; 및 상기 게이트 전극 하부에 형성되는 산화층을 포함하는 것을 특징으로 하는 슈퍼 정션 MOSFET일 수 있다.According to an embodiment of the present invention, the gate section may include: a gate electrode; And an oxide layer formed under the gate electrode.
본 발명은 상기 두 번째 과제를 달성하기 위하여, N 타입 기판을 형성하는 단계; 상기 기판 상에 N 타입 드리프트 영역을 형성하는 단계; 상기 드리프트 영역에 제 1 필라 및 제 2 필라를 형성하기 위해 트렌치 에칭하고, 에칭한 영역에 P 타입 에피를 증착시켜 상기 제 1 필라 및 제 2 필라를 형성하는 단계; 상기 제 1 필라 및 제 2 필라를 형성한 위에 상기 N 타입 트리프트 영역 에피를 증착하는 단계; 상기 제 1 필라 및 제 2 필라 상부에 P 타입 바디층을 형성하는 단계; 상기 제 2 필라 상부에 형성된 P 타입 바디층에 N+ 소스층과 P+소스층을 형성하는 단계; 상기 제 1 필라 상부에 P 타입 바디층에 N+ 소스층을 형성하는 단계; 상기 제 1 필라 상부에 형성된 N+ 소스층과 상기 제 2 필라 상부에 형성된 N+ 소스층을 연결하도록 게이트 전극을 형성하는 단계; 및 상기 제 1 필라 사이를 트렌치 에칭하고, 에칭한 영역에 P+ 소스층을 형성한 후, 메탈을 증착하여 트렌치 메탈을 형성하는 단계를 포함하는 슈퍼 정션 MOSFET 제조방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an N type substrate; Forming an N-type drift region on the substrate; Trench etching to form a first pillar and a second pillar in the drift region, and depositing a P-type epitaxial layer in the etched region to form the first pillar and the second pillar; Depositing the N-type trough region epitaxial overlying the first pillar and the second pillar; Forming a P-type body layer on top of the first pillar and the second pillar; Forming an N + source layer and a P + source layer in a P type body layer formed on the second pillar upper part; Forming an N + source layer in the P-type body layer on the first pillar upper portion; Forming a gate electrode to connect an N + source layer formed on the first pillar upper part and an N + source layer formed on the second pillar upper part; And forming a trench metal by trenching the first pillar, forming a P + source layer in the etched region, and depositing a metal to form a trench metal.
본 발명의 일 실시예에 의하면, 상기 제 1 필라 및 제 2 필라를 형성하는 단계는, 상기 드리프트 영역 중앙에 두 개의 제 1 필라를 형성하고, 상기 드리프트 영역 측면에 두 개의 제 2 필라를 형성하는 것을 특징으로 하는 슈퍼 정션 MOSFET 제조방법일 수 있다.According to an embodiment of the present invention, the step of forming the first pillar and the second pillar includes forming two first pillars at the center of the drift region and forming two second pillars at the side of the drift region The MOSFETs may be manufactured by a method of manufacturing a super junction MOSFET.
본 발명의 일 실시예에 의하면, 상기 제 1 필라 및 제 2 필라를 형성하는 단계는, 상기 제 1 필라 및 제 2 필라 형성을 위해 상기 드리프트 영역 상부를 패터닝한 후 트렌치 에칭을 수행하는 것을 특징으로 하는 슈퍼 정션 MOSFET 제조방법일 수 있다.According to an embodiment of the present invention, the step of forming the first pillar and the second pillar includes patterning the upper portion of the drift region for forming the first pillar and the second pillar, and then performing trench etching. Lt; RTI ID = 0.0 > MOSFET < / RTI >
본 발명에 따르면, 트렌치 메탈을 갖는 소스(source)로 인해 쇼트키 장벽 형성할 수 있고, 이를 통해 역회복 전하(Reverse-Recovery Charge) 및 역회복 시간(Reverse-Recovery Time)을 줄일 수 있다. 또한, 트렌치 메탈을 갖는 소스로 인해 아발란치 전류(avalanche current)가 곧바로 해당 소스로 흐르게 되어 2차(Secondary) 항복전압이 증가한다.According to the present invention, a Schottky barrier can be formed due to a source having a trench metal, thereby reducing a reverse-recovery charge (Reverse-Recovery Charge) and a reverse-recovery time. In addition, the source with the trench metal causes the avalanche current to flow directly to the source, increasing the secondary breakdown voltage.
도 1은 본 발명의 일 실시예에 따른 슈퍼 정션 MOSFET을 나타낸 것이다.
도 2는 종래의 슈퍼 정션 MOSFET을 나타낸 것이다.
도 3은 본 발명의 실시예에 따른 슈퍼 정션 MOSFET의 소스부를 자세히 설명하기 위한 도면이다.
도 4는 본 발명의 실시예에 따른 슈퍼 정션 MOSFET의 스펙을 설명하기 위한 도면이다.
도 5 내지 7은 본 발명의 실시예에 따른 슈퍼 정션 MOSFET의 특성을 나타낸 것이다.
도 8은 본 발명의 일 실시예에 따른 슈퍼 정션 MOSFET 제조 방법의 흐름도이다.
도 9는 본 발명의 실시예에 따른 슈퍼 정션 MOSFET 제조 방법을 도면으로 나타낸 것이다.1 shows a super junction MOSFET according to an embodiment of the present invention.
2 shows a conventional super junction MOSFET.
3 is a view for explaining a source part of a super junction MOSFET according to an embodiment of the present invention in detail.
4 is a diagram for explaining the specifications of the super junction MOSFET according to the embodiment of the present invention.
5 to 7 show characteristics of a super junction MOSFET according to an embodiment of the present invention.
8 is a flowchart of a method of manufacturing a super junction MOSFET according to an embodiment of the present invention.
9 illustrates a method of manufacturing a super junction MOSFET according to an embodiment of the present invention.
본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.Prior to the description of the concrete contents of the present invention, for the sake of understanding, the outline of the solution of the problem to be solved by the present invention or the core of the technical idea is first given.
본 발명의 일 실시예에 따른 슈퍼 정션(Super-Junction) MOSFET은 드리프트 영역, 상기 드리프트 영역 상단에 형성되는 제 1 소스부 및 제 2 소스부, 상기 제 1 소스부로부터 상기 드리프트 영역 방향으로 삽입되어 형성되는 두 개의 제 1 필라(Pillar), 상기 제 2 소스부로부터 상기 드리프트 영역 방향으로 삽입되어 형성되는 제 2 필라, 및 상기 제 1 소스부와 제 2 소스부 사이에 형성되는 게이트부를 포함하고, 상기 제 1 소스부는, 상기 두 개의 제 1 필라 사이에 트렌치로 형성되어 상기 드리프트 영역과 쇼트키 장벽을 형성하는 금속층을 포함하는 것을 특징으로 한다.A super-junction MOSFET according to an embodiment of the present invention includes a drift region, a first source portion and a second source portion formed at an upper end of the drift region, and a second source portion inserted in the drift region direction from the first source portion A second pillar formed by being inserted into the drift region from the second source portion and a gate portion formed between the first source portion and the second source portion, The first source portion may include a metal layer formed of a trench between the two first pillars to form the drift region and the Schottky barrier.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 상세히 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It will be apparent to those skilled in the art, however, that these examples are provided to further illustrate the present invention, and the scope of the present invention is not limited thereto.
본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, in which: It is to be noted that components are denoted by the same reference numerals even though they are shown in different drawings, and components of different drawings can be cited when necessary in describing the drawings. In the following detailed description of the principles of operation of the preferred embodiments of the present invention, it is to be understood that the present invention is not limited to the details of the known functions and configurations, and other matters may be unnecessarily obscured, A detailed description thereof will be omitted.
도 1은 본 발명의 일 실시예에 따른 슈퍼 정션 MOSFET을 나타낸 것이다.1 shows a super junction MOSFET according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 슈퍼 정션 MOSFET은 드리프트 영역(110), 제 1 소스부(120), 제 2 소스부(140), 제 1 필라(130), 제 2 필라(150), 게이트부(160), 기판(170), 드레인전극(180)으로 형성된다.A super junction MOSFET according to an embodiment of the present invention includes a
종래의 슈퍼 정션 MOSFET은 도 2와 같이, 드리프트 영역에 필라(Pillar)를 삽입 형성하여 소자 내부 전계를 일정하게 유지시키면서, 도핑농도를 높일 수 있는 전하 보상을 이용한다. 슈퍼정션 구조를 통해 성능이 향상되지만 필라로 인해 구조적으로 body 다이오드의 PN 접합 면적이 넓어지게 되어 역 회복 특성과 softness factor가 저하되는 단점이 있다. 본 발명에서는 종래의 슈퍼 정션 MOSFET의 문제를 해결하기 위하여, 종래의 소스 일부분과 필라(230)의 구조를 개선하였다.As shown in FIG. 2, a conventional super junction MOSFET uses a charge compensation that can increase a doping concentration while maintaining a constant electric field inside a device by inserting a pillar into a drift region. The superjunction structure improves the performance, but the pillar increases the PN junction area of the body diode structurally, which causes the reverse recovery characteristic and the softness factor to deteriorate. In order to solve the problem of the conventional super junction MOSFET, the structure of the conventional source part and the
기판(170) 상에 드리프트 영역(110)을 형성하고 드리프트 영역(110) 상단에는 제 1 소스부(120), 제 2 소스부(140), 및 게이트부(160)가 형성되고, 기판(170) 하부에는 드레인전극(180)이 형성된다. 드리프트 영역(110)은 N 타입으로 형성될 수 있고, 기판(170)은 N+ 기판으로 형성될 수 있다. A
제 1 소스부(120)는 드리프트 영역 상단 중앙에 형성되고, 제 2 소스부(140)는 제 1 소스부(120) 양측에 두 개가 형성될 수 있다. 도 1에서는 제 1 소스부(120)는 1 개 형성되고, 제 2 소스부(140)는 제 1 소스부(120) 양 측면에 2 개가 형성되는 형태로 나타나 있으나, 이는 설명을 위한 바람직한 실시예를 나타낸 것이고, 1 개의 제 1 소스부(120)와 1 개의 제 2 소스부(140)로만 형성되거나 복수의 제 1 소스부(120)와 복수의 제 2 소스부(140)로 형성될 수도 있다. 즉, 본 발명의 실시예에 따른 슈퍼 정션 MOSFET은 하나 이상의 제 1 소스부(120) 및 하나 이상의 제 2 소스부(140)로 형성될 수 있다. 형성되는 소스의 수는 제작하고자 하는 MOSFET의 형태에 따라 달라질 수 있다. The
제 1 필라는 제 1 소스부(120)로부터 상기 드리프트 영역 방향으로 삽입되어 형성된다. 도 2와 같이 종래의 슈퍼 정션 MOSFET에서는 1 개로 형성되던 필라(230)를 두 개로 나누어 형성한다. 제 1 소스부(120) 두 개의 제 1 필라(130) 사이에 트렌치로 형성되어 드리프트 영역(110)과 쇼트키 장벽을 형성하는 금속층을 포함한다. 제 1 소스부(120)에 형성되는 금속층은 소스전극의 역할을 한다.The first pillar is inserted from the
제 1 필라(130)는 소정의 간격만큼 이격되어 형성되며, 두 개의 제 1 필라(130) 사이에서 제 1 소스부(120)의 금속층이 드리프트 영역(110)과 접합하여 쇼트키 장벽을 형성한다. 이렇게 제 1 소스부(120)의 금속층과 드리프트 영역(110) 사이에 형성되는 쇼트키 장벽 다이오드(schottky barrier diode, SBD)는 낮은 전압 강하 특성과 역회복 특성이 좋기 때문에, 기존의 슈퍼 정션 MOSFET에 비해 스위칭(switching)시 역회복 전하(Reverse-Recovery Charge) 및 역회복 시간(Reverse-Recovery Time)이 줄어든다. 스위칭시 드리프트 영역(110)에 남아있는 전하들이 제 1 소스부(120)로 빠르게 빠져나가게 되어 특성이 향상된다. 또한, 쇼트키 장벽 다이오드는 제 1 필라 사이에만 형성함으로써 슈퍼 정션 MOSFET이 turn-on 되었을 때, 쇼트키 장벽 다이오드 영역으로 인해 온저항이 증가하지 않는 특징을 갖는다. The
제 2 필라(150)는 제 2 소스부(140)로부터 상기 드리프트 영역 방향으로 삽입되어 형성된다. The
게이트부(160)는 제 1 소스부(120)와 제 2 소스부(140) 사이에 형성되어, 인가되는 전압에 따라 슈퍼 정션 MOSFET을 제어하는 역할을 한다. 게이트부(160)는 게이트 전극 및 상기 게이트 전극 하부에 형성되는 산화층으로 구성될 수 있다. 게이트부는 oxide와 poly silicon으로 형성될 수 있다.The
제 2 소스부(140)는 소스전극(141), 소스전극 하부에 형성되는 P+ 소스층(143), 상기 소스전극 하부에 형성되어 소스전극(141)과 상기 게이트부(160)를 연결하는 N+ 소스층(142) 및 P+ 소스층과 N+ 소스층 하부에 형성되어 P+ 소스층(143)과 N+ 소스층(142)을 드리프트영역(110)과 격리시키는 P 타입 바디층(144)을 구성될 수 있다. 상기 N+ 소스층(142), P+ 소스층(143), 및 P 타입 바디층(144)은 슈퍼 정션 MOSFET을 형성하는 구성요소이다.The
제 1 소스부(120) 소스 전극을 형성되는 금속층(121), 금속층(121) 양 측면에 형성되어 금속층(121)과 게이트부(160)를 연결하는 N+ 소스층(122), 금속층(121) 양 측면 하부에 형성되는 P+ 소스층(123) 및 P+ 소스층(123)과 N+ 소스층(122) 하부에 형성되는 P 타입 바디층(124)으로 구성될 수 있다. An N +
제 1 소스부(120)의 금속층(121)은 소스전극을 형성하며, 제 1 필라(130) 사이에서 드리프트 영역과 접합하여 쇼트키 장벽을 형성한다. N+ 소스층(122), P+ 소스층(123), 및 P 타입 바디층(124)은 슈퍼 정션 MOSFET을 형성하는 구성요소이다. 제 1 소스부(120)의 P+ 소스층(123)은 아발란치 전류가 빠르게 빠져나가도록 도와주는 P+ island 층일 수 있다.The
정방향 전압이 인가되었을 때는 제 1 소스부(120)에서 제 1 필라(130)와 제 2 필라(150) 사이에서 전류의 흐름이 형성되고, 역방향 전압이 인가되었을 때는 두 개의 제 1 필라(130) 사이에서 전류의 흐름이 형성된다. 정방향 전압이 인가되었을 때는 제 1 소스부의 금속층(121)과 드리프트 영역(110) 사이는 블록되어 전류의 흐름이 형성되지 않아, 전류의 흐름에 영향을 주지 않는다.When a forward voltage is applied, a current flows between the
제 1 소스부(120)와 드리프트 영역(110) 형성하는 쇼트키 장벽의 폭이 커질수록 역회복 전하(Reverse-Recovery Charge) 및 역회복 시간(Reverse-Recovery Time)을 줄어든다. 쇼트키 장벽의 폭이 커질수록 스위칭시 전류가 빠르게 빠져나갈 수 있어 역회복 전하와 역회복 시간이 줄어든다. 쇼트키 장벽의 폭은 제작하고자 하는 슈퍼 정션 MOSFET의 스펙에 따라 제한될 수 있다.As the width of the Schottky barrier forming the
슈퍼 정션 MOSFET에 역방향으로 전압이 걸릴때, 아발란치(avalanche) 항복이 제 2 필라(150)보다 제 1 필라(130)에 발생하도록 제 1 필라(130)의 도핑 농도를 제 2 필라(150)의 도핑 농도보다 소정의 값 이상으로 형성할 수 있다. 제 1 필라의 도핑 농도와 제 2 필라의 도핑 농도는 시뮬레이션과 같은 실험을 통해 설정될 수 있다. 제 1 필라의 도핑 농도를 제 2 필라의 도핑 농도보다 높게 형성함으로써 제 1 필라 하부에서 아발란치(avalanche) 항복이 발생하도록 할 수 있다. 이렇게 발생한 아발란치 전류는 제 1 필라를 통해 제 1 소스부로 향하는데 트렌치 메탈구조의 금속층으로 인해 아발란치 전류가 상대적으로 빠르게 빠져나가고, 제 1 소스부의 P+ 소스층인 P+ island의 추가로 인해 보다 쉽게 아발란치 전류가 메탈소스로 빠져나가게 만들어 준다. 이때, 아발란치 전류가 빠르게 빠져나갈 수 있도록 P+ island의 도핑 농도를 제어할 수 있다. P+ island의 도핑 농도는 시뮬레이션 또는 실험을 통해 산출될 수 있다. 아발란치 전류가 빠르게 소스로 빠져나가는 바, 제 2 소스부의 N+ 소스층와 p타입 바디층, n타입 드리프트 영역로 인해 생기는 기생 바이폴라트랜지스터(parastic BJT)의 turn-on을 지연시킬 수 있어 제 2(secondary) 항복을 늦출 수 있는 효과를 낸다. 이러한 효과는 소자의 동작 범위를 넓혀 줄 수 있는 장점이 된다.The doping concentration of the
도 4는 본 발명의 실시예에 따른 슈퍼 정션 MOSFET의 스펙을 설명하기 위한 도면이다. 슈퍼 정션 MOSFET을 제작시 중요한 스펙의 위치를 나타낸 것으로, ‘m’은 cell pitch, ‘s’는 schottky width, ‘a’는 pillar depth, ‘b’는 n-type drift depth 이다. 도 4의 스펙이 다음과 같을 때 확인할 수 있는 슈퍼 정션 MOSFET의 특성은 다음 도 5 내지 7에서 확인할 수 있다.4 is a diagram for explaining the specifications of the super junction MOSFET according to the embodiment of the present invention. 'M' is the cell pitch, 's' is the schottky width, 'a' is the pillar depth, and 'b' is the n-type drift depth. The characteristics of the super junction MOSFET that can be confirmed when the specification of FIG. 4 is as follows can be seen in FIGS. 5 to 7 below.
m=20um, a=23um, b=30um, m = 20um, a = 23um, b = 30um,
tox=0.05um, drift doping concentration(Nd)=5×1015cm-3, tox = 0.05 um, drift doping concentration (Nd) = 5 x 10 15 cm -3 ,
pillar doping concentration(Np)=3×1015cm-3 pillar doping concentration (Np) = 3 × 10 15 cm -3
N+source doping concentration=1e20cm-3, N + source doping concentration = 1e20 cm -3 ,
P+source doping concentration=1e20cm-3 P + source doping concentration = 1e20 cm -3
P+island doping concentration=5e18cm-3 P + island doping concentration = 5e18 cm -3
도 5는 쇼트키 장벽 폭(schottky width)에 따른 블로킹(blocking) 특성과 포워드(forward) 특성을 나타낸 것으로, 종래의 슈퍼 정션 MOSFET과 특성이 유사한 것을 확인할 수 있다. 도 6은 쇼트키 장벽 폭에 따른 역회복(reverse recovery) 특성을 나타낸 것으로, 종래의 슈퍼 정션 MOSFET에 비해 역회복 특성이 좋아짐을 알 수 있고, 특히, 쇼트키 장벽의 폭이 커질수록 역회복 전하(Reverse-Recovery Charge) 및 역회복 시간(Reverse-Recovery Time)을 줄어드는 것을 확인할 수 있다. 도 7은 쇼트키 장벽 폭에 따른 제 2(secondary) 항복 특성을 나타낸 것으로, 종래의 슈퍼 정션 MOSFET에 비해 제 2 항복이 커지는 것을 확인할 수 있다.FIG. 5 shows blocking characteristics and forward characteristics according to a Schottky barrier width, which are similar to those of a conventional super junction MOSFET. FIG. 6 shows the reverse recovery characteristic according to the Schottky barrier width. As shown in FIG. 6, reverse recovery characteristics are improved as compared with the conventional super junction MOSFET. In particular, as the Schottky barrier width increases, (Reverse-Recovery Charge) and Reverse-Recovery Time are reduced. FIG. 7 shows the secondary breakdown characteristic according to the Schottky barrier width, and it can be confirmed that the second breakdown is larger than that of the conventional super junction MOSFET.
본 발명의 일 실시예에 따른 전력장치는, 본 발명의 실시예에 따른 슈퍼 정션 MOSFET을 포함하여 형성될 수 있다. 전력장치로는 인버터, power IC, Automotive Application 등이 포함될 수 있다. 전력장치에 포함되는 슈퍼 정션 MOSFET은 전력 변환을 위한 스위치로 이용될 수 있다. 전력장치에 포함되는 슈퍼 정션 MOSFET에 대한 상세한 설명은 도 1 내지 도 7의 슈퍼 정션 MOSFET에 대한 상세한 설명에 대응하는바, 중복되는 설명은 생략하도록 한다.The power device according to an embodiment of the present invention may include a super junction MOSFET according to an embodiment of the present invention. Power devices may include inverters, power ICs, and Automotive Applications. The super junction MOSFET included in the power device can be used as a switch for power conversion. A detailed description of the super junction MOSFET included in the power device corresponds to the detailed description of the super junction MOSFET of FIGS. 1 to 7, and redundant description will be omitted.
도 8은 본 발명의 일 실시예에 따른 슈퍼 정션 MOSFET 제조 방법의 흐름도이다. 본 발명의 일 실시예에 따른 슈퍼 정션 MOSFET 제조 방법에 따라 제조되는 슈퍼 정션 MOSFET에 대한 상세한 설명은 도 1 내지 도 7의 슈퍼 정션 MOSFET에 대한 상세한 설명에 대응하는바, 중복되는 설명은 생략하도록 한다.8 is a flowchart of a method of manufacturing a super junction MOSFET according to an embodiment of the present invention. The detailed description of the super junction MOSFET fabricated according to the method of manufacturing the super junction MOSFET according to the embodiment of the present invention corresponds to the detailed description of the super junction MOSFET of FIGS. 1 to 7, and a duplicate description will be omitted .
810 단계에서 N 타입 기판을 형성하고, 820 단계에서 상기 기판 상에 N 타입 드리프트 영역을 형성한다. An N type substrate is formed in
830 단계에서 상기 드리프트 영역에 제 1 필라 및 제 2 필라를 형성하기 위해 트렌치 에칭하고, 에칭한 영역에 P 타입 에피를 증착시켜 상기 제 1 필라 및 제 2 필라를 형성한다. 상기 드리프트 영역 중앙에 두 개의 제 1 필라를 형성하고, 상기 드리프트 영역 측면에 두 개의 제 2 필라를 형성하는 것이 바람직하다. 상기 제 1 필라 및 제 2 필라 형성을 위해 상기 드리프트 영역 상부를 패터닝한 후 트렌치 에칭을 수행하여, 제 1 필라 및 제 2 필라를 형성할 수 있다.In
840 단계에서 상기 제 1 필라 및 제 2 필라를 형성한 위에 상기 N 타입 트리프트 영역 에피를 증착한다. 850 단계에서 상기 제 1 필라 및 제 2 필라 상부에 P 타입 바디층을 형성하고, 860 단계어서 P 타입 바디층에 N+ 소스층과 P+소스층을 형성하고 870 단계에서 상기 제 1 필라 상부에 P 타입 바디층에 N+ 소스층을 형성한다.The N-type trough region epitaxial layer is deposited on the first pillar and the second pillar in
880 단계에서 상기 제 1 필라 상부에 형성된 N+ 소스층과 상기 제 2 필라 상부에 형성된 N+ 소스층을 연결하도록 게이트 전극을 형성하고, 마지막 890 단계에서 상기 제 1 필라 사이를 트렌치 에칭하고, 에칭한 영역에 P+ 소스층을 형성한 후, 메탈을 증착하여 트렌치 메탈을 형성한다.In
본 발명의 실시예에 따른 슈퍼 정션 MOSFET 제조 방법을 도면으로 나타내면 도 8과 같다.A method of manufacturing a super junction MOSFET according to an embodiment of the present invention is shown in FIG.
(a) N-type silicon 기판 준비하고, 기판 위에 n-type drift 형성(a) Prepare an N-type silicon substrate and form an n-type drift on the substrate
(b) Pillar 형성을 위해 hard mask로 패터닝한 후, RIE(Reactive Ion Etching)을 이용하여 trench 에칭(b) patterning with a hard mask to form pillars, and then trench etching using RIE (Reactive Ion Etching)
(c) Trench된 부분에 에피 refilling 하고, 그 위에 N-type drift 에피(c) reflowing the trench with an N-type drift epitaxial
(d) P-body 형성을 위한 implant를 수행하고, 그위에 N+source와 P+source 형성을 위한 implant를 수행(d) Implantation for P-body formation, implantation for N + source and P + source formation
(e) oxidation 후 polysi deposition을 통해 Gate 형성(e) Gate formation through polysi deposition after oxidation
(f) Trench metal 형성을 위한 trench 에칭후, P+island implant를 수행하고 마지막으로 Metal deposition(f) After trench etching for trench metal formation, P + island implant is performed, and finally Metal deposition
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. As described above, the present invention has been described with reference to particular embodiments, such as specific elements, and specific embodiments and drawings. However, it should be understood that the present invention is not limited to the above- And various modifications and changes may be made thereto by those skilled in the art to which the present invention pertains.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.Accordingly, the spirit of the present invention should not be construed as being limited to the embodiments described, and all of the equivalents or equivalents of the claims, as well as the following claims, belong to the scope of the present invention .
110: 드리프트 영역
120: 제 1 소스부
130: 제 1 필라
140: 제 2 소스부
150: 제 2 필라
160: 게이트부
170: 기판
180: 드레인 전극110: drift region
120: first source part
130: 1st pillar
140: second source portion
150: 2nd pillar
160:
170: substrate
180: drain electrode
Claims (13)
상기 드리프트 영역 상단에 형성되는 제 1 소스부 및 제 2 소스부;
상기 제 1 소스부로부터 상기 드리프트 영역 방향으로 삽입되어 형성되는 두 개의 제 1 필라(Pillar);
상기 제 2 소스부로부터 상기 드리프트 영역 방향으로 삽입되어 형성되는 제 2 필라; 및
상기 제 1 소스부와 제 2 소스부 사이에 형성되는 게이트부를 포함하고,
상기 제 1 소스부는,
상기 두 개의 제 1 필라 사이에 트렌치로 형성되어 상기 드리프트 영역과 쇼트키 장벽을 형성하는 금속층을 포함하며,
상기 제 1 소스부의 금속층은,
상기 두 개의 제 1 필라 사이에서만 상기 드리프트 영역과 접합하여 쇼트키 장벽을 형성하는 것을 특징으로 하는 슈퍼 정션(Super-Junction) MOSFET.Drift region;
A first source portion and a second source portion formed at an upper end of the drift region;
Two first pillars inserted in the direction of the drift region from the first source portion;
A second pillar inserted in the direction of the drift region from the second source portion; And
And a gate portion formed between the first source portion and the second source portion,
Wherein the first source portion comprises:
And a metal layer formed as a trench between the two first pillars to form the drift region and the Schottky barrier,
Wherein the metal layer of the first source portion
And a Schottky barrier is formed by joining with the drift region only between the two first pillars.
상기 쇼트키 장벽의 폭이 커질수록 역회복 전하(Reverse-Recovery Charge) 및 역회복 시간(Reverse-Recovery Time)을 줄어드는 것을 특징으로 하는 슈퍼 정션 MOSFET.The method according to claim 1,
Wherein a reverse-recovery charge and a reverse-recovery time are reduced as the width of the Schottky barrier increases.
상기 제 1 소스부는 상기 드리프트 영역 상단 중앙에 형성되고, 상기 제 2 소스부는 상기 제 1 소스부 양측에 두 개가 형성되는 것을 특징으로 하는 슈퍼 정션 MOSFET.The method according to claim 1,
Wherein the first source portion is formed at the center of the upper end of the drift region, and the second source portion is formed at both sides of the first source portion.
상기 제 1 소스부는,
소스 전극을 형성되는 상기 금속층;
상기 금속층 양 측면에 형성되어 상기 금속층과 상기 게이트부를 연결하는 N+ 소스층;
상기 금속층 양 측면 하부에 형성되는 P+ 소스층; 및
상기 P+ 소스층과 N+ 소스층 하부에 형성되는 P 타입 바디층을 포함하는 것을 특징으로 하는 슈퍼 정션 MOSFET.The method according to claim 1,
Wherein the first source portion comprises:
The metal layer forming the source electrode;
An N + source layer formed on both sides of the metal layer and connecting the metal layer and the gate portion;
A P + source layer formed on both sides of the metal layer; And
And a P-type body layer formed under the P + source layer and the N + source layer.
상기 제 1 필라의 도핑 농도는,
아발란치(avalanche) 항복이 상기 제 1 필라에 발생하도록 상기 제 2 필라의 도핑 농도보다 소정의 값 이상으로 형성되는 것을 특징으로 하는 슈퍼 정션 MOSFET.The method according to claim 1,
The doping concentration of the first pillar may be,
Wherein a dopant concentration of the second pillar is formed to be higher than a doping concentration of the second pillar so that an avalanche breakdown occurs in the first pillar.
상기 제 2 소스부는,
소스전극;
상기 소스전극 하부에 형성되는 P+ 소스층;
상기 소스전극 하부에 형성되어 상기 소스전극과 상기 게이트부를 연결하는 N+ 소스층; 및
상기 P+ 소스층과 N+ 소스층 하부에 형성되어 상기 P+ 소스층과 N+ 소스층을 상기 드리프트 영역과 격리시키는 P 타입 바디층을 포함하는 것을 특징으로 하는 슈퍼 정션 MOSFET.The method according to claim 1,
Wherein the second source unit comprises:
A source electrode;
A P + source layer formed under the source electrode;
An N + source layer formed under the source electrode and connecting the source electrode and the gate unit; And
And a P-type body layer formed below the P + source layer and the N + source layer to isolate the P + source layer and the N + source layer from the drift region.
상기 드리프트 영역 하부에 형성되는 기판; 및
상기 기판 하부에 형성되는 드레인 전극을 더 포함하는 것을 특징으로 하는 슈퍼 정션 MOSFET.The method according to claim 1,
A substrate formed below the drift region; And
And a drain electrode formed on the lower surface of the substrate.
상기 게이트부는,
게이트 전극; 및
상기 게이트 전극 하부에 형성되는 산화층을 포함하는 것을 특징으로 하는 슈퍼 정션 MOSFET.The method according to claim 1,
The gate unit includes:
A gate electrode; And
And an oxide layer formed under the gate electrode.
상기 기판 상에 N 타입 드리프트 영역을 형성하는 단계;
상기 드리프트 영역에 제 1 필라 및 제 2 필라를 형성하기 위해 트렌치 에칭하고, 에칭한 영역에 P 타입 에피를 증착시켜 상기 제 1 필라 및 제 2 필라를 형성하는 단계;
상기 제 1 필라 및 제 2 필라를 형성한 위에 상기 N 타입 트리프트 영역 에피를 증착하는 단계;
상기 제 1 필라 및 제 2 필라 상부에 P 타입 바디층을 형성하는 단계;
상기 제 2 필라 상부에 형성된 P 타입 바디층에 N+ 소스층과 P+소스층을 형성하는 단계;
상기 제 1 필라 상부에 P 타입 바디층에 N+ 소스층을 형성하는 단계;
상기 제 1 필라 상부에 형성된 N+ 소스층과 상기 제 2 필라 상부에 형성된 N+ 소스층을 연결하도록 게이트 전극을 형성하는 단계; 및
상기 제 1 필라 사이를 트렌치 에칭하고, 에칭한 영역에 P+ 소스층을 형성한 후, 메탈을 증착하여 트렌치 메탈을 형성하는 단계를 포함하는 슈퍼 정션 MOSFET 제조방법.Forming an N type substrate;
Forming an N-type drift region on the substrate;
Trench etching to form a first pillar and a second pillar in the drift region, and depositing a P-type epitaxial layer in the etched region to form the first pillar and the second pillar;
Depositing the N-type trough region epitaxial overlying the first pillar and the second pillar;
Forming a P-type body layer on top of the first pillar and the second pillar;
Forming an N + source layer and a P + source layer in a P type body layer formed on the second pillar upper part;
Forming an N + source layer in the P-type body layer on the first pillar upper portion;
Forming a gate electrode to connect an N + source layer formed on the first pillar upper part and an N + source layer formed on the second pillar upper part; And
Trenching the first pillar, forming a P + source layer in the etched region, and depositing a metal to form a trench metal.
상기 제 1 필라 및 제 2 필라를 형성하는 단계는,
상기 드리프트 영역 중앙에 두 개의 제 1 필라를 형성하고, 상기 드리프트 영역 측면에 두 개의 제 2 필라를 형성하는 것을 특징으로 하는 슈퍼 정션 MOSFET 제조방법.12. The method of claim 11,
Wherein forming the first pillar and the second pillar comprises:
Wherein two first pillars are formed at the center of the drift region and two second pillars are formed at a side of the drift region.
상기 제 1 필라 및 제 2 필라를 형성하는 단계는,
상기 제 1 필라 및 제 2 필라 형성을 위해 상기 드리프트 영역 상부를 패터닝한 후 트렌치 에칭을 수행하는 것을 특징으로 하는 슈퍼 정션 MOSFET 제조방법.
12. The method of claim 11,
Wherein forming the first pillar and the second pillar comprises:
Wherein the upper portion of the drift region is patterned to form the first pillar and the second pillar, and then trench etching is performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160182704A KR101780436B1 (en) | 2016-12-29 | 2016-12-29 | Super-Junction MOSFET with Trench metal structure to improve dynamic characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160182704A KR101780436B1 (en) | 2016-12-29 | 2016-12-29 | Super-Junction MOSFET with Trench metal structure to improve dynamic characteristics |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101780436B1 true KR101780436B1 (en) | 2017-09-21 |
Family
ID=60034711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160182704A KR101780436B1 (en) | 2016-12-29 | 2016-12-29 | Super-Junction MOSFET with Trench metal structure to improve dynamic characteristics |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101780436B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220005827A (en) * | 2020-07-07 | 2022-01-14 | 현대모비스 주식회사 | Power semiconductor device and method of fabricating the same |
| US11830914B2 (en) | 2020-05-22 | 2023-11-28 | Hyundai Mobis Co., Ltd. | Power semiconductor device and method of fabricating the same |
-
2016
- 2016-12-29 KR KR1020160182704A patent/KR101780436B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11830914B2 (en) | 2020-05-22 | 2023-11-28 | Hyundai Mobis Co., Ltd. | Power semiconductor device and method of fabricating the same |
| KR20220005827A (en) * | 2020-07-07 | 2022-01-14 | 현대모비스 주식회사 | Power semiconductor device and method of fabricating the same |
| KR102369055B1 (en) * | 2020-07-07 | 2022-03-02 | 현대모비스 주식회사 | Power semiconductor device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8148748B2 (en) | Adjustable field effect rectifier | |
| JP5520215B2 (en) | Improved power switching transistor | |
| US9362393B2 (en) | Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device | |
| CN104299997B (en) | Charge compensation semiconductor device | |
| CN101794816B (en) | Semiconductor device | |
| JP5790214B2 (en) | Horizontal insulated gate bipolar transistor | |
| JP6154292B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US10872823B2 (en) | Device integrated with junction field effect transistor and method for manufacturing the same | |
| EP2232559B1 (en) | Adjustable field effect rectifier | |
| EP3509101A1 (en) | Device integrating a junction field effect transistor and manufacturing method therefor | |
| US10141455B2 (en) | Semiconductor device | |
| CN104916663A (en) | Semiconductor device | |
| CN107768443B (en) | Super junction device and manufacturing method thereof | |
| US20150263149A1 (en) | Semiconductor device | |
| KR101780436B1 (en) | Super-Junction MOSFET with Trench metal structure to improve dynamic characteristics | |
| KR20150061971A (en) | Power semiconductor device and method of manufacturing the same | |
| US9613951B2 (en) | Semiconductor device with diode | |
| KR101994728B1 (en) | Power semiconductor device | |
| CN109346508B (en) | Semiconductor structure with current path direction control function | |
| KR101870824B1 (en) | Power semiconductor device and method of fabricating the same | |
| CN112713182B (en) | Silicon carbide cellular level power integrated chip structure | |
| KR101870823B1 (en) | Power semiconductor device and method of fabricating the same | |
| CN111180511A (en) | Manufacturing method of integrated structure of insulated gate bipolar transistor and rectifier | |
| KR20150073607A (en) | Diode device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |