KR101756666B1 - Liquid crystal diplay device and manufacturing method of photo transistor substrate - Google Patents

Liquid crystal diplay device and manufacturing method of photo transistor substrate Download PDF

Info

Publication number
KR101756666B1
KR101756666B1 KR1020110031906A KR20110031906A KR101756666B1 KR 101756666 B1 KR101756666 B1 KR 101756666B1 KR 1020110031906 A KR1020110031906 A KR 1020110031906A KR 20110031906 A KR20110031906 A KR 20110031906A KR 101756666 B1 KR101756666 B1 KR 101756666B1
Authority
KR
South Korea
Prior art keywords
gate
optoelectronic
layer
lines
insulating layer
Prior art date
Application number
KR1020110031906A
Other languages
Korean (ko)
Other versions
KR20120114110A (en
Inventor
양준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110031906A priority Critical patent/KR101756666B1/en
Publication of KR20120114110A publication Critical patent/KR20120114110A/en
Application granted granted Critical
Publication of KR101756666B1 publication Critical patent/KR101756666B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 배선 간의 기생 커패시터들을 제거하며, 고속 구동이 가능한 액정 표시 장치 및 광학 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 본 발명에 따른 액정 표시 장치는 절연층으로 형성된 다수의 게이트 라인들과, 상기 다수의 게이트 라인과 서로 교차하도록 형성된 다수의 데이터 라인들과, 상기 게이트 라인들과 상기 데이터 라인들의 교차부마다 형성되며, 상기 게이트 라인들과 접속된 게이트부를 포함하는 광학 박막 트랜지스터와, 상기 게이트 라인들에 광전자 신호를 순차적으로 공급하는 광전자 스위칭부와, 상기 광전자 스위칭부에 게이트 전압을 공급하는 게이트 구동부와, 상기 광전자 스위칭부에 광전자 신호를 공급하는 광전자 신호 공급부를 포함하며, 상기 광전자 스위칭부는 게이트 구동부로부터의 게이트 전압에 따라 광전자 신호를 스위칭하여 광전자 신호를 게이트 라인에 순차적으로 공급하는 것을 특징으로 한다. The present invention relates to a liquid crystal display device and a method of manufacturing an optical thin film transistor substrate, which can remove parasitic capacitors between wirings, and which can perform high-speed driving. The liquid crystal display device according to the present invention comprises a plurality of gate lines formed of an insulating layer, An optical thin film transistor including a plurality of data lines formed to intersect with a plurality of gate lines and a gate portion formed at each intersection of the gate lines and the data lines and connected to the gate lines; A gate driver for supplying a gate voltage to the opto-electronic switching unit, and an optoelectronic signal supply unit for supplying optoelectronic signals to the opto-electronic switching unit, wherein the opto- According to the gate voltage from the driver, By switching the character signal is characterized by sequentially supplied to a photoelectric signal to a gate line.

Description

액정 표시 장치 및 광학 박막 트랜지스터 기판의 제조 방법{LIQUID CRYSTAL DIPLAY DEVICE AND MANUFACTURING METHOD OF PHOTO TRANSISTOR SUBSTRATE} BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device and an optical thin film transistor substrate manufacturing method,

본 발명은 액정 표시 장치 및 광학 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 특히 배선 간의 기생 커패시터들을 제거하며, 고속 구동이 가능한 액정표시장치 및 광학 박막 트랜지스터 기판의 제조 방법에 관한 것이다. The present invention relates to a liquid crystal display device and a method of manufacturing an optical thin film transistor substrate, and more particularly, to a liquid crystal display device capable of removing parasitic capacitors between wirings and performing high-speed driving, and a method of manufacturing an optical thin film transistor substrate.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 기판 및 칼러 필터 기판을 포함하는 액정 표시 패널과, 게이트 라인을 구동하기 위한 게이트 구동부와, 데이터 라인을 구동하기 위한 데이터 구동부를 포함한다. The liquid crystal display device displays an image by adjusting the light transmittance of liquid crystal having dielectric anisotropy using an electric field. Such a liquid crystal display device includes a liquid crystal display panel including a thin film transistor substrate and a color filter substrate bonded to each other, a gate driver for driving the gate line, and a data driver for driving the data line.

칼러 필터 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 화소 전극과 수직 전계를 이루는 공통 전극과, 그들 위에 액정 배향을 위해 도포된 상부 배향으로 구성된다.The color filter substrate is composed of a color filter for color implementation and a black matrix for preventing light leakage, a common electrode having a vertical electric field with the pixel electrode, and a top orientation applied thereon for liquid crystal alignment.

박막 트랜지스터 기판은 하부 기판 위에 게이트 절연막을 사이에 두고 교차하게 형성된 게이트 라인 및 데이터 라인과, 그 교차부마다 형성된 박막 트랜지스터(TFT)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극과, 그들 위에 도포된 하부 배향막을 포함한다. The thin film transistor substrate includes a gate line and a data line formed on a lower substrate so as to cross each other with a gate insulating film therebetween, a thin film transistor (TFT) formed at each intersection thereof, a pixel electrode formed in a pixel region provided therebetween, And an applied lower alignment layer.

상술한 바와 같이, 금속 재질로 형성된 게이트 라인과 데이터 라인은 게이트 절연막을 사이에 두고 교차하게 되는데 두 배선 간의 기생 커패시터가 발생되어 구동시 로드 증가 및 소비 전력이 증가하게 되는 문제점이 발생된다. 이에 따라, 차징(charging) 특성을 저하시키며, 고속 구동 등에 심각한 문제를 야기한다. 두 배선 간의 기생 커패시터를 해결하기 위해 층간 절연막의 두께를 증가시키거나 배선 폭을 증가시키게 되는데 이 경우 투과율이 저하되게 된다. As described above, a gate line and a data line formed of a metal material intersect with each other with a gate insulating film interposed therebetween. Parasitic capacitors are generated between two wirings, which causes a problem of increased load and power consumption during driving. As a result, the charging characteristics are degraded and serious problems such as high-speed driving are caused. In order to solve the parasitic capacitor between two wirings, the thickness of the interlayer insulating film is increased or the wiring width is increased. In this case, the transmittance is lowered.

본 발명은 상기 문제점을 해결하기 위해 창안된 것으로서, 층간 절연막의 두께나 배선 폭을 증가시키지 않아도 배선 간의 기생 커패시터들을 제거할 수 있으며, 고속 구동이 가능한 액정 표시 장치 및 광학 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been devised to solve the problems described above, and it is an object of the present invention to provide a liquid crystal display device capable of removing parasitic capacitors between wirings without increasing the thickness or wiring width of the interlayer insulating film, .

이를 위하여, 본 발명에 따른 액정 표시 장치는 절연층으로 형성된 다수의 게이트 라인들과, 상기 다수의 게이트 라인과 서로 교차하도록 형성된 다수의 데이터 라인들과, 상기 게이트 라인들과 상기 데이터 라인들의 교차부마다 형성되며, 상기 게이트 라인들과 접속된 게이트부를 포함하는 광학 박막 트랜지스터와, 상기 게이트 라인들에 광전자 신호를 순차적으로 공급하는 광전자 스위칭부와, 상기 광전자 스위칭부에 게이트 전압을 공급하는 게이트 구동부와, 상기 광전자 스위칭부에 광전자 신호를 공급하는 광전자 신호 공급부를 포함하며, 상기 광전자 스위칭부는 게이트 구동부로부터의 게이트 전압에 따라 광전자 신호를 스위칭하여 광전자 신호를 게이트 라인에 순차적으로 공급하는 것을 특징으로 한다. To this end, the liquid crystal display according to the present invention includes a plurality of gate lines formed of an insulating layer, a plurality of data lines formed to intersect with the plurality of gate lines, and a plurality of data lines crossing the gate lines and the data lines. And a gate connected to the gate lines, an optoelectronic switching unit sequentially supplying optoelectronic signals to the gate lines, a gate driver for supplying a gate voltage to the optoelectronic switching unit, And an optoelectronic signal supply unit for supplying optoelectronic signals to the optoelectronic switching unit. The optoelectronic switching unit switches the optoelectronic signal according to the gate voltage from the gate driver to sequentially supply the optoelectronic signal to the gate line.

여기서, 상기 광학 박막 트랜지스터는 기판 상에 상기 게이트 라인과 접속된 상기 게이트부와, 상기 게이트부가 노출되도록 게이트 컨택홀이 형성된 게이트 절연막과, 상기 게이트 컨택홀을 통해 상기 게이트부와 접속된 반도체층과, 상기 반도체층을 사이에 두고 서로 마주보도록 형성된 소스 및 드레인 전극과, 상기 드레인 전극과 화소 컨택홀을 통해 접속된 화소 전극을 포함하는 것을 특징으로 한다. The optical thin film transistor includes the gate portion connected to the gate line on a substrate, a gate insulating film having a gate contact hole formed therein to expose the gate portion, a semiconductor layer connected to the gate portion through the gate contact hole, Source and drain electrodes formed to face each other with the semiconductor layer therebetween, and a pixel electrode connected to the drain electrode through the pixel contact hole.

또한, 상기 게이트부는 상기 게이트 라인과 동일 재질로 동일층에 형성되는 것을 특징으로 한다. In addition, the gate portion is formed on the same layer with the same material as the gate line.

그리고, 상기 게이트부 및 상기 게이트 라인은 상기 게이트 절연막보다 높은 굴절률을 가지는 절연층의 재질로 형성되는 것을 특징으로 한다. The gate portion and the gate line are formed of an insulating layer having a higher refractive index than the gate insulating layer.

또한, 상기 반도체층은 상기 게이트부 및 상기 게이트 라인의 재질보다 높은 굴절률을 가지는 절연층의 재질로 형성되는 것을 특징으로 한다. The semiconductor layer is formed of an insulating layer having a higher refractive index than the material of the gate and the gate line.

그리고, 상기 게이트부 및 게이트 라인 하부에 외부로부터 광을 간섭을 방지하기 위해 광차단층을 형성하는 것을 특징으로 한다. A light blocking layer is formed under the gate and the gate line to prevent light from the outside.

또한, 상기 광전자 스위칭부는 다수의 광 스위치를 포함하며, 상기 광 스위치는 광의 위상차에 따라 상쇄간섭과 보강간섭이 일어나는 마흐-젠더 간섭계를 이용하여 상기 광전자 신호를 스위칭하는 것을 특징으로 한다. Also, the optoelectronic switching unit includes a plurality of optical switches, and the optical switch switches the optoelectronic signal using a Mach-Zehnder interferometer in which destructive interference and constructive interference occur depending on the phase difference of light.

여기서, 상기 광 스위치는 기판 상에 공통 전극층, 클래딩층, 코어층, 마흐-젠더 패턴부를 순차적으로 적층되며, 상기 마흐-젠더 패턴부는 상기 광전자 신호 공급부로부터 입력된 상기 광전자 신호를 제1 및 제2 경로로 분배하는 Y형 분배부와, 상기 Y형 분배부로부 갈라진 제1 경로와 제2 경로를 포함하는 본체부와, 상기 Y형 분배부로부터 분배된 상기 광전자 신호를 게이트 구동부의 게이트 게이트 전압에 따라 위상 반전시키는 위상 반전부와, 상기 제1 및 제2 경로로부터의 광전자 신호의 위상차 결합으로 게이트 라인으로 순차적으로 공급하는 Y형 결합부를 포함하는 것을 특징으로 한다. The optical switch includes a substrate, a common electrode layer, a cladding layer, a core layer, and a Mach-Zender pattern portion sequentially stacked on the substrate. The Mach-Zender pattern portion splits the photoelectric signal input from the photo- Type distributor, and a Y-type distributor for distributing the photoelectric signal distributed from the Y-type distributor to the gate gate voltage of the gate driver, And a Y-shaped coupler for sequentially supplying the signal to the gate line by phase-difference coupling of the photoelectric signals from the first and second paths.

본 발명에 따른 광학 박막 트랜지스터 기판의 제조 방법은 기판 상에 절연층으로 형성된 게이트부 및 게이트 라인을 포함하는 게이트 패턴을 형성하는 단계와, 상기 게이트부를 노출시키는 게이트 컨택홀을 포함하는 게이트 절연막을 형성하는 단계와, 상기 게이트 컨택홀을 통해 상기 게이트부와 접속하도록 반도체층을 형성하는 단계와, 상기 반도체층을 사이에 두고 마주보도록 소스 및 드레인 전극과, 상기 소스 전극과 접속된 데이터 라인을 포함하는 데이터 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다. A method of manufacturing an optical thin film transistor substrate according to the present invention includes: forming a gate pattern including a gate portion and a gate line formed as an insulating layer on a substrate; forming a gate insulating film including a gate contact hole exposing the gate portion Forming a semiconductor layer to be connected to the gate portion through the gate contact hole; a source line and a drain line to face each other with the semiconductor layer therebetween; and a data line connected to the source electrode And forming a data metal pattern.

여기서, 상기 게이트부 및 상기 게이트 라인은 상기 게이트 절연막보다 높은 굴절률을 가지는 절연층의 재질로 형성되는 것을 특징으로 한다. Here, the gate portion and the gate line are formed of an insulating layer having a higher refractive index than the gate insulating layer.

또한, 상기 반도체층은 상기 게이트부 및 상기 게이트 라인의 재질보다 높은 굴절률을 가지는 절연층의 재질로 형성되는 것을 특징으로 한다. The semiconductor layer is formed of an insulating layer having a higher refractive index than the material of the gate and the gate line.

그리고, 상기 게이트부 및 게이트 라인 하부에 외부로부터 광 간섭을 차단하기 위해 광차단층을 형성하는 것을 특징으로 한다. A light blocking layer is formed under the gate and the gate line in order to block light interference from the outside.

본 발명에 따른 액정표시장치 및 광학 박막 트랜지스터 기판은 게이트부 및 게이트 라인을 절연층으로 형성함으로써 게이트 라인과 데이터 라인 간의 기생 커패시터를 제거할 수 있다. 이에 따라, 게이트 라인이나 데이터 라인의 배선 폭을 넓게 하지 않아도 됨으로써 투과율이 감소되지 않으며, 게이트 라인 및 데이터 라인 사이의 층간 절연막의 두께를 증가시키지 않아도 된다. The liquid crystal display and the optical thin film transistor substrate according to the present invention can remove the parasitic capacitor between the gate line and the data line by forming the gate portion and the gate line as an insulating layer. As a result, the width of the gate line or the data line is not required to be widened, so that the transmittance is not reduced, and the thickness of the interlayer insulating film between the gate line and the data line is not increased.

또한, 본 발명은 광전자 신호를 이용하는 광에 의한 구동을 함으로써 480MHz의 고속 구동이 가능하며, 게이트 라인을 절연층으로 형성함으로써 게이트 라인과 데이터 라인 간의 기생 커패시터를 제거할 수 있어 라인 지연(Line delay) 현상 또한 급격히 감소시킬 수 있다.In addition, the present invention enables high-speed driving at 480 MHz by driving with light using an optoelectronic signal. By forming a gate line as an insulating layer, a parasitic capacitor between a gate line and a data line can be eliminated, The phenomenon can also be drastically reduced.

도 1은 본 발명의 제1 실시 예에 따른 액정 표시 장치에 대한 블록도이다.
도 2는 도 1에 도시된 각 구동부의 연결 관계를 설명하기 위한 평면도이다.
도 3은 도 2에 도시된 A영역 및 B영역에 따른 광학 박막 트랜지스터 기판을 나타낸 단면도이다.
도 4a 및 도 4b는 도 1에 도시된 광전자 스위칭부를 설명하기 위한 사시도들이다.
도 5a 내지 도 5f는 본 발명의 제1 실시 예에 따른 광학 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.
도 6은 본 발명의 제2 실시 예에 따른 액정 표시 장치의 광학 박막 트랜지스터 기판에 따른 단면도이다.
도 7a 내지 도 7f는 본 발명의 제2 실시 예에 따른 광학 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다. 1 is a block diagram of a liquid crystal display according to a first embodiment of the present invention.
FIG. 2 is a plan view for explaining the connection relationship of the driving units shown in FIG. 1;
3 is a cross-sectional view illustrating an optical thin film transistor substrate according to the A region and the B region shown in FIG.
4A and 4B are perspective views illustrating the optoelectronic switching unit shown in FIG.
5A to 5F are cross-sectional views illustrating a method of manufacturing an optical thin film transistor substrate according to a first embodiment of the present invention.
6 is a cross-sectional view of an optical thin film transistor substrate of a liquid crystal display according to a second embodiment of the present invention.
7A to 7F are cross-sectional views illustrating a method of manufacturing an optical thin film transistor substrate according to a second embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성 요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The configuration of the present invention and the operation and effect thereof will be clearly understood through the following detailed description. Before describing the present invention in detail, the same components are denoted by the same reference symbols as possible even if they are displayed on different drawings. In the case where it is judged that the gist of the present invention may be blurred to a known configuration, do.

이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 7f를 참조하여 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 1 to 7F.

도 1은 본 발명의 제1 실시 예에 따른 액정 표시 장치에 대한 블록도이고, 도 2는 도 1에 도시된 각 구동부의 연결 관계를 설명하기 위한 평면도이고, 도 3은 도 2에 도시된 A영역 및 B영역에 따른 광학 박막 트랜지스터 기판을 나타낸 단면도이다. FIG. 1 is a block diagram of a liquid crystal display device according to a first embodiment of the present invention. FIG. 2 is a plan view for explaining a connection relationship of the driving parts shown in FIG. 1, Sectional view showing an optical thin-film transistor substrate according to a region and a region B of FIG.

도 1 내지 도 3에 도시된 바와 같이 본 발명의 제1 실시 예에 따른 액정 표시 장치는 다수의 게이트 라인들(GL0 내지 GLn; 여기서, n은 양의 정수)과 다수의 데이터 라인들(DL1 내지 DLn)이 서로 교차하고, 그 교차로 정의되는 화소 영역들에 형성된 액정셀들 및 게이트 라인들(GL0 내지 GLn)과 데이터 라인들(DL1 내지 DLn)의 교차부마다 형성되어 각각의 액정셀(Clc)들을 구동하는 광학 박막 트랜지스터(TFT)를 포함하는 액정 표시 패널과, 데이터 라인들(DL1 내지 DLn)에 비디오 신호를 공급하는 데이터 구동부(100)와, 게이트 전압을 광전자 스위칭부(110)에 순차적으로 공급하는 게이트 구동부(122)와, 광전자 스위칭부(110)에 광전자 신호를 공급하는 광전자 신호 공급부(120)와, 게이트 구동부(122)로부터의 게이트 전압에 따라 광전자 신호를 스위칭하여 광전자 신호를 게이트 라인(GL0 내지 GLn)에 순차적으로 공급하는 광전자 스위칭부(Optoelectronic switching device)(110)를 포함한다. 1 to 3, the liquid crystal display according to the first embodiment of the present invention includes a plurality of gate lines GL0 to GLn (where n is a positive integer) and a plurality of data lines DL1 to DLn, DLn are formed at intersections of the liquid crystal cells and the gate lines GL0 to GLn and the data lines DL1 to DLn formed in the pixel regions defined by the intersections, A data driver 100 for supplying a video signal to the data lines DL1 to DLn, and a gate driver for sequentially applying a gate voltage to the opto-electronic switching unit 110 An optoelectronic signal supply unit 120 for supplying an optoelectronic signal to the optoelectronic switching unit 110 and an optoelectronic signal supply unit 120 for switching the optoelectronic signal according to the gate voltage from the gate driving unit 122, And an optoelectronic switching device 110 for sequentially supplying the signals to the lines GL0 to GLn.

액정 표시 패널은 컬러 필터 기판과 광학 박막 트랜지스터 기판이 합착된 구조로 형성된다. 컬러 필터 기판에는 상부 기판 상에 색상을 구현하기 위한 컬러필터, 인접한 화소들간의 광 간섭을 줄이기 위한 블랙 매트릭스 등이 포함된 컬러 필터 어레이가 형성된다. The liquid crystal display panel is formed in a structure in which the color filter substrate and the optical thin film transistor substrate are bonded together. The color filter substrate is formed with a color filter array including a color filter for realizing color on an upper substrate, a black matrix for reducing light interference between adjacent pixels, and the like.

광학 박막 트랜지스터 기판에는 게이트 라인들(GL0 내지 GLn)과 데이터 라인들(DL1 내지 DLn)이 서로 교차하도록 형성되며, 광학 박막 트랜지스터(TFT)가 형성된다. 게이트 라인들(GL0 내지 GLn)과 데이터 라인들(DL1 내지 DLn)의 교차부마다 형성된 광학 박막 트랜지스터들(TFT)은 각각 게이트 라인들(GL0 내지 GLn)로부터의 광전자 신호에 응답하여 데이터 라인들(DL1 내지 DLn)로부터 데이터 전압을 액정셀(Clc)의 화소 전극(148)에 공급한다. 액정셀(Clc)은 화소 전극(148)에 공급되는 데이터 전압과 공통 전극에 공급되는 공통 전압의 전위차로 충전되며, 이 전위차로 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량이 조절되게 된다. 공통 전극(미도시)은 액정셀(Clc)에 전계를 인가하는 방식에 따라 상부 기판 또는 하부 기판에 형성된다. 화소 전극(148)과 전단 게이트 라인(GL0 내지 GLn) 사이에는 액정셀(Clc)의 충전 전압을 한 프레임 동안 유지시키기 위한 스토리지 커패시터(Cst)가 형성된다. In the optical thin film transistor substrate, the gate lines GL0 to GLn and the data lines DL1 to DLn are formed so as to cross each other, and an optical thin film transistor TFT is formed. The optical thin film transistors TFT formed at each intersection of the gate lines GL0 to GLn and the data lines DL1 to DLn are connected to the data lines GL1 to GLn in response to the photoelectronsignal from the gate lines GL0 to GLn, DL1 to DLn to the pixel electrode 148 of the liquid crystal cell Clc. The liquid crystal cell Clc is charged with the potential difference between the data voltage supplied to the pixel electrode 148 and the common voltage supplied to the common electrode, and the light amount of the transmitted light changes as the arrangement of the liquid crystal molecules is changed by the electric field formed by this potential difference . A common electrode (not shown) is formed on the upper substrate or the lower substrate according to a method of applying an electric field to the liquid crystal cell Clc. A storage capacitor Cst is formed between the pixel electrode 148 and the front gate lines GL0 to GLn to hold the charging voltage of the liquid crystal cell Clc for one frame.

이러한, 광학 박막 트랜지스터(TFT)는 도 3에 도시된 바와 같이 게이트부(132), 소스 전극(142), 드레인 전극(144), 반도체층(136)을 구비한다. 소스 전극(142)은 데이터 라인(DL1 내지 DLn;140)으로부터 화소 신호가 공급되도록 데이터 라인(DL1 내지 DLn;140)과 접속된다. 드레인 전극(144)은 반도체층(136)을 사이에 두고 소스 전극(142)과 마주보도록 형성되어 데이터 라인(140)으로부터 화소 신호를 화소 전극(148)에 공급한다. The optical thin film transistor TFT has a gate portion 132, a source electrode 142, a drain electrode 144, and a semiconductor layer 136 as shown in FIG. The source electrode 142 is connected to the data lines DL1 to DLn 140 so that pixel signals are supplied from the data lines DL1 to DLn. The drain electrode 144 is formed to face the source electrode 142 with the semiconductor layer 136 interposed therebetween to supply a pixel signal from the data line 140 to the pixel electrode 148.

게이트부(132)는 게이트 라인(GL0 내지 GLn;134)으로부터의 광전자 신호가 공급되도록 게이트 라인(134)과 접속된다. 이러한, 게이트부(132)는 게이트 라인(134)과 동일 재질로 동일층에 형성되며, 게이트 절연막(138)보다 높은 굴절률을 가지는 절연층의 재질로 형성된다. 게이트부(132)는 게이트 절연막(138)의 게이트 컨택홀을 통해 반도체층(136)과 접속한다. 반도체층(136)은 게이트부(132) 및 게이트 라인(134)의 재질보다 높은 굴절률을 가지는 절연층의 재질로 형성된다. 이와 같이, 각 매질에 대한 굴절률의 크기는 게이트 절연막(138) < 게이트부(132) 및 게이트 라인(134) < 반도체층(136) 순으로 커진다. 이는, 광섬유에서 이용되는 전반사의 원리를 이용한 것이다. 광섬유는 굴절율이 높은 매질이 중심(코어;core)을 이루고, 주변(클래딩;clading)은 굴절률이 낮은 매질로 덮혀져 있다. 즉, 광섬유의 단면을 살펴보면, 중앙의 코어(core) 부분과 이를 둘러싼 클래딩(clading)이라는 부분이 이중 원기둥 모양을 하고 있다. The gate portion 132 is connected to the gate line 134 so that the photoelectric signal from the gate lines GL0 to GLn 134 is supplied. The gate portion 132 is formed of the same material as the gate line 134 and is formed on the same layer and is formed of an insulating layer having a higher refractive index than the gate insulating layer 138. The gate portion 132 is connected to the semiconductor layer 136 through the gate contact hole of the gate insulating film 138. The semiconductor layer 136 is formed of a material of an insulating layer having a refractive index higher than that of the gate portion 132 and the gate line 134. Thus, the magnitude of the refractive index for each medium becomes larger in the order of the gate insulating film 138 (the gate portion 132 and the gate line 134) and the semiconductor layer 136 in this order. This is based on the principle of total reflection used in the optical fiber. The optical fiber has a core with a high refractive index and a cladding with a low refractive index medium. That is, when looking at the cross-section of the optical fiber, the central core portion and the surrounding cladding portion have a double cylindrical shape.

전반사 원리는 굴절률이 서로 다른 두 가지 투명체의 경계면에서 빛이 입사하는 각도가 조건에 맞을 경우 빛의 완전반사가 일어나는 현상을 이용한 것이다. 다시 말하여, 코어의 매질의 굴절률이 클래딩의 매질의 굴절률보다 클 경우, 입사된 광은 코어의 매질 내에 갖혀 진행하게 된다. 이러한 특성을 본 발명에 따른 광학 박막 트랜지스터에 이용하였다. The total reflection principle is based on the phenomenon that when the angle of incidence of light at the interface between two transparent bodies having different refractive indices is matched with the condition, the complete reflection of light occurs. In other words, when the refractive index of the medium of the core is larger than the refractive index of the medium of the cladding, incident light propagates in the medium of the core. These characteristics were used in the optical thin film transistor according to the present invention.

전반사 원리에 따라, 본 발명은 게이트 라인(134)을 통해 게이트부(132)로 입력된 광전자 신호가 게이트부(132)에 갖혀 진행하게 되고, 게이트부(132)에 갖힌 광전자 신호는 반도체층(136)으로 진행되어 채널이 형성하게 된다. 이는, 반도체층(136)의 재질이 게이트부(132)의 재질보다 굴절률이 크기 때문에 광전자 신호가 반도체층(136)으로 진행되어 채널을 형성하게 된다. According to the total reflection principle, in the present invention, an optoelectronic signal input to the gate portion 132 through the gate line 134 is carried by the gate portion 132, and an optoelectronic signal embedded in the gate portion 132 is transmitted through the semiconductor layer 136 to form a channel. Since the material of the semiconductor layer 136 has a refractive index higher than that of the material of the gate 132, photoelectrons are transmitted to the semiconductor layer 136 to form a channel.

상술한 바와 같이 게이트 라인(134)은 도 3에 도시된 바와 같이 절연층으로 형성되므로 게이트 라인(134)과 데이터 라인(140)이 교차하는 영역(B)에는 기생 커패시터가 발생되지 않는다. 즉, 종래에는 게이트 라인이 도전성 전극 재질로 형성되며, 데이터 라인도 도전성 전극 재질로 형성되어 게이트 절연막을 사이에 두고 서로 오버랩되어 형성된다. 이에 따라, 게이트 라인과 데이터 라인 배선 간의 기생 커패시터가 발생되었지만, 본 발명에 따른 게이트 라인(134)은 절연층으로 형성되므로 게이트 라인(134)과 데이터 라인(140) 간의 기생 커패시터가 발생되지 않는다. As described above, since the gate line 134 is formed as an insulating layer as shown in FIG. 3, parasitic capacitors are not generated in the region B where the gate line 134 and the data line 140 intersect. That is, conventionally, the gate line is formed of a conductive electrode material, and the data line is formed of a conductive electrode material and overlapped with each other with a gate insulating film interposed therebetween. Accordingly, a parasitic capacitor is generated between the gate line 134 and the data line 140. However, since the gate line 134 according to the present invention is formed of an insulating layer, a parasitic capacitor is not generated between the gate line 134 and the data line 140. [

한편, 게이트부(132) 및 게이트 라인(134)을 절연층으로 형성된 것을 예로 들어 설명하였지만, 데이터 라인(140)를 절연층으로 형성할 수 있으므로 이는 사용자에 필요에 따라 변경할 수 있다. The gate line 132 and the gate line 134 are formed as an insulating layer. However, since the data line 140 can be formed as an insulating layer, the gate line 132 and the gate line 134 can be changed as needed by the user.

데이터 구동부(100)는 액정 표시 패널의 데이터 라인(DL1 내지 DLn;140)을 구동한다. 데이터 구동부(100)는 타이밍 컨트롤러(미도시)로부터 공급되는 디지털 비디오 데이터를 아날로그 감마보상 전압, 즉 데이터 전압으로 변환하여 광전자 스위칭부(110)에 의해 게이트 라인(GL0 내지 GLn)에 광전자 신호가 공급될 때마다 데이터 라인(DL1 내지 DLn)으로 공급한다. The data driver 100 drives the data lines DL1 to DLn 140 of the liquid crystal display panel. The data driver 100 converts the digital video data supplied from the timing controller (not shown) into an analog gamma compensation voltage, that is, a data voltage, and supplies the optoelectronic signal to the gate lines GL0 through GLn by the optoelectronic switching unit 110 To the data lines DL1 to DLn.

게이트 구동부(122)는 광전자 스위칭부(110)에 순차적으로 게이트 전압을 공급한다. 게이트 구동부(122)는 전원부(미도시)로부터 게이트 전압을 다수의 게이트 라인들(GL0 내지 GLn)과 접속된 다수의 광 스위치(110-0~110-n)에 순차적으로 공급한다. The gate driver 122 sequentially supplies a gate voltage to the optoelectronic switching unit 110. The gate driver 122 sequentially supplies the gate voltage from the power supply unit (not shown) to the plurality of optical switches 110-0 to 110-n connected to the plurality of gate lines GL0 to GLn.

구체적으로, 게이트 구동부(122)는 게이트 전압을 다수의 광 스위치(110-0~110-n)에 공급하기 위해 다수의 광 스위치(110-0~110-n)와 각각 접속된 다수의 게이트 전압 공급라인(GVL0 내지 GVLn)을 포함한다. 이에 따라, 게이트 구동부(122)로부터 게이트 전압은 다수의 게이트 전압 공급라인(GVL0 내지 GVLn)을 통해 순차적으로 다수의 광 스위치(110-0~110-n)에 공급된다. 도 1에 도시된 바와 같이, 더미 게이트 전압 공급라인(GVL0)은 더미 광 스위치(110-0)와 접속되어 더미 광 스위치(110-0)에 게이트 전압을 공급하며, 제1 게이트 전압 공급라인(GVL1)은 제1 광 스위치(110-1)와 접속되어 제1 광 스위치(110-1)에 게이트 전압을 공급하며, 제2 게이트 전압 공급라인(GVL2)은 제2 광 스위치(110-2)와 접속되어 제2 광 스위치(110-2)에 게이트 전압을 공급하며, 제n 게이트 전압 공급라인(GVLn)은 제n 광 스위치(110-n)와 접속되어 게이트 전압을 공급한다. More specifically, the gate driver 122 supplies a plurality of gate voltages to the plurality of optical switches 110-0 to 110-n, And supply lines GVL0 to GVLn. Accordingly, the gate voltage from the gate driver 122 is sequentially supplied to the plurality of optical switches 110-0 to 110-n through the plurality of gate voltage supply lines GVL0 to GVLn. 1, the dummy gate voltage supply line GVL0 is connected to the dummy optical switch 110-0 to supply the gate voltage to the dummy optical switch 110-0, and the first gate voltage supply line GVL1 is connected to the first optical switch 110-1 to supply the gate voltage to the first optical switch 110-1 and the second gate voltage supply line GVL2 is connected to the second optical switch 110-2, And supplies the gate voltage to the second optical switch 110-2. The n-th gate voltage supply line GVLn is connected to the n-th optical switch 110-n to supply the gate voltage.

광전자 신호 공급부(120)는 광전자 스위칭부(110)에 광전자 신호를 공급한다. 광전자 신호 공급부(120)는 광전자 신호를 다수의 광 스위치(110-0 내지 110-n)에 공급하기 위해 다수의 광 스위치(110-0 내지 110-n)와 접속된 다수의 광전자 신호공급라인(OPL0 내지 OPLn)을 포함한다. 이에 따라, 광전자 신호 공급부(120)로부터의 광전자 신호는 다수의 광전자 신호공급라인(OPL0 내지 OPLn)을 통해 다수의 광 스위치(110-0 내지 110-n)에 공급된다. 도 1에 도시된 바와 같이, 더미 광전자 신호공급라인(OPL0)은 더미 광 스위치(110-0)와 접속되어 더미 광 스위치(110-0)에 광전자 신호를 공급하며, 제1 광전자 신호공급라인(OPL1)은 제1 광 스위치(110-1)와 접속되어 제1 광 스위치(110-1)에 광전자 신호를 공급하며, 제2 광전자 신호공급라인(OPL2)은 제2 광 스위치(110-2)와 접속되어 제2 광 스위치(110-2)에 광전자 신호를 공급하며, 제n 광전자 신호공급라인(OPLn)은 제n 광 스위치(110-n)와 접속되어 제n 광 스위치(110-n)에 광전자 신호를 공급한다. The optoelectronic signal supply unit 120 supplies the optoelectronic signal to the optoelectronic switching unit 110. The optoelectronic signal supply unit 120 includes a plurality of optoelectronic signal supply lines (not shown) connected to a plurality of optical switches 110-0 to 110-n for supplying optoelectronic signals to the plurality of optical switches 110-0 to 110- OPL0 through OPLn. Accordingly, the photoelectronic signal from the photoelectric signal supply unit 120 is supplied to the plurality of optical switches 110-0 to 110-n through the plurality of photoelectric signal supply lines OPL0 to OPLn. 1, the dummy photoelectric signal supply line OPL0 is connected to the dummy optical switch 110-0 to supply an optoelectronic signal to the dummy optical switch 110-0, and a first optoelectronic signal supply line OPL1 is connected to the first optical switch 110-1 to supply the optoelectronic signal to the first optical switch 110-1 and the second optoelectronic signal supply line OPL2 is connected to the second optical switch 110-2, And the n-th photoelectric signal supply line OPLn is connected to the n-th optical switch 110-n to supply the photoelectric signal to the n-th optical switch 110-n, Lt; / RTI &gt;

광전자 스위칭부(110)는 게이트 구동부(122)으로부터의 게이트 전압에 따라 광전자 신호를 스위칭하여 광전자 신호를 게이트 라인(GL0 내지 GLn)에 순차적으로 공급한다. 이러한, 광전자 스위칭부(110)는 다수의 광 스위치(110-0~110-n)를 포함하며, 다수의 광 스위치(110-0~110-n)는 예를 들어 마흐-젠더 간섭계(Mach-Zehnder Interferometric;MZI)를 이용하여 광전자 신호를 스위칭한다. 이때, 다수의 광 스위치(110-0~110-n)는 마흐-젠더 간섭계를 이용한 광 스위치 외에 사용자 필요에 따라 변경될 수 있으며, 이에 한정하지 않는다. 본 발명은 예를 들어 광전자 스위칭부를 마흐-젠더 간섭계를 이용한 것을 예로 들어 설명하지만, 광전자 신호를 스위칭할 수 있는 스위칭부면 가능하다. The optoelectronic switching unit 110 switches the optoelectronic signal according to the gate voltage from the gate driver 122 to sequentially supply the optoelectronic signal to the gate lines GL0 to GLn. The optoelectronic switching unit 110 includes a plurality of optical switches 110-0 to 110-n and the plurality of optical switches 110-0 to 110-n are, for example, Mach- Zehnder Interferometric (MZI) to switch optoelectronic signals. At this time, the plurality of optical switches 110-0 to 110-n may be changed according to the user's needs other than the optical switch using the Mach-Zehnder interferometer, but the present invention is not limited thereto. For example, the present invention uses a Mach-Zehnder interferometer as an example of the optoelectronic switching unit, but it is also possible to switch the optoelectronic signal.

다수의 광 스위치(110-0~110-n)는 전계에 의해 온/오프하며, 도 4a 및 도 4b에 도시된 바와 같이 기판(130) 상에 공통 전극층(210), 클래딩층(212), 코어층(214), 마흐-젠더 패턴부(112,114,116,118)를 포함한다. 마흐-젠더 패턴부(112,114,116,118)는 광전자 신호 공급부(120)로부터 입력된 광전자 신호를 제1 및 제2 경로로 분배하는 Y형 분배부(112)와, Y형 분배부(112)로부 갈라진 제1 경로와 제2 경로를 포함하는 본체부(118)와, Y형 분배부(112)로부터 분배된 광전자 신호를 게이트 구동부(22)의 게이트 전압에 따라 위상 반전시키는 위상 반전부(116)와, 제1 및 제2 경로로부터의 광전자 신호를 결합하여 게이트 라인(GL0 내지 GLn)으로 순차적으로 공급하는 Y형 결합부(114)를 포함한다. 이를 이용한 게이트 라인의 구동 방법을 도 4a 및 도 4b를 결부하여 설명하기로 한다. The plurality of optical switches 110-0 to 110-n are turned on and off by an electric field. The common electrode layer 210, the cladding layer 212, A core layer 214, and Mach-Zender pattern portions 112, 114, 116, The Mach-Zender pattern units 112, 114, 116 and 118 include a Y-shaped distributor 112 for distributing the optoelectronic signals input from the opto-electronic signal supplier 120 to the first and second paths, A phase inverting unit 116 for inverting the phase of the photoelectronsignal distributed from the Y-type distributing unit 112 according to the gate voltage of the gate driving unit 22, And a Y-shaped coupler 114 for coupling photoelectronic signals from the first and second paths and sequentially supplying them to the gate lines GL0 to GLn. A method of driving a gate line using the above method will be described with reference to FIGS. 4A and 4B. FIG.

우선, 도 4a를 참조하면, 게이트 구동부(122)의 게이트 전압 공급라인(GVL0 내지 GVLn)을 통해 위상 반전부(116)로 게이트 전압이 인가된 경우를 설명하기로 한다. 광전자 신호 공급부(120)로부터의 광전자 신호는 Y형 분배부(112)를 통해 제1 및 제2 경로로 분배된다. 제1 경로로 분배된 광전자 신호는 Y형 결합부(114)로 진행되며, 제2 경로로 분배된 광전자 신호는 위상 반전부(116)에 의해 위상이 반전되어 Y형 결합부(114)로 진행된다. 게이트 구동부(122)을 통해 게이트 전압이 위상 반전부(116)로 인가되면, 공통 전극층(210)의 전압과 전계가 이루지면서 Y형 분배부(112)로부터 입력된 광전자 신호의 위상을 반전시킨다. 이에 따라, 제1 경로로부터의 광전자 신호와 제2 경로로부터 위상이 반전된 광전자 신호가 결합하여 광전자 신호가 상쇄되어 게이트 라인(GL0 내지 GLn)으로 출력되는 광전자 신호는 없다. First, referring to FIG. 4A, a case where a gate voltage is applied to the phase inverter 116 through gate voltage supply lines (GVL0 to GVLn) of the gate driver 122 will be described. The optoelectronic signal from the optoelectronic signal supply 120 is distributed to the first and second paths through the Y-shaped distributor 112. [ The optoelectronic signal distributed to the first path proceeds to the Y-shaped coupler 114. The photoelectronsignal distributed to the second path is inverted in phase by the phase inverting unit 116 and proceeds to the Y-shaped coupler 114 do. When the gate voltage is applied to the phase inverting unit 116 through the gate driving unit 122, the voltage of the common electrode layer 210 and the electric field are inverted, and the phase of the optoelectronic signal input from the Y-type distributor 112 is inverted. Thereby, there is no optoelectronic signal in which the optoelectronic signal from the first path is combined with the optoelectronic signal whose phase is inverted from the second path, so that the optoelectronic signal is canceled and outputted to the gate lines GL0 to GLn.

또한, 도 4b를 참조하면, 게이트 구동부(122)의 게이트 전압 공급라인(GVL0 내지 GVLn)을 통해 위상반전부(116)로 게이트 전압이 인가되지 않는 경우를 설명하기로 한다. 광전자 신호 공급부(120)로부터의 광전자 신호를 Y형 분배부(112)를 통해 제1 및 제2 경로로 분배된다. 제1 경로로 분배된 광전자 신호는 Y형 결합부(114)로 진행되며, 제2 경로로 분배된 광전자 신호도 Y형 결합부(114)로 진행된다. 이는, 게이트 구동부(122)로부터 게이트 전압이 위상 반전부(116)로 인가되지 않았기 때문에, 공통 전극층(210) 간의 전계가 이루어지지 않게 되어 Y형 분배부(112)로부터 입력된 광전자 신호의 위상이 Y형 결합부(114)로 그대로 출력하게 된다. 즉, 위상 반전부(116)로 게이트 전압이 인가되지 않았으므로 광전자 신호는 위상이 반전되지 않는다. 이에 따라, 제1 경로로부터의 광전자 신호와 제2 경로로부터의 광전자 신호가 결합하여 게이트 라인(GL0 내지 GLn)으로 출력된다. 4B, the case where no gate voltage is applied to the phase inverting unit 116 through the gate voltage supply lines GVL0 to GVLn of the gate driver 122 will be described. And the photoelectric signal from the optoelectronic signal supply unit 120 is distributed to the first and second paths through the Y-shaped distributor 112. [ The photoelectronsignal distributed to the first path proceeds to the Y-shaped coupler 114 and the photoelectronsignal distributed to the second path proceeds to the Y-shaped coupler 114. FIG. This is because the gate voltage from the gate driver 122 is not applied to the phase inverting unit 116 so that the electric field between the common electrode layers 210 is not formed and the phase of the photoelectric signal input from the Y- Type coupling unit 114 as it is. That is, since the gate voltage is not applied to the phase inverting unit 116, the phase of the optoelectronic signal is not reversed. Accordingly, the photoelectronic signal from the first path and the photoelectronic signal from the second path are combined and output to the gate lines GL0 to GLn.

이와 같이, 광 스위치(110-0 내지 110-n)는 광의 위상차에 따라 상쇄간섭과 보강간섭이 일어나며, 이를 이용하여 게이트 라인(GL0 내지 GLn)에 광전자 신호를 순차적으로 공급한다. 상술한 공통 전극층(210)은 도전성 전극층으로 형성되며, 클래딩층(212)과 코어층(214)은 서로 다른 굴절률은 가지는 절연층으로 형성되며, 코어층(214)은 클래딩층(212)의 굴절률보다 큰 매질의 절연층으로 형성된다. 예를 들어, 클래딩층(212)은 SiO2으로 형성될 수 있으며, 코어층(214)은 SiNx으로 형성될 수 있으며, 이에 한정하지 않는다. 마흐-젠더 패턴부(112,114,116,118)는 코어층(214)으로부터 포토레지스트 공정 및 식각 공정을 통해 패터닝되어 형성된다. 또한, 위상 반전부(116)는 도전성 금속 재질로 형성되어 포토레지스트 공정 및 식각 공정을 통해 패터닝되어 형성된다. As described above, the optical switches 110-0 to 110-n generate destructive interference and constructive interference according to the phase difference of light, and sequentially supply the optoelectronic signals to the gate lines GL0 to GLn. The cladding layer 212 and the core layer 214 are formed of an insulating layer having different refractive indexes and the core layer 214 is formed of a material having a refractive index of the cladding layer 212 Is formed of an insulating layer of a larger medium. For example, the cladding layer 212 may be formed of SiO 2 , and the core layer 214 may be formed of SiN x, but is not limited thereto. The mask-gender pattern portions 112, 114, 116 and 118 are formed by patterning from the core layer 214 through a photoresist process and an etching process. In addition, the phase inverting unit 116 is formed of a conductive metal material and patterned through a photoresist process and an etching process.

상술한 바와 같이, 도 3에 도시된 바와 같이 본 발명은 광전자 신호를 이용하는 광에 의한 구동을 함으로써 480MHz의 고속 구동이 가능하며, 게이트 라인(134)을 절연층으로 형성함으로써 게이트 라인(134)과 데이터 라인(140) 간의 기생 커패시터를 제거할 수 있어 라인 지연(Line delay) 현상 또한 급격히 감소시킬 수 있다. 3, the present invention can be driven at a high speed of 480 MHz by driving with light using an optoelectronic signal. By forming the gate line 134 as an insulating layer, the gate line 134, The parasitic capacitor between the data lines 140 can be removed, and the line delay phenomenon can be rapidly reduced.

도 5a 내지 도 5f는 본 발명의 제1 실시 예에 따른 광학 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다. 5A to 5F are cross-sectional views illustrating a method of manufacturing an optical thin film transistor substrate according to a first embodiment of the present invention.

도 5a를 참조하면, 하부 기판(130) 상에 게이트부(132) 및 게이트 라인(134)을 포함하는 게이트 패턴이 형성된다. Referring to FIG. 5A, a gate pattern including a gate portion 132 and a gate line 134 is formed on a lower substrate 130.

구체적으로, 하부 기판(130) 상에 CVD, PECVD 등의 방법으로 절연층이 형성된다. 절연층으로는 투명한 무기 절연 물질로 형성할 수 있으며, 게이트 절연막(138)보다 굴절률이 높은 절연층의 재질로 형성된다. 이 절연층은 포토리소그래피 공정 및 식각 공정에 의해 패터닝됨으로써 게이트부(132) 및 게이트 라인(134)을 포함하는 게이트 패턴이 형성된다. Specifically, an insulating layer is formed on the lower substrate 130 by CVD, PECVD, or the like. The insulating layer may be formed of a transparent inorganic insulating material, and may be formed of an insulating layer having a higher refractive index than the gate insulating layer 138. The insulating layer is patterned by a photolithography process and an etching process to form a gate pattern including the gate portion 132 and the gate line 134.

도 5b를 참조하면, 게이트 패턴이 형성된 하부 기판(130) 상에 게이트 컨택홀을 포함하는 게이트 절연막(138)이 형성된다. Referring to FIG. 5B, a gate insulating layer 138 including a gate contact hole is formed on a lower substrate 130 on which a gate pattern is formed.

구체적으로, 게이트 패턴이 형성된 하부 기판(130) 상에 CVD, PECVD 등의 방법으로 절연층이 형성된다. 절연층으로는 투명한 무기 절연 물질로 형성되며, 게이트부(132) 및 게이트 라인(134)의 재질보다 굴절률이 낮은 절연층의 재질로 형성된다. 예를 들어, 게이트 절연막은 1.5 이하의 굴절률을 가지는 이산화 실리콘(SiO2)으로 형성할 수 있으며, 게이트부 및 게이트 라인은 1.6~2.9의 범위의 굴절률을 가지는 질화 실리콘(SiNx)으로 형성될 수 있다. 이 절연층은 포토리소그래피 공정 및 식각 공정에 의해 패터닝됨으로써 게이트부(132)가 노출된 게이트 컨택홀이 형성된다. Specifically, an insulating layer is formed on the lower substrate 130 on which the gate pattern is formed by CVD, PECVD, or the like. The insulating layer is formed of a transparent inorganic insulating material and is made of an insulating layer material having a lower refractive index than the material of the gate portion 132 and the gate line 134. For example, the gate insulating film may be formed of silicon dioxide (SiO 2 ) having a refractive index of 1.5 or less, and the gate portion and the gate line may be formed of silicon nitride (SiN x) having a refractive index ranging from 1.6 to 2.9 . This insulating layer is patterned by a photolithography process and an etching process, thereby forming a gate contact hole in which the gate portion 132 is exposed.

도 5c를 참조하면, 게이트 컨택홀을 통해 게이트부(132)와 접속하도록 반도체층(136)이 형성된다. Referring to FIG. 5C, a semiconductor layer 136 is formed to connect with the gate portion 132 through a gate contact hole.

구체적으로, 게이트 컨택홀이 형성된 게이트 절연막(138) 상에 CVD, PECVD 등의 방법으로 절연층이 형성된다. 절연층으로는 투명한 무기 절연 물질로 형성되며, 게이트부(132) 및 게이트 라인(134)의 재질보다 굴절률이 높은 절연층의 재질로 형성된다. 이 절연층은 포토리소그래피 공정 및 식각 공정에 의해 패터닝됨으로써 반도체층(136)이 형성된다. Specifically, an insulating layer is formed on the gate insulating film 138 on which the gate contact hole is formed by CVD, PECVD, or the like. The insulating layer is formed of a transparent inorganic insulating material and is formed of an insulating layer material having a higher refractive index than the material of the gate portion 132 and the gate line 134. The insulating layer is patterned by a photolithography process and an etching process, thereby forming a semiconductor layer 136. [

도 5d를 참조하면, 반도체층(136)이 형성된 하부 기판(130) 상에 소스 전극(142), 드레인 전극(144), 데이터 라인(140)을 포함하는 데이터 금속 패턴이 형성된다. Referring to FIG. 5D, a data metal pattern including a source electrode 142, a drain electrode 144, and a data line 140 is formed on a lower substrate 130 on which a semiconductor layer 136 is formed.

구체적으로, 반도체층(136)이 형성된 하부 기판(130) 상에 스퍼터링 방법으로 도전성 금속층이 형성된다. 도전성 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등으로 형성될 수 있다. 이러한, 도전성 금속층은 포토리소그래피 공정 및 식각 공정에 의해 패터닝됨으로써 소스 및 드레인 전극(142,144)과 데이터 라인(140)이 형성된다. Specifically, a conductive metal layer is formed on the lower substrate 130 on which the semiconductor layer 136 is formed by a sputtering method. The conductive metal layer may be formed of Mo, Ti, Cu, AlNd, Al, Cr, Mo alloy, Cu alloy, Al alloy, or the like. The conductive metal layer is patterned by photolithography and etching so that the source and drain electrodes 142 and 144 and the data line 140 are formed.

도 5e를 참조하면, 데이터 금속 패턴이 형성된 하부 기판(130) 상에 화소 컨택홀(146)이 포함된 보호막(150)이 형성된다. Referring to FIG. 5E, a passivation layer 150 including a pixel contact hole 146 is formed on a lower substrate 130 on which a data metal pattern is formed.

구체적으로, 데이터 금속 패턴이 형성된 하부 기판(130) 상에 CVD, PECVD 등의 방법으로 보호막(150)이 형성된다. 보호막(150)으로는 무기 절연 물질 또는 유기 절연 물질로 형성될 수 있다. 이 보호막(150)은 포토리소그래피 공정 및 식각 공정에 의해 패터닝됨으로써 드레인 전극(144)이 노출된 화소 컨택홀(146)이 형성된다. Specifically, the protective film 150 is formed on the lower substrate 130 on which the data metal pattern is formed by CVD, PECVD, or the like. The protective layer 150 may be formed of an inorganic insulating material or an organic insulating material. The protective film 150 is patterned by a photolithography process and an etching process, thereby forming a pixel contact hole 146 in which the drain electrode 144 is exposed.

도 5f를 참조하면, 화소 컨택홀(146)을 통해 드레인 전극(144)과 접속된 화소 전극(148)이 형성된다. Referring to FIG. 5F, the pixel electrode 148 connected to the drain electrode 144 through the pixel contact hole 146 is formed.

구체적으로, 화소 컨택홀(146)이 포함된 보호막(150) 상에 스퍼터링 방법으로 투명 도전층이 형성된다. 투명 도전층으로는 틴 옥사이드(Tin Oxide : TO), 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO),인듐 틴 징크 옥사이드(Indium Tin Zind Oxide : ITZO) 등이 이용된다. 이 투명 도전층이 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 화소 컨택홀(146)을 통해 드레인 전극(144)과 접속된 화소 전극(148)이 형성된다. Specifically, a transparent conductive layer is formed on the protective film 150 including the pixel contact hole 146 by a sputtering method. As the transparent conductive layer, a transparent conductive layer such as tin oxide (TO), indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO) . The transparent conductive layer is patterned by a photolithography process and an etching process to form the pixel electrode 148 connected to the drain electrode 144 through the pixel contact hole 146.

도 6은 본 발명의 제2 실시 예에 따른 액정표시장치의 광학 박막 트랜지스터 기판을 나타낸 단면도이다. 6 is a cross-sectional view illustrating an optical thin film transistor substrate of a liquid crystal display device according to a second embodiment of the present invention.

본 발명의 제2 실시 예에 따른 액정표시장치는 본 발명의 제1 실시 예에 따른 액정표시장치 중 광학 박막 트랜지스터 기판을 제외하고 동일한 구성 요소 및 효과를 가짐으로 생략하기로 한다. The liquid crystal display device according to the second embodiment of the present invention has the same components and effects as those of the liquid crystal display device according to the first embodiment of the present invention except for the optical thin film transistor substrate.

광학 박막 트랜지스터 기판은 도 6에 도시된 바와 같이 하부 기판(130) 상에 게이트부(132), 소스 전극(142), 드레인 전극(144), 반도체층(136), 광차단층(132a,134a)을 구비한다. 소스 전극(142)은 데이터 라인(140)으로부터 화소 신호가 공급되도록 데이터 라인(140)과 접속된다. 드레인 전극(144)은 반도체층(136)을 사이에 두고 소스 전극(142)과 마주보도록 형성되어 데이터 라인(140)으로부터 화소 신호를 화소 전극(148)에 공급한다. 6, the optical thin film transistor substrate includes a gate portion 132, a source electrode 142, a drain electrode 144, a semiconductor layer 136, a light blocking layer 132a and 134a on a lower substrate 130, Respectively. The source electrode 142 is connected to the data line 140 so that the pixel signal is supplied from the data line 140. The drain electrode 144 is formed to face the source electrode 142 with the semiconductor layer 136 interposed therebetween to supply a pixel signal from the data line 140 to the pixel electrode 148.

게이트부(132)는 게이트 라인(134)으로부터의 광전자 신호가 공급되도록 게이트 라인(134)과 접속된다. 이러한, 게이트부(132)는 게이트 라인(134)과 동일 재질로 동일층에 형성되며, 게이트 절연막(138)보다 높은 굴절률을 가지는 절연층의 재질로 형성된다. 게이트부(132)는 게이트 절연막(138)의 게이트 컨택홀을 통해 반도체층(136)과 접속한다. 반도체층(136)은 게이트부(132) 및 게이트 라인(134)의 재질보다 높은 굴절률을 가지는 절연층의 재질로 형성된다. 이와 같이, 각 매질에 대한 굴절률의 크기는 게이트 절연막(138) < 게이트부(132) 및 게이트 라인(134) < 반도체층(136) 순으로 커진다. The gate portion 132 is connected to the gate line 134 so that the photoelectric signal from the gate line 134 is supplied. The gate portion 132 is formed of the same material as the gate line 134 and is formed on the same layer and is formed of an insulating layer having a higher refractive index than the gate insulating layer 138. The gate portion 132 is connected to the semiconductor layer 136 through the gate contact hole of the gate insulating film 138. The semiconductor layer 136 is formed of a material of an insulating layer having a refractive index higher than that of the gate portion 132 and the gate line 134. Thus, the magnitude of the refractive index for each medium becomes larger in the order of the gate insulating film 138 (the gate portion 132 and the gate line 134) and the semiconductor layer 136 in this order.

또한, 게이트부(132) 및 게이트 라인(134) 하부에 광차단층(132a,134a)이 형성된다. 광차단층(132a,134a)은 게이트부(132) 및 게이트 라인(134)에 공급되는 광전자 신호가 외부의 광(예로 들어 하부로부터 백라이트 유닛으로부터 출사되는 광)으로부터 간섭받지 않도록 방지한다. 이에 따라, 광차단층(132a,134a)은 게이트부(132) 및 게이트 라인(134)에 외부로부터 광을 간섭받지 않기 위해 게이트부(132)의 하부 및 게이트 라인(134) 하부에 블랙 수지층 또는 금속 재질로 형성된다. 이는, 광차단층(132a,134a)은 게이트부 및 게이트 라인 하부에 형성됨으로써 하부로부터 입사되는 광을 반사하거나 차단할 수 있다. Further, light blocking layers 132a and 134a are formed under the gate portion 132 and the gate line 134. [ The light blocking layers 132a and 134a prevent the photoelectric signal supplied to the gate portion 132 and the gate line 134 from being interfered with from outside light (for example, light emitted from the backlight unit from below). Accordingly, the light blocking layers 132a and 134a are formed on the lower portion of the gate portion 132 and the lower portion of the gate line 134 in order to prevent the gate portion 132 and the gate line 134 from being interfered with light from the outside, It is made of metal. This is because the light blocking layers 132a and 134a are formed under the gate and gate lines to reflect or block light incident from below.

도 7a 내지 도 7f는 본 발명의 제2 실시 예에 따른 광학 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다. 7A to 7F are cross-sectional views illustrating a method of manufacturing an optical thin film transistor substrate according to a second embodiment of the present invention.

도 7a를 참조하면, 하부 기판(130) 상에 게이트부(132) 및 게이트 라인(134)을 포함하는 게이트 패턴 및 광차단층(132a,134a)이 형성된다. Referring to FIG. 7A, a gate pattern and a light blocking layer 132a, 134a including a gate portion 132 and a gate line 134 are formed on a lower substrate 130. FIG.

구체적으로, 하부 기판(130) 상에 광차단층, 절연막층이 순차적으로 형성된다. 광차단층은 블랙 수지 또는 불투명한 금속 재질로 형성될 수 있으며, 절연층으로는 투명한 무기 절연 물질로 형성할 수 있으며, 게이트 절연막보다 굴절률이 높은 절연층의 재질로 형성된다. 이 광차단층 및 절연층은 포토리소그래피 공정 및 식각 공정에 의해 패터닝됨으로써 게이트부(132) 및 게이트 라인(134)을 포함하는 게이트 패턴 및 광차단층(132a,134a)이 형성된다. 도 7a에 도시된 바와 같이, 광차단층(132a,134a)은 게이트부(132) 및 게이트 라인(134)의 하부에 형성된다. Specifically, a light blocking layer and an insulating film layer are sequentially formed on the lower substrate 130. The light blocking layer may be formed of a black resin or an opaque metal. The insulating layer may be formed of a transparent inorganic insulating material. The insulating layer may be formed of an insulating layer having a refractive index higher than that of the gate insulating layer. The light blocking layer and the insulating layer are patterned by a photolithography process and an etching process, so that a gate pattern and a light blocking layer 132a, 134a including the gate portion 132 and the gate line 134 are formed. As shown in FIG. 7A, the light blocking layers 132a and 134a are formed under the gate portion 132 and the gate line 134. FIG.

도 7b 내지 도 7f는 본 발명의 제1 실시 예에 따른 광학 박막 트랜지스터 기판의 제조 방법과 동일하므로 생략하기로 한다. 7B to 7F are the same as in the method of manufacturing the optical thin film transistor substrate according to the first embodiment of the present invention and therefore will not be described here.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The foregoing description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the spirit of the present invention. Accordingly, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed according to the following claims, and all the techniques within the scope of equivalents should be construed as being included in the scope of the present invention.

100 : 데이터 구동부 110 : 광전자 스위칭부
120 : 광전자 신호 공급부 122 : 게이트 구동부
130 : 하부 기판 132 : 게이트부
132a, 134a : 광차단층 134 : 게이트 라인
136 : 반도체층 138 : 게이트 절연막
140 : 데이터 라인 142 : 소스 전극
144 : 드레인 전극 146 : 화소 컨택홀
148 : 화소 전극100: Data driver 110: Optoelectronic switching part
120: photoelectric signal supply unit 122: gate driver
130: lower substrate 132: gate part
132a, 134a: light blocking layer 134: gate line
136: semiconductor layer 138: gate insulating film
140: Data line 142: Source electrode
144: drain electrode 146: pixel contact hole
148:

Claims (12)

절연층으로 형성된 다수의 게이트 라인들과;
상기 다수의 게이트 라인과 서로 교차하도록 형성된 다수의 데이터 라인들과;
상기 게이트 라인들과 상기 데이터 라인들의 교차부마다 형성되며, 상기 게이트 라인들과 접속된 게이트부를 포함하는 광학 박막 트랜지스터와;
상기 게이트 라인들에 광전자 신호를 순차적으로 공급하는 광전자 스위칭부와;
상기 광전자 스위칭부에 게이트 전압을 공급하는 게이트 구동부와,
상기 광전자 스위칭부에 광전자 신호를 공급하는 광전자 신호 공급부를 포함하며,
상기 광전자 스위칭부는 게이트 구동부로부터의 게이트 전압에 따라 광전자 신호를 스위칭하여 광전자 신호를 게이트 라인에 순차적으로 공급하고,
상기 광전자 스위칭부는 다수의 광 스위치를 포함하며, 상기 광 스위치는 광의 위상차에 따라 상쇄간섭과 보강간섭이 일어나는 마흐-젠더 간섭계를 이용하여 상기 광전자 신호를 스위칭하는 것을 특징으로 하는 액정표시장치.A plurality of gate lines formed of an insulating layer;
A plurality of data lines formed to intersect with the plurality of gate lines;
An optical thin film transistor formed at each intersection of the gate lines and the data lines and including a gate connected to the gate lines;
An optoelectronic switching unit for sequentially supplying optoelectronic signals to the gate lines;
A gate driver for supplying a gate voltage to the optoelectronic switching unit,
And an optoelectronic signal supply unit for supplying optoelectronic signals to the optoelectronic switching unit,
The optoelectronic switching unit switches photoelectronic signals according to the gate voltage from the gate driver to sequentially supply the photoelectronic signals to the gate lines,
Wherein the opto-electronic switching unit includes a plurality of optical switches, and the optical switch switches the optoelectronic signal using a Mach-Zehnder interferometer in which destructive interference and constructive interference occur according to a phase difference of light. 제1항에 있어서,
상기 광학 박막 트랜지스터는
기판 상에 상기 게이트 라인과 접속된 상기 게이트부와;
상기 게이트부가 노출되도록 게이트 컨택홀이 형성된 게이트 절연막과;
상기 게이트 컨택홀을 통해 상기 게이트부와 접속된 반도체층과;
상기 반도체층을 사이에 두고 서로 마주보도록 형성된 소스 및 드레인 전극과;
상기 드레인 전극과 화소 컨택홀을 통해 접속된 화소 전극을 포함하는 것을 특징으로 하는 액정표시장치. The method according to claim 1,
The optical thin film transistor
The gate portion connected to the gate line on a substrate;
A gate insulating film on which a gate contact hole is formed to expose the gate portion;
A semiconductor layer connected to the gate portion through the gate contact hole;
Source and drain electrodes formed to face each other with the semiconductor layer therebetween;
And a pixel electrode connected to the drain electrode through the pixel contact hole. 제1항에 있어서,
상기 게이트부는 상기 게이트 라인과 동일 재질로 동일층에 형성되는 것을 특징으로 하는 액정표시장치. The method according to claim 1,
Wherein the gate portion is formed on the same layer with the same material as the gate line. 제2항에 있어서,
상기 게이트부 및 상기 게이트 라인은 상기 게이트 절연막보다 높은 굴절률을 가지는 절연층의 재질로 형성되는 것을 특징으로 하는 액정표시장치. 3. The method of claim 2,
Wherein the gate portion and the gate line are formed of an insulating layer having a higher refractive index than the gate insulating layer. 제2항에 있어서,
상기 반도체층은 상기 게이트부 및 상기 게이트 라인의 재질보다 높은 굴절률을 가지는 절연층의 재질로 형성되는 것을 특징으로 하는 액정표시장치. 3. The method of claim 2,
Wherein the semiconductor layer is formed of a material of an insulating layer having a higher refractive index than a material of the gate portion and the gate line. 제2항에 있어서,
상기 게이트부 및 게이트 라인 하부에 외부로부터 광을 간섭을 방지하기 위해 광차단층을 형성하는 것을 특징으로 하는 액정표시장치. 3. The method of claim 2,
And a light blocking layer is formed under the gate and the gate line to prevent light from the outside from interfering with the light. 삭제delete 제1항에 있어서,
상기 광 스위치는 기판 상에 공통 전극층, 클래딩층, 코어층, 마흐-젠더 패턴부를 순차적으로 적층되며,
상기 마흐-젠더 패턴부는
상기 광전자 신호 공급부로부터 입력된 상기 광전자 신호를 제1 및 제2 경로로 분배하는 Y형 분배부와;
상기 Y형 분배부로부터 갈라진 제1 경로와 제2 경로를 포함하는 본체부와;
상기 Y형 분배부로부터 분배된 상기 광전자 신호를 게이트 구동부의 게이트 게이트 전압에 따라 위상 반전시키는 위상 반전부와;
상기 제1 및 제2 경로로부터의 광전자 신호의 위상차 결합으로 게이트 라인으로 순차적으로 공급하는 Y형 결합부를 포함하는 것을 특징으로 하는 액정표시장치. The method according to claim 1,
The optical switch includes a substrate on which a common electrode layer, a cladding layer, a core layer, and a Mach-Zender pattern portion are sequentially stacked,
The Mach-Zender pattern portion
A Y-shaped distribution unit for distributing the photoelectronic signal input from the photoelectric signal supply unit to the first and second paths;
A main body portion including a first path and a second path which are separated from the Y-shaped distribution portion;
A phase inverting unit for inverting the phase of the optoelectronic signal distributed from the Y type distributor according to a gate gate voltage of the gate driver;
And a Y-shaped coupler for sequentially supplying the signals to the gate lines by phase-difference coupling of the photoelectric signals from the first and second paths. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110031906A 2011-04-06 2011-04-06 Liquid crystal diplay device and manufacturing method of photo transistor substrate KR101756666B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110031906A KR101756666B1 (en) 2011-04-06 2011-04-06 Liquid crystal diplay device and manufacturing method of photo transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110031906A KR101756666B1 (en) 2011-04-06 2011-04-06 Liquid crystal diplay device and manufacturing method of photo transistor substrate

Publications (2)

Publication Number Publication Date
KR20120114110A KR20120114110A (en) 2012-10-16
KR101756666B1 true KR101756666B1 (en) 2017-07-11

Family

ID=47283460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110031906A KR101756666B1 (en) 2011-04-06 2011-04-06 Liquid crystal diplay device and manufacturing method of photo transistor substrate

Country Status (1)

Country Link
KR (1) KR101756666B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302277A (en) 2004-03-19 2005-10-27 Seiko Epson Corp Optoelectronic apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302277A (en) 2004-03-19 2005-10-27 Seiko Epson Corp Optoelectronic apparatus

Also Published As

Publication number Publication date
KR20120114110A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
CN108628030B (en) Display device
KR102515807B1 (en) Display device and manufacturing method the same
US8004641B2 (en) Color filter substrate and liquid crystal display panel including the same
US8264435B2 (en) Liquid crystal display device and driving method thereof
KR101174164B1 (en) Transflective Liquid Crystal Display device
KR101896377B1 (en) Liquid crystal display device having minimized bezzel
KR101942850B1 (en) Liquid crystal display and method of fabricating the same
US8072564B2 (en) Liquid crystal device having a band-shaped retardation film extending outwardly to a parting area outside of a dummy pixel area
JP5728587B2 (en) Liquid crystal driving method and liquid crystal display device
KR20070068772A (en) Liquid crystal display device and fabricating method thereof
JP2005157391A (en) Lower substrate, horizontal electrical field mode liquid crystal display device, and its manufacturing method
KR20050067623A (en) In-plane switching mode liquid crystal display device and method thereof
US20120062451A1 (en) Liquid crystal display device
US8861070B2 (en) Electronic paper display substrate and the manufacturing method thereof
US20080278435A1 (en) Display device and method of manufacturing the same
US8054396B2 (en) Display substrate with dual transistor and connection transistor, method of manufacturing the display substrate and display device having the display substrate
KR101756666B1 (en) Liquid crystal diplay device and manufacturing method of photo transistor substrate
EP2249196B1 (en) Transflective liquid crystal display device
KR101899089B1 (en) Liquid Crystal Display Device
KR101785914B1 (en) In-Plane Switching Mode
KR102048419B1 (en) Liquid crystal display device
KR101093279B1 (en) In-Plane Switching mode Liquid Crystal Display Device and manufacturing method thereof
KR102127236B1 (en) Color Filter Substrate and Method of manufacturing the same
KR20050001952A (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR102077527B1 (en) Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant