KR101752175B1 - 반도체 공정 부품 재생방법 - Google Patents

반도체 공정 부품 재생방법 Download PDF

Info

Publication number
KR101752175B1
KR101752175B1 KR1020150164251A KR20150164251A KR101752175B1 KR 101752175 B1 KR101752175 B1 KR 101752175B1 KR 1020150164251 A KR1020150164251 A KR 1020150164251A KR 20150164251 A KR20150164251 A KR 20150164251A KR 101752175 B1 KR101752175 B1 KR 101752175B1
Authority
KR
South Korea
Prior art keywords
semiconductor process
component
coating layer
gas
tac coating
Prior art date
Application number
KR1020150164251A
Other languages
English (en)
Other versions
KR20160072018A (ko
Inventor
김정일
Original Assignee
주식회사 티씨케이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티씨케이 filed Critical 주식회사 티씨케이
Priority to CN201510907058.9A priority Critical patent/CN105702561B/zh
Priority to JP2015241667A priority patent/JP6141953B2/ja
Priority to TW104141785A priority patent/TWI585895B/zh
Priority to US14/966,141 priority patent/US9956589B2/en
Publication of KR20160072018A publication Critical patent/KR20160072018A/ko
Application granted granted Critical
Publication of KR101752175B1 publication Critical patent/KR101752175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

본 발명은, TaC 코팅 층을 포함하고, 상기 TaC 코팅 층에 SiC 증착 층이 형성된 반도체 공정 부품을 준비하는 단계 및 수소가 포함된 가스, 염소가 포함된 가스, 및 불활성 가스로 이루어진 군으로부터 선택되는 적어도 어느 하나의 가스 조건하에서, 또는 진공 조건하에서 1700 내지 2700 ℃로 상기 반도체 공정 부품을 열처리하는 단계를 포함하는 반도체 공정 부품 재생방법에 관한 것이다.

Description

반도체 공정 부품 재생방법 {METHOD FOR REFAIRING SEMICONDUCTOR PROCESSING COMPONENTS}
본 발명은 반도체 공정 부품 재생방법에 관한 것으로, 보다 상세하게는 TaC 코팅 층을 포함하는 반도체 공정 부품 상에 증착된 SiC 층을 제거하여 반도체 공정 부품을 재생하는 방법에 관한 것이다.
반도체 및 디스플레이를 제조하기 위해서는 공정 순서에 맞게 박막의 증착, 패터닝 및 식각 공정을 통해 제조된다. 반응 챔버 내부로 반응물질 및 소스물질이 가스상으로 유입되어 증착 공정을 진행하고자 하는 경우, 반응 챔버 내부에는 기판이 배치되며, 기판을 배치하기 위한 서셉터, 포커스 링과 같은 수 많은 부품들이 반응 챔버 내부에 설치된다. 예를 들면, 서셉터는 증착 공정에서 기판을 지지하기 위한 수단으로서, 상부에 포켓이 형성되어 하나 또는 다수의 기판을 지지할 수 있는 일 부품이다. 일반적으로 반도체 공정 부품들은 가공성이 우수한 그라파이트 소재로 구성된다. 하지만, SiC 증착 공정 또는 엘이디 제조를 위한 공정과 같은, 고온의 공정에서는 안정성을 보장하기 위하여 SiC 또는 TaC로 코팅된 그라파이트 반도체 공정 부품들이 사용될 수 있다.
반도체 공정에서, 반도체 기판 외의 많은 부품들 또한 반도체 공정의 반응 가스에 노출되며, 이로 인하여 부품들의 표면에도 증착물이 증착된다. 예를 들면, SiC 증착 공정에 사용되는 서셉터의 경우, SiC가 일정 두께 이상 증착되면 서셉터 표면과 SiC 증착 층과의 열팽창률 차이로 인하여 크랙이 생기거나, SiC 증착 층의 일부가 떨어져 나갈 수 있다. 또는, LED 소자를 제조하는 공정에 사용되는 서셉터의 경우에는, 서셉터 표면에 부착된 파티클로 인하여 LED 품질이 저하될 수 있다.
상기 문제점들을 방지하기 위하여 증착 공정에 사용된 반도체 공정 부품은, 반도체 공정 부품 표면에 증착된 증착물 또는 파티클을 제거하기 위한 공정이 수행되어야 한다. TaC 코팅 층을 갖는 반도체 공정 부품의 TaC 코팅 층 상에 SiC가 증착된 경우, SiC 는 내화학성이 강하기 때문에 물리적인 방법으로 제거되어야 한다. 종래에 사용되어온 물리적인 연마방법은, 예를 들면 연마장치를 이용하는 방법이거나 등록특허 제10-0756640호에 기재된 바와 같이 드라이아이스를 분사하는 방법일 수 있다.
하지만, 물리적인 연마 방법은 반도체 공정 부품의 TaC 층에 손상을 입혀 그라파이트 모재가 노출될 수 있다는 단점을 갖는다. 또한, 물리적인 연마 방법을 사용하는 경우, 잔여 파티클을 제거하기 위하여 습식 세정 공정이 반드시 수행되어야 하기 때문에, 공정 시간이 더 많이 소요되어 생산성이 낮아질 수 있다.
본 발명의 목적은, 추가적인 후처리 공정을 거치지 않고, TaC 코팅 층의 손상 없이 SiC 증착 층을 제거할 수 있도록, 수소가 포함된 가스, 염소가 포함된 가스, 및 불활성 가스로 이루어진 군으로부터 선택되는 적어도 어느 하나의 가스 조건하에서, 또는 진공 조건하에서 1700 내지 2700 ℃로 반도체 공정 부품을 열처리하는 단계를 포함하는 반도체 공정 부품 재생방법을 제공하는 것이다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
일 실시예에 따르면, 본 발명의 반도체 공정 부품 재생방법은, TaC 코팅 층을 포함하고, 상기 TaC 코팅 층에 SiC 증착 층이 형성된 반도체 공정 부품을 준비하는 단계; 및 수소가 포함된 가스, 염소가 포함된 가스, 및 불활성 가스로 이루어진 군으로부터 선택되는 적어도 어느 하나의 가스 조건하에서, 또는 진공 조건하에서 1700 내지 2700 ℃로 상기 반도체 공정 부품을 열처리하는 단계;를 포함한다.
상기 수소가 포함된 가스, 염소가 포함된 가스 및 불활성 가스로 이루어진 군은, H2, HCl, Cl2, Ar, Ne, Kr, Xe, 및 N2를 포함할 수 있다.
상기 반도체 공정 부품을 열처리하는 단계는, 상기 SiC 증착 층과 상기 TaC 코팅 층 사이의 화학적 결합을 절단할 수 있다.
상기 반도체 공정 부품 재생방법은, 수소가 포함된 가스 조건하에서 1700 내지 2700 ℃로 상기 반도체 공정 부품을 건식 세정하는 단계;를 더 포함할 수 있다.
상기 반도체 공정 부품 재생방법에 있어서, 상기 반도체 공정 부품을 건식 세정하는 단계 이전에, 상기 TaC 코팅 층은, 탄소를 포함하는 잔여물이 상기 TaC 코팅 층 표면 상에 남아있는 것일 수 있다.
상기 반도체 공정 부품을 건식 세정하는 단계는, 상기 탄소를 포함하는 잔여물을 승화시키는 것일 수 있다.
상기 반도체 공정 부품 재생방법에 있어서, 상기 반도체 공정 부품을 열처리하는 단계 이후에, 상기 탄소를 포함하는 잔여물의 두께는, 0.001 내지 1㎛ 일 수 있다.
상기 반도체 공정 부품의 SiC 증착 층의 두께는, 0.001 내지 1000 ㎛일 수 있다.
상기 반도체 공정 부품은, 챔버 벽, 기판 지지대, 링, 가스분산 시스템 부품, 및 전송모듈 부품으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함할 수 있다.
일 실시예에 따르면, 본 발명의 재생 반도체 공정 부품은, TaC 코팅 층을 포함하고, 상기 TaC 코팅 층에 증착 형성된 SiC 증착 층을 제거하는 재생과정을 통한 반도체 공정 부품으로서, 상기 탄소를 포함하는 잔여물의 두께는, 0.001 내지 1 ㎛ 이다.
상기 재생 과정은, 상기 반도체 공정 부품 재생방법으로 수행될 수 있다.
상기 반도체 공정 부품은, 챔버 벽, 기판 지지대, 링, 가스분산 시스템 부품, 및 전송모듈 부품으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함할 수 있다.
본 발명의 반도체 공정 부품 재생 방법은, TaC 코팅 층에 손상을 주지 않고 SiC 증착 층을 제거할 수 있으므로 TaC 코팅 층의 손상에 따른 그라파이트 모재의 노출과 이물질의 발생을 방지할 수 있다.
또한 본 발명의 반도체 공정 부품 재생 방법은, 습식 세정과 같은 후처리 공정을 필요로 하지 않으므로, 공정 시간을 단축할 수 있다.
도 1은, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법을 나타낸 모식도이다.
도 2는, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법의 순서도이다.
도 3은, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법의 순서도이다.
도 4는, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법을 나타낸 모식도이다.
도 5는, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법의 순서도이다.
도 6은, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법의 순서도이다.
도 7은, 본 발명의 일 실시예에 따른 SiC가 증착된 서셉터의 전자 현미경 사진이다.
도 8은, 본 발명의 일 실시예에 따른 재생 서셉터의 전자 현미경 사진이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명하는 실시예들에는 다양한 변경이 가해질 수 있다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법을 나타낸 모식도이다.
그라파이트 모재(11) 표면에 코팅된 TaC 층(12)을 포함하는 반도체 공정 부품(10)은, SiC 증착 공정에 사용됨에 따라 SiC 증착 층(20)이 적층된다. 반도체 공정 부품(10) 표면에 적층된 SiC 증착 층(20)은 본 발명에 따른 반도체 공정 부품 재생 방법을 통하여 제거될 수 있다.
도 2는, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법의 순서도이다.
단계 210에서, TaC 코팅 층을 포함하고, 상기 TaC 코팅 층에 SiC 증착 층이 형성된 반도체 공정 부품을 준비한다.
상기 반도체 공정 부품은 SiC 증착 공정에서 웨이퍼를 지지하기 위하여 사용된 반도체 공정 부품일 수 있으며, 반도체 공정 부품 표면 전체 또는 일부분에 SiC 증착 층이 형성된 것일 수 있다. 상기 반도체 공정 부품의 TaC 코팅 층 상에 형성된 SiC 증착 층은, 0.001 내지 1000㎛, 바람직하게는 0.001 내지 500㎛, 보다 바람직하게는 1 내지 200㎛의 두께로 불균일한 두께로 형성된 것일 수 있으며, 그 두께는 반도체 공정 부품의 사용 공정에 따라 달라질 수 있다.
상기 반도체 공정 부품 표면 상에 형성된 불균일한 두께의 SiC 증착 층으로 인하여 발생할 수 있는 문제점들을 방지하기 위하여, SiC 증착 층은 제거될 필요가 있으며, SiC 증착 층을 제거하는데 본 발명의 반도체 공정 부품 재생 공정이 사용될 수 있다.
단계 220에서, 상기 반도체 공정 부품은, 수소가 포함된 가스, 염소가 포함된 가스, 및 불활성 가스로 이루어진 군으로부터 선택되는 적어도 어느 하나의 가스 조건하에서, 1700 내지 2700 ℃로 열처리된다.
상기 반도체 공정 부품의 TaC 코팅 층 상에 형성된 SiC 증착 층을 제거하기 위하여, 상기 반도체 공정 부품은 반응 챔버에 배치되며, 반응 챔버 내에 수소가 포함된 가스, 염소가 포함된 가스, 및 불활성 가스로 이루어진 군으로부터 선택되는 적어도 어느 하나의 가스가 유입되고, 반응 챔버 내 반도체 공정 부품은 1700 내지 2700 ℃로 열처리될 수 있다. 상기 반응 챔버는 유입되는 가스를 별도의 처리 장치로 배기할 수 있으며, 적어도 2700 ℃의 열을 제공하는 것이 사용될 수 있다. 상기 반도체 공정 부품이 상기 반응 챔버 내에 배치되면, 반응 챔버를 밀폐하고 수소가 포함된 가스, 염소가 포함된 가스, 및 불활성 가스로 이루어진 군으로부터 선택되는 적어도 어느 하나의 가스를 유입시킨다.
본 발명에서 사용될 수 있는, 수소가 포함된 가스, 염소가 포함된 가스 및 불활성 가스로 이루어진 군은, 예를 들면, H2, HCl, Cl2, Ar, Ne, Kr, Xe, 및 N2를 포함할 수 있다. 사용되는 가스의 종류에 따라 열처리의 온도는 달라질 수 있으며, 예를 들면, H2 가스가 사용되는 경우에는 1700 내지 2700℃, 보다 바람직하게는 2000 내지 2700 ℃에서 열처리 될 수 있다. Ar 가스가 사용되는 경우에는 1700 내지 2700 ℃, 보다 바람직하게는 2300 내지 2700 ℃에서 열처리될 수 있다. HCl 가스를 사용하는 경우에는 1700 내지 2700 ℃, 보다 바람직하게는 1800 내지 2700℃에서 열처리 될 수 있다. Ne 가스를 사용하는 경우에는 1700 내지 2700 ℃, 보다 바람직하게는 2300 내지 2700 ℃에서 열처리 될 수 있다. N2 가스를 사용하는 경우에는 1700 내지 2700 ℃, 보다 바람직하게는 2300 내지 2700 ℃에서 열처리 될 수 있다. 상기 가스의 유입량은 반응 챔버의 용량에 따라 변화할 수 있으며, 바람직하게는 1 내지 100 slm으로 유입될 수 있다.
상기 반도체 공정 부품을 열처리하는 단계는, 상기 SiC 증착 층과 상기 TaC 코팅 층 사이의 화학적 결합을 절단할 수 있다. TaC 코팅 층은 고온에서도 안정하기 때문에, 결합이 상기 열처리에 의하여 그라파이트와 TaC 코팅 층 사이의 결합이 약화되지 않는다. 하지만 SiC 증착 층은 TaC 코팅 층에 비하여 고온에서 안정하지 않으며, SiC 증착 층과 TaC 코팅 층 사이의 화학적 결합은 공유 결합이므로, 결합 에너지 이상의 고온 처리로 SiC 층과 TaC 코팅 층 사이의 화학적 결합이 절단될 수 있다. 상기 열처리로 SiC 증착 층과 TaC 코팅 층 사이의 화학적 결합이 절단되면, SiC 증착 층은 쉽게 제거될 수 있다.
본 발명의 일 실시예에 따라, H를 포함하는 가스를 사용한 경우, SiC는 H와 반응하여 승화될 수 있다. 따라서, SiC 내 C 원자수의 2배 내지 16배의 H 원자수에 해당하도록 H를 포함하는 가스를 공급하는 것이 바람직하다. 이 경우에도 TaC 코팅 층에는 화학 반응이 일어나지 않으며, SiC 증착 층과 TaC 코팅 층 사이의 화학적 결합만 절단되고, SiC 증착 층은 제거될 수 있다.
상기 열처리 단계는 10 내지 300분 동안, 바람직하게는 10 내지 60분 동안, 가장 바람직하게는 20 내지 30분 동안, 수행될 수 있다. 상기 열처리 공정이 10분 보다 적은 시간 동안 수행되는 경우, SiC 증착 층이 제거되기 어려우며, 300분 이상 수행되는 경우 TaC 코팅 층에 손상을 줄 수 있다. 열처리 단계 동안에 온도는 분당 1 내지 100 ℃씩, 바람직하게는 분당 5 내지 20℃씩 승온하여, 1700 내지 2700 ℃에 도달하는 것일 수 있다. 분당 100 ℃를 초과하는 경우에는 TaC 코팅 층에 손상을 줄 수 있다. 반도체 공정 부품 상의 SiC 증착 층은 상기 열 처리 공정을 통하여 대부분 승화되어 제거될 수 있다.
본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법이 사용될 수 있는, 반도체 공정 부품은, 챔버 벽, 기판 지지대, 링, 가스분산 시스템 부품, 및 전송모듈 부품으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반도체 공정 부품은, 챔버 벽, 챔버 내부에 설치되는 플레이트, 기판 지지대 (substrate supports) (서셉터로 언급될 수 있는 기판 지지대), 패스너 (fasteners), 가열요소 (heating elements), 플라즈마 스크린 (plasma screens), 라이너 (liners), 링을 포함할 수 있다. 또한, 예를 들면, 상기 가스분산 시스템 (gas distribution systems)은, 샤워헤드 (showerheads), 배플 (baffles), 노즐 (nozzles) 링 등을 더 포함할 수 있으며, 상기 전송모듈 부품은 로봇암 (robotic arms) 패스너, 내부 및 외부 챔버 벽을 더 포함할 수 있다. 본 발명에서 사용될 수 있는 상기 반도체 공정 부품은, 위의 예시에 제한되지 않으며, 반도체 공정에 사용되는 부품이면 어느 것이나 포함할 수 있다.
도 3은, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법의 순서도이다.
단계 310에서, TaC 코팅 층을 포함하고, 상기 TaC 코팅 층에 SiC 증착 층이 형성된 반도체 공정 부품을 준비한다.
상기 반도체 공정 부품은 SiC 증착 공정에서 웨이퍼를 지지하기 위하여 사용된 반도체 공정 부품일 수 있으며, 반도체 공정 부품 표면 전체 또는 일부분에 SiC 증착 층이 형성된 것일 수 있다. 상기 반도체 공정 부품의 TaC 코팅 층 상에 형성된 SiC 증착 층은, 불균일한 두께로 형성된 것일 수 있다. 상기 반도체 공정 부품의 TaC 코팅 층 상에 형성된 SiC 증착 층은, 0.001 내지 1000㎛, 바람직하게는 0.001 내지 500㎛, 보다 바람직하게는 1 내지 200㎛의 두께로 불균일한 두께로 형성된 것일 수 있으며, 그 두께는 반도체 공정 부품의 사용 공정에 따라 달라질 수 있다.
상기 반도체 공정 부품 표면 상에 형성된 불균일한 두께의 SiC 증착 층으로 인하여 발생할 수 있는 문제점들을 방지하기 위하여, SiC 증착 층은 제거될 필요가 있으며, SiC 증착 층을 제거하는데 본 발명의 반도체 공정 부품 재생 공정이 사용될 수 있다.
단계 320에서, 상기 반도체 공정 부품은, 진공 조건하에서, 1700 내지 2700 ℃로 열처리된다.
상기 반도체 공정 부품의 TaC 코팅 층 상에 형성된 SiC 증착 층을 제거하기 위하여, 상기 반도체 공정 부품은 반응 챔버에 배치되고, 반응 챔버 내의 공기를 제거하여 진공 조건을 형성할 수 있다. 진공 조건 하에서, 반응 챔버 내 반도체 공정 부품은 1700 내지 2700 ℃로 열처리될 수 있다. 상기 반응 챔버는 챔버 내를 진공 상태로 형성시킬 수 있는 별도의 장치를 구비할 수 있으며, 적어도 2700 ℃의 열을 제공하는 것이 사용될 수 있다.
상기 반도체 공정 부품을 열처리하는 단계는, 상기 SiC 증착 층과 상기 TaC 코팅 층 사이의 화학적 결합을 절단할 수 있다. TaC 코팅 층은 고온에서도 안정하기 때문에, 결합이 상기 열처리에 의하여 그라파이트와 TaC 코팅 층 사이의 결합이 약화되지 않는다. 하지만 SiC 증착 층은 TaC 코팅 층에 비하여 고온에서 안정하지 않으며, SiC 증착 층과 TaC 코팅 층 사이의 화학적 결합은 공유 결합이므로, 결합 에너지 이상의 고온 처리로 SiC 층과 TaC 코팅 층 사이의 화학적 결합이 절단될 수 있다. 상기 열처리로 SiC 증착 층과 TaC 코팅 층 사이의 화학적 결합이 절단되면, SiC 증착 층은 쉽게 제거될 수 있다.
상기 열처리 단계는 10 내지 300분 동안, 바람직하게는 10 내지 60분 동안, 가장 바람직하게는 20 내지 30분 동안, 수행될 수 있다. 상기 열처리 공정이 10분 보다 적은 시간 동안 수행되는 경우, SiC 증착 층이 제거되기 어려우며, 300분 이상 수행되는 경우 TaC 코팅 층에 손상을 줄 수 있다. 열처리 단계 동안에 온도는 분당 1 내지 100 ℃씩, 바람직하게는 분당 5 내지 20℃씩 승온하여, 1700 내지 2700 ℃에 도달하는 것일 수 있다. 분당 100 ℃를 초과하는 경우에는 TaC 코팅 층에 손상을 줄 수 있다. 반도체 공정 부품 상의 SiC 증착 층은 상기 열 처리 공정을 통하여 대부분 승화되어 제거될 수 있다.
도 4는, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법을 나타낸 모식도이다.
그라파이트 모재(11) 표면에 코팅된 TaC 층(12)을 포함하는 반도체 공정 부품(10)은, SiC 증착 공정에 사용됨에 따라 SiC 증착 층(20)이 적층된다. 반도체 공정 부품(10) 표면에 적층된 SiC 증착 층(20)은 본 발명에 따른 반도체 공정 부품 재생 방법을 통하여 제거될 수 있다.
도 5는, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법의 순서도이다.
단계 510에서, TaC 코팅 층을 포함하고, 상기 TaC 코팅 층에 SiC 증착 층이 형성된 반도체 공정 부품을 준비한다. 단계 520에서, 상기 반도체 공정 부품은, 수소가 포함된 가스, 염소가 포함된 가스, 및 불활성 가스로 이루어진 군으로부터 선택되는 적어도 어느 하나의 가스 조건하에서, 1700 내지 2700 ℃로 열처리된다. 상기 단계 510 및 520의 보다 자세한 내용은, 전술된 단계 210 및 220를 참고할 수 있다.
단계 530에서, 상기 반도체 공정 부품의 SiC 증착 층은 제거된다.
상기 반도체 공정 부품 상의 SiC 증착 층은, 열처리로 인하여 TaC 코팅 층과의 화학적 결합이 절단된 상태이므로, 대부분의 SiC 증착물은 승화되어 제거된다. 일부 남아있는 SiC 증착물이라도, 공유 결합은 절단된 상태이므로 물리적인 방법으로 쉽게 제거될 수 있다. 본 발명에서 사용할 수 있는 물리적인 방법은, TaC 코팅 층에 손상을 주지 않는 소프트한 방법으로서, 브러쉬로 털어내거나, SiC 증착 층에 가벼운 충격을 가하는 방법이 사용될 수 있다.
단계 540에서, 상기 반도체 공정 부품은 수소가 포함된 가스 조건하에서 1700 내지 2700 ℃로 건식 세정된다.
소프트한 물리적인 방법으로 SiC 증착 층을 제거하는 경우, 반도체 공정 부품의 TaC 코팅 층 표면 상에는 탄소를 포함하는 잔여물이 남아있을 수 있다. 상기 반도체 공정 부품 상의 잔여물 두께는, 0.001 내지 1 ㎛ 일 수 있다. 상기 잔여물은 탄소를 포함하는 것일 수 있으며, 잔여물의 두께는 0.001 내지 1 ㎛, 바람직하게는 0.001 내지 0.5 ㎛ 일 수 있다. 상기 잔여물은, 수소가 포함된 가스 조건 하에서 1700 내지 2700 ℃로 건식 세정하여 승화시킬 수 있다. 예를 들면, SiC 는 H와 반응하여, SiH2, C2H2, 또는 CH4와 같은 기체를 생성시킬 수 있으므로, 결론적으로, SiC는 승화될 수 있다.
상기 건식 세정 단계는 10 내지 300분 동안, 바람직하게는 10 내지 60분 동안, 가장 바람직하게는 20 내지 30분 동안, 수행될 수 있다. 상기 건식 세정 공정이 10분 보다 적은 시간 동안 수행되는 경우, SiC 잔여물이 제거되기 어려우며, 300분 이상 수행되는 경우 TaC 코팅 층에 손상을 줄 수 있다. 건식세정 단계 동안에 온도는 분당 1 내지 100 ℃씩, 바람직하게는 분당 5 내지 20℃씩 승온하여, 1700 내지 2700 ℃에 도달하는 것일 수 있다. 분당 100 ℃를 초과하는 경우에는 TaC 코팅 층에 손상을 줄 수 있다.
도 6은, 본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법의 순서도이다.
단계 610에서, TaC 코팅 층을 포함하고, 상기 TaC 코팅 층에 SiC 증착 층이 형성된 반도체 공정 부품을 준비한다. 단계 620에서, 상기 반도체 공정 부품은, 진공 조건하에서, 1700 내지 2700 ℃로 열처리된다. 상기 단계 610 및 620의 보다 자세한 내용은, 전술된 단계 310 및 320를 참고할 수 있다.
단계 630에서, 상기 반도체 공정 부품의 SiC 증착 층은 제거된다. 단계 640에서, 상기 반도체 공정 부품은 수소가 포함된 가스 조건하에서 1700 내지 2700 ℃로 건식 세정된다. 상기 단계 630 및 640의 보다 자세한 내용은, 전술된 단계 530 및 540를 참고할 수 있다.
본 발명의 반도체 공정 부품 재생방법에 있어서, 상기 반도체 공정 부품을 열처리하거나, 또는 건식 세정하는 단계 이후에, 상기 반도체 공정 부품 상의 잔여물 두께는, 0.001 내지 1 ㎛ 일 수 있다. 상기 잔여물은 탄소를 포함하는 것일 수 있으며, 잔여물의 두께는 0.001 내지 1 ㎛, 바람직하게는 0.001 내지 0.5 ㎛ 일 수 있다. 본 발명의 일 실시예에 따라, 열처리 단계와 건식 세정 단계를 모두 진행하는 경우, 열처리 단계 이후의 잔여물 두께는 0.001 내지 1 ㎛, 바람직하게는 0.001 내지 0.5 ㎛ 일 수 있으며, 건식 세정 단계 이후의 잔여물 두께는 0.001 내지 0.5 ㎛, 바람직하게는 0.001 내지 0.1 ㎛ 일 수 있다.
본 발명의 재생 반도체 공정 부품은, TaC 코팅 층을 포함하고, 상기 TaC 코팅 층에 증착 형성된 SiC 증착 층을 제거하는 재생과정을 통한 반도체 공정 부품으로서, 상기 탄소를 포함하는 잔여물의 두께는, 0.001 내지 1 ㎛ 일 수 있다. 상기 잔여물의 두께는 0.001 내지 1 ㎛, 바람직하게는 0.001 내지 0.5 ㎛ 일 수 있으며, 상기 재생 과정은 전술된 반도체 공정 부품 재생방법으로 수행될 수 있다.
본 발명의 일 실시예에 따른 반도체 공정 부품 재생방법이 사용될 수 있는, 반도체 공정 부품은, 챔버 벽, 기판 지지대, 링, 가스분산 시스템 부품, 및 전송모듈 부품으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반도체 공정 부품은, 챔버 벽, 챔버 내부에 설치되는 플레이트, 기판 지지대 (substrate supports) (서셉터로 언급될 수 있는 기판 지지대), 패스너 (fasteners), 가열요소 (heating elements), 플라즈마 스크린 (plasma screens), 라이너 (liners), 링을 포함할 수 있다. 또한, 예를 들면, 상기 가스분산 시스템 (gas distribution systems)은, 샤워헤드 (showerheads), 배플 (baffles), 노즐 (nozzles) 링 등을 더 포함할 수 있으며, 상기 전송모듈 부품은 로봇암 (robotic arms) 패스너, 내부 및 외부 챔버 벽을 더 포함할 수 있다. 본 발명에서 사용될 수 있는 상기 반도체 공정 부품은, 위의 예시에 제한되지 않으며, 반도체 공정에 사용되는 부품이면 어느 것이나 포함할 수 있다.
<실시예 : 열 처리>
본 발명에서 사용될 수 있는 반도체 공정 부품으로 서셉터를 준비하였으며, 이는 그라파이트 모재 표면에 코팅된 TaC 층을 포함한다. 상기 서셉터는 SiC 증착 공정에 사용된 것이며, 전자현미경을 이용하여 SiC 증착 층의 두께는 50 ㎛로 측정되었다.
상기 서셉터를 반응 챔버 내에 배치하고, H2 가스를 주입한 후에, 20℃/min 속도로 승온하여 2000℃까지 온도를 상승시키고, 60분간 열처리하였다. 열처리 공정 이후에, 서셉터 표면의 SiC 증착 층의 두께를 측정하였다. 서셉터 표면의 상당 부분에서 SiC 잔여물이 발견되지 않았으며, 일부 남아있는 잔여물의 경우, 그 두께는 0.01㎛로 측정되었다. 상기 실시예에서, 반도체 공정 부품으로 서셉터를 사용하였으나, 이에 한정되지 않고, 반도체 공정에서 사용되는 부품이면 제한 없이 사용될 수 있다.
상기 실시예는, 주입하는 가스, 온도 및 시간을 변경하여 반복 수행 되었으며, 아래 표는 각각의 실시예에서의 조건 및 결과를 나타낸다.
Figure 112015114226477-pat00001
<실시예 : 열 처리 및 건식 세정>
본 발명에서 사용될 수 있는 반도체 공정 부품으로 서셉터를 준비하였으며, 이는 그라파이트 모재 표면에 코팅된 TaC 층을 포함한다. 상기 서셉터는 SiC 증착 공정에 사용된 것이며, 전자현미경을 이용하여 SiC 증착 층의 두께는 50 ㎛로 측정되었다. 상기 서셉터를 반응 챔버 내에 배치하고, Ar 가스를 주입한 후에, 20 ℃/min 속도로 승온하여 2300℃까지 온도를 상승시키고, 60분간 열처리하였다. 열처리 공정을 통하여, 대부분의 SiC 증착 층은 승화되었다. 남아있는 SiC 증착 층이라 하더라도 TaC 코팅 층과의 화학적 결합이 절단된 상태이므로, 이는 소프트한 물리적 방법, 예를 들면 가볍게 털어내는 방식으로 제거되었다. SiC 증착 층 제거 후, TaC 코팅 층 상의 잔여물의 두께를 측정하였다. 서셉터 표면의 상당 부분에서 SiC 잔여물이 발견되지 않았으며, 일부 남아있는 잔여물의 경우, 그 두께는 0.1㎛로 측정되었다. 이어서, 상기 서셉터는 다시 반응 챔버 내에 배치하고, HCl 가스를 주입한 후에 20 ℃/min 속도로 승온하여 1800℃까지 온도를 상승시키고, 20분간 건식 세정하였다. 건식 세정 공정 이후에, 서셉터 표면의 SiC 증착 층의 두께를 측정하였다. 서셉터 표면의 상당 부분에서 SiC 잔여물이 발견되지 않았으며, 일부 남아있는 잔여물의 경우, 그 두께는 0.01㎛로 측정되었다. 상기 실시예에서, 반도체 공정 부품으로 서셉터를 사용하였으나, 이에 한정되지 않고, 반도체 공정에서 사용되는 부품이면 제한 없이 사용될 수 있다.
상기 실시예는, 주입하는 가스, 온도 및 시간을 변경하여 반복 수행 되었으며, 아래 표는 각각의 실시예에서의 조건 및 결과를 나타낸다.
Figure 112015114226477-pat00002
도 7은, 본 발명의 일 실시예에 따른 SiC가 증착된 서셉터의 전자 현미경 사진이다. 그라파이트 모재 (11) 표면에 코팅된 TaC 층 (12)을 포함하는 서셉터 (10)에는, SiC 증착 층 (20)이 적층되어 있다.
도 8은, 본 발명의 일 실시예에 따른 재생 서셉터의 전자 현미경 사진이다. 본 발명의 재생공정을 거친 후에, 서셉터 표면에는 SiC 증착 층이 거의 발견되지 않았다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (12)

  1. TaC 코팅 층을 포함하고, 상기 TaC 코팅 층에 SiC 증착 층이 형성된 반도체 공정 부품을 준비하는 단계; 및
    수소가 포함된 가스, 염소가 포함된 가스, 및 불활성 가스로 이루어진 군으로부터 선택되는 적어도 어느 하나의 가스 조건하에서, 또는 진공 조건하에서 1700 내지 2700 ℃로 상기 반도체 공정 부품을 열처리하는 단계;를 포함하고,
    상기 반도체 공정 부품을 열처리하는 단계는,
    상기 SiC 증착 층과 상기 TaC 코팅 층 사이의 화학적 결합을 절단하는 것인, 반도체 공정 부품 재생방법.
  2. 제1항에 있어서,
    상기 수소가 포함된 가스, 염소가 포함된 가스 및 불활성 가스로 이루어진 군은, H2, HCl, Cl2, Ar, Ne, Kr, Xe, 및 N2를 포함하는 것인, 반도체 공정 부품 재생방법.
  3. 삭제
  4. 제1항에 있어서,
    수소가 포함된 가스 조건하에서 1700 내지 2700 ℃로 상기 반도체 공정 부품을 건식 세정하는 단계;를 더 포함하는, 반도체 공정 부품 재생방법.
  5. 제4항에 있어서,
    상기 반도체 공정 부품을 건식 세정하는 단계 이전에,
    상기 TaC 코팅 층은, 탄소를 포함하는 잔여물이 상기 TaC 코팅 층 표면 상에 남아있는 것인, 반도체 공정 부품 재생방법.
  6. 제5항에 있어서,
    상기 반도체 공정 부품을 건식 세정하는 단계는,
    상기 탄소를 포함하는 잔여물을 승화시키는 것인, 반도체 공정 부품 재생방법.
  7. 제1항에 있어서,
    상기 반도체 공정 부품을 열처리하는 단계 이후에,
    탄소를 포함하는 잔여물의 두께는, 0.001 내지 1 ㎛ 것인, 반도체 공정 부품 재생방법.
  8. 제1항에 있어서,
    상기 반도체 공정 부품의 SiC 증착 층의 두께는, 0.001 내지 500㎛인 것인, 반도체 공정 부품 재생방법.
  9. 제1항에 있어서,
    상기 반도체 공정 부품은, 챔버 벽, 기판 지지대, 링, 가스분산 시스템 부품, 및 전송모듈 부품으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것인, 반도체 공정 부품 재생방법.
  10. TaC 코팅 층을 포함하고,
    상기 TaC 코팅 층에 증착 형성된 SiC 증착 층을 제거하는 재생과정을 통한 반도체 공정 부품으로서,
    탄소를 포함하는 잔여물의 두께는, 0.001 내지 1 ㎛ 것이고,
    상기 재생 과정은,
    제1항 및 제2항, 제4항 내지 제8항 중 어느 하나의 항에 따른 반도체 공정 부품 재생방법으로 수행하는 것인,
    재생 반도체 공정 부품.
  11. 삭제
  12. 제10항에 있어서,
    상기 반도체 공정 부품은, 챔버 벽, 기판 지지대, 링, 가스분산 시스템 부품, 및 전송모듈 부품으로 이루어진 군으로부터 선택되는 적어도 어느 하나를 포함하는 것인, 재생 반도체 공정 부품.
KR1020150164251A 2014-12-12 2015-11-23 반도체 공정 부품 재생방법 KR101752175B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510907058.9A CN105702561B (zh) 2014-12-12 2015-12-09 半导体处理组件再生方法
JP2015241667A JP6141953B2 (ja) 2014-12-12 2015-12-11 半導体工程部品の再生方法
TW104141785A TWI585895B (zh) 2014-12-12 2015-12-11 Semiconductor processing element regeneration method
US14/966,141 US9956589B2 (en) 2014-12-12 2015-12-11 Method for repairing semiconductor processing components

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140179667 2014-12-12
KR20140179667 2014-12-12

Publications (2)

Publication Number Publication Date
KR20160072018A KR20160072018A (ko) 2016-06-22
KR101752175B1 true KR101752175B1 (ko) 2017-06-29

Family

ID=56107594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150164251A KR101752175B1 (ko) 2014-12-12 2015-11-23 반도체 공정 부품 재생방법

Country Status (3)

Country Link
KR (1) KR101752175B1 (ko)
TW (1) TWI585895B (ko)
WO (1) WO2016093431A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222284A (ja) * 2011-04-13 2012-11-12 Ibiden Co Ltd エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法
JP2013207057A (ja) * 2012-03-28 2013-10-07 Hitachi Kokusai Electric Inc 基板処理装置、基板の製造方法、及び、基板処理装置のクリーニング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3004696B2 (ja) * 1989-08-25 2000-01-31 アプライド マテリアルズ インコーポレーテッド 化学的蒸着装置の洗浄方法
JP4608884B2 (ja) * 2004-01-08 2011-01-12 信越半導体株式会社 熱処理用治具の表面保護膜形成方法
JP4632290B2 (ja) * 2004-03-23 2011-02-16 日本碍子株式会社 窒化アルミニウム製サセプターの洗浄方法
JP5542560B2 (ja) * 2010-07-20 2014-07-09 株式会社ニューフレアテクノロジー 半導体製造装置およびサセプタのクリーニング方法
JP5880297B2 (ja) * 2012-06-07 2016-03-08 三菱電機株式会社 基板支持体、半導体製造装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222284A (ja) * 2011-04-13 2012-11-12 Ibiden Co Ltd エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法
JP2013207057A (ja) * 2012-03-28 2013-10-07 Hitachi Kokusai Electric Inc 基板処理装置、基板の製造方法、及び、基板処理装置のクリーニング方法

Also Published As

Publication number Publication date
TW201633450A (zh) 2016-09-16
KR20160072018A (ko) 2016-06-22
WO2016093431A1 (ko) 2016-06-16
TWI585895B (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
US7767028B2 (en) Cleaning hardware kit for composite showerhead electrode assemblies for plasma processing apparatuses
KR100755804B1 (ko) 알루미늄 함유 금속막 및 알루미늄 함유 금속 질화막을증착하는 박막 증착 장치의 세정방법
JP6325057B2 (ja) 半導体素子の製造方法
JP2007531304A5 (ko)
US7479187B2 (en) Method for manufacturing silicon epitaxial wafer
TWI415170B (zh) 半導體製造裝置之保護方法、半導體製造裝置以及半導體製造方法
KR102017138B1 (ko) 탄화규소 제품의 재생 방법 및 재생된 탄화규소 제품
US20220162757A1 (en) Plasma treatment device and method for manufacturing semiconductor device
JP6141953B2 (ja) 半導体工程部品の再生方法
US9428424B2 (en) Critical chamber component surface improvement to reduce chamber particles
KR101752175B1 (ko) 반도체 공정 부품 재생방법
KR101198243B1 (ko) 탄소 함유 박막을 증착하는 박막 증착 장치의 건식 세정방법
KR20080026746A (ko) 증착 챔버 세정 방법
KR101326106B1 (ko) 박막증착장비의 세정 주기 연장 방법
JP6471631B2 (ja) シリコン単結晶引上げ装置内の部材の再生方法
KR20210020355A (ko) 웨이퍼용 서셉터의 제작 방법
JP2019091848A (ja) 気相成長装置の炉内部品の洗浄方法
JP7459137B2 (ja) 化学蒸着チャンバー物品
KR102051642B1 (ko) 그라파이트 모재에 실리콘카바이드 코팅층이 형성된 부품의 재생 방법
KR20160070916A (ko) 반도체 웨이퍼용 히터 및 그 제조방법
JP2004119810A (ja) 気相工程用トレー
JP2020126883A (ja) 成膜方法及び成膜装置
KR20030021692A (ko) 화학기상증착장치 및 그의 잔류물 제거방법
TW200805464A (en) Manufacturing process of recycled wafer
KR20160070917A (ko) 반도체 웨이퍼용 히터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200224

Year of fee payment: 4