KR101745433B1 - 신호 지연 및 전압 오프셋 조절을 위한 방사선 계수 장치, 노이즈 최적화 방법, 프로그램 및 이를 저장한 기록매체 - Google Patents

Abstract

본 발명은 신호 지연 및 전압 오프셋(offset) 조절을 위한 방사선 계수 장치, 노이즈 최적화 방법, 프로그램 및 이를 저장한 기록매체에 관한 것이다. 이를 위하여 입력단이 전치 증폭기의 출력단에 연결되고, 제1신호가 입력되며, 제1신호에 신호 지연 및 오프셋 조정 중 적어도 하나를 적용한 제2신호를 출력단에서 출력하는 CDM부; 입력단이 CDM부의 출력단과 연결되고, 제1신호와 제2신호의 차이값에 따라 생성되는 제3신호를 출력단에서 출력하는 CDS부;를 포함하고, 제3신호는, 제1신호 또는 제2신호가 입력되는 때에는 제1신호 또는 제2신호의 변화량에 비례하는 크기를 가지며, 제1신호와 제2신호의 차이가 반전되는 때에는 임의의 전압인 베이스 전압을 갖고, CDM부는 RC회로 및 앰프를 포함하는 전역 통과 필터로 구성되며, 제3신호의 전압을 토대로 제1신호의 시작점과 최대점의 차이를 도출하고, 제2신호의 신호 지연 및 베이스 전압의 오프셋을 조절하여 제3신호의 노이즈를 최적화하는 것을 특징으로 하는, 방사선 계수 장치가 제공될 수 있다. 이에 따르면, 면적이 작고 단순한 구성으로 방사선 계수 및 에너지 정보 측정이 가능한 방사선 계수 장치를 제공할 수 있는 효과가 발생된다.

Description

신호 지연 및 전압 오프셋 조절을 위한 방사선 계수 장치, 노이즈 최적화 방법, 프로그램 및 이를 저장한 기록매체{Method for Counting the Number of Incident Radiation for tunable offset voltage and delay time for the circuit, Apparatus, Program and Recording Medium using the same}

본 발명은 신호 지연 및 전압 오프셋(offset) 조절을 위한 방사선 계수 장치, 노이즈 최적화 방법, 프로그램 및 이를 저장한 기록매체에 관한 것이다. 보다 구체적으로는 방사선 계수 방식의 영상 센서 신호 처리단의 신호 중첩으로 인한 손실 정보를 막고, 에너지의 왜곡을 극복하기 위하여 신호 지연의 조절 및 전압 오프셋의 조절이 간편하게 구동되는 방사선 계수 장치, 노이즈 최적화 방법, 프로그램 및 이를 저장한 기록매체에 관한 것이다.

19세기 말, 뢴트겐에 의해 인체를 투과할 수 있는 X-ray가 발견되었다. 수십 pm ~ 수 mm 정도의 파장을 갖는 전자기파인 X-ray는 투과성과 직진성으로 구분되는 특별한 특징을 갖고 있다. X-ray는 이러한 특징에 의해 많은 분야에서 유용하게 활용되고 있으며, 특히 의료 영상에서의 활용은 괄목할만하다.

방사선 영상 센서는 직접 방식과 간접 방식으로 크게 나뉜다. 도 1은 간접 방식과 직접 방식의 방사선 영상 센서를 도시한 모식도이다. 도 1에 도시된 바와 같이, 간접 방식은 섬광체를 통해 방사선을 가시광선으로 변환 후, 가시광선의 신호를 포토다이오드라는 광소자에서 전기 신호로 변환하며, 누적된 전기 신호를 검출하여 영상을 얻는 것이다. 이에 반하여 직접 방식은 방사선 하나 하나가 광소자에 반응하여 전자쌍을 생성하고, 생성된 전기 신호가 신호처리단에 입력으로 들어가서 하나하나의 신호 파형으로 출력되는 방식이다. 직접 방식에서는 전기 신호와 신호처리단의 비교기 전압이 비교되어 에너지 정보와 입사 정보가 얻어지고, 이를 이용하여 최종적으로 영상을 재구성하게 된다.

도 2는 하이브리드 픽셀 검출기를 도시한 개념도이다. 도 2에 도시된 바와 같이, 최근 X-ray 계수 방식의 이미지 센서 모듈은 센서 칩과 ROIC 칩(Readout Integrated Circuit)이 입체적으로 결합되는 하이브리드 구조의 픽셀 검출기 기술이 많은 발전을 하고 있다. 이러한 직접 방식의 영상 센서는 X-ray 입사 광자 하나하나를 처리할 수 있게 됨에 따라, 신호처리단의 노이즈보다 비교기의 전압을 높게 설정하여 노이즈의 영향을 저감시킬 수 있고, 이에 따라 저선량으로 훨씬 좋은 이미지를 얻을 수 있는 장점이 있다.

도 3은 기본적인 방사선 계수 방식 영상 센서의 블록 구성을 도시한 회로도이다. 도 3에 도시된 바와 같이, 기본적인 방사선 계수 방식 영상 센서(1)는 디텍터(detector)와 연결된 전치 증폭기(2, Preamplifier), 펄스 성형기(3), 비교기(4), 계수기(5, Counter)를 포함할 수 있다. 전치 증폭기(2)는 디텍터에서 생겨난 전하들을 전압으로 변경하게 되고, 전치 증폭기(2)의 출력은 피드백 저항과 커패시터에 의한 시상수에 의해 큰 감쇠 시간(decay)을 가지게 된다. 이에 따라, 기본적인 방사선 계수 방식 영상 센서(1)에서는 S/N 비(signal-to-noise ratio)를 증가시키고 신호 처리 속도를 향상시키기 위해 펄스 성형기(3)의 펄스 성형 단계(Shaping stage)가 추가된다. 도 4는 기본적인 방사선 계수 방식 영상 센서의 각 블록에서의 신호 파형을 도시한 것이다. 도 4에 도시된 바와 같이, 펄스 성형 단계에서는 펄스 성형기(3)가 긴 테일(tail)을 가진 비대칭 펄스 모양의 전치 증폭기(2) 출력에서의 파형을 가우시안 형태의 펄스 파형인 대칭된 신호 형태로 만들어서 비교기(4)와 계수기(5)에서 이를 이용할 수 있게 처리한다. 펄스 성형기(3)의 출력이 전치 증폭기(2)에서의 출력보다 빠르게 base line으로 복귀한 것을 확인할 수 있다.

펄스 성형기(3)에서의 출력은 도 4에서의 붉은 선으로 도시된 기준 전압(V_ref)과의 비교를 위해 비교기(4)의 입력단으로 입력된다. 비교기(4)는 디지털 신호를 출력하는데, 펄스 성형기(3)의 출력 신호와 비교기(4)의 기준 전압의 크기를 비교하여 high 값과 low 값을 출력하게 된다. 이러한 high와 low로 토글하는 신호를 이용하여 계수기(5)에서는 펄스의 개수를 카운트하여 디지털적으로 기록한다. 최종 신호 처리가 끝나면, 이 계수기(5)의 값을 읽어서 몇 개의 신호가 입력되었는지 확인하게 된다.

[특허문헌 1] 미국 등록특허 US5225682 A, Method and apparatus for providing pulse pile-up correction in charge quantizing radiation detection systems, The United States Of America As Represented By The United States Department Of Energy [특허문헌 2] 국제공개번호(PCT Pub No.) WO2012/029496 (2012.03.08), 방사선 계측 장치, 株式社日立製作所

그러나 방사선의 입사가 많은 환경에서는 조금 더 빠른 신호 처리 회로가 필요하다. 이를 위해 펄스 성형기(3)에서 조금 더 짧은 시간을 갖는 펄스를 만들 수 있다. 하지만, 이렇게 되면 신호의 최고점의 진폭(amplitude)이 낮아지는 단점이 있다. 신호의 출력 진폭이 낮아진다는 것은 노이즈에 취약해진다는 것을 의미한다. 노이즈는 신호의 크기가 변함없기 때문이다. 이는 S/N ratio의 저하, 즉 성능의 저하를 의미한다. 이에 따라 낮은 노이즈를 위한 회로 설계를 적용하기 위해서는 많은 파워 소모와 많은 인적, 물적 노력이 필요하다는 문제가 발생된다.

이에 더하여, 임의로 생겨나 입사하는 방사선은 주기가 없다. 이로 인하여 방서선 계수 방식의 센서는 방사선이 임의로 입사하는 방사선 환경에서는 신호처리단의 전기 신호 출력이 다음 신호를 받기 위한 base line에 위치하지 않을 경우에도 방사선이 입사한다. 따라서 펄스 성형기(3)의 출력에서도 펄스 중첩(pulse pile-up)이라 불리는 신호 중첩 문제가 발생된다. 도 5는 펄스 중첩(Pulse Pile-up) 현상을 도시한 출력 그래프이다. 도 5의 (a)는 비교기에 입력되는 앰프의 출력, 도 5의 (b)는 비교기에서 출력되는 출력값을 도시한 그래프이다. 도 5에 도시된 바와 같이, 임의 입사 방사선 환경에서는 펄스 중첩 현상이 발생될 수 있다. 펄스 중첩 현상은 방사선 계수 방식의 영상 센서에 최종 기록되는 입사 방사선 개수뿐만 아니라 입사 방사선의 에너지를 왜곡한다.

기존의 펄스 중첩(pulse pile-up) 대비 없이 에너지 영역을 구분하여 에너지 정보를 얻는 회로는 에너지의 정보가 왜곡된다. 도 5과 같이 비교기의 출력만을 이용하여 정보를 얻으면, 첫 번째로 2번 비교기 출력, 두 번째로 2번 비교기 출력, 세 번째 4번 비교기 출력, 네 번째 3번 비교기 출력이 최종적으로 에너지 정보로 동작하여, 방사선 영상 센서는 2의 에너지 2개, 3의 에너지 1개, 4의 에너지 1개로 에너지 정보를 획득하게 된다. 이는 두 번째 방사선이 입사하면서 만들어진 두 번째 신호가 base line에 복귀하기 전에, 세 번째 신호가 입사하여 생겨난 펄스 중첩을 처리하지 않아서 생기는 에너지 정보 왜곡현상이다. 도 5에서 실제 입사된 방사선 에너지는 2의 에너지 2개, 3의 에너지 2개이다.

도 6은 종래의 펄스 중첩 회피 방법을 도시한 개념도이다. 도 6에 도시된 바와 같이, 현재 펄스 중첩(Pulse pile-up) 문제를 해결하기 위한 방법으로는 단순히 입사된 방사선 하나가 ROIC(Readout Integrated Circuit)에서 처리되는 시간 동안 다른 입력을 강제로 받지 않는 GATE 방법이 있다. 하지만, 이러한 방법은 버려지는 신호가 많게 되고, 피사체에 피폭을 가중시키는 문제가 있다.

기존의 다른 방법으로는 신호 지연과 오프셋(offset) 조정을 이용하여 펄스 중첩을 해결하는 방법이 있다. 도 7은 신호 지연과 오프셋(offset) 조정을 이용한 방사선 계수 방식 영상 센서의 블록 구성을 도시한 회로도이다. 도 7에 도시된 바와 같이, 비교기(4)의 한쪽 입력에는 전치 증폭기(2)의 출력을 입력하고, 다른 입력에는 시간 지연과 베이스 전압의 오프셋(offset) 조정을 수행하는 버퍼부(6)의 출력 파형을 입력한다. 이럴 경우, 비교기(4)에서의 기준 전압이 예를 들어, 전치 증폭기(2)의 출력이 된다면, 지연 신호보다 전치 증폭기(2)의 출력이 작으면 low, 크면 high를 출력하게 된다. 이에 따라 신호가 토글되는 시점이 생겨나고, 이 토글되는 신호는 펄스 중첩의 상황에서도 무리없이 토글 신호를 발생시킴으로서 입사 방사선의 정보를 보다 정확히 검출할 수 있다.

하지만, 위의 기존 방법들은 입사하는 방사선의 개수는 계측할 수 있으나, 입사하는 방사선의 에너지 정보는 모두 잃게 되는 문제점이 있다. 에너지 정보는 예를 들어, X-ray가 투과되면서 감쇄에 영향을 미쳤던 물질들이 어떤 물질인지를 알 수 있는 정보를 포함하고 있다. 이러한 에너지 정보 문제를 펄스 중첩 문제와 동시에 해결하기 위하여 아날로그 복제 신호를 이용한 CDM 방법의 기술이 있다. 도 8은 종래의 펄스 중첩 회피 방법 중 CDM 방법을 도시한 개념도이다. 도 8의 (a)에서 회색선은 방사선에 의한 신호 출력, 검은색은 방사선에 의한 신호 출력을 복제한 복제 신호이다. 도 8의 (b)에서는 비교기의 출력을 확인할 수 있다. CDM 방법은 회색의 방사선에 의한 신호 출력을 복제한 검은색을 이용하여 교차 신호를 생성한다. 이 교차 신호를 이용하여 신호의 최고점과 신호의 최저점을 저장할 수 있는 기준 신호를 만들어 낸다. CDM 방식은 이러한 기준 신호를 이용하여 저장된 두 신호의 차감 작업을 통하여, 해당 에너지의 정보를 얻고 해당 에너지 메모리에 저장하는 방식으로 펄스 중첩의 환경에서도 에너지 정보까지 얻을 수 있게 하는 방법이다. 도 8의 (c)는 CDM 방법을 이용하지 않은 종래의 방법의 결과를 도시한 것이고, 도 8의 (d)는 CDM 방법을 이용한 방법의 결과를 도시한 것이다.

도 9는 CDM 방법을 이용한 에너지 구별 회로의 회로도를 도시한 것이다. 도 9에 도시된 바와 같이, CDM 방법의 단점은 에너지 정보를 얻기 위하여 시작점 및 최고점의 정보를 저장할 수 있는 메모리를 두어야 하고, 두 정보의 차이를 계산하기 위해 뺄셈을 위한 블록이 추가적으로 필요하며, 신호 복제를 위한 아날로그 회로의 설계가 어렵고, 지속적인 파워 소모가 발생하며, 아날로그 회로의 면적이 증가하는 문제가 발생된다. 이렇게 기존의 방법에서 면적이 큰 인덕터가 이용되고, 오프셋 전압의 조절을 위해 상당히 큰 커패시터가 사용됨으로써, 현재 영상화 센서에 널리 쓰이는 방사선 계수 방식의 센서 신호 처리단에서 구현이 불가능하게 되는 문제가 발생되는 실정이다. 왜냐하면, 최근의 영상화 센서에 대한 니즈는 고해상도의 디텍터를 필요로 하고, 이러한 기존의 방식으로는 작은 면적에 회로를 만드는 것이 어렵기 때문이다.

따라서 본 발명은 상기 제시된 문제점을 개선하기 위해 창안되었다.

본 발명의 목적은 ASIC으로 사용가능한 작은 면적으로 방사선 계수 장치를 구현하여 방사선 계수 방식의 영상 센서 신호 처리단의 신호 중첩으로 인한 손실 정보를 막고, 에너지의 왜곡을 극복하며, 칩의 제작 이후에 복제한 출력 신호의 지연 시간(delay time) 및 출력 베이스 전압(base voltage)의 오프셋 조절이 가능한 방사선 계수 장치, 노이즈 최적화 방법, 프로그램 및 이를 저장한 기록매체를 제공하는 데에 있다.

이는 방사선 계수 방식의 활용분야인 다양한 분야에서 적용 가능하며, 특히 의료 영상 분야에서 영상화 센서의 소형화에 기여하고, 영상의 균일성을 사후적으로 보정할 수 있게 되는 효과가 발생된다. 본 발명은 또한 모든 방사선 의료장비, 산업용 비파괴 관측 장비, 전자식 개인용 선량계 등 방사선 계수 방식 센서와 모든 pulse process를 하는 통신, 영상 등 많은 분야에 응용 및 이용이 가능하다.

이하 본 발명의 목적을 달성하기 위한 구체적 수단에 대하여 설명한다.

본 발명의 목적은, 입력단이 방사능 센서 소자에 연결되고, 상기 방사능 센서 소자의 전기 신호를 토대로 출력단에서 제1신호를 출력하는 전치 증폭기; 입력단이 상기 전치 증폭기의 상기 출력단에 연결되고, 상기 제1신호가 입력되며, 상기 제1신호에 신호 지연 및 오프셋 조정 중 적어도 하나를 적용한 제2신호를 출력단에서 출력하는 CDM부; 및 입력단이 상기 CDM부의 상기 출력단과 연결되고, 상기 제1신호와 상기 제2신호의 차이값에 따라 생성되는 제3신호를 출력단에서 출력하는 CDS부;를 포함하고, 상기 제3신호는, 상기 제1신호 또는 상기 제2신호가 입력되는 때에는 상기 제1신호 또는 상기 제2신호의 변화량에 비례하는 크기를 가지며, 상기 제1신호와 상기 제2신호의 차이가 반전되는 때에는 임의의 전압인 베이스 전압을 갖고, 상기 CDM부는 RC회로 및 앰프를 포함하는 전역 통과 필터로 구성되며, 상기 제3신호의 전압을 토대로 상기 제1신호의 시작점과 최대점의 차이를 도출하고, 상기 제2신호의 신호 지연 및 베이스 전압의 오프셋을 조절하여 상기 제3신호의 노이즈를 최적화하는 것을 특징으로 하는 것을 특징으로 하는, 방사선 계수 장치를 제공하여 달성될 수 있다.

또한, 상기 CDM부는 상기 RC회로에 가변 저항을 포함하며, 상기 가변 저항의 저항값을 변화시켜서, 상기 제2신호의 신호 지연을 조절하는 것을 특징으로 할 수 있다.

또한, 상기 CDM부는 특정 gm 값을 갖는 트랜스컨덕턴스부를 포함하는 전역 통과 필터로 구성되는 것을 특징으로 할 수 있다.

또한, 상기 앰프의 입력단의 MOSFET의 사이즈가 각 입력단별로 비대칭이 되도록 상기 MOSFET의 사이즈를 조정하여, 상기 제2신호의 베이스 전압의 오프셋을 조절하는 것을 특징으로 할 수 있다.

본 발명의 다른 실시예에 따르면, 방사선 센서 소자로부터 입력되는 전기 신호를 통해 입사된 방사선에 대해 방사선 계수 장치에 의해 수행되는 노이즈 최적화 방법에 있어서, 상기 방사선 계수 장치의 일구성인 전치 증폭기가, 상기 전기 신호를 토대로 제1신호를 출력하는 제1신호 출력 단계; 상기 방사선 계수 장치의 일구성인 CDM부가, 상기 제1신호에 신호 지연 및 오프셋 조정 중 적어도 하나가 적용된 제2신호를 출력하는 제2신호 출력 단계; 상기 방사선 계수 장치의 일구성인 CDS부에서 출력되는 제3신호의 전압이 상기 제1신호 또는 상기 제2신호의 전압 변화량에 따라 변화하는 CDS 출력 변화 단계; 상기 제1신호와 상기 제2신호의 차이가 반전되면, 상기 CDS부가 임의의 전압인 베이스 전압을 갖는 상기 제3신호를 출력하는 반전 단계; 상기 CDM부의 일구성인 RC회로에 구성되는 가변 저항의 저항값을 변화시켜서 상기 제2신호의 신호 지연을 조절하는 시간 지연 조절 단계; 및 상기 CDM부의 일구성인 앰프의 입력단의 MOSFET의 사이즈가 각 입력단별로 비대칭이 되도록 상기 MOSFET의 사이즈를 조정하여, 상기 제2신호의 베이스 전압의 오프셋을 조절하는 베이스 전압 오프셋 조절 단계;를 포함하고, 상기 제3신호의 전압을 토대로 상기 제1신호의 시작점과 최대점의 차이를 도출하며, 상기 제2신호의 신호 지연 및 베이스 전압의 오프셋을 조절하여 상기 제3신호의 노이즈를 최적화하는 것을 특징으로 하는, 노이즈 최적화 방법을 제공하여 달성될 수 있다.

또한, 상기 CDS부는, 제1입력단은 상기 전치 증폭기의 상기 출력단과 연결되고, 제2입력단은 상기 CDM부의 상기 출력단과 연결되며, 상기 제1신호와 상기 제2신호의 차이에 따라 발생되는 토글 신호를 출력단에서 출력하는 CDS 비교기; 일단은 상기 CDM부의 상기 출력단과 연결되고, 상기 일단과 타단 사이의 전압 차이에 해당되는 전하를 저장하는 CDS 커패시터; 및 상기 CDS 비교기의 출력단과 연결되어 상기 토글 신호가 입력되면 상기 베이스 전압과의 연결이 해제되고, 상기 토글 신호가 입력되지 않으면 상기 베이스 전압과 연결되는 CDS 스위치;를 포함하고, 상기 CDS 출력 변화 단계는, 상기 토글 신호가 입력되면 상기 CDS 스위치의 연결이 해제되는 스위치 해제 단계; 및 상기 제3신호의 전압이 상기 제1신호 또는 상기 제2신호의 전압 변화량에 따라 변화하는 전압 변화 단계;를 포함하며, 상기 반전 단계는, 상기 제1신호와 상기 제2신호의 차이가 반전되어 상기 토글 신호가 제거되면, 상기 CDS 스위치가 상기 베이스 전압에 연결되는 스위치 연결 단계; 및 상기 제3신호의 전압이 상기 베이스 전압을 갖는 베이스 전압 단계;를 포함하는, 노이즈 최적화 방법을 제공하여 달성될 수 있다.

본 발명의 다른 목적은, 방사선 센서 소자로부터 입력되는 전기 신호를 통해 입사된 방사선에 대해 방사선 계수 장치에 의해 수행되는, 노이즈 최적화 방법을 컴퓨터상에서 수행하는 프로그램이 기록된 기록매체에 있어서, 상기 방사선 계수 장치의 일구성인 전치 증폭기가, 상기 전기 신호를 토대로 제1신호를 출력하는 제1신호 출력 단계; 상기 방사선 계수 장치의 일구성인 CDM부가, 상기 제1신호에 신호 지연 및 오프셋 조정 중 적어도 하나가 적용된 제2신호를 출력하는 제2신호 출력 단계; 상기 방사선 계수 장치의 일구성인 CDS부에서 출력되는 제3신호의 전압이 상기 제1신호 또는 상기 제2신호의 전압 변화량에 따라 변화하는 CDS 출력 변화 단계; 상기 제1신호와 상기 제2신호의 차이가 반전되면, 상기 CDS부가 임의의 전압인 베이스 전압을 갖는 상기 제3신호를 출력하는 반전 단계; 상기 방사선 계수 장치가, 상기 CDM부의 일구성인 RC회로에 구성되는 가변 저항의 저항값을 변화시켜서 상기 제2신호의 신호 지연을 조절하는 시간 지연 조절 단계; 및 상기 방사선 계수 장치가, 상기 CDM부의 일구성인 앰프의 입력단의 MOSFET의 사이즈가 각 입력단별로 비대칭이 되도록 상기 MOSFET의 사이즈를 조정하여, 상기 제2신호의 베이스 전압의 오프셋을 조절하는 베이스 전압 오프셋 조절 단계;를 포함하고, 상기 제3신호의 전압을 토대로 상기 제1신호의 시작점과 최대점의 차이를 도출하며, 상기 제2신호의 신호 지연 및 베이스 전압의 오프셋을 조절하여 상기 제3신호의 노이즈를 최적화하는 것을 특징으로 하는, 노이즈 최적화 방법을 컴퓨터상에서 수행하는 프로그램이 기록된 기록매체를 제공하여 달성될 수 있다.

본 발명의 다른 목적은, 방사선 센서 소자로부터 입력되는 전기 신호를 통해 입사된 방사선에 대해 방사선 계수 장치에 의해 수행되는, 노이즈 최적화 방법이 컴퓨터상에서 수행되도록 기록매체에 저장된 프로그램에 있어서, 상기 방사선 계수 장치의 일구성인 전치 증폭기가, 상기 전기 신호를 토대로 제1신호를 출력하는 제1신호 출력 단계; 상기 방사선 계수 장치의 일구성인 CDM부가, 상기 제1신호에 신호 지연 및 오프셋 조정 중 적어도 하나가 적용된 제2신호를 출력하는 제2신호 출력 단계; 상기 방사선 계수 장치의 일구성인 CDS부에서 출력되는 제3신호의 전압이 상기 제1신호 또는 상기 제2신호의 전압 변화량에 따라 변화하는 CDS 출력 변화 단계; 상기 제1신호와 상기 제2신호의 차이가 반전되면, 상기 CDS부가 임의의 전압인 베이스 전압을 갖는 상기 제3신호를 출력하는 반전 단계; 상기 방사선 계수 장치가, 상기 CDM부의 일구성인 RC회로에 구성되는 가변 저항의 저항값을 변화시켜서 상기 제2신호의 신호 지연을 조절하는 시간 지연 조절 단계; 및 상기 방사선 계수 장치가, 상기 CDM부의 일구성인 앰프의 입력단의 MOSFET의 사이즈가 각 입력단별로 비대칭이 되도록 상기 MOSFET의 사이즈를 조정하여, 상기 제2신호의 베이스 전압의 오프셋을 조절하는 베이스 전압 오프셋 조절 단계;를 포함하고, 상기 제3신호의 전압을 토대로 상기 제1신호의 시작점과 최대점의 차이를 도출하며, 상기 제2신호의 신호 지연 및 베이스 전압의 오프셋을 조절하여 상기 제3신호의 노이즈를 최적화하는 것을 특징으로 하는, 노이즈 최적화 방법이 컴퓨터 상에서 수행되도록 기록매체에 저장된 프로그램을 제공하여 달성될 수 있다.

상기한 바와 같이, 본 발명에 의하면 이하와 같은 효과가 있다.

첫째, 본 발명의 일실시예에 따르면 면적이 작고 단순한 구성으로 방사선 계수 및 에너지 정보 측정이 가능한 방사선 계수 장치를 제공할 수 있는 효과가 발생된다.

둘째, 본 발명의 일실시예에 따르면, 칩의 제작 이후에도 지연 시간이나 오프셋 전압의 조절이 가능해짐으로써, 제작 시 발생되는 오류인 픽셀 사이의 성능 오차를 사후적으로 해결할 수 있는 효과가 발생된다. 이에 따라 본 발명의 일실시예에 따르면 영상의 균일성을 획기적으로 보정할 수 있게 되는 효과가 있다.

셋째, 본 발명의 일실시예에 따르면, 실제 회로에서부터 기인되는 노이즈의 영향을 사후적으로 최소화할 수 있는 효과가 발생된다. 이는 본 발명의 일실시예에 따른 방사선 계수 장치에서 칩의 제작 이후에 지연 신호 및 오프셋의 조절이 가능해지기 때문이다.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명의 범위는 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 간접 방식과 직접 방식의 방사선 영상 센서를 도시한 모식도,
도 2는 하이브리드 픽셀 검출기를 도시한 개념도,
도 3은 기본적인 방사선 계수 방식 영상 센서의 블록 구성을 도시한 회로도,
도 4는 기본적인 방사선 계수 방식 영상 센서의 각 블록에서의 신호 파형을 도시한 그래프,
도 5는 펄스 중첩(Pulse Pile-up) 현상을 도시한 출력 그래프,
도 6은 종래의 펄스 중첩 회피 방법을 도시한 개념도,
도 7은 신호 지연과 오프셋(offset) 조정을 이용한 방사선 계수 방식 영상 센서의 블록 구성을 도시한 회로도,
도 8은 종래의 펄스 중첩 회피 방법 중 CDM 방법을 도시한 개념도,
도 9는 CDM 방법을 이용한 에너지 구별 회로의 회로도,
도 10은 본 발명의 일실시예에 따른 방사선 계수 장치를 도시한 블럭도,
도 11은 본 발명의 일실시예에 따른 CDM부(20)의 구성을 도시한 모식도,
도 12는 본 발명의 일실시예에 따른 RC회로(22)에 4개의 출력을 낼 수 있는 메모리를 저항에 구비하는 경우를 도시한 모식도,
도 13은 본 발명의 일실시예에 따른 앰프(23)의 구성을 도시한 모식도,
도 14는 본 발명의 일실시예에 따른 앰프(23)에 4개의 출력을 낼 수 있는 메모리를 픽셀에 구비하는 경우를 도시한 모식도,
도 15는 본 발명의 일실시예에 따라 신호 지연의 값을 조정한 출력 전압 그래프,
도 16은 본 발명의 일실시예에 따라 오프셋 값을 조정한 출력 전압 그래프,
도 17은 본 발명의 일실시예에 따른 노이즈 최적화 방법을 도시한 흐름도,
도 18은 본 발명의 일실시예에 따른 방사선 계수 방법을 도시한 흐름도,
도 19는 본 발명의 일실시예에 따른 방사선 계수 장치의 각 노드별 펄스 신호 파형을 도시한 그래프,
도 20은 본 발명의 일실시예에 따른 방사선 계수 장치를 이용한 예를 도시한 예시도이다.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 쉽게 실시할 수 있는 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예에 대한 동작원리를 상세하게 설명함에 있어서 관련된 공지기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다. 명세서 전체에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고, 간접적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 포함한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

방사선 계수 장치

방사선 계수 장치와 관련하여, 도 10은 본 발명의 일실시예에 따른 방사선 계수 장치를 도시한 블럭도이다. 도 10에 도시된 바와 같이, 본 발명의 일실시예에 따른 방사선 계수 장치(10)는, 전치 증폭기(2), 펄스 성형기(3), CDM부(20), CDS 비교기(21), CDS 커패시터(30), CDS 스위치(31), 복수개의 출력 비교기(40), 복수개의 계수기(50)를 포함할 수 있다.

전치 증폭기(2)는 디텍터에서 생겨난 전하들을 전압으로 변경하게 되고, 펄스의 에너지 손실과 왜곡을 방지하면서 다음 증폭기인 펄스 성형기(3)로 펄스 신호를 출력하는 구성이다. 전치 증폭기(2)의 출력은 피드백 저항과 커패시터에 의한 시상수에 의해 큰 감쇠 시간(decay)을 가지게 된다.

펄스 성형기(3)는 전치 증폭기(2)의 출력단에 연결되고, 긴 테일(tail)을 가진 비대칭 펄스 모양의 전치 증폭기(2) 출력에서의 파형을 가우시안 형태의 펄스 파형인 대칭된 신호 형태로 만들어서 비교기(4)와 계수기(5)에서 이를 이용할 수 있게 처리하는 구성이다. 펄스 성형기(3)의 출력이 전치 증폭기(2)에서의 출력보다 빠르게 base line으로 복귀하게 된다. 본 발명의 일실시예에서는 펄스 성형기(3)의 출력을 제1신호로 명명한다.

CDM부(20)는 펄스 성형기(3)의 출력단(Node A)에 연력되고, 펄스 성형기(3)의 출력(제1신호)에 대한 신호 지연(delay) 및 오프셋(offset) 조절을 위한 CDM(Cross Detection Method)에 대응되는 구성이며, 제1신호에서 신호 지연되고 오프셋 조절된 CDM 신호인 제2신호를 Node B에 출력한다. 본 발명의 일실시예에 따르면, CDM부(20)는 전역 통과 필터(All pass filter)로 구성될 수 있다.

CDM부(20)의 구성과 관련하여, 도 11은 본 발명의 일실시예에 따른 CDM부(20)의 구성을 도시한 모식도이다. 도 11에 도시된 바와 같이, 본 발명의 일실시예에 따른 CDM부(20)는 전역 통과 필터를 구성하는 RC회로(22), 앰프(23)를 포함할 수 있다.

RC회로(22)는 가변 저항을 포함할 수 있으며, 가변 저항의 저항값 조절을 통해 시상수 값, 즉 신호 지연의 값을 조절하는 구성이다. RC회로(22)의 구성과 관련하여, 본 발명의 일실시예에 따른 RC회로(22)와 앰프(23)는 전역 통과 필터와 같이 구성될 수 있다. 특히, 본 발명의 일실시예에 따른 RC회로(22)는 앰프(23)의 양 입력부와 Node A의 사이에 가변 저항을 포함할 수 있다. 본 발명의 일실시예에 따르면 해당 가변 저항의 저항값의 조절을 통하여 Node B에 출력되는 지연 신호인 제2신호의 신호 지연 정도를 조절할 수 있다.

RC회로(22)의 확장과 관련하여, 도 12는 본 발명의 일실시예에 따른 RC회로(22)에 4개의 출력을 낼 수 있는 메모리를 저항에 구비하는 경우를 도시한 모식도이다. 메모리 소자는 디지털적으로 on/off를 저장할 수 있는 소자이다. 도 12에 도시된 바와 같이, 메모리를 미리 구비하고, 이 메모리 값과 on/off 스위치를 이용하여 저항의 연결을 달리하여 실제 회로에 작용하는 저항값을 조절하는 방법으로 신호 지연의 값을 조절할 수 있다. 실제 칩이 제작되었을 시에는 공정의 변화에서 오는 제작 변수로 인하여 저항 값의 오차가 생겨난다. 이때 메모리 소자를 이용하여 메모리 소자에 기억되어 있는 on/off 값을 저항값을 선택할 수 있는 on/off 스위치의 제어 신호로 사용할 수 있음에 따라 저항값의 오차를 정교하게 교정할 수 있다. 따라서 칩의 재제작 없이 제작된 칩의 성능을 조절 할 수 있을 뿐만 아니라 여러개를 한 칩에서 제작하였을 경우 이 조절을 통하여 균일한 성능을 가지도록 조절할 수 있다.

또한, 저항은 집적 회로에서 면적을 많이 차지하는 소자로써 저항을 특정 gm 값을 갖는 트랜스컨덕턴스부(Transconductance)로 대신하여 구성할 수 있다. 저항의 동작은 저항 양단의 전압차이만큼 전류를 흘려주는 동작을 한다. 트랜스컨덕턴스부는 입력된 전압으로 규정된 신호를 전류로 변환하여 전류 신호의 크기로 출력하는 것으로써 저항의 동작과 동일한 동작을 하도록 구성될 수 있다. 따라서 본 발명의 다른 실시예에 따르면, 저항 대신에 집적회로에서 구현에 작은 면적을 차지하는 트랜스컨덕턴스부로 대체가 가능하다.

앰프(23)는 베이스 전압의 오프셋을 조절하는 구성이다. 앰프(23)의 구성과 관련하여, 도 13은 본 발명의 일실시예에 따른 앰프(23)의 구성을 도시한 모식도이다. 도 13에 도시된 바와 같이, 본 발명의 일실시예에 따른 앰프(23)는 입력단의 MOSFET의 사이즈를 비대칭으로 두어서 베이스 전압을 조절하게 된다. 이 앰프의 동작에 대해 도 13을 활용하여 설명한다. 도 13에서 M1과 M2는 각각이 입력단으로서 각각의 전류 패스에 동일한 전류를 흘려보낸다. 하지만, 이 전류의 양이 달라지면 출력단에서 베이스 라인, 즉 출력 오프셋 전압이 달라진다. 따라서 입력 사이즈를 비대칭으로 두면 각각에 흐르는 전류가 달라지고 이로써 출력 오프셋을 조정하는 원리이다. 예를 들어, 기존의 앰프에서는 입력단의 음 입력부 M1, 양 입력부 M2의 사이즈가 동일하였다. 하지만, 본 발명의 일실시예에 따르면 도 13의 (a)에 도시된 바와 같이 입력단의 M1, M2의 사이즈를 다르게 구성하여 베이스 전압의 크기를 조절하게 된다.

본 회로는 공정을 통해서 제작할 때 사이즈를 달리한 경우 한 개의 출력 오프셋 전압을 가진다. 제작 후 출력 오프셋 전압 조정을 원할 경우, 도 13의 (b)에 도시된 바와 같이 on/off 값을 기억하는 메모리 소자를 함께 제작하여 구비해 놓음으로써 소자에 기억되어있는 on/off 값을 이용하여 스위치 역할을 하는 M4를 조정을 할 수 있다. 이 방법은 여러개의 동일 소자를 한 칩에 여러개 제작할 경우, 공정에서 생겨나는 제작 오차로 인하여 생겨나는 출력 오프셋 전압 분포를 균일하게 조절 할 수 있다. 도 13의 (b)의 예를 들자면, M1의 사이즈가 10/1 (width/length)이면 M2의 사이즈를 8/1로 설정할 수 있다. 그리고 M3의 사이즈를 4/1 (=(10-8)*2)로 설정할 수 있다. M4는 본 발명의 일실시예에 따르면 스위치 역할을 할 수 있다. 따라서 외부에서 M4의 게이트 전압을 조정하여 M3의 사용 사이즈를 결정하는 방식이다. 즉, M4의 스위치가 완전히 On이 되면 M3가 완전히 동작하여 M2와 M3의 사이즈가 12/1이 된다. 또한, M4의 스위치의 사이즈가 반만 열리면 M2와 M3의 사이즈가 8/1로 비대칭을 구성하게 된다. 이로써 출력단에서는 베이스 전압을 시간 축에 대하여 상하로 조절할 수 있게 된다.

앰프(23)의 확장과 관련하여, 도 14는 본 발명의 일실시예에 따른 앰프(23)에 4개의 출력을 낼 수 있는 메모리를 픽셀에 구비하는 경우를 도시한 모식도이다. 도 14에 도시된 바와 같이, 본 발명의 일실시예에 따른 앰프(23)는 각 픽셀에서 조절 가능하도록 집적회로에서 확장 구성될 수 있다. 메모리 소자는 디지털적으로 on/off를 저장할 수 있는 소자이다. 이에 픽셀 별로 메모리를 구성하면 이 메모리 소자를 이용하여 베이스 전압의 크기를 조절하는 것이 가능할 수 있다. 도 14에서도 M4', M4'', M4''', M4''''의 소자를 필요에 따라 선택적으로 on/off 할 수 있도록 사이즈 조절을 할 수 있다.

또한, 출력 오프셋 전압 조절 방식은 기본 전제가 입력단에 흐르는 전류를 인위적으로 달리하는 것으로서, 입력단의 사이즈를 임의로 달리하는 방법뿐만 아니라, 전류를 임의로 추가하여 조절하는 방식으로도 사용할 수 있다. 이 방법 또한 메모리 소자를 사용하여 조절을 할 수 있다.

앰프(23)의 구동에 관한 시뮬레이션과 관련하여, 도 15는 본 발명의 일실시예에 따라 신호 지연의 값을 조정한 출력 전압 그래프, 도 16은 본 발명의 일실시예에 따라 오프셋 값을 조정한 출력 전압 그래프이다. 도 15는 도 12에서의 저항값을 변경하여 신호 지연의 값(시상수 값)을 조정한 것이고, 도 16은 도 13에서의 M4의 전압을 조정하여 베이스 전압이 달라지는 것을 나타낸다. 이처럼, 본 발명의 일실시예에 따른 앰프(23)에 따르면, 디지털적으로 펄스의 시작점과 최고점을 도출해내기 위한 가장 적절한 시상수 값 및 출력 베이스를 조절할 수 있게 되는 효과가 발생된다.

CDS 비교기(21)는 CDS(Correlated Double Sampling) 역할을 수행하기 위해 제1입력단의 전압과 제2입력단의 전압의 차이에 기반한 토글 신호인 CDS out을 출력단에 출력하는 구성이고, 본 발명의 일실시예에 따르면 CDS 비교기(21)의 제1입력단은 펄스 성형기(3)의 출력단과 연결되고, 제2입력단은 CDM부(20)의 출력단과 연결될 수 있다. CDS 비교기(21)의 출력단은 CDS 스위치(31)와 연결될 수 있다. CDS 비교기(21)는 CDS에서 CDS 스위치(31)의 컨트롤 신호를 제공하는 역할을 하게 된다.

CDS 커패시터(30)는 CDM부(20)의 출력단인 Node B와 연결되고, CDS 스위치(31)와 연결될 수 있다. CDS 커패시터(30)는 CDS에서 차감 모듈(subtract module)의 역할을 수행하게 되고, Node C에 제1신호 또는 제2신호의 전압의 변화량만을 출력하게 된다. 본 발명의 일실시예에서는 Node C에 출력되는 신호를 제3신호로 명명한다.

방사선의 유입이 없을 시에는, CDS 스위치(31)가 닫히게 되고 Node C에는 임의의 전압인 베이스 전압(V_base)이 걸리게 된다. 도 10에서 CDS 커패시터(30)의 Node B 전압은 CDM부(20)에서 신호 지연 및 베이스 전압이 조정된 펄스 출력(제2신호)이 걸리게 되고, Node C 전압은 CDS 스위치(31)의 베이스 전압이 걸리게 된다.

방사선이 입사하였을 때, CDS 비교기(21)의 출력 신호인 CDS out에서는 high인 토글 신호가 발생되고, 이 신호를 이용하여 CDS 스위치(31)의 연결이 끊어지게 된다. 이때, CDS 커패시터(30)의 Node B에는 시작점 전압(V_start)이 걸리게 되고, Node C에는 베이스 전압(V_base)이 걸리게 되며, CDS 커패시터(30)에는 시작점 전압(V_start)와 베이스 전압(V_base)의 차이인 V_start-V_base가 저장되게 된다.

이어서, 방사선의 입사량이 증가하게 되는 경우, 펄스 성형기(3)의 출력이 증가함에 따라 Node C의 전압은 V_base를 기준으로 V_start에서 변화하는 전압만큼이 상승하게 된다. 따라서 이때의 Node C의 전압은 출력 전압 최대치를 V_max라 할 때, V_max-V_start-V_base가 된다. 출력 전압이 비교되어 특정 기준 전압 이상의 출력 전압이 카운팅되는 출력 비교기(40)에서의 비교 전압은 비교 전압을 V_ref라고 할 때, V_ref1-V_base 내지 V_refN-V_base가 된다. 따라서, 출력 비교기(40)에서는 V_max-V_start, 즉 변화 에너지에 대한 V_ref1 내지 V_ref1 내지 V_refN과의 비교가 수행된다. 이 동작을 바탕으로 출력 비교기(40)에서는 각각의 비교 전압(V_ref1 내지 V_refN)을 넘을 때 토글 신호를 생성하게 된다. 출력되는 이 토글 신호를 바탕으로 계수기(50)에서 해당 에너지에서의 카운터 수가 증가하게 되므로, 펄스 중첩 상태에서의 입사되는 펄스 수 정보뿐만 아니라 에너지 정보까지 알 수 있게 된다.

이어서, 방사선의 입사량이 최대치에 달하는 경우, 제1신호와 제2신호의 차이가 반전되어, CDS 비교기(21)에서 출력되는 CDS out의 신호가 low가 되고, CDS 스위치(31)가 닫히면서 다시 Node C에는 임의의 전압인 베이스 전압(V_base)이 걸리게 된다.

CDS 스위치(31)는 CDS 커패시터(30)와 출력 비교기(40)의 사이에 구비되고 CDS 비교기(21)와의 연결은 스위치 작동에 의해 on/off되는 구성이다. 본 발명의 일실시예에 따르면, CDS를 반전시켜서 스위치를 컨트롤하게 되므로, CDS out이 low면 스위치가 닫히게 되고, CDS out이 high면 스위치가 열리게 된다. 스위치가 닫히는 경우에는 Node C에 임의의 전압인 베이스 전압(V_base)이 걸리게 된다. 스위치가 열리는 경우에 Node C의 전압은 V_base를 기준으로 V_start에서 변화하는 전압만큼이 상승하게 된다.

복수개의 출력 비교기(40)는 Node C에 연결되고, 각각의 비교 전압(V_ref1 내지 V_refN)을 넘을 때 토글 신호를 출력하여 각각의 비교 전압에 해당되는 계수기(50)에 제공하는 구성이다.

복수개의 계수기(50)는 각각의 출력 비교기(40)에 연결되어 출력 비교기(40)에서 출력되는 토글 신호를 각각의 비교 전압에 따라 카운팅하는 구성이다. 이에 따라 특정 비교 전압에 해당되는 펄스의 수가 계수되게 되고, 펄스 중첩 상태에서의 입사되는 펄스 수 정보뿐만 아니라 에너지 정보까지 알 수 있게 된다.

이하에서는 이러한 방사선 계수 장치를 이용한 노이즈 최적화 방법과 방사선 계수 방법을 구체적으로 기술하도록 한다.

노이즈 최적화 방법

노이즈 최적화 방법과 관련하여, 도 17은 본 발명의 일실시예에 따른 방사선 계수 장치를 이용한 노이즈 최적화 방법을 도시한 흐름도이다. 도 17에 도시된 바와 같이, 본 발명의 일실시예에 따른 방사선 계수 장치를 이용한 노이즈 최적화 방법은 신호 지연 조절 단계(S1), 오프셋 조절 단계(S2)를 포함할 수 있다.

신호 지연 조절 단계(S1)는 본 발명의 일실시예에 따른 방사선 계수 장치(10)의 RC회로(22)에 구성된 저항값을 조절하여 딜레이 신호의 신호 지연 정도를 조절하는 단계이다. S1에 따르면 Node B에서 출력되는 제2신호와 Node A에서 출력되는 제1신호 사이의 위상이 조절되게 된다.

오프셋 조절 단계(S2)는 본 발명의 일실시예에 따른 방사선 계수 장치(10)의 앰프(23)에 구성된 입력단의 MOSFET의 사이즈를 비대칭으로 두어서 베이스 전압을 조절하여 딜레이 신호의 베이스 전압 오프셋 정도를 조절하는 단계이다. S2에 따르면 Node B에서 출력되는 제2신호와 Node A에서 출력되는 제1신호 사이의 베이스 전압 오프셋이 조절되게 된다.

본 발명의 범위는 본 발명의 일실시예에 따른 방사선 계수 장치를 이용한 노이즈 최적화 방법에서 S1과 S2는 그 순서가 뒤바뀌는 것을 포함할 수 있다.

본 발명의 일실시예에 따른 방사선 계수 장치를 이용한 노이즈 최적화 방법에 따르면, 회로의 제작 과정에서 픽셀 간의 오차에 의해 발생되는 노이즈를 시간 지연 정도 조절과 베이스 전압 오프셋 조절을 통해 사후적으로 최적화할 수 있게 되는 효과가 발생된다.

방사선 계수 방법

방사선 계수 방법과 관련하여, 도 18은 본 발명의 일실시예에 따른 방사선 계수 방법을 도시한 흐름도이다. 도 18에 도시된 바와 같이, 본 발명의 일실시예에 따른 방사선 계수 방법은 CDS 스위치 연결 단계, 방사선 입사 단계(S10), CDM 신호 발생 단계(S20), CDS 스위치 연결 해제 단계(S30), Node C 전압 증가 단계(S40), CDS 스위치 연결 단계(S50)를 포함할 수 있다.

CDS 스위치 연결 단계는 CDS out이 low가 되어 CDS 스위치(31)가 닫히고, Node C에 임의의 전압인 베이스 전압(V_base)이 걸리는 단계이다. 따라서 제3신호의 값은 베이스 전압과 동일하게 된다.

방사선 입사 단계(S10)는 방사선이 디텍터에 입사하여 펄스 신호를 발생시키고, 펄스 신호가 전치 증폭기(2)와 펄스 성형기(3)를 지나 비교 및 계수가 가능하도록 성형되어 제1신호가 출력되는 단계이다.

CDM 신호 출력 단계(S20)는 펄스 성형기(3)의 출력(제1신호)이 Node A에서 CDM부(20)에 입력되고, 시간 지연 및 오프셋 조정된 CDM 신호(제2신호)가 CDM부(20)의 출력단인 Node B에 출력되는 단계이다.

CDS 스위치 해제 단계(S30)는 CDS 비교기(21)에서 출력되는 토글 신호인 CDS out이 high가 되어 CDS 스위치(31)가 열리는 단계이다.

Node C 전압 증가 단계(S40)는 베이스 전압이었던 Node C의 전압(제3신호)이 Node A(제1신호) 또는 Node B(제2신호)의 전압 변화량만큼 증가되는 단계이다.

CDS 스위치 연결 단계(S50)는 제1신호 또는 제2신호의 피크에서 제1신호와 제2신호의 차이가 반전이 되면서 CDS out이 low가 되어 CDS 스위치(31)가 닫히는 단계이다. Node C에는 다시 임의의 전압인 베이스 전압(V_base)이 걸리게 된다.

실시예

실시예와 관련하여, 도 19는 본 발명의 일실시예에 따른 방사선 계수 장치의 각 노드별 펄스 신호 파형을 도시한 것이다. 도 19에 도시된 바와 같이, 펄스 성형기(3)의 출력단인 Node A에서의 펄스 신호(제1신호) 파형과 CDM부(20)의 출력단인 Node B에서의 펄스 신호(제2신호) 파형은 신호 지연 및 오프셋으로 조정된 만큼의 차이를 나타내는 것을 확인할 수 있다. 따라서, CDS 비교기(21)의 출력 전압인 CDS out에서는 도 18에 도시된 바와 같이 토글 신호가 출력되게 된다.

또한, CDS 커패시터(30)의 출력단인 Node C에서의 펄스 신호(제3신호) 파형과 관련하여, 방사선이 입사될 때에는 CDS out이 high 값을 갖게 되어 CDS 스위치(31)가 열리게 되므로 Node A의 펄스 신호와 Node B의 펄스 신호의 차이가 출력된다. 방사선의 입사가 없거나 방사선의 입사가 피크(peak)일 때에는 제1신호와 제2신호의 차이가 반전되고, CDS out이 low 값을 갖게 되어 CDS 스위치(31)가 닫히게 되므로 베이스 전압이 출력되게 된다.

도 20은 본 발명의 일실시예에 따른 방사선 계수 장치를 이용한 예이다. 도 20에 도시된 바와 같이, 본 발명의 일실시예에 따른 방사선 계수 장치 또는 방사선 계수 방법에 따르면 방사선 계수와 동시에 에너지 크기의 판별이 가능해지기 때문에, 에너지 크기에 따라 필요한 영상 정보를 추출하여 이용할 수 있고, 에너지의 크기에 따라 에너지의 가중치 처리를 할 수 있어서 영상의 질이 훨씬 향상될 수 있다.

이상에서 언급한 노이즈 최적화 방법 및 방사선 계수 방법의 크기, 위치 및 배열은 도면에 한정되지 않으며, 본 발명의 목적을 달성하기 위해서 각 상황에 따라 결정됨이 바람직하다.

이상에서 설명된 방사선 계수 장치, 노이즈 최적화 방법 및 방사선 계수 방법은 컴퓨터 상에서 수행될 수 있는 프로그램 또는 컴퓨터 상에서 수행될 수 있는 프로그램이 기록된 기록매체로 보호될 수 있다.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다.

프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

이상에서 설명한 바와 같이, 본 발명이 속하는 기술 분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 상술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함하는 것으로 해석되어야 한다.

1: 기본적인 방사능 계수 방식 영상 센서
2: 전치 증폭기
3: 펄스 성형기
4: 비교기
5: 계수기
6: 버퍼부
10: 방사능 계수 장치
20: CDM부
21: CDS 비교기
22: RC회로
23: 앰프
24: 음 입력부
25: 양 입력부
30: CDS 커패시터
31: CDS 스위치
40: 출력 비교기
50: 출력 계수기

Claims (8)

1. 입력단이 방사능 센서 소자에 연결되고, 상기 방사능 센서 소자의 전기 신호를 토대로 출력단에서 제1신호를 출력하는 전치 증폭기;
   입력단이 상기 전치 증폭기의 상기 출력단에 연결되고, 상기 제1신호가 입력되며, 상기 제1신호에 신호 지연 및 오프셋 조정 중 적어도 하나를 적용한 제2신호를 출력단에서 출력하는 CDM부; 및
   입력단이 상기 CDM부의 상기 출력단과 연결되고, 상기 제1신호와 상기 제2신호의 차이값에 따라 생성되는 제3신호를 출력단에서 출력하는 CDS부;
   를 포함하고,
   상기 제3신호는, 상기 제1신호 또는 상기 제2신호가 입력되는 때에는 상기 제1신호 또는 상기 제2신호의 변화량에 비례하는 크기를 가지며, 상기 제1신호와 상기 제2신호의 차이가 반전되는 때에는 임의의 전압인 베이스 전압을 갖고,
   상기 CDM부는 RC회로 및 앰프를 포함하는 전역 통과 필터로 구성되며,
   상기 제3신호의 전압을 토대로 상기 제1신호의 시작점과 최대점의 차이를 도출하고,
   상기 제2신호의 신호 지연 및 베이스 전압의 오프셋을 조절하여 상기 제3신호의 노이즈를 최적화하며,
   상기 앰프의 입력단의 MOSFET의 사이즈가 각 입력단별로 비대칭이 되도록 상기 MOSFET의 사이즈를 조정하여, 상기 제2신호의 베이스 전압의 오프셋을 조절하는 것을 특징으로 하는 것을 특징으로 하는, 방사선 계수 장치.
   
2. 제1항에 있어서,
   상기 CDM부는 상기 RC회로에 가변 저항을 포함하며,
   상기 가변 저항의 저항값을 변화시켜서, 상기 제2신호의 신호 지연을 조절하는 것을 특징으로 하는, 방사선 계수 장치.
   
3. 제1항에 있어서,
   상기 CDM부는 특정 gm 값을 갖는 트랜스컨덕턴스부를 포함하는 전역 통과 필터로 구성되는 것을 특징으로 하는, 방사선 계수 장치.
   
4. 삭제
5. 방사선 센서 소자로부터 입력되는 전기 신호를 통해 입사된 방사선에 대해 제1항에 따른 방사선 계수 장치에 의해 수행되는 노이즈 최적화 방법에 있어서,
   상기 방사선 계수 장치의 일구성인 전치 증폭기가, 상기 전기 신호를 토대로 제1신호를 출력하는 제1신호 출력 단계;
   상기 방사선 계수 장치의 일구성인 CDM부가, 상기 제1신호에 신호 지연 및 오프셋 조정 중 적어도 하나가 적용된 제2신호를 출력하는 제2신호 출력 단계;
   상기 방사선 계수 장치의 일구성인 CDS부에서 출력되는 제3신호의 전압이 상기 제1신호 또는 상기 제2신호의 전압 변화량에 따라 변화하는 CDS 출력 변화 단계;
   상기 제1신호와 상기 제2신호의 차이가 반전되면, 상기 CDS부가 임의의 전압인 베이스 전압을 갖는 상기 제3신호를 출력하는 반전 단계;
   상기 CDM부의 일구성인 RC회로에 구성되는 가변 저항의 저항값을 변화시켜서 상기 제2신호의 신호 지연을 조절하는 시간 지연 조절 단계; 및
   상기 CDM부의 일구성인 앰프의 입력단의 MOSFET의 사이즈가 각 입력단별로 비대칭이 되도록 상기 MOSFET의 사이즈를 조정하여, 상기 제2신호의 베이스 전압의 오프셋을 조절하는 베이스 전압 오프셋 조절 단계;
   를 포함하고,
   상기 제3신호의 전압을 토대로 상기 제1신호의 시작점과 최대점의 차이를 도출하며,
   상기 제2신호의 신호 지연 및 베이스 전압의 오프셋을 조절하여 상기 제3신호의 노이즈를 최적화하는 것을 특징으로 하는, 노이즈 최적화 방법.
   
6. 제5항에 있어서,
   상기 CDS부는,
   제1입력단은 상기 전치 증폭기의 상기 출력단과 연결되고, 제2입력단은 상기 CDM부의 상기 출력단과 연결되며, 상기 제1신호와 상기 제2신호의 차이에 따라 발생되는 토글 신호를 출력단에서 출력하는 CDS 비교기;
   일단은 상기 CDM부의 상기 출력단과 연결되고, 상기 일단과 타단 사이의 전압 차이에 해당되는 전하를 저장하는 CDS 커패시터; 및
   상기 CDS 비교기의 출력단과 연결되어 상기 토글 신호가 입력되면 상기 베이스 전압과의 연결이 해제되고, 상기 토글 신호가 입력되지 않으면 상기 베이스 전압과 연결되는 CDS 스위치;
   를 포함하고,
   상기 CDS 출력 변화 단계는,
   상기 토글 신호가 입력되면 상기 CDS 스위치의 연결이 해제되는 스위치 해제 단계; 및
   상기 제3신호의 전압이 상기 제1신호 또는 상기 제2신호의 전압 변화량에 따라 변화하는 전압 변화 단계;
   를 포함하며,
   상기 반전 단계는,
   상기 제1신호와 상기 제2신호의 차이가 반전되어 상기 토글 신호가 제거되면, 상기 CDS 스위치가 상기 베이스 전압에 연결되는 스위치 연결 단계; 및
   상기 제3신호의 전압이 상기 베이스 전압을 갖는 베이스 전압 단계;
   를 포함하는, 노이즈 최적화 방법.
   
7. 방사선 센서 소자로부터 입력되는 전기 신호를 통해 입사된 방사선에 대해 제1항에 따른 방사선 계수 장치에 의해 수행되는, 노이즈 최적화 방법을 컴퓨터상에서 수행하는 프로그램이 기록된 기록매체에 있어서,
   상기 방사선 계수 장치의 일구성인 전치 증폭기가, 상기 전기 신호를 토대로 제1신호를 출력하는 제1신호 출력 단계;
   상기 방사선 계수 장치의 일구성인 CDM부가, 상기 제1신호에 신호 지연 및 오프셋 조정 중 적어도 하나가 적용된 제2신호를 출력하는 제2신호 출력 단계;
   상기 방사선 계수 장치의 일구성인 CDS부에서 출력되는 제3신호의 전압이 상기 제1신호 또는 상기 제2신호의 전압 변화량에 따라 변화하는 CDS 출력 변화 단계;
   상기 제1신호와 상기 제2신호의 차이가 반전되면, 상기 CDS부가 임의의 전압인 베이스 전압을 갖는 상기 제3신호를 출력하는 반전 단계;
   상기 방사선 계수 장치가, 상기 CDM부의 일구성인 RC회로에 구성되는 가변 저항의 저항값을 변화시켜서 상기 제2신호의 신호 지연을 조절하는 시간 지연 조절 단계; 및
   상기 방사선 계수 장치가, 상기 CDM부의 일구성인 앰프의 입력단의 MOSFET의 사이즈가 각 입력단별로 비대칭이 되도록 상기 MOSFET의 사이즈를 조정하여, 상기 제2신호의 베이스 전압의 오프셋을 조절하는 베이스 전압 오프셋 조절 단계;
   를 포함하고,
   상기 제3신호의 전압을 토대로 상기 제1신호의 시작점과 최대점의 차이를 도출하며,
   상기 제2신호의 신호 지연 및 베이스 전압의 오프셋을 조절하여 상기 제3신호의 노이즈를 최적화하는 것을 특징으로 하는, 노이즈 최적화 방법을 컴퓨터상에서 수행하는 프로그램이 기록된 기록매체.
   
8. 방사선 센서 소자로부터 입력되는 전기 신호를 통해 입사된 방사선에 대해 제1항에 따른 방사선 계수 장치에 의해 수행되는, 노이즈 최적화 방법이 컴퓨터상에서 수행되도록 기록매체에 저장된 프로그램에 있어서,
   상기 방사선 계수 장치의 일구성인 전치 증폭기가, 상기 전기 신호를 토대로 제1신호를 출력하는 제1신호 출력 단계;
   상기 방사선 계수 장치의 일구성인 CDM부가, 상기 제1신호에 신호 지연 및 오프셋 조정 중 적어도 하나가 적용된 제2신호를 출력하는 제2신호 출력 단계;
   상기 방사선 계수 장치의 일구성인 CDS부에서 출력되는 제3신호의 전압이 상기 제1신호 또는 상기 제2신호의 전압 변화량에 따라 변화하는 CDS 출력 변화 단계;
   상기 제1신호와 상기 제2신호의 차이가 반전되면, 상기 CDS부가 임의의 전압인 베이스 전압을 갖는 상기 제3신호를 출력하는 반전 단계;
   상기 방사선 계수 장치가, 상기 CDM부의 일구성인 RC회로에 구성되는 가변 저항의 저항값을 변화시켜서 상기 제2신호의 신호 지연을 조절하는 시간 지연 조절 단계; 및
   상기 방사선 계수 장치가, 상기 CDM부의 일구성인 앰프의 입력단의 MOSFET의 사이즈가 각 입력단별로 비대칭이 되도록 상기 MOSFET의 사이즈를 조정하여, 상기 제2신호의 베이스 전압의 오프셋을 조절하는 베이스 전압 오프셋 조절 단계;
   를 포함하고,
   상기 제3신호의 전압을 토대로 상기 제1신호의 시작점과 최대점의 차이를 도출하며,
   상기 제2신호의 신호 지연 및 베이스 전압의 오프셋을 조절하여 상기 제3신호의 노이즈를 최적화하는 것을 특징으로 하는, 노이즈 최적화 방법이 컴퓨터 상에서 수행되도록 기록매체에 저장된 프로그램.

Images