KR101739963B1 - 밀리미터파 탐색기용 주파수 합성 장치 및 방법 - Google Patents

밀리미터파 탐색기용 주파수 합성 장치 및 방법 Download PDF

Info

Publication number
KR101739963B1
KR101739963B1 KR1020160096908A KR20160096908A KR101739963B1 KR 101739963 B1 KR101739963 B1 KR 101739963B1 KR 1020160096908 A KR1020160096908 A KR 1020160096908A KR 20160096908 A KR20160096908 A KR 20160096908A KR 101739963 B1 KR101739963 B1 KR 101739963B1
Authority
KR
South Korea
Prior art keywords
frequency synthesizer
signal
switch control
control signal
analog voltage
Prior art date
Application number
KR1020160096908A
Other languages
English (en)
Inventor
이만희
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020160096908A priority Critical patent/KR101739963B1/ko
Application granted granted Critical
Publication of KR101739963B1 publication Critical patent/KR101739963B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/88—Radar or analogous systems specially adapted for specific applications
    • G01S13/883—Radar or analogous systems specially adapted for specific applications for missile homing, autodirectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

밀리미터파 탐색기용 주파수 합성 장치 및 방법이 개시된다. 본 발명의 일 실시예에 따른 밀리미터파 탐색기용 주파수 합성 장치는 스위치 제어 신호에 의해 입력 신호에 대한 스위칭 신호를 출력하는 스위치부; 상기 스위칭 신호를 수신하여 상기 스위칭 신호에 대응하는 아날로그 전압 신호로 출력하는 검출부; 및 상기 스위치 제어 신호와 상기 아날로그 전압 신호를 수신하여 상기 스위치 제어 신호와 상기 아날로그 전압 신호의 비교를 통해 주파수 합성 장치의 정상 동작 여부를 판별하고, 상기 판별된 정상 동작 여부에 기초하여 상기 주파수 합성 장치를 제어하는 필드 프로그래머블 게이트 어레이부를 포함한다.

Description

밀리미터파 탐색기용 주파수 합성 장치 및 방법{APPARATUS AND METHOD OF FREQUENCY SYNTHESIS FOR MILLIMETER WAVE SEEKER}
본 발명은 밀리미터파 탐색기용 주파수 합성 장치 및 방법에 관한 것으로서, 보다 상세하게는 탐색기의 모든 운용 모드에서 주파수 합성 장치의 점검 신뢰성을 향상시킬 수 있는 밀리미터파 탐색기용 주파수 합성 장치 및 방법에 관한 것이다.
탐색기와 같은 레이더는 전파의 반사 및 산란 특성을 이용하여 목표 물체의 방위 및 거리를 결정함으로써 물체의 위치에 관한 정보를 얻는 장치이다. 즉, 레이더는 전파를 목표물에 보내어 그 전파 에너지의 반사파를 수신하고, 전파의 직진성과 정속성을 이용하여 그 왕복 시간과 안테나의 지향 특성에 의해 목표물의 위치를 측정한다.
밀리미터파 탐색기는 유도무기 등에 장착되어 표적을 탐지하는 기능을 수행하는 것으로서, 예를 들어 지대공 미사일 등에 장착되어 표적이 되는 항공기 또는 미사일 등을 탐지한다.
도 1은 종래 밀리미터파 탐색기용 주파수 합성 장치에 대한 구성을 나타낸 것으로, 도 1에 도시된 바와 같이 스위치를 통해 출력되는 RF 출력을 커플러(coupler)를 이용하여 분기한 후 검출기(detector)를 통해 AC 신호를 비교기 회로로 출력한다.
비교기(comparator) 회로는 검출기를 통해 수신되는 AC 신호와 미리 설정된 기준값(VTH)을 비교하여 하이(High) 또는 로우(Low) 신호를 출력하고, 비교기에서 출력되는 출력 신호(BIT out)는 탐색기의 신호처리기로 전달되어 탐색기 점검 시 주파수합성기 정상 동작 유무 판별 기준이 된다.
이러한 탐색기는 스위치(switch)를 펄스로 동작 시킴에 따라 출력 신호를 하이, 로우 뿐만 아니라 펄스로도 출력이 가능하며, 운용 모드에 따라 펄스의 PRF(Pulse Repetition Frequency), 듀티, 펄스 폭 등이 달라질 수 있다.
하지만, 종래 주파수 합성 장치는 펄스 출력이 큰 경우에는 출력 신호가 하이가 되어 판별이 가능하나 그 반대의 경우 예를 들어, PRF 듀티나 펄스 폭이 작을 경우에는 판별이 불가능한 문제점이 있다. 즉, 종래 주파수 합성 장치는 탐색기의 특정 운용 모드에서만 출력 신호를 판별할 수 있는 제약이 있으며, 따라서 탐색기에서 주파수 합성 장치의 점검에 대한 신뢰성이 감소된다.
따라서, 탐색기의 모든 운용 모드에서 주파수 합성 장치의 점검 신뢰성을 향상시킬 수 있는 장치에 대한 필요성이 대두된다.
한국등록특허 제10-1239166호 (2013.02.26.)
본 발명의 실시예들은, 탐색기의 모든 운용 모드에서 주파수 합성 장치의 점검 신뢰성을 향상시킬 수 있는 밀리미터파 탐색기용 주파수 합성 장치 및 방법을 제공한다.
그러나 본 발명의 목적은 상기에 언급된 사항으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 밀리미터파 탐색기용 주파수 합성 장치는 스위치 제어 신호에 의해 입력 신호에 대한 스위칭 신호를 출력하는 스위치부; 상기 스위칭 신호를 수신하여 상기 스위칭 신호에 대응하는 아날로그 전압 신호로 출력하는 검출부; 및 상기 스위치 제어 신호와 상기 아날로그 전압 신호를 수신하여 상기 스위치 제어 신호와 상기 아날로그 전압 신호의 비교를 통해 주파수 합성 장치의 정상 동작 여부를 판별하고, 상기 판별된 정상 동작 여부에 기초하여 상기 주파수 합성 장치를 제어하는 필드 프로그래머블 게이트 어레이부를 포함한다.
상기 필드 프로그래머블 게이트 어레이부는 상기 스위치 제어 신호와 미리 결정된 기준 클럭 신호에 기초하여 상기 스위치 제어 신호의 펄스 정보를 제공하는 제1 카운터부; 상기 아날로그 전압 신호와 상기 기준 클럭 신호에 기초하여 상기 아날로그 전압 신호의 펄스 정보를 제공하는 제2 카운터부; 및 상기 스위치 제어 신호의 펄스 정보와 상기 아날로그 전압 신호의 펄스 정보를 비교하여 상기 주파수 합성 장치를 제어하기 위한 제어 신호를 출력하는 제어부를 포함할 수 있다.
상기 필드 프로그래머블 게이트 어레이부는 상기 스위치 제어 신호의 하이 구간과 로우 구간의 시간을 측정하고, 상기 아날로그 전압 신호의 하이 구간과 로우 구간의 시간을 측정하며, 상기 측정된 시간들을 비교함으로써, 상기 스위치 제어 신호와 상기 아날로그 전압 신호의 동일성 판단을 통해 상기 주파수 합성 장치의 정상 동작 여부를 판별할 수 있다.
상기 필드 프로그래머블 게이트 어레이부는 상기 주파수 합성 장치가 비정상 동작으로 판단되면 재부팅을 위해 상기 주파수 합성 장치를 리셋(reset)시킬 수 있다.
상기 필드 프로그래머블 게이트 어레이부는 상기 주파수 합성 장치가 비정상 동작으로 판단되면 상기 스위치 제어 신호를 이용하여 상기 주파수 합성 장치를 리셋시킬 수 있다.
상기 필드 프로그래머블 게이트 어레이부는 상기 스위치 제어 신호와 상기 아날로그 전압 신호 각각의 PRF(Pulse Repetition Frequency), 펄스 폭 및 듀티 중 적어도 하나 이상을 포함하는 펄스 정보를 계산하고, 상기 계산된 두 펄스 정보를 상기 주파수 합성 장치에 대해 미리 설정된 운용 펄스 정보와 비교하여 상기 주파수 합성 장치의 정상 동작 여부를 판별할 수 있다.
본 발명의 일 실시예에 따른 밀리미터파 탐색기용 주파수 합성 방법은 밀리미터파 탐색기용 주파수 합성 장치의 주파수 합성 방법에 있어서, 스위치 제어 신호에 의해 입력 신호에 대한 스위칭 신호를 출력하는 단계; 상기 스위칭 신호를 수신하여 상기 스위칭 신호에 대응하는 아날로그 전압 신호로 출력하는 단계; 상기 스위치 제어 신호와 상기 아날로그 전압 신호의 비교를 통해 상기 주파수 합성 장치의 정상 동작 여부를 판별하는 단계; 및 상기 판별된 정상 동작 여부에 기초하여 상기 주파수 합성 장치를 제어하는 단계를 포함한다.
상기 판별하는 단계는 상기 스위치 제어 신호와 미리 결정된 기준 클럭 신호에 기초하여 상기 스위치 제어 신호의 펄스 정보를 계산하는 단계; 상기 아날로그 전압 신호와 상기 기준 클럭 신호에 기초하여 상기 아날로그 전압 신호의 펄스 정보를 계산하는 단계; 및 상기 스위치 제어 신호의 펄스 정보와 상기 아날로그 전압 신호의 펄스 정보를 비교하여 상기 주파수 합성 장치의 정상 동작 여부를 판별하는 단계를 포함할 수 있다.
상기 판별하는 단계는 상기 스위치 제어 신호의 하이 구간과 로우 구간의 시간을 측정하고, 상기 아날로그 전압 신호의 하이 구간과 로우 구간의 시간을 측정하며, 상기 측정된 시간들을 비교함으로써, 상기 스위치 제어 신호와 상기 아날로그 전압 신호의 동일성 판단을 통해 상기 주파수 합성 장치의 정상 동작 여부를 판별할 수 있다.
나아가, 본 발명의 일 실시예에 따른 밀리미터파 탐색기용 주파수 합성 방법은 상기 주파수 합성 장치가 비정상 동작으로 판단되면 재부팅을 위해 상기 주파수 합성 장치를 리셋(reset)시키는 단계를 더 포함할 수 있다.
상기 리셋시키는 단계는 상기 주파수 합성 장치가 비정상 동작으로 판단되면 상기 스위치 제어 신호를 이용하여 상기 주파수 합성 장치를 리셋시킬 수 있다.
상기 판별하는 단계는 상기 스위치 제어 신호와 상기 아날로그 전압 신호 각각의 PRF, 펄스 폭 및 듀티 중 적어도 하나 이상을 포함하는 펄스 정보를 계산하고, 상기 계산된 두 펄스 정보를 상기 주파수 합성 장치에 대해 미리 설정된 운용 펄스 정보와 비교하여 상기 주파수 합성 장치의 정상 동작 여부를 판별할 수 있다.
본 발명의 실시예들에 따르면, 탐색기의 모든 운용 모드에서 주파수 합성 장치의 점검 신뢰성을 향상시킬 수 있다.
예컨대, 본 발명의 실시예들에 따르면 밀리미터파 탐색기의 모든 운용 모드에서 주파수 합성 장치의 자체 고장 진단(BIT; Built-in Test) 확인이 가능하고 따라서 주파수 합성 장치의 BIT 점검 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 실시예들에 따르면, 주파수 합성 장치의 초기 BIT 점김 외에 상시 주파수 합성 장치의 상태를 확인할 수 있으며, 실제 발사 후 운용 중 주파수 합성 장치의 비정상 동작이 발생하는 경우 빠르게 재부팅함으로써, 유도탄의 생명력을 증대시킬 수 있다.
도 1은 종래 밀리미터파 탐색기용 주파수 합성 장치에 대한 구성을 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 밀리미터파 탐색기용 주파수 합성 장치에 대한 구성을 나타낸 것이다.
도 3은 도 2에 도시된 FPGA부에 대한 일 실시예 구성을 나타낸 것이다.
도 4는 PRF 주파수 분석을 설명하기 위한 일 예시도를 나타낸 것이다.
도 5는 거리지연 계산을 설명하기 위한 일 예시도를 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 밀리미터파 탐색기용 주파수 합성 방법에 대한 동작 흐름도를 나타낸 것이다.
도 7은 도 6에 도시된 방법에 대한 구체적인 일 실시예 동작 흐름도를 나타낸 것이다.
이하에서는, 본 발명의 실시예에 따른 밀리미터파 탐색기용 주파수 합성 장치 및 방법을 첨부한 도면을 참조하여 설명한다. 본 발명에 따른 동작 및 작용을 이해하는 데 필요한 부분을 중심으로 상세히 설명한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 동일한 명칭의 구성 요소에 대하여 도면에 따라 다른 참조부호를 부여할 수도 있으며, 서로 다른 도면임에도 불구하고 동일한 참조부호를 부여할 수도 있다. 그러나, 이와 같은 경우라 하더라도 해당 구성 요소가 실시예에 따라 서로 다른 기능을 갖는다는 것을 의미하거나, 서로 다른 실시예에서 동일한 기능을 갖는다는 것을 의미하는 것은 아니며, 각각의 구성 요소의 기능은 해당 실시예에서의 각각의 구성 요소에 대한 설명에 기초하여 판단하여야 할 것이다.
도 2는 본 발명의 일 실시예에 따른 밀리미터파 탐색기용 주파수 합성 장치에 대한 구성을 나타낸 것이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 주파수 합성 장치는 스위치부(210), 커플러(210), 검출부(230) 및 FPGA부(240)를 포함한다.
스위치부(210)는 스위치 제어 신호(Switch Control Signal; SCS)에 의해 입력 신호에 대한 스위칭 신호 예를 들어, RF 신호를 출력한다.
이 때, 스위치부(210)는 주파수 합성 장치의 mmW 출력 신호 경로에 존재하며, 신호를 진행 또는 차단시키는 역할을 수행할 수 있으며, 스위치 제어 신호가 펄스로 입력되면 스위치부(210)는 mmW 출력 신호를 펄스로 동작시킬 수 있다.
커플러(220)는 mmW 출력 신호를 직접 분기하지 않고, 커플링을 통해 동일 신호로 추출한다.
이 때, 커플러(220)는 커플러의 커플링 팩터(coupling factor)만큼 출력 전력을 감소시켜 mmW 출력 신호를 커플링할 수 있다.
검출부(230)는 검출부(230)로 입력되는 RF 신호 즉, 스위칭 신호를 아날로그 전압 신호로 출력한다.
이 때, 검출부(230)는 검출부(230) 내에 다이오드가 존재하여 입력 RF 전력 대비 출력 전압 값의 비선형 그래프 특성을 가지므로, 비선형 그래프를 참고하여 검출 범위(detecting range)를 결정할 수 있다.
FPGA부(240)는 주파수 합성 장치 내부 직접 디지털 합성(DDS; Direct digital synthesis) 제어를 위해 장착된 프로그램이 가능한 비메모리 반도체 수단으로, 설계 가능 논리 소자와 제어부 예를 들어, MicroBlaze core를 포함할 수 있으며, 스위치 제어 신호와 검출부로부터 출력되는 아날로그 전압 신호의 비교, 분석을 통해 주파수 합성 장치의 제어 및 현재 운용상태 모니터링 기능을 수행한다.
여기서, FPGA부(240)는 스위치 제어 신호와 아날로그 전압 신호를 수신하여 스위치 제어 신호와 아날로그 전압 신호의 비교를 통해 주파수 합성 장치의 정상 동작 여부를 판별하고, 판별된 정상 동작 여부에 기초하여 상기 주파수 합성 장치를 제어할 수 있다.
예컨대, FPGA부(240)는 스위치 제어 신호의 하이 구간과 로우 구간의 시간을 측정하고, 아날로그 전압 신호의 하이 구간과 로우 구간의 시간을 측정하며, 측정된 시간들을 비교함으로써, 스위치 제어 신호와 상기 아날로그 전압 신호의 동일성 판단을 통해 주파수 합성 장치의 정상 동작 여부를 판별할 수 있다.
구체적으로, FPGA부(240)는 스위치 제어 신호와 아날로그 전압 신호 각각의 PRF(Pulse Repetition Frequency), 펄스 폭 및 듀티 중 적어도 하나 이상을 포함하는 펄스 정보를 계산하고, 계산된 두 펄스 정보를 주파수 합성 장치에 대해 미리 설정된 운용 펄스 정보와 비교하여 주파수 합성 장치의 정상 동작 여부를 판별할 수 있다.
나아가, FPGA부(240)는 주파수 합성 장치가 비정상 동작으로 판단되면 재부팅을 위해 주파수 합성 장치를 리셋(reset)시킬 수 있으며, 예를 들어, FPGA부는 주파수 합성 장치가 비정상 동작으로 판단되면 스위치 제어 신호를 이용하여 주파수 합성 장치를 리셋시킬 수 있다.
이러한 FPGA부(240)에 대해 도 3을 참조하여 구체적으로 설명하면 다음과 같다.
도 3은 도 2에 도시된 FPGA부에 대한 일 실시예 구성을 나타낸 것으로, 도 3에 도시된 바와 같이 FPGA부(240)는 제1 카운터부(310), 제2 카운터부(320) 및 제어부(330)를 포함한다.
제1 카운터부(310)는 스위치 제어 신호와 미리 결정된 기준 클럭 신호(REFCLK)에 기초하여 스위치 제어 신호의 펄스 정보를 제공 또는 계산한다.
여기서, 제1 카운터부(310)는 스위치 제어 신호의 하이 레벨 펄스 폭을 계산하기 위한 제1 카운터(pulse counter #1)와 스위치 제어 신호의 로우 레벨 펄스 폭을 계산하기 위한 제2 카운터(pulse counter #2)를 포함할 수 있으며, 제1 카운터와 제2 카운터의 CLK 단자에는 기준 클럭 신호가 입력되고, 제1 카운터의 EN 단자에는 스위치 제어 신호가 입력되며 제2 카운터의 EN 단자에는 스위치 제어 신호에 대한 반전 신호가 입력될 수 있다.
즉, 제1 카운터부(310)는 기준 클럭 신호(REFCLK)를 트리거(Trigger)로 하여 펄스 카운터(Pulse Counter)를 통해 입력되는 스위치 제어 신호에 대한 하이 구간과 로우 구간의 시간을 측정할 수 있다.
구체적으로, 제1 카운터부(310)는 제1 카운터와 제2 카운터의 EN 단자로 입력되는 신호가 하이일 때 CLK 단자로 입력되는 신호의 상승 에지(rising edge)를 카운팅하여 그 개수를 출력함으로써, 스위치 제어 신호에 대한 하이 구간의 시간과 로우 구간의 시간을 측정할 수 있다.
이를 통해 제1 카운터부(310)는 스위치 제어 신호에 대한 PRF(Pulse Repetition Frequency), 펄스 폭 및 듀티를 계산할 수 있다.
제2 카운터부(320)는 아날로그 전압 신호와 기준 클럭 신호에 기초하여 아날로그 전압 신호의 펄스 정보를 제공 또는 계산한다.
여기서, 제2 카운터부(320)는 아날로그 전압 신호의 하이 레벨 펄스 폭을 계산하기 위한 제3 카운터(pulse counter #3)와 아날로그 전압 신호의 로우 레벨 펄스 폭을 계산하기 위한 제4 카운터(pulse counter #4)를 포함할 수 있으며, 제3 카운터와 제4 카운터의 CLK 단자에는 기준 클럭 신호가 입력되고, 제3 카운터의 EN 단자에는 아날로그 전압 신호가 입력되며 제4 카운터의 EN 단자에는 아날로그 전압 신호에 대한 반전 신호가 입력될 수 있다.
즉, 제2 카운터부(320)는 기준 클럭 신호(REFCLK)를 트리거(Trigger)로 하여 펄스 카운터(Pulse Counter)를 통해 입력되는 아날로그 전압 신호에 대한 하이 구간과 로우 구간의 시간을 측정할 수 있다.
구체적으로, 제2 카운터부(320)는 제3 카운터와 제4 카운터의 EN 단자로 입력되는 신호가 하이일 때 CLK 단자로 입력되는 신호의 상승 에지(rising edge)를 카운팅하여 그 개수를 출력함으로써, 아날로그 전압 신호에 대한 하이 구간의 시간과 로우 구간의 시간을 측정할 수 있다.
이를 통해 제2 카운터부(320)는 아날로그 전압 신호에 대한 PRF(Pulse Repetition Frequency), 펄스 폭 및 듀티를 계산할 수 있다.
제어부(340)는 제1 카운터부(310)에서 출력되는 펄스 정보와 제2 카운터부(320)에서 출력되는 펄스 정보를 비교하여 주파수 합성 장치를 제어하기 위한 제어 신호 예를 들어, 리셋 신호 또는 제어 신호 등을 DDS(340)로 출력한다
여기서, 펄스 정보는 하이 구간의 시간, 로우 구간의 시간, PRF, 펄스 폭, 듀티 중 적어도 하나 이상을 포함할 수 있다.
이 때, 제어부(340)는 제1 카운터부로부터 수신되는 펄스 정보와 제2 카운터부로부터 출력되는 펄스 정보 그리고 주파수 합성 장치의 모드에 따라 미리 설정된 운용 펄스 정보를 비교함으로써, 주파수 합성 장치의 정상 동작을 판별할 수 있으며, 주파수 합성 장치가 비정상 동작으로 판별 또는 판단되는 경우에는 자체 리셋을 통해 재부팅을 수행할 수도 있다.
이러한 제어부(340)는 제1 카운터부와 제2 카운터부에 의해 측정된 시간들을 비교함으로써, 스위치 제어 신호와 아날로그 전압 신호의 동일성 판단을 통해 주파수 합성 장치의 정상 동작 여부를 판별할 수 있으며, 구체적으로 제어부는 스위치 제어 신호와 아날로그 전압 신호 각각의 PRF(Pulse Repetition Frequency), 펄스 폭 및 듀티 중 적어도 하나 이상을 포함하는 펄스 정보를 주파수 합성 장치에 대해 미리 설정된 운용 펄스 정보와 비교하여 주파수 합성 장치의 정상 동작 여부를 판별할 수 있다.
또한, 제어부(340)는 스위치 제어 신호와 아날로그 전압 신호에 대한 XOR를 통한 신호 비교 결과 값(alarm)을 수신할 수 있으며, 신호 비교 결과 값(alarm)을 추가적으로 반영하여 주파수 합성 장치를 제어할 수도 있다.
즉, 본 발명에 따른 FPGA부는 XOR를 통하여 스위치 제어 신호와 아날로그 전압 신호 비교 후 알람을 발생시킬 수 있고, 비정상 동작에 따른 초기화 절차 수행 중 REFCLK 차단 시에는 스위치 제어 신호의 사용으로 재 부팅을 수행할 수도 있다.
도 4는 도 4는 PRF 주파수 분석을 설명하기 위한 일 예시도를 나타낸 것으로, 도 4에 도시된 HPW는 스위치 제어 신호의 하이 구간에서의 REFCLK 개수를 의미하고, LPW는 스위치 제어 신호의 로우 구간에서의 REFCLK 개수를 의미한다.
이를 통해 PRF는 1 / ((HPW+LPW) * (1/REFCLK)) [Hz]로 계산될 수 있으며, 듀티는 (HPW / (HPW+LPW))*100 (%)로 계산될 수 있다.
예를 들어, REFCLK = 10MHz, HPW = 23, LPW = 77라 가정하면, PRF = 1 / ((23+77) * (1/10*106)) = 100000 = 100kHz가 되고, 듀티= 23/(23+77) * 100 = 23%가 될 수 있다.
즉, PRF 주파수, 펄스 폭 및 듀티 분석이 가능하기 때문에 운용 정보 확인 이 가능하다.
도 5는 거리지연 계산을 설명하기 위한 일 예시도를 나타낸 것으로, 도 5에 도시된 바와 같이 스위치 제어 신호(SCD) 펄스의 상승 에지를 기준으로 아날로그 전압 신호(DET) 펄스의 상승 에지까지의 REFCLK 펄스 수를 RPCNT라 정의하면, AR은 R/(C/2) = RPCNT * RP로 계산될 수 있다.
여기서, C는 빛의 속도를 의미하고, RP는 REFCLK 주기를 의미할 수 있다.
따라서, 거리 지연 R = RPCNT * RP * (C/2)일 수 있다.
예를 들어, REFCLK = 10MHz, RPCNT = 100라 가정하면, RP = (1/(10*106)) = 0.0000001이 되고, R = (1/(10*106)) * 100 * ((3*108)/2) = 1500(m)일 수 있다.
이와 같이, 본 발명의 실시예에 따른 주파수 합성 장치는 탐색기의 모든 운용 모드에서 주파수 합성 장치의 점검 신뢰성을 향상시킬 수 있다.
예컨대, 본 발명의 실시예에 따른 주파수 합성 장치는 밀리미터파 탐색기의 모든 운용 모드에서 주파수 합성 장치의 자체 고장 진단(BIT; Built-in Test) 확인이 가능하고 따라서 주파수 합성 장치의 BIT 점검 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 실시예에 따른 주파수 합성 장치는 주파수 합성 장치의 초기 BIT 점검 외에 상시 주파수 합성 장치의 상태를 확인할 수 있으며, 실제 발사 후 운용 중 주파수 합성 장치의 비정상 동작이 발생하는 경우 빠르게 재부팅함으로써, 유도탄의 생명력을 증대시킬 수 있다.
이러한 본 발명에 따른 장치는 종래 비교기 회로를 사용하는 대신에 FPGA를 이용함으로써, 스위치 제어 신호와 아날로그 전압 신호를 직접 비교할 수 있고, 스위치를 펄스로 동작시켜도 펄스 대 펄스로 직접 비교함에 따라 펄스의 PRF, 듀티, 펄스 폭등에 영향을 받지 않는다.
따라서, 본 발명에 따른 장치는 탐색기의 모든 운용 모드에서 주파수 합성 장치의 BIT 판별이 가능하다.
도 6은 본 발명의 일 실시예에 따른 밀리미터파 탐색기용 주파수 합성 방법에 대한 동작 흐름도를 나타낸 것으로, 상술한 도 2 내지 도 5에서 설명한 장치에서의 동작 흐름도를 나타낸 것이다.
도 6을 참조하면, 본 발명의 실시예에 따른 주파수 합성 방법은 스위치 제어 신호의 펄스 정보를 계산하는 과정(S610), 아날로그 전압 신호의 펄스 정보를 계산하는 과정(S620)과 두 펄스 정보를 비교하여 비교 결과 값에 기초한 주파수 합성 장치를 제어하는 과정(S630, S640)을 포함한다.
스위치 제어 신호의 펄스 정보를 계산하는 과정(S610)은 스위치를 제어하는 스위치 제어 신호에 대한 펄스 정보 예를 들어, PRF, 펄스 폭, 듀티를 계산하는 과정으로, 상술한 제1 카운터부를 이용하여 계산할 수 있다.
이 때, 스위치 제어 신호의 펄스 정보를 계산하는 과정(S610)은 스위치 제어 신호와 미리 결정된 기준 클럭 신호에 기초하여 스위치 제어 신호의 펄스 정보를 계산할 수 있다.
아날로그 전압 신호의 펄스 정보를 계산하는 과정(S620)은 검출부를 통해 출력되는 스위칭 신호에 대한 아날로그 전압 신호의 펄스 정보 예를 들어, PRF, 펄스 폭, 듀티를 계산하는 과정으로, 상술한 제2 카운터부를 이용하여 계산할 수 있다.
이 때, 아날로그 전압 신호의 펄스 정보를 계산하는 과정(S620)은 아날로그 전압 신호와 미리 결정된 기준 클럭 신호에 기초하여 아날로그 전압 신호의 펄스 정보를 계산할 수 있다.
두 펄스 정보를 비교하여 비교 결과 값에 기초한 주파수 합성 장치를 제어하는 과정(S630, S640)는 상술한 제어부에서 수행하는 과정으로, 스위치 제어 신호와 아날로그 전압 신호의 비교를 통해 주파수 합성 장치의 정상 동작 여부를 판별하고, 판별된 정상 동작 여부에 기초하여 주파수 합성 장치를 제어하는 과정이다.
여기서, 정상 동작 여부를 판별하는 과정은 단계 S610을 통해 스위치 제어 신호의 하이 구간과 로우 구간의 시간을 측정하고, 단계 S620을 통해 아날로그 전압 신호의 하이 구간과 로우 구간의 시간을 측정하며, 측정된 시간들을 비교함으로써, 스위치 제어 신호와 아날로그 전압 신호의 동일성 판단을 통해 주파수 합성 장치의 정상 동작 여부를 판별할 수 있다.
이 때, 정상 동작 여부를 판별하는 과정은 스위치 제어 신호와 아날로그 전압 신호 각각에 대해 계산된 두 펄스 정보를 주파수 합성 장치에 대해 미리 설정된 운용 펄스 정보와 비교하여 주파수 합성 장치의 정상 동작 여부를 판별할 수도 있다.
나아가, 본 발명에 따른 방법은 주파수 합성 장치가 비정상 동작으로 판단되면 재부팅을 위해 주파수 합성 장치를 리셋(reset)시킬 수 있다.
이 때, 주파수 합성 장치를 리셋시키는 과정은 스위치 제어 신호를 이용하여 주파수 합성 장치를 리셋시킬 수 있다.
이러한 본 발명에 따른 방법의 구체적인 실시예를 도 7을 이용하여 설명하면,
도 7은 도 6에 도시된 방법에 대한 구체적인 일 실시예 동작 흐름도를 나타낸 것으로, ①, ②, ③, ④로 나눠서 설명한다.
① SCS REQ(Switch Control Signal Request)
스위치 제어 신호의 입력 여부를 판단하여 정상일 경우 펄스 폭을 통해 SCS PRF를 계산한 후 비교를 위해 정보를 저장하며 입력신호가 없을 경우 상위체계로 스위치 제어 신호 요청(SCS REQ)을 전송하여 신호를 요청한다.
② BIT FLT(BIT Fault)
검출부로부터 출력되는 아날로그 전압 신호의 입력 여부를 판단하여 정상일 경우 펄스 폭을 통해 아날로그 전압 신호(DET) PRF를 계산하여 저장된 SCS PRF와 비교한다. PRF 동일여부를 판단하며 비정상일 경우 BIT FLT 신호를 전송함과 동시에 스위치 제어 신호를 이용하여 리셋 절차를 수행한다.
③ Mode FLT(Mode Fault)
탐색기는 표적과의 거리에 따라 운용모드가 변경되며 운용모드에 따른 PRF는 지정되어 있다. ①, ② 절차를 통해 탐색기의 운용모드를 확인하고 FPGA의 논리회로를 통해 스위치 제어 신호와 아날로그 전압 신호의 지연시간도 확인이 가능하며 지연시간을 통해 거리정보의 획득이 가능하다. 정상운용의 경우는 거리지연이 발생하지 않으므로 지연이 발생할 경우 Mode FLT를 통해 비정상 동작을 판단 할 수 있으며 탐색기 Pilot 절차의 경우는 점검장비가 없어도 자체 거리추적 기능 확인이 가능하다.
④ Flat FLT(Flatness Fault)
ADC 기능 블록을 통해 주파수 합성 장치 출력의 Detector Level을 모니터링 하여 동일 주파수 제어인 경우는 DDS 제어불량으로 RESET 절차를 통해 초기화를 수행하거나 HRR 모드와 같이 주파수가 변경되는 경우는 Flatness 성능 유지를 DDS의 Amplitude Register 제어를 통해 보상이 가능하다.
도 7에 대한 내용은 상술한 주파수 합성 장치에도 그대로 적용되는 것이며, 도 6과 도 7에서 설명한 방법에 대한 동작은 이에 한정되지 않고, 상술한 장치에서 설명한 모든 동작을 포함할 수 있다.
한편, 이상에서 설명한 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 기재되어 있다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 또한, 이와 같은 컴퓨터 프로그램은 USB 메모리, CD 디스크, 플래쉬 메모리 등과 같은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광 기록매체 등이 포함될 수 있다.
이상에서 설명한 실시예들은 그 일 예로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (12)

  1. 스위치 제어 신호에 의해 입력 신호에 대한 스위칭 신호를 출력하는 스위치부;
    상기 스위칭 신호를 수신하여 상기 스위칭 신호에 대응하는 아날로그 전압 신호로 출력하는 검출부; 및
    상기 스위치 제어 신호와 상기 아날로그 전압 신호를 수신하여 상기 스위치 제어 신호와 상기 아날로그 전압 신호의 비교를 통해 주파수 합성 장치의 정상 동작 여부를 판별하고, 상기 판별된 정상 동작 여부에 기초하여 상기 주파수 합성 장치를 제어하는 필드 프로그래머블 게이트 어레이부; 를 포함하고,
    상기 필드 프로그래머블 게이트 어레이부는
    상기 스위치 제어 신호의 하이 구간과 로우 구간의 시간 각각을 미리 결정된 기준 클럭 신호에 기초하여 측정하여 상기 스위치 제어 신호의 펄스 정보를 제공하는 제1 카운터부;
    상기 아날로그 전압 신호의 하이 구간과 로우 구간의 시간 각각을 상기 기준 클럭 신호에 기초하여 측정하여 상기 아날로그 전압 신호의 펄스 정보를 제공하는 제2 카운터부; 및
    상기 스위치 제어 신호의 펄스 정보와 상기 아날로그 전압 신호의 펄스 정보를 비교함으로써, 상기 스위치 제어 신호와 상기 아날로그 전압 신호의 동일성 판단을 통해 상기 주파수 합성 장치의 정상 동작 여부를 판별하고, 판별 결과에 따라 상기 주파수 합성 장치를 제어하기 위한 제어 신호를 출력하는 제어부
    를 포함하는 것을 특징으로 하는 밀리미터파 탐색기용 주파수 합성 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 필드 프로그래머블 게이트 어레이부는
    상기 주파수 합성 장치가 비정상 동작으로 판단되면 재부팅을 위해 상기 주파수 합성 장치를 리셋(reset)시키는 것을 특징으로 하는 밀리미터파 탐색기용 주파수 합성 장치.
  5. 제4항에 있어서,
    상기 필드 프로그래머블 게이트 어레이부는
    상기 주파수 합성 장치가 비정상 동작으로 판단되면 상기 스위치 제어 신호를 이용하여 상기 주파수 합성 장치를 리셋시키는 것을 특징으로 하는 밀리미터파 탐색기용 주파수 합성 장치.
  6. 제1항에 있어서,
    상기 필드 프로그래머블 게이트 어레이부는
    상기 스위치 제어 신호와 상기 아날로그 전압 신호 각각의 PRF(Pulse Repetition Frequency), 펄스 폭 및 듀티 중 적어도 하나 이상을 포함하는 펄스 정보를 계산하고, 상기 계산된 두 펄스 정보를 상기 주파수 합성 장치에 대해 미리 설정된 운용 펄스 정보와 비교하여 상기 주파수 합성 장치의 정상 동작 여부를 판별하는 것을 특징으로 하는 밀리미터파 탐색기용 주파수 합성 장치.
  7. 밀리미터파 탐색기용 주파수 합성 장치의 주파수 합성 방법에 있어서,
    스위치 제어 신호에 의해 입력 신호에 대한 스위칭 신호를 출력하는 단계;
    상기 스위칭 신호를 수신하여 상기 스위칭 신호에 대응하는 아날로그 전압 신호로 출력하는 단계;
    상기 스위치 제어 신호와 상기 아날로그 전압 신호의 비교를 통해 상기 주파수 합성 장치의 정상 동작 여부를 판별하는 단계; 및
    상기 판별된 정상 동작 여부에 기초하여 상기 주파수 합성 장치를 제어하는 단계; 를 포함하고,
    상기 판별하는 단계는
    상기 스위치 제어 신호의 하이 구간과 로우 구간의 시간을 미리 결정된 기준 클럭 신호에 기초하여 측정하여 상기 스위치 제어 신호의 펄스 정보를 계산하는 단계;
    상기 아날로그 전압 신호의 하이 구간과 로우 구간의 시간을 상기 기준 클럭 신호에 기초하여 측정하여 상기 아날로그 전압 신호의 펄스 정보를 계산하는 단계; 및
    상기 스위치 제어 신호의 펄스 정보와 상기 아날로그 전압 신호의 펄스 정보를 비교함으로써, 상기 스위치 제어 신호와 상기 아날로그 전압 신호의 동일성 판단을 통해 상기 주파수 합성 장치의 정상 동작 여부를 판별하고, 판별 결과에 따라 상기 주파수 합성 장치를 제어하는 단계; 를 포함하는 것을 특징으로 하는 밀리미터파 탐색기용 주파수 합성 방법.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서,
    상기 주파수 합성 장치가 비정상 동작으로 판단되면 재부팅을 위해 상기 주파수 합성 장치를 리셋(reset)시키는 단계
    를 더 포함하는 것을 특징으로 하는 밀리미터파 탐색기용 주파수 합성 방법.
  11. 제10항에 있어서,
    상기 리셋시키는 단계는
    상기 주파수 합성 장치가 비정상 동작으로 판단되면 상기 스위치 제어 신호를 이용하여 상기 주파수 합성 장치를 리셋시키는 것을 특징으로 하는 밀리미터파 탐색기용 주파수 합성 방법.
  12. 제7항에 있어서,
    상기 판별하는 단계는
    상기 스위치 제어 신호와 상기 아날로그 전압 신호 각각의 PRF, 펄스 폭 및 듀티 중 적어도 하나 이상을 포함하는 펄스 정보를 계산하고, 상기 계산된 두 펄스 정보를 상기 주파수 합성 장치에 대해 미리 설정된 운용 펄스 정보와 비교하여 상기 주파수 합성 장치의 정상 동작 여부를 판별하는 것을 특징으로 하는 밀리미터파 탐색기용 주파수 합성 방법.
KR1020160096908A 2016-07-29 2016-07-29 밀리미터파 탐색기용 주파수 합성 장치 및 방법 KR101739963B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160096908A KR101739963B1 (ko) 2016-07-29 2016-07-29 밀리미터파 탐색기용 주파수 합성 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160096908A KR101739963B1 (ko) 2016-07-29 2016-07-29 밀리미터파 탐색기용 주파수 합성 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101739963B1 true KR101739963B1 (ko) 2017-05-26

Family

ID=59051804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160096908A KR101739963B1 (ko) 2016-07-29 2016-07-29 밀리미터파 탐색기용 주파수 합성 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101739963B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354678B1 (ko) * 2013-10-24 2014-01-27 엘아이지넥스원 주식회사 자체 고장 진단 신호의 오류를 제거하는 송신기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354678B1 (ko) * 2013-10-24 2014-01-27 엘아이지넥스원 주식회사 자체 고장 진단 신호의 오류를 제거하는 송신기

Similar Documents

Publication Publication Date Title
US7508337B2 (en) Radar apparatus and signal processing method
US7598905B2 (en) Systems and methods for monitoring transponder performance
US20200124709A1 (en) Circuit, method and related chip for time measurement, system, and device
KR20150091975A (ko) 도플러 레이더 테스트 시스템
CN107407587B (zh) 使用辅助参考信号对之间的相关的液位测量
KR102202354B1 (ko) 대표값을 이용하여 타켓을 검출하기 위한 fmcw 레이더 시스템 및 그 방법
KR102063468B1 (ko) 능동형 레이더 모의 타겟 장치
CN110244315B (zh) 用于接收光信号的接收装置和用于接收光信号的方法
WO2007080634A1 (ja) 侵入物検知システム、侵入物検出方法及び不具合検出方法
KR101827954B1 (ko) 펄스 레이더 장치를 검사하기 위한 고정밀도 지연 장치 및 방법
US20040246166A1 (en) Microwave sensor
KR20220039615A (ko) 레이더 고도각 검증
KR101739963B1 (ko) 밀리미터파 탐색기용 주파수 합성 장치 및 방법
RU2395102C1 (ru) Способ измерения скорости снаряда и устройство для его осуществления
US3611373A (en) Miss distance range detection system
RU2459219C1 (ru) Система встроенного контроля и калибровки моноимпульсной рлс
KR101045347B1 (ko) 펄스 신호 추적 방법 및 장치
CN110417465B (zh) 光信号的测试方法、系统、装置及可读存储介质
US20230003853A1 (en) Device and method for generating test data for testing a distance determination in an optical time-of-flight measurement
JP6448179B2 (ja) レーダ装置
KR102735805B1 (ko) Cw 레이더 기반 거리 측정 장치 및 방법
KR20170028135A (ko) 레이더 성능 측정 장치 및 방법
US2857593A (en) Radar testing apparatus
RU2234109C1 (ru) Радиолокационный запросчик
US3092831A (en) Automatic range tracking radar system

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160729

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20161107

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20160729

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170104

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170427

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170519

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170519

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200331

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210406

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220406

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240319

Start annual number: 8

End annual number: 8