KR101732294B1 - 비디오 코딩에 있어서의 저지연 버퍼링 모델 - Google Patents

비디오 코딩에 있어서의 저지연 버퍼링 모델 Download PDF

Info

Publication number
KR101732294B1
KR101732294B1 KR1020157019378A KR20157019378A KR101732294B1 KR 101732294 B1 KR101732294 B1 KR 101732294B1 KR 1020157019378 A KR1020157019378 A KR 1020157019378A KR 20157019378 A KR20157019378 A KR 20157019378A KR 101732294 B1 KR101732294 B1 KR 101732294B1
Authority
KR
South Korea
Prior art keywords
picture
dpb
sub
dpb output
delay
Prior art date
Application number
KR1020157019378A
Other languages
English (en)
Other versions
KR20150099792A (ko
Inventor
예-쿠이 왕
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150099792A publication Critical patent/KR20150099792A/ko
Application granted granted Critical
Publication of KR101732294B1 publication Critical patent/KR101732294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/115—Selection of the code volume for a coding unit prior to coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field

Abstract

비디오 코딩 프로세스에 있어서 저지연 버퍼링을 위한 기술들이 개시된다. 비디오 디코딩 기술들은 디코딩된 픽처에 대한 제 1 디코딩된 픽처 버퍼 (DPB) 출력 지연 및 제 2 DPB 출력 지연을 수신하는 것, 디코딩된 픽처에 대해, 비디오 디코더에 대한 가설 레퍼런스 디코더 (HRD) 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하는 것, 및 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하는 것을 포함할 수도 있다.

Description

비디오 코딩에 있어서의 저지연 버퍼링 모델{LOW-DELAY BUFFERING MODEL IN VIDEO CODING}
관련 출원들
본 출원은 2012년 12월 19일자로 출원된 미국 가출원 제61/739,632호, 및 2012년 12월 21일자로 출원된 미국 가출원 제61/745,423호의 이익을 주장하고, 이들 양 출원의 전체 내용은 본 명세서에 참조로 통합된다.
본 개시는 비디오 코딩에 관한 것으로서, 더 상세하게는, 비디오 코딩 프로세스에 있어서 저지연 버퍼링을 위한 기술들에 관한 것이다.
디지털 비디오 능력들은 디지털 텔레비전들, 디지털 직접 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인용 디지털 보조기들 (PDA들), 랩탑 또는 데스크탑 컴퓨터들, 태블릿 컴퓨터들, e-북 리더들, 디지털 카메라들, 디지털 레코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 소위 "스마트 폰들", 비디오 텔레컨퍼런싱 디바이스들, 비디오 스트리밍 디바이스들 등을 포함한, 광범위한 디바이스들에 통합될 수 있다. 디지털 비디오 디바이스들은 MPEG-2, MPEG-4, ITU-T H.263, ITU-T H.264/MPEG-4, 파트 10, 어드밴스드 비디오 코딩 (AVC) 에 의해 정의된 표준들, 현재 개발 중인 고 효율 비디오 코딩 (HEVC) 표준, 및 그러한 표준들의 확장들에서 설명된 기술들과 같은 비디오 압축 기술들을 구현한다. 비디오 디바이스들은 그러한 비디오 압축 기술들을 구현함으로써 디지털 비디오 정보를 더 효율적으로 송신, 수신, 인코딩, 디코딩, 및/또는 저장할 수도 있다.
비디오 압축 기술들은 비디오 시퀀스들에 고유한 리던던시를 감소 또는 제거하기 위해 공간 (인트라-픽처) 예측 및/또는 시간 (인터-픽처) 예측을 수행한다. 블록 기반 비디오 코딩에 있어서, 비디오 슬라이스 (즉, 비디오 프레임 또는 비디오 프레임의 일부) 는 비디오 블록들로 파티셔닝될 수도 있으며, 이 비디오 블록들은 또한 트리블록들, 코딩 유닛들 (CU들) 및/또는 코딩 노드들로 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일 픽처의 이웃 블록들에서의 레퍼런스 샘플들에 대한 공간 예측을 이용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스에서의 비디오 블록들은 동일 픽처의 이웃 블록들에서의 레퍼런스 샘플들에 대한 공간 예측, 또는 다른 레퍼런스 픽처들에서의 레퍼런스 샘플들에 대한 시간 예측을 이용할 수도 있다. 픽처들은 프레임들로서 지칭될 수도 있으며, 레퍼런스 픽처들은 레퍼런스 프레임들로서 지칭될 수도 있다.
공간 또는 시간 예측은 예측 블록을 활용한다. 잔차 데이터는 코딩될 오리지널 블록과 예측 블록 간의 픽셀 차이들을 나타낸다. 인터-코딩된 블록은 예측 블록을 형성하는 레퍼런스 샘플들의 블록을 포인팅하는 모션 벡터, 및 코딩된 블록과 예측 블록 간의 차이를 나타내는 잔차 데이터에 따라 인코딩된다. 인트라-코딩된 블록은 인트라-코딩 모드 및 잔차 데이터에 따라 인코딩된다. 추가적인 압축을 위해, 잔차 데이터는 픽셀 도메인으로부터 변환 도메인으로 변환되어, 잔차 변환 계수들을 발생시킬 수도 있으며, 그 후, 이 잔차 변환 계수들은 양자화될 수도 있다. 2차원 어레이로 초기에 배열되는 양자화된 변환 계수들은 변환 계수들의 1차원 벡터를 생성하기 위해 스캐닝될 수도 있으며, 훨씬 더 많은 압축을 달성하도록 엔트로피 코딩이 적용될 수도 있다.
일반적으로, 본 개시는 비디오 코딩을 위한 기술들을 설명하며, 더 상세하게는, 비디오 코딩 프로세스에 있어서 저지연 버퍼링을 위한 기술들을 설명한다. 하나 이상의 예들에 있어서, 본 개시는 비디오 디코더가 서브-픽처 레벨에서 동작하고 있을 경우에 사용될 디코딩된 픽처 버퍼 (DPB) 출력 지연들을 시그널링하기 위한 기술들을 제안하여, 비디오 버퍼 지연을 개선시킨다.
본 개시의 일 예에 있어서, 비디오를 디코딩하는 방법은 디코딩된 픽처에 대한 제 1 디코딩된 픽처 버퍼 (DPB) 출력 지연 및 제 2 DPB 출력 지연을 수신하는 단계, 디코딩된 픽처에 대해, 비디오 디코더에 대한 가설 레퍼런스 디코더 (HRD) 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하는 단계, 및 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하는 단계를 포함한다.
본 개시의 다른 예에 있어서, 비디오를 인코딩하는 방법은 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하는 단계, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하는 단계, 및 제 1 디코딩된 픽처 버퍼 (DPB) 출력 지연 및 제 2 DPB 출력 지연을 시그널링하는 단계를 포함한다.
본 개시의 다른 예에 있어서, 비디오 데이터를 디코딩하도록 구성된 장치는 디코딩된 픽처에 대한 제 1 DPB 출력 지연 및 제 2 DPB 출력 지연을 수신하고, 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하며, 그리고 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하도록 구성된 비디오 디코더를 포함한다.
본 개시의 다른 예에 있어서, 비디오 데이터를 인코딩하도록 구성된 장치는 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하고, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하며, 그리고 제 1 DPB 출력 지연 및 제 2 DPB 출력 지연을 시그널링하도록 구성된 비디오 인코더를 포함한다.
본 개시의 다른 예에 있어서, 비디오 데이터를 디코딩하도록 구성된 장치는 디코딩된 픽처에 대한 제 1 DPB 출력 지연 및 제 2 DPB 출력 지연을 수신하는 수단, 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하는 수단, 및 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하는 수단을 포함한다.
본 개시의 다른 예에 있어서, 비디오 데이터를 인코딩하도록 구성된 장치는 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하는 수단, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하는 수단, 및 제 1 DPB 출력 지연 및 제 2 DPB 출력 지연을 시그널링하는 수단을 포함한다.
다른 예에 있어서, 본 개시는, 실행될 경우, 비디오 데이터를 디코딩하도록 구성된 디바이스의 하나 이상의 프로세서들로 하여금 디코딩된 픽처에 대한 제 1 DPB 출력 지연 및 제 2 DPB 출력 지연을 수신하게 하고, 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하게 하며, 그리고 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하게 하는 명령들을 저장하는 컴퓨터 판독가능 저장 매체를 개시한다.
다른 예에 있어서, 본 개시는, 실행될 경우, 비디오 데이터를 인코딩하도록 구성된 디바이스의 하나 이상의 프로세서들로 하여금 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하게 하고, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하게 하며, 그리고 제 1 DPB 출력 지연 및 제 2 DPB 출력 지연을 시그널링하게 하는 명령들을 저장하는 컴퓨터 판독가능 저장 매체를 개시한다.
하나 이상의 예들의 상세들이 첨부 도면들 및 하기의 설명에 개시된다. 다른 특징들, 목적들, 및 이점들은 그 설명 및 도면들로부터, 그리고 청구항들로부터 명백할 것이다.
도 1 은 본 개시에서 설명된 기술들을 활용할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템을 도시한 블록 다이어그램이다.
도 2 는 가설 레퍼런스 디코더 (HRD) 를 위한 버퍼 모델을 도시한 블록 다이어그램이다.
도 3 은 본 개시에서 설명된 기술들을 구현할 수도 있는 예시적인 비디오 인코더를 도시한 블록 다이어그램이다.
도 4 는 본 개시에서 설명된 기술들을 구현할 수도 있는 예시적인 비디오 디코더를 도시한 블록 다이어그램이다.
도 5 는 본 개시의 기술들에 따른 예시적인 인코딩 방법을 도시한 플로우차트이다.
도 6 은 본 개시의 기술들에 따른 예시적인 디코딩 방법을 도시한 플로우차트이다.
본 개시는 서브-픽처 기반 코딩된 픽처 버퍼 (CPB) 동작들 및 서브-픽처 타이밍 기반 디코딩된 픽처 버퍼 (DPB) 동작들 양자를 포함하는 일반적인 서브-픽처 기반 가설 레퍼런스 디코더 (HRD) 모델을 통해, 상호운용가능한 방식으로 감소된 코덱 (코더/디코더) 지연을 달성하기 위한 다양한 방법들 및 기술들을 설명한다.
CPB 및/또는 DPB 지연 시간을 최소화하는 것에 대한 현재의 접근법들은 다음의 단점들을 나타낸다. 디코딩된 픽처의 출력 시간은 마지막 디코딩 유닛 (즉, 액세스 유닛 레벨 동작에 대한 액세스 유닛 자체) 의 디코딩 시간 (즉, CPB 제거 시간) 플러스 시그널링된 DPB 출력 지연과 동일하다. 따라서, 지연을 감소하기 위한 2개의 접근법들이 일반적으로 사용된다. 하나는 디코딩 시간을 더 이르게 시프트하는 것이다. 다른 하나는 (CPB 제거 시간에 대한) 시그널링된 DPB 출력 지연의 값을 감소시키는 것이다. 하지만, 초저지연 버퍼링 모델에 대한 기존의 솔루션들은 오직 서브-픽처 기반 CPB 동작들만 수반하고, 오직 지연을 감소하기 위한 제 1 접근법만을 이용한다.
이들 단점들의 관점에서, 본 개시는 CPB 제거 시간에 대한 시그널링된 DPB 출력 지연의 감소된 값들의 시그널링 및 이용을 통해 디코딩 지연을 추가로 감소시키기 위한 기술들을 제안한다.
도 1 은 본 개시에서 설명된 기술들을 활용할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템 (10) 을 도시한 블록 다이어그램이다. 도 1 에 도시된 바와 같이, 시스템 (10) 은, 목적지 디바이스 (14) 에 의해 더 나중 시간에 디코딩될 인코딩된 비디오 데이터를 생성하는 소스 디바이스 (12) 를 포함한다. 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 데스크탑 컴퓨터들, 노트북 (즉, 랩탑) 컴퓨터들, 태블릿 컴퓨터들, 셋탑 박스들, 소위 "스마트" 폰들과 같은 전화기 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함한 광범위한 디바이스들 중 임의의 디바이스를 포함할 수도 있다. 일부 경우들에 있어서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 무선 통신을 위해 장비될 수도 있다.
목적지 디바이스 (14) 는 디코딩될 인코딩된 비디오 데이터를 링크 (16) 를 통해 수신할 수도 있다. 링크 (16) 는 인코딩된 비디오 데이터를 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 이동 가능한 임의의 타입의 매체 또는 디바이스를 포함할 수도 있다. 일 예에 있어서, 링크 (16) 는, 소스 디바이스 (12) 로 하여금 인코딩된 비디오 데이터를 직접 목적지 디바이스 (14) 로 실시간으로 송신할 수 있게 하는 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조되고, 목적지 디바이스 (14) 로 송신될 수도 있다. 통신 매체는 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적인 송신 라인들과 같은 임의의 무선 또는 유선 통신 매체를 포함할 수도 있다. 통신 매체는 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크와 같은 패킷 기반 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로의 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
대안적으로, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 저장 디바이스 (33) 로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 입력 인터페이스에 의해 저장 디바이스 (33) 로부터 액세스될 수도 있다. 저장 디바이스 (33) 는 하드 드라이브, 블루-레이 디스크들, DVD들, CD-ROM들, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체들과 같은 다양한 분산된 또는 국부적으로 액세스된 데이터 저장 매체들 중 임의의 데이터 저장 매체를 포함할 수도 있다. 추가의 예에 있어서, 저장 디바이스 (33) 는, 소스 디바이스 (12) 에 의해 생성된 인코딩된 비디오를 유지할 수도 있는 파일 서버 또는 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 디바이스 (14) 는 저장 디바이스 (33) 로부터의 저장된 비디오 데이터에 스트리밍 또는 다운로드를 통해 액세스할 수도 있다. 파일 서버는, 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 송신하는 것이 가능한 임의의 타입의 서버일 수도 있다. 예시적인 파일 서버들은 웹 서버 (예를 들어, 웹 사이트용), FTP 서버, 네트워크 접속형 저장 (NAS) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는 인코딩된 비디오 데이터에, 인터넷 커넥션을 포함한 임의의 표준 데이터 커넥션을 통해 액세스할 수도 있다. 이는 파일 서버 상에 저장되는 인코딩된 비디오 데이터에 액세스하기에 적합한 무선 채널 (예를 들어, Wi-Fi 커넥션), 유선 커넥션 (예를 들어, DSL, 케이블 모뎀 등), 또는 이들 양자의 조합을 포함할 수도 있다. 인코딩된 비디오 데이터의 저장 디바이스 (33) 로부터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들 양자의 조합일 수도 있다.
본 개시의 기술들은 무선 어플리케이션들 또는 세팅들로 반드시 한정되는 것은 아니다. 그 기술들은, 공중 경유 (over-the-air) 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예를 들어, 인터넷을 통한 스트리밍 비디오 송신들, 데이터 저장 매체 상의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 어플리케이션들과 같은 다양한 멀티미디어 어플리케이션들 중 임의의 어플리케이션들의 지원으로 비디오 코딩에 적용될 수도 있다. 일부 예들에 있어서, 시스템 (10) 은 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 및/또는 비디오 전화와 같은 어플리케이션들을 지원하기 위해 일방향 또는 양방향 비디오 송신을 지원하도록 구성될 수도 있다.
도 1 의 예에 있어서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20), 및 출력 인터페이스 (22) 를 포함한다. 일부 경우들에 있어서, 출력 인터페이스 (22) 는 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 디바이스 (12) 에 있어서, 비디오 소스 (18) 는 비디오 캡처 디바이스, 예를 들어, 비디오 카메라, 이전에 캡처된 비디오를 포함하는 비디오 아카이브, 비디오 콘텐츠 제공자로부터 비디오를 수신하기 위한 비디오 피드 인터페이스, 및/또는 컴퓨터 그래픽스 데이터를 소스 비디오로서 생성하기 위한 컴퓨터 그래픽스 시스템과 같은 소스, 또는 그러한 소스들의 조합을 포함할 수도 있다. 일 예로서, 비디오 소스 (18) 가 비디오 카메라이면, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 소위 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 하지만, 본 개시에서 설명된 기술들은 일반적으로 비디오 코딩에 적용가능할 수도 있으며, 무선 및/또는 유선 어플리케이션들에 적용될 수도 있다.
캡처되거나 사전-캡처되거나 또는 컴퓨터 생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 디바이스 (12) 의 출력 인터페이스 (22) 를 통해 목적지 디바이스 (14) 로 직접 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는 대안적으로), 디코딩 및/또는 플레이백을 위한 목적지 디바이스 (14) 또는 다른 디바이스들에 의한 더 나중의 액세스를 위해 저장 디바이스 (33) 상으로 저장될 수도 있다.
목적지 디바이스 (14) 는 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 포함한다. 일부 경우들에 있어서, 입력 인터페이스 (28) 는 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 인코딩된 비디오 데이터를 링크 (16) 상으로 수신한다. 링크 (16) 상으로 통신되는 또는 저장 디바이스 (33) 상에 제공되는 인코딩된 비디오 데이터는, 비디오 데이터를 디코딩함에 있어서 비디오 디코더 (30) 와 같은 비디오 디코더에 의한 사용을 위해 비디오 인코더 (20) 에 의해 생성된 다양한 신택스 엘리먼트들을 포함할 수도 있다. 그러한 신택스 엘리먼트들에는, 통신 매체 상으로 송신되거나 저장 매체 상에 저장되거나 또는 파일 서버에 저장되는 인코딩된 비디오 데이터가 포함될 수도 있다.
디스플레이 디바이스 (32) 는 목적지 디바이스 (14) 와 통합되거나 그 외부에 있을 수도 있다. 일부 예들에 있어서, 목적지 디바이스 (14) 는 통합된 디스플레이 디바이스를 포함할 수도 있고, 또한, 외부 디스플레이 디바이스와 인터페이싱하도록 구성될 수도 있다. 다른 예들에 있어서, 목적지 디바이스 (14) 는 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이하며, 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 다른 타입의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중 임의의 디바이스를 포함할 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 는 현재 개발 중인 고 효율 비디오 코딩 (HEVC) 표준과 같은 비디오 압축 표준에 따라 동작할 수도 있고, HEVC 테스트 모델 (HM) 에 부합할 수도 있다. HEVC 는 ITU-T 비디오 코딩 전문가 그룹 (VCEG) 및 ISO/IEC 모션 픽처 전문가 그룹 (MPEG) 의 JCT-VC (Joint Collaboration Team on Video Coding) 에 의해 개발되고 있다. Bross 등의 "High Efficiency Video Coding (HEVC) text specification draft 9" 이고 이하 HEVC WD9 로서 지칭되는 HEVC 의 하나의 워킹 드래프트 (WD) 는 2013년 7월 5일자 http://phenix.int-evry.fr/jct/doc_end_user/documents/11_Shanghai/wg11/JCTVC-K1003-v13.zip 으로부터 입수가능하다. HEVC WD9 의 전체 내용은 본 명세서에 참조로 통합된다.
대안적으로, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 MPEG-4, 파트 10, 어드밴스드 비디오 코딩 (AVC) 으로서 대안적으로 지칭되는 ITU-T H.264 표준과 같은 다른 전매특허 또는 산업 표준들, 또는 그러한 표준들의 확장들에 따라 동작할 수도 있다. 하지만, 본 개시의 기술들은 임의의 특정 코딩 표준에 한정되지 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263 을 포함한다.
비록 도 1 에 도시되지는 않지만, 일부 양태들에 있어서, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 오디오 인코더 및 디코더와 각각 통합될 수도 있으며, 오디오 및 비디오 양자의 인코딩을 공통 데이터 스트림 또는 별개의 데이터 스트림들로 처리하기 위해 적절한 MUX-DEMUX 유닛들 또는 다른 하드웨어 및 소프트웨어를 포함할 수도 있다. 적용가능하다면, 일부 예들에 있어서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 사용자 데이터그램 프로토콜 (UDP) 과 같은 다른 프로토콜들에 부합할 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 각각은 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서들 (DSP들), 주문형 집적회로들 (ASIC들), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 별도의 로직, 소프트웨어, 하드웨어, 펌웨어 또는 이들의 임의의 조합들과 같은 다양한 적합한 인코더 회로 중 임의의 회로로서 구현될 수도 있다. 기술들이 부분적으로 소프트웨어로 구현될 경우, 디바이스는 적합한 비-일시적인 컴퓨터 판독가능 매체에 소프트웨어에 대한 명령들을 저장하고, 본 개시의 기술들을 수행하기 위해 하나 이상의 프로세서들을 사용하는 하드웨어로 명령들을 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 각각은 하나 이상의 인코더들 또는 디코더들에 포함될 수도 있으며, 이들 중 어느 하나는 개별 디바이스에 있어서 결합된 인코더/디코더 (CODEC) 의 부분으로서 통합될 수도 있다.
JCT-VC 는 HEVC 표준의 개발에 관하여 작업하고 있다. HEVC 표준화 노력들은 HEVC 테스트 모델 (HM) 로서 지칭되는 비디오 코딩 디바이스의 진화하는 모델에 기초한다. HM 은 예를 들어, ITU-T H.264/AVC 에 따른 기존의 디바이스들에 대하여 비디오 코딩 디바이스들의 수개의 부가적인 능력들을 가정한다. 예를 들어, H.264 가 9개의 인트라-예측 인코딩 모드들을 제공하지만, HM 은 33개 만큼 많은 인트라-예측 인코딩 모드들을 제공할 수도 있다.
일반적으로, HM 의 작업 모델은, 비디오 프레임 또는 픽처가 루마 및 크로마 샘플들 양자를 포함하는 트리블록들 또는 최대 코딩 유닛들 (LCU) 의 시퀀스로 분할될 수도 있음을 설명한다. 트리블록은 H.264 표준의 매크로블록과 유사한 목적을 갖는다. 슬라이스는 코딩 순서에 있어서의 다수의 연속적인 트리블록들을 포함한다. 비디오 프레임 또는 픽처는 하나 이상의 슬라이스들로 파티셔닝될 수도 있다. 각각의 트리블록은 쿼드트리에 따라 코딩 유닛들 (CU들) 로 분할될 수도 있다. 예를 들어, 쿼드트리의 루트 노드로서 트리블록은 4개의 자식 노드들로 분할될 수도 있고, 각각의 자식 노드는 결국 부모 노드일 수도 있으며 또다른 4개의 자식 노드들로 분할될 수도 있다. 쿼드트리의 리프 노드로서 최종의 미분할된 자식 노드는 코딩 노드, 즉, 코딩된 비디오 블록을 포함한다. 코딩된 비트스트림과 연관된 신택스 데이터는 트리블록이 분할될 수도 있는 최대 횟수를 정의할 수도 있으며, 또한 코딩 노드들의 최소 사이즈를 정의할 수도 있다.
CU 는 코딩 노드, 그리고 코딩 노드와 연관된 예측 유닛들 (PU들) 및 변환 유닛들 (TU들) 을 포함한다. CU 의 사이즈는 코딩 노드의 사이즈에 대응하고, 통상적으로 형상이 정방형이어야 한다. CU 의 사이즈는 8x8 픽셀들로부터, 최대 64x64 픽셀들 이상을 갖는 트리블록의 사이즈까지 이를 수도 있다. 각각의 CU 는 하나 이상의 PU들 및 하나 이상의 TU들을 포함할 수도 있다. CU 와 연관된 신택스 데이터는, 예를 들어, 하나 이상의 PU들로의 CU 의 파티셔닝을 기술할 수도 있다. 파티셔닝 모드들은 CU 가 스킵되거나 직접 모드 인코딩되거나, 인트라-예측 모드 인코딩되거나, 또는 인터-예측 모드 인코딩되는지 여부 간에 상이할 수도 있다. PU들은 형상이 비-정방형이도록 파티셔닝될 수도 있다. CU 와 연관된 신택스 데이터는 또한, 예를 들어, 쿼드트리에 따라 하나 이상의 TU들로의 CU 의 파티셔닝을 기술할 수도 있다. TU 는 형상이 정방형이거나 비-정방형일 수 있다.
HEVC 표준은 TU들에 따른 변환들에 대해 허용하며, 이는 상이한 CU들에 대해 상이할 수도 있다. TU들은 통상적으로, 파티셔닝된 LCU 에 대해 정의된 소정의 CU 내에서의 PU들의 사이즈에 기초하여 사이징되지만, 이것이 항상 그 경우인 것은 아닐 수도 있다. TU들은 통상적으로 PU들과 동일한 사이즈이거나 그 보다 더 작다. 일부 예들에 있어서, CU 에 대응하는 잔차 샘플들은 "잔차 쿼드트리" (RQT) 로서 공지된 쿼드트리 구조를 이용하여 더 작은 유닛들로 세분될 수도 있다. RQT 의 리프 노드들은 변환 유닛들 (TU들) 로서 지칭될 수도 있다. TU들과 연관된 픽셀 차이 값들은 변환 계수들을 생성하도록 변환될 수도 있으며, 이 변환 계수들은 양자화될 수도 있다.
일반적으로, PU 는 예측 프로세스와 관련된 데이터를 포함한다. 예를 들어, PU 가 인트라-모드 인코딩될 경우, PU 는 그 PU 에 대한 인트라-예측 모드를 기술하는 데이터를 포함할 수도 있다. 다른 예로서, PU 가 인터-모드 인코딩될 경우, PU 는 그 PU 에 대한 모션 벡터를 정의하는 데이터를 포함할 수도 있다. PU 에 대한 모션 벡터를 정의하는 데이터는 예를 들어, 모션 벡터의 수평 컴포넌트, 모션 벡터의 수직 컴포넌트, 모션 벡터에 대한 분해능 (예를 들어, 1/4 픽셀 정밀도 또는 1/8 픽셀 정밀도), 모션 벡터가 포인팅하는 레퍼런스 픽처, 및/또는 모션 벡터에 대한 레퍼런스 픽처 리스트 (예를 들어, 리스트 0, 리스트 1, 또는 리스트 C) 를 기술할 수도 있다.
일반적으로, TU 는 변환 및 양자화 프로세스들을 위해 사용된다. 하나 이상의 PU들을 갖는 소정의 CU 는 또한 하나 이상의 변환 유닛들 (TU들) 을 포함할 수도 있다. 예측 이후, 비디오 인코더 (20) 는 PU 에 따른 코딩 노드에 의해 식별된 비디오 블록으로부터 잔차 값들을 계산할 수도 있다. 그 후, 코딩 노드는, 오리지널 비디오 블록 보다는 잔차 값들을 참조하도록 업데이트된다. 잔차 값들은, 엔트로피 코딩을 위한 직렬화된 변환 계수들을 생성하기 위해 변환 계수들로 변환되고 양자화되고 TU들에 명시된 변환들 및 다른 변환 정보를 이용하여 스캐닝될 수도 있는 픽셀 차이 값들을 포함한다. 코딩 노드는, 이들 직렬화된 변환 계수들을 참조하도록 또다시 업데이트될 수도 있다. 본 개시는 통상적으로 용어 "비디오 블록" 을 사용하여, CU 의 코딩 노드를 참조한다. 일부 특정 경우들에 있어서, 본 개시는 또한 용어 "비디오 블록" 을 사용하여, 코딩 노드 그리고 PU들 및 TU 들을 포함하는 트리블록, 즉, LCU 또는 CU 를 참조할 수도 있다.
비디오 시퀀스는 통상적으로, 비디오 프레임들 또는 픽처들의 시리즈를 포함한다. 픽처들의 그룹 (GOP) 은 일반적으로 비디오 픽처들의 하나 이상의 시리즈를 포함한다. GOP 는, 그 GOP 에 포함된 다수의 픽처들을 기술하는 신택스 데이터를 GOP 의 헤더, 픽처들의 하나 이상의 헤더, 또는 다른 곳에 포함할 수도 있다. 픽처의 각각의 슬라이스는 개별 슬라이스에 대한 인코딩 모드를 기술하는 슬라이스 신택스 데이터를 포함할 수도 있다. 비디오 인코더 (20) 는 통상적으로, 비디오 데이터를 인코딩하기 위해 개별적인 비디오 슬라이스들 내의 비디오 블록들에 대해 동작한다. 비디오 블록은 CU 내의 코딩 노드에 대응할 수도 있다. 비디오 블록들은 고정 또는 가변 사이즈들을 가질 수도 있으며, 특정 코딩 표준에 따라 사이즈가 상이할 수도 있다.
일 예로서, HM 은 다양한 PU 사이즈들에서의 예측을 지원한다. 특정 CU 의 사이즈가 2Nx2N 이라고 가정하면, HM 은 2Nx2N 또는 NxN 의 PU 사이즈들에서 인트라-예측을 지원하고, 그리고 2Nx2N, 2NxN, Nx2N, 또는 NxN 의 대칭적인 PU 사이즈들에서 인터-예측을 지원한다. HM 은 또한, 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에서 인터-예측을 위한 비대칭 파티셔닝을 지원한다. 비대칭 파티셔닝에 있어서, CU 의 일 방향은 파티셔닝되지 않지만 다른 방향은 25% 및 75% 로 파티셔닝된다. 25% 파티션에 대응하는 CU 의 부분은 "n" 이후에 "상", "하", "좌", 또는 "우" 의 표시에 의해 표시된다. 따라서, 예를 들어, "2NxnU" 는, 상부에서의 2Nx0.5N PU 및 하부에서의 2Nx1.5N PU 로 수평으로 파티셔닝된 2Nx2N CU 를 지칭한다.
본 개시에 있어서, "NxN" 및 "N 바이 N" 은 수직 및 수평 치수들의 관점에서의 비디오 블록의 픽셀 치수들, 예를 들어, 16x16 픽셀들 또는 16 바이 16 픽셀들을 지칭하도록 상호대체가능하게 사용될 수도 있다. 일반적으로, 16x16 블록은 수직 방향에서 16개의 픽셀들 (y = 16) 및 수평 방향에서 16개의 픽셀들 (x = 16) 을 가질 것이다. 유사하게, NxN 블록은 일반적으로, 수직 방향에서 N개의 픽셀들 및 수평 방향에서 N개의 픽셀들을 가지며, 여기서, N 은 음이 아닌 정수 값을 나타낸다. 블록에 있어서의 픽셀들은 로우들 및 컬럼들에서 배열될 수도 있다. 더욱이, 블록들은 반드시 수평 방향에서 수직 방향에서와 동일한 수의 픽셀들을 가질 필요는 없다. 예를 들어, 블록들은 NxM 픽셀들을 포함할 수도 있으며, 여기서, M 은 반드시 N 과 동일할 필요는 없다.
CU 의 PU들을 이용한 인트라-예측 또는 인터-예측 코딩 이후, 비디오 인코더 (20) 는 CU 의 TU들에 의해 명시된 변환들이 적용되는 잔차 데이터를 계산할 수도 있다. 잔차 데이터는 인코딩되지 않은 픽처의 픽셀들과 CU들에 대응하는 예측 값들 간의 픽셀 차이들에 대응할 수도 있다. 비디오 인코더 (20) 는 CU 에 대한 잔차 데이터를 형성하고, 그 후, 잔차 데이터를 변환하여 변환 계수들을 생성할 수도 있다.
변환 계수들을 생성하기 위한 임의의 변환들 이후, 비디오 인코더 (20) 는 변환 계수들의 양자화를 수행할 수도 있다. 양자화는 일반적으로, 변환 계수들이 그 계수들을 나타내는데 사용되는 데이터의 양을 가능하게는 감소시키도록 양자화되어 추가 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 그 계수들의 일부 또는 그 모두와 연관되는 비트 깊이를 감소시킬 수도 있다. 예를 들어, n비트 값은 양자화 동안 m비트 값으로 라운드-다운될 수도 있으며, 여기서, n 은 m 보다 크다.
일부 예들에 있어서, 비디오 인코더 (20) 는 양자화된 변환 계수들을 스캔하기 위한 미리정의된 스캔 순서를 활용하여, 엔트로피 인코딩될 수 있는 직렬화된 벡터를 생성할 수도 있다. 다른 예들에 있어서, 비디오 인코더 (20) 는 적응적 스캔을 수행할 수도 있다. 1차원 벡터를 형성하기 위해 양자화된 변환 계수들을 스캔한 이후, 비디오 인코더 (20) 는, 예를 들어, 컨텍스트 적응 가변 길이 코딩 (CAVLC), 컨텍스트 적응 이진 산술 코딩 (CABAC), 신택스 기반 컨텍스트 적응 이진 산술 코딩 (SBAC), 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩, 또는 다른 엔트로피 인코딩 방법에 따라 1차원 벡터를 엔트로피 인코딩할 수도 있다. 비디오 인코더 (20) 는 또한, 비디오 데이터를 디코딩함에 있어서 비디오 디코더 (30) 에 의한 사용을 위해 인코딩된 비디오 데이터와 연관된 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다.
CABAC 를 수행하기 위해, 비디오 인코더 (20) 는 컨텍스트 모델 내의 컨텍스트를, 송신될 심볼에 할당할 수도 있다. 컨텍스트는, 예를 들어, 심볼의 이웃하는 값들이 제로가 아닌지 여부와 관련될 수도 있다. CAVLC 를 수행하기 위해, 비디오 인코더 (20) 는 송신될 심볼에 대한 가변 길이 코드를 선택할 수도 있다. VLC 에서의 코드워드들은, 상대적으로 더 짧은 코드들이 더 가능성있는 심볼들에 대응하지만 더 긴 코드들은 덜 가능성있는 심볼들에 대응하도록 구성될 수도 있다. 이러한 방식으로, VLC 의 사용은, 예를 들어, 송신될 각각의 심볼에 대한 동일 길이 코드워드들을 사용하는 것에 비해 비트 절약을 달성할 수도 있다. 확률 결정은 심볼에 할당된 컨텍스트에 기초할 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 를 이용할 수도 있는 비디오 어플리케이션들은 로컬 플레이백, 스트리밍, 브로드캐스트/멀티캐스트 및 대화식 어플리케이션들을 포함할 수도 있다. 대화식 어플리케이션들은 비디오 전화 및 비디오 컨퍼런싱을 포함한다. 대화식 어플리케이션들은 또한, 그러한 실시간 어플리케이션들이 현저한 지연을 용인하지 않는다는 점에 있어서 저지연 어플리케이션들로서 지칭된다. 양호한 사용자 경험을 위해, 대화식 어플리케이션들은 전체 시스템들의 상대적으로 낮은 단대단 지연 (즉, 비디오 프레임이 소스 디바이스에서 캡처될 때의 시간과 비디오 프레임이 목적지 디바이스에서 디스플레이될 때의 시간 간의 지연) 을 요구한다. 통상적으로, 대화식 어플리케이션들에 대한 허용가능 단대단 지연은 400 ms 미만이어야 한다. 대략 150 ms 의 단대단 지연은 매우 양호한 것으로 고려된다.
대화식 어플리케이션의 각각의 프로세싱 단계는 전체 단대단 지연에 기여할 수도 있다. 프로세싱 단계들로부터의 예시적인 지연들은 캡처링 지연, 프리-프로세싱 지연, 인코딩 지연, 송신 지연, 수신 버퍼링 지연 (디-지터링용), 디코딩 지연, 디코딩된 픽처 출력 지연, 포스트-프로세싱 지연, 및 디스플레이 지연을 포함한다. 통상적으로, 코덱 지연 (인코딩 지연, 디코딩 지연 및 디코딩된 픽처 출력 지연) 은 대화식 어플리케이션들에 있어서 최소화되도록 타겟팅된다. 특히, 코딩 구조는, 디코딩된 픽처 출력 지연이 제로와 동일하거나 제로에 근접하도록 픽처들의 디코딩 순서 및 출력 순서가 동일함을 보장할 것이다.
비디오 코딩 표준들은 통상적으로, 비디오 버퍼링 모델의 규격을 포함한다. AVC 및 HEVC 에 있어서, 버퍼링 모델은, 코딩된 픽처 버퍼 (CPB) 및 디코딩된 픽처 버퍼 (DPB) 양자의 버퍼링 모델을 포함하는 가설 레퍼런스 디코더 (HRD) 로서 지칭된다. CPB 는 디코딩을 위한 코딩된 픽처들을 포함하는 선입 선출 버퍼이다. DPB 는 레퍼런스에서의 사용 (예를 들어, 인터-예측), 출력 재순서화, 출력 지연, 및 궁극적인 디스플레이를 위해 디코딩된 픽처들을 유지하는 버퍼이다. CPB 및 DPB 거동들은 HRD 에 의해 수학적으로 명시된다. HRD 는 상이한 타이밍, 버퍼 사이즈들 및 비트 레이트들에 대한 제약들을 직접 부과하고, 비트스트림 특성들 및 통계들에 대한 제약들을 간접적으로 부과한다. HRD 파라미터들의 완전한 세트는 5개의 기본 파라미터들, 즉, 초기 CPB 제거 지연, CPB 사이즈, 비트 레이트, 초기 DPB 출력 지연, 및 DPB 사이즈를 포함한다.
AVC 및 HEVC 에 있어서, 비트스트림 부합성 및 디코더 부합성이 HRD 규격의 부분들로서 명시된다. HRD 가 디코더로서 지칭되지만, HRD 에 의해 명시된 일부 기술들은 또한 통상적으로 비트스트림 부합성을 보장하기 위해 인코더 측에서 필요하지만 통상적으로 디코더 측에서는 필요하지 않다. 비트스트림 또는 HRD 부합성의 2개의 타입들, 즉, 타입 I 및 타입 II 가 명시된다. 또한, 디코더 부합성의 2개의 타입들 (즉, 출력 타이밍 디코더 부합성 및 출력 순서 디코더 부합성) 이 명시된다.
타입 I 비트스트림은 그 비트스트림에서의 모든 액세스 유닛들에 대해 오직 비디오 코딩 계층 (VCL) NAL 유닛들, 및 FD_NUT 와 동일한 nal_unit_type 을 갖는 NAL 유닛들 (필러 데이터 NAL 유닛들) 만을 포함하는 네트워크 추상화 계층 (NAL) 유닛 스트림이다. 타입 II 비트스트림은, 그 비트스트림에서의 모든 액세스 유닛들에 대해 VCL NAL 유닛들 및 필러 데이터 NAL 유닛들에 부가하여, 다음: 즉, 필러 데이터 NAL 유닛들 이외의 부가적인 비-VCL NAL 유닛들, NAL 유닛 스트림으로부터 바이트 스트림을 형성하는 모든 leading_zero_8bits, zero_byte, start_code_prefix_one_3bytes, 및 trailing_zero_8bits 신택스 엘리먼트들 중 적어도 하나를 포함한다.
도 2 는 가설 레퍼런스 디코더 (HRD) 를 위한 버퍼 모델을 도시한 블록 다이어그램이다. HRD 는 다음과 같이 동작한다. 명시된 도달 스케줄에 따라 CPB (102) 로 유입하는 디코딩 유닛들과 연관된 데이터가 가설 스트림 스케줄러 (HSS) (100) 에 의해 전달된다. HSS (100) 에 의해 전달된 스트림들은, 상기 정의된 바와 같은 타입 I 또는 타입 II 비트스트림들일 수도 있다. 각각의 디코딩 유닛과 연관된 데이터는 디코딩 유닛의 CPB 제거 시간에 디코딩 프로세스 (104) 에 의해 (예를 들어, 비디오 디코더 (30) 에 의해) 제거 및 디코딩된다. 디코딩 프로세스 (104) 는 비디오 디코더 (30) 에 의해 수행된다. 디코딩 프로세스 (104) 에 의해 생성된 각각의 디코딩된 픽처는 DPB (106) 에 배치된다. 디코딩된 픽처들은 디코딩 프로세스 (104) 동안 (예를 들어, 인터-예측 동안) 레퍼런스 픽처들로서 사용될 수도 있다. 디코딩된 픽처는, 더 이상 인터-예측 레퍼런스를 위해 필요하지 않게 되거나 더 이상 출력을 위해 필요하지 않게 될 경우에 DPB (106) 로부터 제거된다. 일부 예들에 있어서, DPB (106) 에 있어서의 디코딩된 픽처들은 디스플레이되기 전에 출력 크롭핑 유닛 (108) 에 의해 크롭핑될 수도 있다. 출력 크롭핑 유닛 (108) 은 비디오 디코더 (30) 의 부분일 수도 있거나, 또는 비디오 디코더의 출력을 추가로 프로세싱하도록 구성된 외부 프로세서 (예를 들어, 디스플레이 프로세서) 의 부분일 수도 있다.
AVC 및 HEVC HRD 모델들에 있어서, 디코딩 또는 CPB 제거는 액세스 유닛 (AU) 기반이며, 픽처 디코딩은 순시적이라고 가정된다 (예를 들어, 도 2 에 있어서의 디코딩 프로세스 (104) 는 순시적이라고 가정됨). 액세스 유닛은 네트워크 추상 계층 (NAL) 유닛들의 세트이고, 하나의 코딩된 픽처를 포함한다. 실제 어플리케이션들에 있어서, 부합 디코더가, 예를 들어, AU들의 디코딩을 시작하기 위해 비디오 인코더 (20) 에 의해 생성된 픽처 타이밍 보충 강화 정보 (SEI) 메시지들에 있어서 시그널링된 디코딩 시간들을 엄격히 따르면, 특정한 디코딩된 픽처를 출력하기 위한 가장 이른 가능한 시간은 그 특정한 픽처의 디코딩 시간 (즉, 픽처가 디코딩하기 시작할 때의 시간) 플러스 그 특정한 픽처를 디코딩하는데 필요한 시간과 동일하다. 실제 세계에서 픽처를 디코딩하는데 필요한 시간은 제로와 동일할 수 없다.
HEVC WD9 는, 종종 초저지연으로서 지칭되는 감소된 코덱 지연을 가능케 하기 위한 서브-픽처 기반 CPB 동작들의 지원을 포함한다. CPB 는, 서브-픽처 레벨 CPB 동작이 (HEVC 규격에 명시되지 않은 외부 수단에 의해 명시될 수도 있는) 디코더에 의해 선호되는지 여부 및 서브-픽처 CPB 파라미터들이 (HEVC 규격에 명시되지 않은 외부 수단을 통해 또는 비트스트림에 있어서) 존재하는지 여부에 의존하여, AU 레벨 (즉, 픽처 레벨) 또는 서브-픽처 레벨 (즉, 전체 픽처 미만) 중 어느 하나에서 동작할 수도 있다. 양자의 조건들이 참일 경우, CPB 는 서브-픽처 레벨에서 동작한다 (그리고 이 경우, 각각의 디코딩 유닛은 AU 의 서브세트로서 정의됨). 디코딩 유닛 (DU) 은 디코더에 의해 동작되는 유닛이다. 그렇지 않으면, CPB 는 AU 레벨에서 동작한다 (그리고 이 경우, 각각의 디코딩 유닛은 AU 로서 정의됨). 신택스 엘리먼트 SubPicCpbFlag 가 0 과 동일하면, DU 는 AU 와 동일하다. 그렇지 않으면, DU 는 AU 의 서브세트이다.
서브-픽셀 레벨 CPB 파라미터들에 대한 HEVC 신택스는 다음을 포함한다:
- 다음의 신택스는 시퀀스 파라미터 세트 (SPS) 의 비디오 유용성 정보 (VUI) 부분에 있다.
○ 서브-픽셀 레벨 CPB 파라미터들이 존재하는지 여부
○ 서브 틱 (tick) 클록의 도출을 위한 틱 제수
○ CPB 제거 지연 길이
○ 디코딩 유닛 CPB 제거 지연 값들이 픽처 타이밍 SEI 메시지들 또는 디코딩 유닛 정보 SEI 메시지들에서 시그널링되는지 여부
○ 서브-픽처 레벨에서의 CPB 동작들을 위한 CPB 사이즈 값들의 길이
- 다음의 신택스가 버퍼링 주기 SEI 메시지들에 있다.
○ 서브-픽처 레벨 CPB 동작들에 대한 초기 CPB 제거 지연 및 지연 오프셋의 세트
- 다음의 신택스가 픽처 타이밍 SEI 메시지들에 있다.
○ 액세스 유닛에 있어서의 디코딩 유닛들의 수
○ 각각의 디코딩 유닛에 있어서의 NAL 유닛들의 수
○ 디코딩 유닛들에 대한 디코딩 유닛 CPB 제거 지연 값들
- 다음의 신택스가 픽처 타이밍 SEI 메시지들에 있다.
○ 액세스 유닛에 있어서의 디코딩 유닛들의 리스트에 대한 각각의 디코딩 유닛의 인덱스
○ 각각의 디코딩 유닛에 대한 디코딩 유닛 CPB 제거 지연 값
CPB 및/또는 DPB 지연 시간을 최소화하는 것에 대한 현재의 접근법들은 다음의 단점들을 나타낸다. 디코딩된 픽처의 출력 시간은 마지막 DU (즉, AU 레벨 동작에 대한 AU 자체) 의 디코딩 시간 (즉, CPB 제거 시간) 플러스 시그널링된 DPB 출력 지연과 동일하다. 따라서, 지연을 감소하기 위한 2개의 접근법들이 일반적으로 사용된다. 하나는 디코딩 시간을 더 이르게 시프트하는 것이다. 다른 하나는 (CPB 제거 시간에 대한) 시그널링된 DPB 출력 지연의 값을 감소시키는 것이다. 하지만, 초저지연 버퍼링 모델에 대한 기존의 솔루션들은 오직 서브-픽처 기반 CPB 동작들만 수반하고, 오직 지연을 감소하기 위한 제 1 접근법만을 이용한다.
이들 단점들의 관점에서, 본 개시는 CPB 제거 시간에 대한 시그널링된 DPB 출력 지연의 감소된 값들의 시그널링 및 이용을 통해 디코딩 지연을 추가로 감소시키기 위한 기술들을 제안한다.
구체적으로, 본 개시의 일 예에 있어서, 각각의 AU 의 CPB 제거 시간에 대한 DPB 출력 지연의 하나의 부가적인 시그널링된 값은, 예를 들어, 픽처 타이밍 SEI 메시지에 있어서 인코더에 의해 시그널링된다. 이러한 부가적인 시그널링된 DPB 출력 지연은 서브-픽처 기반 HRD 동작들에 대한 DPB 출력 시간의 도출에 있어서 사용된다. 다른 예에 있어서, 부가적으로 시그널링된 DPB 출력 지연에 부가하여, DPB 출력 시간들이 틱 클록 대신 서브 틱 클록을 사용하여 도출된다.
일부 상세한 예들이 하기에 제공된다. 구체적으로 언급되지 않으면, 다음의 예들의 양태들은 HEVC WD9 에서 정의된 바와 같이 동작할 수도 있다.
본 개시의 일 예에 따른, 픽처 타이밍 SEI 메시지의 예시적인 신택스 및 시맨틱스는 다음과 같다. 본 개시에 의해 변경되거나 도입된 신택스 엘리먼트들은 볼드체로 나타낸다.
Figure 112015069268023-pct00001
본 개시의 이 예에 있어서, 볼드체된 신택스 엘리먼트들은 다음과 같이 동작할 수도 있다. 신택스 엘리먼트 pic _ dpb _output_du_delay 는 HRD 가 서브-픽처 레벨에서 동작할 경우 (즉, SubPicCpbFlag 가 1 과 동일할 경우) 픽처의 DPB 출력 시간을 연산하는데 사용된다. 신택스 엘리먼트 pic _ dpb _output_du_delay 는, 디코딩된 픽처가 DPB 로부터 출력되기 전에 CPB 로부터 액세스 유닛에서의 마지막 디코딩 유닛의 제거 이후에 얼마나 많은 서브 클록 틱들이 대기해야 하는지를 명시한다.
일 예에 있어서, 신택스 엘리먼트 pic _ dpb _output_du_ delay 의 길이는 dpb_output_delay_length_minus1+1 에 의해 비트 단위로 주어진다. 다른 예에 있어서, 신택스 엘리먼트 pic _ dpb _output_du_ delay 의 길이는 다른 신택스 엘리먼트의 값 플러스 1 에 의해 비트 단위로 주어지며, 여기서, 예를 들어, 신택스 엘리먼트는 dpb _output_delay_length_du_ minus1 로 명명되고 시퀀스 파라미터 세트의 VUI 부분에서 시그널링된다.
출력 타이밍 부합 디코더로부터 출력되는 임의의 픽처의 pic_dpb_output_du_delay 로부터 도출된 출력 시간은 디코딩 순서에서 임의의 후속적인 코딩된 비디오 시퀀스에 있어서의 모든 픽처들의 pic _ dpb _output_du_ delay 로부터 도출된 출력 시간보다 선행할 것이다. 일 예에 있어서, 이러한 신택스 엘리먼트의 값들에 의해 확립된 픽처 출력 순서는, HEVC WD9 에서 명시된 바와 같이, 신택스 엘리먼트 PicOrderCntVal 의 값들에 의해 확립된 것과 동일한 순서일 것이다. 신택스 엘리먼트 PicOrderCntVal 은 현재 픽처의 픽처 순서 카운트 (POC) 를 나타낸다. POC 값은, 동일한 코딩된 비디오 시퀀스에 있어서 DPB 로부터 출력될 다른 픽처들의 출력 순서 포지션들에 대한 출력 순서로 연관된 픽처의 포지션을 나타내는 DPB 로부터 출력될 각각의 픽처와 연관되는 변수이다.
"범핑" 프로세스 (즉, 픽처들이 DPB 로부터 제거되는 프로세스) 에 의해 출력되지 않는 픽처들에 대해, 1 과 동일하거나 1 과 동일한 것으로 추론된 no_output_of_prior_pics_flag 를 갖는 순시 디코딩 리프레시 (IDR) 또는 차단된 링크 액세스 (BLA) 픽처보다 디코딩 순서에서 선행하기 때문에, pic_dpb_output_du_delay 로부터 도출된 출력 시간들은 동일한 코딩된 비디오 시퀀스 내의 모든 픽처들에 대해 PicOrderCntVal 의 증가하는 값으로 증가할 것이다. 신택스 엘리먼트 no_output_of_prior_pics_flag 는 DPB 에서의 이전에 디코딩된 픽처들이 IDR 또는 BLA 픽처의 디코딩 이후에 어떻게 처리되는지를 명시한다. no_output_of_prior_pics_flag 가 1 과 동일하거나 1 과 동일한 것으로 추론되면, IDR 또는 BLA 픽처를 디코딩한 이후, 그 이전에 디코딩된 픽처들은 출력되지 않을 것이지만, 디코딩된 픽처 버퍼 (DPB) 로부터 직접 플러싱/제거될 것이다.
"범핑" 프로세스는 다음의 경우에 유발된다.
- 현재의 픽처는 IDR 또는 BLA 픽처이고 no_output_of_prior_pics_flag 는 1 과 동일하지 않고 1 과 동일한 것으로 추론되지 않음
- 현재 픽처가 IDR 픽처 또는 BLA 픽처 중 어느 것도 아니고, "출력에 필요한" 것으로서 마킹된 DPB 에서의 픽처들의 수는 디코딩 순서에 있어서 임의의 픽처보다 선행하도록 허용된 픽처의 최대 수 (sps_max_num_reorder_pics [HighestTid]) 보다 큼.
- 현재 픽처가 IDR 픽처 또는 BLA 픽처 중 어느 것도 아니고, DPB 에서의 픽처들의 수는 픽처 저장 버퍼들의 유닛에 있어서 DPB 의 최대 요구된 사이즈 (sps_max_dec_pic_buffering[HighestTid]) 와 동일함.
"범핑" 프로세스는 다음의 순서화된 단계들을 포함한다:
1. 먼저 출력을 위한 픽처가 "출력에 필요한" 것으로서 마킹된 DPB 에 있어서 모든 픽처의 PicOrderCntVal 의 최소 값을 갖는 픽처로서 선택된다.
2. 픽처에 대한 활성 시퀀스 파라미터 세트에 명시된 부합성 크롭핑 윈도우를 이용하여 픽처가 크롭핑되고, 크롭핑된 픽처가 출력되고, 그 픽처는 "출력에 필요없는" 것으로서 마킹된다.
3. 크롭핑되고 출력되었던 픽처를 포함한 픽처 저장 버퍼가 "레퍼런스를 위해 사용되지 않은" 것으로 마킹된 픽처를 포함하면, 픽처 저장 버퍼는 비게 된다. 즉, 픽처가 디스플레이를 위해 출력되었고 더 이상 인터-예측을 위해 필요하지 않으면, 그 픽처는 "범핑"될 수도 있으며, 즉, DPB 로부터 제거될 수도 있다.
코딩된 비디오 시퀀스에서의 임의의 2개의 픽처들에 대해, 서브-픽처 레벨 HRD 동작들 하에서 도출된 2개의 픽처들의 출력 시간들 사이의 차이는 AU 레벨 (즉, 픽처 레벨) HRD 동작들 하에서 도출된 동일한 차이와 동일할 것이다.
예시적인 픽처 출력 프로세스는 다음과 같다. 다음은 액세스 유닛 (n) 의 CPB 제거 시간 (tr(n)) 에서 순시적으로 발생한다. 픽처 (n) 가 1 과 동일한 PicOutputFlag 를 갖는지 (즉, 서브-픽처 HRD 가 사용됨) 여부에 기초하여, 그 DPB 출력 시간 (to,dpb(n)) 이 다음의 수학식에 의해 도출된다.
Figure 112015069268023-pct00002
여기서, pic_dpb_output_delay(n) 및 pic_dpb_output_du_delay(n) 은, 각각, 액세스 유닛 (n) 과 연관된 픽처 타이밍 SEI 메시지에 명시된 pic_dpb_output_delay 및 pic_dpb_output_du_delay 의 값들이다. 변수 tc 는 다음과 같이 도출되며 클록 틱으로 지칭된다:
Figure 112015069268023-pct00003
변수 tc _sub 는 다음과 같이 도출되며 서브-픽처 클록 틱으로 지칭된다:
Figure 112015069268023-pct00004
본 개시의 예에 따르면, 현재 픽처의 출력은 다음과 같이 명시된다:
- PicOutputFlag 가 1 과 동일하고 to,dpb(n)=tr(n) 이면, 현재 픽처가 출력된다.
- 그렇지 않고 PicOutputFlag 가 0 과 동일하면, 현재 픽처는 출력되지 않지만, 상기 나타낸 "범핑" 프로세스에 의해 명시된 바와 같이 DPB 에 저장될 것이다.
- 그렇지 않으면 (PicOutputFlag 가 1 과 동일하고 to,dpb(n)>tr(n) 이면), 현재 픽처는 더 나중에 출력되고 ("범핑" 프로세스에 의해 명시된 바와 같이) DPB 에 저장될 것이며, 그리고 to,dpb(n) 에 선행하는 시간에 1 과 동일한 no_output_of_prior_pics_flag 의 디코딩 또는 추론에 의해 출력되지 않음을 나타내지 않으면 시간 to,dpb(n) 에서 출력된다. 출력될 경우, 픽처는, 활성 시퀀스 파라미터 세트에 명시된 부합성 크롭핑 윈도우를 사용하여 크롭핑될 것이다.
픽처 (n) 가 출력되는 픽처이고 출력되는 비트스트림의 마지막 픽처가 아닐 경우, △to,dpb(n) 의 값 (즉, 픽처들 간의 DPB 출력 시간) 은 다음과 같이 정의된다:
Figure 112015069268023-pct00005
여기서, nn 은, 출력 순서에서 픽처 n 에 뒤따르고 1 과 동일한 PicOutputFlag 을 갖는 픽처를 나타낸다.
도 3 는 본 개시에서 설명된 기술들을 구현할 수도 있는 예시적인 비디오 인코더 (20) 를 도시한 블록 다이어그램이다. 비디오 인코더 (20) 는 비디오 슬라이스들 내에서 비디오 블록들의 인트라-코딩 및 인터-코딩을 수행할 수도 있다. 인트라-코딩은 소정의 비디오 프레임 또는 픽처 내 비디오에 있어서 공간 리던던시를 감소 또는 제거하기 위해 공간 예측에 의존한다. 인터-코딩은 비디오 시퀀스의 인접한 프레임들 또는 픽처들 내 비디오에 있어서 시간 리던던시를 감소 또는 제거하기 위해 시간 예측에 의존한다. 인트라-모드 (I 모드) 는 수개의 공간 기반 압축 모드들 중 임의의 모드를 지칭할 수도 있다. 단방향 예측 (P 모드) 또는 양방향 예측 (B 모드) 과 같은 인터-모드들은 수개의 시간 기반 압축 모드들 중 임의의 모드를 지칭할 수도 있다.
도 3 의 예에 있어서, 비디오 인코더 (20) 는 예측 프로세싱 유닛 (41), 레퍼런스 픽처 메모리 (64), 합산기 (50), 변환 프로세싱 유닛 (52), 양자화 유닛 (54), 및 엔트로피 인코딩 유닛 (56) 을 포함한다. 예측 프로세싱 유닛 (41) 은 모션 추정 유닛 (42), 모션 보상 유닛 (44) 및 인트라 예측 프로세싱 유닛 (46) 을 포함한다. 비디오 블록 복원을 위해, 비디오 인코더 (20) 는 또한 역양자화 유닛 (58), 역변환 프로세싱 유닛 (60), 및 합산기 (62) 를 포함한다. 디블로킹 (deblocking) 필터 (도 3 에 도시 안됨) 가 또한 블록 경계들을 필터링하여 복원된 비디오로부터 블록키니스 아티팩트들을 제거하기 위해 포함될 수도 있다. 요구된다면, 디블로킹 필터는 통상적으로 합산기 (62) 의 출력을 필터링할 것이다. 부가적인 루프 필터들 (인-루프 (in loop) 또는 포스트 루프) 이 또한 디블로킹 필터에 부가하여 이용될 수도 있다.
도 3 에 도시된 바와 같이, 비디오 인코더 (20) 는 비디오 데이터를 수신하고, 예측 프로세싱 유닛 (41) 은 그 데이터를 비디오 블록들로 파티셔닝할 수도 있다. 이러한 파티셔닝은 또한, 예를 들어, LCU들 및 CU들의 쿼드트리 구조에 따른 비디오 블록 파티셔닝뿐 아니라 슬라이스들, 타일들, 또는 다른 더 큰 유닛들로의 파티셔닝을 포함할 수도 있다. 비디오 인코더 (20) 는 일반적으로, 인코딩될 비디오 슬라이스 내에서의 비디오 블록들을 인코딩하는 컴포넌트들을 예시한다. 슬라이스는 다중의 비디오 블록들로 (및 가능하게는 타일들로서 지칭되는 비디오 블록들의 세트들로) 분할될 수도 있다. 예측 프로세싱 유닛 (41) 은 에러 결과들 (예를 들어, 코딩 레이트 및 왜곡의 레벨) 에 기반한 현재의 비디오 블록에 대해 복수의 인트라 코딩 모드들 중 하나 또는 복수의 인터 코딩 모드들 중 하나와 같이 복수의 가능한 코딩 모드들 중 하나를 선택할 수도 있다. 예측 프로세싱 유닛 (41) 은 결과적인 인트라- 또는 인터-코딩된 블록을 합산기 (50) 에 제공하여 잔차 블록 데이터를 생성하고, 합산기 (62) 에 제공하여 레퍼런스 픽처로서의 사용을 위한 인코딩된 블록을 복원할 수도 있다.
예측 프로세싱 유닛 (41) 내의 인트라 예측 프로세싱 유닛 (46) 은 공간 압축을 제공하기 위해, 코딩될 현재 블록과 동일한 프레임 또는 슬라이스에 있어서의 하나 이상의 이웃하는 블록들에 대해 현재 비디오 블록의 인트라-예측 코딩을 수행할 수도 있다. 예측 프로세싱 유닛 (41) 내의 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 시간 압축을 제공하기 위해 하나 이상의 레퍼런스 픽처들에 있어서의 하나 이상의 예측 블록들에 대해 현재 비디오 블록의 인터-예측 코딩을 수행한다.
모션 추정 유닛 (42) 은 비디오 시퀀스에 대한 미리결정된 패턴에 따라 비디오 슬라이스에 대한 인터-예측 모드를 결정하도록 구성될 수도 있다. 미리결정된 패턴은 시퀀스에서의 비디오 슬라이스들을, P 슬라이스들, B 슬라이스들 또는 GPB 슬라이스들로서 명시할 수도 있다. 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 고도로 통합될 수도 있지만, 개념적인 목적을 위해 별개로 도시된다. 모션 추정 유닛 (42) 에 의해 수행된 모션 추정은, 비디오 블록들에 대한 모션을 추정하는 모션 벡터들을 생성하는 프로세스이다. 모션 벡터는, 예를 들어, 레퍼런스 픽처 내에서의 예측 블록에 대한 현재 비디오 프레임 또는 픽처 내의 비디오 블록의 PU 의 변위를 표시할 수도 있다.
예측 블록은 픽셀 차이의 관점에서 코딩될 비디오 블록의 PU 와 밀접하게 매칭되도록 발견되는 블록이며, 이 픽셀 차이는 절대 차이의 합 (SAD), 제곱 차이의 합 (SSD), 또는 다른 상이한 메트릭들에 의해 결정될 수도 있다. 일부 예들에 있어서, 비디오 인코더 (20) 는 레퍼런스 픽처 메모리 (64) 에 저장된 레퍼런스 픽처들의 서브-정수 픽셀 포지션들에 대한 값들을 계산할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 레퍼런스 픽처의 1/4 픽셀 포지션들, 1/8 픽셀 포지션들, 또는 다른 분수 픽셀 포지션들의 값들을 보간할 수도 있다. 따라서, 모션 추정 유닛 (42) 은 풀 픽셀 포지션들 및 분수 픽셀 포지션들에 대한 모션 탐색을 수행하고, 분수 픽셀 정밀도로 모션 벡터를 출력할 수도 있다.
모션 추정 유닛 (42) 은 인터-코딩된 슬라이스에 있어서의 비디오 블록의 PU 에 대한 모션 벡터를, 그 PU 의 포지션을 레퍼런스 픽처의 예측 블록의 포지션과 비교함으로써 계산한다. 레퍼런스 픽처는 제 1 레퍼런스 픽처 리스트 (리스트 0) 또는 제 2 레퍼런스 픽처 리스트 (리스트 1) 로부터 선택될 수도 있으며, 이 리스트들 각각은 레퍼런스 픽처 메모리 (64) 에 저장된 하나 이상의 레퍼런스 픽처들을 식별한다. 모션 추정 유닛 (42) 은 계산된 모션 벡터를 엔트로피 인코딩 유닛 (56) 및 모션 보상 유닛 (44) 으로 전송한다.
모션 보상 유닛 (44) 에 의해 수행된 모션 보상은 모션 추정에 의해 결정된 모션 벡터에 기초하여 예측 블록을 페치 또는 생성하여, 가능하게는 서브-픽셀 정밀도로 보간들을 수행하는 것을 수반할 수도 있다. 현재 비디오 블록의 PU 에 대한 모션 벡터를 수신할 시, 모션 보상 유닛 (44) 은, 모션 벡터가 레퍼런스 픽처 리스트들 중 하나에 포인팅하는 예측 블록을 로케이팅할 수도 있다. 비디오 인코더 (20) 는, 코딩되고 있는 현재 비디오 블록의 픽셀 값들로부터 예측 블록의 픽셀 값들을 감산하여 픽셀 차이 값들을 형성함으로써 잔차 비디오 블록을 형성한다. 픽셀 차이 값들은 블록에 대한 잔차 데이터를 형성하고, 루마 및 크로마 차이 컴포넌트들 양자를 포함할 수도 있다. 합산기 (50) 는 이러한 감산 연산을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다. 모션 보상 유닛 (44) 은 또한, 비디오 슬라이스의 비디오 블록들을 디코딩함에 있어서 비디오 디코더 (30) 에 의한 사용을 위해 비디오 블록들 및 비디오 슬라이스와 연관된 신택스 엘리먼트들을 생성할 수도 있다.
인트라-예측 프로세싱 유닛 (46) 은 현재 블록을, 상기 설명된 바와 같은 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 수행된 인터-예측에 대한 대안으로서 인트라-예측할 수도 있다. 특히, 인트라-예측 프로세싱 유닛 (46) 은 현재 블록을 인코딩하는데 이용하기 위한 인트라-예측 모드를 결정할 수도 있다. 일부 예들에 있어서, 인트라-예측 프로세싱 유닛 (46) 은 예를 들어 별도의 인코딩 패스들 동안에 다양한 인트라-예측 모드들을 이용하여 현재 블록을 인코딩할 수도 있으며, 인트라-예측 프로세싱 유닛 (46) (또는 일부 예들에서는 모드 선택 유닛 (40)) 은 테스팅된 모드들로부터의 이용을 위해 적절한 인트라-예측 모드를 선택할 수도 있다.
예를 들어, 인트라-예측 프로세싱 유닛 (46) 은 다양한 테스팅된 인트라-예측 모드들에 대한 레이트-왜곡 분석을 이용하여 레이트-왜곡 값들을 계산하고, 테스팅된 모드들 중 최상의 레이트-왜곡 특성들을 갖는 인트라-예측 모드를 선택할 수도 있다. 레이트-왜곡 분석은 일반적으로, 인코딩된 블록과 그 인코딩된 블록을 생성하도록 인코딩되었던 오리지널의 인코딩되지 않은 블록 간의 왜곡 (또는 에러) 의 양뿐 아니라 인코딩된 블록을 생성하는데 사용된 비트 레이트 (즉, 비트들의 수) 를 결정한다. 인트라-예측 프로세싱 유닛 (46) 은 다양한 인코딩된 블록들에 대한 왜곡들 및 레이트들로부터의 비율들을 계산하여, 어느 인트라-예측 모드가 그 블록에 대한 최상의 레이트-왜곡 값을 나타내는지를 결정할 수도 있다.
어떤 경우든, 블록에 대한 인트라-예측 모드를 선택한 이후, 인트라-예측 프로세싱 유닛 (46) 은 블록에 대한 선택된 인트라-예측 모드를 표시하는 정보를 엔트로피 인코딩 유닛 (56) 에 제공할 수도 있다. 엔트로피 인코딩 유닛 (56) 은, 본 개시의 기술들에 따라, 선택된 인트라-예측 모드를 표시한 정보를 인코딩할 수도 있다. 비디오 인코더 (20) 는 송신된 비트스트림에, 복수의 인트라-예측 모드 인덱스 테이블들 및 복수의 변형된 인트라-예측 모드 인덱스 테이블들 (코드워드 매핑 테이블들로서도 또한 지칭됨) 을 포함할 수도 있는 구성 데이터, 다양한 블록들에 대한 인코딩 컨텍스트들의 정의들, 및 컨텍스트들 각각에 대한 사용을 위한 가장 가능성있는 인트라-예측 모드, 인트라-예측 모드 인덱스 테이블, 및 변형된 인트라-예측 모드 인덱스 테이블의 표시들을 포함할 수도 있다.
예측 프로세싱 유닛 (41) 이 인터-예측 또는 인트라-예측 중 어느 하나를 통해 현재 비디오 블록에 대한 예측 블록을 생성한 이후, 비디오 인코더 (20) 는 현재 비디오 블록으로부터 예측 블록을 감산함으로써 잔차 비디오 블록을 형성한다. 잔차 블록에서의 잔차 비디오 데이터는 하나 이상의 TU들에 포함되고 변환 프로세싱 유닛 (52) 에 적용될 수도 있다. 변환 프로세싱 유닛 (52) 은 이산 코사인 변환 (DCT) 또는 개념적으로 유사한 변환과 같은 변환을 이용하여 잔차 비디오 데이터를 잔차 변환 계수들로 변환한다. 변환 프로세싱 유닛 (52) 은 잔차 비디오 데이터를 픽셀 도메인으로부터 주파수 도메인과 같은 변환 도메인으로 컨버팅할 수도 있다.
변환 프로세싱 유닛 (52) 은 결과적인 변환 계수들을 양자화 유닛 (54) 으로 전송할 수도 있다. 양자화 유닛 (54) 은 비트 레이트를 추가로 감소시키기 위해 변환 계수들을 양자화한다. 양자화 프로세스는 그 계수들의 일부 또는 그 모두와 연관되는 비트 깊이를 감소시킬 수도 있다. 양자화의 정도는 양자화 파라미터를 조정함으로써 변경될 수도 있다. 그 후, 일부 예들에 있어서, 양자화 유닛 (54) 은, 양자화된 변환 계수들을 포함하는 매트릭스의 스캔을 수행할 수도 있다. 대안적으로, 엔트로피 인코딩 유닛 (56) 은 스캔을 수행할 수도 있다.
양자화 이후, 엔트로피 인코딩 유닛 (56) 은 양자화된 변환 계수들을 엔트로피 인코딩한다. 예를 들어, 엔트로피 인코딩 유닛 (56) 은 컨텍스트 적응 가변 길이 코딩 (CAVLC), 컨텍스트 적응 이진 산술 코딩 (CABAC), 신택스 기반 컨텍스트 적응 이진 산술 코딩 (SBAC), 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩, 또는 다른 엔트로피 인코딩 방법 또는 기술을 수행할 수도 있다. 엔트로피 인코딩 유닛 (56) 에 의한 엔트로피 인코딩 이후, 인코딩된 비트스트림은 비디오 디코더 (30) 로 송신되거나, 또는 비디오 디코더 (30) 에 의한 더 나중의 송신 또는 취출을 위해 아카이브될 수도 있다. 엔트로피 인코딩 유닛 (56) 은 또한, 코딩되고 있는 현재의 비디오 슬라이스에 대한 모션 벡터들 및 다른 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다.
역양자화 유닛 (58) 및 역변환 프로세싱 유닛 (60) 은, 각각, 역양자화 및 역변환을 적용하여, 레퍼런스 픽처의 레퍼런스 블록으로서의 더 나중 사용을 위해 픽셀 도메인에서 잔차 블록을 복원한다. 모션 보상 유닛 (44) 은, 레퍼런스 픽처 리스트들 중 하나 내에서의 레퍼런스 픽처들 중 하나의 예측 블록에 잔차 블록을 부가함으로써 레퍼런스 블록을 계산할 수도 있다. 모션 보상 유닛 (44) 은 또한, 하나 이상의 보간 필터들을 복원된 잔차 블록에 적용하여, 모션 추정에서 사용하기 위한 서브-정수 픽셀 값들을 계산할 수도 있다. 합산기 (62) 는 복원된 잔차 블록을, 모션 보상 유닛 (44) 에 의해 생성된 모션 보상된 예측 블록에 부가하여, 레퍼런스 픽처 메모리 (64) (디코딩된 픽처 버퍼로도 또한 지칭됨) 로의 저장을 위한 레퍼런스 블록을 생성한다. 레퍼런스 블록은, 후속 비디오 프레임 또는 픽처에서의 블록을 인터-예측하기 위해 레퍼런스 블록으로서 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 사용될 수도 있다.
비디오 인코더 (20) 는 본 개시의 기술들을 구현하도록 구성될 수도 있다. 일 예에 있어서, 비디오 인코더 (20) 는 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하고, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하며, 그리고 인코딩된 비디오 비트스트림에 있어서 제 1 DPB 출력 지연 및 제 2 DPB 출력 지연을 시그널링하도록 구성될 수도 있다. 본 개시의 기술들에 따른 비디오 인코더 (20) 의 동작의 추가적인 예들은 도 5 를 참조하여 하기에서 논의될 것이다.
도 4 는 본 개시에서 설명된 기술들을 구현할 수도 있는 예시적인 비디오 디코더 (30) 를 도시한 블록 다이어그램이다. 도 4 의 예에 있어서, 비디오 디코더 (30) 는 코딩된 픽처 버퍼 (CPB) (78), 엔트로피 디코딩 유닛 (80), 예측 프로세싱 유닛 (81), 역양자화 유닛 (86), 역변환 프로세싱 유닛 (88), 합산기 (90), 및 디코딩된 픽처 버퍼 (DPB) (92) 를 포함한다. 예측 프로세싱 유닛 (81) 은 모션 보상 유닛 (82) 및 인트라 예측 프로세싱 유닛 (84) 을 포함한다. 일부 예들에 있어서, 비디오 디코더 (30) 는 도 3 으로부터의 비디오 인코더 (20) 에 대하여 설명된 인코딩 패스에 일반적으로 상호적인 디코딩 패스를 수행할 수도 있다.
CPB (78) 는 인코딩된 픽처 비트스트림으로부터의 코딩된 픽처들을 저장한다. 일 예에 있어서, CPB (78) 는 디코딩 순서에 있어서 액세스 유닛들 (AU) 을 포함하는 선입 선출 버퍼이다. AU 는, 명시된 분류 규칙에 따라 서로와 연관되고 디코딩 순서에서 연속적이며 정확히 하나의 코딩된 픽처를 포함하는 네트워크 추상화 계층 (NAL) 유닛들의 세트이다. 디코딩 순서는 픽처들이 디코딩되는 순서이며, 픽처들이 디스플레이되는 순서 (즉, 디스플레이 순서) 와는 상이할 수도 있다. CPB 의 동작은, 본 개시의 기술들에 따라 동작하는 HRD 와 같은 가설 레퍼런스 디코더 (HRD) 에 의해 명시될 수도 있다.
디코딩 프로세스 동안, 비디오 디코더 (30) 는, 인코딩된 비디오 슬라이스의 비디오 블록들 및 관련 신택스 엘리먼트들을 나타내는 인코딩된 비디오 비트스트림을 비디오 인코더 (20) 로부터 수신한다. 비디오 디코더 (30) 의 엔트로피 디코딩 유닛 (80) 은 비트스트림을 엔트로피 디코딩하여, 양자화된 계수들, 모션 벡터들, 및 다른 신택스 엘리먼트들을 생성한다. 엔트로피 디코딩 유닛 (80) 은 모션 벡터들 및 다른 신택스 엘리먼트들을 예측 프로세싱 유닛 (81) 으로 포워딩한다. 비디오 디코더 (30) 는 신택스 엘리먼트들을 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨로 수신할 수도 있다.
비디오 슬라이스가 인트라-코딩된 (I) 슬라이스로서 코딩된 경우, 예측 프로세싱 유닛 (81) 의 인트라 예측 프로세싱 유닛 (84) 은 현재 프레임 또는 픽처의 이전에 디코딩된 블록들로부터의 데이터 및 시그널링된 인트라 예측 모드에 기초하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 데이터를 생성할 수도 있다. 비디오 프레임이 인터-코딩된 (즉, B 또는 P) 슬라이스로서 코딩된 경우, 예측 프로세싱 유닛 (81) 의 모션 보상 유닛 (82) 은 엔트로피 디코딩 유닛 (80) 으로부터 수신된 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 블록들을 생성한다. 예측 블록들은 레퍼런스 픽처 리스트들 중 하나 내에서의 레퍼런스 픽처들 중 하나로부터 생성될 수도 있다. 비디오 디코더 (30) 는 DPB (92) 에 저장된 레퍼런스 픽처들에 기초한 디폴트 구성 기술들을 이용하여 레퍼런스 프레임 리스트들, 즉, 리스트 0 및 리스트 1 을 구성할 수도 있다.
모션 보상 유닛 (82) 은 모션 벡터들 및 다른 신택스 엘리먼트들을 파싱함으로써 현재 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정하고, 그 예측 정보를 사용하여, 디코딩되고 있는 현재 비디오 블록에 대한 예측 블록들을 생성한다. 예를 들어, 모션 보상 유닛 (82) 은 수신된 신택스 엘리먼트들 중 일부를 사용하여, 비디오 슬라이스의 비디오 블록들을 코딩하는데 사용되는 예측 모드 (예를 들어, 인트라-예측 또는 인터-예측), 인터-예측 슬라이스 타입 (예를 들어, B 슬라이스 또는 P 슬라이스), 슬라이스에 대한 레퍼런스 픽처 리스트들 중 하나 이상에 대한 구성 정보, 슬라이스의 각각의 인터-인코딩된 비디오 블록에 대한 모션 벡터들, 슬라이스의 각각의 인터-코딩된 비디오 블록에 대한 인터-예측 상태, 및 현재 비디오 슬라이스에 있어서의 비디오 블록들을 디코딩하기 위한 다른 정보를 결정한다.
모션 보상 유닛 (82) 은 또한, 보간 필터들에 기초하여 보간을 수행할 수도 있다. 모션 보상 유닛 (82) 은 비디오 블록들의 인코딩 동안 비디오 인코더 (20) 에 의해 사용된 바와 같은 보간 필터들을 이용하여, 레퍼런스 블록들의 서브-정수 픽셀들에 대한 보간된 값들을 계산할 수도 있다. 이 경우, 모션 보상 유닛 (82) 은 수신된 신택스 엘리먼트들로부터 비디오 인코더 (20) 에 의해 사용된 보간 필터들을 결정하고, 보간 필터들을 이용하여 예측 블록들을 생성할 수도 있다.
역양자화 유닛 (86) 은 비트스트림에서 제공되고 엔트로피 디코딩 유닛 (80) 에 의해 디코딩되는 양자화된 변환 계수들을 역양자화, 즉, 양자화해제한다. 역양자화 프로세스는 비디오 슬라이스에 있어서의 각각의 비디오 블록에 대해 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터의 이용을 포함하여, 적용되어야 하는 양자화의 정도 및 유사하게 역양자화의 정도를 결정할 수도 있다. 역변환 프로세싱 유닛 (88) 은 픽셀 도메인에서 잔차 블록들을 생성하기 위해, 역변환, 예를 들어, 역 DCT, 정수 역변환, 또는 개념적으로 유사한 역변환 프로세스를 변환 계수들에 적용한다.
모션 보상 유닛 (82) 이 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여 현재 비디오 블록에 대한 예측 블록을 생성한 이후, 비디오 디코더 (30) 는 역변환 프로세싱 유닛 (88) 으로부터의 잔차 블록들을 모션 보상 유닛 (82) 에 의해 생성된 대응하는 예측 블록들과 합산함으로써 디코딩된 비디오 블록을 형성한다. 합산기 (90) 는 이러한 합산 연산을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다. 요구된다면, 디블로킹 필터가 또한, 블록키니스 아티팩트들을 제거하기 위해, 디코딩된 블록들을 필터링하는데 적용될 수도 있다. (코딩 루프에 있어서 또는 코딩 루프 이후에) 다른 루프 필터들이 또한 픽셀 천이들을 평활하게 하거나 그렇지 않으면 비디오 품질을 개선하기 위해 이용될 수도 있다. 그 후, 소정의 프레임 또는 픽처에 있어서의 디코딩된 비디오 블록들이 DPB (92) 에 저장되고, 이 DPB 는 후속적인 모션 보상을 위해 사용된 레퍼런스 픽처들을 저장한다. DPB (92) 는 또한, 도 1 의 디스플레이 디바이스 (32) 와 같은 디스플레이 디바이스 상으로의 더 나중의 프리젠테이션을 위해 디코딩된 비디오를 저장한다. CPB (78) 와 유사하게, 일 예에 있어서, DPB (92) 의 동작은, 본 개시의 기술들에 의해 정의된 바와 같이, HRD 에 의해 명시될 수도 있다.
비디오 디코더 (30) 는 본 개시의 기술들을 구현하도록 구성될 수도 있다. 일 예에 있어서, 비디오 디코더 (30) 는 디코딩된 픽처에 대한 제 1 DPB 출력 지연 및 제 2 DPB 출력 지연을 수신하고, 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하며, 그리고 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하도록 구성될 수도 있다. 본 개시의 기술들에 따른 비디오 디코더 (30) 의 동작의 추가적인 예들은 도 6 을 참조하여 하기에서 논의될 것이다.
도 5 는 본 개시의 기술들에 따른 예시적인 인코딩 방법을 도시한 플로우차트이다. 도 5 의 기술들은 비디오 인코더 (20) 의 하나 이상의 구조들에 의해 구현될 수도 있다.
일 예에 있어서, 비디오 인코더 (20) 는 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하고 (500), 그리고 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하도록 (502) 구성될 수도 있다. 비디오 인코더 (20) 는 추가로, 인코딩된 비디오 비트스트림에 있어서 제 1 DPB 출력 지연 및 제 2 DPB 출력 지연을 시그널링하도록 구성될 수도 있다 (504).
비디오 인코더 (20) 는 추가로, 비디오 디코더에 대한 HRD 세팅이 픽처 레벨인지 또는 서브-픽처 레벨인지 여부를 표시하는 서브-픽처 CPB 플래그를 시그널링하고 (506), 서브-픽처 CPB 플래그에 기초하여 비디오 픽처들을 인코딩하도록 (508) 구성될 수도 있다.
본 개시의 일 예에 있어서, 제 2 DPB 출력 시간을 결정하는 것은 제 2 DPB 출력 지연을 서브-픽처 클록 틱에 의해 승산하고 결과적인 값을 CPB 제거 시간에 부가하는 것을 포함한다. 본 개시의 다른 예에 있어서, 제 1 DPB 출력 시간을 결정하는 것은 제 1 DPB 출력 지연을 클록 틱에 의해 승산하고 결과적인 값을 CPB 제거 시간에 부가하는 것을 포함한다.
도 6 은 본 개시의 기술들에 따른 예시적인 디코딩 방법을 도시한 플로우차트이다. 도 6 의 기술들은 비디오 디코더 (30) 의 하나 이상의 구조들에 의해 구현될 수도 있다.
일 예에 있어서, 비디오 디코더 (30) 는 비디오 디코더에 대한 HRD 세팅이 픽처 레벨인지 또는 서브-픽처 레벨인지 여부를 표시하는 서브-픽처 CPB 플래그를 수신하고 (600), 서브-픽처 CPB 플래그에 기초하여 비디오 픽처들을 디코딩하도록 (602) 구성될 수도 있다.
비디오 디코더 (30) 는 추가로, 디코딩된 픽처에 대한 제 1 DPB 출력 지연 및 제 2 DPB 출력 지연을 수신하고 (604), 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시하는 경우에 제 1 DPB 출력 지연을 사용하여 제 1 DPB 출력 시간을 결정하며 (606), 그리고 디코딩된 픽처에 대해, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시하는 경우에 제 2 DPB 출력 지연을 사용하여 제 2 DPB 출력 시간을 결정하도록 (608) 구성될 수도 있다.
비디오 디코더 (30) 는 추가로, HRD 세팅에 기반한 제 1 DPB 출력 시간 또는 제 2 DPB 출력 시간에 기초하여 디코딩된 픽처 버퍼로부터 픽처들을 출력하도록 구성될 수도 있다 (610). 제 1 DPB 출력 시간은, 비디오 디코더에 대한 HRD 세팅이 픽처 레벨에서의 동작을 표시함을 서브-픽처 CPB 플래그가 나타내면 사용되고, 제 2 DPB 출력 시간은, 비디오 디코더에 대한 HRD 세팅이 서브-픽처 레벨에서의 동작을 표시함을 서브-픽처 CPB 플래그가 나타내면 사용된다.
본 개시의 다른 예에 있어서, 비디오 디코더 (30) 는, 제 2 DPB 출력 지연을 서브-픽처 클록 틱에 의해 승산하고 그리고 결과적인 값을 CPB 제거 시간에 부가함으로써 제 2 DPB 출력 시간을 결정하도록 구성된다. 본 개시의 다른 예에 있어서, 비디오 디코더 (30) 는, 제 1 DPB 출력 지연을 클록 틱에 의해 승산하고 그리고 결과적인 값을 CPB 제거 시간에 부가함으로써 제 1 DPB 출력 시간을 결정하도록 구성된다.
하나 이상의 예들에 있어서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현된다면, 그 기능들은 하나 이상의 명령들 또는 코드로서 컴퓨터 판독가능 매체 상으로 저장 또는 전송되고 하드웨어 기반 프로세싱 유닛에 의해 실행될 수도 있다. 컴퓨터 판독가능 매체들은 데이터 저장 매체들과 같은 유형의 매체에 대응하는 컴퓨터 판독가능 저장 매체들, 또는 예를 들어, 통신 프로토콜에 따라 일 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체들을 포함할 수도 있다. 이러한 방식으로, 컴퓨터 판독가능 매체는 일반적으로 (1) 비-일시적인 유형의 컴퓨터 판독가능 저장 매체 또는 (2) 신호 또는 캐리어파와 같은 통신 매체에 대응할 수도 있다. 데이터 저장 매체는 본 개시에서 설명된 기술들의 구현을 위한 명령들, 코드 및/또는 데이터 구조들을 취출하기 위해 하나 이상의 컴퓨터들 또는 하나 이상의 프로세서들에 의해 액세스될 수 있는 임의의 가용 매체일 수도 있다. 컴퓨터 프로그램 제품이 컴퓨터 판독가능 매체를 포함할 수도 있다.
한정이 아닌 예로서, 그러한 컴퓨터 판독가능 저장 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장부 또는 다른 자기 저장 디바이스들, 플래시 메모리, 또는 원하는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 저장하는데 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 커넥션이 컴퓨터 판독가능 매체로 적절히 명명된다. 예를 들어, 동축 케이블, 광섬유 케이블, 꼬임쌍선, 디지털 가입자 라인 (DSL), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 명령들이 송신된다면, 동축 케이블, 광섬유 케이블, 꼬임쌍선, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의에 포함된다. 하지만, 컴퓨터 판독가능 저장 매체 및 데이터 저장 매체는 커넥션들, 캐리어파들, 신호들, 또는 다른 일시적 매체를 포함하지 않지만 대신 비-일시적인 유형의 저장 매체로 지향됨을 이해해야 한다. 본 명세서에서 사용된 바와 같은 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피 디스크 및 블루레이 디스크를 포함하며, 여기서, 디스크 (disk) 는 통상적으로 데이터를 자기적으로 재생하지만 디스크 (disc) 는 레이저들을 이용하여 데이터를 광학적으로 재생한다. 상기의 조합들이 또한, 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.
명령들은 하나 이상의 디지털 신호 프로세서들 (DSP들), 범용 마이크로프로세서들, 주문형 집적회로들 (ASIC들), 필드 프로그래밍가능 로직 어레이들 (FPGA들), 또는 다른 등가의 집적된 또는 별도의 로직 회로와 같은 하나 이상의 프로세서들에 의해 실행될 수도 있다. 이에 따라, 본 명세서에서 사용된 바와 같은 용어 "프로세서" 는 본 명세서에서 설명된 기술들의 구현에 적절한 전술한 구조 또는 임의의 다른 구조 중 임의의 구조를 지칭할 수도 있다. 부가적으로, 일부 양태들에 있어서, 본 명세서에서 설명된 기능은 인코딩 및 디코딩을 위해 구성되고 결합된 코덱에서 통합된 전용 하드웨어 및/또는 소프트웨어 모듈들 내에 제공될 수도 있다. 또한, 그 기술들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있다.
본 개시의 기술들은 무선 핸드셋, 집적 회로 (IC) 또는 IC들의 세트 (예를 들어, 칩 세트) 를 포함하여 매우 다양한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들 또는 유닛들이 개시된 기술들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위해 본 개시에서 설명되지만, 반드시 상이한 하드웨어 유닛들에 의한 실현을 요구하지는 않는다. 오히려, 상기 설명된 바와 같이, 다양한 유닛들은 적절한 소프트웨어 및/또는 펌웨어와 함께 상기 설명된 바와 같은 하나 이상의 프로세서들을 포함하여 코덱 하드웨어 유닛으로 결합되거나 상호운용식 하드웨어 유닛들의 집합에 의해 제공될 수도 있다.
다양한 예들이 설명되었다. 이들 및 다른 예들은 다음의 청구항들의 범위 내에 있다.

Claims (32)

  1. 비디오를 디코딩하는 방법으로서,
    제 1 디코딩된 픽처 버퍼 (DPB) 출력 지연 및 제 2 DPB 출력 지연을 수신하는 단계;
    가설 레퍼런스 디코더 (HRD) 가 액세스 유닛 레벨에서 동작하는지 또는 서브-픽처 레벨에서 동작하는지를 결정하는 단계;
    상기 HRD 가 상기 액세스 유닛 레벨에서 동작한다는 결정에 기초하여, 비디오 디코딩 디바이스에 의해, 디코딩된 픽처에 대해, 상기 제 1 DPB 출력 지연 및 픽처 클록 틱에 기초하여 제 1 DPB 출력 시간을 결정하는 단계, 또는
    상기 HRD 가 상기 서브-픽처 레벨에서 동작한다는 결정에 기초하여:
    상기 픽처 클록 틱 및 틱 제수 (tick divisor) 값에 기초하여 서브-픽처 클록 틱을 도출하는 단계; 및 상기 비디오 디코딩 디바이스에 의해, 상기 디코딩된 픽처에 대해, 상기 제 2 DPB 출력 지연 및 상기 서브-픽처 클록 틱에 기초하여 제 2 DPB 출력 시간을 결정하는 단계를 포함하는, 비디오를 디코딩하는 방법.
  2. 제 1 항에 있어서,
    상기 HRD 가 상기 액세스 유닛 레벨에서 동작하는지 또는 상기 서브-픽처 레벨에서 동작하는지를 표시하는 서브-픽처 코딩된 픽처 버퍼 (CPB) 플래그를 프로세싱하는 단계; 및
    상기 제 1 DPB 출력 시간 또는 상기 제 2 DPB 출력 시간에 기초하여 DPB 로부터 상기 디코딩된 픽처를 출력하는 단계를 더 포함하고,
    상기 디코딩된 픽처는, 상기 HRD 가 상기 액세스 유닛 레벨에서 동작함을 표시하는 상기 서브-픽처 CPB 플래그에 기초한 상기 제 1 DPB 출력 시간에 기초하여 출력되거나, 또는 상기 디코딩된 픽처는, 상기 HRD 가 상기 서브-픽처 레벨에서 동작함을 표시하는 상기 서브-픽처 CPB 플래그에 기초한 상기 제 2 DPB 출력 시간에 기초하여 출력되는, 비디오를 디코딩하는 방법.
  3. 제 1 항에 있어서,
    상기 제 2 DPB 출력 시간을 결정하는 단계는 상기 제 2 DPB 출력 지연을 상기 서브-픽처 클록 틱에 대응하는 값에 의해 승산하여 결과치를 획득하고 상기 결과치를 CPB 제거 시간에 부가하는 단계를 포함하는, 비디오를 디코딩하는 방법.
  4. 제 1 항에 있어서,
    상기 제 1 DPB 출력 시간을 결정하는 단계는 상기 제 1 DPB 출력 지연을 상기 픽처 클록 틱에 대응하는 값에 의해 승산하여 결과치를 획득하고 상기 결과치를 CPB 제거 시간에 부가하는 단계를 포함하는, 비디오를 디코딩하는 방법.
  5. 비디오를 인코딩하는 방법으로서,
    액세스 유닛과 연관된 픽처 타이밍 보충 강화 정보 (SEI) 메시지에서, 제 1 디코딩된 픽처 버퍼 (DPB) 출력 지연을 시그널링하는 단계로서, 상기 제 1 DPB 출력 지연은, 디코딩된 픽처가 DPB 로부터 출력되기 전에 코딩된 픽처 버퍼 (CPB) 로부터 상기 액세스 유닛에서의 마지막 디코딩 유닛의 제거 이후에 대기하기 위한 픽처 클록 틱들의 수를 표시하는, 상기 제 1 DPB 출력 지연을 시그널링하는 단계;
    비트스트림에서 서브-픽처 레벨 파라미터들의 존재를 시그널링하는 단계;
    틱 제수 값을 시그널링하는 단계; 및
    상기 서브-픽처 레벨 파라미터들의 존재를 시그널링하는 것에 응답하여, 상기 액세스 유닛과 연관된 상기 픽처 타이밍 SEI 메시지에서, 제 2 DPB 출력 지연을 시그널링하는 단계로서, 상기 제 2 DPB 출력 지연은, 상기 디코딩된 픽처가 상기 DPB 로부터 출력되기 전에 상기 CPB 로부터 상기 액세스 유닛에서의 상기 마지막 디코딩 유닛의 제거 이후에 대기하기 위한 서브-픽처 클록 틱들의 수를 표시하고, 상기 서브-픽처 클록 틱들은 픽처 클록 틱들에 기초하여 도출되는, 상기 제 2 DPB 출력 지연을 시그널링하는 단계를 포함하는, 비디오를 인코딩하는 방법.
  6. 제 5 항에 있어서,
    제 1 DPB 출력 시간을 결정하는 단계로서, 상기 제 1 DPB 출력 시간을 결정하는 단계는 상기 제 1 DPB 출력 지연을 상기 픽처 클록 틱에 대응하는 값에 의해 승산하여 결과치를 획득하고 상기 결과치를 CPB 제거 시간에 부가하는 단계를 포함하는, 상기 제 1 DPB 출력 시간을 결정하는 단계; 및
    제 2 DPB 출력 시간을 결정하는 단계로서, 상기 제 2 DPB 출력 시간을 결정하는 단계는 상기 제 2 DPB 출력 지연을 상기 서브-픽처 클록 틱에 대응하는 값에 의해 승산하여 결과치를 획득하고 상기 결과치를 CPB 제거 시간에 부가하는 단계를 포함하는, 상기 제 2 DPB 출력 시간을 결정하는 단계를 더 포함하는, 비디오를 인코딩하는 방법.
  7. 비디오 데이터를 디코딩하도록 구성된 장치로서,
    상기 비디오 데이터를 저장하도록 구성된 메모리; 및
    상기 메모리와 통신하는 비디오 디코더를 포함하고,
    상기 비디오 디코더는,
    제 1 디코딩된 픽처 버퍼 (DPB) 출력 지연 및 제 2 DPB 출력 지연을 수신하고;
    가설 레퍼런스 디코더 (HRD) 가 액세스 유닛 레벨에서 동작하는지 또는 서브-픽처 레벨에서 동작하는지를 결정하고;
    상기 HRD 가 상기 액세스 유닛 레벨에서 동작한다는 결정에 기초하여, 디코딩된 픽처에 대해, 상기 제 1 DPB 출력 지연 및 픽처 클록 틱에 기초하여 제 1 DPB 출력 시간을 결정하고, 그리고
    상기 HRD 가 상기 서브-픽처 레벨에서 동작한다는 결정에 기초하여:
    상기 픽처 클록 틱 및 틱 제수 값에 기초하여 서브-픽처 클록 틱을 도출하고; 그리고 상기 디코딩된 픽처에 대해, 상기 제 2 DPB 출력 지연 및 상기 서브-픽처 클록 틱에 기초하여 제 2 DPB 출력 시간을 결정하도록
    구성되는, 비디오 데이터를 디코딩하도록 구성된 장치.
  8. 제 7 항에 있어서,
    상기 비디오 디코더는 추가로,
    상기 HRD 가 상기 액세스 유닛 레벨에서 동작하는지 또는 상기 서브-픽처 레벨에서 동작하는지를 표시하는 서브-픽처 코딩된 픽처 버퍼 (CPB) 플래그를 프로세싱하고; 그리고
    상기 제 1 DPB 출력 시간 또는 상기 제 2 DPB 출력 시간에 기초하여 DPB 로부터 상기 디코딩된 픽처를 출력하도록
    구성되고,
    상기 디코딩된 픽처는, 상기 HRD 가 상기 액세스 유닛 레벨에서 동작함을 표시하는 상기 서브-픽처 CPB 플래그에 기초한 상기 제 1 DPB 출력 시간에 기초하여 출력되거나, 또는 상기 디코딩된 픽처는, 상기 HRD 가 상기 서브-픽처 레벨에서 동작함을 표시하는 상기 서브-픽처 CPB 플래그에 기초한 상기 제 2 DPB 출력 시간에 기초하여 출력되는, 비디오 데이터를 디코딩하도록 구성된 장치.
  9. 제 7 항에 있어서,
    상기 비디오 디코더는, 상기 제 2 DPB 출력 지연을 상기 서브-픽처 클록 틱에 대응하는 값에 의해 승산하여 결과치를 획득하고 상기 결과치를 CPB 제거 시간에 부가함으로써 상기 제 2 DPB 출력 시간을 결정하도록 구성되는, 비디오 데이터를 디코딩하도록 구성된 장치.
  10. 제 7 항에 있어서,
    상기 비디오 디코더는, 상기 제 1 DPB 출력 지연을 상기 픽처 클록 틱에 대응하는 값에 의해 승산하여 결과치를 획득하고 상기 결과치를 CPB 제거 시간에 부가함으로써 상기 제 1 DPB 출력 시간을 결정하도록 구성되는, 비디오 데이터를 디코딩하도록 구성된 장치.
  11. 비디오 데이터를 인코딩하도록 구성된 장치로서,
    상기 비디오 데이터를 저장하도록 구성된 메모리; 및
    상기 메모리와 통신하는 비디오 인코더를 포함하고,
    상기 비디오 인코더는,
    액세스 유닛과 연관된 픽처 타이밍 보충 강화 정보 (SEI) 메시지에서, 제 1 디코딩된 픽처 버퍼 (DPB) 출력 시간 지연을 시그널링하는 것으로서, 제 1 DPB 출력 지연은, 디코딩된 픽처가 DPB 로부터 출력되기 전에 코딩된 픽처 버퍼 (CPB) 로부터 상기 액세스 유닛에서의 마지막 디코딩 유닛의 제거 이후에 대기하기 위한 픽처 클록 틱들의 수를 표시하는, 상기 제 1 DPB 출력 시간 지연을 시그널링하고;
    비트스트림에서 서브-픽처 레벨 파라미터들의 존재를 시그널링하고;
    틱 제수 값을 시그널링하고; 그리고
    상기 서브-픽처 레벨 파라미터들의 존재를 시그널링하는 것에 응답하여, 상기 액세스 유닛과 연관된 상기 픽처 타이밍 SEI 메시지에서, 제 2 DPB 출력 지연을 시그널링하는 것으로서, 상기 제 2 DPB 출력 지연은, 상기 디코딩된 픽처가 상기 DPB 로부터 출력되기 전에 상기 CPB 로부터 상기 액세스 유닛에서의 상기 마지막 디코딩 유닛의 제거 이후에 대기하기 위한 서브-픽처 클록 틱들의 수를 표시하고, 상기 서브-픽처 클록 틱들은 픽처 클록 틱들에 기초하여 도출되는, 상기 제 2 DPB 출력 지연을 시그널링하도록
    구성되는, 비디오 데이터를 인코딩하도록 구성된 장치.
  12. 제 11 항에 있어서,
    상기 비디오 인코더는 추가로,
    상기 제 1 DPB 출력 지연을 상기 픽처 클록 틱에 대응하는 값에 의해 승산하여 제 1 DPB 출력 결과치를 획득하고 상기 제 1 DPB 출력 결과치를 CPB 제거 시간에 부가함으로써 제 1 DPB 출력 시간을 결정하고; 그리고
    상기 제 2 DPB 출력 지연을 상기 서브-픽처 클록 틱에 대응하는 값에 의해 승산하여 제 2 DPB 출력 결과치를 획득하고 상기 제 2 DPB 출력 결과치를 CPB 제거 시간에 부가함으로써 제 2 DPB 출력 시간을 결정하도록
    구성되는, 비디오 데이터를 인코딩하도록 구성된 장치.
  13. 비디오 데이터를 디코딩하도록 구성된 장치로서,
    제 1 디코딩된 픽처 버퍼 (DPB) 출력 지연 및 제 2 DPB 출력 지연을 수신하는 수단;
    가설 레퍼런스 디코더 (HRD) 가 액세스 유닛 레벨에서 동작하는지 또는 서브-픽처 레벨에서 동작하는지를 결정하는 표시 수단;
    상기 표시 수단이 상기 액세스 유닛 레벨에서의 상기 HRD 의 동작을 결정할 경우에 동작가능하고, 디코딩된 픽처에 대해, 상기 제 1 DPB 출력 지연 및 픽처 클록 틱에 기초하여 제 1 DPB 출력 시간을 결정하는 수단;
    상기 픽처 클록 틱 및 틱 제수 값에 기초하여 서브-픽처 클록 틱을 도출하는 수단; 및
    상기 표시 수단이 상기 서브-픽처 레벨에서의 상기 HRD 의 동작을 결정할 경우에 동작가능하고, 상기 디코딩된 픽처에 대해, 상기 제 2 DPB 출력 지연 및 상기 서브-픽처 클록 틱에 기초하여 제 2 DPB 출력 시간을 결정하는 수단을 포함하는, 비디오 데이터를 디코딩하도록 구성된 장치.
  14. 제 13 항에 있어서,
    상기 HRD 가 상기 액세스 유닛 레벨에서 동작하는지 또는 상기 서브-픽처 레벨에서 동작하는지를 표시하는 서브-픽처 코딩된 픽처 버퍼 (CPB) 플래그를 프로세싱하는 수단; 및
    상기 제 1 DPB 출력 시간 또는 상기 제 2 DPB 출력 시간에 기초하여 DPB 로부터 상기 디코딩된 픽처를 출력하는 수단을 더 포함하고,
    상기 디코딩된 픽처는, 상기 HRD 가 상기 액세스 유닛 레벨에서 동작함을 표시하는 상기 서브-픽처 CPB 플래그에 기초한 상기 제 1 DPB 출력 시간에 기초하여 출력되거나, 또는 상기 디코딩된 픽처는, 상기 HRD 가 상기 서브-픽처 레벨에서 동작함을 표시하는 상기 서브-픽처 CPB 플래그에 기초한 상기 제 2 DPB 출력 시간에 기초하여 출력되는, 비디오 데이터를 디코딩하도록 구성된 장치.
  15. 제 13 항에 있어서,
    상기 제 2 DPB 출력 시간을 결정하는 수단은 상기 제 2 DPB 출력 지연을 상기 서브-픽처 클록 틱에 대응하는 값에 의해 승산하여 결과치를 획득하고 상기 결과치를 CPB 제거 시간에 부가하는 수단을 포함하는, 비디오 데이터를 디코딩하도록 구성된 장치.
  16. 제 13 항에 있어서,
    상기 제 1 DPB 출력 시간을 결정하는 수단은 상기 제 1 DPB 출력 지연을 상기 픽처 클록 틱에 대응하는 값에 의해 승산하여 결과치를 획득하고 상기 결과치를 CPB 제거 시간에 부가하는 수단을 포함하는, 비디오 데이터를 디코딩하도록 구성된 장치.
  17. 비디오 데이터를 인코딩하도록 구성된 장치로서,
    액세스 유닛과 연관된 픽처 타이밍 보충 강화 정보 (SEI) 메시지에서, 제 1 디코딩된 픽처 버퍼 (DPB) 출력 지연을 시그널링하는 수단으로서, 상기 제 1 DPB 출력 지연은, 디코딩된 픽처가 DPB 로부터 출력되기 전에 코딩된 픽처 버퍼 (CPB) 로부터 상기 액세스 유닛에서의 마지막 디코딩 유닛의 제거 이후에 대기하기 위한 픽처 클록 틱들의 수를 표시하는, 상기 제 1 DPB 출력 지연을 시그널링하는 수단;
    비트스트림에서 서브-픽처 레벨 파라미터들의 존재를 시그널링하는 수단;
    틱 제수 값을 시그널링하는 수단; 및
    상기 서브-픽처 레벨 파라미터들의 존재를 시그널링하는 것에 응답하여 동작가능하고, 상기 액세스 유닛과 연관된 상기 픽처 타이밍 SEI 메시지에서, 제 2 DPB 출력 지연을 시그널링하는 수단으로서, 상기 제 2 DPB 출력 지연은, 상기 디코딩된 픽처가 상기 DPB 로부터 출력되기 전에 상기 CPB 로부터 상기 액세스 유닛에서의 상기 마지막 디코딩 유닛의 제거 이후에 대기하기 위한 서브-픽처 클록 틱들의 수를 표시하고, 상기 서브-픽처 클록 틱들은 픽처 클록 틱들에 기초하여 도출되는, 상기 제 2 DPB 출력 지연을 시그널링하는 수단을 포함하는, 비디오 데이터를 인코딩하도록 구성된 장치.
  18. 제 17 항에 있어서,
    제 1 DPB 출력 시간을 결정하는 수단은 상기 제 1 DPB 출력 지연을 상기 픽처 클록 틱에 대응하는 값에 의해 승산하여 제 1 DPB 출력 결과치를 획득하고 상기 제 1 DPB 출력 결과치를 CPB 제거 시간에 부가하는 수단을 포함하고; 그리고
    제 2 DPB 출력 시간을 결정하는 수단은 상기 제 2 DPB 출력 지연을 상기 서브-픽처 클록 틱에 대응하는 값에 의해 승산하여 제 2 DPB 출력 결과치를 획득하고 상기 제 2 DPB 출력 결과치를 CPB 제거 시간에 부가하는 수단을 포함하는, 비디오 데이터를 인코딩하도록 구성된 장치.
  19. 명령들을 저장하는 비일시적인 컴퓨터 판독가능 저장 매체로서,
    상기 명령들은, 실행될 경우, 비디오 데이터를 디코딩하도록 구성된 디바이스의 하나 이상의 프로세서들로 하여금,
    제 1 디코딩된 픽처 버퍼 (DPB) 출력 지연 및 제 2 DPB 출력 지연을 수신하게 하고;
    가설 레퍼런스 디코더 (HRD) 가 액세스 유닛 레벨에서 동작하는지 또는 서브-픽처 레벨에서 동작하는지를 결정하게 하고;
    상기 HRD 가 상기 액세스 유닛 레벨에서 동작한다는 결정에 기초하여, 디코딩된 픽처에 대해, 상기 제 1 DPB 출력 지연 및 픽처 클록 틱에 기초하여 제 1 DPB 출력 시간을 결정하게 하고, 그리고
    상기 HRD 가 상기 서브-픽처 레벨에서 동작한다는 결정에 기초하여:
    상기 픽처 클록 틱 및 틱 제수 값에 기초하여 서브-픽처 클록 틱을 도출하게 하고; 그리고 상기 디코딩된 픽처에 대해, 상기 제 2 DPB 출력 지연 및 상기 서브-픽처 클록 틱에 기초하여 제 2 DPB 출력 시간을 결정하게 하는, 비일시적인 컴퓨터 판독가능 저장 매체.
  20. 제 19 항에 있어서,
    상기 명령들은 추가로, 상기 하나 이상의 프로세서들로 하여금,
    상기 HRD 가 상기 액세스 유닛 레벨에서 동작하는지 또는 상기 서브-픽처 레벨에서 동작하는지를 표시하는 서브-픽처 코딩된 픽처 버퍼 (CPB) 플래그를 프로세싱하게 하고; 그리고
    상기 제 1 DPB 출력 시간 또는 상기 제 2 DPB 출력 시간에 기초하여 DPB 로부터 상기 디코딩된 픽처를 출력하게 하고,
    상기 디코딩된 픽처는, 상기 HRD 가 상기 액세스 유닛 레벨에서 동작함을 표시하는 상기 서브-픽처 CPB 플래그에 기초한 상기 제 1 DPB 출력 시간에 기초하여 출력되거나, 또는 상기 디코딩된 픽처는, 상기 HRD 가 상기 서브-픽처 레벨에서 동작함을 표시하는 상기 서브-픽처 CPB 플래그에 기초한 상기 제 2 DPB 출력 시간에 기초하여 출력되는, 비일시적인 컴퓨터 판독가능 저장 매체.
  21. 제 19 항에 있어서,
    상기 명령들은 추가로 상기 하나 이상의 프로세서들로 하여금 상기 제 2 DPB 출력 지연을 상기 서브-픽처 클록 틱에 대응하는 값에 의해 승산하여 결과치를 획득하고 상기 결과치를 CPB 제거 시간에 부가하게 하는, 비일시적인 컴퓨터 판독가능 저장 매체.
  22. 제 19 항에 있어서,
    상기 명령들은 추가로 상기 하나 이상의 프로세서들로 하여금 상기 제 1 DPB 출력 지연을 상기 픽처 클록 틱에 대응하는 값에 의해 승산하여 결과치를 획득하고 상기 결과치를 CPB 제거 시간에 부가하게 하는, 비일시적인 컴퓨터 판독가능 저장 매체.
  23. 명령들을 저장하는 비일시적인 컴퓨터 판독가능 저장 매체로서,
    상기 명령들은, 실행될 경우, 비디오 데이터를 인코딩하도록 구성된 디바이스의 하나 이상의 프로세서들로 하여금,
    액세스 유닛과 연관된 픽처 타이밍 보충 강화 정보 (SEI) 메시지에서, 제 1 디코딩된 픽처 버퍼 (DPB) 출력 시간 지연을 시그널링하게 하는 것으로서, 제 1 DPB 출력 지연은, 디코딩된 픽처가 DPB 로부터 출력되기 전에 코딩된 픽처 버퍼 (CPB) 로부터 상기 액세스 유닛에서의 마지막 디코딩 유닛의 제거 이후에 대기하기 위한 픽처 클록 틱들의 수를 표시하는, 상기 제 1 DPB 출력 시간 지연을 시그널링하게 하고;
    비트스트림에서 서브-픽처 레벨 파라미터들의 존재를 시그널링하게 하고;
    틱 제수 값을 시그널링하게 하고; 그리고
    상기 서브-픽처 레벨 파라미터들의 존재를 시그널링하는 것에 응답하여, 상기 액세스 유닛과 연관된 상기 픽처 타이밍 SEI 메시지에서, 제 2 DPB 출력 지연을 시그널링하게 하는 것으로서, 상기 제 2 DPB 출력 지연은, 상기 디코딩된 픽처가 상기 DPB 로부터 출력되기 전에 상기 CPB 로부터 상기 액세스 유닛에서의 상기 마지막 디코딩 유닛의 제거 이후에 대기하기 위한 서브-픽처 클록 틱들의 수를 표시하고, 상기 서브-픽처 클록 틱들은 픽처 클록 틱들에 기초하여 도출되는, 상기 제 2 DPB 출력 지연을 시그널링하게 하는, 비일시적인 컴퓨터 판독가능 저장 매체.
  24. 제 23 항에 있어서,
    상기 명령들은, 실행될 경우, 상기 하나 이상의 프로세서들로 하여금 상기 제 1 DPB 출력 지연을 상기 픽처 클록 틱에 대응하는 값에 의해 승산하여 제 1 DPB 출력 결과치를 획득하고 상기 제 1 DPB 출력 결과치를 CPB 제거 시간에 부가함으로써 제 1 DPB 출력 시간을 결정하게 하는 명령들을 더 포함하고; 그리고
    상기 명령들은, 실행될 경우, 상기 하나 이상의 프로세서들로 하여금 상기 제 2 DPB 출력 지연을 상기 서브-픽처 클록 틱에 대응하는 값에 의해 승산하여 제 2 DPB 출력 결과치를 획득하고 상기 제 2 DPB 출력 결과치를 CPB 제거 시간에 부가함으로써 제 2 DPB 출력 시간을 결정하게 하는 명령들을 더 포함하는, 비일시적인 컴퓨터 판독가능 저장 매체.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR1020157019378A 2012-12-19 2013-12-10 비디오 코딩에 있어서의 저지연 버퍼링 모델 KR101732294B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261739632P 2012-12-19 2012-12-19
US61/739,632 2012-12-19
US201261745423P 2012-12-21 2012-12-21
US61/745,423 2012-12-21
US14/036,615 US9374585B2 (en) 2012-12-19 2013-09-25 Low-delay buffering model in video coding
US14/036,615 2013-09-25
PCT/US2013/074104 WO2014099489A1 (en) 2012-12-19 2013-12-10 Low-delay buffering model in video coding

Publications (2)

Publication Number Publication Date
KR20150099792A KR20150099792A (ko) 2015-09-01
KR101732294B1 true KR101732294B1 (ko) 2017-05-02

Family

ID=50930858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019378A KR101732294B1 (ko) 2012-12-19 2013-12-10 비디오 코딩에 있어서의 저지연 버퍼링 모델

Country Status (11)

Country Link
US (1) US9374585B2 (ko)
EP (1) EP2936818B1 (ko)
JP (2) JP6545623B2 (ko)
KR (1) KR101732294B1 (ko)
CN (1) CN104854870B (ko)
BR (1) BR112015014649B1 (ko)
DK (1) DK2936818T3 (ko)
ES (1) ES2765038T3 (ko)
HU (1) HUE047101T2 (ko)
TW (1) TWI530168B (ko)
WO (1) WO2014099489A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2813075A1 (en) * 2012-02-08 2014-12-17 Thomson Licensing Method and apparatus for using an ultra-low delay mode of a hypothetical reference decoder
KR101687092B1 (ko) * 2012-06-25 2016-12-15 닛본 덴끼 가부시끼가이샤 비디오 인코딩/디코딩 장치, 방법 및 프로그램
US9374585B2 (en) * 2012-12-19 2016-06-21 Qualcomm Incorporated Low-delay buffering model in video coding
SG10201913539SA (en) 2013-04-07 2020-02-27 Dolby Int Ab Signaling change in output layer sets
US9591321B2 (en) 2013-04-07 2017-03-07 Dolby International Ab Signaling change in output layer sets
CN106921862A (zh) * 2014-04-22 2017-07-04 联发科技股份有限公司 多核解码器系统和视频解码方法
US9819948B2 (en) * 2014-06-18 2017-11-14 Qualcomm Incorporated Signaling HRD parameters for bitstream partitions
US20160234522A1 (en) * 2015-02-05 2016-08-11 Microsoft Technology Licensing, Llc Video Decoding
EP3627337A1 (en) * 2015-02-27 2020-03-25 DivX, LLC Systems and methods for frame duplication and frame extension in live video encoding and streaming
CN107770565A (zh) * 2016-08-15 2018-03-06 联发科技股份有限公司 低延迟视频编码的装置与方法
WO2020178126A1 (en) * 2019-03-01 2020-09-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hypothetical reference decoder
MX2021011025A (es) * 2019-03-11 2021-11-12 Huawei Tech Co Ltd Un codificador, un decodificador y métodos correspondientes.
CN113994690A (zh) * 2019-09-23 2022-01-28 韩国电子通信研究院 图像编码/解码方法和装置、以及存储比特流的记录介质
CN114846457A (zh) 2019-12-26 2022-08-02 字节跳动有限公司 对层级视频的编解码的限制
WO2021134015A1 (en) 2019-12-26 2021-07-01 Bytedance Inc. Profile, tier and layer indication in video coding
KR20220115959A (ko) 2019-12-27 2022-08-19 바이트댄스 아이엔씨 비디오 코딩에서의 서브픽처 시그널링
CN114946188A (zh) 2020-01-09 2022-08-26 字节跳动有限公司 视频比特流中的值的范围的约束
CN115699746B (zh) * 2020-03-31 2023-10-20 Lg电子株式会社 图像编码/解码方法和发送比特流的方法
KR20220161427A (ko) * 2020-03-31 2022-12-06 엘지전자 주식회사 픽처 분할 정보 및 서브픽처 정보에 기반하는 영상 부호화/복호화 방법, 장치 및 비트스트림을 저장하는 기록 매체
US11871143B2 (en) 2020-09-17 2024-01-09 Lemon Inc. Subpicture tracks in coded video
US11695965B1 (en) * 2022-10-13 2023-07-04 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Video coding using a coded picture buffer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100246662A1 (en) 2009-03-25 2010-09-30 Kabushiki Kaisha Toshiba Image encoding method and image decoding method

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2840589B2 (ja) * 1996-02-09 1998-12-24 富士通株式会社 データ圧縮装置及びデータ復元装置
US5668599A (en) * 1996-03-19 1997-09-16 International Business Machines Corporation Memory management for an MPEG2 compliant decoder
US6539058B1 (en) * 1998-04-13 2003-03-25 Hitachi America, Ltd. Methods and apparatus for reducing drift due to averaging in reduced resolution video decoders
US6604158B1 (en) * 1999-03-11 2003-08-05 Realtime Data, Llc System and methods for accelerated data storage and retrieval
US7417568B2 (en) * 2000-10-03 2008-08-26 Realtime Data Llc System and method for data feed acceleration and encryption
US8692695B2 (en) * 2000-10-03 2014-04-08 Realtime Data, Llc Methods for encoding and decoding data
US7296931B2 (en) * 2002-11-13 2007-11-20 Ntn Corporation Fluid lubricated bearing device
US7257162B2 (en) * 2002-07-02 2007-08-14 Conexant Systems, Inc. Hypothetical reference decoder for compressed image and video
US7532670B2 (en) * 2002-07-02 2009-05-12 Conexant Systems, Inc. Hypothetical reference decoder with low start-up delays for compressed image and video
KR101129655B1 (ko) * 2002-09-17 2012-03-28 블라디미르 세페르코빅 압축비가 높고 최소의 자원을 필요로 하는 고속 코덱
JP2004173069A (ja) * 2002-11-21 2004-06-17 Canon Inc 画像データ記録装置及び記録方法
US7403660B2 (en) * 2003-04-30 2008-07-22 Nokia Corporation Encoding picture arrangement parameter in picture bitstream
US20050254575A1 (en) * 2004-05-12 2005-11-17 Nokia Corporation Multiple interoperability points for scalable media coding and transmission
US8615038B2 (en) * 2004-12-06 2013-12-24 Nokia Corporation Video coding, decoding and hypothetical reference decoder
US8908577B2 (en) * 2005-12-02 2014-12-09 Qualcomm Incorporated Solving IP buffering delays in mobile multimedia applications with translayer optimization
JP2008167061A (ja) * 2006-12-27 2008-07-17 Toshiba Corp 符号化装置及び符号化方法
AU2007342468B2 (en) * 2007-01-05 2011-11-24 Interdigital Vc Holdings, Inc. Hypothetical reference decoder for scalable video coding
EP2191651A1 (en) * 2007-09-28 2010-06-02 Dolby Laboratories Licensing Corporation Video compression and tranmission techniques
BR122012021950A2 (pt) * 2007-10-05 2015-08-04 Thomson Licensing Aparelho para incorporação de informação de usabilidade de vídeo (vui) em um sistema de codificação de vídeo com múltiplos visualizações (mvc)
US20090109988A1 (en) 2007-10-26 2009-04-30 Chowdhary Musunuri Video Decoder with an Adjustable Video Clock
US8897359B2 (en) * 2008-06-03 2014-11-25 Microsoft Corporation Adaptive quantization for enhancement layer video coding
US8259794B2 (en) * 2008-08-27 2012-09-04 Alexander Bronstein Method and system for encoding order and frame type selection optimization
US20100150230A1 (en) * 2008-12-17 2010-06-17 Apple Inc. Video coding system using sub-channels and constrained prediction references to protect against data transmission errors
KR20120027194A (ko) * 2009-04-21 2012-03-21 엘지전자 주식회사 다시점 비디오 신호 처리 방법 및 장치
JP5295429B2 (ja) * 2010-05-07 2013-09-18 日本電信電話株式会社 動画像符号化制御方法，動画像符号化装置および動画像符号化プログラム
BR112012028576A2 (pt) 2010-05-12 2016-08-02 Nippon Telegraph & Telephone método de controle de codificação de vídeo, aparelho de codificação de vídeo, e programa de codificação de vídeo
US8873627B2 (en) * 2010-12-07 2014-10-28 Mediatek Inc Method and apparatus of video coding using picture structure with low-delay hierarchical B group
US10070126B2 (en) * 2011-06-28 2018-09-04 Hfi Innovation Inc. Method and apparatus of intra mode coding
TWI533677B (zh) 2011-06-30 2016-05-11 微軟技術授權有限責任公司 用於減少視訊編碼及解碼中之延遲的方法、系統及電腦可讀取媒體
US20130170561A1 (en) * 2011-07-05 2013-07-04 Nokia Corporation Method and apparatus for video coding and decoding
CN103907347B (zh) * 2011-08-31 2018-01-30 诺基亚技术有限公司 多视图视频编码和解码
US9892188B2 (en) * 2011-11-08 2018-02-13 Microsoft Technology Licensing, Llc Category-prefixed data batching of coded media data in multiple categories
US9578326B2 (en) * 2012-04-04 2017-02-21 Qualcomm Incorporated Low-delay video buffering in video coding
BR122020007914B1 (pt) * 2012-06-29 2023-03-07 Ge Video Compression, Llc Fluxo contínuo de dados de vídeo, entidade de rede para receber o fluxo contínuo de dados de vídeo e método para decodificar o fluxo contínuo de dados recebido
US20140003534A1 (en) * 2012-07-02 2014-01-02 Sony Corporation Video coding system with temporal scalability and method of operation thereof
US9584804B2 (en) * 2012-07-10 2017-02-28 Qualcomm Incorporated Coding SEI NAL units for video coding
US9451256B2 (en) * 2012-07-20 2016-09-20 Qualcomm Incorporated Reusing parameter sets for video coding
US9380289B2 (en) * 2012-07-20 2016-06-28 Qualcomm Incorporated Parameter sets in video coding
US9374583B2 (en) * 2012-09-20 2016-06-21 Qualcomm Incorporated Video coding with improved random access point picture behaviors
US9426462B2 (en) * 2012-09-21 2016-08-23 Qualcomm Incorporated Indication and activation of parameter sets for video coding
US9479773B2 (en) * 2012-09-24 2016-10-25 Qualcomm Incorporated Access unit independent coded picture buffer removal times in video coding
US9351005B2 (en) * 2012-09-24 2016-05-24 Qualcomm Incorporated Bitstream conformance test in video coding
US9565452B2 (en) * 2012-09-28 2017-02-07 Qualcomm Incorporated Error resilient decoding unit association
US9319703B2 (en) * 2012-10-08 2016-04-19 Qualcomm Incorporated Hypothetical reference decoder parameter syntax structure
US9374585B2 (en) * 2012-12-19 2016-06-21 Qualcomm Incorporated Low-delay buffering model in video coding
US20140192895A1 (en) * 2013-01-04 2014-07-10 Qualcomm Incorporated Multi-resolution decoded picture buffer management for multi-layer video coding
US9402076B2 (en) * 2013-01-07 2016-07-26 Qualcomm Incorporated Video buffering operations for random access in video coding
US9374581B2 (en) * 2013-01-07 2016-06-21 Qualcomm Incorporated Signaling of picture order count to timing information relations for video timing in video coding
US9521393B2 (en) * 2013-01-07 2016-12-13 Qualcomm Incorporated Non-nested SEI messages in video coding
US10003815B2 (en) * 2013-06-03 2018-06-19 Qualcomm Incorporated Hypothetical reference decoder model and conformance for cross-layer random access skipped pictures
WO2015056158A1 (en) * 2013-10-14 2015-04-23 Nokia Technologies Oy Multi-layer hypothetical reference decoder
US10284858B2 (en) * 2013-10-15 2019-05-07 Qualcomm Incorporated Support of multi-mode extraction for multi-layer video codecs

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100246662A1 (en) 2009-03-25 2010-09-30 Kabushiki Kaisha Toshiba Image encoding method and image decoding method

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Benjamin Bross, ‘High Efficiency Video Coding (HEVC) text specification draft 9(SoDIS)’, JCTVC-K1003, JCT-VC of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG11, 11th Meeting: Shanghai, CN, 21 Oct. 2012*
KAZUI K et al., "AHG9: HEVC Improvement of HRD for sub-picture based operation", JCTVC-J0136, JCT-VC of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG11, 10th Meeting: Stockholm, 3 Jul. 2012
Ye-Kui Wang, "AHG9: HEVC HRD cleanups", JCTVC-L0044v6, JCT-VC of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG11, 12th Meeting: Geneva, CH, 14-23 Jan. 2013

Also Published As

Publication number Publication date
KR20150099792A (ko) 2015-09-01
CN104854870B (zh) 2018-12-04
TW201440506A (zh) 2014-10-16
WO2014099489A1 (en) 2014-06-26
BR112015014649A2 (pt) 2017-07-11
US20140169448A1 (en) 2014-06-19
TWI530168B (zh) 2016-04-11
US9374585B2 (en) 2016-06-21
JP2018110425A (ja) 2018-07-12
DK2936818T3 (da) 2020-01-20
EP2936818B1 (en) 2019-10-09
JP6545623B2 (ja) 2019-07-17
EP2936818A1 (en) 2015-10-28
CN104854870A (zh) 2015-08-19
ES2765038T3 (es) 2020-06-05
HUE047101T2 (hu) 2020-04-28
BR112015014649B1 (pt) 2023-02-07
JP2016506159A (ja) 2016-02-25

Similar Documents

Publication Publication Date Title
KR101732294B1 (ko) 비디오 코딩에 있어서의 저지연 버퍼링 모델
KR101773268B1 (ko) 비디오 코딩에서의 액세스 유닛 독립적 코딩된 픽처 버퍼 제거 시간들
KR101788427B1 (ko) 비디오 코딩에서 비디오 타이밍을 위한 타이밍 정보 관계들로의 픽처 순서 카운트의 시그널링
KR101724223B1 (ko) 비디오 코딩에서 랜덤 액세스를 위한 비디오 버퍼링 동작들
US10123030B2 (en) Streaming adaption based on clean random access (CRA) pictures
KR101721344B1 (ko) 향상된 랜덤 액세스 포인트 화상 거동들을 갖는 비디오 코딩

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant