KR101720337B1 - 게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법 - Google Patents

게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법 Download PDF

Info

Publication number
KR101720337B1
KR101720337B1 KR1020100084645A KR20100084645A KR101720337B1 KR 101720337 B1 KR101720337 B1 KR 101720337B1 KR 1020100084645 A KR1020100084645 A KR 1020100084645A KR 20100084645 A KR20100084645 A KR 20100084645A KR 101720337 B1 KR101720337 B1 KR 101720337B1
Authority
KR
South Korea
Prior art keywords
gate
lines
driving circuit
pad
gate pulse
Prior art date
Application number
KR1020100084645A
Other languages
English (en)
Other versions
KR20120020799A (ko
Inventor
윤재호
강문수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100084645A priority Critical patent/KR101720337B1/ko
Publication of KR20120020799A publication Critical patent/KR20120020799A/ko
Application granted granted Critical
Publication of KR101720337B1 publication Critical patent/KR101720337B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법에 관한 것이다. 본 발명의 게이트펄스 측정용 패드를 포함한 표시장치는 서로 교차되는 데이터라인들 및 게이트라인들과, 매트릭스 형태로 배치된 픽셀들을 구비하는 픽셀 어레이를 포함하는 표시패널; 상기 표시패널의 제1 측면에 배치되어 상기 게이트라인들의 일측 끝단에 게이트펄스를 순차적으로 공급하는 제1 게이트 구동회로; 상기 제1 측면과 대응하는 제2 측면에 배치되어 상기 게이트라인들의 타측 끝단에 상기 게이트펄스를 순차적으로 공급하는 제2 게이트 구동회로; 상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로; 및 상기 게이트라인들 중 최상위에 배치된 게이트라인과 최하위에 배치된 게이트라인 중 어느 하나의 가운데에 연결되어 상기 게이트라인에 공급된 상기 게이트펄스의 지연시간을 측정하는 게이트펄스 측정용 패드를 포함하며, 상기 제2 게이트 구동회로와 제1 게이트 구동회로의 동작 타이밍은 동기되는 것을 특징으로 한다.

Description

게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법{DISPLAY DEVICE INCLUDING PAD FOR MEASURING GATE PULSE, AND GATE PULSE MEASURE METHOD USING THE PAD}
본 발명은 게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법에 관한 것이다.
액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기, 옥내외 광고 표시장치 등으로 이용되고 있다. 액정표시장치는 액정셀들에 인가되는 전계를 제어하여 백라이트 유닛으로부터 입사되는 빛을 변조함으로써 화상을 표시한다.
액티브 매트릭스 타입의 액정표시장치는 화소마다 형성되어 화소전극에 공급되는 데이터전압을 스위칭하는 TFT(Thin Film Transistor)를 포함한 액정표시패널, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 데이터 구동회로, 액정표시패널의 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급하기 위한 게이트 구동회로, 및 상기 구동회로들의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러 등을 구비한다.
액정표시장치는 일반적으로 게이트 구동회로 및 데이터 구동회로를 집적회로 형태로 형성하고, TCP(Tape Carrier Package)에 실장하여 액정표시패널에 부착한다. 이로 인해 부품소자 수가 증가하고, 부품소자 수의 증가에 따른 공정 증가로 공정비용이 상승한다. 또한, 이러한 액정표시장치는 경량화 및 소형화하기에 어렵다. 따라서, 게이트 구동회로를 픽셀 어레이와 함께 표시패널의 기판상에 직접 형성하는 GIP(Gate Drive-IC In Panel) 방식의 액정표시장치가 제안되었다.
게이트 구동회로를 표시패널의 좌우에 형성하는 Double-GIP 방식에서, 게이트 구동회로들 각각은 게이트라인들로 게이트펄스를 출력한다. 게이트라인의 두께로 인한 저항, 및 게이트라인과 데이터라인의 교차부에 기생하는 기생용량에 따라, 게이트펄스의 RC-딜레이(delay)가 발생한다. 이러한 게이트펄스의 RC-딜레이(delay)는 픽셀의 데이터 충전에 영향을 미친다. 따라서, 액정표시장치의 구동특성을 개선하기 위하여, 게이트펄스의 RC-딜레이(delay)를 정확히 측정하는 것이 중요하다. 하지만, Double-GIP 방식에서, 게이트펄스의 RC-딜레이(delay)를 측정할 수 있는 방법이 없다.
본 발명의 목적은 Double-GIP 방식에서 게이트펄스의 RC-딜레이(delay)를 측정할 수 있는 게이트 전압 측정 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 게이트펄스 측정용 패드를 포함하는 표시장치는 서로 교차되는 데이터라인들 및 게이트라인들과, 매트릭스 형태로 배치된 픽셀들을 구비하는 픽셀 어레이를 포함하는 표시패널; 상기 표시패널의 제1 측면에 배치되어 상기 게이트라인들의 일측 끝단에 게이트펄스를 순차적으로 공급하는 제1 게이트 구동회로; 상기 제1 측면과 대응하는 제2 측면에 배치되어 상기 게이트라인들의 타측 끝단에 상기 게이트펄스를 순차적으로 공급하는 제2 게이트 구동회로; 상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로; 및 상기 게이트라인들 중 최상위에 배치된 게이트라인과 최하위에 배치된 게이트라인 중 어느 하나의 가운데에 연결되어 상기 게이트라인에 공급된 상기 게이트펄스의 지연시간을 측정하는 게이트펄스 측정용 패드를 포함하며, 상기 제2 게이트 구동회로와 제1 게이트 구동회로의 동작 타이밍은 동기되는 것을 특징으로 한다.
본 발명의 게이트펄스 측정방법은 서로 교차되는 데이터라인들 및 게이트라인들과, 매트릭스 형태로 배치된 픽셀들을 구비하는 픽셀 어레이를 포함하는 표시패널; 상기 표시패널의 제1 측면에 배치되어 상기 게이트라인들의 제1 측면쪽 끝에서부터 게이트펄스를 순차적으로 공급하는 제1 게이트 구동회로; 상기 제1 측면과 대응하는 제2 측면에 배치되어 상기 게이트라인들의 제2 측면쪽 끝에서부터 상기 게이트펄스를 순차적으로 공급하는 제2 게이트 구동회로; 및 상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로를 포함하는 표시장치의 게이트펄스 측정 방법에 있어서, 상기 게이트라인들 중 최상위에 배치된 게이트라인과 최하위에 배치된 게이트라인 중 어느 하나의 가운데에 게이트펄스 측정용 패드를 형성하는 단계; 상기 제1 및 제2 게이트 구동회로들이 상기 게이트라인들에 상기 게이트펄스를 순차적으로 공급하는 단계; 및 상기 게이트펄스 측정용 패드에 테스트 지그의 탐침을 접촉시켜 상기 게이트펄스의 지연시간을 측정하는 단계를 포함한다.
본 발명은 Double-GIP 방식에서 게이트 전압 측정 패드를 표시패널의 첫번째 또는 마지막 게이트라인의 가운데에 삽입한다. 그 결과, 본 발명은 Double-GIP 방식에서 게이트펄스의 RC-딜레이(delay)를 측정할 수 있고, 따라서 표시장치의 구동특성을 개선할 수 있는 공정 설계가 가능하다.
도 1은 본 발명의 실시예에 따른 게이트 전압 측정 패드를 포함한 표시패널을 보여주는 블록도이다.
도 2는 도 1의 A 부분을 상세히 보여주는 확대도이다.
도 3은 도 2의 I - I'의 단면도이다.
도 4는 도 1의 B 부분을 상세히 보여주는 확대도이다.
도 5는 도 4의 Ⅱ - Ⅱ'의 단면도이다.
도 6은 게이트 구동회로의 출력단에서 측정된 게이트펄스를 보여주는 파형도이다.
도 7은 게이트 전압 측정 패드에서 측정된 게이트펄스를 보여주는 파형도이다.
도 8은 본 발명의 실시예에 따른 공통전압 인가용 패드를 포함한 표시패널을 보여주는 블록도이다.
도 9는 도 8의 D 부분을 상세히 보여주는 확대도이다.
도 10은 도 9의 Ⅲ - Ⅲ' 의 단면도이다.
도 11은 본 발명의 실시예에 따른 게이트펄스 측정 방법을 나타내는 흐름도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
도 1은 본 발명의 실시예에 따른 게이트펄스 측정용 패드를 포함한 액정표시장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 액정표시장치는 표시패널(10), 게이트 구동회로, 데이터 구동회로, 및 타이밍 콘트롤러(50) 등을 구비한다.
표시패널(10)은 서로 교차되는 데이터라인들 및 게이트라인들(G1, G2, G3, …, Gn-2, Gn-1, Gn)과, 매트릭스 형태로 배치된 픽셀들을 포함한다. 표시패널(10)은 액정표시장치(LCD), 유기발광다이오드 표시장치(OLED), 전기영동 표시장치(EPD) 중 어느 하나의 표시패널로 구현될 수 있다. 본 발명의 표시패널(10)은 액정표시패널을 중심으로 예시하였지만, 액정표시패널에 한정되지 않는 것에 주의하여야 한다.
데이터 구동회로는 다수의 소스 드라이브 IC(40)들을 포함한다. 소스 드라이브 IC(40)들은 타이밍 콘트롤러(50)로부터 디지털 비디오 데이터들(RGB)을 입력받는다. 소스 드라이브 IC(40)들은 타이밍 콘트롤러(50)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 감마보상전압으로 변환하여 데이터전압을 발생하고, 그 데이터전압을 게이트펄스에 동기되도록 표시패널(10)의 데이터라인들에 공급한다. 소스 드라이브 IC(40)들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시패널(10)의 데이터라인들에 접속될 수 있다.
게이트 구동회로는 타이밍 콘트롤러(50)와 표시패널(10)의 게이트라인들 사이에 접속된 레벨 쉬프터(level shifter)(30)와, 쉬프트 레지스터(shift register)들(20A, 20B)을 구비한다. 레벨 쉬프터(30)는 타이밍 콘트롤러(50)와 함께 PCB(Printed Circuit Board)(60) 상에 실장된다. 레벨 쉬프터(30)는 타이밍 콘트롤러(50)로부터 입력되는 게이트 쉬프트 클럭(Gate Shift Clock, GSC)들의 TTL(Transistor-Transistor-Logic) 로직 레벨 전압을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 레벨 쉬프팅한다. 쉬프트 레지스터들(20A, 20B)은 표시패널(10)의 유리기판 상에 형성되는 제1 및 제2 쉬프트 레지스터(20A, 20B)를 포함한다. 제1 쉬프트 레지스터(20A)는 픽셀 어레이(11: 도 8 참조)의 좌측 바깥쪽에 형성되고, 제2 쉬프트 레지스터(20B: 도 8 참조)는 픽셀 어레이(11)의 우측 바깥쪽에 형성된다. 쉬프트 레지스터들(20A, 20B) 각각은 레벨 쉬프터(30)로부터 입력되는 게이트 쉬프트 클럭(GSC)들에 응답하여 타이밍 콘트롤러(50)로부터 입력되는 게이트 스타트 펄스(Gate Start Pulse, GSP)를 쉬프트시킴으로써 게이트라인들에 게이트펄스를 순차적으로 출력한다. 따라서, 제1 및 제2 쉬프트 레지스터들(20A, 20B)은 게이트라인의 양쪽 끝단에 형성된 게이트 패드들을 통해 게이트라인에 게이트펄스를 동시에 공급한다.
타이밍 콘트롤러(50)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 외부의 호스트 컴퓨터로부터 디지털 비디오 데이터(RGB)를 입력 받는다. 타이밍 콘트롤러(50)는 호스트 컴퓨터로부터 입력되는 디지털 비디오 데이터들(RGB)을 소스 드라이브 IC들(40)로 전송한다.
타이밍 콘트롤러(50)는 LVDS 또는 TMDS 인터페이스 수신회로를 통해 호스트 컴퓨터로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받는다. 타이밍 콘트롤러(50)는 호스트 컴퓨터로부터의 타이밍 신호를 기준으로 데이터 구동회로와 게이트 구동회로의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 구동회로의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호, 소스 드라이브 IC들(40)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 쉬프트 레지스터에 입력되어 쉬프트 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭은 레벨 쉬프터에 입력되어 레벨 쉬프팅된 후에 쉬프트 레지스터에 입력되며, 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호로 이용된다. 게이트 출력 인에이블신호(GOE)는 쉬프트 레지스터의 출력 타이밍을 제어한다.
데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity, POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 소스 드라이브 IC들(40)의 쉬프트 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들(40) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 소스 드라이브 IC들로부터 출력되는 데이터전압의 극성을 제어한다. 타이밍 콘트롤러(50)과 소스 드라이브 IC들(40) 사이의 데이터 전송 인터페이스가 mini LVDS 인터페이스라면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.
도 1에서, 표시패널(10)의 A 부분은 제2 쉬프트 레지스터(20B)의 출력단(72)이고, B 부분은 마지막 게이트라인(Gn)의 가운데 부분으로, 게이트펄스 측정용 패드(70)를 포함한다. 이에 대하여는 도 2 내지 도 5를 결부하여 설명한다.
도 2는 도 1의 A 부분을 상세히 보여주는 확대도이다. 도 3은 도 2의 I - I'의 단면도이다. 도 2 및 도 3을 참조하면, 게이트라인(71)과 제2 게이트 구동회로(20B)의 출력단(72)을 연결하기 위해 패드부(73)가 형성된다. 제2 쉬프트 레지스터(20B)의 출력단(72)은 소스-드레인 금속패턴(105)으로 형성된다. 이에 비하여, 게이트라인(71)은 게이트 금속패턴(102)로 형성된다. 제2 쉬프트 레지스터(20B)의 출력단(72)과 게이트라인(71)을 전기적으로 연결하기 위하여, 제2 쉬프트 레지스터(20B)의 소스-드레인 금속패턴과, 게이트라인(71)의 게이트 금속패턴(102)은 투명전극 패턴(107)을 통해 연결된다. 전기적 검사공정에서, 도시하지 않은 테스트 지그(jig)의 탐침(probe)이 투명전극 패턴(107)에 접촉되며, 이 탐침을 통해 게이트펄스의 RC-딜레이(delay)가 측정된다. 이 때, 데이터라인들에는 테스트 데이터 전압이 입력되고, 게이트라인들에는 테스트 게이트펄스가 입력된다.
게이트 금속패턴(102)은 픽셀 어레이(11: 도 8 참조)가 형성되는 기판상에 형성된다. 또한, 게이트 금속패턴(102)을 덮는 게이트 절연막(103), 게이트 절연막(103) 상에 형성된 반도체 패턴(104), 및 소스-드레인 금속패턴(105)이 차례로 형성된다. 그 다음, 게이트 절연막(103), 반도체 패턴(104) 및 소스-드레인 금속패턴(105)을 덮는 보호막(106)이 형성된다. 투명전극 패턴(107)은 게이트 절연막(103)과 보호막(106)을 관통하는 제1 콘택홀(108)을 통해 게이트 금속패턴(102)과 접촉되며, 보호막(106)을 관통하는 제2 콘택홀(109)을 통해 소스-드레인 금속패턴(105)과 접촉된다. 제1 콘택홀(108)은 게이트 절연막(103)과 보호막(106)을 관통하여 형성하고, 제2 콘택홀(109)은 보호막(106)을 관통하여 형성한다. 패드부(73)에는 복수 개의 제1 및 제2 콘택홀(108, 109)들이 형성될 수 있다.
게이트 금속패턴(102)은 알루미늄(Al), AlNd, 구리(Cu) 중 어느 하나 또는 그 합금 등의 금속으로 이루어진다. 픽셀 어레이(11)의 TFT들의 게이트 전극들, 및 TFT들의 게이트 전극들과 연결되는 게이트라인들은 게이트 금속패턴(102)으로 형성된다. 게이트 절연막(103)은 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 절연 물질을 포함한다. 반도체 패턴(104)은 액티브층과 오믹접촉층을 포함한다. 소스-드레인 금속패턴(105)은 구리(Cu), 알루미늄(Al), AlNd, 몰리브덴(Mo) 중 어느 하나 또는 그 합금 등의 금속으로 이루어지며, 반도체 패턴(104) 상에 형성된다. 투명전극 패턴(107)은 ITO(Indium Tin Oxide), TO(Tin Oxide), 및 IZO(Indium Zinc Oxide) 등의 투명 도전성 물질을 포함한다. 제1 및 제2 콘택홀(108, 109)은 식각공정을 통해 형성될 수 있다.
도 3에서, 본 발명의 이해를 돕기 위하여 픽셀 어레이의 TFT의 단면을 함께 도시하였다. 또한, 도 1의 C 부분의 제1 쉬프트 레지스터(20A)와 게이트라인들의 연결은 도 2 및 도 3을 결부하여 설명한 도 1의 A 부분과 같다.
도 4는 도 1의 B 부분을 상세히 보여주는 확대도이다. 도 5는 도 4의 Ⅱ - Ⅱ'의 단면도이다. 도 4 및 도 5를 참조하면, 게이트펄스 측정용 패드(70)는 표시패널(10)의 첫번째 또는 마지막 게이트라인(G1, Gn)의 가운데에 연결된다. 제1 및 제2 쉬프트 레지스터들(20A, 20B)이 게이트라인(71)의 양쪽 끝단에서 게이트펄스를 동시에 공급하므로, 게이트라인(71)의 가운데에서 게이트펄스의 RC-딜레이(delay)가 가장 크기 때문이다.
게이트펄스 측정용 패드(70)는 게이트라인(71)으로부터 연장된 게이트 금속패턴(102), 게이트 금속패턴(102)을 덮는 게이트 절연막(103), 게이트 절연막(103)을 덮는 보호막(106), 및 게이트 절연막(103)과 보호막(106)을 관통하는 제3 콘택홀(110)을 통해 게이트 금속패턴(102)과 접촉되는 투명전극 패턴(107) 등을 포함한다. 게이트펄스 측정용 패드(70)에는 복수 개의 제3 콘택홀(110)들이 형성될 수 있다.
게이트펄스 측정용 패드(70)의 게이트 금속패턴(102)은 투명전극 패턴(107)을 통해 게이트펄스 측정을 위한 테스트 지그의 탐침과 전기적으로 연결된다. 전기적 검사공정에서, 도시하지 않은 테스트 지그의 탐침이 투명전극 패턴(107)에 접촉되며, 이 탐침을 통해 게이트펄스의 RC-딜레이(delay)가 측정된다. 이 때, 데이터라인들에는 테스트 데이터 전압이 입력되고, 게이트라인들에는 테스트 게이트펄스가 입력된다.
도 1 내지 도 5에서 설명한 바와 같이, 본 발명의 표시장치는 제1 및 제2 쉬프트 레지스터(20A, 20B)의 소스-드레인 금속패턴(105) 및 게이트라인의 게이트 금속패턴(102)에 접촉된 투명전극 패턴(107)을 통해 게이트펄스의 RC-딜레이(delay)를 측정할 수 있다. 또한, 본 발명의 표시장치는 게이트펄스 측정용 패드(70)의 게이트 금속패턴(102)에 접촉된 투명전극 패턴(107)을 통해 게이트펄스의 RC-딜레이(delay)를 측정할 수 있다. 따라서, 사용자는 제1 및 제2 쉬프트 레지스터(20A, 20B)의 출력단(72)에서 측정된 게이트펄스의 RC-딜레이(delay) 및 게이트펄스 측정용 패드(70)에서 측정된 게이트펄스의 RC-딜레이(delay)를 비교하여, 표시장치의 구동특성을 개선할 수 있는 공정 설계를 할 수 있다.
도 6은 쉬프트 레지스터들(20A, 20B)의 출력단(72)에서 측정된 게이트펄스의 RC-딜레이(delay)를 보여주는 파형도이다. 도 7은 게이트펄스 측정용 패드(70)에서 측정된 게이트펄스의 RC-딜레이(delay)를 보여주는 파형도이다. 게이트펄스의 RC-딜레이(delay)는 상부 기판과 하부 기판의 합착 전에 도시하지 않은 테스트 지그의 탐침을 투명전극 패턴(107)에 접촉하여 측정한다. 이 때, 데이터라인들에는 테스트 데이터 전압이 입력되고, 게이트라인들에는 테스트 게이트펄스가 입력된다.
도 6 및 도 7을 참조하면, 게이트펄스는 게이트로우전압(VGL)에서 게이트하이전압(VGH)으로 상승하였다가, 다시 게이트로우전압(VGL)으로 낮아지는 파형을 가진다. 제1 및 제2 쉬프트 레지스터(20A, 20B)의 출력단(72)의 게이트펄스는 도 6과 같이 게이트로우전압(VGL)에서 게이트하이전압(VGH)으로 상승하거나, 게이트하이전압(VGH)에서 게이트로우전압(VGL)로 하강시, 게이트펄스의 RC-딜레이(ΔD1)가 작다. 하지만, 게이트펄스 측정용 패드(70)의 게이트펄스는 도 7과 같이 게이트로우전압(VGL)에서 게이트하이전압(VGH)으로 상승하거나, 게이트하이전압(VGH)에서 게이트로우전압(VGL)로 하강시, 게이트펄스의 RC-딜레이(ΔD2)가 크다.
결국, 제1 및 제2 쉬프트 레지스터(20A, 20B)의 출력단(72)의 게이트펄스의 RC-딜레이(delay)보다 게이트펄스 측정용 패드(70)의 게이트펄스의 RC-딜레이(delay)가 크다. 본 발명의 표시장치는 도 6 및 도 7과 같이, Double-GIP 방식에서도 제1 및 제2 쉬프트 레지스터(20A, 20B)의 출력단(72) 및 게이트펄스 측정용 패드(70)에서 게이트펄스의 RC-딜레이(delay)를 측정할 수 있으므로, 게이트펄스의 RC-딜레이(delay)를 고려하여 표시장치의 구동특성을 개선할 수 있는 공정 설계를 할 수 있다.
도 8은 본 발명의 실시예에 따른 공통전압 인가용 패드(80)를 포함한 표시패널(10)을 보여주는 블록도이다. 이에 대하여는 도 1을 결부하여 설명한다.
도 8을 참조하면, 상부 기판(201)과 하부 기판(301)이 도전성 실런트(12)에 의해 합착된 표시패널(10)이 나타나 있다. 하부 기판(301)은 상부 기판(201)보다 좌우 및 상부에 공간이 존재한다. 본 발명의 표시장치는 Double-GIP 방식이므로, 하부 기판(301)의 상부 공간에는 PCB(60)가 부착되고, 하부 기판(301)에서 픽셀 어레이(11)의 좌측 바깥쪽에는 제1 쉬프트 레지스터(20A)가 형성되고, 픽셀 어레이(11)의 우측 바깥족에는 제2 쉬프트 레지스터(20B)가 형성된다. 공통전압 인가용 패드(80)는 하부 기판(301)의 상부 공간의 어느 한 영역(D)에 배치될 수 있다.
도 8에서, 표시패널(10)은 화면이 표시되는 픽셀 어레이(11)와, 화면이 비표시되는 영역으로 구분된다. 도전성 실런트(12)는 화면이 비표시되는 영역에서 표시패널(10)의 상부 기판(201)과 하부 기판(301)을 접합한다. 픽셀 어레이(11)에는 서로 교차되는 데이터라인들 및 게이트라인들과, 매트릭스 형태로 배치된 픽셀들이 형성된다.
도전성 실런트(12)는 광경화성 수지를 포함하며, 상부 기판(201)과 하부 기판(301) 사이에서 경화되어 상부 기판(201)과 하부 기판(301)을 접합시킨다. 도전성 실런트(12)는 도전성 볼이 포함되어 도전성을 갖는다. 표시패널(10)의 D 부분에는 TV 커브(curve) 측정을 위한 공통전압 인가용 패드(80)가 삽입된다. 공통전압 인가용 패드(80)는 공통전압을 하부 기판(301)에 공급하기 위한 패드이다. TV 커브 측정은 게이트 구동회로와 데이터 구동회로를 표시패널(10)에 연결하기 전에, 상부 기판(201)과 하부 기판(301)을 합착한 표시패널(10)의 정상 작동 여부를 확인하기 위함이다.
도 9는 도 8의 D 부분을 상세히 보여주는 확대도이다. 도 10은 도 9의 Ⅲ - Ⅲ' 의 단면도이다. 도 9 및 도 10을 참조하면, 공통전압 인가용 패드(80)는 표시패널(10)의 공통전압 라인(81)에 연결된다. 공통전압 인가용 패드(80)의 게이트 금속패턴(302)은 투명전극 패턴(307)을 통해 공통전압이 인가된다.
공통전압 인가용 패드(80)는 공통전압 라인(81)으로부터 연장된 게이트 금속패턴(302), 게이트 금속패턴(302)을 덮는 게이트 절연막(303), 게이트 절연막(303)을 덮는 보호막(306), 및 게이트 절연막(302)과 보호막(306)을 관통하는 제4 콘택홀(308)을 통해 게이트 금속패턴(302)과 접촉되는 투명전극 패턴(307) 등을 포함한다. 공통전압 인가용 패드(80)에는 복수 개의 제4 콘택홀(308)들이 형성될 수 있다.
TV 커브 측정을 위해 공통전압이 공통전압 인가용 패드(80)에 인가되는 경우, 도시하지 않은 테스트 지그의 탐침이 투명전극 패턴(307)에 접촉된다. 이 탐침을 통해 공통전압이 공통전압 인가용 패드(80)의 게이트 금속패턴(302)으로 인가된다. 본 발명의 테스트 지그는 탐침을 통해 게이트펄스 RC-딜레이 측정 및 공통전압 인가 모두 가능하다. 공통전압 인가용 패드(80)에 인가된 공통전압은 게이트 금속패턴(302)을 통해 공통전압 라인(81)으로 공급된다. 공통전압 라인(81)의 게이트 금속패턴(302)에 공급된 공통전압은 제5 콘택홀(309)에 형성된 투명전극 패턴(307), 및 도전성 실런트(12)를 통해 상부 기판(201)의 공통전극(204)으로 공급된다. 이 때, 데이터라인들에는 테스트 데이터 전압을 입력하고, 게이트라인들에는 테스트 게이트펄스를 입력하며, 백라이트 유닛을 점등하고, 표시패널의 휘도를 측정함으로써, 사용자는 TV 커브를 측정할 수 있다. 공통전압 라인(81)에는 복수 개의 제5 콘택홀(309)들이 형성될 수 있다.
상부 기판(201)에서, 도전성 실런트(12)가 접합되는 부분은 비화면 표시영역에 해당하므로, 블랙 매트리스층(202)이 형성된다. 화면이 표시되는 픽셀 어레이(11)의 픽셀들에 대응하는 상부 기판(201)에는, 도시하지 않은 컬러 필터 어레이가 형성될 수 있다. 블랙 매트리스층(202) 상에는 블랙 매트리스층(202)과 컬러 필터층을 평탄화하기 위한 오버코트층(203)이 형성된다. 오버코트층(203) 위에는 공통전압을 공급하는 공통전극(204)이 형성된다.
도 11은 게이트펄스 측정용 패드를 이용한 게이트펄스 측정 방법을 나타내는 흐름도이다. 게이트펄스 측정용 패드를 이용한 게이트펄스 측정 방법은 도 1 내지 도 5를 결부하여 설명한다.
표시패널(10)의 첫번째 또는 마지막 게이트라인(G1, Gn)의 가운데에 게이트펄스 측정용 패드(70)가 연결된다. 게이트 펄스 측정용 패드(70)에 대하여는 이미 앞에서 상세히 설명하였다. (S1)
게이트 펄스 측정용 패드(70)가 연결되었다면, 게이트펄스 측정을 위해 표시패널(10)의 게이트라인들에 테스트 게이트펄스가 공급되고, 데이터라인들에 테스트 데이터전압이 인가된다. (S2)
테스트 게이트펄스가 게이트라인들에 공급되고, 테스트 데이터전압이 데이터라인들에 인가된 후에, 게이트펄스 측정용 패드(70)를 이용하여 게이트펄스를 측정한다. 게이트펄스 측정을 위한 테스트 지그의 탐침을 게이트펄스 측정용 패드(70)의 제3 콘택홀(110)의 투명전극 패턴(107)에 접촉함으로써, 게이트펄스의 RC-딜레이(delay)를 측정할 수 있다.
게이트펄스 측정용 패드(70)뿐만 아니라, 제1 및 제2 쉬프트 레지스터들(20A, 20B)의 출력단(72)에서 게이트펄스를 측정함으로써, 게이트펄스의 RC-딜레이(delay)를 비교할 수 있다. 게이트펄스 측정을 위한 테스트 지그의 탐침을 제1 및 제2 쉬프트 레지스터들(20A, 20B)의 출력단(72)의 제1 및 제2 콘택홀(108, 109)의 투명전극 패턴(107)에 접촉함으로써, 게이트펄스를 측정할 수 있다. (S3)
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시패널 11: 픽셀 어레이
12: 도전성 실런트 20A: 제1 쉬프트 레지스터
20B: 제2 쉬프트 레지스터 30: 레벨 쉬프터
40: 데이터 드라이브 IC 50: 타이밍 콘트롤러
60: PCB 70: 게이트펄스 측정용 패드
71: 게이트라인 72: 출력단
73: 패드부 80: 공통전압 인가용 패드
81: 공통전압 라인 101, 301: 하부 기판
102, 302: 게이트 금속패턴 103, 303: 게이트 절연막
104, 304: 반도체 패턴 105, 305: 소스-드레인 금속패턴
106, 306 : 보호막 107, 307: 투명전극 패턴
108: 제1 콘택홀 109: 제2 콘택홀
110: 제3 콘택홀 201: 상부 기판
202: 블랙 매트릭스 203: 오버코트층
204: 공통전극 308: 제4 콘택홀
309: 제5 콘택홀

Claims (9)

  1. 서로 교차되는 데이터라인들 및 게이트라인들과, 매트릭스 형태로 배치된 픽셀들을 구비하는 픽셀 어레이를 포함하는 표시패널;
    상기 표시패널의 제1 측면에 배치되어 상기 게이트라인들의 일측 끝단에 게이트펄스를 순차적으로 공급하는 제1 게이트 구동회로;
    상기 제1 측면과 대응하는 제2 측면에 배치되어 상기 게이트라인들의 타측 끝단에 상기 게이트펄스를 순차적으로 공급하는 제2 게이트 구동회로;
    상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로; 및
    상기 게이트라인들 중 최상위에 배치된 게이트라인과 최하위에 배치된 게이트라인 중 어느 하나에 연결되어 상기 게이트라인에 공급된 상기 게이트펄스의 지연시간을 측정하는 게이트펄스 측정용 패드를 포함하되, 상기 게이트펄스 측정용 패드는 상기 게이트라인의 중간 지점에 연결되어 상기 게이트 펄스의 지연 시간을 측정하고,
    상기 제2 게이트 구동회로와 제1 게이트 구동회로의 동작 타이밍은 동기되는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 게이트라인들은 게이트 금속패턴으로 형성된 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,
    상기 게이트펄스 측정용 패드는 상기 게이트펄스 측정용 패드에 형성된 제1 콘택홀을 통해 상기 게이트 금속패턴과 접촉되는 제1 투명전극 패턴을 포함하는 것을 특징으로 하는 표시장치.
  4. 제 2 항에 있어서,
    상기 제1 및 제2 게이트 구동회로들의 출력단은 소스-드레인 금속패턴으로 형성되는 것을 특징으로 하는 표시장치.
  5. 제 4 항에 있어서,
    상기 제1 게이트 구동회로의 출력단과 상기 게이트라인의 일측 끝단은 제2 투명전극 패턴으로 연결되고, 상기 제2 게이트 구동회로의 출력단과 상기 게이트라인의 타측 끝단은 제3 투명전극 패턴으로 연결되는 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    상기 표시패널은,
    상기 데이터라인들, 상기 게이트라인들, 및 상기 픽셀 어레이를 포함한 하부 투명기판;
    컬러필터 어레이와 상부 공통전극을 포함한 상부 투명기판;
    상기 하부 투명기판과 상기 상부 투명기판 사이에 협지된 액정층; 및
    상기 하부 투명기판과 상기 상부 투명기판을 합착하여 상기 액정층을 밀봉하는 도전성 실런트를 포함하고,
    상기 하부 투명기판에는 상기 도전성 실런트 아래에 형성된 공통전압 라인, 및 상기 공통전압 라인으로부터 연장된 공통전압 인가용 패드를 더 포함하고,
    상기 공통전압은 상기 공통전압 인가용 패드, 상기 공통전압 라인, 및 상기 도전성 실런트를 통해 상기 상부 공통전극에 전달되는 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서,
    상기 공통전압 라인은 게이트 금속패턴으로 형성되는 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서,
    상기 공통전압 인가용 패드는,
    상기 공통전압 인가용 패드에 형성된 제2 콘택홀을 통해 상기 게이트 금속패턴과 접촉되는 제4 투명전극 패턴을 포함하는 것을 특징으로 하는 표시장치.
  9. 서로 교차되는 데이터라인들 및 게이트라인들과, 매트릭스 형태로 배치된 픽셀들을 구비하는 픽셀 어레이를 포함하는 표시패널; 상기 표시패널의 제1 측면에 배치되어 상기 게이트라인들의 제1 측면쪽 끝에서부터 게이트펄스를 순차적으로 공급하는 제1 게이트 구동회로; 상기 제1 측면과 대응하는 제2 측면에 배치되어 상기 게이트라인들의 제2 측면쪽 끝에서부터 상기 게이트펄스를 순차적으로 공급하는 제2 게이트 구동회로; 및 상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로를 포함하는 표시장치의 게이트펄스 측정 방법에 있어서,
    상기 게이트라인들 중 최상위에 배치된 게이트라인과 최하위에 배치된 게이트라인 중 어느 하나에 게이트펄스 측정용 패드를 형성하되, 상기 게이트펄스 측정용 패드는 상기 게이트라인의 중간 지점에 연결되도록 형성하는 단계;
    상기 제1 및 제2 게이트 구동회로들이 상기 게이트라인들에 상기 게이트펄스를 순차적으로 공급하는 단계; 및
    상기 게이트라인의 중간 지점에 연결된 상기 게이트펄스 측정용 패드에 테스트 지그의 탐침을 접촉시켜 상기 게이트펄스의 지연시간을 측정하는 단계를 포함하는 게이트펄스 측정 방법.
KR1020100084645A 2010-08-31 2010-08-31 게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법 KR101720337B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100084645A KR101720337B1 (ko) 2010-08-31 2010-08-31 게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100084645A KR101720337B1 (ko) 2010-08-31 2010-08-31 게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법

Publications (2)

Publication Number Publication Date
KR20120020799A KR20120020799A (ko) 2012-03-08
KR101720337B1 true KR101720337B1 (ko) 2017-03-27

Family

ID=46129332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100084645A KR101720337B1 (ko) 2010-08-31 2010-08-31 게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법

Country Status (1)

Country Link
KR (1) KR101720337B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336702B1 (ko) 2015-06-12 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101172047B1 (ko) * 2005-03-28 2012-08-08 엘지디스플레이 주식회사 액정표시장치의 검사 방법 및 이를 위한 액정 표시 패널
KR101174753B1 (ko) * 2005-08-08 2012-08-20 삼성전자주식회사 박막트랜지스터기판, 이를 채용한 액정표시장치 및 이의 제조방법
US9192398B2 (en) * 2005-09-19 2015-11-24 DePuy Synthes Products, Inc. Orthopedic implant insertion handle and aiming guide
KR101243812B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그의 구동방법

Also Published As

Publication number Publication date
KR20120020799A (ko) 2012-03-08

Similar Documents

Publication Publication Date Title
KR102316101B1 (ko) 표시장치와 그 검사 방법
KR101256663B1 (ko) 액정표시장치와 그의 제조 및 구동방법
TWI426482B (zh) 顯示裝置及控制該裝置之閘脈衝調變之方法
CN1940658B (zh) 液晶显示器及其制造方法
KR102020938B1 (ko) 액정표시장치
EP3040770B1 (en) Pad structure and display device having the same
JP2014109780A (ja) 液晶表示装置とその駆動方法
KR101808338B1 (ko) 표시장치와 그 게이트펄스 제어방법
US7098987B1 (en) Array of active devices and method for testing an array of active devices
US9030460B2 (en) Display apparatus
KR20150015638A (ko) 네로우 베젤을 갖는 표시장치
KR20080087225A (ko) 액정 표시 장치, 이의 제조방법 및 이의 구동방법
US11852930B2 (en) Display device
JP2014085661A (ja) 表示装置
KR102496175B1 (ko) 표시 장치 및 그 구동방법
KR101720337B1 (ko) 게이트펄스 측정용 패드를 포함한 표시장치와, 그 패드를 이용한 게이트펄스 측정 방법
KR20180003703A (ko) 표시패널과 이를 이용한 표시장치
KR20120030724A (ko) 표시장치와 그 정전기 및 노이즈 차단 방법
KR101712204B1 (ko) 표시장치 및 그 제조방법
KR20190142790A (ko) 표시 장치
KR101340444B1 (ko) 액정표시장치 및 제조방법
KR20130054678A (ko) 표시장치
KR102222144B1 (ko) 표시장치
KR20210098584A (ko) 표시 장치
KR102075355B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 4