KR101713840B1 - 저전력을 소비하는 고-psrr cmos 밴드갭 기준 회로 - Google Patents

저전력을 소비하는 고-psrr cmos 밴드갭 기준 회로 Download PDF

Info

Publication number
KR101713840B1
KR101713840B1 KR1020150144053A KR20150144053A KR101713840B1 KR 101713840 B1 KR101713840 B1 KR 101713840B1 KR 1020150144053 A KR1020150144053 A KR 1020150144053A KR 20150144053 A KR20150144053 A KR 20150144053A KR 101713840 B1 KR101713840 B1 KR 101713840B1
Authority
KR
South Korea
Prior art keywords
node
zero point
resistor
bandgap reference
reference circuit
Prior art date
Application number
KR1020150144053A
Other languages
English (en)
Inventor
노정진
뚜안취엔쩐
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020150144053A priority Critical patent/KR101713840B1/ko
Application granted granted Critical
Publication of KR101713840B1 publication Critical patent/KR101713840B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 밴드갭 기준 회로에 관한 것으로서, 소스가 전원부에 연결되고, 드레인이 제 1 노드에 연결되며, 게이트는 증폭기의 출력단자에 연결되는 PMOS 트랜지스터, 상기 제 1 노드와 제 2 노드 사이와 상기 제 1 노드와 제 3 노드 사이에 각각 연결되는 제 1 저항 및 제 2 저항, 상기 제 1 저항 및 제 2 저항과 병렬로 연결된 제 1 영점부 및 제 2 영점부, 상기 제 2 노드에 비반전 입력단자가 연결되고, 상기 제 3 노드에 반전 입력단자가 연결되는 증폭기, 상기 제 2 노드와 제 4 노드 사이에 연결되는 제 3 저항, 및 에미터가 상기 제 4 노드 및 제 3 노드에 각각 연결되며, 콜렉터와 베이스가 접지되는 제 1 바이폴라 트랜지스터 및 제 2 바이폴라 트랜지스터를 포함하며, 상기 제 1 노드의 전압을 기준전압으로 사용하는 것을 특징으로 함으로써, 밴드갭 기준 회로 루프 대역폭을 줄이지 않으면서 안정적인 밴드갭 기준 전압을 얻을 수 있다.

Description

저전력을 소비하는 고-PSRR CMOS 밴드갭 기준 회로 {A low-supply-voltage high-precision CMOS bandgap reference circuit}
본 발명은 밴드갭 기준 회로에 관한 것으로서, 더욱 상세하게는 넓은 대역폭과 동시에 높은 PSRR을 가지는 밴드갭 기준 회로에 관한 것이다.
종래 밴드갭 기준(BGR) 회로에서 사용된 미러보상회로는, 미러 극점을 생성하고, 밴드갭 회로 루프의 대역폭을 감소시켰으며, 이에 따라 밴드갭 기준 회로의 PSRR 성능이 감소되는 문제점이 있다.
본 발명과 관련된 선행기술로는 '밴드갭 기준전압 발생회로(한국공개특허 10-1993-0011446)' 등이 있다.
본 발명이 해결하고자 하는 과제는 높은 PSRR을 가지는 밴드갭 기준 회로를 제공하는 것이다.
본 발명은 상기 첫 번째 과제를 달성하기 위하여, 소스가 전원부에 연결되고, 드레인이 제 1 노드에 연결되며, 게이트는 증폭기의 출력단자에 연결되는 PMOS 트랜지스터; 상기 제 1 노드와 제 2 노드 사이와 상기 제 1 노드와 제 3 노드 사이에 각각 연결되는 제 1 저항 및 제 2 저항; 상기 제 1 저항 및 제 2 저항과 병렬로 연결된 제 1 영점부 및 제 2 영점부; 상기 제 2 노드에 비반전 입력단자가 연결되고, 상기 제 3 노드에 반전 입력단자가 연결되는 증폭기; 상기 제 2 노드와 제 4 노드 사이에 연결되는 제 3 저항; 에미터가 상기 제 4 노드 및 제 3 노드에 각각 연결되며, 콜렉터와 베이스가 접지되는 제 1 바이폴라 트랜지스터 및 제 2 바이폴라 트랜지스터를 포함하며, 상기 제 1 노드의 전압을 기준전압으로 사용하는 것을 특징으로 하는 밴드갭 기준 회로를 제공한다.
본 발명의 실시예에 의하면, 상기 제 1 영점부 및 제 2 영점부는, 저항 및 커패시터가 직렬로 연결되어 형성되는 것을 특징으로 하는 밴드갭 기준 회로일 수 있다.
본 발명의 실시예에 의하면, 제 1 영점부 및 제 2 영점부는, 서로 대응하는 형태로 연결되는 것을 특징으로 하는 밴드갭 기준 회로일 수 있다.
본 발명의 실시예에 의하면, 제 1 영점부 및 제 2 영점부는, 미러보상회로를 대체하는 것을 특징으로 하는 밴드갭 기준 회로일 수 있다.
본 발명의 실시예에 의하면, 상기 제 1 영점부 및 제 2 영점부는, 밴드갭 기준 회로의 두 번째 극점을 보상하는 것을 특징으로 하는 밴드갭 기준 회로일 수 있다.
본 발명에 따르면, 밴드갭 기준 회로 루프 대역폭을 줄이지 않으면서 안정적인 밴드갭 기준 전압을 얻을 수 있다. 이를 통해 넓은 대역폭과 동시에 높은 PSRR을 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 밴드갭 기준 회로이다.
도 2는 기존 미러보상회로가 적용된 밴드갭 기준 회로이다.
도 3은 본 발명의 실시예에 따른 밴드갭 기준 회로의 루프 AC 시뮬레이션 결과이다.
도 4는 기존 미러보상회로가 적용된 밴드갭 기준 회로의 루프 AC 시뮬레이션 결과이다.
도 5는 PSRR 해석을 위한 모델이고, 도 6은 본 발명의 실시예 및 기존 밴드갭 기준 회로의 PSRR 시뮬레이션 결과이다.
본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.
본 발명의 일 실시예에 따른 밴드갭 기준 회로는 소스가 전원부에 연결되고, 드레인이 제 1 노드에 연결되며, 게이트는 증폭기의 출력단자에 연결되는 PMOS 트랜지스터, 상기 제 1 노드와 제 2 노드 사이와 상기 제 1 노드와 제 3 노드 사이에 각각 연결되는 제 1 저항 및 제 2 저항, 상기 제 1 저항 및 제 2 저항과 병렬로 연결된 제 1 영점부 및 제 2 영점부, 상기 제 2 노드에 비반전 입력단자가 연결되고, 상기 제 3 노드에 반전 입력단자가 연결되는 증폭기, 상기 제 2 노드와 제 4 노드 사이에 연결되는 제 3 저항, 및 에미터가 상기 제 4 노드 및 제 3 노드에 각각 연결되며, 콜렉터와 베이스가 접지되는 제 1 바이폴라 트랜지스터 및 제 2 바이폴라 트랜지스터를 포함하며, 상기 제 1 노드의 전압을 기준전압으로 사용하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 상세히 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.
본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 밴드갭 기준 회로이다.
본 발명의 일 실시예에 따른 밴드갭 기준 회로는 영점부를 이용하여 넓은 대역폭과 동시에 높은 PSRR(Power-Supply Rejection Ratio)을 가지는 밴드갭 기준 회로를 구현한다. 본 발명의 일 실시예에 따른 밴드갭 기준 회로는 도 1과 같이 PMOS 트랜지스터, 저항, 증폭기, 바이폴라 트랜지스터, 영점부로 구성된다.
PMOS 트랜지스터는 소스가 전원부(VDD)에 연결되고, 드레인이 제 1 노드(110)에 연결되며, 게이트는 증폭기의 출력단자에 연결된다.
제 1 저항 및 제 2 저항은 제 1 노드(110)와 제 2 노드(120) 사이와 상기 제 1 노드(110)와 제 3 노드(130) 사이에 각각 연결된다.
영점부는 제 1 영점부와 제 2 영점부로 구성될 수 있으며, 각각 제 1 저항 및 제 2 저항과 병렬로 연결된다.
증폭기는 제 2 노드(120)에 비반전 입력단자가 연결되고, 제 3 노드(130)에 반전 입력단자가 연결된다.
제 3 저항은 제 2 노드(120)와 제 4 노드(140) 사이에 연결된다.
제 1 바이폴라 트랜지스터 및 제 2 바이폴라 트랜지스터는 에미터가 제 4 노드(140) 및 제 3 노드(130)에 각각 연결되며, 콜렉터와 베이스가 접지된다.
제 1 노드(110)의 전압을 기준전압으로 사용한다.
기존 밴드갭 기준 회로는 도 2와 같이, 영점부가 아닌 미러보상회로를 이용한다.
기존 밴드갭 기준 회로는 영점부 대신 커패시터로 형성된 미러 보상 회로를 제 1 노드와 PMOS 트랜지스터의 게이트 사이에 연결하여 미러 극점을 형성하여 회로를 보상한다.
출력되는 기준 전압 VGS는 다음과 같이 나타낼 수 있다.
Figure 112015099748164-pat00001
여기서, VBE는 바이폴라 트랜지스터(BJT)의 베이스-에미터 전압이고, VT는 써멀(thermal) 전압이다. R1ln(N)VT/R0는 파지티브(positive) 온도의존적인 특성을 가지고, VBE는 네거티브(negative) 온도의존적인 특성을 가진다. 적당한 저항을 통해 기준 전압 VBG는 온도에 약한 영향을 가질 수 있다. 밴드갭 기준 회로에서, R0, R1, Q0, 및 Q1은 네거티브 피드백 루프 및 파지티브 피드백 루프를 형성하고, βn 및 βp는 네거티브 및 파지티브 인자라고 할 때, 다음과 같이 나타낼 수 있다.
Figure 112015099748164-pat00002
네거티브 피드백을 전체적으로 확신하기 위해선 βn가 βp보다 커야한다. Q0와 Q1의 전류가 비슷하기 때문에 gmq = gmq0 = gmq1이라고 가정하면, 하기와 같은 결과를 알 수가 있다.
Figure 112015099748164-pat00003
나아가, 1 단계 folded-cascode 구조에 적용된 OP 증폭기는 트랜지스터 M0, 저항 R0, R1 및 BJT들과 함께 2 단계 증폭기를 형성하고, 따라서, 안정성을 고려해야 한다. 일반적으로, 미러보상 커패시터 Cm이 도 1과 같이 사용되며, 1 단계 folded-cascode OP amp의 이득은 다음과 같이 나타낼 수 있다.
Figure 112015099748164-pat00004
여기서, ω0는 folded-cascode 증폭기에서 유일한 극점이고, Ad(0)는 DC 이득이다. 2 단계 증폭기에 대한 미러보상의 분석에 따르면, 2 단계 OP amp의 이득은 다음과 같이 나타낼 수 있다.
Figure 112015099748164-pat00005
여기서 gm0는 M0의 트랜스컨덕턴스이고,
Figure 112015099748164-pat00006
및 CL은 출력 저항 및 OP amp에 대한 2 단계 부하 커패시터이다. 극점은 Rs(1+gm0R1/2)Cm이다. 여기서, 위상마진은 대역폭의 확장을 가져옴을 알 수 있다. 도 4는 AC 시뮬레이션 결과를 나태내며, 6.2 MHz의 대역폭을 가지며, 51도의 위상 마진을 전형적인 CMOS 공정과 실내 온도에서 구현할 수 있음을 알 수 있다.
본 발명의 일 실시예에 따른 밴드갭 기준 회로는 도 1과 같이, 미러보상회로 대신 영점부를 포함한다. 영점부는 제 1 영점부 및 제 2 영점부로 구성될 수 있고, 각 영점부는 저항 및 커패시터가 직렬로 연결되어 형성될 수 있다. 제 1 영점부 및 제 2 영점부는 서로 대응하는 형태로 연결될 수 있다. 상기 제 1 영점부 및 제 2 영점부는, 밴드갭 기준 회로의 두 번째 극점을 보상할 수 있다.
도 1과 같이, 미러보상회로를 대체하며, 커패시터 C0와 저항 R2는 저항 R1과 함께 영점을 생성하며, 이를 통해 충분한 위상 마진과 밴드갭 기준 회로의 안정성을 확보할 수 있다. 즉, 루프 대역폭을 줄이지 않으면서도 안정성을 확보할 수 있다. 그러므로, 넓은 대역폭과 동시에 높은 PSRR을 얻을 수 있다. 전체 오픈 루프 게인은 2 단계 증폭기의 곱과 같고, 이는 다음과 같이 산출될 수 있다.
Figure 112015099748164-pat00007
여기서,
Figure 112015099748164-pat00008
이다. 주극점은 첫 단계 folded-cascode opamp의 극점이다. 두 점이 서로 가깝기 때문에, 영점 1/(R2C0)는 두 번째 극점 1/[(R1+R2)C0+R1CL/2)]를 보상한다. 세 번째 극점은 두 번째 극점과 멀리 떨어져 있기 때문에 밴드갭 기준 회로의 안정성에 영향을 미치지 못한다. 도 4는 시뮬레이션 결과이며, 영점은 약 4 MHz 주파수에 형성되며, 두 번째 극점은 약 300MHz 이다. 여기서, 두 번째 극점의 주파수에서 위상 마진이 줄어들기 시작하고, 영점이 나타나고 빠른 시간 내에 위상 마진이 다시 얻어짐을 알 수 있다. 그러므로, 안정성 문제는 루프의 대역폭을 줄이지 않는 영점부에 의해 해결됨을 알 수 있다. 일반적인 과정과 실내 온도에서 통합이득 대역폭은 약 14.5 MHz이고, 위상 마진은 51도이다. 표 1은 AC 시뮬레이션의 결과이다. 분명하게, 영점부를 이용한 밴드갭 기준 회로가 기존 보상회로의 밴드갭 기준 회로에 비해 넓은 대역폭을 가지고 두 회로는 동일한 위상 마진을 가지는 것을 알 수 있다.
Parameter 미러 보상 영점부 보상
Supply voltage 2.7 V 2.7 V
Supply current 35 μA 35 μA
DC gain 88.4 dB 88.4 dB
Unity-gain frequency 6.2 MHz 14.5 MHz
Phase margin 51 degree 51 degree
상기 서로 다른 두 보상 방법에서, 밴드갭 기준 회로는 분명하게 다른 루프 특성을 보인다. 밴드갭 회로의 PSRR은 루프 특성에 중요한 영향을 미친다. 도 6은 밴드갭 회로 모델의 PSRR 분석을 나타낸다. 여기서, Add1(s)와 Add2(s)는 각각 미러보상과 영점부 보상을 가지는 밴드갭 기준 회로의 전력 공급선의 변환 함수이다. Add1(s)와 Add2(s)는 극점-영점 변환 함수를 이용하여 근사화할 수 있고, 이는 다음과 같다.
Figure 112015099748164-pat00009
미러보상 opamp에서의 미러 극점때문에, PSRR은 높은 주파수에서 분명하게 줄어든다. 밴드갭 기준 회로 모델의 분석은 도 5와 같고, Add(s)는 공급 전압의 변환 함수이고, A(s)는 밴드갭 기준 회로의 루프 이득이다. 그러므로, 도 5의 모델과 Vin을 0으로 세팅하였을때, 미러보상을 이용한 밴드갭 기준 회로의 PSRR은 다음과 같이 나타낼 수 있다.
Figure 112015099748164-pat00010
여기서, 밴드갭 기준 회로의 PSRR은 opamp의 공급 전압의 변환 함수와 이득에 지대한 영향을 받는 것을 알 수 있고, 높은 dc 이득은 기준 전압에 대한 보다 나은 PSRR(0)을 가져옴을 알 수 있다. 나아가, PSRR의 주요 영점은 opamp의 주요 극점이고, 이는 밴드갭 기준 루프의 대역폭을 줄이므로, 밴드갭 기준의 PSRR은 고주파수에서 현저히 줄어든다. 동일한 방법으로, 영점부 보상을 이용한 밴드갭 기준 회로의 PSRR은 다음과 같이 나타낼 수 있다.
Figure 112015099748164-pat00011
그러므로, PSRR의 주요 영점은 극점 ω0이고, 이는 영점부를 이용하는 밴드갭 기준 회로의 PSRR이 넓은 대역폭에서 좋은 성능을 가짐을 의미한다. 도 6은 두 개의 서로 다른 보상을 이용한 밴드갭 기준 회로의 PSRR 시뮬레이션 결과를 나타낸 것으로, 영점부를 이용한 밴드갭 기준 회로의 밴드갭 기준 회로는 넓은 주파수에서 높은 PSRR을 나타내고 있다. 미러 보상을 이용한 밴드갭 기준 회로와 비교하여 1 kHz 부터 100 MHz의 주파수에서 약 30 dB의 향상을 보여주고 있다.
본 발명의 일 실시예에 따른 시스템 반도체는 영점부가 형성된 밴드갭 기준 회로를 포함한다. 상기 밴드갭 기준 회로는 소스가 전원부에 연결되고, 드레인이 제 1 노드에 연결되며, 게이트는 증폭기의 출력단자에 연결되는 PMOS 트랜지스터, 상기 제 1 노드와 제 2 노드 사이와 상기 제 1 노드와 제 3 노드 사이에 각각 연결되는 제 1 저항 및 제 2 저항, 상기 제 1 저항 및 제 2 저항과 병렬로 연결된 제 1 영점부 및 제 2 영점부, 상기 제 2 노드에 비반전 입력단자가 연결되고, 상기 제 3 노드에 반전 입력단자가 연결되는 증폭기, 상기 제 2 노드와 제 4 노드 사이에 연결되는 제 3 저항, 및 에미터가 상기 제 4 노드 및 제 3 노드에 각각 연결되며, 콜렉터와 베이스가 접지되는 제 1 바이폴라 트랜지스터 및 제 2 바이폴라 트랜지스터를 포함하며, 상기 제 1 노드의 전압을 기준전압으로 사용한다. 상기 제 1 영점부 및 제 2 영점부는 저항 및 커패시터가 직렬로 연결되어 형성될 수 있고, 서로 대응하는 형태로 연결될 수 있으며, 미러보상회로를 대체할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (7)

  1. 소스가 전원부에 연결되고, 드레인이 제 1 노드에 연결되며, 게이트는 증폭기의 출력단자에 연결되는 PMOS 트랜지스터;
    상기 제 1 노드와 제 2 노드 사이와 상기 제 1 노드와 제 3 노드 사이에 각각 연결되는 제 1 저항 및 제 2 저항;
    상기 제 1 저항과 병렬로 연결되는 제 1 영점부;
    상기 제 2 저항과 병렬로 연결되는 제 2 영점부;
    상기 제 2 노드에 비반전 입력단자가 연결되고, 상기 제 3 노드에 반전 입력단자가 연결되는 증폭기;
    상기 제 2 노드와 제 4 노드 사이에 연결되는 제 3 저항; 및
    에미터가 상기 제 4 노드 및 제 3 노드에 각각 연결되며, 콜렉터와 베이스가 접지되는 제 1 바이폴라 트랜지스터 및 제 2 바이폴라 트랜지스터를 포함하며,
    상기 제 1 노드의 전압을 기준전압으로 사용하는 것을 특징으로 하는 밴드갭 기준 회로.
  2. 제 1 항에 있어서,
    상기 제 1 영점부 및 제 2 영점부는,
    저항 및 커패시터가 직렬로 연결되어 형성되는 것을 특징으로 하는 밴드갭 기준 회로.
  3. 제 1 항에 있어서,
    상기 제 1 영점부 및 제 2 영점부는,
    동일한 소자로 형성되는 것을 특징으로 하는 밴드갭 기준 회로.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 1 영점부 및 제 2 영점부는,
    밴드갭 기준 회로의 두 번째 극점을 보상하는 것을 특징으로 하는 밴드갭 기준 회로.
  7. 제 1 항 내지 제 3 항, 및 제 6 항 중 어느 한 항의 밴드갭 기준 회로를 포함하는 시스템 반도체.

KR1020150144053A 2015-10-15 2015-10-15 저전력을 소비하는 고-psrr cmos 밴드갭 기준 회로 KR101713840B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150144053A KR101713840B1 (ko) 2015-10-15 2015-10-15 저전력을 소비하는 고-psrr cmos 밴드갭 기준 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150144053A KR101713840B1 (ko) 2015-10-15 2015-10-15 저전력을 소비하는 고-psrr cmos 밴드갭 기준 회로

Publications (1)

Publication Number Publication Date
KR101713840B1 true KR101713840B1 (ko) 2017-03-22

Family

ID=58497356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150144053A KR101713840B1 (ko) 2015-10-15 2015-10-15 저전력을 소비하는 고-psrr cmos 밴드갭 기준 회로

Country Status (1)

Country Link
KR (1) KR101713840B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005149338A (ja) * 2003-11-19 2005-06-09 Hitachi Eng Co Ltd 基準電圧回路
JP2007058772A (ja) * 2005-08-26 2007-03-08 Micron Technol Inc バンド・ギャップ基準から可変出力電圧を生成する方法及び装置
KR20090050204A (ko) * 2007-11-15 2009-05-20 한국전자통신연구원 저전압 고정밀도 밴드갭 기준전압 발생기
US20130043859A1 (en) * 2011-08-16 2013-02-21 Em Microelectronic-Marin Sa Method for adjusting a reference voltage based on a band-gap circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005149338A (ja) * 2003-11-19 2005-06-09 Hitachi Eng Co Ltd 基準電圧回路
JP2007058772A (ja) * 2005-08-26 2007-03-08 Micron Technol Inc バンド・ギャップ基準から可変出力電圧を生成する方法及び装置
KR20090050204A (ko) * 2007-11-15 2009-05-20 한국전자통신연구원 저전압 고정밀도 밴드갭 기준전압 발생기
US20130043859A1 (en) * 2011-08-16 2013-02-21 Em Microelectronic-Marin Sa Method for adjusting a reference voltage based on a band-gap circuit

Similar Documents

Publication Publication Date Title
Garimella et al. Reverse nested Miller compensation using current buffers in a three-stage LDO
CN102053645B (zh) 一种宽输入电压高电源抑制比基准电压源
CN106959723A (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
Giustolisi et al. A detailed analysis of power-supply noise attenuation in bandgap voltage references
US9716470B2 (en) Apparatus and methods for compensating an operational amplifier
CN113311898B (zh) 一种具有电源抑制的ldo电路、芯片及通信终端
CN104090619A (zh) 高工作稳定性的数模混合电路基准源
CN104076860A (zh) 数模混合电路的带隙基准源
CN107505971A (zh) 一种驱动大电流负载的ldo调整器频率补偿方案
CN104076857A (zh) 改良型数模混合电路
Aminzadeh Three‐stage nested‐Miller‐compensated operational amplifiers: analysis, design, and optimization based on settling time
CN204009652U (zh) 数模混合电路的低压差线性稳压源
CN203849633U (zh) 一种高电源抑制比基准电压源
CN104076858A (zh) 改良型数模混合芯片
CN104090620A (zh) 高带宽的数模混合电路基准源
CN104090617A (zh) 改良型数模混合电路的低压差线性稳压源
CN104090622A (zh) 高电源电压抑制比的数模混合电路基准源
CN104079300A (zh) 数模混合电路基准源的电源切换模块
CN203950239U (zh) 数模混合电路的带隙基准源
KR101713840B1 (ko) 저전력을 소비하는 고-psrr cmos 밴드갭 기준 회로
CN204009650U (zh) 改良型数模混合电路的低压差线性稳压源
CN104090618A (zh) 数模混合电路的低压差线性稳压源
CN113126685B (zh) 一种噪声滤波电路及低压差线性稳压器
US20080001592A1 (en) Method for generating a reference current and a related feedback generator
CN203950237U (zh) 改良型数模混合芯片

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant