KR101705331B1 - 반도체 패키지 및 웨이퍼 레벨 패키지의 제조 방법 - Google Patents
반도체 패키지 및 웨이퍼 레벨 패키지의 제조 방법 Download PDFInfo
- Publication number
- KR101705331B1 KR101705331B1 KR1020150081408A KR20150081408A KR101705331B1 KR 101705331 B1 KR101705331 B1 KR 101705331B1 KR 1020150081408 A KR1020150081408 A KR 1020150081408A KR 20150081408 A KR20150081408 A KR 20150081408A KR 101705331 B1 KR101705331 B1 KR 101705331B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- wafer
- tev
- metal seed
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 117
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 238000002161 passivation Methods 0.000 claims abstract description 48
- 230000000149 penetrating effect Effects 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 8
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 8
- 229920002577 polybenzoxazole Polymers 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000005011 phenolic resin Substances 0.000 claims description 5
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229920001568 phenolic resin Polymers 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000004064 recycling Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 238000007650 screen-printing Methods 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 82
- 239000012778 molding material Substances 0.000 description 15
- 230000007547 defect Effects 0.000 description 10
- 238000000465 moulding Methods 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 3
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 3
- 229910006164 NiV Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 229920003192 poly(bis maleimide) Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000012857 repacking Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
웨이퍼 레벨 패키지로부터 분리된 반도체 패키지가 제공된다. 이 반도체 패키지는, 웨이퍼 칩을 인캡슐레이션하는 리패시베이션층(120), 상기 리패시베이션층의 제1 면 상에 형성되는 상부 구조 및 상기 리패시베이션층의 제2 면 상에 형성되는 하부 구조를 포함한다. 상기 상부 구조와 상기 하부 구조는 상기 리패시베이션층의 내부를 관통하는 TEV와 상기 웨이퍼 칩의 내부를 관통하는 TSV에 의해 전기적으로 연결된다.
Description
반도체 패키지 및 웨이퍼 레벨 패키지의 제조 방법{SMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING WAFER LEVEL PACKAGE AND METHOD THEREOF}
기존의 패키지는 다수의 칩(chip)을 포함하는 웨이퍼를 다이싱 라인(dicing line)을 따라 절단하여 개개의 칩으로 분리한 후, 분리한 개개의 칩 별로 패키징 공정을 실시하는 방식으로 제조되었다.
이러한 기존의 패키징 공정은 칩 단위로 다이 어태치 공정, 와이어 본딩 공정, 몰딩 공정 등과 같은 많은 공정을 이루어지기 때문에, 하나의 웨이퍼에서 획득하는 칩들의 수를 고려할 때, 모든 칩을 패키징화 하는 데 소요되는 시간이 너무 길다는 문제 점이 있다. 따라서, 최근에는 웨이퍼 레벨 상태에서 패키징 공정을 우선적으로 실시한 후 개별 패키지로 다이싱하는 제조하는 방법이 제시되었다. 이와 같은 방법으로 제조된 패키지를 웨이퍼 레벨 패키지(Wafer Level Package: WLP)라 한다.
한편, 종래의 웨이퍼 레벨 패키지 공정에서는, 웨이퍼 상태의 웨이퍼 칩들을 분리하여 몰드 프레임 상에 재배치한 후, 재배치된 웨이퍼 칩들을 몰딩재로 인캡슐레이션하여, 웨이퍼 형태로 재구성한다(reconstituted).
이후, 상기 웨이퍼 칩들이 내장된 몰딩재를 상기 몰드 프레임으로 분리하고, 상기 몰드 프레임이 분리된 상기 몰딩 재의 하부에 재배선층(re-distribution layer) 공정 등을 진행한다.
이러한 종래의 웨이퍼 레벨 패키지 공정에서는, 몰딩재를 이용하여 웨이퍼 형태를 재구성하기 때문에, 공정 과정에서 몰딩재의 특성으로 인한 휨 결함(warpage defect)이 발생한다.
이러한 휨 결함은 상기 재배선층 형성하기 위해 진행하는 포토마스크 공정(photomask processing)의 신뢰도를 저하시킨다.
또한, 재배치된 웨이퍼 칩을 몰딩재로 웨이퍼 형태로 재구성하기 위해 진행하는 몰딩 공정은 전체 공정 시간에 차지하는 비율이 높기 때문에, 수율(yield) 저하 및 비용(cost) 상승을 일으킨다.
따라서, 본 발명의 목적은 생산성과 품질을 향상시키고, 공정비용을 절감시킬 수 있는 반도체 패키지 및 웨이퍼 레벨 패키지의 제조 방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 일면에 따른 웨이퍼 레벨 반도체 패키지의 제조 방법은, (A) 웨이퍼로부터 낱개로 분리된 다수의 반도체 칩으로서, 내부에 관통 실리콘 전극(Through Silicon Via: TSV)이 형성된 상기 다수의 반도체 칩을 인캡슐레이션 하는 리패시베이션층(repassivation layer)을 형성하는 단계; (B) 상기 반도체 칩의 측면을 인캡슐레이션 하는 상기 리패시베이션층의 내부를 관통하는 제1 TEV(Through Encapsulation Via: TEV)와, 상기 반도체 칩의 제1 면에 반대면인 제2 면을 인캡슐레이션 하는 상기 리패시베이션층의 내부를 관통하여 상기 TSV의 일단부와 전기적으로 연결되는 제2 TEV을 포함하는 TEV를 형성하는 단계; (C) 상기 리패시베이션층의 일면 상에 형성되고, 상기 TEV의 일단부와 전기적으로 연결되는 하부 재배선층을 형성하는 단계; (D) 상기 하부 재배선층 상에 형성되고, 상기 하부 재배선층과 전기적으로 연결되는 하부 범프를 형성하는 단계; (E) 상기 리패시베이션층의 다른 일면 상에 형성되고, 상기 TEV의 타단부 및 상기 TSV의 타단부와 각각 전기적으로 연결되는 상부 배선층을 형성하는 단계; 및 (F) 상기 상부 재배선층 상에 형성되고, 상기 상부 재배선층과 전기적으로 연결되는 상부 범프를 형성하는 단계를 포함한다.
본 발명의 다른 일면에 따른 반도체 패키지는, 웨이퍼로부터 낱개로 분리된 다수의 반도체 칩으로서, 내부에 관통 실리콘 전극(Through Silicon Via: TSV)이 형성된 상기 다수의 반도체 칩을 인캡슐레이션 하는 리패시베이션층(repassivation layer); 상기 반도체 칩의 측면을 인캡슐레이션 하는 상기 리패시베이션층의 내부를 관통하는 제1 TEV(Through Encapsulation Via: TEV)와, 상기 반도체 칩의 제1 면에 반대면인 제2 면을 인캡슐레이션 하는 상기 리패시베이션층의 내부를 관통하여 상기 TSV의 일단부와 전기적으로 연결되는 제2 TEV을 포함하는 TEV; 상기 리패시베이션층의 일면 상에 형성되고, 상기 TEV의 일단부와 전기적으로 연결되는 하부 재배선층; 상기 하부 재배선층 상에 형성되고, 상기 하부 재배선층과 전기적으로 연결되는 하부 범프; 상기 리패시베이션층의 다른 일면 상에 형성되고, 상기 TEV의 타단부 및 상기 TSV의 타단부와 각각 전기적으로 연결되는 상부 배선층 및 상기 상부 재배선층 상에 형성되고, 상기 상부 재배선층과 전기적으로 연결되는 상부 범프를 포함한다.
본 발명의 따르면, 실리콘 웨이퍼 또는 글래스 웨이퍼와 같은 지지 프레임 위에서 웨이퍼 레벨 패키지를 제조하기 위한 일련의 모든 공정을 진행하기 때문에, 몰딩 프레임으로부터 분리된 상태에서 몰딩재 기반의 웨이퍼 레벨 패키지를 제조하는 종래의 공정을 진행하는 동안에 발생하는 휨 결함(warpage defect)을 줄일 수 있다.
또한 상기 휨 결함의 개선으로 인해, 포토 공정에서의 마스크 정확도(mask accuracy)를 향상시킬 수 있다.
또한 몰딩 공정을 생략함으로써, 전체 공정 시간을 단축한다.
또한 다수의 웨이퍼 칩을 몰딩재 기반의 웨이퍼 레벨로 재구성하는 종래와는 달리, 다수의 웨이퍼 칩을 리패시베이션 물질로 재구성하고, 상기 리패시베이션 물질 내부에 관통 인캡슐레이션 전극을 형성함으로써, 다른 패키지 및 부품 소자를 적층할 수 있는 다양한 패키지 구조에 적용할 수 있다.
도 1은 본 발명의 일 실시 예에 따라 제조된 팬 아웃형 웨이퍼 레벨 패키지로부터 낱개로 분리된 반도체 패키지의 단면도이다.
도 2 내지 도 26은 본 발명의 일 실시 예에 따른 웨이퍼 레벨 패키지 제조방법을 도시한 단면도들이다.
도 2 내지 도 26은 본 발명의 일 실시 예에 따른 웨이퍼 레벨 패키지 제조방법을 도시한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기에 앞서, 본 발명에서 소개하는 기술적 용어 패시베이션(passivation)과 이와 유사한 리패시베이션(re passivation)을 명확히 정의한다.
패시베이션(passivation)과 리패시베이션(repassivation)을 각각 명확히 정의하기 위해, 전처리 공정과 후처리 공정을 정의한다.
전처리 공정은, 웨이퍼 제조사가 웨이퍼를 생산하기 위해 진행하는 일련의 모든 공정으로 정의하고, 후처리 공정은 패키지 제조사가 웨이퍼 제조사로부터 제공받은 웨이퍼로부터 다수의 웨이퍼 칩을 낱개로 분리하고, 낱개로 분리된 다수의 웨이퍼 칩을 재배치하고, 재배치된 다수의 웨이퍼 칩에 대해 범핑 공정을 일괄적으로(혹은 동시에) 진행하는 일련의 모든 공정이라 할 때, 상기 패시베이션은 상기 전처리 공정에서 형성되는 모든 종류의 코팅막을 의미하고, 리패시베이션은 상기 후처리 공정에서 형성되는 모든 종류의 코팅막을 의미한다.
특히, 본 발명에서 언급하는 리패시베이션은 상기 웨이퍼 칩 내에 형성된 소자 또는 층들의 표면을 유해 환경으로부터 보호하는 상기 패시베이션의 용도 외에 상기 웨이퍼 칩을 인캡슐레이션(Encapsulation) 하는 용도로 사용됨을 주목해야 한다.
따라서, 웨이퍼로부터 낱개로 분리된 다수의 웨이퍼 칩들을 웨이퍼 형태(혹은 웨이퍼 레벨)로 재구성(reconstituted)하기 위한 종래의 몰드 공정이 생략될 수 있다.
더 나아가, 종래의 몰드 공정에서 파생되는 재구성된(reconstituted) 웨이퍼의 결함(defect) 및 몰드 공정 생략에 따른 전체 공정 시간을 단축할 수 있다.
도 1은 본 발명의 일 실시 예에 따라 제조된 팬 아웃형 웨이퍼 레벨 패키지로부터 낱개로 분리된 반도체 패키지의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따라 제조된 팬 아웃형 웨이퍼 레벨 패키지로부터 낱개로 분리된 반도체 패키지(100)는 웨이퍼 칩(110)을 인캡슐레이션하는 리패시베이션층(120), 상기 리패시베이션층(120)의 제1 면(120a) 상에 형성되는 상부 구조 및 상기 리패시베이션층(120)의 제2 면(120b) 상에 형성되는 하부 구조를 포함한다.
리패시베이션층
상기 리패시베이션층(repassivation layer)(120)은 웨이퍼 칩(110)을 인캡슐레이션(encapsulation)하고, 그 내부에는 관통 인캡슐레이션 전극(Through Encapsulation Layer: TEV)(130)이 형성된다.
상기 리패시베이션층(120)의 재질로, 폴리이미드(PolyImide, PI), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀 수지(phenolic resin), 에폭시(epoxy), 실리콘(silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 등가물 중 선택된 어느 하나일 수 있다. 이들 재질은 단독 또는 혼합될 수 있다.
상기 리패시베이션층(120)에 의해 인캡슐레이션되는 웨이퍼 칩(110)은 상기 웨이퍼로부터 낱개로 분리된 실리콘 재질의 칩으로서, 반도체 칩(111), 입출력 패드(113) 및 패시베이션층(passivation layer)(115)을 포함한다.
상기 반도체 칩(111)은 제1 면(111a)과, 상기 제1 면(111a)에 반대면인 제2 면(111b), 상기 제1 면(111a)과 제2 면(111b)을 연결하는 측면(111c) 및 상기 상기 제1 면(111a)과 제2 면(111b) 사이를 관통하는 TSV(117)를 포함한다.
상기 입출력 패드(113)는 상기 반도체 칩(111)의 상기 제2 면(111b) 상에 형성되고, 상기 TSV(117)의 일단부와 전기적으로 연결된다.
상기 패시베이션층(115)은 상기 입출력 패드(113)가 노출되도록 상기 제2 면(111b) 상에 형성된다. 상기 패시베이션층(115)은 폴리이미드(PolyImide, PI), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀 수지(phenolic resin), 에폭시(epoxy), 실리콘(silicone), 산화막(SiO2), 질화막(Si3N4) 및 이들의 조합일 수 있다. 이들 재질은 단독 또는 혼합될 수 있다.
상기 리패시베이션층(120)의 내부에 형성되는 상기 TEV(130)는 금속 또는 금속 포스트(post) 일 수 있다. 상기 TEV(130)는 제1 TEV(130a)와 제2 TEV(130b)를 포함한다. 상기 제1 TEV(130a)는 상기 반도체 칩(111)의 측면(111c)을 인캡슐레이션 하는 상기 리패시베이션층(120)의 내부를 수직으로 관통한다. 상기 제2 TEV(130b)는 상기 반도체 칩(111)의 제2 면(111b) 상에 형성된 상기 입출력 패드(113)를 인캡슐레이션 하는 상기 리패시베이션층(120)의 내부를 수직으로 관통한다.
상기 제2 TEV(130b)의 일단부는 상기 리패시베이션층(120)의 제2 면(120b) 상에 형성된 하부 재배선 시드층(140b)과 전기적으로 연결되고, 상기 제2 TEV(130b)의 타단부는 상기 입출력 패드(113)에 의해 TSV(117)의 일단부와 전기적으로 연결된다. 따라서, 상기 하부 재배선 시드층(140b)과 상기 TSV(117)는 상기 제2 TEV(130b)에 의해 전기적으로 연결된다.
상기 TEV(130)의 재질로는, Ti/Cu, TiW/Ni, Ti/Ni, TiW/NiV, Cr/Cu, Cr/Ni, Cr/NiV, Ti/Cu/Ni, TiW/Cu/Ni, TiW/Cu/NiV 및 Cr/Cu/NiV 등이 있을 수 있다. 이들 재질은 단독 혹은 혼합되어 사용될 수 있다.
하부 구조
상기 하부 구조는 리패시베이션층(120)의 내부를 관통하는 상기 TEV(130)의 일단부와 상기 반도체 패키지(100)의 하부에 적층될 수 있는 다양한 옵션(도시하지 않음)들을 전기적을 연결하는 재배선 경로를 제공한다. 여기서, 옵션은 다른 패키지, 다른 반도체 칩, 부품 소자 및 기판 등일 수 있다.
상기 하부 구조는 상기 리패시베이션층(120)의 일면(120b) 상에 형성되는 하부 재배선 시드층(ReDistribution seed layer)(140: 140a, 140b), 상기 하부 재배선 시드층(140) 상에 형성되는 하부 재배선층(ReDistribution Layer: RDL)(150: 150a, 150b), 상기 하부 RDL(150)의 일부 영역을 노출시키는 하부 리패시베이션층(160), 상기 하부 RDL(150)의 일부 영역 상에 형성되는 하부 범프 메탈층(Under Bump Metallization layer: UBM layer)(170: 170a, 170b) 및 상기 하부 UBM층(170) 상에 형성되는 하부 범프(180)를 포함한다.
상기 하부 재배선 시드층(140)은 상기 재배선층(150: 150a, 150b)을 형성하기 위한 시드(seed)로서, 상기 리패시베이션층(120)의 제2 면(120b) 상에 형성된다. 상기 하부 재배선 시드층(140)은 제1 하부 재배선 시드층(140a)과 제1 하부 재배선 시드층(140b)을 포함한다. 상기 제1 하부 재배선 시드층(140a)은 상기 제1 리패시베이션층(120)의 제2 면(120b) 상에 형성되며, 상기 제1 리패시베이션층(120)에서 상부로 노출되는 상기 제1 TEV(130a)의 일단부와 전기적으로 연결된다. 상기 제2 하부 재배선 시드층(140b)은 상기 제1 리패시베이션층(120)의 제2 면(120b) 상에 형성되며, 상기 리패시베이션층(120)에서 상부로 노출되는 상기 제2 TEV(130b)의 일단부와 전기적으로 연결된다.
상기 하부 재배선층(150)은 상기 하부 재배선 시드층(140) 상에 형성되며, 상기 재배선 시드층(140)과 전기적으로 연결된다. 상기 하부 재배선층(150)은 반도체 칩(111)의 입출력 패드(113)의 위치에 관계없이, 반도체 칩(111)의 입출력 패드(113)와 하부 범프(180) 간의 전기적 접속 경로를 재배선하는 역할을 한다. 상기 하부 재배선층(150)은 제1 하부 재배선층(150a)과 제2 하부 재배선층(150b)을 포함한다. 제1 하부 재배선층(150a)은 상기 제1 하부 재배선 시드층(140a) 상에 형성되어, 상기 제1 하부 배선 시드층(140a)과 전기적으로 연결된다. 상기 제2 하부 재배선층(150b)은 상기 제2 하부 재배선 시드층(140b) 상에 형성되어 상기 제2 하부 재배선 시드층(140b)과 전기적으로 연결된다.
상기 하부 리패시베이션층(160)은 상기 리패시베이션층(120) 상에 형성되고, 상기 하부 재배선층(150)의 일부 영역을 노출시킨다.
상기 하부 UBM층(170)은 상기 하부 범프(180)의 증착을 유도하는 층으로서, 상기 하부 리패시베이션층(160)에 의해 노출된 상기 재배선층(150)의 일부 영역 상에 형성되어, 상기 재배선층(150)과 전기적으로 연결된다. 상기 하부 UBM층(170)은 제1 하부 UBM층(170a)와 제2 하부 UBM층(170b)을 포함한다. 상기 제1 하부 UBM층(170a)는 상기 하부 리패시베이션층(160)에 의해 노출되는 상기 제1 하부 재배선층(150a)의 일부 영역 상에 형성되어 상기 제1 재배선층(150a)과 전기적으로 연결된다. 상기 제2 하부 UBM층(170b)은 상기 제2 하부 리패시베이션층(160)에 의해 노출되는 상기 제2 하부 재배선층(150b)의 일부 영역 상에 형성되어 상기 제2 재배선층(150b)과 전기적으로 연결된다.
상기 하부 범프(180)는 상기 UBM층(170)의 상에 형성되어, 상기 UBM층(170)과 전기적으로 연결된다.
상부 구조
상기 상부 구조는 상기 리패시베이션층(120)의 내부를 관통하는 TEV(130)의 타단부와 상기 반도체 패키지(100)의 상부에 적층될 수 있는 다양한 옵션(도시하지 않음)들을 전기적으로 연결하는 위한 재배선 경로를 제공한다. 또한 상기 상부 구조는 상기 반도체 칩(111)의 내부를 관통하는 TSV(11T)의 타단부와 상기 옵션들을 전기적으로 연결하는 위한 재배선 경로를 제공한다. 여기서, 옵션들은 다른 패키지, 다른 반도체 칩, 부품 소자 및 기판 등일 수 있다.
상기 상부 구조는 상기 리패시베이션층(120)의 다른 면(120a) 상에 형성되는 상부 재배선 시드층(214'), 상기 상부 재배선 시드층(214') 상에 형성되는 상부 재배선층(216), 상기 상부 재배선층(216)의 일부 영역을 노출시키는 상부 리패시베이션층(218), 상기 상부 재배선층(218)의 일부 영역 상에 형성되는 상부 UBM층(220) 및 상기 상부 UBM층(220) 상에 형성되는 상부 범프(220')를 포함한다.
상기 상부 재배선 시드층(214')은 상기 상부 재배선층(216)을 형성하기 위한 시드(seed)로서, 상기 리패시베이션층(120)의 제2 면(120b) 상에 형성되어, 상기 제1 리패시베이션층(120)의 상부로 노출되는 제1 TEV(130a)의 타단부와 전기적으로 연결되고, 상기 반도체 칩(111)의 제1 면(111a)의 상부로 노출되는 TSV(117)의 타단부와 전기적으로 연결된다.
상기 상부 재배선층(216)은 상기 상부 재배선 시드층(214') 상에 형성되어, 상기 상부 재배선 시드층(214')과 전기적으로 연결된다. 따라서, 상기 상부 재배선층(216)은 상기 상부 재배선 시드층(214')에 의해 상기 TEV(130)의 타단부와 전기적으로 연결된다. 또한 상기 상부 재배선층(216)은 상기 상부 재배선 시드층(214')에 의해 상기 TSV(117)의 타단부와 전기적으로 연결된다. 상기 상부 재배선층(216)은 반도체 칩(111)과 상부 범프(222') 간의 전기적 접속 경로를 재배선하는 역할을 한다.
상기 상부 리패시베이션층(218)은 상기 리패시베이션층(120) 상에 형성되고, 상기 하부 재배선층(150)의 일부 영역을 노출시킨다.
상기 상부 UBM층(220)은 상기 하부 범프(222')의 증착을 유도하는 층으로서, 상기 상부 리패시베이션층(218)에 의해 노출된 상기 상부 재배선층(216)의 일부 영역 상에 형성되어, 상기 상부 재배선층(216)과 전기적으로 연결된다.
상기 상부 범프(180)는 상기 상부 UBM층(220)의 상에 형성되어, 상기 상부 UBM층(220)과 전기적으로 연결된다.
이상 설명한 바와 같이, 상기 하부 구조와 상기 상부 구조가 상기 반도체 칩(111)을 관통하는 TSV(117)와 상기 리패시베이션층(120)을 관통하는 TEV(130)에 의해 전기적으로 연결된다. 따라서, 상기 반도체 패키지(100)는 그 상부에 적층되는 옵션들과 그 하부에 적층되는 옵션들 간의 전기적인 접속 경로를 중계하는 인터포저(interposer)로 불릴 수도 있다.
도 2 내지 도 26은 본 발명의 일 실시 예에 따른 웨이퍼 레벨 패키지 제조방법을 도시한 단면도들이다.
각 단면도에서는 하나의 웨이퍼 칩만을 도시하였다. 이는 발명의 이해를 돕기 위함이다. 실제 제조 공정에서는 웨이퍼로부터 낱개로 분리된 다수의 웨이퍼 칩에 대해 아래의 각 공정이 동시에 진행됨을 유의해야 한다.
먼저, 도 2를 참조하면, 다수의 웨이퍼 칩(110)을 지지 프레임(90)의 표면(92)에 부착한다. 상기 지지 프레임(90)은 본 발명의 일 실시 예에 따른 웨이퍼 레벨 패키지를 제조하기 위한 모든 공정이 완료될 때까지 유지된다.
전술한 바와 같이, 종래의 웨이퍼 레벨 패키지 공정에서는, 몰딩재로 재구성된 웨이퍼가 금속 재질의 몰딩 프레임으로부터 분리된 상태에서 재배선층 공정(RDL processing) 및 범핑 공정(bumping processing)을 진행하기 때문에, 상기 몰딩재의 특성상 상기 공정들을 진행하는 과정에서 상기 몰딩재로 재구성된 웨이퍼의 휨 결함이 발생한다.
그러나 본 발명의 일 실시 예에서는, 도 2 내지 도 16의 모든 공정이 상기 지지 프레임(90) 상에서 진행하기 때문에, 상기 몰딩재로 재구성된 웨이퍼의 휨 결함을 개선할 수 있다.
상기 지지 프레임(90)으로서, 상기 몰딩 공정에서 사용하는 금속 재질의 몰딩 프레임을 이용할 수도 있겠지만, 본 발명의 일 실시 예에 따른 웨이퍼 레벨 패키지 공정에서는 몰딩 공정이 생략되기 때문에, 상기 금속 재질의 몰딩 프레임(또는 금속 재질의 캐리어)을 대체할 수 있는 적절한 지지 프레임이 요구된다.
본 발명의 일 실시 예에서는, 지지 프레임(90)으로서 실리콘 웨이퍼 또는 글래스 웨이퍼가 제시된다. 실리콘 웨이퍼 또는 글래스 웨이퍼는 종래의 몰딩재에 비해 상대적으로 휨 결함에 우수하다.
상기 웨이퍼로부터 낱개로 분리된 다수의 웨이퍼 칩(110)을 실리콘 웨이퍼 또는 글래스 웨이퍼와 같은 상기 지지 프레임(90)의 표면(92)에 부착하기 위해, 먼저, 다수의 웨이퍼 칩(110)은 일정간격으로 배열된다.
이렇게 배열된 각 웨이퍼 칩(110) 저면에는 다이 접착 필름(Die Attach Film: DAF) 테이프(117)를 도포되어, 상기 다이 접착 필름 테이프를 매개로 상기 다수의 웨이퍼 칩(110)이 상기 실리콘 웨이퍼(90)의 표면(92)에 부착된다.
다음으로, 도 3을 참조하면, 상기 지지 프레임(90)의 표면(92)과 상기 웨이퍼 칩(110)을 리패시베이션 물질(repassivation material)로 인캡슐레이션 하여 상기 리패시베이션층(120)을 형성한다. 상기 리패시베이션층(120)을 형성하는 방법으로, 코팅(coating) 또는 화학 기상 증착(chemical vapor deposition) 방법이 이용될 수 있다. 상기 리패시베이션층(120)는 적절한 두께로 형성되며, 두께는 코팅(coating) 또는 화학 기상 증착(chemical vapor deposition) 방법에서 규정하는 공정 변수에 따라 조절될 수 있다.
상기 리패시베이션층(120)은 폴리이미드(PolyImide, PI), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀 수지(phenolic resin), 에폭시(epoxy), 실리콘(silicone), 산화막(SiO2), 질화막(Si3N4) 및 이들의 조합일 수 있다.
다음으로, 도 4를 참조하면, 상기 리패시베이션층(120)의 내부를 관통하는 인터포즈 비아 홀(interposer via hole)(V1, V2)을 형성한다. 상기 인터포즈 비아 홀(V1, V2)은 노광 공정 및 현상 공정을 포함하는 포토 공정을 이용하여 형성될 수 있다.
상기 인터포즈 비아 홀(V1, V2)은 상기 제1 인터포즈 비아홀(V1)과 제2 인터포즈 비아홀(V2)을 포함한다. 상기 제1 인터포즈 비아홀(V1)은 상기 반도체 칩(111)의 측면(111c)으로부터 일정 간격을 두고, 상기 반도체 칩(111)의 측면(111c)을 인캡슐레이션 하는 상기 리패시베이션층(120)의 내부를 관통한다. 상기 제2 인터포즈 비아홀(v2)는 상기 반도체 칩(111)의 제2 면(111b) 상에 형성된 입출력 패드(113)를 노출하도록 제1 리패시베이션층(120)의 내부를 관통한다.
다음으로, 도 5를 참조하면, 상기 인터포즈 비아 홀(V1, V2)의 내부에 금속 또는 금속 포스트(metal post)와 같은 도전성 물질을 충진하여 상기 TEV(130: 130a, 130b)을 형성한다. 상기 인터포즈 비아 홀(123)의 내부에 상기 도전성 물질을 형성하는 방법으로는, 전해 도금 또는 무전해 도금 방법이 이용될 수 있다.
다음으로, 도 6을 참조하면, 상기 리패시베이션층(120) 상에 하부 금속 시드층(140')을 전면적으로 형성한다. 이때, 상기 하부 금속 시드층(140')은 상기 리패시베이션층(120)의 상부로 노출되는 상기 TEV(130)의 일단부와 전기적으로 연결된다.
다음으로, 도 7을 참조하면, 상기 하부 금속 시드층(140') 상에 제1 포토레지스트층(PR1)을 전면적으로 형성한 후, 상기 제1 포토레지스트층(PR1)의 노광 영역을 노광 공정 및 현상 공정을 이용하여 제거한다.
다음으로, 도 8을 참조하면, 상기 제1 포토레지스트층(PR1)의 노광 영역을 제거함에 따라 노출되는 상기 하부 금속 시드층(140') 상에 상기 하부 재배선층(150: 150a, 150b)을 형성한다. 여기서, 상기 하부 재배선층(150: 150a, 150b)을 형성하는 방법으로, 도금 방법이 이용될 수 있다.
다음으로, 도 9를 참조하면, 상기 하부 금속 시드층(140') 상의 상기 제1 포토레지스트층(PR1)을 제거한다. 상기 제1 포토레지스트층(PR1)을 제거하는 방법으로, 건식 또는 습식 식각 방법이 이용될 수 있다.
다음으로, 도 10을 참조하면, 상기 제1 포토레지스트층(PR1)의 제거에 따라 노출되는 상기 하부 금속 시드층(140')을 제거한다. 이때, 상기 금속 시드층(140')의 제거에 따라 상기 리패시베이션층(120)의 일부 표면이 노출된다. 상기 금속 시드층(140')을 제거하는 방법으로, 습식 또는 건식 식각이 이용될 수 있다. 여기서, 상기 하부 금속 시드층(140')을 식각하는 공정에서, 별도의 식각 마스크를 사용하지 않을 수도 있다. 이 경우, 상기 하부 금속 시드층(140') 상에 형성된 하부 재배선층(150)이 식각 마스크의 역할을 수행할 수 있다. 물론 상기 노출된 하부 금속 시드층(140')을 식각하는 동안, 상기 하부 재배선층(150) 또한 식각될 수도 있겠지만, 식각률을 적절히 조절함으로써, 상기 하부 재배선층(150)에 영향을 주지 않으면서, 상기 하부 금속 시드층(140')만을 식각할 수 있다.
이하, 용어와 층의 구분을 명확히 하기 위해, 상기 하부 금속 시드층(140')을 식각하는 공정에 의해 상기 하부 재배선층(150: 150a, 150b)의 하부에 남아있는 상기 하부 금속 시드층(140')을 "하부 재배선 시드층"라 하고, 그 참조 번호를 140'에서 140으로 변경한다.
다음으로, 도 11을 참조하면, 상기 하부 금속 시드층(140')의 제거에 따라 노출되는 상기 리패시베이션층(120)과 상기 하부 재배선층(150: 150a, 150b) 상에 상기 하부 리패시베이션층(160)을 형성한다. 상기 하부 리패시베이션층(160)은 균일한 높이로 형성된다. 다만, 상기 하부 리패시베이션층(160)은 상기 하부 재배선층(150: 150a, 150b)의 일부 영역이 노출되도록 형성된다. 상기 하부 리패시베이션층(160)을 형성하는 방법으로, 상기 노광 공정 및 상기 현상 공정을 포함하는 포토 공정이 이용될 수 있다.
다음으로, 도 12를 참조하면, 상기 하부 리패시베이션층(160) 상에 제2 포토레지스트층(PR2)을 형성한다. 상기 제2 포토레지스트층(PR2)은 상기 하부 리패시베이션층(160) 상에 균일한 높이로 형성된다. 다만, 상기 제2 포토레지스트층(PR2)은 상기 노출된 하부 재배선층(150)의 일부 영역에 대응하는 콘택홀(162)을 갖도록 형성된다. 따라서, 상기 콘택홀(162)에 의해 상기 재배선층(150: 150a, 150b)의 일부 영역이 상부로 노출된다. 상기 콘택홀(162)이 형성된 제2 포토레지스트층(PR2)을 형성하는 방법으로, 노광 공정 및 현상 공정을 포함하는 포토 공정이 이용될 수 있다.
다음으로, 도 13을 참조하면, 상기 콘택홀(162)의 내부에 상기 하부 UBM층(170: 170a, 170b)과 상기 하부 범프 물질(180)을 순차적으로 형성한다. 상기 하부 UBM층(170: 170a, 170b)과 상기 하부 범프 물질(180)를 형성하는 방법으로, 무전해 도금 또는 전해 도금 방법이 이용될 수 있다. 여기서, 전해 도금 방법을 이용하는 경우, 상기 하부 재배선층(150: 150a, 150b)과 상기 하부 UBM층(170: 170a, 170b) 사이에 추가로 UBM 시드층(미도시)이 형성될 수 있다. 상기 하부 범프 물질은 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더, 및 이들의 조합일 수 있다.
다음으로, 도 14를 참조하면, 상기 콘택홀(162)이 형성된 제2 포토레지스트층(PR2)을 제거한다. 상기 제2 포토레지스트층(PR2)을 제거하는 방법으로, 건식 또는 습식 식각이 이용될 수 있다. 상기 제2 포토레지스트(PR2)이 제거됨에 따라, 상기 하부 UBM층(170: 170a, 170b)의 상에는 상기 콘택홀(162)의 단면 프로파일과 유사한 단면 프로파일을 갖는 상기 범프 물질(180)만이 잔존하게 된다.
다음으로, 도 15를 참조하면, 리플로우(reflow) 및 플럭스 클리닝(flux cleaning) 공정을 진행하여 상기 범프 물질로부터 둥근 형상의 상기 하부 범프(180)를 형성한다. 이로서, 하부 구조가 형성된 웨이퍼 레벨 패키지가 완성된다.
다음으로, 도 16을 참조하면, 상기 하부 범프(180) 상에 DAF 테이프(210)를 도포한 후, 상기 DAF 테이프(210)를 매개로, 상기 하부 범프(180) 상에 지지 프레임(212)을 부착한다. 이후, 상기 하부 구조를 형성하는 과정에서 사용된 상기 지지 프레임(90)과 반도체 칩의 제1 면(111a) 상에 부착된 DAF 테이프(119)를 순차적으로 제거한다. 상기 지지 프레임(90)을 제거하는 방법으로, 백 그라인딩(back grinding)(192) 공정이 이용될 수 있고, 상기 DAF 테이프(119)는 UV 또는 열을 이용하여 제거할 수 있다. 이때, TSV(117)의 타단부가 상기 DAF 테이프(119)의 제거에 따라 상기 반도체 칩의 제2 면(111b) 상부로 노출된다.
다음으로, 도 17을 참조하면, 상기 지지 프레임(90) 및 상기 DAF 테이프(119)의 제거에 따라 노출되는 리패시베이션층(120)의 상면(120b)과 상기 반도체 칩(111)의 상면 상에 상기 상부 금속 시드층(214)을 전면적으로 형성한다. 이때, 상기 상부 금속 시드층(214)은 상기 리패시베이션층(120)의 상부로 노출되는 TEV(130: 130a, 130b)의 타단부와 상기 반도체 칩(111)의 상부로 노출되는 TSV(117)의 타단부와 각각 전기적으로 연결된다. 이후, 상기 상부 금속 시드층(214) 상에 제3 포토레지스트층(PR3)을 전면적으로 형성한 후, 상기 제3 포토레지스트층(PR3)의 노광 영역을 노광 공정 및 현상 공정을 이용하여 제거한다.
다음으로, 도 18을 참조하면, 상기 제3 포토레지스트층(PR3)의 노광 영역을 제거함에 따라 노출되는 상기 상부 금속 시드층(214) 상에 상기 상부 재배선층(216)을 형성한다. 여기서, 상부 재배선층(216)을 형성하는 방법은 도 8에서 설명한 방법과 동일하다.
다음으로, 도 19를 참조하면, 상기 상부 금속 시드층(214) 상의 상기 제3 포토레지스트층(PR3)을 제거한다. 상기 제3 포토레지스트층(PR3)을 제거하는 방법은 도 9에서 설명한 방법과 동일하다.
다음으로, 도 20을 참조하면, 상기 제3 포토레지스트층(PR3)의 제거에 따라 노출되는 상기 상부 금속 시드층(214)을 제거한다. 상기 노출된 상부 금속 시드층(214)을 제거하는 방법으로, 습식 또는 건식 식각이 이용될 수 있다.
이하, 용어와 층의 구분을 명확히 하기 위해, 상기 하부 금속 시드층(140')을 식각하는 공정에 의해 상기 상부 재배선층(216)의 하부에 남아있는 상기 상부 금속 시드층(214)을 "상부 재배선 시드층"라 하고, 그 참조 번호를 214에서 214'로 변경한다.
다음으로, 도 21을 참조하면, 상기 상부 금속 시드층(140')의 제거에 따라 노출되는 상기 리패시베이션층(120)과 상기 상부 재배선층(216) 상에 상기 상부 리패시베이션층(218)을 형성한다. 상기 상부 리패시베이션층(218)을 형성하는 방법은 도 11에서 설명한 방법과 동일하다.
다음으로, 도 22를 참조하면, 상기 상부 리패시베이션층(218) 상에 상기 상부 재배선층(216)을 상부로 노출시키는 콘택홀을 갖는 제4 포토레지스트층(PR4)을 형성한다. 상기 제4 포토레지스트층(PR4)을 형성하는 방법은 도 12에서 설명한 방법과 동일하다.
다음으로, 도 23을 참조하면, 도 13에서 설명한 방법과 동일한 방법을 이용하여 상기 콘택홀의 내부에 상기 상부 UBM층(220)과 상기 상부 범프 물질(222)을 순차적으로 형성한다.
다음으로, 도 24를 참조하면, 상기 콘택홀이 형성된 제4 포토레지스트층(PR4)을 제거한다.
다음으로, 도 25를 참조하면, 도 15에서 설명한 동일한 방법으로, 상기 상부 범프(222')를 형성한다.
다음으로, 도 26을 참조하면, 상기 지지 프레임(212) 상에서 진행하는 상부 구조를 형성하기 위한 모든 공정이 완료되면, 상기 지지 프레임(212)과 DAF 테이프(210)를 순차적으로 제거한다. 상기 지지 프레임(212)은 백 그라인딩(back grinding)(192) 공정을 이용하여 제거하고, 상기 DAF 테이프(210)는 UV 등을 조사하여 제거한다. 이후, 상부 구조와 하부 구조가 형성된 웨이퍼 레벨 패키지를 다이싱 라인(dicing line)(194)을 따라 낱개의 반도체 패키지로 싱귤레이션(singulate)하여, 도 1에 도시된 반도체 패키지(100)를 완성한다.
이상 설명한 바와 같이, 본 발명의 일 실시 예에 따른 웨이퍼 레벨 패키지의 제조 방법에 따르면, 실리콘 웨이퍼 또는 글래스 웨이퍼와 같은 지지 프레임 위에서 웨이퍼 레벨 패키지를 제조하기 위한 일련의 모든 공정을 진행하기 때문에, 몰딩 프레임으로부터 분리된 상태에서 몰딩재 기반의 웨이퍼 레벨 패키지를 제조하는 종래의 공정을 진행하는 동안에 발생하는 휨 결함(warpage defect)을 줄일 수 있다.
또한 상기 휨 결함을 개선함으로써, 포토 공정에서의 마스크 정확도(mask accuracy)를 향상시킬 수 있다. 또한 몰딩 공정이 생략되기 때문에, 전체 공정 시간을 단축할 수 있고, 몰드 프레임(혹은 캐리어)을 사용하지 않기 때문에 효율적인 공정 관리가 가능하다. 또한 다수의 웨이퍼 칩을 몰딩재 기반의 웨이퍼 레벨로 재구성하는 종래와는 달리, 다수의 웨이퍼 칩을 리패시베이션 물질로 재구성하고, 상기 리패시베이션 물질 내부에 관통 인캡슐레이션 전극을 형성함으로써, 다른 패키지 및 부품 소자를 적층할 수 있는 다양한 패키지 구조에 적용할 수 있다.
한편, 본 발명의 일 실시 예에 따른 웨이퍼 레벨 패키지의 제조 방법에서는, 무전해 또는 전해 도금 방식을 이용하여 상부 범프 및 하부 범프를 형성하는 범프 공정을 설명하고 있으나, 이에 한정하지 않고, 필러 형상의 범프를 형성하는 구리 필러 솔더 범프(Cu Pillar solder Bump: CPB) 공정, 볼 드롭 스텐실(ball drop stencil)을 이용한 볼 드랍(ball drop) 공정 또는 스크린 인쇄 공정을 이용해 상기 상부 범프와 하부 범프를 형성할 수도 있다.
이상에서 본 발명의 실시예들을 구체적으로 설명하였지만, 본 발명은 이에 한정되지 않고 다양한 변형 실시가 가능함은 물론이다. 즉, 본 발명의 반도체 패키지를 구성하는 구성부품의 수치나 재질 등을 다양하게 선택하여 사용할 수 있음은 물론이다.
Claims (12)
- 내부에 관통 실리콘 전극(Through Silicon Via: TSV)이 형성된 다수의 반도체 칩의 제1 면을 제1 지지 프레임에 부착하는 단계;
(A) 상기 다수의 반도체 칩을 웨이퍼 레벨로 재구성하기 위해, 상기 다수의 반도체 칩을 인캡슐레이션 하는 리패시베이션층(repassivation layer)을 형성하는 단계;
(B) 상기 리패시베이션층의 내부를 관통하는 제1 TEV(Through Encapsulation Via: TEV)와, 상기 리패시베이션층의 내부를 관통하여 상기 TSV의 일단부와 전기적으로 연결되는 제2 TEV을 포함하는 TEV를 형성하는 단계;
(C) 상기 리패시베이션층의 일면 상에 형성되고, 상기 TEV의 일단부와 전기적으로 연결되는 하부 재배선층을 형성하는 단계;
(D) 상기 하부 재배선층 상에 형성되고, 상기 하부 재배선층과 전기적으로 연결되는 하부 범프를 형성하는 단계;
상기 하부 범프 상에 다이 접착 필름을 도포한 후, 상기 제1 지지 프레임이 부착된 상태에서 상기 다이 접착 필름의 표면을 제2 지지 프레임에 부착하고, 상기 제1 지지 프레임을 백그라인딩 공정을 이용하여 제거하는 단계;
(E) 상기 리패시베이션층의 다른 일면 상에 형성되고, 상기 TEV의 타단부 및 상기 TSV의 타단부와 각각 전기적으로 연결되는 상부 재배선층을 형성하는 단계;
(F) 상기 상부 재배선층 상에 형성되고, 상기 상부 재배선층과 전기적으로 연결되는 상부 범프를 형성하는 단계; 및
상기 제2 지지 프레임을 백그라인딩 공정을 이용하여 제거하는 단계
를 포함하는 웨이퍼 레벨 패키지의 제조 방법. - 삭제
- 삭제
- 삭제
- 제1항에 있어서, 상기 제1 및 제2 지지 프레임은,
실리콘 웨이퍼 또는 글래스 웨이퍼임을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법. - 제1항에 있어서, 상기 (A) 단계에서, 상기 리패시베이션층의 물질은,
폴리이미드(PolyImide, PI), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀 수지(phenolic resin), 에폭시(epoxy), 실리콘(silicone), 산화막(SiO2), 질화막(Si3N4) 및 이들의 조합임을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법. - 제1항에 있어서, 상기 (B) 단계는,
포토 공정을 이용하여, 상기 반도체 칩의 측면을 인캡슐레이션 하는 상기 리패시베이션층의 내부를 관통하는 제1 인터포즈 비아 홀을 형성하고, 상기 반도체 칩의 제2 면 상에 형성된 입출력 패드가 노출되도록 상기 입출력 패드를 인캡슐레이션 하는 상기 리패시베이션층의 내부를 관통하는 제2 인터포즈 비아 홀을 형성하는 단계; 및
도금 공정으로 이용하여, 상기 제1 인터포즈 비아 홀의 내부에 도전성 물질을 형성하여 상기 제1 TEV를 형성하고, 상기 제2 인터포즈 비아홀의 내부에 상기 도전성 물질을 형성하여 상기 제2 TEV를 형성하는 단계
를 포함함을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법. - 제1항에 있어서, 상기 (C) 단계는,
상기 리패시베이션층 상의 일면에 형성되어, 상기 TEV의 일단부와 전기적으로 연결되는 하부 금속 시드층을 형성하는 단계;
상기 하부 금속 시드층 상의 전면에 포토레지스트층을 형성하는 단계;
상기 포토레지스트층의 노광 영역을 노광 공정 및 현상 공정을 이용하여 제거하는 단계;
상기 노광 영역의 제거에 따라 노출되는 상기 하부 금속 시드층 상에 도금 공정을 이용하여 상기 하부 재배선층을 형성하는 단계;
상기 하부 금속 시드층 상에 남아있는 상기 포토레지스트층을 제거하는 단계; 및
상기 포토레지스트층의 제거에 따라 노출되는 상기 하부 금속 시드층을 식각 공정을 이용하여 제거하는 단계
를 포함함을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법. - 제1항에 있어서, 상기 (D) 단계는,
상기 하부 재배선층의 일부 영역을 노출하는 하우 리패시베이션층을 형성하는 단계;
상기 하부 리패시베이션층 상에 상기 일부 영역에 대응하는 콘택홀이 형성된 포토레지스트층을 형성하는 단계;
상기 콘택홀 내부에 도금 공정을 이용하여 하부 범프 메탈층과 하부 범프 물질을 순차적으로 형성하는 단계;
상기 콘택홀이 형성된 포토레지스트층을 제거하는 단계; 및
리플로우 공정을 이용하여 상기 하부 범프 물질로부터 상기 하부 범프를 형성하는 단계
를 포함함을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법. - 제1항에 있어서, 상기 (E) 단계는,
상기 리패시베이션층의 다른 일면 상의 전면에 형성되어, 상기 TSV의 타단부 및 상기 TEV의 타단부와 각각 전기적으로 연결되는 상부 금속 시드층을 형성하는 단계;
상기 상부 금속 시드층 상의 전면에 포토레지스트층을 형성하는 단계;
상기 포토레지스트층의 노광 영역을 노광 공정 및 현상 공정을 이용하여 제거하는 단계;
상기 노광 영역의 제거에 따라 노출되는 상기 상부 금속 시드층 상에 도금 공정을 이용하여 상기 상부 재배선층을 형성하는 단계;
상기 상부 금속 시드층 상에 남아있는 상기 포토레지스트층을 제거하는 단계; 및
상기 포토레지스트층의 제거에 따라 노출되는 상기 상부 금속 시드층을 식각 공정을 이용하여 제거하는 단계
를 포함함을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법. - 제1항에 있어서, 상기 (D) 단계 및 상기 (F) 단계는,
필러 형상의 구리 필러 솔더 범프(Cu Pillar solder Bump: CPB) 공정, 볼 드롭 스텐실(ball drop stencil)을 이용한 볼 드랍(ball drop) 공정 또는 스크린 인쇄 공정을 이용하여 상기 하부 범프 및 상기 상부 범프를 각각 형성하는 단계임을 특징으로 하는 웨이퍼 레벨 패키지의 제조 방법. - 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150081408A KR101705331B1 (ko) | 2015-06-09 | 2015-06-09 | 반도체 패키지 및 웨이퍼 레벨 패키지의 제조 방법 |
| US14/799,875 US9905551B2 (en) | 2015-06-09 | 2015-07-15 | Method of manufacturing wafer level packaging including through encapsulation vias |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150081408A KR101705331B1 (ko) | 2015-06-09 | 2015-06-09 | 반도체 패키지 및 웨이퍼 레벨 패키지의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160144789A KR20160144789A (ko) | 2016-12-19 |
| KR101705331B1 true KR101705331B1 (ko) | 2017-02-22 |
Family
ID=57735531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150081408A KR101705331B1 (ko) | 2015-06-09 | 2015-06-09 | 반도체 패키지 및 웨이퍼 레벨 패키지의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101705331B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102594282B1 (ko) * | 2021-10-13 | 2023-10-26 | 주식회사 에스에프에이반도체 | Cis 반도체 패키지의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100949021B1 (ko) * | 2008-02-19 | 2010-03-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
| US20100237481A1 (en) * | 2009-03-20 | 2010-09-23 | Chi Heejo | Integrated circuit packaging system with dual sided connection and method of manufacture thereof |
| US8754514B2 (en) * | 2011-08-10 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip wafer level package |
| CN103890940B (zh) * | 2011-10-28 | 2017-03-01 | 英特尔公司 | 包括结合使用双镶嵌型方案制造的微细间距背侧金属再分布线的穿硅过孔的3d互连结构 |
-
2015
- 2015-06-09 KR KR1020150081408A patent/KR101705331B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160144789A (ko) | 2016-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11532577B2 (en) | Fan-out package and methods of forming thereof | |
| US10304817B2 (en) | Semiconductor device and method of forming build-up interconnect structures over a temporary substrate | |
| US11177142B2 (en) | Method for dicing integrated fan-out packages without seal rings | |
| US9905551B2 (en) | Method of manufacturing wafer level packaging including through encapsulation vias | |
| US8999756B2 (en) | Method and apparatus for semiconductor device fabrication using a reconstituted wafer | |
| US9922845B1 (en) | Semiconductor package and fabrication method thereof | |
| US8785299B2 (en) | Package with a fan-out structure and method of forming the same | |
| US8361842B2 (en) | Embedded wafer-level bonding approaches | |
| US9786514B2 (en) | Semiconductor package with sidewall-protected RDL interposer | |
| EP3293759A1 (en) | Semiconductor package and method for fabricating the same | |
| KR101690371B1 (ko) | 몰딩 화합물 내에 리세스들을 가진 집적 팬아웃 패키지 구조 | |
| US9704790B1 (en) | Method of fabricating a wafer level package | |
| US9620465B1 (en) | Dual-sided integrated fan-out package | |
| KR102459551B1 (ko) | Cowos 구조물 및 이의 형성 방법 | |
| WO2013055453A2 (en) | Copper stud bump wafer level package | |
| US9484316B2 (en) | Semiconductor devices and methods of forming thereof | |
| US9613895B1 (en) | Semiconductor package with double side molding | |
| KR101694932B1 (ko) | 반도체 패키지 및 웨이퍼 레벨 패키지의 제조 방법 | |
| US9576931B1 (en) | Method for fabricating wafer level package | |
| US20160293559A1 (en) | Semiconductor packages with pillar and bump structures | |
| KR101707172B1 (ko) | 웨이퍼 레벨 패키지의 제조 방법 | |
| KR101705331B1 (ko) | 반도체 패키지 및 웨이퍼 레벨 패키지의 제조 방법 | |
| WO2018194874A1 (en) | Methods and apparatus for semiconductor package processing | |
| KR102072994B1 (ko) | 사이드 몰딩을 이용한 반도체 패키지의 제조방법 | |
| KR101806141B1 (ko) | 적층형 반도체 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 4 |