KR101688718B1 - 광 소자의 단열을 제공하는 방법 및 장치 - Google Patents

광 소자의 단열을 제공하는 방법 및 장치 Download PDF

Info

Publication number
KR101688718B1
KR101688718B1 KR1020147036971A KR20147036971A KR101688718B1 KR 101688718 B1 KR101688718 B1 KR 101688718B1 KR 1020147036971 A KR1020147036971 A KR 1020147036971A KR 20147036971 A KR20147036971 A KR 20147036971A KR 101688718 B1 KR101688718 B1 KR 101688718B1
Authority
KR
South Korea
Prior art keywords
region
substrate
heating element
thermal conductivity
trench
Prior art date
Application number
KR1020147036971A
Other languages
English (en)
Other versions
KR20150018848A (ko
Inventor
로이 미드
거티 샌더
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20150018848A publication Critical patent/KR20150018848A/ko
Application granted granted Critical
Publication of KR101688718B1 publication Critical patent/KR101688718B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0147—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on thermo-optic effects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
    • G02F1/31—Digital deflection, i.e. optical switching
    • G02F1/313—Digital deflection, i.e. optical switching in an optical waveguide structure
    • G02F1/3132—Digital deflection, i.e. optical switching in an optical waveguide structure of directional coupler type
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
    • G02F1/31—Digital deflection, i.e. optical switching
    • G02F1/313—Digital deflection, i.e. optical switching in an optical waveguide structure
    • G02F1/3132—Digital deflection, i.e. optical switching in an optical waveguide structure of directional coupler type
    • G02F1/3133—Digital deflection, i.e. optical switching in an optical waveguide structure of directional coupler type the optical waveguides being made of semiconducting materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12038—Glass (SiO2 based materials)
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12135—Temperature control
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/15—Function characteristic involving resonance effects, e.g. resonantly enhanced interaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

기재된 실시예는 광 소자를 위한 단열 영역을 포함하는, 광 소자를 갖는 광 집적 회로 및 시스템을 포함한다. 이러한 회로 및 시스템을 제조하기 위한 방법이 또한 기재된다.

Description

광 소자의 단열을 제공하는 방법 및 장치{METHODS AND APPARATUS PROVIDING THERMAL ISOLATION OF PHOTONIC DEVICES}
기재되는 실시예들은 일반적으로 전자-광 소자(electronic-photonic device)의 분야에 관련되며 더 구체적으로 전자-광 소자의 단열과 관련된다.
광 전송(optical transmission)이 개별 집적 회로 다이 간 통신(인터-다이 연결(inter-die connection)이라고도 지칭됨), 및 동일 다이 상의 구성요소들 간 통신(인트라-다이 연결(intra-die connection)이라고도 지칭됨)을 위한 수단으로서 사용될 수 있다. 광 소자는 신호의 광 전송의 소싱, 제어, 및/또는 검출을 할 수 있는 한 종류의 소자이다.
용어 "실리콘 포토닉스(silicon photonics)"는 실리콘을 광 매체로서 사용하는 광 시스템의 연구 및 응용분야와 관련된다. 전기 흐름을 촉진하기 위해 실리콘을 사용하는 것 대신, 또는 이에 추가로, 실리콘이 광자 또는 빛의 흐름을 지향시키도록 사용될 수 있다. 실리콘은 약 1.1 마이크로미터 초과의 파장을 갖는 적외선 광에 투과적이다. 또한 실리콘은 약 3.5의 고 굴절률을 가진다. 이러한 고 굴절률에 의해 제공되는 광 밀폐는 수 백 나노미터에 불과한 횡단면 치수를 가질 수 있는 미세 광 도파로(microscopic optical waveguide)를 가능하게 함으로써, 실리콘, 가령, 상보적 금속 옥사이드 반도체(CMOS) 기법을 채용하는 현재의 나노-규모 반도체 기법과의 통합을 촉진시킨다. 따라서 기존 반도체 제조 기법을 이용해 실리콘 광 소자가 만들어질 수 있다. 덧붙여, 많은 전자 집적 회로에서 이미 실리콘이 기판으로서 사용되기 때문에, 하나의 단일 다이 상으로 집적된 광학 구성요소와 전자 구성요소 모두를 이용하는 하이브리드 소자를 생성하는 것이 가능하다.
전자 소자, 가령, 반도체 소자에 대한, 점점 수요가 늘어가는 통신 대역폭, 에너지 소비, 및 성능 표준에 응답하여, 광 소자가 광/전기 회로와 집적되어 일종의 전자-광 소자, 이른바 전자-광 집적 회로를 형성할 수 있다. 예를 들어, 반도체 산업에서, 광 소자가 다이 내 통신, 컴퓨터 보드의 복수의 다이 간 통신, 및 컴퓨터 보드 간 통신을 포함하는 다양한 적용예를 가진다.
광학 인터커넥트를 통한 인터-다이 통신에서, 회로 보드 상 다이 각각이 광-전자 송신기-수신기 회로와 인터페이싱될 수 있고, 이때, 두 다이가 하나의 광 도파로를 통해 동작 가능하게 연결된다. 마찬가지로, 인트라-다이 통신에서, 하나의 다이 내 구성요소들을 연결하기 위해, 가령, 집적된 광학 소스와 광 검출기 간에 광 도파로가 사용될 수 있다.
도 1은 종래의 광 멀티플렉싱 시스템(100)의 하나의 예시의 블록도를 도시한다. 상기 시스템(100)은 복수의 반송파 입력 소자(110a, 110b, 110c, 110d)(일반적으로 입력 소자(110)로 일컬어짐)를 포함하며, 이들 각각은, 예를 들어, 각자의 전송 파장에서 광 반송파를 생성하도록 구성되는 광 소스일 수 있다. 예를 들어, 각각의 입력 소자(110)는 간섭성 광원(coherent light source), 가령, 레이저(가령, 하이브리드 실리콘 레이저 또는 갈륨 아르세나이드 레이저), 또는 종래 기술에서 알려진 그 밖의 다른 적절한 광원을 포함할 수 있다.
각각의 입력 소자(110a-d)로부터의 광 반송파가 각자의 광 도파로(115a-d)를 따라 각자의 공진 반송파 변조기(120a-d)로 전송된다. 반송파 변조기(120a-d)는 각자의 입력 소자(110a-d)로부터 서로 다른 파장을 갖는 각자의 광 반송파를 수신하고, 자신이 수신한 상기 광 반송파 상의 데이터를 변조하도록 구성된다. 예를 들어, 반송파 변조기(120a-d)는 광 데이터 신호를 수신하고 변조된 광 데이터 신호를 출력하도록 구성된 광 변조기, 또는 전기 전도성 인터커넥트로부터 전기적 데이터 신호를 수신하여 변조된 광 데이터 신호를 출력하도록 구성된 전자-광 변조기일 수 있다. 반송파 변조기(120a-d) 각각으로부터의 변조된 광이, 광 멀티플렉서(optical multiplexer)(130)를 이용해, 조합되고 단일 전송 채널(가령, 광 도파로(140)) 상으로 전송된다. 멀티플렉싱된 광이 광 도파로(140)를 따라, 가령, 종점 소자에 의해 사용되기 전에 광이 역-멀티플렉싱(de-multiplex)되고 복조되는 광 전송을 검출하기 위한 하나 이상의 광 검출기(photonic detector)를 포함할 수 있는 종점(도시되지 않음)으로 전송된다.
고 굴절률 내부 코어와 저 굴절률 외부 클래딩 간의 경계부에서 광 반송파의 전자파의 내부 반사에 의해 광 도파로(115, 140)를 통한 광 반송파의 도파가 일어난다. 예를 들어, 광 도파로(115)의 내부 코어가 실리콘(Si) 또는 실리콘-함유 물질로 형성될 수 있고, 약 3.5의 굴절률을 가질 수 있다. 광 도파로(115)의 클래딩은 저 굴절률을 갖는 물질, 가령, 약 1.5의 굴절률을 갖는 SiO2 물질로 형성될 수 있다.
광 시스템 내 몇 개의 구성요소 및 구체적으로 공진 주파수에서 동작하는 구성요소는 온도 변화에 영향 받을 수 있다. 온도 변화가 (열 팽창으로 인한) 소자 치수 및 물질의 굴절률의 변화를 야기할 수 있다. 하나의 예를 들면, 하나 이상의 반송파 파장을 제공하는 광 레이저가 이의 온도를 변경시킴으로써 튜닝될 수 있다. 또 다른 예를 들면, 온도 변화가 공진 반송파 변조기(120)의 동작에 영향을 미칠 수 있다. 특정 변조기(120)의 공진 주파수는 이의 공진 구조물의 굴절률에 의해 부분적으로 제어되며, 이는 온도에 따라 변하며, 결국 변조기(120)의 공진 주파수의 편차를 야기할 수 있다. 따라서 특정 광 소자는 안정한 열적 환경(thermal environment)이 최적으로 수행될 것을 필요로 한다.
광 소자를 위한 안정한 열적 환경을 제공하기 위한 하나의 기법은 가령 전기 가열 소자를 통한 하나 이상의 광 소자의 능동 온도 제어를 포함한다. 도 2A는 실리콘 다이(230)의 일부분에 형성된 입력 소자(110)(가령, 레이저), 광 도파로(115), 및 공진 반송파 변조기(120)를 포함하는 광 소자의 평면도를 도시한다. 가열 소자(212)가 반송파 변조기(120)의 능동 온도 제어를 제공한다. 가열 소자(212)는, 예를 들어, 에너지(가령, 전기 에너지)를 수신하여 주변 광 소자로 열을 출력하도록 구성된 저항성 또는 유도성 요소, 가령, 폴리실리콘, 실리콘 또는 구리 요소일 수 있다. 도 2A에 도시된 바와 같이, 가열 소자(212)는, 변조기(120)를 부분적으로 둘러 쌈으로써 변조기(120)로 커스텀화되거나, 그 밖의 다른 임의의 형태를 갖고 다른 온도-감응성(temperature-sensitive) 광 소자와 반송파 변조기(120) 근방에 위치할 수 있다. 또 다른 실시예에서, 가열 소자(212)는 반송파 변조기(120)와 일체 구성될 수 있다.
도 2B는 실리콘 온 절연체(silicon on insulator)(SOI) 집적 회로 다이(230)의 일부분으로 형성된 광 소자의 단면도를 도시한다. 다이(230)는 입력 소자(110)(가령, 레이저), 광 도파로(115), 및 공진 반송파 변조기(120)를 포함한다. 다이(230)는, 예를 들어, 열 전도성 실리콘의 벌크 영역일 수 있는 기판(232)을 포함한다. 또한 SOI 구조물은 광 도파로(115)에 대한 하부 클래딩 층으로서 역할하는 절연 물질, 가령, SiO2로 구성된 절연체 영역(233)(매립 옥사이드 또는 "BOX" 영역이라고도 지칭됨)을 포함한다. 또한 다이(230)는, 소자 형성 층(235) 위에 형성된 가령, SiO2로 구성된 하부 층을 갖는 층간 유전체(interlevel dielectric)(ILD) 영역(236)을 포함할 수 있다. ILD 영역(236)의 하부 층이 광 도파로(115)에 대한 상부 클래딩 영역을 제공하고 ILD 영역(236)의 상부 층이 다이(230)의 다양한 위치에서, 가령, 소자 형성 영역(235) 위에 전기적 연결을 형성하기 위해 사용된다. 일반적으로, 광 소자, 가령, 입력 소자(110)(가령, 레이저), 광 도파로(115), 및 공진 반송파 변조기(120)뿐 아니라 가열 소자(212)까지 상기 기판(232) 위의 소자 형성 영역(235)에서 형성된다. 소자 형성 영역(235)은 실리콘 도파로 코어를 둘러 싸는 클래딩으로서 역할하도록 그리고 소자 형성 영역(235) 내에 형성된 소자에 대해 절연성 및 기계적 지지성 물질로서 역할하도록, 광 소자를 형성하기 위한 실리콘의 영역, 가령, 광 도파로(115)의 내부 코어 및 변조기(120)와, 클래딩 물질의 영역, 가령, SiO2를 상기 광 도파로(115)의 측부 상에서 포함할 수 있다. 그 밖의 다른 광 소자, 가령, 그 밖의 다른 광 도파로, 레이저, 필터, 또는 광 검출기가 상기 소자 형성 영역(235) 내에 형성될 수 있고, 가열 소자(212)를 이용해 능동 온도 제어의 대상이 될 수 있다.
도 2B를 참조하여, 가열 소자(212)는 소자 형성 영역(235) 내 하나 이상의 광 소자, 가령, 변조기(120)의 능동 온도 제어를 제공하지만, 모든 방향으로, 가령, 열 전도성 실리콘으로 형성된 기판(232) 내로, 그리고 ILD 영역(236) 내로 소산되는 열 q을 방출한다. 이는 폐열 플럭스(wasted heat flux) 및 덜 효율적인 가열 소자(212)를 야기한다. 덧붙여, 다이(230) 내 광 소자가 기판(232)에 열 연결되는 것이 일반적이며, 다이(230) 내 임의의 전역적 온도 변동이 광 소자에 영향을 미칠 수 있다.
따라서 광 소자의 효율성을 개선하고 더 안정한 동작을 제공하기 위해, 광 시스템에서 가열 소자 및 광 소자를 단열시키는 것이 바람직하다.
도 1은 종래의 광 시스템의 블록도를 도시한다.
도 2A 및 2B는 각각 다이 내 광 소자의 평면도 및 단면도를 도시한다.
도 3A-3E는 각각 본 명세서에 기재된 실시예에 따라, 단열 영역을 포함하는 다이의 평면도 및 단면도를 도시한다.
도 4A-4G는 본 명세서에 기재된 실시예에 따라 단열 영역을 포함하는 다이를 형성하기 위한 공정을 도시한다.
도 5는 본 명세서에 기재된 실시예에 따라 단열 영역을 포함하는 다이의 단면도를 도시한다.
도 6A-6E는 본 명세서에 기재된 실시예에 따라 단열 영역을 포함하는 다이의 평면도, 단면도, 및 3차원도를 도시한다.
도 7A-7E는 본 명세서에 기재된 실시예에 따라 단열 영역을 포함하는 다이를 형성하기 위한 공정을 도시한다.
도 8은 본 명세서에 기재된 실시예에 따라 프로세서 시스템을 도시한다.
다음의 상세한 설명에서 다양한 실시예가 참조된다. 이들 실시예는 해당 분야의 통상의 기술자가 이들을 실시하기에 충분하게 상세히 기재되어 있다. 그 밖의 다른 실시예가 채용될 수 있으며, 다양한 구조적, 논리적, 및 전기적 변경이 이뤄질 수 있음을 이해해야 한다. 덧붙여, 다양한 공정이 기재되는 경우, 달리 언급되지 않는 한, 공정의 단계들이 특정하게 기재된 바가 아닌 다른 순서로 일어날 수 있다.
본 명세서에 기재된 실시예는 광 소자 및 광 시스템에서의 열 소산을 제어하기 위한 단열 영역(thermal isolation region)을 포함하는 집적 회로를 포함한다. 예를 들어, 단열 영역은 하나 이상의 온도-감응성 광 구조물(temperature-sensitive photonic structure) 근방에 형성될 수 있다.
도 3A 및 3B는 하나의 실시예를 도시한다. 이들은 다이(330)의 일부분에 형성된 광 소자의 평면도 및 단면도를 도시한다. 도 3A에 도시된 바와 같이, 다이(330)는 광 시스템의 하나 이상의 온도 감응성 광 소자, 가령, 공진 반송파 변조기(320), 가령, 링 공진기 또는 디스크 공진기, 또는 그 밖의 다른 유형의 공진 변조기를 포함할 수 있다. 상기 반송파 변조기(320)는 전기적으로 연결된 인터커넥트, 가령, 전기 전도성 신호 라인으로부터 전기 데이터 신호를 수신하고 상기 수신된 데이터에 따라 인접한 광 도파로(315)에서의 반송파를 변조하도록 구성된 전기-광학 변조기일 수 있다. 대안적으로, 반송파 변조기(320)는 광 데이터 신호를, 가령, 또 다른 광 도파로로부터 수신하도록 구성된 광 변조기일 수 있다.
또한 다이(330)는 광 소자 중 하나 이상, 가령, 반송파 변조기(320)의 능동 온도 제어를 제공하는 하나 이상의 가열 소자(312)를 포함한다. 가열 소자(312)는 전기적으로 연결된 인터커넥트, 가령, 비아로부터 전기 에너지를 수신하여 열을 출력하도록 구성된 저항성 요소, 가령, 폴리실리콘, 실리콘, 또는 구리 요소일 수 있다. 반송파 변조기(320)와 가열 소자(312)가 도 3A에서 별개의 요소로서 도시되지만, 가열 소자(312)는 반송파 변조기(320)와 일체 구성될 수도 있음을 이해해야 한다.
또한 다이(330)는 온도 감응성 광 소자의 또 다른 예시이며 광 반송파를 출력하도록 구성된 반송파 입력 소자(310), 가령, 레이저를 포함한다. 또한 다이(330)는 반송파 변조기(320)에 의해 변조되는 광 반송파를 운반하도록 구성된 광 도파로(315)를 포함한다. 기재된 온도-감응성 광 소자, 구조물, 및 배열은 예시에 불과하며 이하의 실시예들은 임의의 공지된 온도-감응성 광 구조물, 가령, 온도-감응성 광 검출기, 광 도파로, 필터, 또는 그 밖의 다른 구조물과 관련하여 적용될 수 있음을 이해해야 한다.
도 3B에 도시된 바와 같이, 광 소자, 가령, 입력 소자(310), 광 도파로(315), 및 도파로 변조기(320)뿐 아니라 가열 소자(312)가 집적 회로로 형성될 수 있다. 다이(330)는 가령, 열 전도성 실리콘의 벌크 영역일 수 있는 기판(332)을 포함한다. 도 3B에 도시되어 있지는 않지만, 기판(332)은 선택사항으로서, 전기 절연성 물질, 가령, SiO2로 구성된 절연체 또는 "BOX" 영역(233)(도 2B)을 포함하여, 실리콘-온-절연체(silicon-on-insulator)(SOI) 기판을 제공할 수 있다. 광 소자, 가령, 입력 소자(310), 광 도파로(315), 및 도파로 변조기(320)가 기판(332)의 일부분 위에 소자 형성 영역(335) 내에 형성된다. 소자 형성 영역(335)은 소자 형성을 위한 실리콘 영역, 및 실리콘 내부 코어를 둘러 싸는 광 도파로(315)에 대한 클래딩으로서 기능하고, 광 소자들 중 하나 이상을 광학적으로 및/또는 전기적으로 절연하기 위해 클래딩 물질, 가령, SiO2을 포함할 수 있다. 또한 다이(330)는 예를 들어, SiO2를 최하위 층(즉, 소자 형성 영역(335)에 가장 가까운 층)으로서 갖는 하나 이상의 층간 유전체(interlevel dielectric)(ILD) 영역(336)을 더 포함한다.
도 3A 및 3B에서 도시된 바와 같이, 단열 영역(340)은 가열 소자(312)에 가까운 또는 인접하게 형성된다. 다이(330) 내에 저 열 전도율 물질의 영역을 형성함으로써 단열 영역(340)이 제공될 수 있다. 예를 들어, 도 3B에 도시된 바와 같이, 단열 영역(340)은 가열 소자(312) 아래에서 기판(332)의 영역 내 형성된 저 열전도율 물질을 포함할 수 있다. 단열 영역(340)은 가열 소자(312)로부터 열 전도성 기판(332)으로의 열의 소산을 방지한다. 단열 영역(340)은 가열 소자(312) 아래의 기판(332)의 영역을 넘어 다이(330) 내 하나 이상의 온도 감응성 광 소자 아래, 가령, 반송파 변조기(320) 아래의 영역 내부로 뻗어 있어서, 온도 감응성 광 소자를 기판(332)의 열 변화로부터 단열시킬 수 있다. 덧붙여, 하나 이상의 추가 단열 영역(341)이 다이(330) 내 온도-감응성 광 소자 아래의 기판(332)의 영역에서 형성되어, 온도 감응성 광 소자를 기판(332)의 열 변화로부터 단열시킬 수 있다. 예를 들어, 제 2 단열 영역(341)은 입력 소자(310) 아래의 기판(332)의 영역에서 형성될 수 있다.
단열 영역(340, 341)은, 예를 들어, 저 열전도율 물질, 가령, 기판(332)의 실리콘에 비해 낮은 유전 상수를 갖는 물질로 구성될 수 있다. 예를 들어, 일반적으로 다이(330)의 기판(332)을 형성하기 위해 사용되는 실리콘의 유전 상수 k는 약 11.7이고, SOI 기판의 절연체 영역(333)(도 4B), 소자 영역(335) 내 클래딩, 및/또는 ILD 영역(336)을 형성하기 위해 사용되는 SiO2의 유전 상수는 약 3.9이다. 이하에서 언급된 기법은 약 1.0 내지 3.8의 유전 상수 k를 갖는 저 열전도율 물질(340)을 제공할 수 있다. 또한 저 열전도율 물질(340)은 다이(330)에서 사용되는 실리콘보다 낮은 열전도율을 포함할 수 있다. 예를 들어, 저 열전도율 물질(340)은 약 .006 W/cm℃ 미만의 열전도율을 가질 수 있다.
단열 영역(340, 341)을 위한 저 열전도율 물질을 형성하기 위한 한 가지 기법이 실리콘 또는 SiO2의 영역에 도핑되는 물질보다 더 낮은 유전 상수 물질로 도핑하는 것이다. 실리콘 및 SiO2보다 더 낮은 유전 상수를 갖는 물질의 예시로는 불소와 탄소가 있다. 실리콘 및 SiO2에 이들 또는 그 밖의 다른 저 유전 상수로 도핑하는 것이 도핑되는 물질의 유전 상수를 낮추고, 따라서 상기 도핑되는 물질의 열전도율을 낮출 수 있다.
저 열전도율 물질을 형성하기 위한 또 다른 기법은 다공질 SiO2의 영역을 생성하는 것이다. SiO2를 증착하기 위한 특정 기법, 가령, 플라스마 보강 화학 기상 증착(plasma enhanced chemical vapor deposition)(PECVD)이 주변 공기 또는 그 밖의 다른 기체 물질로 채워진 공극(void) 또는 공극(pore)을 갖는 SiO2(다공질 SiO2라고 지칭됨)를 형성한다. 다공질 SiO2 내 공극들은 거의 1.0의 유전 상수를 가질 수 있어서, 비-다공질 SiO2보다 낮은 유전 상수를 갖는 다공질 SiO2를 도출한다. 또한, 열전도율을 추가로 감소시키기 위해, 다공질 SiO2는 저 유전 상수 도펀트(dopant), 가령, 불소 또는 탄소로 도핑될 수 있다.
저 열전도율 물질을 형성하기 위한 또 다른 기법은 스핀-온 증착 기법을 이용해 SiO2를 증착하는 것이다("스핀-온 SiO2"라고 지칭됨). 일반적으로 스핀-온 증착 기법은 물질, 가령, 포토레지스트를 증착하기 위해 실리콘 제조 공정에서 사용되며, 반면에 일반적으로 화학 기상 증착 같은 기법은 SiO2를 증착하기 위해 사용된다. 스핀-온 저 유전 상수 폴리머의 일부 예시가 폴리이미드, 폴리노보넨, 벤조시클로부텐, 및/또는 폴리테트라플루오로에틸렌(PTFE)을 포함한다. SiO2의 스핀-온 증착이 낮은 유전 상수 및 낮은 열전도율을 갖는 SiO2를 도출한다. 추가로, 열전도율을 추가로 낮추기 위해 스핀-온 증착 기법을 이용해 증착되는 SiO2가 저 유전 상수 도펀트, 가령, 불소 또는 탄소에 의해 도핑될 수 있다.
도 3C는 단열 영역(342)을 포함하는 다이(330)에서 형성되는 광 소자의 또 다른 실시예를 도시한다. 단열 영역(342)은 가열 소자(312), 입력 소자(310), 광 도파로(315), 및 반송파 변조기(320) 아래에 뻗어 있는 기판(332)의 영역에서 형성되는 저 열전도율 물질을 포함한다. 단열 영역(342)은 가열 소자(312)에 대한 기판(332)의 단열과 기판(332)의 온도 변동에 대한 입력 소자(310), 광 도파로(315) 및 공진 반송파 변조기(320)의 단열을 제공한다. 저 열전도율 물질을 증착하기 위한 그 밖의 다른 공지된 방법이 역시 사용될 수 있다.
저 열전도율 물질을 형성하기 위한 앞서 기재된 기법들 중 두 가지 이상이 조합되어 다이(330)에서 단열을 제공하기 위해 사용될 수 있다. 예를 들어, 도 3D는 다이(330)의 단면도를 도시하는데, 여기서, 제 1 단열 영역(344)이 가열 소자(312) 아래에서 형성되고 광 구조물(310, 315, 320) 중 하나 이상 아래에 뻗어 있다. 제 2 단열 영역(346)이 가열 소자(312) 아래에 국소화된 제 1 단열 영역(344) 내에 형성된다. 제 2 단열 영역(346)이 제 1 단열 영역(344)의 물질보다 낮은 열전도율을 가질 수 있다. 예를 들어, 제 1 단열 영역(344)은 스핀-온 증착 기법을 이용해 증착되는 다공질 SiO2 물질 또는 SiO2 물질로 구성될 수 있고, 저 열전도율을 제공하기 위해 제 2 단열 영역(346) 내 다공질 또는 스핀-온되는 물질에 불소 또는 탄소 도펀트가 도핑된다.
도 3E는 단열 영역을 포함하는 다이(330)에서 형성되는 광 소자의 또 다른 실시예를 도시한다. 다이(330)는 가열 소자(312)와 일체 구성되는 공진 반송파 변조기(320)를 포함한다. 도 3E에서, 소자 형성 영역(365)은 저 열전도율 물질을 포함한다. 예를 들어, 기판(332) 위에 실리콘 광 소자를 형성한 후, 소자 형성 영역(365)에 스핀-온 SiO2 또는 다공질 SiO2를 증착함으로써, 광 도파로(315)를 위한 외부 클래딩 및 다이(300) 내 그 밖의 다른 광 소자에 대한 절연 물질이 소자 형성 영역(365)에 제공될 수 있다. 대안적으로, 소자 형성 영역(365)을 형성하기 위해 사용되는 SiO2 물질의 영역의 일부분 또는 전부에 불소 또는 탄소가 도핑될 수 있다. 저 열전도율 물질을 갖는 소자 형성 영역(365)을 형성하는 것이 가열 소자(312)로부터의 열의 바람직하지 않은 소산을 감소시키고, 기판(332) 및/또는 층간 유전체(336)의 온도 변동으로부터 다이(330) 내 온도-감응성 광 소자를 단열시킨다.
추가로, 다이(330)는 실리콘-온-절연체(silicon-on-insulator) 기판을 제공하는 절연 영역(363)을 포함하며, 여기서 절연 영역(363)은 저 열전도율 물질을 갖도록 형성된다. 예를 들어, 절연 영역(363)은 스핀-온 SiO2 또는 다공질 SiO2로부터, 또는 불소 또는 탄소로 도핑된 SiO2로부터 형성될 수 있다. 저 열전도율 물질을 갖는 절연 영역(363)을 형성하는 것이 가열 소자(312)로부터의 열의 바람직하지 않은 소산을 추가로 감소시키고, 기판(332) 내 온도 변동으로부터 다이(330) 내 온도-감응성 광 소자를 단열시킨다.
도 4A-4E는 단열 영역을 포함하는 다이(330)의 실시예에 대한 제조 공정의 예시를 도시한다. 도 4A에서, 실리콘 기판(332)이 제공된다. 도 4B에서, 가령, 화학 기상 증착 또는 실리콘-온-절연체 다이를 제공하기 위한 그 밖의 다른 알려진 공정을 이용해 기판(332) 위에 SiO2를 열적으로 성장시키거나 증착함으로써, 선택사항적 절연체(333)가 실리콘 기판(332) 위에 형성될 수 있다. 또 다른 실시예에서, 도 4B에서의 절연체(333)의 일부분 또는 전부가 저 열전도율 물질로부터 형성된다. 예를 들어, 절연체(333)의 일부분 또는 전부가 다공질 SiO2를 형성하기 위한 플라스마 보강 화학 기상 증착(PECVD)을 이용해 형성되거나 스핀-온 증착 기법을 이용해 SiO2를 증착함으로써 형성될 수 있다. 또 다른 실시예에서, 절연체(333)는 생략될 수 있다.
도 4C에서 트렌치(351)가, 예를 들어, 에칭에 의해, 기판(332) 내에 형성되거나, 존재하는 경우, SOI 기판을 위해 절연체(333) 내부에 형성될 수 있다. 예를 들어, 건식 에칭 공정 또는 그 밖의 다른 알려진 에칭 기법을 이용해 트렌치(351)가 형성될 수 있다. 도 4D에서, 저 열전도율 물질의 층(355)이 기판(332) 위에 그리고 트렌치(351) 내부에 증착된다. 하나의 실시예에서, 저 열전도율 물질은 표준 기법, 가령, 화학 기상 증착을 이용해 증착되는 저 유전 상수 도펀트, 가령, 불소 또는 탄소로 도핑된 SiO2이다. 또 다른 실시예에서, 상기 저 열전도율 물질은 PECVD 기법을 이용해 증착되는 다공질 SiO2이다. 또 다른 실시예에서, 상기 저 열전도율 물질은 스핀-온 기법을 이용해 증착된 SiO2이다. 도 4E에서, 알려진 기법, 가령, 화학 또는 기계 연마를 이용해 단열 영역(340)을 남겨두면서 층(355)으로부터의 과량의 저 열전도율 물질이 기판(332)으로부터 제거된다.
도 4F에서, 광 소자, 가령, 입력 소자(310), 광 도파로(315), 반송파 변조기(320), 또는 그 밖의 다른 광 소자가 기판(332) 위에 형성된다. 가열 소자(312)가 단열 영역(340) 위에 형성된다.
도 4G에서, 형성된 광 소자(310, 315, 320)를 주위에 절연 및 클래딩 물질, 가령, SiO2를 증착함으로써 소자 형성 층(335)이 완성된다. 또 다른 실시예에서, 저 열전도율 물질, 가령, 도핑된 SiO2, 다공질 SiO2, 또는 스핀-온 SiO2가 절연 및 클래딩 물질로서 사용되어 소자 형성 영역을 완성할 수 있다. 그 후 또 다른 영역, 가령, ILD 영역(336)(도 3B)이 상기 소자 형성 영역(335) 위에 형성될 수 있다.
도 5는 온도 고립 영역을 포함하는 다이의 또 다른 실시예를 도시한다. 도 5에서, 얕은 트렌치 격리부(shallow trench isolation)(STI) 영역(350)이 가열 소자(312) 아래 기판(332)의 영역 내에 형성된다. 기존 CMOS 제조 공정에서, SiO2를 포함하는 STI 영역이 다이(330) 내 소자들을 전기적으로 격리하도록 사용된다. 도 5에 도시된 실시예에서, 저 열전도율 물질, 가령, 도핑된 SiO2, 다공질 SiO2, 스핀-온 SiO2, 또는 그 밖의 다른 저 열전도율 물질로 구성된 STI 영역(350)이 가열 소자(312) 아래의 기판(332) 영역 내에 형성된다. STI 영역(350)은 가열 소자(312)로부터 기판(332)을 단열하고, 가열 소자(312)로부터의 열의 가판(332)으로의 원치 않은 소산을 감소시킨다. 가열 소자(312) 아래 STI 영역(350)에 추가하거나 대신하여, 다이(330)가 하나 이상의 광 소자 아래의 기판(332)의 영역에, 가령, 입력 장치(310) 아래의 영역에 형성되는 STI 영역(352)를 포함하여, 기판(332) 내 열 변동으로부터 상기 광 소자를 단열시킬 수 있다. STI 영역(350, 352)은 저 열전도율 물질로부터 부분적으로 또는 실질적으로 완전히 형성될 수 있다.
도 6A-6E는 온도 감응성 광 소자 및 단열 영역을 포함하는 다이(430)의 추가 실시예를 도시한다. 도 6A-6E에 도시된 예시적 광 구조물이 입력 소자(410), 광 도파로(415), 및/또는 공진 반송파 변조기(420)를 포함하지만, 그 밖의 다른 임의의 광 구조물, 가령, 광 검출기 또는 광학 필터가 포함될 수 있음이 이해되어야 한다. 또한 다이(430)는 개별 가열 요소일 수 있는 하나 이상의 가열 소자(412)를 더 포함하거나 반송파 변조기(420)와 일체 구성될 수 있다. 다이(430)는 도 3A-3E와 관련하여 앞서 언급된 것과 유사한 물질로 형성될 수 있는 기판(432), 소자 형성 영역(435), 및 ILD 영역(436)을 포함한다. 명료성 때문에 도시되지는 않지만, 기판(432)은 선택사항으로서 SOI 기판을 제공하는 절연 영역(233)(도 2B)을 포함할 수 있다.
도 6A 및 6B에서, 가열 소자(412)와 인접 물질 간 열적 단절을 생성하기 위해 물리적 갭(gap)(440)을 형성함으로써 단열 영역이 제공된다. 실리콘 광 시스템에서 사용되는 온도 및 치수에서, 전도가 가장 효율적인 열 플럭스 메커니즘이다. 열적 단절은 갭을 횡단하는 열 전도를 방지하는 갭 또는 공극을 남기면서, 전도성 물질의 일부분을 제거하는 것과 관련된다. 또 다른 실시예에서, 갭(440)은 가열 소자(412) 아래 놓이는 SOI 기판의 절연 영역(233)(도 2A)의 일부분 내에 형성된다. 상기 갭(440)은 가열 소자(412) 아래의 기판(432)의 영역 내에 국소화되거나 하나 이상의 광 소자, 가령, 반송파 변조기(420) 아래의 기판(432)의 영역 내부로 뻗어 있어서 기판(432)의 열 변동으로부터 광 소자를 단열시킬 수 있다.
열적 단절이 열 q의 소산을 각자의 방향으로 급격하게 감소시키기 때문에, 비교적 작은 갭이 기판(432)의 단열을 위해 충분하다. 예를 들어 상기 갭이 열 전도를 방지하기에 충분한 한, 갭(440)은 수 나노미터 수준의 기판(432) 내 공기 갭일 수 있다.
도 6C에서 도시된 또 다른 실시예에서, 얕은 트렌치 격리부(shallow trench isolation)(STI) 영역(450) 내에서 갭(452)이 제공된다. 상기 STI 영역(450)은 전기 절연성 물질, 가령, SiO2 또는 그 밖의 다른 옥사이드로 구성될 수 있다. 갭(452)을 갖는 STI 영역(450)은 가열 소자(412)로부터의 열 q의 기판(432)으로의 소산을 상기 STI 영역(450)을 통해 감소시킨다. 대안적으로, STI 영역(450)은 도 5와 관련하여 앞서 언급된 바와 같이 저 열전도율 물질로 구성되어, 갭(452) 및 STI 영역(450)이 조합되어 가열 소자(412)에 대한 기판(432)의 단열을 제공한다.
도 6D에서 도시된 또 다른 실시예에서, 다이(430)는 복수의 측부 상에, 가령, 가열 소자(412)를 둘러 싸는 기판(432), 소자 형성 영역(435), 및 ILD 영역(436)의 일부분에, 가열 소자(412)를 둘러 싸는 갭(540)을 포함한다. 갭(540)은 가열 소자(412)에 의해 기판(432) 내로, 그리고 ILD 영역(436) 및 상기 소자 형성 영역(435)의 가열 소자(412)로부터의 능동 온도 제어를 수신하도록 의도된 것이 아닌 그 밖의 다른 인접한 부분 내로 소산되는 열을 감소시키기 위해 단열을 제공함으로써 더 효율적인 능동 온도 제어 및 감소된 전역 온도 플럭스를 가능하게 한다. 또한 갭(540)은 가열 소자(412)에 대한 (즉, ILD 영역(436) 내에 또는 위에 형성되는) 위에 놓이는 회로 및 (즉, 다이(430)의 인접한 부분 내) 이웃하는 회로의 단열을 개선함으로써, 위에 놓이는 회로 및 이웃하는 회로에 미치는 가열 소자(412)의 열 영향을 감소시킨다. 가열 소자(412)가 능동적으로 조절하려는 온도-감응성 광 구조물의 방향으로 열 q의 소산이 여전히 바람직하기 때문에, 갭(540)은 능동 온도 제어를 제공하는 중인 열 감응성 광 구조물, 가령, 반송파 변조기(420)의 방향으로 가열 소자(412)와 소자 형성 영역(435) 간 간격을 거의 또는 전혀 제공하지 않아야 한다.
도 6D에 도시된 바와 같이, 온도-감응성 광 소자들 중 하나 이상, 가령, 반송파 변조기(420) 아래의 기판(432) 영역에 개별 갭(542)을 형성함으로써 제 2 단열 영역이 제공될 수 있다. 제 2 단열 영역(542)은 기판(432)의 열적 변동으로부터 반송파 변조기(420)를 열적으로 격리한다.
도 6A-6D와 관련하여 앞서 기재된 실시예에서, 위에 위치하는 소자, 가령, 가열 소자(412)에 대한 기계적 지지를 제공하기 위해 충분한 물질이 남겨지도록 각각의 갭이 에칭될 수 있다. 앞서 기재된 바와 같이, 수 나노미터 수준의 갭이 둘러 싸는 물질의 단열을 제공하도록 충분할 수 있다. 덧붙여, 도 6E에 도시된 바와 같이, 전기 에너지를 가열 소자(412)에 제공하도록 사용되는 인터커넥트(551, 552)가 갭(540)을 둘러 싸는 소자 형성 영역(432) 및/또는 ILD 영역(436)의 물질 내부로 뻗어 있다. 가열 소자(412)의 실질적으로 모든 측부를 둘러 싸는 갭(540)에도 불과하고, 인터커넥트(551, 552)가 가열 소자(412)에 대한 기계적 지지를 제공한다. 마찬가지로, 전기 데이터 신호를 반송파 변조기(420)로 제공하도록 구성된 신호 라인(421, 422)이 소자 형성 영역(432) 및/또는 ILD 영역(436)의 물질 내부로 뻗어 있어서, 기판(432) 내 아래 놓이는 갭(542)에도 불구하고 반송파 변조기(420)에 대한 기계적 지지를 제공한다. 가열 소자(412), 반송파 변조기(420) 및 그 밖의 다른 광 소자가 미세 규모(microscopic scale)로 제작되기 때문에, 소자는 질량을 비교적 거의 갖지 않으며, 따라서 반송파 변조기(420)에 대한 가열 소자(412) 및 신호 라인(421, 422)에 대한 인터커넥트(551, 552)가 각자의 소자에 대한 기계적 지지를 제공할 수 있다. 일반적으로 그 밖의 다른 광 소자가 소자 형성 영역(432) 및/또는 ILD 영역(436)의 주변 물질 내부로 뻗어 있는 유사한 물리적 연결을 포함하여, 광 소자에 대한 기계적 지지를 제공할 수 있다.
도 7A-7E는 갭(440)을 포함하는 단열 영역을 형성하기 위한 공정을 도시한다. 도 7A-7E에서 도시된 실시예에서, 광 소자, 가령, 입력 소자(410), 광 도파로(415), 및 반송파 변조기(420), 및 가열 소자(412)를 포함하는 소자 형성 영역(435)의 형성을 완성한 후 기판(432)에서 에칭 공정을 수행함으로써 갭(440)이 기판(432) 내에 형성된다. 그러나 소자 형성 영역(435)에 광 소자(410, 415, 420) 및 가열 소자(412)를 형성하기 전에, 가령, 기판(432)을 제공한 후 진공 또는 에칭 공정을 수행함으로써, 갭(440)이 기판(432)에 또는 절연체 영역(233)(도 2A)에 형성될 수 있음이 이해되어야 한다.
도 7A에서, 광 소자, 가령, 입력 소자(410), 광 도파로(415), 반송파 변조기(420), 또는 그 밖의 다른 광 소자, 및 능동 온도 제어를 제공하기 위해 가열 소자(412)가 다이(430)의 소자 형성 영역(435)에 형성된다. 소자 형성 영역(435)을 완성하기 위해 물질, 가령, SiO2가 증착된다.
도 7B에서, 가열 소자(412)에 인접하지만 바로 위는 아닌 위치에서 소자 형성 영역(435)의 상부 표면에서 시작하는 개구부(448)가 형성된다. 개구부(448)가 소자 형성 영역(435)에 걸쳐 있고 예를 들어 반응성 이온 에칭 또는 그 밖의 다른 기법을 이용해 형성된다.
도 7C에서, 갭(440)은 개구부(448)를 통해, 가령, 가령, 에칭 유체가 개구부(448)를 통과하는 펄스 에칭 공정을 이용해, 또는 건식 에칭 공정을 통해 형성된다.
에칭 공정의 완료 후, 도 7D에서 도시된 바와 같이, 개구부(448)는 유전성 물질로 채워질 수 있다. 예를 들어, 화학 기상 증착 공정을 통해 개구부(448)가 SiO2로 채워질 수 있다. 대안적으로, 개구부(448)가 추가 공정 동안 개방 상태로 남겨질 수 있다.
도 7E에서, ILD 영역(436)이 소자 형성 영역(435) 및 개구부(448) 위에 형성된다. 소자 형성 영역(435) 위 ILD 영역(436)의 형성 후 도 7A-7E에 관련하여 기재된 공정이 수행될 수 있음이 이해되어야 한다.
도 7A-7E는 가열 소자(412) 아래의 기판(432) 영역에서의 갭(440)의 형성을 나타내지만, 도 7A-7E와 관련하여 기재된 기법이 다이(430) 내 임의의 바람직한 위치에서, 가령, 광 소자들 중 하나 이상 아래에서, 소자 형성 영역(435) 또는 ILD 영역(436) 내에, STI 영역 내에, 또는 도 6A-6E와 관련하여 기재된 다양한 위치에 갭(440)을 형성하도록 사용될 수 있음을 이해해야 한다.
앞서 기재된 단열 영역을 포함하는 다이가 집적 회로의 일부분으로서 구현될 수 있다. 대응하는 집적 회로가 통상적인 프로세서 시스템에서 사용될 수 있다. 예를 들어, 도 8은 도 3-7과 관련하여 기재된 단열 구조물 및 기법 중 하나 이상을 사용하는 프로세서 및/또는 메모리 소자를 포함하는 통상의 프로세서 시스템(700)을 도시한다.
예를 들어, 컴퓨터 시스템일 수 있는 프로세서 시스템(700)은 버스(750)를 통해 하나 이상의 입/출력 장치(780)와 통신하는 중앙 처리 장치(CPU)(760), 가령, 마이크로프로세서, 디지털 신호 프로세서, 또는 그 밖의 다른 프로그램 가능한 디지털 로직 소자를 포함한다. 또한 메모리 소자(770)는 버스(750)를 통해, 가령, 메모리 제어기를 통해, CPU(760)와 통신한다. 메모리 소자(770)는 예를 들어, RAM, 하드 드라이브, 플래시(FLASH) 드라이브 또는 이동식 메모리를 포함할 수 있다. 컴퓨터 시스템의 경우, 프로세서 시스템(700)은 버스(750)를 통해 CPU(760)와 통신하는 그 밖의 다른 주변 장치, 가령, 이동식 매체 장치를 포함할 수 있다. 일부 실시예에서, 메모리 소자(770)는 단일 집적 회로로서 CPU(760)와 조합될 수 있다. 본 명세서에 기재된 단열 구조물 및 기법을 구현하는 집적 회로가 CPU(760), 메모리 소자(770), 입/출력 소자(780) 중 하나 이상에서 또는 프로세서 시스템(700)의 그 밖의 다른 많은 양태와 함께, 광 소자, 전자 소자, 및 물질의 효율적이고 신뢰할만한 단열을 제공하도록 사용될 수 있다.
상기의 기재 및 도면은 본 명세서에 기재된 특징 및 이점을 얻는 트정 실시예를 설명하기 위해서만 고려된다. 특정 공정, 구성요소, 및 구조물에 대한 수정 및 치환이 이뤄질 수 있다. 예를 들어, 앞서 언급된 실시예와 관련하여 특정하게 기재된 바가 아닌 반도체 물질 및 메모리 요소의 적절한 유형이 사용될 수 있음이 이해되어야 한다. 따라서 본 발명의 실시예는 상기의 기재 및 도면에 의해 제한되는 것으로 간주되지 않을 것이며, 이하의 특허청구범위에 의해서만 제한된다.

Claims (47)

  1. 기판의 상부 표면 위에 형성된 온도-감응성 광 소자,
    상기 기판의 상기 상부 표면 내에 형성된 제1 트렌치,
    상기 기판의 일부에 의해 상기 제1 트렌치로부터 격리되어 있고 상기 기판의 상기 상부 표면 위에 형성된 도파로,
    상기 제1 트렌치 위에 형성된 가열 소자 - 상기 가열 소자는 온도-감응성 광 소자에 대한 온도 제어를 제공하도록 구성됨 - , 및
    상기 제1 트렌치 내에 형성된 단열 영역(thermal isolation region) - 상기 단열 영역은 상기 단열 영역의 방향에서 가열 소자로부터의 열의 기판 내부로의 소산(dissipation)을 감소시킴 -
    을 포함하는, 광 시스템.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 단열 영역은 상기 단열 영역이 형성된 상기 기판의 영역 내 물질보다 열 전도성이 낮은 저 열전도율 물질을 포함하는, 광 시스템.
  6. 제5항에 있어서, 상기 저 열전도율 물질은 상기 단열 영역이 형성된 상기 기판의 영역 내 물질의 유전 상수보다 낮은 유전 상수를 갖는, 광 시스템.
  7. 제5항에 있어서, 상기 저 열전도율 물질은 .006 W/cm℃ 미만의 열전도율을 갖는, 광 시스템.
  8. 제5항에 있어서, 상기 저 열전도율 물질은 실리콘 다이옥사이드보다 낮은 유전 상수를 갖는 도펀트로 도핑된 실리콘 다이옥사이드를 포함하는, 광 시스템.
  9. 제8항에 있어서, 상기 도펀트는 불소를 포함하는, 광 시스템.
  10. 제8항에 있어서, 상기 도펀트는 탄소를 포함하는, 광 시스템.
  11. 제5항에 있어서, 상기 저 열전도율 물질은 다공질 실리콘 다이옥사이드를 포함하는, 광 시스템.
  12. 제5항에 있어서, 상기 저 열전도율 물질은 스핀-온 증착된 실리콘 다이옥사이드를 포함하는, 광 시스템.
  13. 제5항에 있어서, 상기 저 열전도율 물질 내에 형성된 제 2 단열 영역을 더 포함하는, 광 시스템.
  14. 제5항에 있어서, 상기 단열 영역은 얕은 트렌치 격리(shallow trench isolation) 영역을 포함하는, 광 시스템.
  15. 삭제
  16. 제5항에 있어서, 상기 단열 영역은 가열 소자 주위에 형성되는 옥사이드를 포함하는, 광 시스템.
  17. 제1항에 있어서, 상기 단열 영역은 상기 가열 소자와 상기 가열 소자의 일부분에 인접한 물질 사이에 물리적 갭(gap)을 포함하는, 광 시스템.
  18. 제17항에 있어서, 상기 갭은 가열 소자와 상기 가열 소자 아래의 물질 사이에 있는, 광 시스템.
  19. 제17항에 있어서, 상기 갭은 상기 가열 소자와 상기 가열 소자의 복수의 측부 상의 물질 사이에 있는, 광 시스템.
  20. 제1항에 있어서, 상기 온도-감응성 광 소자는 반송파 변조기를 포함하는, 광 시스템.
  21. 제1항에 있어서, 상기 온도-감응성 광 소자는 레이저를 포함하는, 광 시스템.
  22. 집적 회로로서,
    상부 표면을 갖는 기판,
    상기 기판의 상기 상부 표면 내에 형성된 제1 트렌치,
    상기 기판의 상기 상부 표면 위의 소자 형성 영역,
    상기 소자 형성 영역 내에 형성된 제1 온도-감응성 광 소자,
    상기 기판의 일부에 의해 상기 제1 트렌치로부터 격리되고 상기 소자 형성 영역 내에 형성된 도파로,
    상기 제1 트렌치 위에 위치되어 있고 상기 제1 온도-감응성 광 소자를 가열하기 위해 상기 소자 형성 영역 내에 형성된 가열 소자, 및
    상기 가열 소자 아래의 기판의 영역 내에 형성된 제1 단열 영역 - 상기 제1 단열 영역은 상기 제1 트렌치 내에 위치되어 상기 기판의 상기 상부 표면 내에 제공되고, 또한 상기 제1 단열 영역은 가열 소자로부터의 열의 상기 기판 내로의 소산을 감소시킴 - 을 포함하는, 집적 회로.
  23. 제22항에 있어서, 상기 제1 트렌치 및 상기 제1 단열 영역은 상기 제1 온도-감응성 광 소자의 적어도 일부 및 상기 가열 소자 아래에서 형성되고, 상기 제1 단열 영역은 상기 도파로 아래에는 형성되지 않는, 집적 회로.
  24. 제22항에 있어서, 상기 제1 단열 영역은 상기 제1 트렌치 내에서 저 열전도율 물질을 포함하는, 집적 회로.
  25. 제24항에 있어서, 상기 저 열전도율 물질은 옥사이드보다 낮은 열전도율을 갖는 물질로 도핑된 옥사이드를 포함하는, 집적 회로.
  26. 제24항에 있어서, 상기 저 열전도율 물질은 다공질 실리콘 다이옥사이드를 포함하는, 집적 회로.
  27. 제24항에 있어서, 상기 저 열전도율 물질은 스핀-온 실리콘 다이옥사이드를 포함하는, 집적 회로.
  28. 제22항에 있어서, 상기 제1 단열 영역은 가열 소자와 기판 사이에 물리적 갭(gap)을 포함하는, 집적 회로.
  29. 제28항에 있어서, 상기 가열 소자는 상기 소자 형성 영역 내로 뻗어 있는 적어도 하나의 인터커넥트에 의해 기계적으로 지지되는, 집적 회로.
  30. 집적 회로를 형성하는 방법으로서, 상기 방법은
    상부 표면을 갖는 기판을 제공하는 단계,
    상기 기판의 상기 상부 표면 내에 제1 트렌치를 형성하는 단계,
    상기 기판 위에 온도-감응성 광 소자를 형성하는 단계,
    상기 기판 위에, 상기 기판의 일부에 의해 상기 제1 트렌치로부터 격리되는 도파로를 형성하는 단계,
    상기 기판 위에, 그리고 상기 제1 트렌치 위에 가열 소자를 형성하는 단계 - 상기 가열 소자는 광 소자 쪽으로의 열을 소산시키도록 구성됨 - , 및
    가열 소자 아래와 상기 제1 트렌치 내에 단열 영역을 형성하는 단계 - 상기 단열 영역은 상기 단열 영역의 방향에서 가열 소자로부터 기판으로의 열의 소산을 감소시킴 -
    를 포함하는, 집적 회로를 형성하는 방법.
  31. 제30항에 있어서, 상기 단열 영역을 형성하는 단계는 상기 단열 영역이 형성된 상기 기판의 영역 내 물질보다 열 전도성이 낮은 저 열전도율 물질의 영역을 형성하는 단계를 포함하는, 집적 회로를 형성하는 방법.
  32. 제31항에 있어서, 상기 저 열전도율 물질의 영역을 형성하는 단계는
    기판 내의 상기 제1 트렌치를 에칭하는 단계, 및
    상기 저 열전도율 물질을 상기 제1 트렌치 내에 증착하는 단계
    를 포함하는, 집적 회로를 형성하는 방법.
  33. 제32항에 있어서, 상기 저 열전도율 물질을 상기 제1 트렌치 내에 증착하는 단계는 실리콘 다이옥사이드를 상기 실리콘 다이옥사이드보다 낮은 유전 상수를 갖는 물질로 도핑하는 단계를 포함하는, 집적 회로를 형성하는 방법.
  34. 제32항에 있어서, 상기 저 열전도율 물질을 상기 제1 트렌치 내에 증착하는 단계는 다공질 실리콘 다이옥사이드를 증착하는 단계를 포함하는, 집적 회로를 형성하는 방법.
  35. 제32항에 있어서, 상기 저 열전도율 물질을 상기 제1 트렌치 내에 증착하는 단계는 스핀-온 증착을 이용해 실리콘 다이옥사이드를 증착하는 단계를 포함하는, 집적 회로를 형성하는 방법.
  36. 제31항에 있어서, 저 열전도율 물질의 영역을 형성하는 단계는 기판과 상기 가열 소자 사이에 절연 층을 형성하는 단계를 포함하는, 집적 회로를 형성하는 방법.
  37. 제36항에 있어서, 상기 절연 층은 옥사이드보다 낮은 열전도율을 갖는 물질로 도핑된 옥사이드를 포함하는, 집적 회로를 형성하는 방법.
  38. 제36항에 있어서, 상기 절연 층은 다공질 실리콘 다이옥사이드를 포함하는, 집적 회로를 형성하는 방법.
  39. 제36항에 있어서, 상기 절연 층은 스핀-온 실리콘 다이옥사이드를 포함하는, 집적 회로를 형성하는 방법.
  40. 제30항에 있어서, 단열 영역을 형성하는 단계는 가열 소자와 가열 소자의 일부분에 인접한 물질 사이에 물리적 갭을 형성하는 단계를 포함하는, 집적 회로를 형성하는 방법.
  41. 제40항에 있어서, 상기 갭은 기판 내에 형성되는, 집적 회로를 형성하는 방법.
  42. 삭제
  43. 제40항에 있어서, 갭을 형성하는 단계는 실리콘 에칭을 수행하여 가열 소자에 인접한 물질의 일부분을 제거하는 단계를 포함하는, 집적 회로를 형성하는 방법.
  44. 제40항에 있어서, 상기 갭을 형성하는 단계는 진공 공정(vacuum process)을 수행하여 상기 가열 소자에 인접한 물질의 일부분을 제거하는 단계를 포함하는, 집적 회로를 형성하는 방법.
  45. 제30항에 있어서, 상기 단열 영역은 가열 소자를 형성하기 전에 형성되는, 집적 회로를 형성하는 방법.
  46. 제30항에 있어서, 상기 단열 영역은 가열 소자를 형성한 후에 형성되는, 집적 회로를 형성하는 방법.
  47. 제46항에 있어서,
    상기 가열 소자 근방에 개구부를 형성하는 단계 - 상기 개구부는 상기 기판 내부로 뻗어 있음 - , 및
    상기 가열 소자 아래에 상기 단열 영역을 형성하는 단계
    를 더 포함하는, 집적 회로를 형성하는 방법.
KR1020147036971A 2012-06-15 2013-06-12 광 소자의 단열을 제공하는 방법 및 장치 KR101688718B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/524,446 2012-06-15
US13/524,446 US9310552B2 (en) 2012-06-15 2012-06-15 Methods and apparatus providing thermal isolation of photonic devices
PCT/US2013/045421 WO2013188542A1 (en) 2012-06-15 2013-06-12 Methods and apparatus providing thermal isolation of photonic devices

Publications (2)

Publication Number Publication Date
KR20150018848A KR20150018848A (ko) 2015-02-24
KR101688718B1 true KR101688718B1 (ko) 2016-12-21

Family

ID=48741526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147036971A KR101688718B1 (ko) 2012-06-15 2013-06-12 광 소자의 단열을 제공하는 방법 및 장치

Country Status (7)

Country Link
US (4) US9310552B2 (ko)
EP (1) EP2862014B1 (ko)
JP (1) JP6014756B2 (ko)
KR (1) KR101688718B1 (ko)
CN (1) CN104395797B (ko)
TW (1) TWI496252B (ko)
WO (1) WO2013188542A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060251785A1 (en) 2005-05-06 2006-11-09 Stefania Fraccon Method for cooking food using steam
US9310552B2 (en) 2012-06-15 2016-04-12 Micron Technology, Inc. Methods and apparatus providing thermal isolation of photonic devices
US9235065B1 (en) * 2014-01-09 2016-01-12 Sandia Corporation Thermally tuneable optical modulator adapted for differential signaling
US9513497B2 (en) 2014-02-05 2016-12-06 Aurrion, Inc. Opto-electronic modulator utilizing one or more heating elements
JP6667325B2 (ja) * 2016-03-11 2020-03-18 古河電気工業株式会社 半導体光素子
US11211305B2 (en) * 2016-04-01 2021-12-28 Texas Instruments Incorporated Apparatus and method to support thermal management of semiconductor-based components
US10861796B2 (en) 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
US10074639B2 (en) 2016-12-30 2018-09-11 Texas Instruments Incorporated Isolator integrated circuits with package structure cavity and fabrication methods
JP6869830B2 (ja) 2017-06-29 2021-05-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10775559B2 (en) * 2018-01-26 2020-09-15 Analog Photonics LLC Photonics fabrication process performance improvement
US10976542B2 (en) 2018-01-26 2021-04-13 Analog Photonics LLC Aberration correction of optical phased arrays
US10866359B2 (en) * 2018-01-30 2020-12-15 Huawei Technologies Co., Ltd. Apparatus and methods for accommodating manufacturing variance in optical photonic integrated circuits
WO2019215501A2 (en) * 2018-05-11 2019-11-14 Rockley Photonics Limited Optoelectronic device
CN109324368A (zh) * 2018-08-15 2019-02-12 桂林电子科技大学 一种基于等离子体波导的逻辑输出光源
US11042049B2 (en) * 2019-10-09 2021-06-22 Cisco Technology, Inc. Thermal isolation element
US11226506B2 (en) * 2020-03-17 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Heater structure with a gas-filled isolation structure to improve thermal efficiency in a modulator device
US11906784B2 (en) 2022-04-11 2024-02-20 Nokia Solutions And Networks Oy Turnable free space optical filters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000056278A (ja) * 1998-08-12 2000-02-25 Nippon Telegr & Teleph Corp <Ntt> 熱光学光変調器
JP2000206476A (ja) * 1999-01-18 2000-07-28 Kyocera Corp 温度制御型光導波路
JP2010512016A (ja) * 2006-12-05 2010-04-15 韓國電子通信研究院 平板型光導波路素子、該素子を含んだ波長可変光源、及びその光源を利用した波長分割多重化基盤の受動光加入者網

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4446101A1 (de) 1994-12-22 1996-07-04 Siemens Ag Thermo-optischer Schalter mit verringertem Leistungsbedarf
DE4445835C2 (de) * 1994-12-22 2000-01-13 Bosch Gmbh Robert Thermooptischer Schalter, insbesondere Richtkoppler, sowie Verfahren zu seiner Herstellung
US20050269666A1 (en) * 2004-06-07 2005-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuses as programmable data storage
AU2001291129A1 (en) 2000-09-22 2002-04-02 Ppg Industries Ohio, Inc. A process for forming a two-coat composite coating, the composite coating and chip resistant coating composition
AUPR174300A0 (en) 2000-11-28 2000-12-21 Redfern Integrated Optics Pty Ltd Thermo optical phase shifter with reduced power consumption
US6984581B2 (en) * 2000-12-21 2006-01-10 Intel Corporation Structural reinforcement of highly porous low k dielectric films by ILD posts
JP2002194164A (ja) 2000-12-27 2002-07-10 Daikin Ind Ltd 低誘電性の絶縁膜及びこれを使用した集積回路構造体
US6870979B2 (en) * 2002-10-09 2005-03-22 The Furukawa Electric Co., Ltd Optical circuit, method for manufacturing optical circuit, optical circuit device and method for controlling optical circuit device
US7034641B1 (en) 2002-11-27 2006-04-25 K2 Optronics, Inc. Substrate structure for photonic assemblies and the like having a low-thermal-conductivity dielectric layer on a high-thermal-conductivity substrate body
US6983086B2 (en) 2003-06-19 2006-01-03 Intel Corporation Thermally isolating optical devices
CN100430764C (zh) * 2005-11-18 2008-11-05 中国科学院半导体研究所 一种基于soi的光子晶体分束器及制法
EP1967876A4 (en) 2005-12-27 2013-04-17 Ibiden Co Ltd OPTICAL AND ELECTRICAL COMPOSITE WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME
JPWO2008111407A1 (ja) * 2007-03-09 2010-06-24 日本電気株式会社 熱光学位相シフタ
US7947609B2 (en) 2007-08-10 2011-05-24 Tokyo Electron Limited Method for etching low-k material using an oxide hard mask
WO2009051267A1 (ja) 2007-10-18 2009-04-23 Nec Corporation 波長可変光源
US7941014B1 (en) * 2008-04-09 2011-05-10 Sandia Corporation Optical waveguide device with an adiabatically-varying width
US7920770B2 (en) 2008-05-01 2011-04-05 Massachusetts Institute Of Technology Reduction of substrate optical leakage in integrated photonic circuits through localized substrate removal
US20110304412A1 (en) * 2010-06-10 2011-12-15 Hao Zhang Acoustic Wave Resonators and Methods of Manufacturing Same
US10115654B2 (en) 2010-06-18 2018-10-30 Palo Alto Research Center Incorporated Buried thermally conductive layers for heat extraction and shielding
CN101968577B (zh) * 2010-09-17 2012-09-05 四川马尔斯科技有限责任公司 基于平面集成光子学的光学可调滤波器的调谐方法
US8437585B2 (en) * 2010-12-07 2013-05-07 Intel Corporation Low-cost passive optical waveguide using Si substrate
CN102051022A (zh) 2010-12-09 2011-05-11 广东生益科技股份有限公司 环氧树脂组合物及使用其制作的半固化片与层压板
US9310552B2 (en) 2012-06-15 2016-04-12 Micron Technology, Inc. Methods and apparatus providing thermal isolation of photonic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000056278A (ja) * 1998-08-12 2000-02-25 Nippon Telegr & Teleph Corp <Ntt> 熱光学光変調器
JP2000206476A (ja) * 1999-01-18 2000-07-28 Kyocera Corp 温度制御型光導波路
JP2010512016A (ja) * 2006-12-05 2010-04-15 韓國電子通信研究院 平板型光導波路素子、該素子を含んだ波長可変光源、及びその光源を利用した波長分割多重化基盤の受動光加入者網

Also Published As

Publication number Publication date
JP2015519618A (ja) 2015-07-09
US20190013452A1 (en) 2019-01-10
CN104395797A (zh) 2015-03-04
EP2862014A1 (en) 2015-04-22
US10777722B2 (en) 2020-09-15
WO2013188542A1 (en) 2013-12-19
EP2862014B1 (en) 2017-01-11
TW201407727A (zh) 2014-02-16
TWI496252B (zh) 2015-08-11
US20200365787A1 (en) 2020-11-19
KR20150018848A (ko) 2015-02-24
US10090451B2 (en) 2018-10-02
US9310552B2 (en) 2016-04-12
US20160181495A1 (en) 2016-06-23
US20130336613A1 (en) 2013-12-19
JP6014756B2 (ja) 2016-10-25
US11217737B2 (en) 2022-01-04
CN104395797B (zh) 2018-08-24

Similar Documents

Publication Publication Date Title
KR101688718B1 (ko) 광 소자의 단열을 제공하는 방법 및 장치
US20180231714A1 (en) Optical coupling scheme
KR101634189B1 (ko) 열 분류기를 포함하는 실리콘-온-절연체 소자, 광 인터커넥트 및 열 전달 방법
US11762146B2 (en) Photonics fabrication process performance improvement
US10267989B2 (en) Prestructured substrate for the production of photonic components, associated photonic circuit and manufacturing method
US20170139132A1 (en) Silicon photonic chip with through vias
US8179935B2 (en) Tunable optical resonator
TWI480607B (zh) 電子／光子積體電路架構及其製造方法
CN105359014A (zh) 光子集成平台
US20150318665A1 (en) Thermal Shunt
Shubin et al. Integration, processing and performance of low power thermally tunable CMOS-SOI WDM resonators
KR20160087960A (ko) 전계흡수 광변조 소자 및 그 제조 방법
US8600201B2 (en) Optical device with enhanced mechanical strength
US10288813B2 (en) Construction of integrated mode transformers
CN114761848B (zh) 集成电子-光子器件、系统及其制造方法
US20220413213A1 (en) Silicon photonic integrated circuits on substrates with structured insulators
WO2024020060A1 (en) Cryogenic chip-on-chip assemblies with thermal isolation structures and methods of forming thereof
Shubin et al. Thermally tunable SOI CMOS photonics circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right