KR101687756B1 - Rf 신호의 선형성을 개선할 수 있는 능동 바이어스 회로를 채용하는 rf 증폭기 - Google Patents

Rf 신호의 선형성을 개선할 수 있는 능동 바이어스 회로를 채용하는 rf 증폭기 Download PDF

Info

Publication number
KR101687756B1
KR101687756B1 KR1020150114290A KR20150114290A KR101687756B1 KR 101687756 B1 KR101687756 B1 KR 101687756B1 KR 1020150114290 A KR1020150114290 A KR 1020150114290A KR 20150114290 A KR20150114290 A KR 20150114290A KR 101687756 B1 KR101687756 B1 KR 101687756B1
Authority
KR
South Korea
Prior art keywords
terminal
gate
amplifier
source
drain terminal
Prior art date
Application number
KR1020150114290A
Other languages
English (en)
Inventor
류근관
김용환
Original Assignee
주식회사 웨이브트랙
한밭대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 웨이브트랙, 한밭대학교 산학협력단 filed Critical 주식회사 웨이브트랙
Priority to KR1020150114290A priority Critical patent/KR101687756B1/ko
Application granted granted Critical
Publication of KR101687756B1 publication Critical patent/KR101687756B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

개시되는 RF 증폭기는, 제1 전계 효과 트랜지스터 - 제1 게이트 단자는 상기 RF 입력단 측에 연결되고, 제1 드레인 단자는 상기 RF 출력단 측에 연결되고, 제1 드레인 단자 측으로 상기 RF 증폭기의 동작 전압이 인가되며, 상기 제1 게이트 단자와 상기 제1 소스 단자 사이에는, 상기 제1 전계 효과 트랜지스터의 게이트-소스 전압을 조절하기 위한 제1 게이트-소스 전압 조절 저항과, 일단은 상기 제1 소스 단자와 연결되고 타단은 상기 제1 게이트-소스 전압 조절 저항과 연결됨과 동시에 접지되어 상기 RF 증폭기의 이득 조절 및 안정도 조절 기능을 수행하는, 이득/안정도 조절 인덕터가 연결됨 - 와, 안정도 및 주파수 응답 특성의 평탄도 향상을 위해, 상기 제1 게이트 단자와 상기 제1 드레인 단자 사이에 직렬 연결되는 부궤환 회로 - 상기 부궤환 회로는 하나의 커패시터와 하나의 저항의 직렬 연결로 구성됨 - 와, 능동 바이어스를 인가하기 위해 제2 드레인 단자가 제2 게이트 단자와 단락된 제2 전계 효과 트랜지스터 - 상기 제2 게이트 단자는 접지단 측에 연결되되 하나의 커패시터와 하나의 인덕터로 구성된 LC 직렬 공진 회로를 개재한 상태로 연결되고, 제2 소스 단자는 상기 제1 게이트 단자에 제2 게이트-소스 전압 조절 저항을 개재한 상태로 연결되며, 상기 제2 드레인 단자는 상기 제1 드레인 단자에 Q2 인가 전압 조절 저항을 개재한 상태로 연결됨 - 를 포함한다.

Description

RF 신호의 선형성을 개선할 수 있는 능동 바이어스 회로를 채용하는 RF 증폭기{RF AMPLIFIER EMPLOYING ACTIVE BIAS CIRCUIT CAPABLE OF ENHANCING LINEARITY OF RF SIGNAL}
본 발명은 RF 신호의 선형성을 개선할 수 있는 능동 바이어스 회로를 채용하는 RF 증폭기에 관한 것으로서, 더 구체적으로는 MMIC(Monolithic Microwave Integrated Circuit) 회로에 적용가능하며 RF 증폭기 MMIC의 선형 기능을 향상시킬 수 있는 간단하면서도 새로운 구조의 능동 바이어스 회로를 채용하는 RF 증폭기에 관한 것이다.
전통적인 증폭기 MMIC(Monolithic Microwave Integrated Circuit)는 도 1에 도시된 바와 같이 3 단자 패키지나 4핀 형태로 제작된다. 이런 형태의 패키지는 저가이면서 소형이며, 사용자가 손쉽게 사용할 수 있다는 점 때문에 달링턴 증폭기 MMIC나 RFIC 증폭기 소자 제조에 가장 많이 선호되어 왔다. 이러한 전통적인 3 단자 형태의 각각의 단자는 RF 신호 입력과 RF 신호 출력 그리고 기준 접지로 사용된다. 그러나, 이런 간단한 형태의 패키지 구조는 증폭기 MMIC 설계에 있어서 바이어스 인가 회로의 구현에 장애 요인으로 작용한다.
한편, 도 2는 전통적인 RF 증폭기 MMIC의 바이어스 회로의 구조를 보여준다. 이러한 전통적인 형태는 트랜지스터 동작을 위한 바이어스 인가를 위해 간단한 저항 분해 방법을 사용하게 된다. 또한, MMIC 밖에 저항을 삽입하여 IC 외부 사용 온도 변화에 따른 RF 성능 변화를 최소화하기 위한 목적으로 사용한다.
이러한 전통적인 구조에서의 인가 전압과 직렬로 연결된 삽입 저항(R_DC) 사용의 단점은 이와 같은 삽입 저항(R_DC)의 값이 커질수록 저항에 의한 전압 강하 값이 커지게 되어 결과적으로 증폭기 소자 자체에 인가되는 전압값이 줄어들게 된다.
결과적으로 삽입 저항(R_DC)에 의한 전압 강하로 인한 소자에 인가되는 전압의 감소 현상은 MMIC 입력단에 인가되는 증폭되어지는 RF 신호의 전류나 전압 스윙(swing)의 크기를 제한하게 된다. 이는 결과적으로 RF 출력 전력을 감소시키게 된다. 또한, 회로 구성에 추가적인 저항 사용이 요구될 뿐 아니라 사용자가 자신의 개발 목표 사양에 따라 저항값을 최적화시켜 주어야 하는 번거로움이 발생하게 된다. 삽입 저항(R_DC) 값을 최대화하여 소자의 온도에 따른 RF 성능 변화를 최소화시켜 주거나 저항값을 최소화하여 RF 출력 전력을 최대화시켜 주어 온도 안정도가 희생되어 RF 전력과 소자의 온도 안정도 사이에 트레이드-오프(Trade-off) 관계가 성립되는 단점을 갖게 된다.
대한민국 공개특허 10-2005-0066055(2005. 06. 30. 공개)
본 발명이 해결하고자 하는 과제는 증폭기의 동작 영역에서 IM3 성분의 발생이 억제되고 OIP3 성능이 향상되고, 출력 전력의 성능이 향상되면서도, 그 이외의 다른 RF 성능에는 어떠한 나쁜 변화도 가져 오지 않는, 액티브 바이어스 회로를 채용한 RF 증폭기를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 양상에 따른 RF 증폭기는, RF 입력단(RFin)과 RF 출력단(RFout) 사이에서 RF 신호를 증폭하기 위한 RF 증폭기로서, 제1 게이트 단자(N1), 제1 소스 단자(N2) 및 제1 드레인 단자(N3)를 가지며, RF 신호를 증폭하기 위한 제1 전계 효과 트랜지스터(Q1) - 상기 제1 게이트 단자(N1)는 상기 RF 입력단(RFin) 측에 연결되고, 상기 제1 드레인 단자(N3)는 상기 RF 출력단(RFout) 측에 연결되고, 상기 제1 드레인 단자(N3) 측으로 상기 RF 증폭기의 동작 전압(Vcc)이 인가되며, 상기 제1 게이트 단자(N1)와 상기 제1 소스 단자(N2) 사이에는, 상기 제1 전계 효과 트랜지스터(Q1)의 게이트-소스 전압을 조절하기 위한 제1 게이트-소스 전압 조절 저항(R3)과, 일단은 상기 제1 소스 단자(N2)와 연결되고 타단은 상기 제1 게이트-소스 전압 조절 저항(R3)과 연결됨과 동시에 접지되어 상기 RF 증폭기의 이득 조절 및 안정도 조절 기능을 수행하는, 이득/안정도 조절 인덕터(L2)가 연결됨 - 와, 안정도 및 주파수 응답 특성의 평탄도 향상을 위해, 상기 제1 게이트 단자(N1)와 상기 제1 드레인 단자(N3) 사이에 직렬 연결되는 부궤환 회로 - 상기 부궤환 회로는 하나의 커패시터(C3)와 하나의 저항(R4)의 직렬 연결로 구성됨 - 와, 제2 게이트 단자(N4), 제2 소스 단자(N5) 및 제2 드레인 단자(N6) - 능동 바이어스(active bias)를 인가하기 위해 상기 제2 드레인 단자(N6)는 상기 제2 게이트 단자(N4)와 단락됨 - 를 갖는, 제2 전계 효과 트랜지스터(Q2) - 상기 제2 게이트 단자(N4)는 접지단 측에 연결되되 하나의 커패시터(C4)와 하나의 인덕터(L3)로 구성된 LC 직렬 공진 회로를 개재한 상태로 연결되고, 상기 제2 소스 단자(N5)는 상기 제1 게이트 단자(N1)에 제2 게이트-소스 전압 조절 저항(R2)을 개재한 상태로 연결되며, 상기 제2 드레인 단자(N6)는 상기 제1 드레인 단자(N3)에 Q2 인가 전압 조절 저항(R1)을 개재한 상태로 연결됨 - ; 를 포함한다.
일 실시예에 따라, 상기 RF 증폭기는, 상기 제1 드레인 단자(N3)와 상기 RF 출력단(RFout) 사이에 연결되어 출력단 측의 직류 성분을 차단하기 위한 출력단 커패시터(C2)와, 상기 제1 게이트 단자(N1)와 상기 RF 입력단(RFin) 사이에 연결되어 입력단 측의 직류 성분을 차단하기 위한 입력단 커패시터(C5)를 더 포함한다.
일 실시예에 따라, 상기 RF 증폭기는, 상기 RF 증폭기의 동작 전압(Vcc)의 인가시 유입되는 노이즈를 방지하기 위해, 동작 전압단과 제1 드레인 단자(N3) 사이에 병렬 연결되는 바이패스 커패시터(C1)와, 동작 전압단과 제1 드레인 단자(N3) 사이에 직렬 연결되는 노이즈 방지용 인덕터(L1)를 더 포함한다.
본 발명의 다른 양상에 따른 RF 증폭기는, RF 입력단(RFin)과 RF 출력단(RFout) - 상기 RF 입력단의 후단 및 상기 RF 출력단의 전단 각각에는 직류 성분 차단을 위한 커패시터(C5, C2)가 연결됨 - 사이에서 RF 신호를 증폭하기 위한 RF 증폭기로서, 제1 게이트 단자(N1), 제1 소스 단자(N2) 및 제1 드레인 단자(N3)를 가지며, RF 신호를 증폭하기 위한 제1 전계 효과 트랜지스터(Q1) - 상기 제1 게이트 단자(N1)는 상기 RF 입력단(RFin) 측에 연결되고, 상기 제1 드레인 단자(N3)는 상기 RF 출력단(RFout) 측에 연결되고, 상기 제1 드레인 단자(N3) 측으로 상기 RF 증폭기의 동작 전압(Vcc)이 인가되며, 상기 제1 소스 단자(N2)는 접지됨 - 와, 안정도 및 주파수 응답 특성의 평탄도 향상을 위해, 상기 제1 게이트 단자(N1)와 상기 제1 드레인 단자(N3) 사이에 직렬 연결되는 부궤환 회로와, 제2 게이트 단자(N4), 제2 소스 단자(N5) 및 제2 드레인 단자(N6) - 능동 바이어스(active bias)를 인가하기 위해 상기 제2 드레인 단자(N6)는 상기 제2 게이트 단자(N4)와 단락됨 - 를 갖는, 제2 전계 효과 트랜지스터(Q2) - 상기 제2 게이트 단자(N4)는 접지단 측에 연결되고, 상기 제2 소스 단자(N5)는 상기 제1 게이트 단자(N1)에 제2 게이트-소스 전압 조절 저항(R2)을 개재한 상태로 연결되며, 상기 제2 드레인 단자(N6)는 상기 제1 드레인 단자(N3)에 Q2 인가 전압 조절 저항(R1)을 개재한 상태로 연결됨 - 를 포함한다.
일 실시예에 따라, 상기 RF 증폭기는, 상기 제2 게이트 단자(N4)와 접지단 사이에 연결되어 IPO3 성능을 개선하기 위해, 하나의 커패시터(C4)와 하나의 인덕터(L3)로 구성된 LC 직렬 공진 회로를 더 포함한다.
본 발명은 액티브 바이어스 회로를 채용한 RF 증폭기를 제공함으로써, 증폭기의 동작 영역에서 IM3 성분의 발생이 억제되고 OIP3 성능이 향상되는 효과를 갖는다. 뿐만 아니라, 본 발명은 출력 전력의 성능이 향상되면서도, 그 이외의 다른 RF 성능에는 어떠한 나쁜 변화도 가져 오지 않는 효과를 갖는다.
도 1은 일반적인 3단자 RF 신호 증폭기 MMIC 블록도이다.
도 2는 종래 널리 사용되고 있는 저항 바이어스 구조의 RF 증폭기 MMIC 회로도이다.
도 3은 본 발명의 일 실시예에 따른 액티브 바이어스 회로를 채용한 RF 증폭기의 MMIC 회로도이다.
도 4는 종래의 일반적인 RF 증폭기(예, 도 2)의 회로의 이득 및 정합특성(I/ORL)을 보여주는 그래프로서, 2포트 네트워크에서의 S 파라미터(S21, S11, S22, S12) 별로 X축을 주파수(Freq), Y축을 이득 또는 손실 크기(dB)로 나타낸 그래프이다.
도 5는 종래의 RF 증폭기(예, 도 2)에서 RF 입력단(RFin)의 파워(Pin) 크기에 따라 트랜지스터(Q1)에서 발생한 3차 인터모듈레이션(IM3) 주파수 성분을 dBc(데시벨 캐리어)로 나타낸 그래프이다.
도 6은 종래의 RF 증폭기(예, 도 2)에서 RF 입력단(RFin)의 파워(Pin) 크기에 따른 RF 증폭기의 선형 성능의 기준인 OIP3(3차 출력 인터셉트 포인트)의 변화를 나타낸 그래프이다.
도 7은 도 3에 도시한 본 발명의 일 실시예에 따른 액티브 바이어스 회로를 채용한 RF 증폭기의 회로의 이득 및 정합특성(I/ORL)을 보여주는 그래프로서, 2포트 네트워크에서의 S 파라미터(S21, S11, S22, S12) 별로 X축을 주파수(Freq), Y축을 이득 또는 손실 크기(dB)로 나타낸 그래프로서, 도 4와 비교하기 위한 그래프이다.
도 8은 도 3에 도시한 본 발명의 일 실시예에 따른 액티브 바이어스 회로를 채용한 RF 증폭기의 주파수에 따른 노이즈 특성(Noise Figure)을 나타낸 그래프이다.
도 9는 도 3에 도시한 본 발명의 일 실시예에 따른 액티브 바이어스 회로를 채용한 RF 증폭기의 3차 인터모듈레이션(IM3) 주파수 성분을 dBc(데시벨 캐리어)로 나타낸 그래프로서, 도 5와 비교하기 위한 그래프이다.
도 10은 도 3에 도시한 본 발명의 일 실시예에 따른 액티브 바이어스 회로를 채용한 RF 증폭기에서 RF 입력단(RFin)의 파워(Pin) 크기에 따른 RF 증폭기의 선형 성능의 기준인 OIP3(3차 출력 인터셉트 포인트)의 변화를 나타낸 그래프로서, 도 6과 비교하기 위한 그래프이다.
도 11은 도 6의 그래프와 도 10의 그래프를 비교하기 위해 동시에 나타낸 그래프이다.
이하에서는 본 발명의 바람직한 실시예들을 첨부된 도면들을 참조하여 설명한다. 첨부된 도면들에서 세부 구성요소들은 당해 기술 분야에서 통상의 지식을 가진 자가 본 발명에 대한 이해를 쉽게 할 수 있도록 간략화되고 예시된 것임에 유의하여야 할 것이다.
도 3은 본 발명의 일 실시예에 따른 액티브 바이어스 회로를 채용한 RF 증폭기의 MMIC 회로도이고, 도 4는 본 발명과 비교하기 위해, 종래의 일반적인 RF 증폭기(예, 도 2)의 회로의 이득 및 정합특성(I/ORL)을 보여주는 그래프로서, 2포트 네트워크에서의 S 파라미터(S21, S11, S22, S12) 별로 X축을 주파수(Freq), Y축을 이득 또는 손실 크기(dB)로 나타낸 그래프이고, 도 5는 본 발명과 비교하기 위해, 종래의 RF 증폭기(예, 도 2)에서 RF 입력단(RFin)의 파워(Pin) 크기에 따라 트랜지스터(Q1)에서 발생한 3차 인터모듈레이션(IM3) 주파수 성분을 dBc(데시벨 캐리어)로 나타낸 그래프이고, 도 6은 본 발명과 비교하기 위해, 종래의 RF 증폭기(예, 도 2)에서 RF 입력단(RFin)의 파워(Pin) 크기에 따른 RF 증폭기의 선형 성능의 기준인 OIP3(3차 출력 인터셉트 포인트)의 변화를 나타낸 그래프이다. 그리고, 도 7은 도 3에 도시한 본 발명의 일 실시예에 따른 액티브 바이어스 회로를 채용한 RF 증폭기의 회로의 이득 및 정합특성(I/ORL)을 보여주는 그래프로서, 2포트 네트워크에서의 S 파라미터(S21, S11, S22, S12) 별로 X축을 주파수(Freq), Y축을 이득 또는 손실 크기(dB)로 나타낸 그래프로서, 도 4와 비교하기 위한 그래프이고, 도 8은 도 3에 도시한 본 발명의 일 실시예에 따른 액티브 바이어스 회로를 채용한 RF 증폭기의 주파수에 따른 노이즈 특성(Noise Figure)을 나타낸 그래프이고, 도 9는 도 3에 도시한 본 발명의 일 실시예에 따른 액티브 바이어스 회로를 채용한 RF 증폭기의 3차 인터모듈레이션(IM3) 주파수 성분을 dBc(데시벨 캐리어)로 나타낸 그래프로서, 도 5와 비교하기 위한 그래프이고, 도 10은 도 3에 도시한 본 발명의 일 실시예에 따른 액티브 바이어스 회로를 채용한 RF 증폭기에서 RF 입력단(RFin)의 파워(Pin) 크기에 따른 RF 증폭기의 선형 성능의 기준인 OIP3(3차 출력 인터셉트 포인트)의 변화를 나타낸 그래프로서, 도 6과 비교하기 위한 그래프이다.
먼저, 도 3을 참조하면, 본 발명에 따라 능동 바이어스 회로를 채용하는 RF 증폭기는, RF 입력단(RFin)과 RF 출력단(RFout) 사이에서 RF 신호를 증폭하기 위한 RF 증폭기로서, 크게 제1 전계 효과 트랜지스터(Q1), 제2 전계 효과 트랜지스터(Q2) 및 부궤환회로(Negative Feedback)(C3, R4)를 포함한다.
제1 전계 효과 트랜지스터(Q1)는 제1 게이트 단자(N1), 제1 소스 단자(N2) 및 제1 드레인 단자(N3)를 가지며, RF 신호를 증폭시키는 역할을 수행한다. 제1 게이트 단자(N1)는 RF 입력단(RFin) 측에 연결되고, 상기 제1 드레인 단자(N3)는 상기 RF 출력단(RFout) 측에 연결되고, 상기 제1 드레인 단자(N3) 측으로 상기 RF 증폭기의 동작 전압(Vcc)이 인가되며, 상기 제1 게이트 단자(N1)와 상기 제1 소스 단자(N2) 사이에는, 상기 제1 전계 효과 트랜지스터(Q1)의 게이트-소스 전압을 조절하기 위한 제1 게이트-소스 전압 조절 저항(R3)과, 일단은 상기 제1 소스 단자(N2)와 연결되고 타단은 상기 제1 게이트-소스 전압 조절 저항(R3)과 연결됨과 동시에 접지되어 상기 RF 증폭기의 이득 조절 및 안정도 조절 기능을 수행하는, 이득/안정도 조절 인덕터(L2)가 연결된다. 물론 도 3에 도시된 바와 같이, 제1 전계 효과 트랜지스터(Q1)의 제1 게이트 단자(N1)와 RF 입력단(RFin) 사이에는 입력단 측의 직류 성분을 차단(DC block)하기 위한 입력단 커패시터(C5)가 더 연결될 수 있다. 또한, 제1 전계 효과 트랜지스터(Q1)의 제1 드레인 단자(N3)와 RF 출력단(RFout) 사이에는 출력단 측의 직류 성분을 차단하기 위한 출력단 커패시터(C2)가 더 연결될 수 있다.
부궤환 회로(C3, R4)는 안정도 및 주파수 응답 특성의 평탄도 향상을 위해, 상기 제1 게이트 단자(N1)와 상기 제1 드레인 단자(N3) 사이에 직렬 연결되는데, 도시된 바와 같이, 예를 들어, 하나의 커패시터(C3)와 하나의 저항(R4)의 직렬 연결로 구성될 수 있다.
제2 전계 효과 트랜지스터(Q2)는, 제2 게이트 단자(N4), 제2 소스 단자(N5) 및 제2 드레인 단자(N6)를 포함한다. 능동 바이어스(active bias)를 인가하기 위해 제2 드레인 단자(N6)와 제2 게이트 단자(N4)를 단락(short)시키는 형태로 사용된다. 제2 게이트 단자(N4)는 접지단 측에 연결되되 하나의 커패시터(C4)와 하나의 인덕터(L3)로 구성된 LC 직렬 공진 회로를 개재한 상태로 연결되고, 상기 제2 소스 단자(N5)는 상기 제1 게이트 단자(N1)에 제2 게이트-소스 전압 조절 저항(R2)을 개재한 상태로 연결되며, 상기 제2 드레인 단자(N6)는 상기 제1 드레인 단자(N3)에 Q2 인가 전압 조절 저항(R1)을 개재한 상태로 연결된다.
나아가, 도 3에 도시된 바와 같이, 상기 RF 증폭기는, RF 증폭기의 동작 전압(Vcc)의 인가시 유입되는 노이즈를 방지하기 위해, 동작 전압단(Vcc)과 제1 드레인 단자(N3) 사이에 병렬 연결되는 바이패스 커패시터(C1)와, 동작 전압단과 제1 드레인 단자(N3) 사이에 직렬 연결되는 노이즈 방지용 인덕터(L1)를 더 포함한다. 상기 노이즈 방지용 인덕터(L1)는 RF 주파수 신호에 따라 임피던스 역할을 하므로 RF 초크(Choke) 인덕터로 일컬어진다.
부연 설명하자면, 본 발명에 따른 RF 증폭기는, RF 신호가 인가되는 RF 입력단(RFin)과 RF 출력단(Rout)이 있으며, 바이어스 인가를 위한 전압 공급(Vcc)과 함께 RF 주파수 신호에 따른 임피던스 성분 역할을 하는 RF 초크 인덕터(L1)를 포함하고 있다. 제1 전계 효과 트랜지스터(Q1)은 RF 증폭기를 구성하기 위해 사용되었으며, 제2 전계 효과 트랜지스터(Q2)는 RF 증폭기 MMIC에 능동 바이어스를 인가하기 위한 트랜지스터로 사용되고 있다.
커패시터 C3와 저항 R4는 증폭기의 안정도 및 주파수 응답 특성의 평탄도 향상을 위해 사용되는 부궤환(Negative feedback) 회로 역할을 한다. 저항 R1, R2, R3는 RF 증폭기에 인가되는 전압을 제어하기 위해 사용된다. 저항 각각의 역할을 살펴보면, R1은 전계 효과 트랜지스터 Q2에 인가되는 전압을 조절하며, R2와 함께 드레인-게이트 전압(Vdg, Voltage drain-gate)을 조절하는 역할을 하게 된다. 또한, R3는 전계 효과 트랜지스터 Q1의 게이트-소스 전압(Vgs, Voltage gate-source)을 조절하는 역할을 하게 된다. 인덕터 L2는 소스 인덕터로서 사용되어 증폭기의 이득 조절과 안정도를 조절하는 역할을 한다.
본 발명의 능동 바이어스 회로 구조는 도 2의 전통적인 저항 분해 형태와는 구조적으로 많은 차이점을 보이며, 도 3과 같이 저항 바이어스 구조에서 제2 전계 효과 트랜지스터(Q2)의 드레인(제2 드레인)과 게이트(제2 게이트)를 단락시켜, 게이트(제2 게이트)와 소스(제2 소스) 사이의 접합 다이오드(junction diode) 처럼 연결하여 능동 바이어스 회로처럼 동작하도록 한 새로운 구조이다.
요컨대, 본 발명의 핵심 구성은, 전계 효과 트랜지스터 Q2의 게이트 단자에 증폭기의 사용 주파수에 맞는 LC 직렬 공진 회로를 구현하여, RF 증폭기의 가장 중요한 성능 지표 중 하나인 선형성을 개선하기 위한 선형화기의 역할을 수행하도록 한 구성이다. 이러한 LC 직렬 공진 회로는 인덕터 L3의 인덕턴스 값과 커패시터 C4의 커패시턴스 값의 조합으로 만들어지는 공진 주파수 값에서의 대역 통과(Band pass) 특성을 이용하여 제1 전계 효과 트랜지스터(Q1)에서 발생한 IM3(3차 인터모듈레이션(3rd intermidulation)) 주파수 성분을 바이패스(by-pass)시켜주는 역할을 함으로써, RF 신호 증폭기의 선형 성능의 기준인 OIP3(3차 출력 인터셉트 포인트(3rd Output intercept point)) 값을 개선하는 효과를 얻을 수 있다. 또한, 결과적으로 증폭기 MMIC의 AM-AM, AM-PM 왜곡 현상을 감소시켜 출력 전력을 향상시키는 효과를 거둘 수 있다.
이하에서는, 앞서 언급한 도 4 내지 도 10을 참조하여, 종래의 RF 증폭기(예컨대, 도 2)와 본 발명에 따라 액티브 바이어스 회로를 채용하는 RF 증폭기의 효과를 비교 설명하도록 한다.
도 4의 그래프(종래기술)와 도 7의 그래프(본 발명)를 비교하여 보면, 이득 및 전달 계수를 나타내는 2포트 파라미터 S21 및 S12, 그리고 반사 계수를 나타내는 S11 및 S22에 있어서 종래의 회로와 비교할 때 미미한 차이만 있을 뿐이다(즉, 본 발명에 따라 액티브 바이어스 회로가 채용된 경우에도 이득이나 정합특성에 있어서 종래에 비해 떨어지지 않는다).
또한, 도 8에 도시된 바와 같이 본 발명의 액티브 바이어스 회로를 채용한 RF 증폭기의 주파수에 따른 노이즈 특성에도 거의 영향이 없음을 알 수 있다. 또한, 도 5의 그래프(종래기술)와 도 9의 그래프(본 발명)를 비교하여 보면, IM3 주파수 성분이 대체로 입력 파워(Pin) 3dBm에서 급격히 향상되는 것을 알 수 있다. 또한, 도 6의 그래프(종래기술)와 도 10의 그래프(본 발명)를 비교하여 보면, OIP3 특성이 3dBm 이상 개선됨을 알 수 있으며, 따라서 본 발명의 액티브 바이어스 회로를 채용한 RF 증폭기는 선형성이 향상됨을 알 수 있다. 이를 비교 설명하기 위해 도 11에 동시에 나타내었다. 도 11에서 점선은 본 발명의 액티브 바이어스 회로를 채용한 RF 증폭기의 IOP3 특성을 나타낸 그래프이고, 실선은 종래의 바이어스 회로의 IOP3 특성을 나타낸 그래프이다. 도시된 바와 같이, 본 발명에 따른 RF 증폭기의 선형성이 상당히 개선되었음을 알 수 있다.
이상, 본 발명에 따른 액티브 바이어스 회로를 채용한 RF 증폭기에 관하여 예를 들어 설명하였으나, 본 발명의 사상 및 범위는 이하의 청구항들에 의해 정해져야 하는 것임에 유의하여야 할 것이다.
Q1 : 제1 전계 효과 트랜지스터
Q2 : 제2 전계 효과 트랜지스터
R1 : Q2 인가전압 조절 저항
R2 : 제2 게이트-소스 전압 조절 저항
R3 : 제1 게이트-소스 전압 조절 저항
R4, C3 : 부궤환 회로
L3, C4 : L-C 직렬 공진 회로
L2 : 이득/안정도 조절 인덕터
C2, C5 : 직류 차단 커패시터

Claims (5)

  1. RF 입력단(RFin)과 RF 출력단(RFout) 사이에서 RF 신호를 증폭하기 위한 RF 증폭기로서,
    제1 게이트 단자(N1), 제1 소스 단자(N2) 및 제1 드레인 단자(N3)를 가지며, RF 신호를 증폭하기 위한 제1 전계 효과 트랜지스터(Q1) - 상기 제1 게이트 단자(N1)는 상기 RF 입력단(RFin) 측에 연결되고, 상기 제1 드레인 단자(N3)는 상기 RF 출력단(RFout) 측에 연결되고, 상기 제1 드레인 단자(N3) 측으로 상기 RF 증폭기의 동작 전압(Vcc)이 인가되며, 상기 제1 게이트 단자(N1)와 상기 제1 소스 단자(N2) 사이에는, 상기 제1 전계 효과 트랜지스터(Q1)의 게이트-소스 전압을 조절하기 위한 제1 게이트-소스 전압 조절 저항(R3)과, 일단은 상기 제1 소스 단자(N2)와 연결되고 타단은 상기 제1 게이트-소스 전압 조절 저항(R3)과 연결됨과 동시에 접지되어 상기 RF 증폭기의 이득 조절 및 안정도 조절 기능을 수행하는, 이득/안정도 조절 인덕터(L2)가 연결됨 - ;
    안정도 및 주파수 응답 특성의 평탄도 향상을 위해, 상기 제1 게이트 단자(N1)와 상기 제1 드레인 단자(N3) 사이에 직렬 연결되는 부궤환 회로 - 상기 부궤환 회로는 하나의 커패시터(C3)와 하나의 저항(R4)의 직렬 연결로 구성됨 - ;
    제2 게이트 단자(N4), 제2 소스 단자(N5) 및 제2 드레인 단자(N6) - 능동 바이어스(active bias)를 인가하기 위해 상기 제2 드레인 단자(N6)는 상기 제2 게이트 단자(N4)와 단락됨 - 를 갖는, 제2 전계 효과 트랜지스터(Q2) - 상기 제2 게이트 단자(N4)는 접지단 측에 연결되되 하나의 커패시터(C4)와 하나의 인덕터(L3)로 구성된 LC 직렬 공진 회로를 개재한 상태로 연결되고, 상기 제2 소스 단자(N5)는 상기 제1 게이트 단자(N1)에 제2 게이트-소스 전압 조절 저항(R2)을 개재한 상태로 연결되며, 상기 제2 드레인 단자(N6)는 상기 제1 드레인 단자(N3)에 Q2 인가 전압 조절 저항(R1)을 개재한 상태로 연결됨 - ;
    상기 제1 드레인 단자(N3)와 상기 RF 출력단(RFout) 사이에 연결되어 출력단 측의 직류 성분을 차단하기 위한 출력단 커패시터(C2); 및
    상기 제1 게이트 단자(N1)와 상기 RF 입력단(RFin) 사이에 연결되어 입력단 측의 직류 성분을 차단하기 위한 입력단 커패시터(C5);를 더 포함하는 것을 특징으로 하는, RF 증폭기.
  2. 삭제
  3. 청구항 1에 있어서, 상기 RF 증폭기는,
    상기 RF 증폭기의 동작 전압(Vcc)의 인가시 유입되는 노이즈를 방지하기 위해, 동작 전압단과 제1 드레인 단자(N3) 사이에 병렬 연결되는 바이패스 커패시터(C1)와, 동작 전압단과 제1 드레인 단자(N3) 사이에 직렬 연결되는 노이즈 방지용 인덕터(L1)를 더 포함하는 것을 특징으로 하는, RF 증폭기.
  4. 삭제
  5. 삭제
KR1020150114290A 2015-08-13 2015-08-13 Rf 신호의 선형성을 개선할 수 있는 능동 바이어스 회로를 채용하는 rf 증폭기 KR101687756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150114290A KR101687756B1 (ko) 2015-08-13 2015-08-13 Rf 신호의 선형성을 개선할 수 있는 능동 바이어스 회로를 채용하는 rf 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150114290A KR101687756B1 (ko) 2015-08-13 2015-08-13 Rf 신호의 선형성을 개선할 수 있는 능동 바이어스 회로를 채용하는 rf 증폭기

Publications (1)

Publication Number Publication Date
KR101687756B1 true KR101687756B1 (ko) 2016-12-20

Family

ID=57734061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150114290A KR101687756B1 (ko) 2015-08-13 2015-08-13 Rf 신호의 선형성을 개선할 수 있는 능동 바이어스 회로를 채용하는 rf 증폭기

Country Status (1)

Country Link
KR (1) KR101687756B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181535A (ja) * 1995-12-27 1997-07-11 Toshiba Microelectron Corp 半導体集積回路
KR20050066055A (ko) 2003-12-26 2005-06-30 주식회사 효성 폴리에틸렌 나프탈레이트 타이어 코드 및 이를 이용한고성능 타이어
KR20100040513A (ko) * 2008-10-10 2010-04-20 베렉스주식회사 Ｒｆｉｃ 전력증폭기의 바이어스 인가회로
KR20150077851A (ko) * 2013-12-30 2015-07-08 삼성전기주식회사 전력 증폭기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181535A (ja) * 1995-12-27 1997-07-11 Toshiba Microelectron Corp 半導体集積回路
KR20050066055A (ko) 2003-12-26 2005-06-30 주식회사 효성 폴리에틸렌 나프탈레이트 타이어 코드 및 이를 이용한고성능 타이어
KR20100040513A (ko) * 2008-10-10 2010-04-20 베렉스주식회사 Ｒｆｉｃ 전력증폭기의 바이어스 인가회로
KR20150077851A (ko) * 2013-12-30 2015-07-08 삼성전기주식회사 전력 증폭기

Similar Documents

Publication Publication Date Title
US10181822B2 (en) Power amplifier module
US7319364B2 (en) Amplifier circuit having improved linearity and frequency band using multiple gated transistor
JP7071860B2 (ja) 増幅回路
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
KR20040051499A (ko) 이득 가변형 증폭기
KR20070079724A (ko) 전력 증폭기의 선형화를 위한 전치 보정회로
US10014826B2 (en) Apparatus and methods for power enhancement of self-biased distributed amplifiers with gate bias networks
Park et al. A quad-band CMOS linear power amplifier for EDGE applications using an anti-phase method to enhance its linearity
US5926069A (en) Low noise amplifier
CN111200408A (zh) 线性补偿功率放大器
KR101590605B1 (ko) 무선 송수신기용 선형 전력증폭기
US20080143442A1 (en) Electrical Circuit
KR101687756B1 (ko) Rf 신호의 선형성을 개선할 수 있는 능동 바이어스 회로를 채용하는 rf 증폭기
CN104539247B (zh) 一种达林顿结构的宽带放大器电路
CN111262534A (zh) 一种用于功率放大器芯片的自适应偏置电路
JPH04238407A (ja) 可変利得増幅器
KR100375520B1 (ko) 선형화기
JP5019989B2 (ja) 高周波増幅器
JPH06188643A (ja) 高周波低雑音増幅器
JP3231449B2 (ja) マイクロ波回路
US7049891B2 (en) Amplifier bias enhancement technique
JP3970454B2 (ja) 高周波アイソレーションアンプ
Axelsson et al. Highly linear gallium nitride MMIC LNAs
US6043713A (en) Amplifier with temperature compensation function
US5338989A (en) Microwave integrated circuit

Legal Events

Date Code Title Description
GRNT Written decision to grant