KR101678331B1

KR101678331B1 - 정류된 ａｃ 간선 리플을 감소시킴으로써 관측 가능한 광학 플리커를 감소시키기 위해 플라이백 컨버터를 이용하는 ｌｅｄ 드라이버 회로

Info

Publication number: KR101678331B1
Application number: KR1020157017513A
Authority: KR
Inventors: 데이브 바니스터
Original assignee: 애큐릭 엘티디
Priority date: 2012-12-20
Filing date: 2013-11-27
Publication date: 2016-11-21
Also published as: HK1210362A1; WO2014096771A1; BR112015012899A2; IL239189A0; EP2936930A1; GB2509099A; UY35201A; US20160198537A1; GB201320954D0; GB201223042D0; EA201590804A1; US9730281B2; AR094229A1; JP2016501436A; GB2509235B; CA2892775C; ES2621674T3; MY170104A; ZA201504250B; SA515360631B1

Abstract

본 발명은 LED 조명 기구에 구동 전류를 공급하는 드라이버 회로를 제공한다. 특히 본 발명은 복수의 제너 다이오드가 병렬 조합으로 연결된 전류 조정기 장치와 함께 동작 가능한 AC 입력 드라이버 회로와 관련된다. 드라이버 회로는 전류 조정기 양단 간에 정전압을 유지하도록 동작 가능한 피드백 메카니즘을 포함한다. 본 발명의 실시형태는 LED 리플, 및 그에 따라서 입력이 AC 전원에 연결된 LED 드라이버로부터 발생하는 광학 플리커를 다루는 것을 추구한다.

Description

정류된 ＡＣ 간선 리플을 감소시킴으로써 관측 가능한 광학 플리커를 감소시키기 위해 플라이백 컨버터를 이용하는 ＬＥＤ 드라이버 회로{LED DRIVER CIRCUIT USING FLYBACK CONVERTER TO REDUCE OBSERVABLE OPTICAL FLICKER BY REDUCING RECTIFIED AC MAINS RIPPLE}

본 발명은 LED 조명 기구에 구동 전류를 공급하기 위한 드라이버 회로에 관한 것이다. 특히, 본 발명은 영국 특허 출원 제1210561.5호에 개시되어 있는 전류 조정기 장치와 함께 동작할 수 있는 AC 입력 드라이버 회로에 관한 것이다.

발광 다이오드(LED)의 비용 및 신뢰도에 있어서의 계속되는 개선에 의해 옥내 및 옥외 조명 분야에 있어서 LED 기술의 더 넓은 채용을 이끌어 왔지만, LED 조명 시스템에 조정된 전류를 공급하기에 적합한 드라이버 전자 회로를 제공함에 있어서 난제들이 존재한다. LED 부하에 공급되는 구동 전류의 변동은 성능에 부정적 영향을 줄 수 있는 것으로 알려져 있다. 특히, 간선(main) 또는 유사한 전원으로부터 단상 교류(AC) 입력을 취하는 전원 장치 유닛(power supply unit, PSU)으로부터 전류를 수신하는 LED는 PSU의 입력에 또는 PSU의 입력 부근에 있는 정류기 회로로부터 나오는 파형의 AC 성분의 불완전한 억제에 의해 야기되는 잔여 "전압 리플"의 존재에 민감하고, 이러한 AC 성분은 상기 간선 또는 유사한 전원으로부터의 AC 전압의 주파수의 2배인 정현파 전압의 형태를 취한다.

다이오드인 LED는 그들의 동작 영역에서 전류에 대한 전압의 변화율로 정의되는 낮은 차동 임피던스를 나타낸다. 이러한 낮은 차동 임피던스는 전압 리플이 존재할 때 LED의 상당한 수준의 리플 전류를 발생한다. 소량의 전압 리플이 있는 경우에, 대응하는 LED 전류 리플은 하기의 수학식 1로 표현할 수 있다.

여기에서 ΔVdc/Vdc는 PSU에 의해 제공되는 동작 DC 전압의 일부(fraction)로서 표현되는 PSU로부터의 피크대 피크 전압 리플이고, ΔIled/Iled는 동작 LED 전류의 분율(fraction)로서 표현되는 피크대 피크 LED 전류 리플이며, Zd는 리플 주파수에서 LED 사슬(chain)의 차동 임피던스이다. LED 조명 응용과 관련하여 전압 리플의 가장 중요한 소스는 PSU에 대한 입력에서 발생하는 전파 정류이다. 이 리플은 간선 AC 주파수의 2배에서, 그래서 100Hz와 120Hz 사이에서 발생한다. 연구에 의하면, 이 주파수 범위 내에서, 대부분의 건강한 성인은 LED 조명 플리커의 존재에 의해 발생하는 스트로보 효과에 민감한 것으로 밝혀졌다. 그러한 플리커는 LED 조명 기구 내에서 전류 리플의 존재에 의해 발생된다.

PSU 전압 리플에 대한 LED 전류 리플의 민감도는 40개의 직렬 연결 백색 LED의 스트링에 DC 정전류를 제공하기 위해 LED 드라이버를 이용하는 LED 기반 가로등 어셈블리의 전형적인 필요조건에 관한 예를 참조함으로써 쉽게 실증될 수 있다. 각각의 LED는, 정상적인 동작 온도하에서, 약 3.5V의 그 양단 간 전압 강하가 있고, 따라서 LED 스트링 양단 간의 총 전압(Vdc)은 140V로 된다. 또한, 3.5V로 동작하는 전형적인 백색 LED는 약 0.5 옴 정도의 차동 임피던스를 갖는다. 그러므로, 이 실증적 예에서 Zd는 약 20 옴이다. 그러한 응용에서 사용하는 전형적인 LED 구동 전류는 350mA 또는 700mA이다.

이 실증적 예에 있어서, 만일 LED 드라이버에서 나오는 전압 리플이 고품질 LED 드라이버에서 전형적인 매우 낮은 값인 Vdc의 1% 정도로 낮으면, 결과적인 LED 전류 리플은 350mA 동작의 경우 Iled의 약 20%이고, 700mA 동작의 경우 Iled의 약 10%로 될 것이다.

LED에서의 광 출력(광속)이 전류와 직접 관계된다는 사실에 비추어, 이 전류 리플은 광 플리커를 야기할 수 있고, 이 때문에 사무실 조명, 가로등 및 산업용 조명과 같은 응용에서 LED 기술의 수용성이 제한된다. 사실, 최근의 연구에 따르면, 플리커 레벨이 매우 낮은 경우에도 건강한 성인들 중에서 플리커로부터 발생하는 스트로보 효과에 민감한 것으로 나타났다. 사실상, 이 연구에서는 (100Hz의 약 20% 전류 리플로부터 야기되는) 10% 플리커에서 약 75%의 건강한 성인이 상기 플리커로부터 발생하는 스트로보 효과를 검출할 수 있는 것으로 나타났다. 플리커의 스트로보 효과에 대한 이러한 민감도는 움직임에 대한 편안하고 정확한 인지가 중요한 응용, 특히 조명되는 장면(scene)이 물체의 움직임, 진동 또는 회전을 포함하는 응용에서 LED 조명을 광범위하게 채용함에 있어서 난제로 되고 있다.

그러므로, 전류 리플 및 광학 플리커를 경감하기 위해, LED 조명 기구에 구동 전류를 공급하기 위해 사용되는 AC 입력 구동 회로로부터 나오는 전압 리플을 감소시킬 필요가 있다.

이러한 문제점은 예전부터 고려되어 왔고 AC 전원 장치의 주기적인 변동의 결과로서 발생하는 광학적 플리커의 문제점을 해결할 수 있는 LED 드라이버 회로를 제공하려는 시도가 있어 왔다. 구체적으로, PSU의 출력에서 또는 그 부근에서의 커패시턴스의 제공은 PSU로부터 발생하는 전압 리플을 평활화하기 위해, 바람직하게는 전술한 바와 같이 수 퍼센트의 레벨로 낮추기 위해 사용된다.

그러나, 예를 들면 비용 및 신뢰도에 관한 각종 이유로, LED 조명 기구, 특히 도로, 사무실 또는 산업용 조명 기구에서 사용되는 것에 대하여, 직렬 연결된 LED의 긴 스트링으로 구성되는 것이 가끔은 유리하고, 각각의 스트링은 단일 드라이버에 의해 DC 정전류가 제공된다. 따라서, 각각의 드라이버가 자신이 구동하는 LED의 스트링으로부터 충분한 광 출력을 생성하는 것을 보장하기 위해, 그 DC 출력 전압이 다수(전형적으로 수십 개)의 LED를 구동하도록 충분히 높게 할 필요가 있다. 이점에 비추어, PSU로부터 나오는 전압 리플을 평활화하기 위해 사용되는 전기 커패시터가 예를 들면 200V까지 또는 그 이상의 영역에 있는 비교적 높은 DC 전압에 견딜 수 있게 할 필요가 있다. 이것은 전해 커패시터의 사용을 유도하였고, 전해 커패시터는 다른 유형의 커패시터에 비하여 수백 마이크로패러드 정도의 높은 커패시턴스 값을 제공하면서 상기와 같은 전압에 견딜 수 있다. 또한, 전압 리플을 최소치까지 낮추는 필요성은 높은 커패시턴스의 사용을 필요로 한다. 이것은 소수의 높은 값 전해 커패시터 또는 다수의 낮은 값 전해 커패시터를 사용함으로써 달성될 수 있다. 필요한 총 커패시턴스를 실현하기 위해 사용되는 이러한 커패시터의 수는, 적어도 부분적으로, 각각의 개별 커패시터에 대한 최대 정격 리플 전류에 의해 결정된다. 그러나, 높은 값 전해 커패시터 또는 수 개의 낮은 값 전해 커패시터를 사용하면 예상되는 커패시터 고장률을 증가시키고, 이것에 의해 PSU의 통계적 고장률을 증가시킨다. PSU 또는 사실상 모든 전기 어셈블리의 통계적 고장률은 통상적으로 그 역수를 이용하여 표현된다. 이 역수(1/통계적 고장률)는 어셈블리의 평균 고장 간격(Mean Time Between Failures, MTBF)이라고 부른다.

그러므로, 전술한 바와 같이 LED 전류 리플 및 플리커를 최소화하는 것 외에, LED 드라이버의 MTBF를 개선하는 관점에서 LED 드라이버의 PSU 섹션의 출력에서 필요한 전해 커패시터의 수 및 용량을 감소시키는 것이 또한 바람직하다. 바람직하게, 높은 MTBF 수행은 LED 드라이버에 의해 구동되는 LED 스트링 내에서 발생하는 전류 리플을 크게 양보하지 않고 달성되어야 한다. 사실, 시장에서는 LED 사슬 내에서 전류 리플의 피크대 피크 값이 LED 사슬에 제공된 DC 전류의 약 1%를 초과하지 않게 하고, 이것에 의해 직접 검출 가능한 플리커 및 스트로보스코픽적으로 검출 가능한 플리커 둘 다를 크게 감소시키거나 가능하다면 제거하는 것이 바람직하다.

따라서, LED 드라이버 내에서 사용하도록 설계된 PSU는, 특히 도로, 사무실 및 산업용 조명 시장을 목표로 할 때, 2가지의 상반된 목적을 달성하기 위해 가끔 요구된다. 한편으로, PSU는 낮은 전압 리플을 제공하여 LED 전류 리플 및 광학적 플리커를 최소화하는 것이 바람직하다. 다른 한편으로, PSU는 낮은 예상 통계 고장률에 대응하는 높은 신뢰도를 나타내는 것이 바람직하다. 이러한 필요조건들 중의 최초의 것은 가끔 PSU의 출력에서 고용량의 사용을 요구하고, 이것은 그 다음에 수 개의 전해 커패시터, 또는 높은 값 전해 커패시터, 또는 상기 둘 다의 사용을 요구한다. 높은 값 전해 커패시터 또는 수 개의 낮은 값 전해 커패시터의 사용은 이러한 PSU의 통계적으로 의미있는 샘플 내에서의 예상된 커패시터 고장률을 증가시키고, 이것에 의해 PSU의 통계적 고장률을 증가시킨다.

인용에 의해 그 전체 내용이 본원에 통합되는 영국 특허 출원 제1210561.5호에는 입력 전압으로부터 조정된 전류를 제공하는 전류 조정기가 개시되어 있다. 상기 영국 특허 출원 제1210561.5호에 개시되어 있는 전류 조정기는 병렬 연결된 복수의 제너 다이오드를 포함한 전압 조정 수단을 포함한다.

상기 영국 특허 출원 제1210561.5호에는 신규의 회로 토폴로지가 개시되어 있고, 이것에 의해 조정기를 통하는 전류는, 바이폴라 트랜지스터의 항복 전압에 의해 규정되는 전압 한도 내에서, DC 인가 전압에 대하여 실질적으로 일정할 뿐만 아니라, 그 컴포넌트 부품의 특성에 있어서 제조상의 변동에 대하여 실질적으로 일정하다. 본 발명자는 이러한 높은 차동 임피던스가 AC 입력 PSU로부터 발생하는 전압 리플의 존재를 완화하기 위해 유리하게 이용될 수 있다는 것을 알았다. 그러한 PSU는 조정기가 그 최대 효율로 또는 대략 최대 효율로 바람직하게 동작하게 하면서 조정기와 통합되는 방식으로 구성되는 것이 유리하다.

본 발명의 제1 양태에 따르면, AC 전원장치로부터 LED 조명 어셈블리를 포함한 부하에 조정된 DC 전류를 제공하는 드라이버 회로가 제공되고, 상기 드라이버 회로는 정류기 및 플라이백 컨버터로서, 상기 정류기는 AC 입력 전압을 정류된 전압으로 변환하도록 동작 가능하고, 상기 정류된 전압은 플라이백 컨버터에 공급되며, 상기 플라이백 컨버터는 상기 부하에 가변 DC 전압을 제공하도록 동작 가능한 것인, 상기 정류기 및 플라이백 컨버터와; 상기 부하의 일부를 형성하고 사용시에 LED 조명 어셈블리에 직렬로 연결되는 전류 조정기와; 병렬 연결된 복수의 제너 다이오드를 포함한 전압 조정 수단을 구비하는 전류 조정기 양단 간에서 일정한 DC 전압을 유지하도록 동작 가능한 피드백 수단을 포함한다.

바람직하게, 상기 정류기는 AC 입력 전압을 DC 전압을 포함한 전파 정류 전압으로 변환하도록 동작 가능한 전파 정류기이고, 상기 DC 전압 성분을 포함한 전파 정류 전압은 플라이백 컨버터에 공급된다.

본 발명의 실시형태는 PSU의 출력 커패시턴스의 값을 최소화하는 것을 추구하기 때문에, PSU가 수 볼트 정도의 피크대 피크를 가진 출력 전압 리플을 생성하고, 이 PSU 전압 리플의 결과로서 발생하는 LED 스트링에서의 전류 리플이 유리하게 감소되게 하는 수단을 제공하도록 상기 조정기의 높은 차동 임피던스에 의존하게 하는 것이 유리하다. 따라서, 본 발명의 실시형태는 전류 조정기의 높은 차동 임피던스가 다른 경우에 전압 리플로부터 발생하는 LED 전류 리플을 억제하도록 전류 조정기 양단 간에서 실질적으로 일정한 전압을 유지하는 방식으로 PSU가 바람직하게 구성된다는 점에서 유리하다.

영국 특허 출원 제1210561.5호에 개시되어 있는 전류 조정기의 중요한 특징은 제너 다이오드가 동일한 공칭 제너 전압을 나타낸다는 점이다. 영국 특허 출원 제1210561.5호의 기술에 따라 구성된 전류 조정기는 표준 제너 다이오드 제조 공정 내에서 공칭 값 부근에서의 제너 전압의 표준 변동이 병렬 조합 내의 제너 다이오드들 사이에서 전류 공유가 가능하도록 충분히 작다는 사실의 장점을 갖는다. 전압 조정 수단의 복수의 제너 다이오드에 포함된 제너 다이오드의 제너 전압 사이에 바람직하게 0.1V 내지 0.3V의 변동이 존재한다고 규정할 수 있다.

본 발명의 양호한 실시형태에 따르면, 각각의 제너 다이오드는 동일한 공칭 제너 전압을 갖는다. 동일한 공칭 제너 전압을 갖지만, 전압 조정 수단의 복수의 제너 다이오드에 포함된 제너 다이오드의 제너 전압들 사이에는 바람직하게 0.1V 내지 0.3V의 변동이 존재한다.

영국 특허 출원 제1210561.5호에서 교시하는 전류 조정기의 양호한 실시형태는 도 1에 도시되어 있고, 제2 전류 조정기 회로(C2)에 교차 결합된 제1 전류 조정기 회로(C1)를 포함한다. 상기 제1 전류 조정기 회로(C1)는 저항기(R1)와 바이폴라 트랜지스터(T1)을 구비한 트랜지스터 회로를 포함한다. 상기 제1 전류 조정기 회로는 병렬 연결된 복수의 제너 다이오드(Z1₁, Z1₂, ... Z1_n)를 포함한 전압 조정기 회로(VRC1)를 또한 포함한다. 상기 제2 전류 조정기 회로(C2)는 저항기(R2)와 바이폴라 트랜지스터(T2)을 구비한 드라이버 회로를 포함한다. 상기 제2 전류 조정기 회로는 병렬 연결된 복수의 제너 다이오드(Z2₁, Z2₂, ... Z2_n)를 포함한 전압 조정기 회로(VRC2)를 또한 포함한다. 트랜지스터는 NPN형 또는 PNP형의 실리콘 바이폴라 트랜지스터를 포함한다. 트랜지스터들은 상보 쌍을 형성할 수 있다. 예를 들면, 제1 또는 제2 전류 조정기 회로의 트랜지스터는 PNP형이고 다른 전류 조정기 회로의 트랜지스터는 NPN형이다. 상기 제1 및/또는 제2 트랜지스터 회로의 저항기는 전형적으로 전류 프로그래밍 저항기로서 작용하기 위해 가변적으로 동작한다.

예전에 제안된 전류 조정기는 DC 전압 레일로부터 동작하고 LED 또는 LED의 스트링을 구동하는데 적합한 실질적으로 정전류를 제공한다. 이러한 DC 입력 전류 조정기는 전류의 높은 설정 정확도 및 낮은 열 계수를 가진 정전류를 유리하게 제공할 수 있다. 유리하게도, 이러한 전류 조정기는 LED 조명 드라이버에 적용가능한 범위 이상의 전류를 제공하도록 프로그램될 수 있다. 이러한 전류 조정기 2개를 병렬로 함께 연결하여 더 높은 전류, 예를 들면, 약 350mA 내지 700mA의 전류를 제공함과 아울러, 바람직하게 백만 시간당 0.6회 고장들보다도 낮은 고장률을 제공하는 것도 또한 가능하다. 이것은 170만 시간 이상에서 전류 조정기의 MTBF에 대응하는 장점이 있다.

본 발명의 특히 양호한 실시형태에 따르면, 전류 조정기는 제1 전류 조정기 회로와 제2 전류 조정기 회로를 포함하고, 상기 제1 전류 조정기 회로의 출력은 상기 제2 전류 조정기 회로에 교차 결합되며, 상기 제1 전류 조정기 회로와 제2 전류 조정기 회로는 저항기 및 트랜지스터를 포함한 트랜지스터 회로; 및 상기 전압 조정 수단을 형성하고 각각의 드라이버 회로에 조정된 전압을 제공하도록 동작 가능하며 병렬 연결된 복수의 제너 다이오드를 포함한 전압 조정기 회로를 각각 포함한다.

바람직하게, 상기 조정기 양단 간의 동작 전압은 수학식 2에 의해 주어진다.

여기에서 Vk는 조정기의 무릎 전압(knee voltage)이고, Vrip는 PSU에 의해 제공되는 피크대 피크 리플 전압이다. Vrip는 Vk/2보다 크지 않는 것이 바람직하다.

그러므로, 바람직하게, 전류 조정기에 제공되는 최소 DC 전압(Vreg(min))은 하기와 같이 주어진다.

여기에서 Vk는 전류 조정기의 무릎 전압이다.

바람직하게, 전류 조정기는 2단자 회로를 포함한다. 바람직하게, 각각의 전압 조정기 회로의 제너 다이오드는 실리콘 제너 다이오드를 포함한다. 각각의 전압 조정기 회로의 제너 다이오드는 5.5V 미만의 제너 전압을 나타낼 수 있다. 바람직하게, 각각의 전압 조정기 회로의 제너 다이오드는 2.0V 내지 3.0V 사이의 제너 전압을 나타낸다.

바람직하게, 각각의 전류 조정기 회로의 전압 조정기 회로에 포함된 제너 다이오드의 제너 전압은 수학식 3과 같이 되도록 선택된다.

여기에서, Iz,opt는 온도에 따른 제너 전압의 변화율이 전류 조정기 회로의 트랜지스터의 베이스-에미터 전압(vbe)의 변화율과 실질적으로 동일하게 되는 전류이고, N은 전압 조정기 회로마다 제너 다이오드의 수를 나타내는 정수이며, I_spec는 온도 계수가 실질적으로 0인 때의 전류 조정기 전류이다.

본 발명의 실시형태는 전형적으로 직렬 연결된 LED의 스트링을 포함한 LED 조명 어셈블리와 함께 제공될 수 있다는 점, 또는 LED 조명 어셈블리와의 연결을 위해 또는 LED 조명 어셈블리와의 통합을 위해 드라이버 회로가 별도로 제공될 수 있다는 점을 이해할 것이다.

본 발명의 제2 양태에 따르면, 본 발명의 제1 양태에 따른 LED 조명 어셈블리 및 드라이버 회로를 포함한 조명 장치가 제공되고, 여기에서 상기 LED 조명 어셈블리는 전류 조정기와 직렬로 연결되어 부하의 일부를 형성한다.

본 발명을 더 잘 이해하고 본 발명이 어떻게 실행되는지를 보이기 위해, 이제 예로서 첨부 도면을 참조하기로 한다.

도 1은 영국 특허 출원 제1210561.5호에 개시되어 있는 전류 조정기의 양호한 실시형태를 보인 도이다.
도 2는 본 발명의 실시형태에 따른 AC 입력 LED 드라이버를 도식적으로 보인 도이다.
도 3은 영국 특허 출원 제1210561.5호에 개시되어 있는 전류 조정기의 전압 대 전류 특성을 보인 도이다.
도 4는 이전에 고려한 플라이백 컨버터 기반형 전원장치 유닛을 도식적으로 보인 도이다.
도 5는 본 발명의 실시형태에 따른, 플라이백 컨버터 기반형 전원장치 유닛을 포함한 드라이버를 보인 도이다.

도 2는 PSU에 연결된, 또는 PSU와 통합된 전류 조정기를 포함한, 본 발명의 실시형태에 따른 AC 입력 LED 드라이버를 도식적으로 보인 도이다. PSU의 출력측에 있는 커패시턴스(C_o)는 PSU로부터의 전압 리플을 감소시키는 수단을 제공한다.

전술한 바와 같이, 전체 드라이버의 통계적 고장률을 최소화하기 위해, 이 커패시턴스는 최소화되어야 하고, 최소 수의 전해 커패시터에 의해 제공되어야 한다. LED 조명 및 일반적인 조명 시장에서의 주요 필요조건은 AC 입력 LED 드라이버가 백분율로 표현되는 입력 전력에 대한 출력 전력의 비율로서 정의되는 높은 수준의 효율로 동작해야 한다는 것이다. 이러한 시장에서 드라이버의 양호한 최소 수준의 효율은 약 85%이고, 특히 양호한 수준은 90%이다. 도 2에 도시된 구성에 따른 드라이버의 전체 효율은 수학식 4로 주어진다.

여기에서, μ(PSU)는 PSU의 효율이고, μ(Reg)는 조정기의 효율이다. 조정기의 효율은, 도 2에 도시된 방식으로 사용된 때, 수학식 5로 주어진다.

여기에서, Vdc는 PSU에 의해 제공되는 DC 전압이고, Vreg는 조정기 양단 간의 전압 강하이다. 그러므로, μ(Reg)는 Vdc의 일부로서 Vreg를 최소화함으로써 최대화된다. 이것은 PSU에 대하여 2개의 필요조건을 요구한다. 첫째로, 조정기가 PSU의 특성에 의해 요구되는 방식으로 동작하는 동안, Vdc는 바람직하게 가능한 한 높아야 하고, 둘째로, Vreg는 가능한 한 낮아야 한다.

도 3은 영국 특허 출원 제1210561.5호에 개시되어 있는 전류 조정기의 전압 대 전류 특성을 보인 도이다. 소정의 Vreg 값 이상에서, 조정기에 의해 추출된 전류 및 그에 따른 LED 스트링을 통해 흐르는 전류는 일정하고, 조정기의 특정 설계에 의해 결정되는 값(Ic)으로 설정된다. 이 Vreg의 최소 동작치는 조정기의 무릎 전압(Vk)이라고 부른다. 본 발명의 양호한 실시형태는 C_o의 값의 최소화를 추구하기 때문에, PSU는 적용 가능한 전압 리플을 생성하고, 이 PSU 전압 리플의 결과로서 발생하는 LED 스트링의 전류 리플이 감소 또는 최소화되게 하는 수단을 제공하도록 조정기의 높은 차동 임피던스에 의존하도록 허용된다. 이를 위해, 조정기 양단 간의 동작 전압(Vreg)은 바람직하게 수학식 6과 같이 되어야 한다.

여기에서, Vrip는 PSU에 의해 제공된 피크대 피크 리플 전압이다. 그러므로, 조정기의 높은 차동 임피던스를 이용하여 다른 경우에 전압 리플로부터 발생하는 LED 전압 리플을 억제하도록, PSU가 조정기 양단 간에서 실질적으로 정전압을 유지하게끔 동작하게 하는 것이 바람직하다. 상기 정전압은 상기 리플 전압이 상기 높은 차동 임피던스를 받도록 조정기의 무릎 전압보다 실질적으로 더 높게 되는 것이 바람직하다. 그러나, 이와 동시에, Vreg를 최소화하여 조정기의 동작 효율을 최대화하기 위해 Vrip의 값은 Vk의 감지 가능한 일부를 초과하지 않아야 한다.

참고로, Vrip는 Vk/2보다 크지 않는 것이 바람직하다. 이것은 감지 가능한 전압 리플을 수용하면서 조정기의 동작 전압(Vreg)이 Vk에 근접하는 것을 보장한다. 이 경우에, Vreg의 최소치는 수학식 7과 같이 된다.

그리고, LED 드라이버의 전체 효율의 대응하는 최대치는 수학식 8과 같이 된다.

참조문헌 1에 개시된 구조에 기초한 전류 조정기의 무릎 전압(Vk)은 약 6V이다.

LED 사슬에 전달되는 전력은 수학식 9와 같이 주어진다.

그러므로, 예로서 700mA의 LED 전류(참조문헌 1인 영국 특허 출원 제1210561.5에서 개시된 2개의 조정기를 병렬 연결한 조정기를 이용하여 달성 가능함)를 가정하면, LED 사슬에 전달되는 120와트의 출력 전력을 달성하는 것은 PSU로부터 179V의 DC 레일 전압을 요구한다. 또한, 이러한 특수한 예의 경우에, LED 드라이버에 대하여 85% 이상의 전체 효율을 달성하는 것은 PSU가 89% 이상의 효율을 가질 것을 요구한다.

도 2에 도시된 드라이버 구조의 경우에, LED 사슬에서 리플 전류를 방해하는 차동 임피던스(Zd)는 전류 조정기의 차동 임피던스이다.

영국 특허 출원 제1210561.5에서 개시된 토폴로지를 이용하는 350mA 전류 조정기는 최대 약 200Hz까지의 주파수에서 2KΩ 이상의 차동 임피던스(dV/dI)를 전달할 수 있다. 그러므로, 이러한 전류 조정기는, 3V의 피크대 피크 전압 리플을 가진 적어도 179V의 최대 DC 레일 전압과 함께 조정기 양단에서 실질적으로 일정한 DC 전압을 유지하는 능력을 제공하는 AC 입력 DC 출력 PSU와 통합된 때, 피크대 피크 LED 전류 리플이 0.4%만큼 낮은 350mA의 정전류를 LED 스트링에 전달할 수 있는 LED 드라이버를 제공할 것이다. 전류 조정기에서 전류 프로그래밍 저항기를 변경함으로써 실현되는 동일한 LED 드라이버의 700mA 버전은 피크대 피크 LED 전류 리플이 0.2%만큼 낮은 700mA의 LED 구동 전류를 전달할 것이다.

영국 특허 출원 제1210561.5에서 개시된 DC 전류 조정기의 추가적인 유리한 특성은 커패시터 없이 소수의 트랜지스터(350mA 또는 700mA 조정기의 경우에 4개, 참조문헌에서 개시된 회로 중의 2개를 포함한다)에 의해 제공되는 그 높은 MTBF, 및 이러한 트랜지스터가 바이폴라형이라는 사실이다. LED 드라이버와 통합된 때 이러한 특성의 최대 장점을 취하기 위해, 이 구조에 따른 조정기를 전술한 특성을 처리할 뿐만 아니라 높은 MTBF를 또한 가진 PSU와 결합하는 것이 유리하다. 이것을 달성하는 것은 부분적으로 조정기의 높은 차동 임피던스에 의해 촉진될 때 PSU의 출력에서 소수의 전해 커패시터만을 사용함으로써 가능해진다. 일반화된 스위치 모드 전원장치의 경우에, 이것은 스위치 모드 회로에 대하여 고효율 동작을 야기하는 것으로 업계에 공지된 높은 최대 DC 출력 전압을 사용함으로써 또한 가능해진다. 이러한 고효율성은 주어진 출력 전력에 대하여 PSU 내에서 낮은 전력 소모를 유도하여 동일한 주어진 출력 전력에 대하여 높은 MTBF에 기여한다.

주어진 출력 레벨 및 효율성을 위하여 높은 PSU MTBF를 달성하는 제3의 기여 요소는 PSU 내에서 컴포넌트 카운트의 최소화이다. 중간 전력 레벨(100 와트)의 경우에 낮은 컴포넌트 카운트와 함께 이러한 전력 레벨을 달성하는 일반화 스위치 모드 PSU는 플라이백 컨버터에 기초를 둔 것이라고 알려져 있다.

도 4는 소정 범위의 부하 전압을 수용하도록 구성된 종래에 고려된 플라이백 컨버터 기반 PSU를 개략적으로 보인 도이다. 이 기술에 숙련된 사람이라면 이해하고 있는 바와 같이, 이 회로는 MOSFET(S)의 스위칭 동작을 통하여 트랜스포머(T)의 1차 유도 코일을 연속적으로 충전 및 방전시킴으로써 동작하고, 상기 MOSFET(S)는 직사각 전압 파형이 온 상태에서 소비하는 시간의 비율로서 정의되는 듀티 사이클(D)을 가진 직사각 전압 파형을 제어기(C)에 의해 인가함으로써 상기 제어기(C)에 의해 제어되고, 그 시간 동안에 C에 의해 제공된 전압은 MOSFET를 온 상태로 하기에 충분한 양의 값을 갖는다. PSU는 평활 커패시터(Cs)에 연결된 브리지 정류기(B)에 의해 제공되는 시변 입력 전압(Vin)으로부터 시변 출력 전압(Vout)으로 전력을 전송하는 수단을 제공한다. PSU의 전압 전송률(Vout/Vin)은 주로 스위칭 MOSFET의 듀티 사이클(D) 및 트랜스포머의 권수비(N)에 의해 결정되고, 여기에서 상기 N은 트랜스포머의 1차 코일의 권수에 대한 트랜스포머의 2차 코일의 권수의 비율이며, 하기의 수학식 10에 따른다.

이 기술에 숙련된 사람이라면 플라이백 컨버터 토폴로지를 이용하는 전원장치는, 정류기로부터 추출된 전류가 정류기에 의해 공급된 전압과 실질적으로 동상으로 되도록, 정류기의 정류된 출력의 각각의 반사이클의 시구간 동안에 전형적으로 스위칭 주파수와 함께 스위칭 MOSFET의 듀티 사이클(D)이 변화되는 방식으로 정상적으로 동작된다는 것을 인식할 것이다. 상기 수학식 10에서 D의 값은 Vin이 그 시간 도메인 파형의 각각의 반사이클 동안에 변하기 때문에 MOSFET(S)의 스위칭 동작의 주파수와 함께 변한다. Vout의 DC 성분이 낮은(10볼트) 경우에, 도 4에 Do로서 표시된 출력 다이오드 양단 간의 전압 강하는 다이오드가 도전 상태로 되는 스위칭 파형의 주기 동안에 약 1V이고, 출력 전압의 감지 가능한 일부로 되며, 이것에 의해 이러한 전압 강하는 고려될 필요가 있다. 그러나, 수십 볼트 이상의 출력 전압을 가진 플라이백 컨버터의 경우에, 이러한 전압 강하의 효과는 무시된다.

부하 변화의 결과로서 발생하는 변화하는 출력 전압을 수용하기 위해, Vin의 임의의 순시치에 대한 듀티 사이클(D)은 부하의 변화에 응답하여 변경될 필요가 있다. 그러한 변화는 적어도 부분적으로 LED의 직렬 스트링을 포함한 부하의 경우에, 온도의 변화 또는 상기 스트링 내의 LED의 수의 변화, 또는 이들 둘 다의 변화에 기인하여 발생할 수 있다. 스위칭 MOSFET의 듀티 사이클의 변화는 통상적으로 옵토 아이솔레이터(opto-isolator)의 형태를 취하는 피드백 요소(F)를 통해 전압을 제어기로 역으로 공급함으로써 작동된다. 제어기는 F로부터의 입력에 응답하여 MOSFET의 게이트에 인가되는 펄스폭 변조 전압의 듀티 사이클(D)을 변경하는 방식으로 구성되고, 이것에 의해 펄스폭 변조 전압과 동일한 듀티 사이클로 MOSFET를 온/오프 스위칭한다.

도 5는 출력 DC 전압이 플라이백 컨버터에 의해 제어되고 PSU가 저측(low-side) 정전류 조정기에 연결되거나 상기 저측 정전류 조정기와 통합된 AC 입력 DC 출력 전원장치를 포함한 LED 드라이버를 보인 것이고, 여기에서 상기 조정기는 영국 특허 출원 제1210561.5에서 개시된 전류 조정기에 기반한 것이다.

상기 전류 조정기(3)와 함께 사용될 때, PSU(1)는 LED 스트링(2)의 상부에서 DC 레일 전압(Vrail)을 제공할 필요가 있고, 상기 Vrail은 스트링 내의 LED의 수에 의해 결정된 부하의 크기 및 온도에 응답하여 변하고, 한편 상기 전류 조정기(3)의 양단 간에는 정전압(Vreg)이 유지된다. 조정기 양단 간의 전압 강하(Vreg)를 제어하기 위해 피드백 제어 메카니즘을 이용함으로써, 조정기(3)가 LED 스트링(2)과 직렬로 연결되어 있다는 사실과 함께 전류 조정기(3)의 전류 조정 동작에 기인하여, 레일 전압(Vrail)은 LED 스트링(2) 양단 간의 전압 강하와 Vreg의 합으로 주어지는 값을 취한다. 만일 LED 스트링 양단 간의 전압 강하를 Vled라고 하면, Vrail = Vled + Vreg이다. 또한, Vrail의 값은 스위칭 MOSFET(4)의 듀티 사이클, 트랜스포머(5)의 권수비(N), 및 위에서 설명한 것처럼 입력 간선(main) 정류기(6)에 의해 플라이백 컨버터에 공급된 정류된 간선 입력 전압의 DC 성분에 의해 결정된다. 그러므로, 수학식 11이 성립된다.

그리고, Vreg는 수학식 12와 같이 주어진다.

그러므로, 만일 도 5에서와 같이 Vreg의 일정한 값을 유지하기 위해 제어기(8)의 출력의 듀티 사이클(D)을 조정하도록 옵토 아이솔레이터(7)에 의해 제공된 피드백 메카니즘이 도시된 것처럼 사용되면, Vled의 변화하는 값을 수용하기 위한 수단으로 된다. 도 5의 토폴로지에 따라 단일 LED 드라이버에 의해 수용가능한 Vled의 값의 범위는, 주어진 권수비(N)의 값에 대하여, 제어기(9)에 의해 제공될 수 있는 듀티 사이클의 범위, 스위칭 MOSFET(4)의 열 취급 속성, 및 스위칭 MOSFET(4)의 게이트에 인가되는 스위칭 파형의 각각의 오프 부분 동안에 다이오드(10)를 통해 충전되는 출력 커패시터(9)의 최대 내전압을 포함한 다수의 인수에 의해 결정된다.

단일 커패시터에 의해 또는 복수의 커패시터의 병렬 조합에 의해 실현될 수 있는 출력 커패시터(9)의 값은 PSU로부터의 필요한 출력 전압 리플을 참조하여 선택된다. 이 전압 리플은, 이전의 논증에 따라서, 영국 특허 출원 제1210561.5에서 개시된 유형의 조정기를 그 피크 DC 효율 부근에서 동작시킬 때 3V만큼 높아질 수 있다. Vrip의 피크대 피크 출력 전압 리플을 제공하기 위해 필요한 출력 커패시터(9)의 값은 양호한 근사식으로 수학식 13과 같이 표현할 수 있다.

여기에서, ω는 간선 각 주파수이고, 따라서 2xΠxf와 동일하고, 여기에서 f는 UK에서 50Hz이다. 그러므로, 만일 PSU의 효율이 89%(μ(D)=0.89)의 최소 수용가능 값과 동일하고 Vrip가 3V이면, 출력 커패시터(11)에 의해 제공되는 최소 커패시턴스는 700mA 동작의 경우에 835㎌이다. 그러나, 이 커패시턴스 또는 약간 더 큰 커패시턴스가 실현되고, 각각의 개별 커패시터는 Vrail의 최소치보다 상당히 큰 정격 전압을 가질 필요가 있다. 그러므로, 최대 179V의 출력 전압에서 동작하기 위해, 각 커패시터는 적어도 300V로 정격되어야 한다.

C_o를 실현하기 위해 사용되는 병렬 커패시터의 수는 각 커패시터의 리플 전류가 전압 정격이 300V 이상인 이용가능한 적당한 고품질 전해 커패시터의 최대 리플 전류를 초과하지 않는 것을 보장함으로써 결정된다. C_o의 전형적인 적당한 실현은 총 출력 커패시턴스 880㎌를 제공하는, 440㎌ 300V 알루미늄 전해 커패시터의 병렬 연결 쌍이다.

Vled의 값은 스트링 내 LED의 수(N), LED 스트링에서 흐르는 전류(Iled), 및 LED 접합 온도(Tj)의 함수이다. 도 5에 도시된 토폴로지에 따른 회로의 임의의 특수한 실시형태에 있어서, LED 전류(Iled)는 영국 특허 출원 제1210561.5에서 개시된 것처럼 전류 설정 저항기 값의 적당한 선택에 의해 제공되는 조정기(3)의 전류 설정 기능에 의해 결정된다. 그러므로, 도 5의 회로의 임의의 특수한 실시형태에 있어서, Vled의 값은 N과 Tj의 함수이다. 결과적으로, 본 발명의 실시형태는 영국 특허 출원 제1210561.5에서 개시된 전류 조정기가 주요 전기 컴포넌트의 전압 및 열적 속성에 의해 규정되는 범위에 걸쳐 변화하는 LED 부하를 수용하도록 AC 입력 LED 드라이버에 통합될 수 있게 하는 수단을 제공하는 장점이 있다. 따라서, 본 발명의 실시형태는 LED 드라이버의 실현, 리플 전류 억제의 레버리징, 전류 설정 정확도, 및 영국 특허 출원 제1210561.5에서 개시된 전류 조정기의 열 추적 속성을 유리하게 제공하면서, 상기 전류 조정기를 그 최대 효율에서 또는 그 부근에서 유리하게 동작시킬 수 있다.

실시예

본 발명의 실시형태에 대한 하기의 예는 설명의 목적으로 제시되고 PSU 섹션으로부터의 출력 전압, LED 스트링에 의해 추출되는 전류 및 간선 전압과 주파수에 의해 경계 지어지는 많은 다른 실시형태 및 실시예가 달성 가능하다는 것은 명백하다.

본 발명의 이러한 예 및 임의의 다른 예는 LED 드라이버의 PSU 섹션 및 전류 조정기 섹션의 관련 설계 파라미터와 관련하여 설명된다.

드라이버의 PSU 섹션의 피크 출력 전압은 수학식 14와 같이 주어진다.

여기에서, Dp는 스위칭 MOSFET의 스위칭 동작의 피크 듀티 사이클이고, Vinp는 전파 정류 단상 간선 전압의 피크치이며 수학식 15와 같이 주어진다.

여기에서, Vrms는 평균 제곱근 간선 전압이고 vd는 상기 다이오드가 전류를 통전시키는 간선 입력의 반주기 동안 정류기 내의 단일 다이오드 양단 간의 전압 강하이다. 실리콘 정류 다이오드의 전형적인 vd 값은 약 0.8V이다.

수학식 14에서의 Vop는 하기 수학식 16에 의해 출력 전압의 DC 성분(Vo)과 관련된다.

그러므로, 최대 PSU 출력 전압(Vo,max)에 대응하는 Dp(피크 MOSFET 스위칭 듀티 사이클)의 값은 수학식 17로 주어진다.

본 발명의 실시형태에 따른, LED 드라이버의 PSU 섹션의 실시예는 권수비가 2인 트랜스포머를 사용하고 230V의 RMS 간선 전압으로부터 동작할 때, 및 180V의 최대 출력 전압을 제공할 필요가 있을 때 그 최대 MOSFET 듀티 사이클의 범위와 관련하여 규정될 수 있다.

출력 커패시터에서 대응하는 최대 피크대 피크 리플 전류는 표준 플라이백 컨버터 설계 방정식에 의해 수학식 19와 같이 주어진다.

여기에서, Lp는 트랜스포머의 1차 권선의 인덕턴스이고 fsw는 제어기에 의해 MOSFET에 인가되는 스위칭 파형의 공칭 주파수이다. 이 예에서 0.75mH 및 200KHz의 전형적인 값을 이용하면, 피크대 피크 커패시터 리플 전류는 326mA와 같다.

전술한 바와 같이, 최대 출력 전압에서 3V의 피크대 피크 출력 전압 리플을 생성하기 위해, 700mA 전류 조정기에 연결된 때, 출력 커패시턴스는 적어도 835㎌로 되어야 한다. 커패시터의 수를 최소로 유지하고 사용되는 커패시터의 정격 전압 아래에서 잘 동작하게 하면서 임의의 단일 커패시터를 통한 전류 리플을 최소화할 필요성이 있으면, 이 최소치보다 약 5% 더 큰 출력 커패시턴스는 병렬 연결된 2개의 440㎌, 300V 전해 커패시터에 의해 최상으로 실현된다.

도 5에 도시된 바와 같이 PSU에 연결된 전류 조정기는 이 예의 목적으로 700mA의 정전류를 제공하도록 구성될 수 있다. 영국 특허 출원 제1210561.5호의 설명을 이용해서, 이 특수한 조정기는 병렬 연결된 2개의 조정기 회로를 이용하여 실현되고, 여기에서 각각의 이러한 조정기 회로는 도 1에 도시된 형태를 취하며, 상기 도 6을 참조해서, 단일 조정기의 경우에 하기 수학식 20과 같이 된다.

영국 특허 출원 제1210561.5호에 개시된 관련 설계 방정식을 이용하고 R1 = R2 = R이라고 하면, 수학식 21과 같이 된다.

영국 특허 출원 제1210561.5호에 개시된 값(

및

)들에 따라서 산출하면 R = 13Ω이다.

영국 특허 출원 제1210561.5호에 개시된 유형의 조정기에 대한 다른 설계 변수는 각각의 조정기에서 사용하는 제너 다이오드의 수이고, 각각의 제너 다이오드는 5mA의 기준 전류에서 2.4V의 제너 전압을 갖는다. 영국 특허 출원 제1210561.5호에서, 이것은 주어진 조정기 전류치에 대하여, 조정된 전류의 열 계수가 실질적으로 0으로 될 필요가 있다고 가정함으로써 결정된다. 각 다이오드를 통하는 전류가 약 14.5mA로 되는 것이 바람직하고 350mA의 조정 전류 및 실질적으로 0인 전류의 열 계수를 가진 단일 전류 조정기를 실현하는 영국 특허 출원 제1210561.5호에 개시된 절차를 따르면, 영국 특허 출원 제1210561.5호에서 규정된 것처럼 각각의 '제너 스택'에서 12개의 제너 다이오드가 필요하다. 그러나, 영국 특허 출원 제1210561.5호의 발명에 따른 전류 조정기의 일반적인 경우에, 조정된 전류의 열 계수는 영국 특허 출원 제1210561.5호의 수학식 18에 의해 주어지며, 하기의 수학식 22와 같다.

여기에서 실리콘 바이폴라 트랜지스터의 베이스-에미터 전압의 열 계수(δvbe/δT)는 양호한 근사치로 -2.0mV/K이다. 전형적인 2.4V 실리콘 제너 다이오드(여기에서 2.4V는 5mA의 기준 전류에서 Vz의 값이다)의 열 특성의 검사로부터, 최적 제너 전류의 2배(2×14.5mA = 29mA)에서의 δVz/δT의 값은 약 -2.2mV/K이다. 이 전류에서 Vz의 값은, 동일한 전형적인 실리콘 다이오드의 경우에 3V이다. 그러므로, 이 실시예에서 사용하는 350mA 전류 조정기에 대한 전류의 온도 계수는 -87ppm/K이다. 이것은 이 실시예에서 사용하는 2개의 350mA 전류 조정기 각각에서의 '제너 스택'마다 제너 다이오드의 수는 전류의 낮은 온도 계수를 유지하면서 12개로부터 6개로 감소될 수 있다.

따라서, 위에서 규정한 실시예는 도 5에 도시된 수정 플라이백 컨버터 토폴로지에 따라 PSU를 이용하여 달성가능하고, 여기에서 전류 조정기(3)는 영국 특허 출원 제1210561.5호에 개시된 바와 같이 2개의 병렬 연결된 전류 조정기 회로의 형태를 취하고, 여기에서, PSU의 경우에 230V, 50Hz 간선 전원에 의해 구동되고, Vout = 60~180V, D,Max = 30%, N=2, C_o는 2개의 440㎌, 300V 정격 전해 커패시터의 형태를 취하고, fsw=200KHz, 및 트랜스포머의 1차 인덕턴스는 0.75mH이다.

전류 조정기(3)에 포함된 2개의 전류 조정기 회로 각각에 대하여, 도 1에 도시된 바와 같이 각각의 제너 스택은 6개의 실리콘 제너 다이오드를 포함하고, 각각의 상기 제너 다이오드는 5mA의 기준 전류에서 2.4V의 제너 전압을 가지며, 도 1에서 R1 및 R2로 표시한 각각의 저항기는 13Ω의 값을 갖는다.

Claims

AC 전원으로부터 LED 조명 어셈블리를 포함한 부하에 조정된 DC 전류를 제공하는 드라이버 회로에 있어서,
정류기 및 플라이백(flyback) 컨버터로서, 상기 정류기는 사용시 AC 입력 전압을 정류된 전압으로 변환하도록 동작 가능하고, 상기 정류된 전압은 상기 플라이백 컨버터에 공급되며, 상기 플라이백 컨버터는 사용시에 상기 부하에 가변 DC 전압을 제공하도록 동작 가능한 것인, 상기 정류기 및 플라이백 컨버터;
상기 부하의 일부를 형성하고, 사용시 LED 조명 어셈블리에 직렬 연결된 전류 조정기; 및
상기 전류 조정기 양단 간에 일정한 DC 전압을 유지하도록 동작 가능한 피드백 수단
을 포함하고,
상기 전류 조정기는 병렬 연결된 복수의 제너 다이오드들을 포함한 전압 조정 수단을 포함하고,
상기 전류 조정기는 제1 전류 조정기 회로와 제2 전류 조정기 회로를 포함하고, 상기 제1 전류 조정기 회로의 출력은 상기 제2 전류 조정기 회로에 교차 결합되며, 상기 제1 전류 조정기 회로와 상기 제2 전류 조정기 회로는 각각,
저항기 및 트랜지스터를 포함한 트랜지스터 회로; 및
상기 전압 조정 수단을 형성하고, 조정된 전압을 각각의 드라이버 회로에 제공하도록 동작 가능하며, 병렬 연결된 복수의 제너 다이오드들을 포함한 전압 조정기 회로
를 포함한 것인 드라이버 회로.
삭제
제1항에 있어서, 각각의 제너 다이오드는 동일한 공칭 제너 전압을 갖는 것인 드라이버 회로.
제1항에 있어서, 상기 전압 조정 수단에 포함된 제너 다이오드들의 제너 전압들 사이에는 0.1V와 0.3V 사이의 변동이 존재하는 것인 드라이버 회로.
제1항에 있어서, 상기 피드백 수단은 사용시에 상기 전류 조정기와 상기 LED 조명 어셈블리 사이에 위치된 피드백 포인트로부터 상기 플라이백 컨버터의 제어기까지 연결된 것인 드라이버 회로.
제1항에 있어서, 상기 플라이백 컨버터는 상기 전류 조정기 양단 간의 동작 전압이
Vreg ≥ Vk + Vrip/2
로 주어지도록 동작 가능하고, 여기에서 Vk는 상기 전류 조정기의 무릎 전압(knee voltage)이고, Vrip는 상기 플라이백 컨버터에 의해 제공된 피크 대 피크 리플 전압인 것인 드라이버 회로.
제6항에 있어서, 상기 플라이백 컨버터는 Vrip가 Vk/2보다 크지 않도록 동작 가능한 것인 드라이버 회로.
제1항에 있어서, 사용시에 상기 전류 조정기에 제공되는 최소 DC 전압(Vreg(min))은
Vreg(Min) = 5Vk/4
로 주어지며, 여기서 Vk는 상기 전류 조정기의 무릎 전압인 것인 드라이버 회로.
AC 전원으로부터 LED 조명 어셈블리를 포함한 부하에 조정된 DC 전류를 제공하는 드라이버 회로에 있어서,
정류기 및 플라이백(flyback) 컨버터로서, 상기 정류기는 사용시 AC 입력 전압을 정류된 전압으로 변환하도록 동작 가능하고, 상기 정류된 전압은 상기 플라이백 컨버터에 공급되며, 상기 플라이백 컨버터는 사용시에 상기 부하에 가변 DC 전압을 제공하도록 동작 가능한 것인, 상기 정류기 및 플라이백 컨버터;
상기 부하의 일부를 형성하고, 사용시 LED 조명 어셈블리에 직렬 연결된 전류 조정기; 및
상기 전류 조정기 양단 간에 일정한 DC 전압을 유지하도록 동작 가능한 피드백 수단
을 포함하고,
상기 전류 조정기는 병렬 연결된 복수의 제너 다이오드들을 포함한 전압 조정 수단을 포함하고,
2개의 전류 조정기가 병렬로 제공되고, 각각의 전류 조정기는,
제1 전류 조정기 회로와 제2 전류 조정기 회로
를 포함하고, 상기 제1 전류 조정기 회로의 출력은 상기 제2 전류 조정기 회로에 교차 결합되며, 상기 제1 전류 조정기 회로와 상기 제2 전류 조정기 회로는 각각,
저항기 및 트랜지스터를 포함한 트랜지스터 회로; 및
상기 전압 조정 수단을 형성하고, 조정된 전압을 각각의 드라이버 회로에 제공하도록 동작 가능하며, 병렬 연결된 복수의 제너 다이오드들을 포함한 전압 조정기 회로
를 포함한 것인 드라이버 회로.
제9항에 있어서, 각각의 전류 조정기는 사용시에 350mA 내지 700mA 범위의 정전류를 제공하도록 저항적으로 설정된 것인 드라이버 회로.
제1항에 따른 상기 드라이버 회로 및 LED 조명 어셈블리를 포함하고, 상기 LED 조명 어셈블리는 상기 부하의 일부를 형성하도록 상기 전류 조정기와 직렬로 연결된 것인 조명 장치.