KR101677270B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101677270B1
KR101677270B1 KR1020150070490A KR20150070490A KR101677270B1 KR 101677270 B1 KR101677270 B1 KR 101677270B1 KR 1020150070490 A KR1020150070490 A KR 1020150070490A KR 20150070490 A KR20150070490 A KR 20150070490A KR 101677270 B1 KR101677270 B1 KR 101677270B1
Authority
KR
South Korea
Prior art keywords
encapsulant
connector bar
wiring pattern
conformal shield
component element
Prior art date
Application number
KR1020150070490A
Other languages
English (en)
Inventor
김은동
유봉석
Original Assignee
주식회사 에스에프에이반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스에프에이반도체 filed Critical 주식회사 에스에프에이반도체
Priority to KR1020150070490A priority Critical patent/KR101677270B1/ko
Application granted granted Critical
Publication of KR101677270B1 publication Critical patent/KR101677270B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지의 제조 방법이 제공된다. 이 제조 방법은, 회로 기판의 배선 패턴에 반도체 다이와 부품 소자를 전기적으로 연결하도록 상기 반도체 다이와 상기 부품 소자를 상기 회로 기판에 부착하는 단계와, 상기 부품 소자와 전기적으로 연결된 상기 배선 패턴에 커넥터 바(connector bar)를 본딩하는 단계와, 상기 반도체 다이, 상기 부품 소자, 상기 배선 패턴 및 상기 커넥터 바를 인캡슐란트로 인캡슐레이션 하는 단계로서, 상기 커넥터 바의 상단면을 제외한 나머지 부분을 상기 인캡슐란트로 인캡슐레이션 하는 단계 및 상기 커넥터 바의 상단면과 안테나층을 전기적으로 연결하도록 상기 인캡슐란트의 표면에 안테나층을 형성하는 단계 를 포함한다.

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method for manufacturing the same}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 상세하게는 안테나를 갖는 반도체 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 무선 통신 모듈은 안테나와 상기 안테나와 연결되는 수동 소자(Passive Component) 또는 능동 소자(Active Component)와 같은 부품 소자들로 구성될 수 있다.
최근 소형화 요구에 따라, 상기 무선 통신 모듈은 반도체 패키지로 제조되고 있는 추세이다. 이 경우, 부품 소자들과 상기 부품 소자들과 전기적으로 연결된 배선 패턴은 반도체 패키지 내부에 배치되고, 상기 배선 패턴을 통해 상기 부품 소자들과 전기적으로 연결되는 상기 안테나는 반도체 패키지의 바디(body) 표면에 배치된다.
종래에는, 반도체 패키지 내부에 배치된 부품 소자들과 반도체 패키지의 표면에 배치된 안테나를 연결하기 위해, 반도체 패키지의 내부에 홀(via hole)을 형성하여, 상기 부품 소자들과 전기적으로 연결된 상기 배선 패턴을 노출시키고, 상기 홀 내부에 충진된 전도성 물질을 통해 반도체 패키지 내부에 배치된 부품 소자들과 반도체 패키지의 바디 표면에 배치된 안테나를 연결한다.
그런데, 상기 홀은 포토리소그래피(Photolithography), 케미컬 에칭(chemical etching), 레이저 드릴링 및 기계식 드릴링과 같은 TMV(Through Mold Via) 공법으로 형성할 수 있는데, 이러한 TMV 공법은 반도체 패키지의 공정 시간 및 공정 비용을 증가시킨다.
따라서, 본 발명의 목적은 공정 시간 및 공정 비용을 절감할 수 있는 반도체 패키지 및 그 제조 방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한, 본 발명의 일면에 따른 반도체 패키지의 제조 방법은, 회로 기판의 배선 패턴에 반도체 다이와 부품 소자를 전기적으로 연결하도록 상기 반도체 다이와 상기 부품 소자를 상기 회로 기판에 부착하는 단계와, 상기 부품 소자와 전기적으로 연결된 상기 배선 패턴에 커넥터 바(connector bar)를 본딩하는 단계와, 상기 반도체 다이, 상기 부품 소자, 상기 배선 패턴 및 상기 커넥터 바를 인캡슐란트로 인캡슐레이션 하는 단계로서, 상기 커넥터 바의 상단면을 제외한 나머지 부분을 상기 인캡슐란트로 인캡슐레이션 하는 단계 및 상기 커넥터 바의 상단면과 안테나층을 전기적으로 연결하도록 상기 인캡슐란트의 표면에 안테나층을 형성하는 단계를 포함한다.
본 발명의 다른 일면에 따른 반도체 패키지는, 반도체 다이와 부품 소자가 전기적으로 연결된 배선 패턴을 포함하는 회로 기판와, 상기 부품 소자와 전기적으로 연결된 상기 배선 패턴에 본딩된 커넥터 바(connector bar)와, 상기 반도체 다이, 상기 부품 소자, 상기 배선 패턴 및 상기 커넥터 바의 상단면을 제외한 나머지 부분을 인캡슐레이션 하는 인캡슐란트 및 상기 인캡슐란트의 표면에 형성되어 상기 커넥터 바의 상단면과 전기적으로 연결된 안테나층을 포함한다.
본 발명에 따르면, 반도체 패키지 내부에 배치된 부품 소자들과 반도체 패키지의 표면에 배치된 안테나를 연결하기 위한 기존의 비아홀을 와이어 본딩 공정에서 형성되는 도전성 와이어로 대체함으로써, 공정 시간 및 공정 비용을 절감할 수 있다.
또한 비아홀을 형성하기 위한 레이저 드릴과 같은 공정 장비를 보유하지 않은 반도체 패지지 제조사 입장에서도, 기존의 인프라를 활용하여 단순화된 공정을 통해 안테나를 갖는 반도체 패키지를 제조할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지의 단면도이다.
도 2 내지 도 9는 도 1에 도시한 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 10은 본 발명의 다른 실시 예에 따른 반도체 패키지의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는 (comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되지 않음은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 반도체 패키지(100)는, 회로기판(110), 반도체 다이(120), 부품 소자(130), 커넥터 바(140, connector bar), 제1 인캡슐란트(150, a first encapsulant), 컨포멀 쉴드(160, conformal shield), 제2 인캡슐란트(170, a second encapsulant) 및 안테나층(180)을 포함한다.
상기 회로기판(110)은 절연층(112), 상기 절연층(112) 위에 형성되어 제1 배선 패턴(116a)과 제2 배선 패턴(116b)의 일부를 노출시키는 솔더 마스크(114)를 포함한다.
상기 제1배선 패턴(116a)은 상기 절연층(112)의 상면에 형성되어, 상기 반도체 다이(120)의 도전성 범프(122)와 전기적으로 연결된다.
상기 제2 배선 패턴(116b)도 상기 절연층(112)의 상면에 형성되어, 상기 부품 소자(130)의 전극(도시하지 않음)에 전기적으로 연결된다.
상기 솔더 마스크(114)는 상기 절연층(112)의 상면에서 상기 제1배선 패턴(116a)와 상기 제2 배선 패턴(116b)의 외주연에 일정두께로 형성되어, 상기 제1 배선 패턴(116a)과 상기 제2 배선 패턴(116b)을 외부환경으로부터 보호한다.
상기 솔더 마스크(114)는 통상의 폴리이미드(Polyimide), 에폭시(epoxy), BCB(Benzo CycloButene), PBO(Poly Benz Oxazole) 및 그 등가 물중 선택된 어느 하나로 형성할 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 반도체 다이(120)는 평평한 상면(120a)과, 상기 상면(120a)의 반대면인 평평한 하면(120b)을 가지며, 상기 하면(120b)에 형성된 적어도 하나의 도전성 범프(122)를 포함한다.
상기 반도체 다이(120)의 도전성 범프(122)는 상기 회로 기판(110)의 제1 배선 패턴(116a)에 전기적으로 연결된다. 사익 도전성 범프(122)는 주석/납(Pb/Sn), 납없는 주석(Leadless Sn)등의 금속재료 및 그 등가물 중 선택된 어느 하나를 이용하여 형성할 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 반도체 다이(120)는 상기 제1 인캡슐란트(150)에 의해 인캡슐레이션(encapsulation) 된다. 그리고 상기 반도체 다이(120)는 무선 주파수(Radio Frequence) 통신 및 고속 신호 처리를 수행할 수 있는 무선 통신 반도체 다이일 수 있으나, 상기 반도체 다이(120)가 무선 통신 반도체 다이로 한정하지는 않는다.
상기 부품 소자(130)는 능동 소자(Active Component) 또는 수동 소자(Passive Component)일 수 있다. 예를 들어, 능동 소자(40)는 IC를 포함하고, 수동 소자(50)는 커패시터(Capacitor), 인덕터(Inductor)를 포함할 수 있다.
상기 부품 소자(130) 또한 상기 반도체 다이(120)와 마찬가지로 상기 제1 인캡슐란트(150)에 의해 인캡슐레이션(encapsulation) 된다. 그리고, 상기 부품 소자(130)의 전극은 상기 제2 배선 패턴(116b)의 표면에 전기적으로 연결된다.
상기 제2 배선 패턴(116b)의 표면에서, 상기 부품 소자(130)의 전극이 전기적으로 접촉된 영역을 제외한 나머지 영역에 상기 커넥터 바(140)의 하단부가 본딩된다.
상기 커넥터 바(140)는 상기 제2 배선 패턴(116b)의 표면에 대해 수직한(vertical) 방향으로 연장되어, 그 상단부가 상기 안테나층(180)과 전기적으로 연결된다. 즉, 상기 커넥터 바(140)는 상기 안테나층(180)과 상기 부품 소자(130)를 전기적으로 연결하는 기존의 비아홀을 대신한다.
이러한 커넥터 바(140)는 와이어 본딩 공정으로부터 형성되는 도전성 와이어로 구성될 수 있다. 때문에, TMV 공정을 진행하기 위해 레이저 드릴과 같은 공정 장비를 보유하지 않은 제조사 입장에서 기존에 보유하고 있는 와이어 본딩 장비와 같은 인프라를 충분히 활용하여 간단히 반도체 패키지 바디 표면에 배치된 안테나와 반도체 패키지 내부에 배치된 부품 소자를 연결할 수 있다
상기 커넥터 바(140)의 상기 하단부와 상기 상단부 사이를 중간부라할 때, 상기 커넥터 바(140)의 상기 하단부와 상기 중간부는 상기 제1 인캡슐란트(150)에 의해 인캡슐레이션 되고, 상기 커넥터 바(140)의 상단부는 상기 제2 인캡슐란트(170)에 의해 인캡슐레이션 된다. 이때, 상기 커넥터 바(140)의 상단부의 상단면은 상기 안테나층(180)과 전기적으로 연결되도록 상기 제2 인캡슐란트(170)에 의해 노출된다.
제1 인캡슐란트(150)는 상기 회로 기판(110) 위의 상기 반도체 다이(120), 부품 소자(130) 및 상기 커넥터 바(140)의 일부를 외부 환경으로부터 보호한다.
상기 제1 인캡슐란트(150)는 상기 절연층(112)의 상면에 형성된, 제1 및 제2 배선 패턴(116a, 116b), 솔더 마스크(114), 상기 반도체 다이(120), 부품 소자(130) 및 상기 커넥터 바(140)를 인캡슐레이션(encapsulation)한다. 이때, 상기 제1 인캡슐란트(150)는 상기 커넥터 바(140)의 하단부와 중간부를 인캡슐레이션하고, 아래에서 설명하겠지만, 상기 커넥터 바(140)의 상단부는 상기 제2 인캡슐란트(170)에 의해 인캡슐레이션 된다.
상기 컨포멀 쉴드(160)은 RFI(Radio Frequency Interference) 또는 EMI(ElectroMagnetic Interference)와 같은 전자파 등으로부터 상기 반도체 다이(120)를 보호한다.
이를 위해, 상기 컨포멀 쉴드(160)가 상기 제1 인캡슐란트(150)의 상면 및 측면에 코팅된다. 이때, 상기 제1 인캡슐란트(150)에 코팅된 상기 컨포멀 쉴드(160)는 개구부(OP)를 가지며, 제2 배선 패턴(116b)의 표면으로부터 수직방향으로 연장되는 커넥터 바(140)가 상기 개구부(OP)를 관통한다.
따라서, 상기 컨포멀 쉴드(160)에서 상기 개구부(OP)의 형성 위치는 제2 배선 패턴(116b)의 표면에서 본딩되는 상기 커넥터 바(140)의 본딩 위치에 대응한다.
상기 제2 인캡슐란트(170)는 상기 컨포멀 쉴드(160)와 상기 안테나층(180)을 전기적으로 분리한다. 즉, 상기 제2 인캡슐란트(170)는 상기 컨포멀 쉴드(160)의 상면과 측면, 상기 컨포멀 쉴드(160)에 형성된 개구부(OP)에 의해 노출되는 제1 인캡슐란트(150)의 표면 및 상기 커넥터 바(140)의 상단부를 인캡슐레이션(encapsulation)한다. 이때, 상기 제2 인캡슐란트(170)는 상기 커넥터 바(140)가 상기 안테나층(180)에 전기적으로 연결되도록 상기 커넥터 바(140)의 상단부의 일부를 노출하도록 인캡슐레이션 한다. 즉, 상기 제2 인캡슐란트(170)는 상기 커넥터 바(140)의 상단부를 완전히 인캡슐레이션 하지 않는다.
상기 안테나층(180)은 상기 제2 인캡슐란트(170)에 의해 인캡슐레이션되지 않고, 노출된 상기 커넥터 바(140)의 상단부와 전기적으로 연결되도록 상기 제2 인캡슐란트(170)의 상면에 형성된다.
도 2 내지 도 9는 도 1에 도시된 반도체 패키지의 제조 방법을 도시한 단면도들이다.
먼저, 도 2에 도시된 바와 같이, 회로 기판(110)을 준비하고, 플립칩 공정 또는 SMT 공정을 이용해 준비된 회로 기판(110)에 반도체 다이(120)와 부품 소자(130)를 부착한다.
구체적으로, 도전성 범프(122)를 포함하는 반도체 다이(120)를 상기 회로 기판(110)의 제1 배선 패턴(116a)으로 이송하여 상기 도전성 범프(122)와 상기 제1배선 패턴(116a)이 접촉되도록 상기 반도체 다이(120)를 상기 회로 기판(110)에 안착시킨다. 이때, 상기 회로 기판(110)의 제1 배선 패턴(116a)은 상기 도전성 범프(122)를 통해서 상기 반도체 다이(120)와 전기적으로 연결된다.
또한 능동 소자 또는 수동 소자와 같은 부품 소자(130)를 상기 회로 기판(110)의 제2 배선 패턴(116b)으로 이송하여 상기 부품 소자(130)의 전극(도시하지 않음)과 상기 제2 배선 패턴(116b)이 접촉되도록 상기 부품 소자(130)를 상기 회로 기판(110)에 안착시킨다. 이때, 상기 회로 기판(110)의 제2 배선 패턴(116b)은 상기 반도체 다이(120)와 전기적으로 연결된다.
상기 반도체 다이(120)와 상기 부품 소자(130)는 이송부재(미도시)에 흡착하여 상기 회로 기판(110)으로 이송할 수 있지만, 여기서 그 방법을 한정하는 것은 아니다.
이어, 도 3에 도시된 바와 같이, 상기 제2 배선 패턴(116b)의 표면에서, 와이어 본딩 공정으로 커넥터 바(140)를 형성한다.
구체적으로, 금구(16)를 형성한 도전성 와이어(12)이 캐피러리(10)에 보호되어 상기 제2 배선 패턴(116b) 위에 대기한다.
그리고, 상기 캐피러리(10)에 형성된 금구(16)가 상기 제2 배선 패턴(116b)의 표면에 적절한 하중으로 접촉한다. 상기 금구(16)가 접촉한 후에는 캐피러리(10)가 초음파 진동을 하고, 이때의 하중과 초음파 진동에 의한 에너지에 의해 상기 금구(16)와 상기 제2 배선 패턴(116b)의 표면에 접합된다.
그리고, 캐피러리(10)는 상기 제2 배선 패턴(116b)의 표면에 대해 수직한 방향으로 상승한 후, 도전성 와이어(12)가 일정 높이를 형성하면 절단 장비(도시하지 않음)를 이용해 도전성 와이어(12)를 절단한다. 이렇게 일정 높이를 형성한 도전성 와이어는 상기 부품 소자(130)와 안테나층(180)을 전기적으로 연결하는 상기 커넥터 바(140)로서 형성된다.
상기 도전성 와이어의 높이는 사전에 설정된 반도체 패키지의 전체 높이를 고려하여 다양하게 설정될 수 있으며, 와이어 본딩을 위한 각종 공정 변수 조정을 통해 그 높이의 조정이 가능함은 물론이다.
이어, 도 4에 도시된 바와 같이, 반도체 다이(120), 부품 소자(130), 상기 커넥터 바(140) 및 회로 기판(110) 상부를 덮도록 제1 인캡슐란트(150)로 인캡슐레이션 한다. 이때, 상기 제1 인캡슐란트(150)는 상기 커네터 바(140)를 완전히 인캡슐레이션하지 않고, 그 상단부가 노출되도록 일정 두께로 형성한다.
이어, 도 5에 도시된 바와 같이, 회로 기판(110)과 컨포멀 쉴드(160)를 전기적으로 연결하기 위해, 블레이드 장비를 이용하여 상기 제1 인캡슐란트(150)를 프리 커팅(pre-cutting) 한다.
이어, 도 6에 도시된 바와 같이, 프리-커팅된 상기 제1 인캡슐란트(150)의 표면(상면과 측면)과 상기 커넥터 바(140)의 상단부를 모두 덮도록 컨포멀 쉴드(160)를 코팅한다.
도면에 도시하지는 않았으나, 상기 컨포멀 쉴드(160)는 절연층(112) 내부에 형성된 그라운드 층(도시하지 않음)과 전기적으로 연결되어, 접지될 수 있다. 이렇게 함으로써, RFI(Radio Frequency Interference) 또는 EMI(ElectroMagnetic Interference)와 같은 전자파 등을 차폐하여, 상기 반도체 다이(120)를 보호한다.
상기 컨포멀 쉴드(160)는 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 철(Fe), 주석(Sn), 아연(Zn) 및 이의 등가 금속 또는 그의 합금으로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기 컨포멀 쉴드(160)는 PVD(physical vapor deposition), CVD(chemical vapor deposition), ALD(atomic layer deposition), 전해 도금(electrolytic plating), 무전해 도금(electroless plating), 불꽃-분사(flame spray), 도전성 페인트 분사, 진공 금속화, 패드 페인팅 또는 이들의 조합에 의해서 형성될 수 있다.
이어, 도 7에 도시된 바와 같이, 상기 커넥터 바(140)와 상기 상기 컨포멀 쉴드(160)를 전기적으로 분리하기 위해, 상기 커넥터 바(140)의 상단부 및 상기 상단부 주변의 제1 인캡슐란트(150)의 표면에 코팅된 컨포멀 쉴드(160)를 감광성 물질을 이용한 노광 방식 및 스트립핑(stripping) 공정으로 박리하여, 상기 컨포멀 쉴드(160)에 개구부(OP)를 형성한다.
이어, 도 8에 도시된 바와 같이, 상기 컨포멀 쉴드(160)와 안테나층(180)을 전기적으로 분리하기 위해, 상기 컨포멀 쉴드(160)의 표면(상면과 측면)과 상기 개구부(OP)에 의해 노출된 제1 인캡슐란트(150)와 상기 커넥터 바(140)의 상단부를 모두 덮도록 제2 인캡슐란트(170)를 인캡슐레이션한다.
이때, 상기 커넥터 바(140)의 상단부의 상단면과 상기 안테나층(180)을 전기적으로 연결하기 위해, 상기 커넥터 바(140)의 상단부의 상단면이 노출되도록 상기 제2 인캡슐란트(170)를 일정 두께로 형성한다.
이어, 도 9에 도시된 바와 같이, 상기 제2 인캡슐란트(170)에 의해 인캡슐레이션되지 않고, 노출된 상기 커넥터 바(140)의 상단부와 전기적으로 연결되도록 상기 제2 인캡슐란트(170)의 상면에 안테나층(180)을 형성한다.
상기 안테나층(180)을 상기 제2 인캡슐란트(170)의 상면에 형성하기 위해, 도금/노광 방식, 마스킹(masking) 방식, 전도성 잉크 프린팅 방식 또는 필름 부착 방식 등이 이용될 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 반도체 패키지의 단면도이다.
도 1 내지 도 9에서는 바디 표면에 안테나가 형성된 LGA 타입의 반도체 패키지를 설명하였으나, 이에 한정하지 않고, 도 10에 도시된 바와 같이, 회로 기판(110)의 하면에 솔더볼(190)이 형성된 BGA 타입의 반도체 패키지로 형성할 수 도 있다.
이러한 BGA 타입의 반도체 패키지는 도 2 내지 도 9에서 설명한 LGA 타입의 반도체 패키지의 제조 방법에서 상기 솔더볼을 회로 기판(110)의 하면에 형성하는 공정을 마지막 공정으로 추가하여 제조할 수 있다.
따라서, 본 발명의 다른 실시 예에 따른 BGA 타입의 반도체 패키지에 대한 설명은 생략하기로 한다.
이상 본 발명을 명확하게 이해하기 위해 상세히 기술하였지만, 청구범위의 범위 내에서 여러 가지 변화 및 변경이 가능할 것이다. 따라서 본 실시예는 도시된 바대로 생각될 수 있으나 제한적인 것은 아니며, 본 명세서의 상세한 내용에 한정되지 않고 청구범위의 범위 내에서 변화가 가능할 것이다.
이상에서 본 발명의 실시예들을 구체적으로 설명하였지만, 본 발명은 이에 한정되지 않고 다양한 변형 실시가 가능함은 물론이다. 즉, 본 발명의 반도체 패키지를 구성하는 구성부품의 수치나 재질 등을 다양하게 선택하여 사용할 수 있음은 물론이다.

Claims (11)

  1. 회로 기판의 배선 패턴에 반도체 다이와 부품 소자를 전기적으로 연결하도록 상기 반도체 다이와 상기 부품 소자를 상기 회로 기판에 부착하는 단계;
    상기 부품 소자와 전기적으로 연결된 상기 배선 패턴에 커넥터 바(connector bar)를 본딩하는 단계;
    상기 반도체 다이, 상기 부품 소자, 상기 배선 패턴 및 상기 커넥터 바를 인캡슐란트로 인캡슐레이션 하는 단계로서, 상기 커넥터 바의 상단면을 제외한 나머지 부분을 상기 인캡슐란트로 인캡슐레이션 하는 단계; 및
    상기 커넥터 바의 상단면과 안테나층을 전기적으로 연결하도록 상기 인캡슐란트의 표면에 안테나층을 형성하는 단계를 포함하고,
    상기 인캡슐란트로 인캡슐레이션 하는 단계는,
    상기 반도체 다이, 상기 부품 소자, 상기 배선 패턴 및 상기 커넥터 바의 상단부를 제외한 나머지 부분을 제1 인캡슐란트로 인캡슐레이션 하는 단계,
    제1 인캡슐란트의 표면에 컨포멀 쉴드를 형성하는 단계로서, 상기 커넥터 바가 관통하는 개구부를 갖는 상기 컨포멀 쉴드를 형성하는 단계;
    상기 컨포멀 쉴드의 표면과 상기 커넥터 바의 상단부를 제2 인캡슐란트로 인캡슐레이션 하는 단계로서, 상기 상단부의 상기 상단면을 제외한 나머지 부분을 상기 제2 인캡슐란트로 인캡슐레이션 하는 단계를 포함함을 특징으로 하는 반도체 패키지의 제조 방법.
  2. 제1항에 있어서, 상기 커넥터 바를 본딩하는 단계는,
    와이어 본딩 공정을 이용하여, 상기 배선 패턴에 상기 커넥터 바를 본딩하는 단계임을 특징으로 하는 반도체 패키지의 제조 방법.
  3. 제2항에 있어서, 상기 커넥터 바를 본딩하는 단계에서, 상기 커넥터 바는,
    상기 와이어 본딩 공정에서, 상기 배선 패턴의 표면에 대해 수직하게 형성되는 도전성 와이어임을 특징으로 하는 반도체 패키지의 제조 방법.
  4. 삭제
  5. 제1항에 있어서, 상기 안테나층을 형성하는 단계는,
    상기 제2 인캡슐란트의 표면에 상기 안테나층을 형성하는 단계임을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제1항에 있어서, 상기 컨포멀 쉴드를 형성하는 단계 이전에,
    상기 컨포멀 쉴드(160)를 형성하기 위해, 상기 제1 인캡슐란트의 표면을 프리 커팅(pre-cutting)하는 단계를 더 포함하고,
    상기 컨포멀 쉴드를 형성하는 단계는,
    상기 프리 커팅된 제1 인캡슐란트의 표면에 컨포멀 쉴드를 형성하는 단계임을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제1항에 있어서, 상기 컨포멀 쉴드를 형성하는 단계는,
    상기 제1 인캡슐란트의 표면과 상기 커넥터 바의 상단부를 상기 컨포멀 쉴드로 코팅하는 단계; 및
    상기 컨포멀 쉴드와 상기 커넥터 바를 전기적으로 분리하기 위해, 감광성 물질을 이용한 노광 방식 또는 스트립핑(stripping) 방식으로 상기 커넥터 바의 상단부와 그 주변에 코팅된 상기 컨포멀 쉴드를 박리하여, 상기 개구부를 형성하는 단계를 포함함을 특징으로 하는 반도체 패키지의 제조 방법.
  8. 반도체 다이와 부품 소자가 전기적으로 연결된 배선 패턴을 포함하는 회로 기판;
    상기 부품 소자와 전기적으로 연결된 상기 배선 패턴에 본딩된 커넥터 바(connector bar);
    컨포멀 쉴드를 사이에 두고, 상기 반도체 다이, 상기 부품 소자, 상기 배선 패턴 및 상기 커넥터 바의 상단부를 제외한 나머지 부분을 인캡슐레이션 하는 제1 인캡슐란트 및 상기 컨포멀 쉴드의 표면과 상기 커넥터 바의 상단부의 상단면을 제외한 나머지 부분을 인캡슐레이션 하는 제2 인캡슐란트를 포함하는 인캡슐란트; 및
    상기 인캡슐란트의 표면에 형성되어 상기 커넥터 바의 상단면과 전기적으로 연결된 안테나층
    을 포함하는 반도체 패키지.
  9. 제8항에 있어서, 상기 커넥터 바는,
    와이어 본딩 공정에서, 상기 배선 패턴의 표면에 대해 수직하게 형성되는 도전성 와이어임을 특징으로 하는 반도체 패키지.
  10. 삭제
  11. 제8항에 있어서, 상기 컨포멀 쉴드는,
    상기 커넥터 바가 관통하는 개구부를 가짐을 특징으로 하는 반도체 패키지.
KR1020150070490A 2015-05-20 2015-05-20 반도체 패키지 및 그 제조 방법 KR101677270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150070490A KR101677270B1 (ko) 2015-05-20 2015-05-20 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150070490A KR101677270B1 (ko) 2015-05-20 2015-05-20 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101677270B1 true KR101677270B1 (ko) 2016-11-17

Family

ID=57542140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150070490A KR101677270B1 (ko) 2015-05-20 2015-05-20 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101677270B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3790048A1 (en) * 2019-09-06 2021-03-10 Nxp B.V. Method and apparatus for coupling a waveguide structure to an integrated circuit package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289343A1 (en) * 2008-05-21 2009-11-26 Chi-Tsung Chiu Semiconductor package having an antenna
KR20100077917A (ko) * 2008-12-29 2010-07-08 엘지이노텍 주식회사 무선통신모듈
KR101218989B1 (ko) * 2011-07-15 2013-01-21 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289343A1 (en) * 2008-05-21 2009-11-26 Chi-Tsung Chiu Semiconductor package having an antenna
KR20100077917A (ko) * 2008-12-29 2010-07-08 엘지이노텍 주식회사 무선통신모듈
KR101218989B1 (ko) * 2011-07-15 2013-01-21 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3790048A1 (en) * 2019-09-06 2021-03-10 Nxp B.V. Method and apparatus for coupling a waveguide structure to an integrated circuit package
US11133578B2 (en) 2019-09-06 2021-09-28 Nxp B.V. Semiconductor device package comprising an encapsulated and conductively shielded semiconductor device die that provides an antenna feed to a waveguide

Similar Documents

Publication Publication Date Title
US11488934B2 (en) Semiconductor package and manufacturing method thereof
US10074614B2 (en) EMI/RFI shielding for semiconductor device packages
US10163867B2 (en) Semiconductor package and manufacturing method thereof
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
CN100527399C (zh) 半导体芯片、制造半导体芯片的方法及半导体芯片封装件
TWI553816B (zh) 半導體元件以及在半導體晶粒上配置預先製造的遮蔽框架的方法
KR101647853B1 (ko) 반도체 소자 및 그 제조 방법
US8138584B2 (en) Method of forming a semiconductor package and structure thereof
US20090315156A1 (en) Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
KR20180108368A (ko) 반도체 장치 및 그 제조 방법
TWI719248B (zh) 半導體裝置與形成具有從囊封物延伸出的電性構件端子的系統級封裝的方法
KR20060080549A (ko) 반도체 장치
US20170186698A1 (en) Electronic package having electromagnetic interference shielding and associated method
KR102533328B1 (ko) 부착 위치가 개선되는 마스크 설계
KR101025408B1 (ko) 반도체 패키지 및 그의 제조 방법
CN102306645A (zh) 具有电磁干扰屏蔽膜的半导体封装件及其制造方法
CN110391176A (zh) 形成导电通孔以具有与屏蔽层的增强接触的方法和半导体器件
KR20170055937A (ko) 반도체 패키지 및 그 제조 방법
US9412703B1 (en) Chip package structure having a shielded molding compound
KR20240023415A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
KR101677270B1 (ko) 반도체 패키지 및 그 제조 방법
CN108573879B (zh) 电子封装件
KR20160134215A (ko) 반도체 패키지 및 그 제조 방법
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
US20230215813A1 (en) Semiconductor Device and Method for Selective EMI Shielding Using a Mask

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 4