KR101668052B1 - 태양 전지들을 위한 금속 전극들의 포토플레이팅 - Google Patents

태양 전지들을 위한 금속 전극들의 포토플레이팅 Download PDF

Info

Publication number
KR101668052B1
KR101668052B1 KR1020127014531A KR20127014531A KR101668052B1 KR 101668052 B1 KR101668052 B1 KR 101668052B1 KR 1020127014531 A KR1020127014531 A KR 1020127014531A KR 20127014531 A KR20127014531 A KR 20127014531A KR 101668052 B1 KR101668052 B1 KR 101668052B1
Authority
KR
South Korea
Prior art keywords
metal
photovoltaic device
cathode
plating
solution
Prior art date
Application number
KR1020127014531A
Other languages
English (en)
Other versions
KR20120105464A (ko
Inventor
리 메이
앨리슨 마레 웬햄
스튜어트 로스 웬햄
Original Assignee
뉴사우스 이노베이션즈 피티와이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2009905355A external-priority patent/AU2009905355A0/en
Application filed by 뉴사우스 이노베이션즈 피티와이 리미티드 filed Critical 뉴사우스 이노베이션즈 피티와이 리미티드
Publication of KR20120105464A publication Critical patent/KR20120105464A/ko
Application granted granted Critical
Publication of KR101668052B1 publication Critical patent/KR101668052B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/011Electroplating using electromagnetic wave irradiation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • C25D7/126Semiconductors first coated with a seed layer or a conductive layer for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Sustainable Energy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

광 유도 도금 기법을 이용하여 광발전 디바이스의 캐소드의 표면 상에 금속 콘택을 광도금하는 방법이 제공되는바, 상기 방법은, a) 광발전 디바이스를 금속 이온들의 용액 속에 침지하는 단계, 상기 금속 이온들은 상기 광발전 디바이스의 캐소드의 표면 상에 도금될 종들(species)이며; 그리고 b) 시간에 따라 변화하는 세기를 갖는 광 소스를 이용하여 상기 광발전 디바이스를 조사(illuminating)하는 단계를 포함한다. 이러한 방법에 따르면, 캐소드의 표면에 수평한 방향 보다 캐소드의 표면에 수직한 방향에서 더 빠른 순 도금(nett plating)이 야기된다.

Description

태양 전지들을 위한 금속 전극들의 포토플레이팅{PHOTOPLATING OF METAL ELECTRODES FOR SOLAR CELLS}
일반적으로 본 발명은 광 발전 디바이스(photovoltaic device)의 제조에 관한 것이며, 특히 본 발명은 콘택 형성을 위한 금속 도금 방법을 개선시키고 그리고 광 발전 디바이스의 제조에 있어서 이들 방법들의 이용을 개선시키는바, 본 발명은 태양 전지(solar cell)의 제조를 참조하여 설명될 것이다.
일반적으로, 태양 전지들은 각각의 극성을 갖는 반도체 물질에 접촉되는 2개의 금속 콘택들을 필요로 하는바, 이는 빛에 의해 생성된 전하를 태양 전지 내부로부터 추출하고 그리고 전력으로서 외부 전기선을 통해 흐르게 하기 위한 것이다. 대부분의 태양 전지들은 그 최상위 표면 상에서 일 극성의 콘택을 가지며 그리고 후방 표면(rear surface) 상에서 반대 극성의 금속 콘택을 갖는다. 예를 들면, 일반적으로, 실리콘 태양 전지는 전면(front) 콘택과 후면(rear) 콘택에 대하여 서로 다른 금속들을 갖는데, 이는 n형 실리콘과 p형 실리콘에 콘택할 때의 서로 다른 요건들 때문이다. 또한, 가령, 금속의 가격뿐만 아니라, 금속의 전기 전도도, 열 팽창 계수 등과 같은 금속의 다른 속성들이 영향을 미치며, 태양 전지의 일 표면 혹은 다른 하나의 표면 상의 금속 콘택으로서 금속이 적절한지 및/또는 바람직한지가 반드시 고려되어야만 한다. 일반적으로, 대부분의 실리콘 태양 전지들은 수광 표면(light receiving surface)에서는 다른 금속들을 이용하는데, 수광 표면에서는 음영 손실(shading losses), 금속의 전도도 및 반도체에 대한 콘택 저항 등이 특히 중요하다. 비-수광 표면(non-light receiving surface)에서는 다른 금속들이 선호되는 것이 일반적인바, 비-수광 표면에서는 더 많은 금속 커버리지와 낮은 전도도가 용인되며 그리고 수광 표면과는 반대의 극성을 갖는다. 이러한 이유 때문에, 대부분의 스크린-프린트형 태양 전지(screen-printed solar cell)들에서는, 비싼 가격에도 불구하고 높은 전도도를 갖는 은(silver)이 n형 전면 금속 그리드로서 사용되며 그리고 저가의 알루미늄으로 p형 후방 표면의 대부분을 커버한다.
금속 콘택들을 태양 전지에 적용하는데 이용될 수 있는 대안적인 접근법은, 무전해 도금법(electroless plating), 전극들을 이용한 전기 도금법(electro-plating) 혹은 광 유도 도금법(light induced plating : LIP)에 의한 것이다. 이들 기법들에 의해서 태양 전지의 표면들에 형성되는 금속 콘택들에 관한 공통적인 문제점들 중 하나는, 도금 용액(plating solution)이 고농도의 금속 이온들을 갖고 있다는 점이며, 따라서 도금할 때에 상기 금속은 반도체 표면 상의 특정 사이트(site)에서 핵형성(nucleate)하며, 그 위치는 급속 도금(rapid plating)이 지속될 수 있는 매우 선호되는 사이트가 되는바, 이러한 급속 도금은 용액 내의 이용가능한 고농도의 금속 이온들로부터 공급된다. 불행하게도, 이미 도금된 표면은 후속되는 금속 이온 퇴적(deposition)을 위한 가장 매력적인 사이트를 제공하게 되는바, 이는 도금시에 반도체 표면의 다른 위치들에서 핵형성되는 것을 어렵게 만든다. 이러한 점은, 표면으로부터의 추가적인 성장을 위한 핵형성이 아니라 반도체 표면에 걸친 금속 플레이트들로서 연결(join)되는 병치된 영역들(juxtapose regions)과 함께, 상기 위치들에서 도금이 위쪽으로(upward) 그리고 바깥쪽으로(outward) 상당히 빨리 진행되게 한다. 그 결과, 금속과 반도체 표면 사이에서 매우 열악한 접착(adhesion) 및 콘택 저항이 야기된다.
종래의 도금 기법들에 따른 공통적인 또 다른 문제점은, 각각의 콘택에 대해서 가장 바람직한 금속을 사용할 수 있게 하는 것이 아니라, 실리콘의 2개의 극성들 모두가 동일한 유형의 금속으로 도금되게 한다는 사실이다. 예를 들어, LIP 공정의 경우, 조사된(illuminated) 태양 전지의 포지티브 전극(positive electrode)에 전기적으로 콘택되는 금속은, 전도성 액체 전해질(electrolyte)을 통해서 n-형의 네가티브 전극(negative electrode)으로 이동(transfer)될 수 있으며, 네가티브 전극에서 상기 금속은 노출된 표면 상에 퇴적/도금된다. 이러한 공정은, Lawrence Durkee 에 의한 "Method of Plating by Means of Light" 라는 명칭의 미국 등록특허(US 4,144,139)에 개시되어 있다. 상기 미국등록특허에 개시된 바와 같이, LIP 공정의 단점은 태양 전지의 설계가, 2개 극성의 전극들 둘다에 대해서 동일한 금속을 이용하는 설계만으로 제한된다는 점이다. 두번째 단점은 LIP 방법이 디바이스의 에지들 쪽에서 포지티브 전극 금속의 부식(corrosion)을 야기한다는 점인바, 이는 네가티브 전극 상에 금속이 퇴적될 예정인 곳에 너무 가깝게 근접해 있기 때문이며, 이는 또한, 특히, 금속 콘택 물질의 에지쪽에서 p형 물질에 대한 금속 콘택의 전기 전도성의 저하(deterioration)를 야기한다. 이들 2개의 단점들 둘다는 고성능 태양 전지를 제작하는 경우에 받아들일 수 없는 것이며, 또한 사실상, 현존하는 모든 상업적인 태양 전지들은 2개의 극성들을 갖는 금속 콘택들에 대해서 서로 다른 금속들을 요구한다.
대부분의 LIP 공정들 및 비전해 도금(electroless plating) 공정들의 또 다른 단점은, 기껏해야 도금 속도가 각각의 방향에서 균일한 속도보다 다소 많거나 혹은 다소 적은 정도가 되도록, 성장 속도(growth rate)가 컨포멀(conformal)하게 되는 경향이 있다는 점이다. 다른 많은 어플리케이션들의 경우에는, 이러한 점이 적절할 것이 될 수도 있지만, 고효율 태양 전지에서는 최상위 표면(top surface)의 음영(shading)이 금속 라인들의 폭에 대략적으로 비례하기 때문에, 증가된 종횡비(aspect ratio)를 갖는 것이 바람직하며, 이에 따라 상기 라인들은 가능한한 좁으면서도 가능한한 높아지게 된다. 컨포멀 도금(conformal plating)은, 높이가 증가하는 속도의 2배의 속도로 금속 라인들의 폭을 증가시키는 결과를 야기하는 경향이 있으며, 그리고 도1에 도시된 금속 단면과 같은 결과를 야기하는바, 도1의 금속 단면에서, 도금될 초기 표면은 10 마이크론의 폭이었으며 그리고 약 10분 남짓의 컨포멀한 도금 이후에는 모든 방향으로 약 10 마이크론의 도금 혹은, 높이는 10 마이크론이지만 폭은 약 30 마이크론의 도금을 생성한다.
본 발명의 제 1 양상에 따르면 광발전 디바이스의 캐소드의 표면 상에 금속 콘택을 광도금(photoplating: 이하, '광도금' 혹은 '포토플레이팅' 이라 함)하는 방법이 제공되는바, 상기 방법은,
a) 상기 광발전 디바이스를 금속 이온들의 용액 속에 침지(immerse)하는 단계, 상기 금속 이온들은 상기 광발전 디바이스의 캐소드의 표면 상에 도금될 종들(species)이며;
b) 상기 캐소드의 표면에 수평한 방향 보다 상기 캐소드의 표면에 수직한 방향에서 순 도금(nett plating)이 더 빠르도록, 시간에 따라 변화하는 세기(time varying intensity)를 갖는 광 소스를 이용하여 상기 광발전 디바이스를 조사(illuminating)하는 단계를 포함한다.
도금 용액의 캐패시턴스와 함께 광 세기의 변화를 이용하는 것은 웨이퍼 표면에 수평인 방향에 비하여 웨이퍼 표면에 수직인 방향에서 도금 속도를 증가시키는데 이용될 수 있다. 이러한 종횡비 제어는 디플레이팅의 사용을 통해서 더욱 개선될 수 있는바, 디플레이팅은 감소된 광 세기의 기간 동안 도금 공정을 역전(reverse)시키도록 광발전 디바이스를 통하여 역 전류 흐름이 발생할 수 있는 디바이스의 영역들을 야기한다. 시간에 따라 변하는 세기를 갖는 광 소스는 펄스화된 광 소스인 것이 바람직하다.
션트된(shunted) 그리고 결함있는(defected) 영역들은 이러한 역 전류 흐름들이 발생할 수 있는 곳의 일례이다. 션트들(shunts)은 디플레이팅이 요망되는 광발전 디바이스의 소정 영역들에 신중하게 형성될 수 있는바, 광발전 디바이스를 통한 컬럼(column)에서 도판트 분포를 변형시키기 위해서 광발전 디바이스의 영역들을 레이저 가열함에 의해서 형성될 수 있다. 도금 중인 영역에 바로 인접한 영역들에서 션트들과 결함들을 신중하게 사용하는 것은, 도금 중인 금속 라인들이 넓어지는 것을 최소화하도록 이들 영역에서 디플레이팅을 강화할 수 있다. 광발전 디바이스의 모든 개별 션트들의 병렬 조합으로서 결정되는, 광발전 디바이스의 션트들의 총 저항은, 광발전 디바이스의 개방회로 전압(open circuit voltage)(VOC)을 광발전 디바이스의 단락회로 전류(short circuit current)(ISC)로 나눈 값보다 100배 이상 큰 것이 바람직하다.
본 발명의 제 2 양상에 따르면, 광발전 디바이스의 캐소드 상에 콘택을 광도금하는 방법이 제공되는바, 이러한 방법은,
a) 광발전 디바이스를 금속 이온들의 용액 속에 침지하는 단계, 금속 이온들은 광발전 디바이스의 캐소드 상에 도금될 종들(species)이며;
b) 광발전 디바이스를 조사(illuminating)하는 단계를 포함하며,
광발전 디바이스 상에 조사되는 임의의 세기의 조명에 대하여, 최대 전력점 전압과 개방회로 전압 사이에서 광발전 디바이스가 광발전 디바이스의 I-V 특성 곡선 상의 일 지점에서 동작하게끔, 금속 이온들의 용액의 저항이 선택된다.
n형 실리콘 상에 금속(가령, 니켈)을 도금할 때에 핵형성의 개선된 균일성은, 금속 이온들 및 산(acid)의 농도를 통해 도금 용액의 전도도를 제어함으로써 획득될 수 있다. 최대 전력점 전압 보다 개방회로 전압 VOC 에 더 가까운 광발전 디바이스의 I-V 특성 곡선 상의 일 지점에서 광발전 디바이스가 동작하게끔, 금속 이온들의 용액의 저항이 선택되는 것이 바람직하다.
도금 용액의 전도도 제어를 도와주는 것과 더불어, 감소된 금속 이온 농도는, 우수한 광 투과 속성을 제공할 수 있으며, 따라서 더 많은 빛이 광발전 디바이스에 도달하는 것을 허용할 수 있으며, 그리고 그것의 전류 및 전압 둘다를 부스팅할 수 있는바, 이는 또한 LIP 공정을 개선할 수 있다. 다른 팩터들에 따라, 감소된 금속 농도는 또한, 금속 이온들의 핵형성에 대해 제 1 영역들을 결핍시킴(starving)에 의해서 도금 핵형성의 균일성을 개선할 수 있으며, 이에 따라 도금시에 다른 위치들에서 핵형성하는 것을 저해할 수 있는 급속 성장을 방지할 수 있다.
본 발명의 제 3 양상에 따르면, 광발전 디바이스의 캐소드 상에 콘택을 광 도금하는 방법이 제공되는바, 이러한 방법은,
a) 희생 금속 전극을 광발전 디바이스의 애노드에 전기적으로 접촉하게 위치시키는 단계, 상기 희생 금속 전극은 상기 광발전 디바이스의 캐소드 상에 도금될 금속종들을 포함하며;
b) 광발전 디바이스와 희생 금속 전극을 금속 이온들의 용액 속에 침지하는 단계, 상기 금속 이온들은 상기 광발전 디바이스의 캐소드 상에 도금될 종들이며;
c) 상기 광발전 디바이스를 조사(illuminating)하는 단계를 포함하며,
상기 광발전 디바이스의 상기 애노드의 금속 콘택으로부터가 아니라 상기 희생 금속 전극으로부터 금속이 우선적으로 희생되어, 금속 이온들의 상기 용액 내에 금속 이온들을 형성하며 그리고 광발전 디바이스의 상기 캐소드를 도금하기 위해서 금속 이온들의 상기 용액으로부터 이온들이 감소된다.
이러한 LIP 기법은 서로 다른 금속이 각각의 극성의 콘택에 이용될 수 있게 한다. 애노드와 접촉하거나 혹은 애노드를 구성하는 복수의 금속들(p-형 콘택에서)과 함께, 전기화학 전위들의 차이들이, 어떤 금속이 LIP 공정에 참여할지 따라서 어떤 금속이 캐소드에서 감소되도록 따라서 n형 콘택을 도금하도록 포지티브 금속 이온들을 도금 용액 속으로 방출할지를 우선적으로 결정하는데 이용될 수 있다.
몇몇 경우에서, 애노드의 금속 콘택은 희생 금속 전극의 금속 보다 양전성(electropositive)인 금속으로 형성되며, 그리고 이 경우 애노드 금속 콘택은 상기 희생 금속 전극으로부터 금속의 우선적 희생을 허용하기 위하여 보호성 코팅으로 코팅된다. 상기 보호성 코팅은 예컨대 상기 애노드의 금속 콘택을 구성하는 금속의 산화물이 될 수 있다. 2개의 금속들 중 반응성이 더 큰 것을 산화시킴으로써, 반응성이 더 큰 금속이 LIP 공정에 참여하는 것을 방지할 수 있으며, 따라서, 반응성이 더 적은 금속이, n형 콘택을 도금하도록 금속 이온들을 용액 속으로 방출하는 바로 그 금속이 되게 할 수 있다. 본 발명의 이러한 양상들은 하나의 실시예에서 함께 이용될 수도 있다.
광도금(photoplating)하기 위한 본 발명에 따른 방법의 실시예들이 도면들을 참조하여 설명될 것이다.
도1은 모든 방향으로 10 마이크론의 금속 도금을 제공하기 위한 10 마이크론 폭 레이저 도핑된 라인의 컨포멀 도금을 예시한 도면으로, 약 10 마이크론의 높이와 약 30 마이크론의 폭을 갖는 라인이 예시되어 있다.
도2는 션트 저항 RSH 를 제외한 이상적인 태양 전지의 간략화된 회로도이다.
도3은 태양 전지 상의 n형 콘택들의 광 유도 도금을 나타내는 간략화된 회로도이다.
도4는 태양 전지 상의 n형 콘택의 광 유도 도금을 나타내는 좀더 상세한 등가 회로도이다.
도5는 펄스된 광 소스를 이용하는 광 유도 도금을 위한 향상된 종횡비를 나타낸다.
도6은 Z2C 로 표시되는 희생 전극을 포함시킴에 의해서 태양 전지의 후면에서 포지티브 전극에 대한 보호를 제공하도록 도3의 등가회로도를 수정한 도면으로서, 여기서 상기 희생 전극은 그것의 더 큰 전기음성도(electronegativity) 때문에 우선적으로 부식된다.
도7a 및 도7b는 광 소스와 도금 용액의 특성을 최적화함에 의해서, 태양 전지를 위한 구리 콘택의 LIP에 대해서 향상된 종횡비를 (a) 위쪽에서 그리고 (b) 단면에서 도시한 도면들이다.
개선된 레이저 오퍼레이션의 상세한 설명
태양 전지들 상에 콘택들을 도금하기 위한 새로운 접근법들이 광 유도 도금(Light Induced Plating : LIP) 방법에 기초하여 설명되는바, 본 발명의 방법들은 종래기술의 문제점들 전부 혹은 일부를 개선할 수 있다. 본 발명에 따르면, 도금된 금속과 반도체 표면 사이에서 매우 우수한 접착이 획득될 수 있으며, 아울러 금속 라인들의 폭 확장을 야기하는 반도체 표면에 평행인 방향에서의 도금 속도보다 4 배까지도 클 수 있는 평균 도금 속도를 반도체 표면에 수직인 방향에서 만들어냄으로써 금속화(metallisation)에 대해서 높은 종횡비를 획득할 수 있다. 또한, 본 발명에 따른 방법들은 서로 다른 극성의 반도체들에 대한 콘택들에 대해서 서로 다른 금속들이 사용되는 것을 허용하며, 이와 더불어, 도금 공정 동안에 어느 하나의 금속 콘택이 부식되는 것을 회피할 수 있다. 또한, 본 발명의 방법들에 따르면, 외부 파워 소스들 혹은 태양 전지에 콘택하기 위한 임의의 외부 전극들의 요구를 회피하는 것도 가능할 수 있다.
LIP 공정을 이해하기 위해서, 다음의 사례들은 구리 n-형 콘택을 도금하기 위해 황산 구리 용액에 침지된(immersed) 구리 포지티브 전극을 이용한다. 구리 전극은 태양 전지의 p형 반도체 물질과 전기적으로 콘택된다. 도2는 이상적인 다이오드 D, 션트 저항 RSH, 그리고 광에 의해 생성된 전류 IL의 소스를 시뮬레이션하는 소정의 전류 소스를 포함하는 태양 전지의 등가 회로도를 도시하는바, 여기서 광에 의해 생성된 전류 IL 는 빛의 세기 및 태양 전지의 면적 둘다에 대략 비례한다. 도2에서 기생 직렬 저항들은 생략되었다. 조사된 태양 전지 셀이 황산 구리 도금 용액 내에 담궈지는 때, 태양 전지에 의해 생성된 전류는 전도성 도금 용액을 통해 흐른다. 전자들은 n형 반도체 표면에서 용액 내의 Cu2+ 이온들과 결합하여, 노출된 n형 표면 상에 구리 원자들이 형성되게 한다. 이러한 전자들의 이러한 교환을 포함하는 화학 반응은 도3에서 임피던스 R1A로 표시되며, 따라서, 증가된 도금 속도를 위해서 상기 인터페이스 양단의 증가된 전위 강하가 요구된다. 포지티브 구리 전극에서는, p형 실리콘 안으로 전자들을 양도(relinquish)하여 Cu2+ 이온들이 형성되게 하는 구리 원자들에 의해서 포지티브 전하가 용액 속으로 방출되는바, 상기 Cu2+ 이온들은 상기 용액에 용해될 수 있다. 또한, 이러한 반응은 도3에 도시된 바와 같이 임피던스 Z1C로 표현될 수 있다. 이후, 이들 구리 이온들은 p형 물질 콘택 인근의 고농도의 Cu2+ 이온들과 n형 물질 콘택 부근의 감소된 농도의 Cu2+ 이온들 사이에서 확립된 농도 구배(gradient)에 따라 확산에 의해서 자유롭게 이동할 수 있는바, n형 물질 콘택에서 상기 구리 원자들이 n형 극성의 태양 전지 콘택으로서 형성된다. 농도 구배에 따른 포지티브 전하의 이러한 흐름은 회로를 완성하며, 태양 전지에 의해서 생성된 전류가 흐를수 있게 한다. 또한, 확산에 의한 이러한 흐름은 도3에서 R1B로 표기된 바와 같은 저항으로 표현될 수 있으며 여기서 저항 R1B 는 상당히 큰 값을 갖는데, 이는 전하 분포의 불균일성을 균등하게 하기 위해서 구리 이온들이 확산하기에는 난관(challenge)도 많고 거리도 길기 때문이다. 이러한 저항과 병렬로 있는 상당히 큰 캐패시터는, 셀의 조사(illumination) 직후에 2개의 전극들 인근에서 전하들을 저장할 수 있는 용액의 능력을 나타낸다. DC 광 소스의 경우, 광 소스가 처음으로 턴온되는 때의 초기 과도기(initial transient)를 제외하면, 상기 캐패시턴스는 아무런 역할도 수행하지 않는다.
광도금 방법의 세부내용들
본 발명은 LIP 공정에 대한 개선점들을 제공하는바, 이러한 개선점들은, 포지티브 전극의 부식, 2개의 콘택들에 대해서 서로 다른 금속들을 사용할 수 없다는 점, 도금 공정의 불-균일한 핵형성으로부터 기인하는 열약한 접착성능 및 콘택 저항, 그리고 금속의 높이에 대한 성장 속도를 금속 라인의 폭에 대한 성장 속도보다 0.5배 이상으로 초과시킬 수 없다는 점 등과 같은 문제점들을 개별적으로 및/또는 통합적으로 해결할 수 있다.
첫번째로, n형 반도체 표면의 격리된 위치들에서 도금공정의 불균일한 핵형성을 이해하기 위해서, 도4에 도시된 등가 회로도에서, n형 표면 상의 각각의 개별 위치는 각각의 값을 갖는 개별 임피던스(Z1A, Z2A, Z3A, 등등)로 표시되며, 이 값들은 이들 위치들 각각에서 도금 공정시 핵형성의 곤란성을 나타낸다. 매우 많은 양의 금속 이온들(가령, Cu2+)을 갖는 통상적으로 이용되는 도금 용액들의 경우, 캐패시터 값들 C1, C2, C3 등은 상당히 크며, 따라서 태양 전지가 조사되는 때, n형 반도체의 표면 부근의 금속 이온들이 공핍될 때까지 큰 전류가 잠재적으로(potentially) 흐를 수 있다. 이 시점에서 이것은 충분히 높은 전압으로 완전히 충전된 캐패시터에 상당하며 따라서 캐패시터를 통한 후속 전류 흐름을 저지한다. 하지만, Cu2+ 이온들이 포지티브 전극 인근으로부터 n형 콘택 인근의 공핍 영역으로 확산하기 때문에 작은 전류는 계속해서 흐른다. 이들 전류 흐름들은 도4에 도시된 바와 같이, 캐패시터 C1, C2, C3 등에 병렬인 저항 R1B, R2B, R3B 등으로 표현될 수 있다. 저항 R1, R2, R3 는, n형 표면의 일 영역 인근의 Cu2+ 이온들이 농도가 더 낮은 이웃 영역들로 확산하기 위한 전위를 나타낸다. 도4에 도시된 회로의 문제점은 n형 표면에서 각각의 임피던스 값들 Z1A, Z2A, Z3A 등에서의 변동들이, 이들 각각의 임피던스를 통하는 전류에 있어서 매우 큰 변동을, 따라서 도금 속도에 있어 매우 큰 편차들을 야기할 수 있다는 점이다. 이러한 불균일성은, 주어진 임피던스 Zi를 통하여 도금이 일단 핵형성하면 그 위치에서의 금속화된 표면이 후속 도금에 대해서 선호되는 사이트가 된다라는 사실로 인해 악화되는 것으로 보이며, 이는 곧 Zi가 그 위치에서의 임피던스를 효과적으로 감소시키며 따라서 시간에 따라 변화하는 임피던스(time varying impedance)로 표현될 수 있음을 의미한다. 이와 같은 시간에 따라 변화하는 임피던스는 매우 큰 캐패시터 값과 결합되어, 몇몇 영역들에서는 많은 양의 금속이 빠르게 도금되게 하는 반면에 다른 위치들에서는 도금을 위한 핵형성이 효과적으로 형성될 수 없게 한다. 따라서, 병치된 급속 도금 영역들은 웨이퍼 표면에 걸쳐 수평적으로 도금함에 의해서 연결되어, 금속과 실리콘 사이에 상대적으로 작은 콘택 영역이 형성되게 하며 그리고 열악한 접착력 및 높은 콘택 저항을 야기한다. 이러한 불균일성은 도금 용액을 조절함에 의해서 여러 방식으로 극복될 수 있다.
C 값들을 매우 크게 감소시키기 위해서, 구리 이온들이 용액으로부터 제거된다(혹은 적어도 그 농도가 매우 크게 감소된다). 이러한 점은, 태양 전지가 조사되는 때에 태양 전지에 의해 생성되는 전압에 가깝게 캐패시터들이 급속도로 충전되게 한다. 이는 또한, 도금이 처음 핵형성하는 위치들에서 도금 속도가 높아지는 것을 방지할 수 있다.
용액의 전도도는, 도금될 태양 전지가 침지되는 물에 적은 양의 산(acid)을 첨가함에 의해서 제어된다. 이는 R1B, R2B, R3B, 등의 저항 값들이 제어될 수 있게 하며 따라서, 이들 저항 값들은 Z1A, Z2A, Z3A 등의 임피던스 값들과 조합되어 선택될 수 있으며, 이에 따라 임피던스 값들의 변동에도 불구하고 좀더 균일한 전류들이 상기 임피던스들을 통해 흐를 것이다. 이러한 것을 달성하기 위하여, 상기 "B" 시리즈 저항들은 그들의 각각의 "A" 시리즈 대응물들(counterparts)보다 큰 값을 갖도록 선택되는바, 상기 "A" 시리즈 대응물들은 조절될 수 없다. 비록, 훨씬 느린 도금 속도가 얻어지지만, 이러한 방법은 각각의 저항들을 통해 매우 균일한 전류들이 흐를 수 있게 하며, 따라서 반도체의 다양한 대응 표면 위치들에서 매우 균일한 도금 속도를 얻을 수 있게 하는바, 격리된 영역들의 간헐적인 도금(intermittent plating)을 방지하고 그리고 낮은 콘택 저항 및 양호한 금속 접착을 제공할 수 있다. R1B, R2B, R3B, 등의 이러한 저항 값들은 도금 용액의 전도도를 제어함에 의해서 제어된다.
비록, 도4에는 도시되어 있지 않지만(도4에는 병렬인 션트 저항을 구비한 이상적인 태양 전지만이 도시되어 있음), 태양 전지의 여러 다른 영역들은 또한, 조사되었을 때 전류와 전압을 생성하는 능력에 있어서 서로 다른 품질들을 가질 수 있다. 예를 들어, 국부화된 션팅(localised shunting)은 국부화된 영역들에서 전압을 끌어내릴 수 있는데, 따라서 상당히 큰 영역에서 도금이 없게 될 수도 있다. 상당한 정도까지, 이러한 불균일성은 태양 전지 양단의 전압을 증가시킴에 의해서 극복될 수 있다. 이러한 공정에서는 그 어떤 외부 파워 서플라이도 이용되고 있지 않기 때문에, 셀 전압은 용액을 냉각시킴에 의해서, 광 소스의 세기를 증가시킴(적어도 도금 핵형성 동안에)에 의해서, 금속 이온들을 제거함으로써 좀 더 투명한 도금 용액을 사용함에 의해서 그리고 태양 전지가 그 자신의 개방 회로 전압에 더 가깝게 동작하도록 용액의 저항은 증가시키는 반면에 캐패시턴스는 감소시킴에 의해서, 혹은 이들의 임의의 조합에 의해서 증가될 수 있다.
다음을 유의해야 하는바, 본 명세서에서, 등가 회로의 구성요소들이 가변적이라고 지칭되는 경우 사실상 시스템의 물리적인 특성들이 가변적이며 결과적으로 등가 회로가 변할 수도 있다는 점이 인정될 것이며, 그리고 구성요소들이 도통(conducting) 혹은 충전(charging) 등등으로 지칭되는 경우 상세한 설명은 등가회로로 대표되는 시스템이 사실상 각각의 특성들(즉, 도통, 충전 등등)을 보여주고 있으며 그리고 물질, 디바이스 혹은 시스템의 특성들이 용이한 이해를 위해서 등가 회로에 관하여 간단히 묘사되고 있음을 전달하도록 의도된 것이라는 점이 이해되어야 한다.
전술한 것들 각각은 노출된 n형 실리콘 표면의 핵형성 도금에 대하여 개선된 균일성을 제공하지만, 도금 속도를 매우 감소시키는 대가로 개선된 균일성을 제공한다. 이는 별 문제가 되지 않는데, 왜냐하면 이러한 방법은 양호한 균일성을 제공하기 위해서 매우 얇은 초기 금속층(가령, 니켈 혹은 구리 혹은 은)을 도금하는데만 이용되기 때문이며, 그 이후로는 개선된 종횡비를 갖는 보다 고속의 도금이 이루어지도록 도금 용액이 개질될 수 있다.
두번째로, 노출된 n형 표면 위에 도금물질이 균일하게 핵형성하면, 다양한 캐패시터 값들을 조절하고 그리고 광 소스를 전략적으로(strategically) 변화시킴에 의해서 도금물질에 대한 개선된 종횡비가 획득될 수 있다. 이러한 점은 다음과 같이 수행될 수 있는바, 조사(illumination) 동안에 몇몇 영역들에 있는 캐패시터들을 완전히 충전시키고 따라서 이들 위치들에서 도금 속도를 제한시키며, 이어서 빛이 없거나 빛의 세기가 약한 소정 기간이 후속되게 하여 상기 캐패시터를 방전시키고 그리고 이와 동시에 상기 영역들의 강화된 디플레이팅(deplating)을 촉진시키는바, 그렇지 않다면 금속 라인 폭의 증가를 야기할 것이다. 이러한 전략은 일부 캐패시터들이 서로 간에 다른 값을 갖도록, 캐패시터의 크기, 뿐만 아니라 태양 전지 위로의 도금 용액의 깊이 그리고 금속 라인들 서로 간의 형상(geometry)/위치를 제어하기 위해 도금 용액의 농도를 조절하는 것에 의존한다. 특히, 금속 라인의 확장을 야기하는 금속 라인들의 에지 영역들에서의 용액 캐패시턴스에 대한 하위 값들(lower values)을 조정하고 그리고 수직/높이 성장 속도에 영향을 미치는 금속 라인의 가운데/탑(top) 영역들 인근에서의 캐패시턴스에 대한 상위 값들(higher values)을 조정함에 의해서, 빛의 세기와 그 펄싱 주파수의 제어를 통해 서술된 바와 같이 금속 종횡비가 강화될 수 있다. 금속 라인들의 에지들에서의 평균 도금 속도의 이와 같은 감소는, 가령, 금속 라인들 바로 아래의 실리콘을 강하게 도핑하기 위한 레이저 도핑 공정의 사용을 통해, 정교하게 제어되는 분량 만큼의 국부화된 션팅(localised shunting)을 이들 영역들에 도입함에 의해서 강화될 수 있다.
예를 들면, 금속 라인들의 폭 증가를 야기하는 금속 이온들의 소스를 제공하는 도금되는 금속 라인들의 사이드들에서의 용액들을 C1 및 C5가 나타낸다고 가정하고 그리고 이들 캐패시터 값들은 금속 라인들의 형상/위치, 용액의 깊이, 및 금속 이온들의 농도를 제어함에 의해서 C2 내지 C4 보다 상당히 작게 유지된다라고 가정하자. 각각의 펄스가 적절한 지속기간(right duration) 및 적절한 세기(right intensity)를 갖도록, 후속으로 광 소스를 펄싱/변동(pulsing/varying)시킴에 의해서, C1 및 C5는 C2 내지 C4에 비하여 상당히 빨리 최대 충전 상태에 도달하며, 따라서, 상당한 양의 추가적인 전하가 C1 및 C5를 통해 흘러 금속 라인들의 에지들을 도금하는 것을 방지할 수 있다. 하지만, 상기 펄스의 후반부(latter part) 동안, C2 내지 C4는 흐름을 지속하는 전류로 계속해서 전하를 저장하며, 따라서 금속 라인들의 탑 표면에 대한 도금 공정이 위쪽 방향으로 즉, 웨이퍼 표면에 수직한 방향으로 계속될 수 있다. C1 및 C5가 완전 충전 상태에 빠르게 도달할 뿐만 아니라 C2 내지 C4가 그들의 완전 충전 상태에 도달하지 않게끔, 빛의 세기와 각각의 펄스의 지속기간이 선택되는 것이 바람직하다. 이는, 각각의 광 펄스가 종료하고 그리고 광의 세기가 하락하는 때, 다른 캐패시터들 보다 C1 및 C5 에서 더 높은 전압이 유지됨을 의미한다. 도4에서, 광 펄스의 중단은, IL 이 0 혹은 상당히 작은 값으로 하강하는 것과 동등하다. 이러한 것은 캐패시터들 C1 내지 C5 양단의 전압에 의해 구동되어, 전하가 태양 전지를 통해 반대 방향으로 되돌아 흐르는 것을 허용한다. 이상적인 상황에서, C1 및 C5는 IL 이 하강하는 때 이들 양단에서 더 높은 전압을 가지고 있으므로, C1 및 C5는 초기에는 태양 전지를 통해 우선적으로 거꾸로 방전하며, 이는 금속 라인들의 에지들로부터 금속의 일부가 디플레이팅(deplating)되게 한다. 디플레이팅 공정을 이해하기 위해서, n형 반도체로부터 용액 안으로 전자들이 이동하는 때에 n형 금속 콘택 상에 이전에 도금된 구리 원자들은, 이제는 반대로 그들의 전자들을 n형 실리콘쪽으로 되돌려주며 따라서, Cu2+ 이온들을 다시 용액으로 방출한다. 금속 라인들의 에지들에서의 이러한 디플레이팅은, 태양 전지 접합(solar cell junction)의 작은 분량의 션팅(shunting)(접합까지 연장되는 결함들(defects) 및 재결합(recombination) 등등)을 이들 영역들에 신중하게 위치시킴으로써 강화될 수 있는바, 여기서 상기 션팅은 이러한 영역들에서 디플레이팅을 강화시키고 그리고 평균 도금 속도를 지연시키기에 충분하지만, 태양 전지가 밝은 햇빛 아래의 최대 출력 포인트에서 동작할 때에 태양 전지의 전기적 성능에 상당한 손해를 입히기에는 충분하지 않다. 후자를 보장하기 위해서, 태양 전지의 총 션트 저항(병렬인 모든 개별 션트들에 의해서 형성된)은, 개방회로 전압 VOC 를 단락회로 전류 ISC 로 나눈 비율(여기서 VOC 및 ISC 는 표준적인 테스트 조건하에서 결정된다)으로 주어지는 태양 전지의 특성 저항(characteristic resistance) 보다 100배 이상 큰 것이 바람직하다. 도금되는 금속 라인들에 바로 인접해 있는 국부화된 션트들(localised shunts)은 레이저의 사용을 통하여 형성될 수 있다. 예를 들면, 선택적 이미터(selective emitter)를 형성하기 위한 레이저 도핑 공정에서, 금속/실리콘 경계 바로 아래의 실리콘을 녹이고 그리고 강하게 도핑하는데 레이저가 이용될 수 있으며 이와 동시에 상기 레이저는 상기 녹은 영역들 바로 인근에 결함들 및 션팅을 생성할 수 있는바, 여기서 실리콘은 녹을 정도로 뜨겁지 않으며 대신에 접합의 제어가능하게 적은 분량의 션팅을 생성하는 결함들 및 데미지를 지탱하도록 만들어질 수 있다. 이러한 국부화된 션트들/재결합의 값은, 레이저 파워, 그것의 펄싱 주파수 그리고 펄스 지속기간 및 형상을 포함하는 레이저 파라미터에 의해서 제어될 수 있다. 예를 들어, 녹은 실리콘이 다음번 펄스 이전에 재응고(resolidify)되게 할 정도로 충분히 낮은 펄스 주파수로 레이저 융해 동안 실리콘을 펄싱하는 것은, 융해된 영역들에 병치된 영역들에서 스트레스를 악화시키며 따라서 결함/션팅의 생성을 강화한다. 상기 일례에서, 션팅의 양은, 각각의 위치 상에 입사되는 이러한 펄스들의 개수에 의해서 직접 제어될 수 있다.
빛을 펄스화시키고(pulsing the light), 국부화된 션팅의 존재 및 캐패시터 값들을 조작하는 것의 조합을 통하여, 에지들을 우선적으로 디플레이팅시키고 그리고 전지 표면에 수직인 방향으로 도금 속도를 향상시킴에 의해서, 금속 라인들의 폭에 비하여 금속 라인들의 높이가 증가하는 방향에서 상당히 고속인 평균 도금 속도를 얻을 수 있다. 예를 들어, 도5는 12 마이크론 폭의 n형 반도체 물질의 라인을 도금하도록 이러한 도금 전략들의 사용을 통해 형성된 금속 라인의 포커스된 이온 빔(Focused Ion Beam : FIB) 사진을 예시한다. 도금될 예정인 강하게 도핑된 표면은, 100 kHz의 Q-스위치된 주파수(Q-switched frequency)를 이용한 레이저 도핑 공정에 의해서 준비되었으며, 이러한 주파수는 펄스들 사이에서 용융된 실리콘이 재응고(resolidify)되기에 충분한 시간을 허용한다. 도금 용액은 적은 양의 황산(sulphuric acid)으로 용해도 한계(solubility limit) 근처인 농축된 황산 구리 용액이며 그리고 태양 전지 표면 위의 용액의 깊이는 1cm 이다. 도금 용액의 표면에서는 100 mW/cm2의 평균적인 세기를 가지며 그리고 실리콘 전지의 표면에서는 30~40 mW/cm2의 평균적인 세기를 갖는 100 Hz 펄스된 광 소스를 이용하여 약 8분 동안 도금한 이후, 상기 금속 라인은 도시된 바와 같이 12 마이크론의 반지름을 갖는 거의 완전한 반원형이 되었다. 이러한 점은, 표면에 수직한 방향에서의 평균적인 성장 속도는 대략 1.5 마이크론/분(micron/min)인 반면에, 금속 라인의 확장을 야기하는 수평적인 성장 속도는 약 0.4 마이크론/분 으로 제한되었음을 나타낸다. 특히, 이러한 점은, 도1에 전형적으로 도시된 바와 같은 좀더 통상적인 컨포멀한 도금 공정들과 비교하여 매우 바람직한 것인바, 도1에서는 수직 및 수평의 2 방향 모두에서의 도금 속도가 약 1 마이크론/분 이었음을 유의해야 한다.
세번째로, 상당한 만큼 보다 더 양전성(electropositive)인 또 다른 금속을 포지티브 전극과 접촉하게 위치시킴에 의해서, 포지티브 전극의 부식을 방지하기 위한 일 접근법이 개발되었다. 예를 들어, 포지티브 전극이 은(silver)이라면, 이러한 희생 금속은 가령 알루미늄과 같이 상당히 더 양전성인 임의의 금속이 될 수 있는바, 이는 포토플레이팅(광 유도 도금) 동안에 태양 전지쪽으로 전자들을 우선적으로 공여(give up)함에 의해서 포지티브 전극 금속(은, silver)을 보호하기 위한 것이다. 이러한 점은, 포지티브 전극이 많은 수의 포지티브 금속 이온들을 용액쪽으로 방출하는 것을 방지함에 의해서, 포지티브 전극의 부식을 상당부분 회피할 수 있다. 이와 같은 희생 금속이 포지티브 전극과 양호한 전기적 접촉을 이루고 있으며, 보호하고자 하는 금속보다 더 네거티브인 전기화학 전위(electrochemical potential)를 갖는 경우, 상기 희생 금속은 반도체 물질쪽으로 전자들을 공여하며, 따라서 포지티브 금속 이온들을 전해질 내부로 방출할 것인바, 이들 포지티브 금속 이온들은 네가티브 전극 쪽으로 확산할 수 있으며, 네가티브 전극에서 이들 포지티브 금속 이온들은 그 표면을 금속 원자들로 코팅하도록 n형 물질로부터 전자들을 받아들임에 의해서 회로를 완성할 수 있다. 이러한 화학 반응을 도3의 등가회로도에서 나타내기 위하여 예컨대, 우리는 ZC를 2개의 병렬 저항 Z1C 및 Z2C 로 대체할 수 있는바, 여기서 Z1C 는, 포지티브 전극이 반도체 물질쪽으로 전극들을 공여할 때 따라서, 포지티브 금속 이온들을 전해질쪽으로 방출할 때의 포지티브 전극과 관련된 화학 반응을 나타낸다. 이와 유사하게, Z2C 도 등가 화학 반응을 나타내지만, 포지티브 전극보다 더 양전성(electropositive)인 희생 금속에 관련된 화학 반응을 나타낸다. 상기 일례에서, 도6에 도시된 바와 같이, DC 전압 소스 VED가 Z1C와 직렬로 배치되는데, 이는 희생 금속의 전기화학 전위와 비교하여 그것의 전기화학 전위의 크기를 나타내기 위한 것이다. 이러한 회로에 대한 분석에 따르면, 전압 소스 VED 를 부가함으로써, 전류 흐름으로부터 따라서 부식으로부터 Z1C 를 보호할 수 있다. 하지만, Z2C 를 통한 전류가 너무 크거나 혹은 Z2C 의 값이 너무 크다면(가령, 금속 표면의 산화로 인해 야기되거나 혹은 희생 금속에 대한 포지티브 전극의 바람직하지 못한 위치 혹은 형상/형태(geometry/shape)로 인해 야기될 수 있음), 소정의 전류가 Z1C 를 통해 흐르게 될 것이며 따라서 포지티브 전극의 부식을 어느 정도 야기할 것이다.
네번째로, 서술된 접근법은 서로 다른 금속들이 태양 전지의 2개의 전극들로 이용되는 것을 허용한다. 2개의 서로 다른 금속들(2개의 서로 다른 전기화학 전위들을 갖는)이 태양 전지의 포지티브 전극을 형성하거나 혹은 태양 전지의 포지티브 전극과 접촉한다면, LIP 공정 전의 적절한 전-처리(pre-treatment)는, 어느 하나의 금속이 n형 실리콘 쪽으로 이동(transfer)는 것을 용이하게 할 수 있으며 이에 의해서 네가티브 전극을 형성할 수 있다. 전술한 바와 같이, 전-처리가 없다면, 더 네가티브인(즉, 덜 포지티브인) 전기화학 전위를 갖는 금속은 부식할 것이며(즉, 산화되어 전해질 내에 금속 이온들의 생성을 야기할 것이다), 반면에 더 높은 전기화학 전위(즉, 덜 네가티브인)를 갖는 금속은 포지티브 전극 상에 남아있을 것이다. 하지만, 이와 반대로 행하기 위해서, 산화 공정과 같은 전-처리 공정이 이용되어 두꺼운 보호성 절연층이 보다 양전성(more electropositive)인 금속 상에 형성될 수 있는바, 이는 덜 양전성(less electropositive)인 금속이 LIP 공정에 우세하게(predominantly) 참여하는 것을 허용하며 그리고 네가티브 전극 상으로 이동될 수 있는 포지티브 금속 이온들을 도금 용액 안으로 방출하게 한다. 산화 동안에 두꺼운 보호성 절연 산화층을 성장시킴에 있어서 금속이 얼마나 반응성이 있느냐와 금속의 양전성(electropositivity) 사이에 강력한 연관성(strong link)이 있기 때문에, 이러한 접근법은 유효하다. 금속들의 상호 오염(cross contamination)을 방지하기 위하여, 포지티브 전극을 보호하는 희생 금속으로서 이용되는 금속과 동일한 금속 이온들을 포함하고 있는 도금 용액을 이용하는 것이 바람직하다. 예를 들면, 알루미늄이 p형 실리콘을 도핑할 수 있는 3가 원소(valency 3 element)라는 사실 때문에, 태양 전지를 위한 포지티브 금속 콘택으로서 알루미늄이 통상적으로 바람직하다. 하지만, 가령, 은 및 구리 등과 같은 금속들이 네가티브 전극 금속으로서 알루미늄 보다 적절하기 때문에, 포지티브 전극(알루미늄) 상의 희생 금속들로서 이들 금속들을 이용하는 것이 바람직하다. 따라서, 네가티브 전극 금속으로서 예컨대 구리가 사용되는 경우, 가령, 알루미늄 상에 혹은 알루미늄에 인접하게 구리를 스크린 프린팅함에 의해서, 혹은 구리 조각과 알루미늄 사이에 기계적인 압력을 적용함에 의해서 혹은 구리와 알루미늄 사이에서 전기적인 콘택을 용이하게 하는 또 다른 적절한 기법에 의해서, 구리는 알루미늄 전극과 접촉하게 위치될 수 있다. 산화 공정 이후에, 태양 전지가 조사되고 그리고 예컨대, 황산 구리를 포함하는 도금 용액 내에 태양 전지가 침지되는 때에, 알루미늄 산화층은 전해질로부터 알루미늄을 보호하며 그리고 그것의 용해(dissolution)를 상당히 지연시킨다. 이와 대비하여, 금속 혼합물이 n형 콘택으로서 바람직하다면, 복수의 희생 금속들이 포지티브 전극과 접촉되어 이용될 수 있는데, 금속 표면들의 산화 레벨, 다양한 금속들의 상대적인 전기화학 전위들과 물리적인 위치/형상이 네가티브 콘택 상에 도금되는 다양한 금속들의 상대적인 분량을 결정한다. 또한, 도금 용액 내에 포함된 금속 이온들이 도금 반응에 참여하며 그리고 네가티브 콘택을 형성하는 금속의 일부분을 구성한다. 포지티브 전극에 접촉되어 이용되는 것들로부터 서로 다른 금속 이온들(혹은 심지어 매우 다양한 금속 이온들)이 도금 용액에 포함될 수 있는데, 이는 또한 네가티브 전극의 조성에 다양성을 제공한다. 예를 들면, 구리 전극에 포함된 작은 분량의 은(silver)은, 화학적 산화 공정으로부터의 손상에 대한 저항성을 상당히 증가시킬 수 있다 .
광도금 방법의 실시예들을 구현하는 간단한 방법은, 가령 스크린 프린팅, 잉크 제트 프린팅, 페인팅, 글루잉(gluing), 스프레잉 등과 같은 기법에 의해서 니켈, 은, 혹은 구리 등과 같은 희생 금속으로 포지티브 알루미늄 콘택의 영역들을 코팅하는 것이다. 산소 분위기 속에서 가열하는 것 혹은 더 양전성(more electropositive)인 알루미늄의 표면 상에 보호성 절연층을 우선적으로 형성하기 위한 적절한 화학적 처리 중 어느 하나에 의한 산화 이후에, 태양 전지는 가령, 황산 구리(희생 금속이 구리인 경우)와 같은 적절한 전해질 내에 침지되고, 그리고 광 소스에 의해 조사되면, 알루미늄과 접촉하고 있는 구리 원자들은 전자들을 반도체 쪽으로 우선적으로 방출하는바, 따라서 전해질 내에 Cu2+ 이온들을 생성할 수 있으며 그리고 알루미늄이 산화되는 것을 방지할 수 있다. 상기 공정에서는 그 어떤 별도의 전극들도 필요치 않으며 따라서, 종래기술에 따른 전기 도금법에서 요구되었던, 태양 전지에 대한 전기적 콘택들도 제작될 필요가 없다.
광도금 방법의 실시예들의 또 다른 중요한 특징은, 네가티브 전극에서의 도금 공정으로부터 원하는 결과들을 획득하기 위하여 그리고 특히, 도금된 금속의 단면의 형상 및 종횡비를 획득하기 위하여 빛의 세기 및 그 변화들을 이용하는 것이다. 도금된 금속에 대한 가장 바람직한 형상들을 획득하기 위해서는, 일정한 세기의 광 소스는 적절하지 않은바, 이는 용액의 캐패시턴스 때문이며, 상기 용액 내에서는 많은 분량의 포지티브 전하들이 포지티브 콘택 인근에서 끊임없이 생성되는 반면에 사실상 큰 용량의 네가티브 전하가 네가티브 전극에서 생성된다(포지티브 금속 이온들이 네가티브 콘택으로부터 전자들을 받아들이며 이에 따라 용액 내에서 사라지기 때문에). 이러한 전하 분포를 균등하게 하기 위해서는 확산 공정들이 필요하다. 하지만, 일정한 세기를 갖는 광 소스에 의한 전하의 일정한 생성은, 확산 속도가 제한되는(즉, 포지티브 전극에서 생성된 포지티브 금속 이온들이 도금 공정에 참여하기 위해 네가티브 전극 쪽으로 확산할 수 있는 속도에 의해 제한되는), 따라서 표면 속도가 제한되는 것과는 단면이 서로 다른 도금 공정을 갖는 경향과 함께 이온들의 이러한 농도 구배를 유지하며, 그리고 빛의 세기가 약하거나 없는 기간 동안에 디플레이팅을 위한 기회를 제공하는바, 이는 도금 용액 내에서 전하 균일화를 촉진시킨다. 이와 같은 일정한 빛의 세기와 확산 속도가 제한된 도금 공정은, 얇고 균일한 핵형성 물질층이 요구되는 소정의 상황하에서는 바람직할 수 있지만, 금속에 대하여 높은 종횡비가 요구되는 경우에는 바람직하지 않다.
이러한 접근법에서는, 전해질 내에서 이온들의 흐름을 더욱 잘 제어하기 위해서 빛의 세기가 변한다. 예를 들어, 빛의 세기는 도금 공정에서 요구되는 태양 전지 콘택들 양단에서 충분한 전압을 생성하기 위하여 소정 값 이상으로 고정될 필요가 있다. 또한, 이러한 전압은, 빛의 세기가 충분히 높지 않은 경우 국부화된 영역들의 전압을 강하시킬 수도 있는 태양 전지 내부의 임의의 션팅 효과(shunting effect)를 극복할 수 있을 정도로 충분히 높을 필요가 있다. 이후, 이러한 점은, 포지티브 콘택 및 네가티브 콘택 각각의 부근에서 포지티브 및 네가티브 전하가 생성되기 때문에, 전해질 내의 이온들의 상당한 정도의 농도 구배를 생성한다. 따라서, 이것은 빛의 세기가 약하거나 혹은 빛이 없는 기간이 후속될 필요가 있는바, 이는 전극 표면들에서 반응 속도를 지연시키기 위한 것이며, 반면에 전해질 내의 전하는 확산하여 전하 분포를 균일하게 한다. 이것은, 네가티브 콘택 근처에서 포지티브 금속 이온들의 형태로 포지티브 전하 농도를 보충한다. 결과적으로, 빛의 세기가 회복되는 때, 포지티브 금속 이온 농축이 다시 한번 공핍될 때까지, 용액 내에서 금속 이온들의 확산 속도에 대한 제한 없이 네가티브 콘택에서 도금 공정이 다시 시작되며(reinitiate), 상기 공핍되는 때에 빛의 세기가 다시 감소되는 것이 바람직하다.
빛의 세기를 제어하는 것에 관련된, 광도금 방법에 대한 실시예들의 또 다른 중요한 양상은, 상기 방법이 태양 전지의 나쁘게 션트된 영역들(badly shunted regions)에 대한 도금을 효과적으로 방지하는데 이용될 수 있다는 점이며 따라서 이러한 영역들의 영향을 최소화할 수 있다. 이러한 영역들은 광도금을 이용하는 임의의 경우에 있어서 션트되지 않은 영역들(non-shunted regions)처럼 잘 도금되지 않는 경향이 있는데, 이는 이들 영역들에서의 낮은 표면 전압 때문이다. 하지만, 이에 부가하여, 높은 광 세기를 갖는 기간 및 전해질 내의 태양 전지 콘택들 부근에서의 전하 생성 이후에 빛의 세기를 대략 0으로 급격히 감소시키는 것은, 전류 흐름이 태양 전지를 통해 거꾸로 되돌아가게 하지만, 기본적으로는 접합이 션트된 영역들을 통하게 한다. 이러한 것은 션트를 통해 흐르는 전자들을 공여하는 션트 부근의 네가티브 전극에서 금속 원자들에 의해 발생하며, 반면에 전자들을 방출하는 구리 원자들은 포지티브 구리 이온들로서 전해질로 되돌아간다. 션트된 영역들을 통해 지나가는 전자들은 이후 강한 광 세기 기간 동안에 포지티브 전극에 축적된 포지티브 금속 이온들과 결합하며, 따라서 이러한 금속 이온들을 포지티브 전극 상에 재도금할 수 있다. 대조적으로, 강한 세기의 DC 광 소스는 디플레이팅하려는 임의의 경향들을 제거함에 의해서, 훨씬 균일한 도금을 션트된 영역 및 션트되지 않은 영역 둘다에 제공하는 경향이 있을 것이다.
감소된 빛의 세기를 갖는 기간 동안 이들 영역들에서 전류 역류를 허용하도록, 도금되는 금속 라인들의 에지들의 바로 인근에 혹은 도금되는 금속 라인들의 에지들에 마이너 션트들 또는 결함들을 전략적으로 위치시킴에 의해서 금속 종횡비에 대한 추가적인 증강이 획득될 수 있다. 이는 이들 션트들/결함들이 위치된 곳 인근에서 도금 속도를 효과적으로 감소시키며 따라서 션트들/결함들이 위치된 곳 부근에서 웨이퍼 표면에 대해 수평인 방향으로의 도금을 감소시킴에 의해서 금속 라인들의 폭이 확장하려는 경향을 감소시킬 수 있다. 하지만, 이러한 션트들은 가령, 실리콘을 열적으로 순환시키기 위해 레이저를 이용하는 것과 같은 양호하게 제어되는 공정에 의해서 형성되어야만 하는바, 여기서 실리콘을 열적으로 순환시키는 것은 반사방지 코팅(표면 유전체층)과 실리콘 사이의 열 팽창 부정합을 이유로 실리콘에 스트레스를 가하는 방식으로 수행된다. 따라서, 태양 전지의 전기적 성능을 심각하게 열화시키지 않는 최소한의 결함들/션트들을 생성할수 있다. 또한, 다양한 기계적인 접근법들 혹은 레이저 유도 기법들을 통하여 이러한 목적으로 결함들이 생성될 수 있다. 예를 들면, 전술한 종횡비 개선이 획득될 수 있는 방식으로 접합의 결함들/변위들(dislocations)/션팅을 생성하기 위해서, 소정의 실리콘을 제거하고(ablate)(혹은 단순히 녹이고) 이에 후속하여 급속 냉각시키는 기법이 제공될 수 있다.
바람직한 구현예들
바람직한 접근법은 2-단계(two-step)의 도금 공정을 이용하는 것이다. 첫번째 단계에서, 가령, 니켈 등과 같은 금속의 얇은 층(예컨대, 0.1 ~ 3 마이크론의 두께)이 n형 표면 상에 초기에 도금된다. 이러한 것은 용량성 효과들(capacitive effects) 및 임의의 디플레이팅 경향들(any deplating tendencies)을 최소화시키는 DC 광 소스를 이용하고 그리고 매우 낮은 금속 이온 농도를 갖는 도금 용액을 이용하여 수행되는 것이 바람직한바, 이는 광 소스에 대한 그 투명도를 최대화시키고 그리고 n형 표면 상의 서로 다른 지점들에서 핵형성 도금을 할 수 있는 능력의 편차로 인한 충격을 최소화하도록 도금 용액의 저항을 증가시키기 위한 것이다.
만일, 태양 전지를 위한 바람직한 포지티브 전극이 니켈 보다 양전성인 금속(예컨대, 알루미늄)이라면, 희생 니켈 전극이 예컨대, 스크린 프린팅법을 이용하여 알루미늄 표면 상에 형성될 수 있다. 형성된 니켈은 알루미늄의 전체를 커버할 필요는 없으며 그리고 태양 전지의 둘레(perimeter)에 근접하게 적용되는 것이 바람직한바, 이는 태양 전지의 전면 표면 네가티브 전극에 가능한한 가깝게 위치한 대칭적인 애노드(anode)를 확보하기 위한 것이다. 이후, 알루미늄 표면을 우선적으로 산화시키는 것 등과 같은 전-처리 공정이 적용되어, 후면 표면 알루미늄이 LIP 공정에 참여하는 것을 방지한다. 만일, 니켈이 포지티브 전극보다 더 양전성(electropositive)이라면, 이러한 전-처리 공정은 필요없는데, 왜냐하면 니켈이 자신의 포지티브 금속 이온들을 LIP 공정 동안 도금 용액 속으로 자동적으로 우선적으로 공여할 것이기 때문이다. LIP 공정을 수행하기 위해서, 니켈 소스는 바람직하게는 태양 전지의 후면에서 포지티브 전극과 접촉하게 위치되며 그리고 가령, 황산 등과 같은 작은 분량의 산(acid)이 용액에 첨가되어, 원하는 전도도를 제공한다. 비록, 현미경을 통해 사람 눈에 보여질 정도의 연속적인 층을 생성하는데 5 ~ 10분이 소요될 정도로 도금 속도가 느리지만, 상기 층의 균일성(uniformity) 및 접착력은 매우 우수하다. 두번째 도금 단계 이전에 니켈 실리사이드를 형성하도록 N2 분위기 및 약 400℃에서 이러한 니켈 층을 소결시키는 것이 통상적으로 바람직하다. 하지만, 초기 니켈 층이 충분히 두껍다면, 상기한 바와 같은 소결 공정은 공정을 단순화하기 위해서 모든 금속 증착(deposition)의 완료시에 수행될 수도 있다.
두번째 도금 단계에서는, 가령, 구리와 같은 높은 전도도를 갖는 금속이, 니켈과 관련하여 앞서 설명한 것과 유사한 방식으로 포지티브 전극에 접촉되게 위치되며, 구리의 각각의 양전성들(electropositivities)에 의존하는 전-처리를 위한 동일한 요건들을 필요로 한다. 포지티브 전극은 알루미늄인 것이 바람직하며, 따라서 알루미늄 포지티브 전극은 LIP 공정에 참여하는 것을 최소화하기 위해서 전-처리(예를 들면, 상승된 온도에서의 산화 공정)를 필요로 한다. 니켈의 LIP 증착 이전에 알루미늄을 전-처리하는 것은, 전-처리를 다시 한번 수행할 필요없이 구리를 이용한 LIP 공정에도 또한 통상적으로 적용가능하다. 이후, 태양 전지는 도금 용액 속에 침지되며 그리고 펄스화된(pulsed) 광 소스에 노출된다. 바람직한 구리 도금 용액은 60-250 g/L 이며, 그리고 바람직하게는 45-225 ml/L의 110 g/L 황산구리(수화물)(110 g/L copper sulphate(hydrate) with 45-225 ml/L)이며, 그리고 용액의 전도도를 증가시키기 위해서 210 ml/L Conc (98%)의 황산(sulphuric acid)이 첨가되는 것이 바람직하다. 웨이퍼 표면 위로의 용액의 깊이는 약 0.5 ~ 1.0 cm 인 것이 바람직하며 그리고 광 소스는 가변 주파수 및 펄스 당 파워(power per pulse)의 고출력 스트로브 광이다. 펄스 당 파워 및 펄스들의 주파수를 조절하는 것은 최적의 종횡비를 얻을 수 있게함과 아울러 도금이 유지되기 위한 적절한 균일성을 확보할 수 있게 한다. 도7에 도시된 바와 같이, 금속의 높이에 대한 성장 속도는 금속의 폭에 기여하는 속도의 3배 이상이 될 수 있으며, 따라서 이는 도시된 바와 같이 12 마이크론 폭의 레이저 도핑된 라인이 11 분의 기간 동안 폭은 단지 26 마이크론만으로 확장되는 반면에 22 마이크론의 높이로 도금되는 것을 가능케한다. 이는 곧 다음과 같은 의미인바, 태양 전지 표면에 수직한 도금 속도는 2.0 micron/min 인 반면에, 태양 전지 표면에 수평한 도금 속도는 상기 수직 도금 속도의 1/3 보다 작은 단지 0.63 micron/min 이다.
전술한 바에 대한 간단한 변형예는, 일 세트의 표준적인 에너지 절약형의 컴팩트한 형광성 광 글로브들(a set of standard energy efficient compact fluorescent light globes)을 광 소스로서 이용하는 것이다. 이들은 비용이 적게 들며 그리고 과도한 흡수를 회피할 수 있으며 따라서 용액 내에서의 가열의 관점에서 구리 도금 용액의 흡수 속성들(absorption properties)에 매우 잘 매칭되는 스펙트럼을 갖는다. 이러한 점은, 상업적인 구현예에 더 바람직할 수도 있는바, 비록 덜 최적화된 펄싱 주파수 및 광 소스에 대한 온:오프 비율 때문에 종횡비가 약간 악화될 수도 있지만, 상업적인 구현예에 더 바람직할 수 있다.
해당 기술분야의 당업자라면, 넓게 서술된 본 발명의 기술적 사상의 범위를 벗어남이 없이도, 특정 실시예들을 통해 기술된 본 발명의 다양한 변형예들 및/또는 수정예들이 존재할 수 있음을 능히 이해할 것이다. 따라서, 전술한 실시예들은 예시적인 것으로 그리고 본 발명을 이에 한정하지 않는 것으로 간주되어야 한다.

Claims (20)

  1. 광발전 디바이스(photovoltaic device)의 캐소드(cathode)의 노출된 반도체 표면 상에 금속 콘택을 광도금(photoplating)하는 방법으로서,
    a) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면을 금속 이온들의 용액 속에 침지(immerse)하는 단계 -상기 금속 이온들은 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면 상에 도금될 종들(species)이며- 와;
    b) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면 상에 도금이 유발되도록 그리고 상기 캐소드의 표면에 수평한 방향 보다 상기 캐소드의 표면에 수직한 방향에서 순 도금(nett plating)이 더 빠르도록, 시간에 따라 변화하는 세기(time varying intensity)를 갖는 광 소스를 이용하여 상기 광발전 디바이스를 조사(illuminating)하는 단계
    를 포함하는 광도금 방법.
  2. 제1항에 있어서,
    광의 세기가 감소되는 기간 동안 상기 금속 이온들의 용액을 통한 전류 흐름의 역전(reversal)이 발생하여, 역전된 전류가 상기 광발전 디바이스를 통해 흐를 수 있는 상기 광발전 디바이스의 소정 영역들을 디플레이트(deplate)하는 것을 특징으로 하는 광도금 방법.
  3. 제2항에 있어서,
    디플레이팅이 요망되는 영역들에서 션트들(shunts)이 상기 광발전 디바이스에 형성되는 것을 특징으로 하는 광도금 방법.
  4. 제3항에 있어서,
    상기 광발전 디바이스를 통한 컬럼(column)에서 도판트 분포를 변형시키도록 상기 광발전 디바이스의 영역들을 레이저 가열함에 의해서 상기 션트들이 형성되는 것을 특징으로 하는 광도금 방법.
  5. 제4항에 있어서,
    상기 광발전 디바이스의 모든 개별 션트들의 병렬 조합으로서 결정되는, 상기 광발전 디바이스의 션트들의 총 저항은 상기 광발전 디바이스의 개방회로 전압(open circuit voltage)(VOC)을 상기 광발전 디바이스의 단락회로 전류(short circuit current)(ISC)로 나눈 값보다 100배 이상 큰 것을 특징으로 하는 광도금 방법.
  6. 제1항에 있어서,
    시간에 따라 변화하는 세기를 갖는 상기 광 소스는 펄스화된(pulsed) 광 소스인 것을 특징으로 하는 광도금 방법.
  7. 제1항에 있어서,
    상기 광발전 디바이스 상에 조사되는 임의의 세기의 조명에 대하여, 최대 전력점 전압(maximum power point voltage)과 개방회로 전압 사이에서 상기 광발전 디바이스가 상기 광발전 디바이스의 I-V 특성 곡선 상의 일 지점에서 동작하게끔, 금속 이온들의 상기 용액의 저항이 선택되는 것을 특징으로 하는 광도금 방법.
  8. 광발전 디바이스의 캐소드의 노출된 반도체 표면 상에 콘택을 광도금하는 방법으로서,
    a) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면을 금속 이온들의 용액 속에 침지하는 단계 -상기 금속 이온들은 상기 광발전 디바이스의 캐소드 상에 도금될 종들(species)이며- 와;
    b) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면 상에 도금이 유발되도록 상기 광발전 디바이스를 조사(illuminating)하는 단계
    를 포함하며,
    상기 광발전 디바이스 상에 조사되는 임의의 세기의 조명에 대하여, 최대 전력점 전압과 개방회로 전압 사이에서 상기 광발전 디바이스가 상기 광발전 디바이스의 I-V 특성 곡선 상의 일 지점에서 동작하게끔, 금속 이온들의 상기 용액의 저항이 선택되는 것을 특징으로 하는 광도금 방법.
  9. 제7항에 있어서,
    상기 최대 전력점 전압 보다 상기 개방회로 전압 VOC 에 더 가까운 상기 광발전 디바이스의 I-V 특성 곡선 상의 일 지점에서 상기 광발전 디바이스가 동작하게끔, 금속 이온들의 상기 용액의 상기 저항이 선택되는 것을 특징으로 하는 광도금 방법.
  10. 제1항에 있어서,
    a) 희생 금속 전극을 상기 광발전 디바이스의 애노드에 전기적으로 접촉하게 위치시키는 단계 -상기 희생 금속 전극은 상기 광발전 디바이스의 캐소드 상에 도금될 금속종들을 포함하며- 와;
    b) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면과 상기 희생 금속 전극을 금속 이온들의 용액 속에 침지하는 단계 -상기 금속 이온들은 상기 광발전 디바이스의 캐소드 상에 도금될 종들이며- 와;
    c) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면 상에 도금이 유발되도록 상기 광발전 디바이스를 조사(illuminating)하는 단계
    를 더 포함하며,
    상기 광발전 디바이스의 상기 애노드의 금속 콘택으로부터가 아니라 상기 희생 금속 전극으로부터 금속이 우선적으로 희생되어, 금속 이온들의 상기 용액 내에 금속 이온들을 형성하며 그리고 금속 이온들의 상기 용액으로부터 이온들이 감소되어 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면을 도금하는 것을 특징으로 하는 광도금 방법.
  11. 광발전 디바이스의 캐소드의 노출된 반도체 표면 상에 콘택을 광 도금하는 방법으로서,
    a) 희생 금속 전극을 상기 광발전 디바이스의 애노드에 전기적으로 접촉하게 위치시키는 단계 -상기 희생 금속 전극은 상기 광발전 디바이스의 캐소드 상에 도금될 금속종들을 포함하며- 와;
    b) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면과 상기 희생 금속 전극을 금속 이온들의 용액 속에 침지하는 단계 -상기 금속 이온들은 상기 광발전 디바이스의 캐소드 상에 도금될 종들이며- 와;
    c) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면 상에 도금이 유발되도록 상기 광발전 디바이스를 조사(illuminating)하는 단계
    를 포함하며,
    상기 광발전 디바이스의 상기 애노드의 금속 콘택으로부터가 아니라 상기 희생 금속 전극으로부터 금속이 우선적으로 희생되어, 금속 이온들의 상기 용액 내에 금속 이온들을 형성하며 그리고 금속 이온들의 상기 용액으로부터 이온들이 감소되어 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면을 도금하는 것을 특징으로 하는 광도금 방법.
  12. 제10항에 있어서,
    상기 애노드의 금속 콘택은 상기 희생 금속 전극의 금속 보다 양전성(electropositive)인 금속으로 형성되며 그리고 상기 애노드의 금속 콘택은 상기 희생 금속 전극으로부터 금속의 우선적 희생을 허용하기 위하여 보호성 코팅으로 코팅되는 것을 특징으로 하는 광도금 방법.
  13. 제12항에 있어서,
    상기 보호성 코팅은 상기 애노드의 금속 콘택을 구성하는 금속의 산화물인 것을 특징으로 하는 광도금 방법.
  14. 제8항에 있어서,
    상기 최대 전력점 전압 보다 상기 개방회로 전압 VOC 에 더 가까운 상기 광발전 디바이스의 I-V 특성 곡선 상의 일 지점에서 상기 광발전 디바이스가 동작하게끔, 금속 이온들의 상기 용액의 상기 저항이 선택되는 것을 특징으로 하는 광도금 방법.
  15. 제14항에 있어서,
    a) 희생 금속 전극을 상기 광발전 디바이스의 애노드에 전기적으로 접촉하게 위치시키는 단계 -상기 희생 금속 전극은 상기 광발전 디바이스의 캐소드 상에 도금될 금속종들을 포함하며- 와;
    b) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면과 상기 희생 금속 전극을 금속 이온들의 용액 속에 침지하는 단계 -상기 금속 이온들은 상기 광발전 디바이스의 캐소드 상에 도금될 종들이며- 와;
    c) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면 상에 도금이 유발되도록 상기 광발전 디바이스를 조사(illuminating)하는 단계
    를 더 포함하며,
    상기 광발전 디바이스의 상기 애노드의 금속 콘택으로부터가 아니라 상기 희생 금속 전극으로부터 금속이 우선적으로 희생되어, 금속 이온들의 상기 용액 내에 금속 이온들을 형성하며 그리고 금속 이온들의 상기 용액으로부터 이온들이 감소되어 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면을 도금하는 것을 특징으로 하는 광도금 방법.
  16. 제15항에 있어서,
    상기 애노드의 금속 콘택은 상기 희생 금속 전극의 금속 보다 양전성(electropositive)인 금속으로 형성되며 그리고 상기 애노드의 금속 콘택은 상기 희생 금속 전극으로부터 금속의 우선적 희생을 허용하기 위하여 보호성 코팅으로 코팅되는 것을 특징으로 하는 광도금 방법.
  17. 제16항에 있어서,
    상기 보호성 코팅은 상기 애노드의 금속 콘택을 구성하는 금속의 산화물인 것을 특징으로 하는 광도금 방법.
  18. 제11항에 있어서,
    상기 애노드의 금속 콘택은 상기 희생 금속 전극의 금속 보다 양전성(electropositive)인 금속으로 형성되며 그리고 상기 애노드의 금속 콘택은 상기 희생 금속 전극으로부터 금속의 우선적 희생을 허용하기 위하여 보호성 코팅으로 코팅되는 것을 특징으로 하는 광도금 방법.
  19. 제18항에 있어서,
    상기 보호성 코팅은 상기 애노드의 금속 콘택을 구성하는 금속의 산화물인 것을 특징으로 하는 광도금 방법.
  20. 광발전 디바이스의 캐소드의 노출된 반도체 표면 상에 콘택을 광 도금하는 방법으로서,
    a) 희생 금속 전극을 상기 광발전 디바이스의 애노드에 전기적으로 접촉하게 위치시키는 단계 -상기 희생 금속 전극은 상기 광발전 디바이스의 캐소드 상에 도금될 금속종들을 포함하며- 와;
    b) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면과 상기 희생 금속 전극을 금속 이온들의 용액 속에 침지하는 단계 -상기 금속 이온들은 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면 상에 도금될 종들이며- 와;
    c) 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면 상에 도금이 유발되도록, 시간에 따라 변화하는 세기(time varying intensity)를 갖는 광 소스를 이용하여 상기 광발전 디바이스를 조사(illuminating)하는 단계
    를 포함하며,
    상기 광발전 디바이스의 상기 애노드의 금속 콘택으로부터가 아니라 상기 희생 금속 전극으로부터 금속이 우선적으로 희생되어, 금속 이온들의 상기 용액 내에 금속 이온들을 형성하며 그리고 금속 이온들의 상기 용액으로부터 이온들이 감소되어 상기 광발전 디바이스의 캐소드의 노출된 반도체 표면을 도금하는 것을 특징으로 하는 광도금 방법.
KR1020127014531A 2009-11-03 2010-11-03 태양 전지들을 위한 금속 전극들의 포토플레이팅 KR101668052B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2009905355A AU2009905355A0 (en) 2009-11-03 Photoplating of Metal Electrodes for Solar Cells
AU2009905355 2009-11-03
PCT/AU2010/001460 WO2011054036A1 (en) 2009-11-03 2010-11-03 Photoplating of metal electrodes for solar cells

Publications (2)

Publication Number Publication Date
KR20120105464A KR20120105464A (ko) 2012-09-25
KR101668052B1 true KR101668052B1 (ko) 2016-10-20

Family

ID=43969472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127014531A KR101668052B1 (ko) 2009-11-03 2010-11-03 태양 전지들을 위한 금속 전극들의 포토플레이팅

Country Status (6)

Country Link
US (1) US9040128B2 (ko)
KR (1) KR101668052B1 (ko)
CN (1) CN102725442B (ko)
AU (1) AU2010314804B2 (ko)
TW (1) TWI486492B (ko)
WO (1) WO2011054036A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2568063A1 (en) 2011-09-09 2013-03-13 Rohm and Haas Electronic Materials LLC Low internal stress copper electroplating method
CN102779906B (zh) * 2012-08-23 2014-12-17 马悦 太阳能电池电极的电化学制备方法
KR101419529B1 (ko) * 2012-12-28 2014-07-15 (재)한국나노기술원 발전 소자의 전극을 전해 도금으로 형성하는 방법
KR101419530B1 (ko) * 2012-12-28 2014-07-15 (재)한국나노기술원 태양 전지의 그리드 전극을 전해 도금으로 형성하는 방법
TWI510680B (zh) * 2013-03-15 2015-12-01 Omg Electronic Chemicals Llc 銅電鍍溶液及其製備與使用方法
CN103996752B (zh) * 2014-06-10 2016-04-13 中节能太阳能科技(镇江)有限公司 一种太阳能电池正电极栅线制备方法
CN111826692A (zh) * 2020-07-08 2020-10-27 苏州太阳井新能源有限公司 一种光伏电池光诱导或光辅助电镀的方法
CN114744073A (zh) * 2022-01-26 2022-07-12 深圳黑晶光电科技有限公司 实现太阳能电池金属化的方法及晶硅太阳能电池

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035489A1 (en) 2006-06-05 2008-02-14 Rohm And Haas Electronic Materials Llc Plating process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144139A (en) * 1977-11-30 1979-03-13 Solarex Corporation Method of plating by means of light
US4251327A (en) 1980-01-14 1981-02-17 Motorola, Inc. Electroplating method
IL122937A (en) 1998-01-14 2003-05-29 Technion Res & Dev Foundation Process and apparatus for etching a semiconductor material
CN100576578C (zh) 2006-04-20 2009-12-30 无锡尚德太阳能电力有限公司 制备太阳电池电极的方法及其电化学沉积装置
CN100533785C (zh) 2006-06-05 2009-08-26 罗门哈斯电子材料有限公司 镀敷方法
CN101562217A (zh) * 2009-05-22 2009-10-21 中国科学院电工研究所 一种太阳电池前电极制备方法
DE102009051688A1 (de) * 2009-10-23 2011-04-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur lichtinduzierten galvanischen Pulsabscheidung zur Ausbildung einer Saatschicht für einen Metallkontakt einer Solarzelle und zur nachfolgenden Verstärkung dieser Saatschicht bzw. dieses Metallkontakts sowie Anordnung zur Durchführung des Verfahrens

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035489A1 (en) 2006-06-05 2008-02-14 Rohm And Haas Electronic Materials Llc Plating process

Also Published As

Publication number Publication date
TW201139759A (en) 2011-11-16
AU2010314804A1 (en) 2012-05-31
AU2010314804B2 (en) 2016-12-01
WO2011054036A1 (en) 2011-05-12
CN102725442A (zh) 2012-10-10
KR20120105464A (ko) 2012-09-25
US20120282731A1 (en) 2012-11-08
US9040128B2 (en) 2015-05-26
CN102725442B (zh) 2015-01-28
TWI486492B (zh) 2015-06-01

Similar Documents

Publication Publication Date Title
KR101668052B1 (ko) 태양 전지들을 위한 금속 전극들의 포토플레이팅
CN106449876B (zh) 选择性发射极双面perc晶体硅太阳能电池的制作方法
TWI643351B (zh) 太陽能電池金屬化及互連方法
KR101125418B1 (ko) 태양전지 금속 전극의 전기화학적 침착 방법
JPH04504033A (ja) 点接続型太陽電池素子およびその製造方法
ES2861123T3 (es) Revestimiento inducido por luz de metales sobre celulas fotovoltaicas de silicio
KR101578035B1 (ko) 반도체 상에서의 광 유도 플레이팅 방법
US9666749B2 (en) Low resistance, low reflection, and low cost contact grids for photovoltaic cells
US20140124362A1 (en) Methods for fabricating thin film solar cells
CN102744520B (zh) 一种激光划刻膜堆叠及基于碲化镉薄膜的光伏器件的方法
US9385247B2 (en) Passivation scheme for solar cells
MX2011001146A (es) Celda fotovoltaica de silicio cristalino con emisor selectivo producido con un procedimiento de grabado al agua fuerte posterior de precision y pasivacion a baja temperatura.
US9496429B1 (en) System and method for tin plating metal electrodes
CN102217085A (zh) 无图案化地形成硅太阳能电池之前触点的方法
DE112010000774T5 (de) Solarzellenverfahren und -strukturen
US20120184098A1 (en) Electrochemical etching of semiconductors
WO2012135915A1 (en) Hybrid solar cell contact
US20130230933A1 (en) Methods for fabricating thin film solar cells
Bay et al. Reliable contact formation for industrial solar cells by laser ablation and Ni/Cu plating
US5882435A (en) Process for the metal coating of solar cells made of crystalline silicon
CN103928567B (zh) 太阳能电池及其制造方法
CN114188431B (zh) 一种太阳能电池及其制备方法
US11018272B2 (en) Methods for forming metal electrodes concurrently on silicon regions of opposite polarity
TW201214744A (en) Method for the production of a rear side contacted solar cell
CN114703468A (zh) 在硅基底镀镍层的方法和太阳能电池镍电极的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 4