KR101664153B1 - Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium - Google Patents

Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium Download PDF

Info

Publication number
KR101664153B1
KR101664153B1 KR1020150041268A KR20150041268A KR101664153B1 KR 101664153 B1 KR101664153 B1 KR 101664153B1 KR 1020150041268 A KR1020150041268 A KR 1020150041268A KR 20150041268 A KR20150041268 A KR 20150041268A KR 101664153 B1 KR101664153 B1 KR 101664153B1
Authority
KR
South Korea
Prior art keywords
substrate
center
temperature
hard mask
zone heater
Prior art date
Application number
KR1020150041268A
Other languages
Korean (ko)
Other versions
KR20160038688A (en
Inventor
아츠히코 스다
사토시 시마모토
나오후미 오하시
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20160038688A publication Critical patent/KR20160038688A/en
Application granted granted Critical
Publication of KR101664153B1 publication Critical patent/KR101664153B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 트랜지스터의 특성의 편차를 억제하는 것이 가능한 구성을 제공하는 것을 목적으로 한다.
처리실; 상기 처리실에 하드 마스크 형성 가스를 공급하는 가스 공급부; 상기 처리실 내에 설치되며, 피에칭막이 형성된 제n 로트의 기판 Wn이 재치되는 기판 재치부; 상기 기판 재치부에 내포된 가열부; 및 상기 제n 로트보다 이전에 처리된 제m 로트의 기판 Wm의 에칭 정보에 기초하여 상기 가열부의 온도 분포를 제어하는 제어부;를 포함하고, 상기 기판 Wm의 상기 에칭 정보가 상기 기판 Wm의 중심인 중심면과 상기 기판 Wm의 중심면의 외주(外周)인 외주면에서의 에칭 레이트 정보이거나 또는 상기 기판 Wm의 중심면과 외주면에서의 피에칭막의 폭의 정보인 기판 처리 장치가 제공된다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a configuration capable of suppressing a variation in characteristics of a transistor.
Treatment room; A gas supply unit for supplying a hard mask forming gas to the process chamber; A substrate placement unit installed in the treatment chamber, on which a substrate Wn of the n-th lot on which an etched film is formed is placed; A heating part enclosed in the substrate mounting part; And a control unit for controlling the temperature distribution of the heating unit based on etching information of the substrate Wm of the m-th lot processed before the n-th lot, wherein the etching information of the substrate Wm is the center of the substrate Wm Wherein the etching rate information is the etching rate information on the center face and the outer circumferential face of the central face of the substrate Wm or the information on the width of the etched film on the center face and the outer circumferential face of the substrate Wm.

Description

기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체{SUBSTRATE PROCESSING APPARATUS, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM}TECHNICAL FIELD [0001] The present invention relates to a substrate processing apparatus, a method of manufacturing a semiconductor device, and a recording medium using the substrate processing apparatus and a method of manufacturing the same. BACKGROUND OF THE INVENTION [0002]

본 발명은 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체에 관한 것이다.The present invention relates to a substrate processing apparatus, a method of manufacturing a semiconductor device, and a recording medium.

최근 반도체 장치는 고집적화의 경향에 있다. 이에 따라 반도체 장치에 채택되는 트랜지스터의 패턴의 사이즈가 현저하게 미세화되고 있다. 예컨대 트랜지스터 게이트 전극을 형성할 때에 패턴의 사이즈가 미세화되고 있다. 게이트 전극의 폭은 45nm 세대 트랜지스터의 경우, 예컨대 40nm 미만이 요구되고 있다. 이들 패턴은 하드 마스크나 레지스트의 형성 공정, 리소그래피 공정, 에칭 공정 등에 의해 형성하고 있다.Recently, semiconductor devices tend to be highly integrated. As a result, the size of the pattern of the transistor employed in the semiconductor device is remarkably reduced. For example, when the transistor gate electrode is formed, the pattern size is reduced. The width of the gate electrode is required to be, for example, less than 40 nm in the case of the 45-nm generation transistor. These patterns are formed by a hard mask or resist forming process, a lithography process, an etching process, or the like.

한편 트랜지스터를 복수 채용하는 반도체 장치의 경우, 성능의 편차를 억제하기 위해서 각 트랜지스터의 성능을 균일하게 하는 것이 요구되고 있다. 성능을 균일하게 하기 위해서는 트랜지스터의 특성을 좌우하는 채널 길이에 상당하는 게이트 전극의 폭을 균일하게 하는 것이 바람직하다. 게이트 전극의 폭의 편차의 허용값은 예컨대 게이트 전극의 폭의 약 10% 정도이다.On the other hand, in the case of a semiconductor device employing a plurality of transistors, it is required to uniformize the performance of each transistor in order to suppress variation in performance. In order to make the performance uniform, it is preferable to make the width of the gate electrode equal to the channel length that determines the characteristics of the transistor to be uniform. The permissible value of the deviation of the width of the gate electrode is, for example, about 10% of the width of the gate electrode.

그래서 본 발명은 트랜지스터의 특성의 편차를 억제하는 것이 가능한 구성을 제공하는 것을 목적으로 한다.Therefore, it is an object of the present invention to provide a configuration capable of suppressing a variation in characteristics of a transistor.

본 발명의 일 형태에 의하면, 처리실; 상기 처리실에 하드 마스크 형성 가스를 공급하는 가스 공급부; 상기 처리실 내에 설치되며, 피에칭막이 형성된 제n 로트의 기판 Wn이 재치되는 기판 재치부; 상기 기판 재치부에 내포된 가열부; 및 상기 제n 로트보다 이전에 처리된 제m 로트의 기판 Wm의 에칭 정보에 기초하여 상기 가열부의 온도 분포를 제어하는 제어부;를 포함하고, 상기 기판 Wm의 상기 에칭 정보가 상기 기판 Wm의 중심인 중심면과 상기 기판 Wm의 중심면의 외주(外周)인 외주면에서의 에칭 레이트 정보이거나 또는 상기 기판 Wm의 중심면과 외주면에서의 피에칭막의 폭의 정보인 기판 처리 장치가 제공된다.According to one aspect of the present invention, A gas supply unit for supplying a hard mask forming gas to the process chamber; A substrate placement unit installed in the treatment chamber, on which a substrate Wn of the n-th lot on which an etched film is formed is placed; A heating part enclosed in the substrate mounting part; And a control unit for controlling the temperature distribution of the heating unit based on etching information of the substrate Wm of the m-th lot processed before the n-th lot, wherein the etching information of the substrate Wm is the center of the substrate Wm Wherein the etching rate information is the etching rate information on the center face and the outer circumferential face of the central face of the substrate Wm or the information on the width of the etched film on the center face and the outer circumferential face of the substrate Wm.

본 발명에 의하면, 게이트 전극의 폭의 편차를 억제하는 것이 가능한 구성을 제공할 수 있다.According to the present invention, it is possible to provide a structure capable of suppressing a variation in the width of the gate electrode.

도 1은 본 발명의 일 실시 형태에 따른 게이트 전극의 형성 방법을 설명하는 설명도.
도 2는 본 발명의 일 실시 형태에 따른 매엽식(枚葉式)의 성막 장치의 개략 구성도.
도 3은 본 발명의 일 실시 형태에 따른 매엽식의 성막 장치의 샤워 헤드를 설명하는 설명도.
도 4는 본 발명의 일 실시 형태에 따른 성막 공정을 설명하는 플로우 차트.
도 5는 본 발명의 일 실시 형태에 따른 에칭 장치를 설명하는 설명도.
도 6은 에칭 공정이 실시된 기판을 설명하는 설명도.
도 7은 에칭 공정이 실시된 기판을 설명하는 설명도.1 is an explanatory view for explaining a method of forming a gate electrode according to an embodiment of the present invention;
2 is a schematic configuration view of a film forming apparatus according to one embodiment of the present invention.
3 is an explanatory view for explaining a shower head of a film forming apparatus according to one embodiment of the present invention;
4 is a flowchart illustrating a film formation process according to an embodiment of the present invention.
5 is an explanatory view for explaining an etching apparatus according to an embodiment of the present invention;
6 is an explanatory view for explaining a substrate on which an etching process is performed;
7 is an explanatory view for explaining a substrate on which an etching process is performed;

<본 발명의 제1 실시 형태><First Embodiment of Present Invention>

이하 본 발명의 일 실시 형태의 반도체 제조 방법(기판 처리 방법이라고도 부른다)에 대하여 도면을 참조하여 설명한다. 본 실시 형태에서 처리 대상이 되는 기판으로서는 예컨대 반도체 장치(반도체 디바이스)가 제작되는 반도체 웨이퍼 기판(이하 단순히 「웨이퍼」라고 부른다)을 들 수 있다.Hereinafter, a semiconductor manufacturing method (also referred to as a substrate processing method) of an embodiment of the present invention will be described with reference to the drawings. As a substrate to be processed in the present embodiment, a semiconductor wafer substrate (hereinafter simply referred to as a &quot; wafer &quot;) on which a semiconductor device (semiconductor device) is fabricated is exemplified.

(1) 게이트 전극 형성 공정(1) Gate electrode forming process

본 실시 형태에서의 게이트 전극 형성 공정을 도 1을 이용하여 설명한다.The gate electrode forming process in the present embodiment will be described with reference to FIG.

(하드 마스크막 형성 공정)(Hard mask film forming step)

도 1의 (A) 및 도 1의 (B)를 이용하여 설명한다. 도 1의 (A)에 도시된 웨이퍼(200) 상에 형성된 Poly-Si막(101) 상에 후술하는 성막 장치를 이용한 성막 공정에 의해, 도 1의 (B)에 도시한 바와 같이 하드 마스크막으로서의 실리콘 질화막(SiN막)(102)을 형성한다. Poly-Si막(101)은 이후 게이트 전극이 되는 층이며, 피에칭막이라고도 부른다. 하드 마스크막(102)은 반사 방지 막으로서의 역할도 가진다.1 (A) and 1 (B). 1 (B), by a film forming process using a film forming apparatus to be described later on the Poly-Si film 101 formed on the wafer 200 shown in FIG. 1 (A) A silicon nitride film (SiN film) 102 is formed. The Poly-Si film 101 is a layer which becomes a gate electrode thereafter and is also referred to as an etched film. The hard mask film 102 also has a role as an antireflection film.

여기서 하드 마스크층을 형성하는 이유를 설명한다. 최근 미세화에 따라 후술하는 레지스트 형성 공정에서는 레지스트의 박막화가 요구되고 있다. 하지만 박막화에 따라 레지스트의 에칭 내성이 열화하기 때문에 에칭 공정 중에 레지스트가 소실되는 경우가 있다. 그렇기 때문에 레지스트의 하부에 위치하는 반사 방지 막 등에 에칭 내성이 높은 하드 마스크를 이용하는 기법이 채택되고 있다.The reason why the hard mask layer is formed will be described. With recent refinement, it is required to make the resist thinner in the resist forming step to be described later. However, since the etching resistance of the resist is deteriorated by thinning, the resist may be lost during the etching process. Therefore, a technique using a hard mask having high etching resistance, such as an antireflection film located under the resist, has been adopted.

(레지스트막 형성 공정)(Resist film forming step)

도 1의 (C)를 이용하여 설명한다. 하드 마스크막(102) 상에 레지스트 도포 장치를 이용하여 레지스트막(103)을 형성한다.Will be described with reference to Fig. 1 (C). A resist film 103 is formed on the hard mask film 102 using a resist coating apparatus.

(노광 공정)(Exposure step)

도 1의 (D)를 이용하여 설명한다. 하드 마스크막(102) 상에 레지스트막(103)을 형성한 후, 노광(露光) 장치로 원하는 패턴을 노광한다.Will be described with reference to Fig. 1 (D). After the resist film 103 is formed on the hard mask film 102, a desired pattern is exposed with an exposure apparatus.

(에칭 공정)(Etching process)

도 1의 (E)를 이용하여 설명한다. 노광 공정 후, 후술하는 에칭 장치를 이용하여 플라즈마에 의한 드라이 에칭 처리를 수행하여 Poly-Si막(101)에 홈[溝]을 형성한다. 홈에는 이후 공정에서 예컨대 실리콘 산화막 등으로 구성되는 절연막이 매립된다.Will be described with reference to Fig. 1 (E). After the exposure process, a dry etching process using a plasma is performed using an etching apparatus to be described later to form grooves in the Poly-Si film 101. In the groove, an insulating film composed of, for example, a silicon oxide film is buried in a subsequent step.

(레지스트막·하드 마스크막 제거 공정)(Resist film / hard mask film removing step)

도 1의 (F)를 이용하여 설명한다. 에칭 공정 후, Poly-Si막(101)의 상방(上方)에 있는 레지스트막(103), 하드 마스크막(102)을 제거한다.Will be described with reference to Fig. 1 (F). After the etching process, the resist film 103 and the hard mask film 102 located above (above) the Poly-Si film 101 are removed.

이상과 같이 하여 웨이퍼(200) 상에 복수의 Poly-Si막(101)을 형성한다.A plurality of Poly-Si films 101 are formed on the wafer 200 as described above.

(2) 기판 처리 장치(성막 장치)의 구성(2) Configuration of substrate processing apparatus (film forming apparatus)

계속해서 하드 마스크막을 형성하는 기판 처리 장치(2000)를 설명한다. 기판 처리 장치는 성막 장치라고도 부른다. 본 실시 형태에 따른 기판 처리 장치는 처리 대상이 되는 기판을 1매씩 처리하는 매엽식의 기판 처리 장치로서 구성된다.Subsequently, the substrate processing apparatus 2000 for forming a hard mask film will be described. The substrate processing apparatus is also called a film forming apparatus. The substrate processing apparatus according to the present embodiment is configured as a single wafer processing type substrate processing apparatus for processing substrates to be processed one by one.

이하 본 실시 형태에 따른 기판 처리 장치의 구성에 대하여 도 2를 참조하여 설명한다. 도 2는 본 실시 형태에 따른 매엽식의 기판 처리 장치의 개략 구성도다.The configuration of the substrate processing apparatus according to the present embodiment will be described below with reference to Fig. Fig. 2 is a schematic configuration of a single wafer processing apparatus according to the present embodiment.

(처리 용기)(Processing vessel)

도 2에 도시하는 바와 같이 기판 처리 장치(2000)는 처리 용기(202)를 구비한다. 처리 용기(202)는 예컨대 횡단면(橫斷面)이 원형이며 편평한 밀폐 용기로서 구성된다. 또한 처리 용기(202)는 예컨대 알루미늄(Al)이나 스텐레스(SUS) 등의 금속 재료에 의해 구성된다. 처리 용기(202) 내에는 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리 공간(처리실, 201)과, 웨이퍼(200)를 처리 공간(201)에 반송할 때에 웨이퍼(200)가 통과하는 반송 공간(203)이 형성된다. 처리 용기(202)는 상부 용기(202a)와 하부 용기(202b)로 구성된다. 상부 용기(202a)와 하부 용기(202b) 사이에는 칸막이 판(204)이 설치된다.As shown in FIG. 2, the substrate processing apparatus 2000 includes a processing vessel 202. The processing vessel 202 is, for example, constituted as a flat, closed vessel whose cross section is circular. The processing container 202 is made of a metal material such as aluminum (Al) or stainless (SUS). A processing space 201 for processing a wafer 200 such as a silicon wafer or the like as a substrate is provided in the processing vessel 202 and a processing space 201 for processing the wafer 200 to be processed when the wafer 200 is transported to the processing space 201 A transport space 203 is formed. The processing vessel 202 is composed of an upper vessel 202a and a lower vessel 202b. A partition plate 204 is provided between the upper container 202a and the lower container 202b.

상부 용기(202a)의 내부의 외주(外周) 단연(端緣) 근방에는 배기 버퍼실(209)이 설치된다.An exhaust buffer chamber 209 is provided in the vicinity of the outer periphery of the inside of the upper container 202a.

하부 용기(202b)의 측면에는 게이트 밸브(205)에 인접한 기판 반입 출구(206)가 설치되고, 웨이퍼(200)는 기판 반입 출구(206)를 개재하여 도시되지 않는 반송실과의 사이를 이동한다. 하부 용기(202b)의 저부(底部)에는 리프트 핀(207)이 복수 설치된다.A substrate loading / unloading port 206 adjacent to the gate valve 205 is provided on a side surface of the lower container 202b and the wafer 200 moves between a transfer chamber not shown via a substrate loading / unloading port 206. A plurality of lift pins 207 are provided on the bottom of the lower container 202b.

(기판 재치부)(Substrate mounting portion)

처리 공간(201) 내에는 웨이퍼(200)를 지지하는 기판 재치부(210)가 설치된다. 기판 재치부(210)는 웨이퍼(200)를 재치하는 기판 재치면(211)과, 기판 재치면(211)을 표면에 가지는 기판 재치대(212)와, 기판 재치대(212)에 내포된 가열원(源)으로서의 히터(213)를 주로 포함한다. 기판 재치대(212)에는 리프트 핀(207)이 관통하는 관통공(214)이 리프트 핀(207)과 대응하는 위치에 각각 설치된다.In the processing space 201, a substrate mounting part 210 for supporting the wafer 200 is provided. The substrate placement unit 210 includes a substrate placement surface 211 on which a wafer 200 is placed, a substrate placement table 212 having a substrate placement surface 211 on its surface, And mainly includes a heater 213 as a source. Through holes 214 through which the lift pins 207 pass are provided on the substrate table 212 at positions corresponding to the lift pins 207, respectively.

기판 재치대(212)는 샤프트(217)에 의해 지지된다. 샤프트(217)는 처리 용기(202)의 저부를 관통하고, 또한 처리 용기(202)의 외부에서 승강 기구(218)에 접속된다. 승강 기구(218)를 작동시켜 샤프트(217) 및 기판 재치대(212)를 승강시키는 것에 의해 기판 재치면(211) 상에 재치되는 웨이퍼(200)를 승강시키는 것이 가능하도록 이루어진다. 또한 샤프트(217)의 하단부의 주위는 벨로즈(219)에 의해 피복되어 처리 용기(202) 내는 기밀하게 보지(保持)된다.The substrate table 212 is supported by a shaft 217. The shaft 217 penetrates the bottom of the processing vessel 202 and is also connected to the lifting mechanism 218 outside the processing vessel 202. The lifting mechanism 218 is operated to raise and lower the shaft 217 and the substrate table 212 so that the wafer 200 placed on the substrate table 211 can be raised and lowered. The periphery of the lower end of the shaft 217 is covered with the bellows 219 and airtightly held in the processing vessel 202. [

기판 재치대(212)는 웨이퍼(200)의 반송 시에는 기판 재치면(211)이 기판 반입 출구(206)에 대향하는 위치(웨이퍼 반송 위치)까지 하강하고, 웨이퍼(200)의 처리 시에는 도 1에서 도시되는 바와 같이 웨이퍼(200)가 처리 공간(201) 내의 처리 위치(웨이퍼 처리 위치)가 될 때까지 상승한다.The substrate table 212 descends to a position (wafer transfer position) opposed to the substrate loading / unloading port 206 at the time of transferring the wafer 200, and at the time of processing the wafer 200 (Wafer processing position) in the processing space 201 as shown in Fig.

구체적으로는 기판 재치대(212)를 웨이퍼 반송 위치까지 하강시켰을 때에는 리프트 핀(207)의 상단부가 기판 재치면(211)의 상면(上面)으로부터 돌출하여, 리프트 핀(207)이 웨이퍼(200)를 하방(下方)으로부터 지지하도록 이루어진다. 또한 기판 재치대(212)를 웨이퍼 처리 위치까지 상승시켰을 때에는 리프트 핀(207)은 기판 재치면(211)의 상면으로부터 매몰하여, 기판 재치면(211)이 웨이퍼(200)를 하방으로부터 지지하도록 이루어진다. 또한 리프트 핀(207)은 웨이퍼(200)와 직접 접촉하기 때문에 예컨대 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다.More specifically, when the substrate table 212 is lowered to the wafer transfer position, the upper end of the lift pin 207 protrudes from the upper surface of the substrate mounting surface 211, From the lower side. When the substrate table 212 is raised to the wafer processing position, the lift pins 207 are buried from the upper surface of the substrate placement surface 211 so that the substrate placement surface 211 supports the wafer 200 from below . Further, since the lift pins 207 are in direct contact with the wafer 200, they are preferably formed of a material such as quartz or alumina.

히터(213)는 웨이퍼(200)의 중심인 중심면과 그 중심면의 외주인 외주면을 각각 개별로 가열 제어 가능한 구성이다. 예컨대 기판 재치면(211)의 중심에 설치되고, 상방에서 보았을 때 주 형상[周狀]의 센터존 히터(213a)와, 마찬가지로 주 형상이며 아웃존 히터(213a)의 외주에 설치된 아웃존 히터(213b)를 포함한다. 센터존 히터(213a)는 웨이퍼의 중심면을 가열하고, 아웃존 히터(213b)는 웨이퍼의 외주면을 가열한다.The heater 213 has a configuration in which the central face, which is the center of the wafer 200, and the outer peripheral face, which is the outer periphery of the central face, can be individually heated and controlled. For example, a center zone heater 213a provided at the center of the substrate placement surface 211 and viewed from above, and an out zone heater (not shown) provided on the outer periphery of the out zone heater 213a 213b. The center zone heater 213a heats the center plane of the wafer, and the out zone heater 213b heats the outer circumferential face of the wafer.

센터존 히터(213a), 아웃존 히터(213b)는 각각 히터 전력 공급선을 개재하여 히터 온도 제어부(215)에 접속된다. 히터 온도 제어부(215)는 각 히터로의 전력 공급을 제어하는 것에 의해 웨이퍼(200)의 중심면, 외주면의 온도를 제어한다.The center zone heater 213a and the out zone heater 213b are connected to the heater temperature control unit 215 via heater power supply lines, respectively. The heater temperature control unit 215 controls the temperature of the center plane and the outer circumferential plane of the wafer 200 by controlling the power supply to each heater.

기판 재치대(213)에는 웨이퍼(200)의 온도를 계측하는 온도 계측기(216a)와 온도 계측기(216b)가 내포된다. 온도 계측기(216a)는 센터존 히터(213a) 근방의 온도를 계측하도록 기판 재치대(212)의 중심부에 설치된다. 온도 계측기(216b)는 아웃존 히터(213b) 근방의 온도를 계측하도록 기판 재치대(212)의 외주부에 설치된다. 온도 계측기(216a), 온도 계측기(216b)는 온도 정보 수신부(216c)에 접속된다. 각 온도 계측기로 계측한 온도는 온도 정보 수신부(216c)에 송신된다. 온도 정보 수신부(216c)는 수신한 온도 정보를 후술하는 컨트롤러(260)에 온도 정보를 송신한다. 컨트롤러(260)는 수신한 온도 정보나 후술하는 에칭 정보에 기초하여 히터 온도를 제어한다. 또한 온도 계측기(216a), 온도 계측기(216b), 온도 정보 수신부(216c)를 온도 검출부(216)로 한다.On the substrate table 213, a temperature meter 216a and a temperature meter 216b for measuring the temperature of the wafer 200 are contained. The temperature meter 216a is installed at the center of the substrate table 212 to measure the temperature in the vicinity of the center zone heater 213a. The temperature meter 216b is installed on the outer circumference of the substrate table 212 so as to measure the temperature in the vicinity of the out zone heater 213b. The temperature meter 216a and the temperature meter 216b are connected to the temperature information receiver 216c. The temperature measured by each temperature meter is transmitted to the temperature information receiver 216c. The temperature information receiving unit 216c transmits the received temperature information to the controller 260, which will be described later. The controller 260 controls the heater temperature based on the received temperature information and etching information to be described later. The temperature measuring unit 216a, the temperature measuring unit 216b, and the temperature information receiving unit 216c are referred to as a temperature detecting unit 216.

(샤워 헤드)(Shower head)

처리 공간(201)의 상부(가스 공급 방향 상류측)에는 가스 분산 기구로서의 샤워 헤드(230)가 설치된다. 샤워 헤드(230)의 덮개(231)에는 가스 도입구(231a, 231b)가 설치된다. 가스 도입구(231a, 231b)에는 후술하는 가스 공급계가 접속된다. 가스 도입공(231a, 231b)으로부터 도입되는 가스는 샤워 헤드(230)의 버퍼 공간(232)에 공급된다.A showerhead 230 as a gas dispersion mechanism is provided in the upper part of the processing space 201 (on the upstream side in the gas supply direction). The cover 231 of the shower head 230 is provided with gas introduction ports 231a and 231b. A gas supply system described later is connected to the gas introduction ports 231a and 231b. The gas introduced from the gas introduction holes 231a and 231b is supplied to the buffer space 232 of the shower head 230. [

버퍼 공간(232)은 제1 버퍼 공간(232a)과 제2 버퍼 공간(232b)을 포함한다. 제1 버퍼 공간(232a)은 분산판(234)에 내포된다. 제2 버퍼 공간(232b)은 덮개(231)와 분산판(234) 사이에 구성된다.The buffer space 232 includes a first buffer space 232a and a second buffer space 232b. The first buffer space 232a is contained in the dispersion plate 234. The second buffer space 232b is configured between the cover 231 and the dispersion plate 234. [

샤워 헤드(230)는 분산판(234)을 구비한다. 분산 판(234)은 가스 도입공(231a, 231b)으로부터 공급되는 가스를 분산시킨다. 이 분산판(234)의 상류측이 버퍼 공간(232b)이며, 하류측이 처리 공간(201)이다. 분산판(234)에는 후술하는 바와 같이 복수의 관통공(234c), 관통공(234d)이 설치된다. 분산판(234)은 기판 재치면(211)과 대향하도록 배치된다.The showerhead 230 has a dispersion plate 234. The dispersion plate 234 disperses the gas supplied from the gas introduction holes 231a and 231b. The upstream side of this dispersion plate 234 is the buffer space 232b and the downstream side is the processing space 201. [ The dispersion plate 234 is provided with a plurality of through holes 234c and through holes 234d as described later. The dispersion plate 234 is disposed so as to face the substrate placement surface 211.

(가스 공급계)(Gas supply system)

샤워 헤드(230)의 덮개(231)에 설치된 가스 도입공(231a)에는 제1 가스 공급관으로서의 가스 공급관(243a)이 관통된다. 가스 도입공(231b)에는 제2 가스 공급관으로서의 가스 공급관(242)이 접속된다. 가스 공급관(243a)은 후술하는 샤워 헤드(234)에 내포된 버퍼 공간(232a)에 접속된다. 가스 공급관(242)은 가스 도입공(231b)에 접속되는 것에 의해 버퍼 공간(232b)에 연통(連通)된다.A gas supply pipe 243a as a first gas supply pipe is passed through the gas introduction hole 231a provided in the cover 231 of the shower head 230. [ A gas supply pipe 242 as a second gas supply pipe is connected to the gas introduction hole 231b. The gas supply pipe 243a is connected to a buffer space 232a enclosed in a showerhead 234 to be described later. The gas supply pipe 242 is connected to the gas introduction hole 231b to communicate with the buffer space 232b.

가스 공급관(242)에는 리모트 플라즈마 유닛(244e)(RPU)을 개재하여 가스 공급관(244a)이 접속된다.A gas supply pipe 244a is connected to the gas supply pipe 242 via a remote plasma unit 244e (RPU).

제1 가스 공급관(243a)을 포함하는 제1 가스 공급계(243)로부터는 제1 가스가 주로 공급되고, 제2 가스 공급관(242), 가스 공급관(244a)을 포함하는 제2 가스 공급계(244)로부터는 제2 가스가 주로 공급된다.The first gas supply system 243 including the first gas supply tube 243a is mainly supplied with the first gas and the second gas supply system 242 including the second gas supply system 244a including the gas supply tube 244a 244 are mainly supplied with the second gas.

(제1 가스 공급계)(First gas supply system)

제1 가스 공급관(243a)에는 상류 방향부터 순서대로 제1 가스 공급원(243b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(243c)(MFC) 및 개폐 밸브인 밸브(243d)가 설치된다. 그리고 제1 가스 공급관(243a)으로부터는 제1 가스가 MFC(243c), 밸브(243d)를 개재하여 제1 버퍼실(232a) 내에 공급된다.The first gas supply pipe 243a is provided with a first gas supply source 243b, a mass flow controller 243c (MFC) as a flow rate controller (flow control unit), and a valve 243d as an on / off valve in this order from the upstream side. From the first gas supply pipe 243a, the first gas is supplied into the first buffer chamber 232a via the MFC 243c and the valve 243d.

제1 가스는 처리 가스 중 하나이며, 예컨대 Si(실리콘)원소를 포함하는 원료인 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스다. 또한 제1 가스로서는 상온 상압에서 고체, 액체 및 기체 중 어느 것이어도 좋다. 제1 가스가 상온 상압에서 액체인 경우에는 제1 가스 공급원(243b)과 매스 플로우 컨트롤러(243c) 사이에 도시되지 않는 기화기를 설치하면 좋다. 여기서는 기체로서 설명한다.The first gas is one of the processing gases and is, for example, hexachlorodisilane (Si 2 Cl 6 , abbreviation: HCDS) which is a raw material containing an Si (silicon) element. The first gas may be any of solid, liquid, and gas at room temperature and normal pressure. When the first gas is liquid at room temperature and normal pressure, a vaporizer not shown may be provided between the first gas supply source 243b and the mass flow controller 243c. Here, it is described as a gas.

주로 제1 가스 공급관(243a), MFC(243c), 밸브(243d)에 의해 제1 가스 공급계(243)가 구성된다. 또한 제1 가스 공급계(243)는 제1 가스 공급원(243b), 후술하는 제1 불활성 가스 공급계를 포함시켜서 생각해도 좋다. 또한 제1 가스 공급계(243)는 처리 가스 중 하나인 제1 가스를 공급하기 때문에 처리 가스 공급계 중 하나에 해당된다.The first gas supply system 243 is constituted mainly by the first gas supply pipe 243a, the MFC 243c and the valve 243d. The first gas supply system 243 may be considered to include a first gas supply source 243b and a first inert gas supply system to be described later. Also, the first gas supply system 243 corresponds to one of the processing gas supply systems since it supplies the first gas, which is one of the processing gases.

제1 가스 공급관(243a)의 밸브(243d)보다 하류측에는 제1 불활성 가스 공급관(246a)의 하류단이 접속된다. 제1 불활성 가스 공급관(246a)에는 상류 방향부터 순서대로 불활성 가스 공급원(246b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(246c)(MFC) 및 개폐 밸브인 밸브(246d)가 설치된다. 그리고 제1 불활성 가스 공급관(246a)으로부터는 불활성 가스가 MFC(246c), 밸브(246d), 제1 가스 공급관(243a)을 개재하여 버퍼 공간(232a) 내에 공급된다.A downstream end of the first inert gas supply pipe 246a is connected to the downstream side of the valve 243d of the first gas supply pipe 243a. An inert gas supply source 246b, a mass flow controller 246c (MFC), which is a flow rate controller (flow control unit), and a valve 246d, which is an on / off valve, are provided in this order from the upstream side in the first inert gas supply pipe 246a. An inert gas is supplied from the first inert gas supply pipe 246a into the buffer space 232a via the MFC 246c, the valve 246d and the first gas supply pipe 243a.

불활성 가스는 제1 가스의 캐리어 가스로서 작용하고, 제1 가스와는 반응하지 않는 가스를 이용하는 것이 바람직하다. 구체적으로는 예컨대 질소(N2) 가스를 이용할 수 있다. 또한 N2가스 외에 예컨대 헬륨(He) 가스, 네온(Ne) 가스, 아르곤(Ar) 가스 등의 희가스를 이용할 수 있다.It is preferable that the inert gas acts as a carrier gas of the first gas and does not react with the first gas. Specifically, for example, nitrogen (N 2 ) gas can be used. In addition to the N 2 gas, a rare gas such as helium (He) gas, neon (Ne) gas or argon (Ar) gas can be used.

주로 제1 불활성 가스 공급관(246a), MFC(246c) 및 밸브(246d)에 의해 제1 불활성 가스 공급계가 구성된다. 또한 제1 불활성 가스 공급계는 불활성 가스 공급원(246b), 제1 가스 공급관(243a)을 포함시켜서 생각해도 좋다. 또한 제1 불활성 가스 공급계는 제1 가스 공급계(243)에 포함시켜서 생각해도 좋다.A first inert gas supply system is constituted mainly by the first inert gas supply pipe 246a, the MFC 246c and the valve 246d. The first inert gas supply system may be considered to include an inert gas supply source 246b and a first gas supply pipe 243a. The first inert gas supply system may be included in the first gas supply system 243.

(제2 가스 공급계)(Second gas supply system)

제2 가스 공급관(242)에 접속되는 가스 공급관(244a)에는 하류에 RPU(244e)가 설치된다. 상류에는 상류 방향부터 순서대로 제2 가스 공급원(244b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(244c)(MFC) 및 개폐 밸브인 밸브(244d)가 설치된다. 그리고 가스 공급관(244a)으로부터는 제2 가스가 MFC(244c), 밸브(244d), RPU(244e), 가스 공급관(242)을 개재하여 샤워 헤드(230) 내에 공급된다. 제2 가스는 리모트 플라즈마 유닛(244e)에 의해 플라즈마 상태가 되어 웨이퍼(200) 상에 조사(照射)된다.An RPU 244e is installed downstream of the gas supply pipe 244a connected to the second gas supply pipe 242. A second gas supply source 244b, a mass flow controller 244c (MFC) which is a flow controller (flow control unit), and a valve 244d which is an open / close valve are provided upstream from the upstream. The second gas is supplied from the gas supply pipe 244a to the showerhead 230 through the MFC 244c, the valve 244d, the RPU 244e and the gas supply pipe 242. [ The second gas is irradiated onto the wafer 200 by the remote plasma unit 244e in a plasma state.

제2 가스는 처리 가스 중 하나이며, 예컨대 암모니아(NH3) 가스가 이용된다.The second gas is one of the processing gases, for example, ammonia (NH 3 ) gas is used.

주로 제2 가스 공급관(242), 가스 공급관(244a), MFC(244c), 밸브(244d)에 의해 제2 가스 공급계(244)가 구성된다. 또한 제2 가스 공급계(244)는 제2 가스 공급원(244b), RPU(244e), 후술하는 제2 불활성 가스 공급계를 포함시켜서 생각해도 좋다. 또한 제2 가스 공급계(244)는 처리 가스 중 하나인 제2 가스를 공급하기 때문에 처리 가스 공급계 중 다른 하나에 해당된다.The second gas supply system 244 is constituted mainly by the second gas supply pipe 242, the gas supply pipe 244a, the MFC 244c and the valve 244d. The second gas supply system 244 may be considered to include a second gas supply source 244b, an RPU 244e, and a second inert gas supply system, which will be described later. And the second gas supply system 244 corresponds to the other one of the process gas supply systems since it supplies the second gas which is one of the process gases.

가스 공급관(244a)의 밸브(244d)보다 하류측에는 제2 불활성 가스 공급관(247a)의 하류단이 접속된다. 제2 불활성 가스 공급관(247a)에는 상류 방향부터 순서대로 불활성 가스 공급원(247b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(247c)(MFC) 및 개폐 밸브인 밸브(247d)가 설치된다. 그리고 제2 불활성 가스 공급관(247a)으로부터는 불활성 가스가 MFC(247c), 밸브(247d), 가스 공급관(244a), RPU(244e), 제2 가스 공급관(242)을 개재하여 샤워 헤드(230) 내에 공급된다.A downstream end of the second inert gas supply pipe 247a is connected to the downstream side of the valve 244d of the gas supply pipe 244a. The inert gas supply source 247b, the mass flow controller 247c (MFC), which is a flow rate controller (flow control unit), and the valve 247d, which is an on / off valve, are provided in this order from the upstream side in the second inert gas supply pipe 247a. Inert gas is supplied from the second inert gas supply pipe 247a to the showerhead 230 through the MFC 247c, the valve 247d, the gas supply pipe 244a, the RPU 244e, and the second gas supply pipe 242. [ .

불활성 가스는 제2 가스의 캐리어 가스 또는 희석 가스로서 작용한다. 구체적으로는 예컨대 질소(N2) 가스를 이용할 수 있다. 또한 N2가스 외에 예컨대 헬륨(He) 가스, 네온(Ne) 가스, 아르곤(Ar) 가스 등의 희가스를 이용해도 좋다.The inert gas acts as a carrier gas or diluent gas of the second gas. Specifically, for example, nitrogen (N 2 ) gas can be used. In addition to the N 2 gas, a rare gas such as helium (He) gas, neon (Ne) gas or argon (Ar) gas may be used.

주로 제2 불활성 가스 공급관(247a), MFC(247c) 및 밸브(247d)에 의해 제2 불활성 가스 공급계가 구성된다. 또한 제2 불활성 가스 공급계는 불활성 가스 공급원(247b), 제2 가스 공급관(244a), RPU(244e)를 포함시켜서 생각해도 좋다. 또한 제2 불활성 가스 공급계는 제2 가스 공급계(244)에 포함시켜서 생각해도 좋다.The second inert gas supply system is constituted mainly by the second inert gas supply pipe 247a, the MFC 247c and the valve 247d. The second inert gas supply system may be considered to include an inert gas supply source 247b, a second gas supply pipe 244a, and an RPU 244e. The second inert gas supply system may be included in the second gas supply system 244.

주로 제1 가스 공급계, 제2 가스 공급계에 의해 가스 공급부가 구성된다. 또한 불활성 가스 공급계, 샤워 헤드를 가스 공급부에 포함시켜서 생각해도 좋다. 또한 제1 가스와 제2 가스를 총칭하여 하드 마스크 형성 가스라고 불러도 좋다.The gas supply unit is constituted mainly by the first gas supply system and the second gas supply system. The inert gas supply system and the showerhead may be included in the gas supply unit. The first gas and the second gas may be collectively referred to as a hard mask forming gas.

(가스 배기계)(Gas exhaust system)

처리 용기(202)의 분위기를 배기하는 배기계는 처리 용기(202)에 접속된 배기관(222)을 포함한다. 배기관(222)은 배기 버퍼실(209)의 상면 또는 측방(側方)에 설치된 배기공(221)을 개재하여 배기 버퍼실(209) 내에 접속된다. 배기관(222)에는 배기 버퍼실(209)에 연통하는 처리 공간(201) 내를 소정의 압력으로 제어하는 압력 제어기인 APC(223)(Auto Pressure Controller)가 설치된다. APC(223)는 개도(開度) 조정 가능한 밸브 바디(도시되지 않음)를 포함하고, 후술하는 컨트롤러(260)로부터의 지시에 따라 배기관(222)의 컨덕턴스를 조정한다. 배기관(222)에서 APC(223)의 하류측에는 배기 펌프(224)가 설치된다. 배기 펌프(224)는 배기관(222)을 개재하여 배기 버퍼실(209) 및 이에 연통하는 처리 공간(201)의 분위기를 배기한다. 또한 배기관(222)에서 APC(223)의 하류측 또는 상류측 또는 이 양방(兩方)에는 도시되지 않는 밸브가 설치된다. 주로 배기관(222), APC(223), 배기 펌프(224) 및 도시하지 않는 밸브에 의해 가스 배기계가 구성된다.The exhaust system for exhausting the atmosphere of the processing vessel 202 includes an exhaust pipe 222 connected to the processing vessel 202. The exhaust pipe 222 is connected to the exhaust buffer chamber 209 through an exhaust hole 221 provided on the upper surface or side of the exhaust buffer chamber 209. The exhaust pipe 222 is provided with an APC 223 (Auto Pressure Controller), which is a pressure controller for controlling the inside of the processing space 201 communicating with the exhaust buffer chamber 209 to a predetermined pressure. The APC 223 includes a valve body (not shown) adjustable in opening degree, and adjusts the conductance of the exhaust pipe 222 in accordance with an instruction from the controller 260, which will be described later. An exhaust pump 224 is installed downstream of the APC 223 in the exhaust pipe 222. The exhaust pump 224 exhausts the atmosphere of the exhaust buffer chamber 209 and the processing space 201 communicating therewith through the exhaust pipe 222. Further, a valve (not shown) is provided on the downstream side or the upstream side of the APC 223 in the exhaust pipe 222 or on both sides thereof. A gas exhaust system is constituted mainly by an exhaust pipe 222, an APC 223, an exhaust pump 224 and a valve (not shown).

(샤워 헤드)(Shower head)

계속해서 도 3을 이용하여 샤워 헤드(230)의 상세 구조를 설명한다. 샤워 헤드(230)는 제1 버퍼 공간(232a)과 제2 버퍼 공간(232b)을 포함하고, 각각의 버퍼 공간의 분위기는 격리된다. 구체적으로는 제1 버퍼 공간(232a)은 분산판(234)에 내포되고, 분산판(234)의 일부인 상벽(234a)을 경계로 하여 버퍼 공간(232b)과 분리된다.Next, the detailed structure of the showerhead 230 will be described with reference to FIG. The showerhead 230 includes a first buffer space 232a and a second buffer space 232b, and the atmosphere of each buffer space is isolated. Specifically, the first buffer space 232a is contained in the dispersion plate 234, and is separated from the buffer space 232b with the upper wall 234a, which is a part of the dispersion plate 234, as a boundary.

분산판(234)은 처리 공간(201)과 접하는 하벽(234b)을 포함한다. 하벽(234b)에는 제1 버퍼 공간(232a)과 연통하는 복수의 관통공(234c)이 설치된다. 또한 제2 버퍼 공간(232b)과 연통하는 복수의 관통공(234d)이 설치된다. 관통공(234c)과 관통공(234d)은 지름 방향을 따라서 교호(交互)적으로 설치되고, 각각의 관통공으로부터 공급되는 가스가 균일하게 웨이퍼(200) 상에 공급되도록 구성된다. 또한 관통공(234d)은 상벽(234a)과 하벽(234b)을 접속하는 기둥(234e)에 내포된다.The dispersion plate 234 includes a lower wall 234b that is in contact with the processing space 201. [ The lower wall 234b is provided with a plurality of through holes 234c communicating with the first buffer space 232a. And a plurality of through holes 234d communicating with the second buffer space 232b are provided. The through holes 234c and the through holes 234d are alternately arranged along the radial direction so that the gas supplied from each through hole is uniformly supplied onto the wafer 200. [ The through hole 234d is contained in the column 234e connecting the upper wall 234a and the lower wall 234b.

제1 가스 공급관(243a)은 가스 도입공(231a), 버퍼 공간(232b)을 개재하여 상벽(234a)에 접속된다. 접속되는 것에 의해 제1 가스 공급관(243a)은 제1 버퍼 공간(232a)에 연통된다.The first gas supply pipe 243a is connected to the upper wall 234a via the gas introduction hole 231a and the buffer space 232b. The first gas supply pipe 243a is connected to the first buffer space 232a.

제1 버퍼 공간(232a)은 관통공(234d)을 내포하는 기둥(234e)을 포함하는 것과 함께 지름 방향을 따라서 연통된 공간이다. 제1 가스 공급관(243a)으로부터 공급된 가스는 제1 버퍼 공간(232a)에서 분산되어, 복수의 분산공(234c)을 개재하여 처리 공간(201)에 공급된다.The first buffer space 232a is a space communicating along the radial direction with the column 234e containing the through hole 234d. The gas supplied from the first gas supply pipe 243a is dispersed in the first buffer space 232a and supplied to the process space 201 via the plurality of dispersion holes 234c.

제2 버퍼 공간(232b)은 상벽(234a)과 덮개(231)(天井) 사이에 구성된다. 상벽(234a)에는 관통공(234d)이 설치되고, 가스 공급관(242)과 관통공(234d)은 연통된다. 가스 공급관(242)으로부터 공급된 가스는 관통공(234d)을 개재하여 처리 공간(201)에 공급된다.The second buffer space 232b is formed between the upper wall 234a and the lid 231 (ceiling). The upper wall 234a is provided with a through hole 234d and the gas supply pipe 242 is communicated with the through hole 234d. The gas supplied from the gas supply pipe 242 is supplied to the process space 201 through the through hole 234d.

(컨트롤러)(controller)

성막 장치(2000)는 성막 장치(2000)의 각(各) 부(部)의 동작을 제어하는 컨트롤러(260)를 포함한다. 컨트롤러(260)는 연산부(261) 및 기억부(262)를 적어도 포함한다. 컨트롤러(260)는 전술한 각 구성에 접속되어, 상기 컨트롤러나 사용자의 지시에 따라 기억부(262)로부터 프로그램이나 레시피를 호출하고, 그 내용에 따라 각 구성의 동작을 제어한다. 구체적으로는 컨트롤러(260)는 게이트 밸브(205), 승강 기구(218), 히터(213), MFC(243c, 244c, 246c, 247c), 밸브(243d, 244d, 246d, 247d), APC(223), 배기 펌프(224) 등의 동작을 제어한다.The film forming apparatus 2000 includes a controller 260 for controlling the operation of each (part) of the film forming apparatus 2000. The controller 260 includes at least an arithmetic unit 261 and a storage unit 262. The controller 260 is connected to each of the above-described components, and calls a program or a recipe from the storage unit 262 according to the instruction of the controller or the user, and controls the operation of each component according to the contents. Specifically, the controller 260 includes a gate valve 205, a lifting mechanism 218, a heater 213, MFCs 243c, 244c, 246c and 247c, valves 243d, 244d, 246d and 247d, an APC 223 , The exhaust pump 224, and the like.

컨트롤러(260)는 공정 내의 상기 성막 장치에 접속된다. 컨트롤러(260)는 본 성막 장치와는 다른 장치인 에칭 장치에서의 에칭 공정의 기판 처리에 관한 정보 등을 수신 가능하도록 한다. 컨트롤러(260)는 본 성막 장치의 정보에 기초한 스탠드 얼론의 제어뿐만 아니라, 다른 공정에서 사용한 장치의 정보에 기초하여 각 구성의 동작을 제어 가능하도록 한다.The controller 260 is connected to the film forming apparatus in the process. The controller 260 makes it possible to receive information on the substrate processing of the etching process in the etching apparatus which is an apparatus different from the present film forming apparatus. The controller 260 makes it possible to control the operation of each configuration based on not only the standalone control based on the information of the present film forming apparatus but also the information of the apparatus used in another process.

또한 컨트롤러(260)는 전용의 컴퓨터로서 구성해도 좋고, 범용의 컴퓨터로서 구성해도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리나 메모리 카드 등의 반도체 메모리]를 준비하고, 외부 기억 장치(263)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것에 의해 본 실시 형태에 따른 컨트롤러(260)를 구성할 수 있다.The controller 260 may be configured as a dedicated computer or a general-purpose computer. For example, a magnetic disk such as a magnetic tape, a magnetic disk such as a flexible disk or a hard disk, an optical disk such as a CD or a DVD, a magneto-optical disk such as an MO, A semiconductor memory such as a memory card) is prepared and the program is installed in a general-purpose computer using the external storage device 263, thereby configuring the controller 260 according to the present embodiment.

또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(263)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(263)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 기억부(262)나 외부 기억 장치(263)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억부(262) 단체(單體)만을 포함하는 경우, 외부 기억 장치(263) 단체만을 포함하는 경우 또는 그 양방을 포함하는 경우가 있다.Also, the means for supplying the program to the computer is not limited to the case of supplying via the external storage device 263. The program may be supplied without interposing the external storage device 263 by using a communication means such as the Internet or a dedicated line. The storage unit 262 and the external storage device 263 are also configured as a computer-readable recording medium. Hereinafter, these are collectively referred to simply as a recording medium. In the case where the word "recording medium" is used in the present specification, the case where only the storage unit 262 is included alone may include only the external storage device 263, or both.

(3) 성막 공정(3) Film forming process

다음으로 성막 장치(2000)를 이용한 하드 마스크막의 성막 공정[도 1의 (B)]의 상세에 대하여 도 4를 이용하여 설명한다. 대상으로 하는 웨이퍼에는 피에칭막인 폴리실리콘막이 성막된다. 또한 이하의 설명에서 성막 장치(2000)를 구성하는 각 부의 동작은 컨트롤러(260)에 의해 제어된다.Next, the process of forming the hard mask film using the film forming apparatus 2000 (FIG. 1B) will be described in detail with reference to FIG. A polysilicon film which is an etched film is formed on a wafer to be a target. In the following description, the operation of each unit constituting the film forming apparatus 2000 is controlled by the controller 260. [

여기서는 제1 가스(제1 처리 가스)로서 HCDS가스를 이용하고 제2 가스(제2 처리 가스)로서 NH3가스를 이용하여, 웨이퍼(200) 상에 실리콘 함유막으로서 SiN(실리콘 질화)막을 형성하는 예에 대하여 설명한다. 또한 SiN막은 하드 마스크층(102)으로서 형성된다.Here, an SiN (silicon nitride) film is formed as a silicon-containing film on the wafer 200 by using HCDS gas as a first gas (first process gas) and NH 3 gas as a second gas (second process gas) Will be described. The SiN film is also formed as the hard mask layer 102.

(기판 반입 재치 공정: S102)(Substrate carrying-in step: S102)

성막 장치(2000)에서는 우선 기판 재치대(212)를 웨이퍼(200)의 반송 위치까지 하강시키는 것에 의해 기판 재치대(212)의 관통공(214)에 리프트 핀(207)을 관통시킨다. 그 결과, 리프트 핀(207)이 기판 재치대(212) 표면보다 소정의 높이만큼만 돌출한 상태가 된다. 계속해서 게이트 밸브(205)를 열고 반송 공간(203)을 이재실(도시되지 않음)과 연통시킨다. 그리고 이 이재실로부터 웨이퍼 이재기(도시되지 않음)를 이용하여 웨이퍼(200)를 반송 공간(203)에 반입하고, 리프트 핀(207) 상에 웨이퍼(200)를 이재한다. 이에 의해 웨이퍼(200)는 기판 재치대(212)의 표면으로부터 돌출한 리프트 핀(207) 상에 수평 자세로 지지된다.In the film formation apparatus 2000, the lift pins 207 are passed through the through holes 214 of the substrate table 212 by first lowering the substrate table 212 to the transport position of the wafer 200. As a result, the lift pins 207 are protruded only by a predetermined height from the surface of the substrate table 212. Subsequently, the gate valve 205 is opened to communicate the transfer space 203 with the transfer chamber (not shown). The wafer 200 is transferred from the transfer room 203 to the transfer space 203 by using a wafer transfer device (not shown), and the wafer 200 is transferred onto the lift pins 207. Thereby, the wafer 200 is supported in a horizontal posture on the lift pins 207 protruding from the surface of the substrate table 212.

처리 용기(202) 내에 웨이퍼(200)를 반입하면, 웨이퍼 이재기를 처리 용기(202) 외로 퇴피시키고, 게이트 밸브(205)를 닫고 처리 용기(202) 내를 밀폐한다. 그 후, 기판 재치대(212)를 상승시키는 것에 의해 기판 재치대(212)에 설치된 기판 재치면(211) 상에 웨이퍼(200)를 재치시키고, 또한 기판 재치대(212)를 상승시키는 것에 의해 전술한 처리 공간(201) 내의 처리 위치까지 웨이퍼(200)를 상승시킨다.When the wafer 200 is carried into the processing vessel 202, the wafer transfer unit is retracted to the outside of the processing vessel 202, the gate valve 205 is closed, and the processing vessel 202 is sealed. Thereafter, by raising the substrate table 212, the wafer 200 is placed on the substrate placement surface 211 provided on the substrate table 212, and the substrate table 212 is raised Thereby raising the wafer 200 to the processing position in the processing space 201 described above.

웨이퍼(200)가 반송 공간(203)에 반입된 후, 처리 공간(201) 내의 처리 위치까지 상승하면, 가스 배기계에서의 밸브를 열고 배기 버퍼실(209)과 APC(223) 사이를 연통시키는 것과 함께 APC(223)와 배기 펌프(224) 사이를 연통시킨다. APC(223)는 배기관(222)의 컨덕턴스를 조정하는 것에 의해 배기 펌프(224)에 의한 배기 버퍼실(209)의 배기 유량을 제어하여 배기 버퍼실(209)에 연통하는 처리 공간(201)을 소정의 압력으로 유지한다. 또한 다른 배기계의 밸브는 닫힘(閉) 상태를 유지한다. 또한 제1 가스 배기계에서의 밸브를 닫을 때에는 TMP의 상류측에 위치하는 밸브를 닫힘 상태로 한 후, TMP의 하류측에 위치하는 밸브를 닫힘 상태로 하는 것에 의해 TMP의 동작을 안정적으로 유지한다.When the wafer 200 is moved to the processing position in the processing space 201 after being carried into the transfer space 203, the valve in the gas exhaust system is opened to allow communication between the exhaust buffer chamber 209 and the APC 223 And communicates between the APC 223 and the exhaust pump 224 together. The APC 223 adjusts the conductance of the exhaust pipe 222 to control the exhaust flow rate of the exhaust buffer chamber 209 by the exhaust pump 224 to control the process space 201 communicating with the exhaust buffer chamber 209 And maintained at a predetermined pressure. In addition, the valve of the other exhaust system maintains the closed state. When the valve in the first gas exhaust system is closed, the valve located on the upstream side of the TMP is closed, and the valve located on the downstream side of the TMP is closed to stably maintain the operation of the TMP.

(기판 가열 공정: S104)(Substrate heating process: S104)

기판 재치대(212)의 내부에 매립된 센터존 히터(213a), 아웃존 히터(213b)에 전력을 공급하여, 웨이퍼(200)의 표면이 소정의 온도 분포가 되도록 제어된다. 이때 센터존 히터(213a), 아웃존 히터(213b)의 온도는 온도 검출부(216a), 온도 검출부(216b)에서 검출된 온도 정보나 에칭 공정 후의 막 정보 등에 기초하여 히터(213)로의 통전 상태를 제어하는 것에 의해 조정된다. 이때의 웨이퍼(200)의 온도가 예컨대 250℃ 내지 700℃, 바람직하게는 300℃ 내지 650℃, 보다 바람직하게는 350℃ 내지 600℃의 범위 내가 되도록 센터존 히터(213a), 아웃존 히터(213b)를 제어한다.Electric power is supplied to the center zone heater 213a and the out zone heater 213b buried in the substrate table 212 to control the surface of the wafer 200 to have a predetermined temperature distribution. At this time, the temperatures of the center zone heater 213a and the out zone heater 213b are determined based on the temperature information detected by the temperature detector 216a, the temperature detector 216b, the film information after the etching process, And is adjusted by controlling. The center zone heater 213a and the out zone heater 213b are controlled such that the temperature of the wafer 200 at this time is, for example, 250 占 폚 to 700 占 폚, preferably 300 占 폚 to 650 占 폚, and more preferably 350 占 폚 to 600 占 폚, ).

이와 같이 하여 웨이퍼(200)의 표면 온도가 소정의 범위 내가 되도록 히터(213)를 제어한다. 또한 여기서는 기판 반입 재치 공정(S102)과 기판 가열 공정(S104)을 별도의 공정으로서 설명했지만 이에 한정되지 않고, 이 두 공정을 평행하여 수행해도 좋다.In this manner, the heater 213 is controlled so that the surface temperature of the wafer 200 is within a predetermined range. Although the substrate carry-in step (S102) and the substrate heating step (S104) have been described as separate steps in this embodiment, the present invention is not limited to this and the two steps may be performed in parallel.

(처리 가스 공급 공정: S106)(Process gas supply step: S106)

기판 가열 공정(S104) 후에는 다음으로 처리 가스 공급 공정(S106)을 수행한다.After the substrate heating process (S104), the process gas supply process (S106) is performed next.

처리 가스 공급 공정(S106)에서는 우선 밸브(243d)를 열림(開)으로 하는 것과 함께 MFC(243c)를 제어하여 소정 유량의 제1 가스인 HCDS가스를 공급한다. 이와 병행하여 밸브(244d)를 열림으로 하는 것과 함께 MFC(244c)를 제어하여 소정 유량의 제2 가스를 공급한다. 이때 미리 기동한 RPU(244e)를 개재하기 때문에 제2 가스인 암모니아 가스는 플라즈마 상태로 처리 공간(201)에 공급된다.In the process gas supply step (S106), firstly, the valve 243d is opened and the MFC 243c is controlled to supply HCDS gas, which is the first gas at a predetermined flow rate. In parallel with this, the valve 244d is opened and the MFC 244c is controlled to supply the second gas at a predetermined flow rate. At this time, because the RPU 244e that is started in advance is interposed, the ammonia gas as the second gas is supplied to the processing space 201 in the plasma state.

구체적으로는 제1 처리 가스(HCDS)를 공급할 때에는 밸브(243d)를 여는것과 함께 제1 가스의 유량이 소정 유량이 되도록 매스 플로우 컨트롤러(243c)를 조정하는 것에 의해 처리 공간(201) 내로의 제1 가스의 공급을 시작한다. 제1 가스의 공급 유량은 예컨대 100sccm 내지 500sccm이다. 제1 가스는 샤워 헤드(230)에 의해 분산되어 처리 공간(201) 내의 웨이퍼(200) 상에 균일하게 공급된다. 이때 제1 처리 가스는 열에너지의 영향이 지배적인 가스를 이용하는 것이 바람직하다. 열에너지가 지배적이기 때문에 후술하는 온도 분포 제어에 의한 막 두께 제어가 용이하기 때문이다.Concretely, when supplying the first process gas (HCDS), the mass flow controller 243c is adjusted so as to open the valve 243d and the flow rate of the first gas to a predetermined flow rate, 1 Start supply of gas. The supply flow rate of the first gas is, for example, 100 sccm to 500 sccm. The first gas is dispersed by the showerhead 230 and uniformly supplied onto the wafer 200 in the processing space 201. At this time, it is preferable that the first process gas uses a gas whose thermal energy is dominant. Since the thermal energy is dominant, it is easy to control the film thickness by the temperature distribution control described later.

이때 제1 불활성 가스 공급계의 밸브(246d)를 열고 제1 불활성 가스 공급관(246a)으로부터 불활성 가스(N2가스)를 공급한다. 불활성 가스의 공급 유량은 예컨대 500sccm 내지 5,000sccm이다. 또한 퍼지 가스 공급계의 제3 가스 공급관(245a)으로부터 불활성 가스를 흘려도 좋다.At this time, the valve 246d of the first inert gas supply system is opened and an inert gas (N 2 gas) is supplied from the first inert gas supply pipe 246a. The supply flow rate of the inert gas is, for example, 500 sccm to 5,000 sccm. In addition, an inert gas may be supplied from the third gas supply pipe 245a of the purge gas supply system.

제2 처리 가스(NH3가스)를 공급할 때에는 밸브(244d)를 열고 리모트 플라즈마 유닛(244e), 샤워 헤드(230)를 개재하여 처리 공간(201) 내로의 제2 가스의 공급을 시작한다. 이때 제2 가스의 유량이 소정 유량이 되도록 MFC(244c)를 조정한다. 제2 가스의 공급 유량은 예컨대 1,000sccm 내지 10,000sccm이다.When supplying the second process gas (NH 3 gas), the valve 244d is opened and the supply of the second gas into the process space 201 is started via the remote plasma unit 244e and the showerhead 230. At this time, the MFC 244c is adjusted so that the flow rate of the second gas is a predetermined flow rate. The supply flow rate of the second gas is, for example, 1,000 sccm to 10,000 sccm.

플라즈마 상태의 제2 가스는 샤워 헤드(230)에 의해 분산되어 처리 공간(201) 내의 웨이퍼(200) 상에 균일하게 공급되고, 웨이퍼(200) 상의 HCDS와 반응하여 웨이퍼(200) 상에 하드 마스크막으로서의 SiN막을 생성한다.The second gas in the plasma state is dispersed by the showerhead 230 and uniformly supplied onto the wafer 200 in the processing space 201 and reacts with the HCDS on the wafer 200 to form a hard mask Thereby forming a SiN film as a film.

이때 제2 불활성 가스 공급계의 밸브(247d)를 열고 제2 불활성 가스 공급관(247a)으로부터 불활성 가스(N2가스)를 공급한다. 불활성 가스의 공급 유량은 예컨대 500sccm 내지 5,000sccm이다.At this time, the valve 247d of the second inert gas supply system is opened and an inert gas (N 2 gas) is supplied from the second inert gas supply pipe 247a. The supply flow rate of the inert gas is, for example, 500 sccm to 5,000 sccm.

이때의 처리 공간(201) 내의 처리 온도, 처리 압력은 제1 가스와 제2 가스가 반응하여 SiN막이 형성 가능한 범위로 제어된다. 이때의 처리실(201) 내의 압력은 예컨대 1Pa 내지 13,300Pa, 바람직하게는 20Pa 내지 1,330Pa의 범위 내의 압력으로 한다.At this time, the processing temperature and the processing pressure in the processing space 201 are controlled so that the first gas and the second gas react with each other and the SiN film can be formed. At this time, the pressure in the treatment chamber 201 is set to a pressure in the range of, for example, 1 Pa to 13,300 Pa, preferably 20 Pa to 1,330 Pa.

(기판 반출 공정: S108)(Substrate removal step: S108)

피에칭막인 폴리실리콘막 상에 하드 마스크막으로서의 SiN막을 형성하면, 반입·재치 공정(S102)과 반대의 순서에 의해 웨이퍼(200)를 반출한다. 반출 후, 피에칭막이 형성된 미처리의 웨이퍼(200)를 처리실(201)에 반입하여 마찬가지의 처리를 수행한다.When the SiN film as the hard mask film is formed on the polysilicon film to be the etched film, the wafer 200 is carried out in the reverse order to the carrying-in and placing step (S102). After the wafer is taken out, an untreated wafer 200 on which an etched film is formed is carried into the processing chamber 201 and the same processing is performed.

(처리 매수 판정 공정: S110)(Process sheet determining step: S110)

이상의 각 공정으로 이루어지는 성막 공정 후, 처리 가스 공급 공정(S106)에서 처리한 웨이퍼(200)가 소정의 매수에 도달하였는지에 대한 여부를 판정한다(S110).After the film forming process of each of the above processes, it is determined whether or not the number of wafers 200 processed in the process gas supply process (S106) reaches a predetermined number (S110).

처리 가스 공급 공정(S106)에서 처리한 웨이퍼(200)가 소정의 매수에 도달하지 않았으면, 그 후에는 다음으로 대기하는 신규 웨이퍼(200)의 처리를 시작하기 위해서 기판 반입 재치 공정(S102)으로 이행한다. 또한 소정의 매수의 웨이퍼(200)에 대하여 처리 가스 공급 공정(S106)을 실시한 경우에는 1로트의 기판 처리를 종료한다.If the number of wafers 200 processed in the process gas supply step S106 has not reached the predetermined number, then the process proceeds to the substrate carry-in step S102 for starting the processing of the new wafers 200 waiting next . When the process gas supply step (S106) is performed on a predetermined number of wafers 200, the substrate processing of one lot is terminated.

전술의 게이트 전극 형성 공정에서 설명한 바와 같이 하드 마스크막을 성막 공정에서 형성한 후, 레지스트막 형성 공정, 노광 공정을 경과하여 에칭 장치로 에칭 공정을 실시한다.After the hard mask film is formed in the film forming step as described in the gate electrode forming step described above, the resist film forming step and the exposure step are performed and the etching step is performed with the etching apparatus.

한편 에칭 공정 종료 후에 기둥 형상의 폴리실리콘막의 폭을 확인한 결과, 기판 면내(面內)에서 Poly-Si막으로 구성되는 게이트 전극의 폭이 웨이퍼의 중심과 그 외주에서 편차가 발생한다는 사실을 발견했다. 발명자에 의한 예의 연구 결과, 에칭 공정에서 웨이퍼의 중심과 그 외주에서 에칭 레이트가 다른 것이 편차의 원인중 하나임을 알았다.On the other hand, as a result of checking the width of the columnar polysilicon film after the completion of the etching process, it was found that the width of the gate electrode composed of the Poly-Si film in the plane of the substrate deviates from the center of the wafer and its periphery . As a result of extensive studies by the inventors, it has been found out that the difference in etch rate between the center of the wafer and its periphery in the etching process is one of the causes of the deviation.

이하에 에칭 레이트가 웨이퍼의 중심과 그 외주에서 다른 이유를 설명한다. 우선 일반적인 에칭 장치를 설명한다. 에칭 공정에서 플라즈마에 의한 드라이 에칭을 실시하는 경우, 예컨대 도 5와 같은 에칭 장치(5000)를 이용한다. 에칭 장치(5000)는 용기(501) 내에 평행 평판형 플라즈마 전극을 포함하고, 공급된 에칭 가스는 그것에 의하여 플라즈마 상태가 된다. 도 5에서는 웨이퍼(200)를 재치하는 재치부를 겸하는 하부 전극(502)과, 가스를 공급하는 샤워 헤드를 겸하는 상부 전극(503)이 평행 평판 전극으로서 구성된다. 전극에는 각각 전원이 접속된다.The reason why the etching rate is different from the center of the wafer and its outer circumference will be described below. First, a general etching apparatus will be described. In the case of performing dry etching by plasma in the etching process, for example, an etching apparatus 5000 as shown in Fig. 5 is used. The etching apparatus 5000 includes a parallel plate type plasma electrode in the vessel 501, and the supplied etching gas is thereby brought into a plasma state. In Fig. 5, the lower electrode 502 serving as a placement unit for placing the wafer 200 and the upper electrode 503 serving also as a showerhead for supplying gas constitute parallel plate electrodes. Each electrode is connected to a power source.

도 5에서 부호(504)는 하부 전극(502)을 지지하는 원통 형상의 지지부이며, 부호(506)는 용기(501) 내의 분위기를 배기하기 위한 배기관이다. 배기관(506)에는 밸브 등으로 구성되는 배기 제어부(507)가 설치되고, 배기량을 제어한다. 배기관(506)의 선단(先端)에는 펌프가 접속되고, 용기(501) 내의 분위기를 배기한다. 하부 전극(502)과 용기(501) 사이에는 유로(508)(流路)가 형성된다. 유로(508)는 상방에서 본 경우에 주 형상으로 구성된다.In FIG. 5, reference numeral 504 denotes a cylindrical supporting member for supporting the lower electrode 502, and reference numeral 506 denotes an exhaust pipe for exhausting the atmosphere in the container 501. The exhaust pipe 506 is provided with an exhaust control unit 507 composed of a valve or the like, and controls the amount of exhaust. A pump is connected to the tip of the exhaust pipe 506 to exhaust the atmosphere in the container 501. A flow path 508 (flow path) is formed between the lower electrode 502 and the vessel 501. The flow path 508 is formed in a main shape when viewed from above.

상부 전극(503)은 내부에 가스 유로가 설치되는 것과 함께 웨이퍼(200)와 대향하는 면에는 분산공이 설치된다. 가스 유로는 가스 공급관(509)이 접속된다. 가스 공급관에는 가스 공급을 제어하는 밸브나 매스 플로우 컨트롤러 등의 가스 공급 제어부(510)가 설치된다. 가스 공급 제어부(510)는 도시되지 않는 에칭 가스원으로부터 공급된 가스의 유량 등을 제어한다. 화살표로 나타내는 가스(511)는 상부 전극(503)을 개재하여 상부 전극(503)과 하부 전극(502) 사이의 공간에 공급된다. 공급된 에칭 가스는 상부 전극(503), 하부 전극(502)에 의해 플라즈마 상태가 되어 웨이퍼(200) 상의 막을 에칭한다.The upper electrode 503 is provided with a gas flow path therein and a dispersion hole is provided on a surface facing the wafer 200. The gas flow path is connected to the gas supply pipe 509. The gas supply pipe is provided with a gas supply control unit 510 such as a valve for controlling gas supply or a mass flow controller. The gas supply control unit 510 controls the flow rate of gas supplied from an etch gas source (not shown). A gas 511 indicated by an arrow is supplied to the space between the upper electrode 503 and the lower electrode 502 via the upper electrode 503. The supplied etching gas is brought into a plasma state by the upper electrode 503 and the lower electrode 502 to etch the film on the wafer 200.

에칭에 사용된 가스는 유로(508)를 개재하여 배기관(506)으로부터 배기된다. 계속해서 에칭할 때에는 가스 공급 제어부(510)와 배기 제어부(507)의 협동(協動)에 의해 처리 용기(501) 내의 압력을 원하는 압력으로 조정하고, 에칭 처리를 수행한다.The gas used for the etching is exhausted from the exhaust pipe 506 via the oil passage 508. [ In the subsequent etching, the pressure in the processing container 501 is adjusted to a desired pressure by the cooperation of the gas supply control section 510 and the exhaust control section 507, and an etching process is performed.

에칭 장치(5000)와 같은 매엽 장치로 기판을 처리하는 경우에 처리 용기(501) 내의 압력이나 가스 유량, 배기량 등을 조정하여 소정의 처리 조건으로 조정하지만, 다음 문제가 발생하는 경우가 있다.In the case of processing a substrate with a sheet processing apparatus such as the etching apparatus 5000, the pressure, the gas flow rate, the amount of exhaust gas, and the like in the processing vessel 501 are adjusted to predetermined processing conditions. However, the following problems may occur.

제1 문제를 설명한다. 에칭 장치(5000)의 경우, 구조 상의 문제 때문에 에칭 가스는 웨이퍼(200)의 외주인 유로(508)를 개재하여 배기관(506)으로부터 배기된다. 예컨대 에칭 시간을 짧게 하기 위해서 웨이퍼(200)에 어택하는 에칭 가스의 볼륨을 늘려서 에칭 효율을 높이는 경우, 처리 용기(501) 내의 압력을 높이거나, 가스 공급 및 배기할 때의 유속을 높여서 가스가 용이하게 확산하도록 한다. 이와 같은 경우, 웨이퍼의 외주면(200b) 상에서는 웨이퍼의 중심면(200a) 상보다 가스가 빠른 속도로 공급된다. 따라서 웨이퍼의 외주면의 에칭 가스의 공급량은 웨이퍼의 중심면보다 많다. 즉 웨이퍼의 외주면의 플라즈마 밀도는 웨이퍼의 중심면의 플라즈마 밀도보다 높다. 이와 같은 상황이기 때문에 웨이퍼의 외주면(200b)의 에칭 레이트는 웨이퍼의 중심면(200a)보다 높을 것으로 생각된다.Explain the first problem. In the case of the etching apparatus 5000, due to a structural problem, the etching gas is exhausted from the exhaust pipe 506 via the flow path 508, which is the outer periphery of the wafer 200. For example, in order to increase the etching efficiency by increasing the volume of the etching gas attacked to the wafer 200 in order to shorten the etching time, it is preferable to raise the pressure in the processing vessel 501 or increase the flow rate at the time of gas supply and exhaustion, . In this case, the gas is supplied at a higher rate than the center face 200a of the wafer on the outer peripheral face 200b of the wafer. Therefore, the supply amount of the etching gas on the outer peripheral surface of the wafer is larger than the central surface of the wafer. That is, the plasma density on the outer peripheral surface of the wafer is higher than the plasma density on the central surface of the wafer. In this situation, it is considered that the etching rate of the outer peripheral surface 200b of the wafer is higher than the center surface 200a of the wafer.

제2 문제를 설명한다. 예컨대 에칭 시간을 짧게 하기 위해서 플라즈마 밀도를 높여서 에칭 효율을 높이는 경우, 전극으로의 전력 공급량을 늘릴 것으로 생각된다. 하지만 상부 전극(503)의 중앙부의 하방의 공간[즉 웨이퍼의 중심면(200a) 상방 공간]에 자계가 집중하기 때문에 상부 전극(503)의 중앙부의 하방의 공간의 플라즈마 밀도는 상부 전극(503)의 외주의 하방의 공간[즉 웨이퍼의 외주면(200b)의 상방 공간]의 플라즈마 밀도보다 높아진다. 이와 같은 상황이기 때문에 웨이퍼의 중심면(200a)의 에칭 레이트는 웨이퍼의 외주면(200b)보다 높을 것으로 생각된다.Describe the second problem. For example, in the case of increasing the etching efficiency by increasing the plasma density in order to shorten the etching time, it is considered to increase the power supply amount to the electrode. The plasma density in the space below the center of the upper electrode 503 is higher than the plasma density in the space below the center of the upper electrode 503 because the magnetic field concentrates in the space below the center of the upper electrode 503 (That is, the space above the outer circumferential surface 200b of the wafer) of the outer periphery of the wafer. In this situation, it is considered that the etching rate of the center plane 200a of the wafer is higher than the outer circumferential face 200b of the wafer.

다음으로 웨이퍼의 중심과 그 외주에서 에칭 레이트가 달랐을 경우의 문제점에 대하여 도 6, 도 7을 이용하여 설명한다.Next, the problem when the etch rate is different between the center of the wafer and the periphery of the wafer will be described with reference to Figs. 6 and 7. Fig.

도 6은 제1 문제인 웨이퍼의 외주면(200b)의 에칭 레이트가 웨이퍼의 중심면(200a)보다 높은 경우를 설명한 도면이다. 여기서는 웨이퍼의 중심면(200a)의 에칭 레이트를 Ra1, 웨이퍼의 외주면의 에칭 레이트를 Rb1로 한다. 또한 웨이퍼의 중심면(200a) 상에 형성된 poly-Si막을 부호(101a), 하드 마스크를 부호(102a), 레지스트를 부호(103a)라고 부른다. 웨이퍼의 외주면(200b) 상에 형성된 poly-Si막을 부호(101b), 하드 마스크를 부호(102b), 레지스트를 부호(103b)라고 부른다.Fig. 6 is a view for explaining a case where the etching rate of the outer circumferential face 200b of the wafer is higher than the center face 200a of the wafer. Here, the etching rate of the center plane 200a of the wafer is Ra1, and the etching rate of the outer circumferential face of the wafer is Rb1. The poly-Si film formed on the center plane 200a of the wafer is denoted by reference numeral 101a, the hard mask denoted by 102a and the resist denoted by denoted by 103a. The poly-Si film formed on the outer peripheral surface 200b of the wafer is denoted by reference numeral 101b, the hard mask denoted by 102b and the resist denoted by 103b.

웨이퍼의 중심면(200a) 상에 에칭 잔사(殘渣)가 남지 않도록 중심측 에칭 레이트Ra1의 에칭 시간에 맞춰서 에칭하는 경우, 외주측 에칭 레이트Rb1의 에칭 레이트가 높기 때문에 웨이퍼의 외주면(200b) 상에서는 에칭 가스의 공급량이 중심측에 비해 많아진다.When etching is performed in accordance with the etching time of the center side etching rate Ra1 so as to leave no etching residue on the center face 200a of the wafer, since the etching rate of the outer side etching rate Rb1 is high, The supply amount of the gas becomes larger than that at the center side.

전술한 바와 같이 최근 미세화에 따라 레지스트가 박막화되고, 대량의 에칭 가스에 노출되면 레지스트도 에칭되는 경우가 있다. 또한 레지스트 자체가 에칭되기 때문에 레지스트의 하방에 형성된 하드 마스크의 상부가 에칭 가스에 노출된다. 하드 마스크는 어느 정도의 에칭 내성을 가지지만, 대량의 에칭 가스에 노출된 경우에는 에칭된다. 그 결과, 하드 마스크(102b)의 폭 방향의 일부가 에칭되어 원하는 폭을 유지하지 못하는 경우가 있다. 그렇기 때문에 하드 마스크(102b)의 하방에서는 복수의 기둥 형상에서 구성되는 Poly-Si막(101b)이 에칭되어 각각의 기둥이 원하는 폭보다 얇아진다. 또한 에칭 가스를 장시간 노출하는 것에 의해 Poly-Si막(101b)에 언더컷이 발생하여 원하는 폭을 유지할 수 없다.As described above, the resist is made thinner with recent refinement, and the resist is also etched when exposed to a large amount of etching gas. Further, since the resist itself is etched, the upper portion of the hard mask formed under the resist is exposed to the etching gas. The hard mask has some degree of etching resistance, but is etched when exposed to a large amount of etching gas. As a result, a part of the hard mask 102b in the width direction may be etched to fail to maintain the desired width. Therefore, under the hard mask 102b, the Poly-Si film 101b formed in a plurality of columnar shapes is etched, and each column becomes thinner than a desired width. Further, when the etching gas is exposed for a long time, undercut occurs in the Poly-Si film 101b and a desired width can not be maintained.

이상의 설명과 같이, 웨이퍼의 외주면(200b)에서는 웨이퍼의 중심면(200a)의 Poly-Si막(101a)보다 얇은 Poly-Si막(101b)이 형성된다. 따라서 웨이퍼(200)의 중심면과 외주면에서 게이트 전극의 폭에 편차가 발생한다.As described above, on the outer peripheral surface 200b of the wafer, the Poly-Si film 101b thinner than the Poly-Si film 101a on the center plane 200a of the wafer is formed. Therefore, a variation occurs in the width of the gate electrode on the center face and the outer peripheral face of the wafer 200. [

도 7은 제2 문제인 웨이퍼의 중심면(200a)의 에칭 레이트가 웨이퍼의 외주면(200b)보다 높은 경우를 설명한 도면이다. 여기서는 웨이퍼의 중심면(200a)의 에칭 레이트를 Ra2, 웨이퍼의 외주면의 에칭 레이트를 Rb2로 한다. 또한 웨이퍼의 중심면(200a) 상에 형성된 poly-Si막을 부호(101a), 하드 마스크를 부호(102a), 레지스트를 부호(103a)라고 부른다. 웨이퍼의 외주면(200b) 상에 형성된 poly-Si막을 부호(101b), 하드 마스크를 부호(102b), 레지스트를 부호(103b)라고 부른다.Fig. 7 is a view for explaining a case where the etching rate of the center face 200a of the wafer is higher than the outer peripheral face 200b of the wafer. Here, the etching rate of the center plane 200a of the wafer is Ra2, and the etching rate of the outer peripheral surface of the wafer is Rb2. The poly-Si film formed on the center plane 200a of the wafer is denoted by reference numeral 101a, the hard mask denoted by 102a and the resist denoted by denoted by 103a. The poly-Si film formed on the outer peripheral surface 200b of the wafer is denoted by reference numeral 101b, the hard mask denoted by 102b and the resist denoted by 103b.

웨이퍼의 외주면(200b) 상에 에칭 잔재가 잔류하지 않도록 외주측 에칭 레이트Rb2에 맞춰서 에칭하는 경우, 중심측 에칭 레이트Ra2의 에칭 레이트가 높기 때문에 웨이퍼의 중심면(200a) 상에서는 외주측에 비해 에칭 가스의 공급량이 많아진다.When etching is performed in accordance with the outer peripheral side etching rate Rb2 so that the etching residue does not remain on the outer peripheral surface 200b of the wafer, the etching rate of the center side etching rate Ra2 is high, .

전술한 바와 같이 최근 미세화에 따른 레지스트가 박막화되고, 대량의 에칭 가스에 노출되면 레지스트도 에칭되는 경우가 있다. 또한 레지스트 자체가 에칭되기 때문에 레지스트의 하방에 형성된 하드 마스크의 상부가 에칭 가스에 노출된다. 하드 마스크는 어느 정도의 에칭 가스 내성을 가지지만, 대량의 에칭 가스에 노출된 경우에는 에칭된다. 그 결과, 하드 마스크(102a)의 폭 방향의 일부가 에칭되어 원하는 폭을 유지하지 못하는 경우가 있다. 그렇기 때문에 하드 마스크(102a)의 하방에 형성된 Poly-Si막(101a)도 에칭되어 원하는 폭보다 얇아진다. 또한 플라즈마 밀도가 높은 에칭 가스에 노출되기 때문에 Poly-Si막(101a)에 언더컷이 발생하여 각 기둥은 원하는 폭을 유지할 수 없다.As described above, the resist resulting from the recent refinement becomes thinner, and if exposed to a large amount of etching gas, the resist may be etched as well. Further, since the resist itself is etched, the upper portion of the hard mask formed under the resist is exposed to the etching gas. The hard mask has some degree of etching gas resistance, but is etched when exposed to a large amount of etching gas. As a result, a part of the hard mask 102a in the width direction may be etched to fail to maintain the desired width. Therefore, the Poly-Si film 101a formed under the hard mask 102a is also etched to be thinner than the desired width. In addition, since the polysilicon film is exposed to an etching gas having a high plasma density, an undercut occurs in the Poly-Si film 101a, and the respective pillars can not maintain a desired width.

이와 같은 상황이기 때문에 도 7에 도시한 바와 같이 웨이퍼의 중심면(200a)에는 웨이퍼의 외주면(200b)의 Poly-Si막(101b)보다 얇은 기둥 형상의 Poly-Si막(101a)이 형성된다. 따라서 웨이퍼(200)의 중심면과 외주면에서 게이트 전극의 폭에 편차가 발생한다.7, a columnar poly-Si film 101a thinner than the Poly-Si film 101b on the outer peripheral surface 200b of the wafer is formed on the center plane 200a of the wafer. Therefore, a variation occurs in the width of the gate electrode on the center face and the outer peripheral face of the wafer 200. [

이상 설명한 바와 같이 드라이 에칭을 수행하는 경우에 웨이퍼 면내에서 게이트 전극의 폭을 균일하게 하는 것은 곤란하다.As described above, when dry etching is performed, it is difficult to make the width of the gate electrode uniform within the wafer surface.

그래서 본 실시 형태에서는 새로 처리하는 로트(제n 로트라고 부른다)의 웨이퍼Wn의 성막 공정에서 하드 마스크를 형성할 때에 에칭 공정이 종료된 처리 완료 로트(제m 로트라고 부른다)의 웨이퍼의 에칭 정보에 따라 하드 마스크의 막 두께를 웨이퍼(200)의 중심면과 외주면에서 달라지도록 막 두께 분포를 제어한다. 여기서 에칭 정보란 웨이퍼(200)의 중심면, 외주면에서의 에칭 레이트, 에칭 후의 피에칭막(Poly-Si막101)의 기둥의 폭이나 그 분포를 말한다. 웨이퍼(200)의 중심면, 외주면에서의 에칭 레이트에 대해서는 예컨대 제m 로트의 에칭 결과를 보고 산출한다. 피에칭막의 기둥의 폭에 대해서는 에칭 처리 후에 기존의 측정 장치를 이용하여 측정한다.Therefore, in the present embodiment, when the hard mask is formed in the film forming process of the wafer Wn of the lot to be newly processed (referred to as the nth lot), the etching information of the wafer of the processed lot (termed the mth lot) The film thickness distribution is controlled so that the film thickness of the hard mask is different from the center face and the outer peripheral face of the wafer 200. Here, the etching information refers to the center plane and the etching rate at the outer peripheral surface of the wafer 200, and the width and distribution of the pillar of the etched film (Poly-Si film 101) after etching. The etch rate at the center face and the outer peripheral face of the wafer 200 is calculated by, for example, seeing the etching result of the m-lot. The width of the pillar of the etched film is measured using an existing measuring device after the etching process.

이하에 하드 마스크의 막 두께를 웨이퍼(200)의 중심면과 외주면에서 다르게 하는 구체적 방법과 막 두께를 다르게 하는 이유에 대하여 설명한다. 제n 로트에서 보았을 때, 제m 로트의 웨이퍼를 「다른 기판」 또는 「기판 Wm」이라고 부른다. 이에 대하여 새로 처리하는 로트(제n 로트)의 웨이퍼를 단순히 「기판」 또는 「기판 Wn」이라고 부른다. 여기서 m과 n은 자연수이다. 예컨대, m=1로 했을 때, Wm은 제1 로트의 기판을 가리킨다. 제n 로트는 제m 로트보다도 뒤에 새로 처리하는 것으로, 예컨대 n = 2로 표현할 수 있다. 이 경우 Wn은 제2 로트의 기판을 가리킨다.Hereinafter, the reason why the film thickness of the hard mask is made different from that of the concrete method in which the film thickness of the hard mask is different between the center face and the outer face of the wafer 200 will be described. When viewed from the n-th lot, the wafer of the m-th lot is called &quot; another substrate &quot; or &quot; substrate Wm &quot;. In contrast, the wafer of the lot (n-th lot) to be newly processed is simply referred to as "substrate" or "substrate Wn". Where m and n are natural numbers. For example, when m = 1, Wm indicates the substrate of the first lot. The n-th lot is newly processed after the m-th lot, for example, n = 2. In this case, Wn indicates the substrate of the second lot.

에칭 공정이 종료된 제m 로트의 다른 기판(기판 Wm)의 에칭 정보가 도 6과 같이 Poly-Si막(101a)의 폭이 Poly-Si막(101b)보다 넓다는 것을 나타내는 정보인 경우 또는 기판 외주(200b)의 에칭 레이트가 웨이퍼의 중심면(200a)의 에칭 레이트보다 높다는 것을 나타내는 정보인 경우, 제n 로트의 처리에서는 웨이퍼의 외주면(200b)의 하드 마스크(102b)를 하드 마스크(102a)보다 두껍게 하도록 성막 장치(2000)를 제어한다.Si film 101a is wider than the Poly-Si film 101b as shown in FIG. 6, or when the etching information of the substrate (Wm) The hard mask 102b of the outer circumferential face 200b of the wafer is transferred to the hard mask 102a in the process of the nth lot when the information indicating that the etch rate of the outer circumference 200b is higher than the etch rate of the center face 200a of the wafer, The film forming apparatus 2000 is controlled to be thicker.

구체적인 제어로서는 성막 장치(2000)의 아웃존 히터(213b)의 온도를 센터존 히터(213a)의 온도보다 높게 한 상태에서 처리 가스 공급 공정(S106)을 실시한다. 보다 바람직하게는 Wn을 처리할 때의 아웃존 히터(231b)의 온도는 Wm을 처리했을 때의 온도보다 높게 한다. 또한 Wn을 처리할 때의 센터존 히터(231a)의 온도는 Wm을 처리했을 때의 온도를 유지한다.As the specific control, the process gas supply step (S106) is performed in a state where the temperature of the out zone heater 213b of the film deposition apparatus 2000 is higher than the temperature of the center zone heater 213a. More preferably, the temperature of the out zone heater 231b at the time of processing Wn is made higher than the temperature at the time of processing Wm. In addition, the temperature of the center zone heater 231a at the time of processing Wn maintains the temperature at the time of processing Wm.

웨이퍼 온도가 높으면 가스의 반응이 촉진되어, 하드 마스크(102)의 성막 레이트가 높아진다. 따라서 하드 마스크(102b)의 두께는 하드 마스크(102a)보다 두꺼워진다. 이때 하드 마스크(101a), 하드 마스크(101b)의 두께는 적어도 소정의 에칭 시간에서 Poly-Si막(101)이 노출되지 않을 정도의 두께로 한다.When the wafer temperature is high, the reaction of the gas is promoted, and the deposition rate of the hard mask 102 is increased. Thus, the thickness of the hard mask 102b becomes thicker than that of the hard mask 102a. At this time, the thickness of the hard mask 101a and the hard mask 101b is set to a thickness such that the Poly-Si film 101 is not exposed at least at a predetermined etching time.

바람직하게는 하드 마스크(102a)의 두께를 Ha1, 하드 마스크(102b)의 두께를 Hb1, 에칭 처리 시간을 t로 했을 때, 「Ha1>Ra1×t」, 「Hb1>Rb1×t」의 관계가 되는 것이 바람직하다. 이와 같은 관계로 하는 것에 의해 웨이퍼의 외주면의 에칭 레이트가 중심면보다 높더라도 보다 확실하게 하드 마스크의 오버 에칭이나 언더컷을 방지할 수 있다. 따라서 웨이퍼의 면내에서 균일한 게이트 전극의 폭으로 할 수 있다.The relationship of "Ha1> Ra1.times.t" and "Hb1> Rb1.times.t" preferably satisfies the relationship of "Ha1> Ra1.times.t" when the thickness of the hard mask 102a is set to Ha1, the thickness of the hard mask 102b is set to Hb1, . With this relationship, it is possible to more reliably prevent over-etching and undercut of the hard mask even if the etch rate of the outer peripheral surface of the wafer is higher than the center surface. Therefore, the width of the gate electrode can be made uniform within the plane of the wafer.

또한 에칭 공정이 종료된 제m 로트의 다른 기판(기판 Wm)의 에칭 정보가 도 7과 같이 Poly-Si막(101b)의 폭이 Poly-Si막(101a)보다 넓다는 것을 나타내는 정보인 경우 또는 기판의 중심면의 에칭 레이트가 기판의 외주면의 에칭 레이트보다 높다는 것을 나타내는 정보인 경우, 제n 로트의 처리에서 웨이퍼의 중심면(200a)의 하드 마스크(102a)를 하드 마스크(102b)보다 두껍게 하도록 제어한다.Further, when the etching information of the other substrate (substrate Wm) of the m-th lot where the etching process is completed is information indicating that the width of the Poly-Si film 101b is wider than the width of the Poly-Si film 101a as shown in Fig. 7 The hard mask 102a of the center face 200a of the wafer in the process of the nth lot is made thicker than the hard mask 102b in the case of the information indicating that the etching rate of the center face of the substrate is higher than the etching rate of the peripheral face of the substrate .

구체적인 제어로서는 성막 장치(2000)의 센터존 히터(213a)의 온도를 아웃존 히터(213b)의 온도보다 높게 한 상태에서 처리 가스 공급 공정(S106)을 실시하고, 막 두께 분포가 소정의 범위 내가 되도록 온도 분포를 제어한다. 보다 바람직하게는 Wn을 처리할 때의 아웃 존 히터(231b)의 온도는 Wm을 처리했을 때의 온도를 유지한다. 또한 Wn을 처리할 때의 센터존 히터(231a)의 온도는 Wm을 처리했을 때의 온도보다 높게 한다.As a specific control, the process gas supply step (S106) is performed in a state where the temperature of the center zone heater 213a of the film deposition apparatus 2000 is higher than the temperature of the out zone heater 213b, So that the temperature distribution is controlled as much as possible. More preferably, the temperature of the out zone heater 231b when Wn is processed maintains the temperature when Wm is processed. The temperature of the center zone heater 231a at the time of processing Wn is made higher than the temperature at the time of processing Wm.

전술과 같이 웨이퍼 온도가 높으면 가스의 반응이 촉진되어 하드 마스크(102)의 성막 레이트가 높아진다. 따라서 하드 마스크(102a)의 두께는 하드 마스크(102b)보다 두꺼워진다. 이때 하드 마스크(101a), 하드 마스크(101b)의 두께는 적어도 소정의 에칭 시간에서 Poly-Si막(101)이 노출하지 않을 정도의 두께로 한다.As described above, when the wafer temperature is high, the reaction of the gas is promoted, and the deposition rate of the hard mask 102 is increased. Thus, the thickness of the hard mask 102a becomes thicker than that of the hard mask 102b. At this time, the thickness of the hard mask 101a and the hard mask 101b is set to such a thickness that the poly-Si film 101 is not exposed at least at a predetermined etching time.

바람직하게는 하드 마스크(102a)의 두께를 Ha2, 하드 마스크(102b)의 두께를 Hb2, 에칭 처리 시간을 t로 했을 때, 「Ha2>Ra2×t」, 「Hb2>Rb2×t」의 관계가 되는 것이 바람직하다. 이와 같은 관계로 하는 것에 의해 웨이퍼의 중심면의 에칭 레이트가 외주면보다 높아도, 보다 확실하게 하드 마스크의 오버 에칭이나 언더컷을 막을 수 있다. 따라서 웨이퍼 면내에서 균일한 게이트 전극의 폭으로 할 수 있다.The relation of "Ha2> Ra2.times.t" and "Hb2> Rb2.times.t" preferably satisfies the relationship of "Ha2", "Hb2" and "Et2" when the thickness of the hard mask 102a is H.sub.2, the thickness of the hard mask 102b is H.sub.b2, . With such a relationship, it is possible to more reliably prevent over-etching and undercut of the hard mask even if the etch rate of the center plane of the wafer is higher than the outer circumferential face. Therefore, the width of the gate electrode can be made uniform within the wafer plane.

이와 같이 본 발명에 의하면, 이전 로트(제m 로트)에서 에칭 공정후의 Poly-Si막의 폭에 편차가 있어도, 이후 로트(제n 로트)에서는 제m 로트의 에칭 정보에 기초하여 하드 마스크의 막 두께를 조정하기 때문에 Poly-Si막의 폭을 원하는 범위 내로 할 수 있다.As described above, according to the present invention, even if there is a variation in the width of the Poly-Si film after the etching process in the previous lot (m-lot), the film thickness of the hard mask The width of the poly-Si film can be set within a desired range.

또한 이상의 실시예에서는 웨이퍼(200)의 중심면, 외주면으로 나누어서 설명했지만 이에 한정되지 않고, 지름 방향에 대하여 보다 세분화한 영역에서 웨이퍼 온도를 제어해도 좋다. 예컨대 기판 중심, 외주, 중심과 외주 사이 등, 3개의 영역으로 나누어도 좋다.In the above embodiments, the center plane and the outer circumferential plane of the wafer 200 have been described. However, the present invention is not limited to this, and the wafer temperature may be controlled in a more subdivided area in the radial direction. For example, it may be divided into three regions such as the center of the substrate, the outer periphery, and between the center and the outer periphery.

또한 여기서는 하드 마스크로서 실리콘 질화막을 예로 들어 설명했지만 이에 한정되지 않고, 예컨대 실리콘 산화막이어도 좋다.Although a silicon nitride film has been described as an example of a hard mask in this embodiment, the present invention is not limited to this. For example, a silicon oxide film may be used.

또한 실리콘을 포함하는 가스로서는 본 실시예의 설명에서 이용한 HCDS와 같은 열에너지의 영향이 지배적인 가스를 이용하는 것이 바람직하다. 열에너지가 지배적이기 때문에 온도 분포 제어에 의한 막 두께 제어가 용이하기 때문이다.As the gas containing silicon, it is preferable to use a gas dominantly influenced by thermal energy such as HCDS used in the description of this embodiment. Since the thermal energy is dominant, it is easy to control the film thickness by the temperature distribution control.

또한 실리콘을 포함하는 가스로서는 HCDS 외에 DCS(디클로로실란), 아미노실란계의 4DMAS(테트라키스디메틸아미노실란, Si[N(CH3)2]4), 3DMAS(트리스디메틸아미노실란, Si[N(CH3)2]3H), 2DEAS(비스디에틸아미노실란, Si [N(C2H5)2]2H2), BTBAS(비스터셔리부틸아미노실란, SiH2[NH(C4H9)]2) 등의 유기 원료를 이용해도 좋다. 또한 TCS(테트라클로로실란, SiCl4), SiH4(모노실란), Si2H6(디실란) 등을 이용해도 좋다.In addition, in addition to as the gas containing silicon HCDS DCS (dichlorosilane), 4DMAS of the amino silane (tetrakis dimethyl amino silane, Si [N (CH 3) 2] 4), 3DMAS ( tris dimethyl amino silane, Si [N ( CH 3) 2] 3 H) , 2DEAS ( bis-diethylamino silane, Si [N (C 2 H 5) 2] 2 H 2), BTBAS ( non-master tertiary butyl amino silane, SiH 2 [NH (C 4 H 9 )] 2 ) may be used. Further, TCS (tetrachlorosilane, SiCl 4 ), SiH 4 (monosilane), Si 2 H 6 (disilane), or the like may be used.

또한 질소 함유 가스로서는 NH3가스 외에 N2가스, N2H4가스나 N3H8가스 등을 이용해도 좋다.As the nitrogen-containing gas, in addition to NH 3 gas, N 2 gas, N 2 H 4 gas, N 3 H 8 gas, or the like may be used.

또한 제m 로트의 처리로서 제품화하는 기판으로 설명했지만 이에 한정되지 않고, 제품화하지 않는 더미 기판 등을 이용해도 좋다.In addition, the present invention is not limited to this, but a dummy substrate which is not commercialized may also be used.

또한 본 실시 형태에서는 2종류의 가스를 기판 상에서 반응시켜서 막을 형성하는 기법을 예로 들어 설명했지만 이에 한정되지 않고, 성막이 가능하면 예컨대 1종류의 가스 또는 3종류 이상의 가스를 이용해도 좋다.In the present embodiment, a technique of forming a film by reacting two kinds of gases on a substrate has been described as an example. However, the present invention is not limited to this. For example, one kind of gas or three or more kinds of gases may be used.

또한 본 실시 형태에서는 2종류의 가스가 처리 공간 내에 동시에 존재하도록 가스를 공급하였지만 이에 한정되지 않고, 예컨대 처리 공간에 교호적으로 가스를 공급해도 좋다.In the present embodiment, the gas is supplied so that two kinds of gases exist simultaneously in the processing space. However, the gas may be supplied alternately to the processing space, for example.

<본 발명의 바람직한 형태><Preferred embodiment of the present invention>

이하 본 발명의 바람직한 형태에 대하여 부기(附記)한다.Hereinafter, preferred embodiments of the present invention will be described.

<부기1><Annex 1>

본 발명의 일 형태에 의하면, 처리실; 상기 처리실에 하드 마스크 형성 가스를 공급하는 가스 공급부; 피에칭막이 형성된 제n 로트의 기판 Wn이 재치되는 기판 재치부; 상기 기판 재치부에 내포된 가열부; 및 상기 제n 로트보다 이전에 처리된 제m 로트의 기판 Wm의 에칭 정보에 기초하여 상기 가열부의 온도 분포를 제어하는 제어부;를 포함하는 기판 처리 장치가 제공된다.According to one aspect of the present invention, A gas supply unit for supplying a hard mask forming gas to the process chamber; A substrate mounting section for mounting a substrate Wn of the n-th lot on which an etched film is formed; A heating part enclosed in the substrate mounting part; And a control section for controlling the temperature distribution of the heating section based on etching information of the substrate Wm of the m-th lot processed before the n-th lot.

<부기2><Note 2>

본 발명의 다른 형태에 의하면, 상기 기판 Wm의 상기 에칭 정보가 상기 기판 Wm의 중심인 중심면과 상기 기판 Wm의 중심면의 외주(外周)인 외주면에서의 에칭 레이트 정보이거나 또는 상기 기판 Wm의 중심면과 외주면에서의 피에칭막의 폭의 정보인 부기1에 기재된 기판 처리 장치가 제공된다.According to another aspect of the present invention, the etching information of the substrate Wm may be etch rate information on a center face which is the center of the substrate Wm and an outer circumferential face which is the outer circumference of the center face of the substrate Wm, And the width of the etched film on the outer peripheral surface of the substrate.

<부기3><Annex 3>

본 발명의 또 다른 형태에 의하면, 상기 기판 Wm의 상기 에칭 정보가 상기 기판 Wm의 외주면의 에칭 레이트가 상기 기판 Wm의 중심면의 에칭 레이트보다 높다는 것을 나타내는 정보인 경우, 상기 제어부는 상기 기판 Wn에 형성되는 하드 마스크막의 상기 기판 Wn의 외주면의 막 두께가 상기 기판 Wn의 중심면의 막 두께보다 두꺼워지도록 상기 온도 분포를 제어하는 부기2에 기재된 기판 처리 장치가 제공된다.According to another aspect of the present invention, when the etching information of the substrate Wm is information indicating that the etching rate of the outer peripheral surface of the substrate Wm is higher than the etching rate of the central surface of the substrate Wm, And the temperature distribution is controlled so that the film thickness of the outer peripheral surface of the substrate Wn of the hard mask film to be formed becomes thicker than the film thickness of the central surface of the substrate Wn.

<부기4><Annex 4>

본 발명의 또 다른 형태에 의하면, 상기 가열부는 상기 기판 Wn의 중심면을 가열하는 센터존 히터와, 상기 기판 Wn의 외주면을 가열하는 아웃존 히터를 포함하고, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 아웃존 히터의 온도를 상기 센터존 히터의 온도보다 높게 하도록 제어하는 부기3에 기재된 기판 처리 장치가 제공된다.According to another aspect of the present invention, the heating unit includes a center zone heater for heating a central plane of the substrate Wn, and an out zone heater for heating an outer peripheral surface of the substrate Wn, and the control unit controls the temperature distribution , The temperature of the out zone heater is controlled to be higher than the temperature of the center zone heater.

<부기5><Annex 5>

본 발명의 또 다른 형태에 의하면, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에 하드 마스크막을 형성할 때의 상기 아웃존 히터의 온도가 상기 기판 Wm에 하드 마스크막을 형성했을 때의 상기 아웃존 히터의 온도보다 높아지도록 제어하는 부기4에 기재된 기판 처리 장치가 제공된다.According to still another aspect of the present invention, when controlling the temperature distribution, the controller controls the temperature of the outermost zone heater when the hard mask film is formed on the substrate Wn, The temperature of the out-zone heater is controlled to be higher than the temperature of the out-zone heater.

<부기6><Annex 6>

본 발명의 또 다른 형태에 의하면, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에 하드 마스크막을 형성할 때의 상기 센터존 히터의 온도가 상기 기판 Wm에 하드 마스크막을 형성했을 때의 상기 센터존 히터의 온도를 유지하도록 제어하는 부기5에 기재된 기판 처리 장치가 제공된다.According to still another aspect of the present invention, when controlling the temperature distribution, the controller controls the temperature of the center zone heater when the hard mask film is formed on the substrate Wn, And the temperature of the center zone heater is controlled to maintain the temperature of the center zone heater.

<부기7><Annex 7>

본 발명의 또 다른 형태에 의하면, 상기 기판 Wm의 에칭 정보가 상기 기판 Wm의 외주면에서의 피에칭막의 폭이 상기 기판 Wm의 중심면에서보다 좁다는 것을 나타내는 정보인 경우, 상기 제어부는 상기 기판 Wn에 형성되는 하드 마스크막의 상기 기판 Wn의 외주면에서의 막 두께가 상기 기판 Wn의 중심면에서의 막 두께보다 두꺼워지도록 상기 온도 분포를 제어하는 부기2에 기재된 기판 처리 장치가 제공된다.According to another aspect of the present invention, when the etching information of the substrate Wm is information indicating that the width of the etched film on the outer peripheral surface of the substrate Wm is narrower than the center surface of the substrate Wm, The temperature distribution is controlled so that the thickness of the hard mask film on the outer circumferential surface of the substrate Wn is larger than the thickness of the hard mask film on the central surface of the substrate Wn.

<부기8><Annex 8>

본 발명의 또 다른 형태에 의하면, 상기 가열부는 상기 기판 Wn의 중심면을 가열하는 센터존 히터와, 상기 기판 Wn의 외주면을 가열하는 아웃존 히터를 포함하고, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 아웃존 히터의 온도를 상기 센터존 히터의 온도보다 높게 하도록 제어하는 부기7에 기재된 기판 처리 장치가 제공된다.According to another aspect of the present invention, the heating unit includes a center zone heater for heating a central plane of the substrate Wn, and an out zone heater for heating an outer peripheral surface of the substrate Wn, and the control unit controls the temperature distribution The controller controls the temperature of the out zone heater to be higher than the temperature of the center zone heater.

<부기9><Annex 9>

본 발명의 또 다른 형태에 의하면, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에서 하드 마스크막을 형성했을 때의 상기 아웃존 히터의 온도가 상기 기판 Wm에서 하드 마스크막을 형성했을 때의 상기 아웃존 히터의 온도보다 높아지도록 제어하는 부기8에 기재된 기판 처리 장치가 제공된다.According to another aspect of the present invention, when controlling the temperature distribution, the controller controls the temperature of the outermost zone heater when the hard mask film is formed on the substrate Wn, The temperature of the out-zone heater is controlled to be higher than the temperature of the out-zone heater.

<부기10><Annex 10>

본 발명의 또 다른 형태에 의하면, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에서 하드 마스크막을 형성했을 때의 상기 센터존 히터의 온도가 상기 기판 Wm에서 하드 마스크막을 형성했을 때의 상기 센터존 히터의 온도를 유지하도록 제어하는 부기9에 기재된 기판 처리 장치가 제공된다.According to still another aspect of the present invention, when controlling the temperature distribution, the controller controls the temperature of the center zone heater when the hard mask film is formed on the substrate Wn, The substrate processing apparatus according to Supplementary note 9 is provided to control the temperature of the center zone heater to be maintained.

<부기11><Annex 11>

본 발명의 또 다른 형태에 의하면, 상기 기판 Wm의 에칭 정보가 상기 기판 Wm의 외주면에서의 에칭 레이트가 상기 기판 Wm의 중심면에서의 에칭 레이트보다 작다는 것을 나타내는 정보인 경우, 상기 제어부는 상기 기판 Wn에 형성되는 하드 마스크막의 상기 기판 Wn의 중심면의 막 두께가 상기 기판 Wn의 외주면의 막 두께보다 두꺼워지도록 상기 온도 분포를 제어하는 부기2에 기재된 기판 처리 장치가 제공된다.According to another aspect of the present invention, when the etching information on the substrate Wm is information indicating that the etching rate on the outer peripheral surface of the substrate Wm is smaller than the etching rate on the central surface of the substrate Wm, And the temperature distribution is controlled such that the film thickness of the center face of the substrate Wn of the hard mask film formed on the substrate Wn becomes larger than the film thickness of the outer peripheral face of the substrate Wn.

<부기12><Annex 12>

본 발명의 또 다른 형태에 의하면, 상기 가열부는 상기 기판 Wn의 중심면을 가열하는 센터존 히터와, 상기 기판 Wn의 외주면을 가열하는 아웃존 히터를 포함하고, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 센터존 히터의 온도를 상기 아웃존 히터의 온도보다 높게 하도록 제어하는 부기11에 기재된 기판 처리 장치가 제공된다.According to another aspect of the present invention, the heating unit includes a center zone heater for heating the center plane of the substrate Wn, and an out zone heater for heating the outer circumference of the substrate Wn, and the control unit controls the temperature distribution The controller controls the temperature of the center zone heater to be higher than the temperature of the out zone heater when the temperature of the center zone heater is lower than the temperature of the center zone heater.

<부기13><Annex 13>

본 발명의 또 다른 형태에 의하면, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에 하드 마스크막을 형성할 때의 상기 센터 존 히터의 온도가 상기 기판 Wm에서 하드 마스크막을 형성했을 때의 상기 센터 존 히터의 온도보다 높아지도록 제어하는 부기12에 기재된 기판 처리 장치가 제공된다.According to still another aspect of the present invention, when controlling the temperature distribution, the controller controls the temperature of the center zone heater when the hard mask film is formed on the substrate Wn, The temperature of the center zone heater is controlled to be higher than the temperature of the center zone heater.

<부기14><Annex 14>

본 발명의 또 다른 형태에 의하면, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에 하드 마스크막을 형성할 때의 상기 아웃존 히터의 온도가 상기 기판 Wm에서 하드 마스크막을 형성했을 때의 상기 아웃존 히터의 온도를 유지하도록 제어하는 부기13에 기재된 기판 처리 장치가 제공된다.According to still another aspect of the present invention, when controlling the temperature distribution, the controller controls the temperature of the outermost zone heater when the hard mask film is formed on the substrate Wn, There is provided a substrate processing apparatus according to Supplementary note 13 which controls the temperature of the out zone heater to be maintained.

<부기15><Annex 15>

본 발명의 또 다른 형태에 의하면, 상기 기판 Wm의 에칭 정보가 상기 기판 Wm의 외주면에서의 피에칭막의 폭이 상기 기판 Wm의 중심면에서의 폭보다 넓다는 것을 나타내는 정보인 경우, 상기 제어부는 상기 기판 Wn에 형성되는 하드 마스크막의 상기 기판 Wn의 중심면의 막 두께가 상기 기판 Wn의 외주면의 막 두께보다 두꺼워지도록 상기 온도 분포를 제어하는 부기2에 기재된 기판 처리 장치가 제공된다.According to another aspect of the present invention, when the etching information on the substrate Wm is information indicating that the width of the etched film on the outer peripheral surface of the substrate Wm is wider than the width on the center surface of the substrate Wm, There is provided a substrate processing apparatus according to Note 2, wherein the temperature distribution is controlled so that the film thickness of the center face of the substrate Wn of the hard mask film formed on the substrate Wn becomes thicker than the film thickness of the outer peripheral face of the substrate Wn.

<부기16><Annex 16>

본 발명의 또 다른 형태에 의하면, 상기 가열부는 상기 기판 Wn의 상기 중심면을 가열하는 센터존 히터 및 상기 기판 Wn의 상기 외주면을 가열하는 아웃존 히터를 포함하고, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 센터존 히터의 온도를 상기 아웃존 히터의 온도보다 높게 하도록 제어하는부기15에 기재된 기판 처리 장치가 제공된다.According to another aspect of the present invention, the heating unit includes a center zone heater for heating the center plane of the substrate Wn and an out zone heater for heating the outer circumferential face of the substrate Wn, and the control unit controls the temperature distribution The controller controls the temperature of the center zone heater to be higher than the temperature of the out zone heater when the temperature of the center zone heater is higher than the temperature of the out zone heater.

<부기17><Annex 17>

본 발명의 또 다른 형태에 의하면, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에 하드 마스크막을 형성할 때의 상기 센터존 히터의 온도가 상기 기판 Wm에 하드 마스크막을 형성했을 때의 상기 센터존 히터의 온도보다 높아지도록 제어하는 부기16에 기재된 기판 처리 장치가 제공된다.According to still another aspect of the present invention, when controlling the temperature distribution, the controller controls the temperature of the center zone heater when the hard mask film is formed on the substrate Wn, The temperature of the center zone heater is controlled to be higher than the temperature of the center zone heater.

<부기18><Annex 18>

본 발명의 또 다른 형태에 의하면, 상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에 하드 마스크막을 형성할 때의 상기 아웃존 히터의 온도가 상기 기판 Wm에서 하드 마스크막을 형성했을 때의 상기 아웃존 히터의 온도를 유지하도록 제어하는 부기17에 기재된 기판 처리 장치가 제공된다.According to still another aspect of the present invention, when controlling the temperature distribution, the controller controls the temperature of the outermost zone heater when the hard mask film is formed on the substrate Wn, There is provided a substrate processing apparatus according to Supplementary note 17 that controls the temperature of the out zone heater to be maintained.

<부기19><Annex 19>

본 발명의 또 다른 형태에 의하면, 상기 하드 마스크 형성 가스에 의해서 형성되는 하드 마스크 막은 실리콘 질화막인 부기1 내지 부기18 중 어느 하나에 기재된 기판 처리 장치가 제공된다.According to still another aspect of the present invention, there is provided a substrate processing apparatus as described in any one of (1) to (18), wherein the hard mask film formed by the hard mask forming gas is a silicon nitride film.

<부기20><Annex 20>

본 발명의 또 다른 형태에 의하면, 상기 피에칭막은 게이트 전극층인 부기1 내지 부기19 중 어느 하나에 기재된 기판 처리 장치가 제공된다.According to still another aspect of the present invention, there is provided a substrate processing apparatus according to any one of the first to nineteenth aspects, wherein the etched film is a gate electrode layer.

<부기21><Annex 21>

본 발명의 또 다른 형태에 의하면, 처리실에 내포된 기판 재치부에 피에칭막이 형성된 제n 로트의 기판 Wn을 재치하는 공정; 상기 제n 로트보다 이전에 처리된 제m 로트의 기판 Wm의 에칭 정보를 기초로 상기 기판 Wn의 면내 온도 분포를 제어하는 공정; 및 상기 처리실에 하드 마스크 형성 가스를 공급하는 공정;을 포함하는 반도체 장치의 제조 방법이 제공된다.According to still another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: depositing a substrate Wn of an n-th lot in which an etched film is formed on a substrate mounting portion enclosed in a processing chamber; Controlling the in-plane temperature distribution of the substrate Wn based on etching information of the substrate Wm of the m-th lot processed before the n-th lot; And supplying a hard mask forming gas to the processing chamber.

<부기22><Annex 22>

본 발명의 또 다른 형태에 의하면, 처리실에 내포된 기판 재치부에 피에칭막이 형성된 제n 로트의 기판 Wn을 재치하는 공정; 상기 제n 로트보다 이전에 처리된 제m 로트의 기판 Wm의 에칭 정보를 기초로 상기 기판 Wn의 면내 온도 분포를 제어하는 공정; 및 상기 처리실에 하드 마스크 형성 가스를 공급하는 공정;을 컴퓨터에 실행시키는 프로그램이 제공된다.According to still another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: depositing a substrate Wn of an n-th lot in which an etched film is formed on a substrate mounting portion enclosed in a processing chamber; Controlling the in-plane temperature distribution of the substrate Wn based on etching information of the substrate Wm of the m-th lot processed before the n-th lot; And supplying a hard mask forming gas to the processing chamber.

<부기23><Annex 23>

본 발명의 또 다른 형태에 의하면, 처리실에 내포된 기판 재치부에 피에칭막이 형성된 제n 로트의 기판 Wn을 재치하는 공정; 상기 제n 로트보다 이전에 처리된 제m 로트의 기판 Wm의 에칭 정보를 기초로 상기 기판 Wn의 면내 온도 분포를 제어하는 공정; 및 상기 처리실에 하드 마스크 형성 가스를 공급하는 공정;을 컴퓨터에 실행시키는 프로그램이 격납된 컴퓨터 판독 가능한 기록 매체가 제공된다.According to still another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: depositing a substrate Wn of an n-th lot in which an etched film is formed on a substrate mounting portion enclosed in a processing chamber; Controlling the in-plane temperature distribution of the substrate Wn based on etching information of the substrate Wm of the m-th lot processed before the n-th lot; And a step of supplying a hard mask forming gas to the process chamber.

2000: 기판 처리 장치 200: 웨이퍼(기판)
201: 처리 공간 209: 배기 버퍼실
211: 기판 재치면 222: 배기관
230: 샤워 헤드2000: substrate processing apparatus 200: wafer (substrate)
201: processing space 209: exhaust buffer chamber
211: substrate mounting surface 222: exhaust pipe
230: Shower head

Claims (20)

처리실;
상기 처리실에 하드 마스크 형성 가스를 공급하는 가스 공급부;
상기 처리실 내에 설치되며, 피에칭막이 형성된 제n 로트의 기판 Wn이 재치되는 기판 재치부;
상기 기판 재치부에 내포된 가열부; 및
상기 제n 로트보다 이전에 처리된 제m 로트의 기판 Wm의 에칭 정보에 기초하여 상기 가열부의 온도 분포를 제어하는 제어부;
를 포함하고,
상기 기판 Wm의 상기 에칭 정보가 상기 기판 Wm의 중심인 중심면과 상기 기판 Wm의 중심면의 외주(外周)인 외주면에서의 에칭 레이트 정보이거나 또는 상기 기판 Wm의 중심면과 외주면에서의 피에칭막의 폭의 정보인 기판 처리 장치.Treatment room;
A gas supply unit for supplying a hard mask forming gas to the process chamber;
A substrate placement unit installed in the treatment chamber, on which a substrate Wn of the n-th lot on which an etched film is formed is placed;
A heating part enclosed in the substrate mounting part; And
A control unit for controlling the temperature distribution of the heating unit based on etching information of the substrate Wm of the m-th lot processed before the n-th lot;
Lt; / RTI &gt;
The etching information of the substrate Wm is etch rate information on the center face which is the center of the substrate Wm and the peripheral face which is the outer periphery of the center face of the substrate Wm or the etching rate information on the center face and the peripheral face of the substrate Wm Width information. 삭제delete 제1항에 있어서,
상기 기판 Wm의 상기 에칭 정보가 상기 기판 Wm의 외주면의 에칭 레이트가 상기 기판 Wm의 중심면의 에칭 레이트보다 높다는 것을 나타내는 정보인 경우,
상기 제어부는 상기 기판 Wn에 형성되는 하드 마스크막의 상기 기판 Wn의 외주면의 막 두께가 상기 기판 Wn의 중심면의 막 두께보다 두꺼워지도록 상기 온도 분포를 제어하는 기판 처리 장치.The method according to claim 1,
When the etching information of the substrate Wm is information indicating that the etching rate of the outer peripheral surface of the substrate Wm is higher than the etching rate of the central surface of the substrate Wm,
Wherein the controller controls the temperature distribution such that a film thickness of the outer circumferential surface of the substrate Wn of the hard mask film formed on the substrate Wn becomes thicker than a film thickness of the center surface of the substrate Wn. 제3항에 있어서,
상기 가열부는 상기 기판 Wn의 중심면을 가열하는 센터존 히터와, 상기 기판 Wn의 외주면을 가열하는 아웃존 히터를 포함하고,
상기 제어부는 상기 온도 분포를 제어할 때, 상기 아웃존 히터의 온도를 상기 센터존 히터의 온도보다 높게 하도록 제어하는 기판 처리 장치.The method of claim 3,
The heating unit includes a center zone heater for heating a center plane of the substrate Wn and an out zone heater for heating an outer circumferential face of the substrate Wn,
Wherein the control unit controls the temperature of the out zone heater to be higher than the temperature of the center zone heater when the temperature distribution is controlled. 제4항에 있어서,
상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에 하드 마스크막을 형성할 때의 상기 아웃존 히터의 온도를 상기 기판 Wm에 하드 마스크막을 형성했을 때의 상기 아웃존 히터의 온도보다 높아지도록 제어하는 기판 처리 장치.5. The method of claim 4,
The control unit controls the temperature of the out zone heater when the hard mask film is formed on the substrate Wn to be higher than the temperature of the out zone heater when the hard mask film is formed on the substrate Wm, . 제1항에 있어서,
상기 기판 Wm의 에칭 정보가 상기 기판 Wm의 외주면에서의 피에칭막의 폭이 상기 기판 Wm의 중심면에서보다 좁다는 것을 나타내는 정보인 경우,
상기 제어부는 상기 기판 Wn에 형성되는 하드 마스크막의 상기 기판 Wn의 외주면에서의 막 두께가 상기 기판 Wn의 중심면에서의 막 두께보다 두꺼워지도록 상기 온도 분포를 제어하는 기판 처리 장치.The method according to claim 1,
If the etching information of the substrate Wm is information indicating that the width of the etched film on the outer circumferential surface of the substrate Wm is narrower than the center surface of the substrate Wm,
Wherein the control unit controls the temperature distribution so that a film thickness of the hard mask film formed on the substrate Wn on the outer peripheral surface of the substrate Wn becomes thicker than a film thickness on the central surface of the substrate Wn. 제6항에 있어서,
상기 가열부는 상기 기판 Wn의 중심면을 가열하는 센터존 히터와, 상기 기판 Wn의 외주면을 가열하는 아웃존 히터를 포함하고,
상기 제어부는 상기 온도 분포를 제어할 때, 상기 아웃존 히터의 온도를 상기 센터존 히터의 온도보다 높게 하도록 제어하는 기판 처리 장치.The method according to claim 6,
The heating unit includes a center zone heater for heating a center plane of the substrate Wn and an out zone heater for heating an outer circumferential face of the substrate Wn,
Wherein the control unit controls the temperature of the out zone heater to be higher than the temperature of the center zone heater when the temperature distribution is controlled. 제7항에 있어서,
상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에서 하드 마스크막을 형성했을 때의 상기 아웃존 히터의 온도가 상기 기판 Wm에서 하드 마스크막을 형성했을 때의 상기 아웃존 히터의 온도보다 높아지도록 제어하는 기판 처리 장치.8. The method of claim 7,
The control unit may control the temperature distribution so that the temperature of the out zone heater when the hard mask film is formed on the substrate Wn is higher than the temperature of the out zone heater when the hard mask film is formed on the substrate Wm . 제1항에 있어서,
상기 기판 Wm의 에칭 정보가 상기 기판 Wm의 외주면에서의 에칭 레이트가 상기 기판 Wm의 중심면에서의 에칭 레이트보다 작다는 것을 나타내는 정보인 경우,
상기 제어부는 상기 기판 Wn에 형성되는 하드 마스크막의 상기 기판 Wn의 중심면의 막 두께가 상기 기판 Wn의 외주면의 막 두께보다 두꺼워지도록 상기 온도 분포를 제어하는 기판 처리 장치.The method according to claim 1,
When the etching information on the substrate Wm is information indicating that the etching rate on the outer peripheral surface of the substrate Wm is smaller than the etching rate on the central surface of the substrate Wm,
Wherein the controller controls the temperature distribution so that the film thickness of the center face of the substrate Wn of the hard mask film formed on the substrate Wn becomes thicker than the film thickness of the outer peripheral face of the substrate Wn. 제9항에 있어서,
상기 가열부는 상기 기판 Wn의 중심면을 가열하는 센터존 히터와, 상기 기판 Wn의 외주면을 가열하는 아웃존 히터를 포함하고,
상기 제어부는 상기 온도 분포를 제어할 때, 상기 센터존 히터의 온도를 상기 아웃존 히터의 온도보다 높게 하도록 제어하는 기판 처리 장치.10. The method of claim 9,
The heating unit includes a center zone heater for heating a center plane of the substrate Wn and an out zone heater for heating an outer circumferential face of the substrate Wn,
Wherein the control unit controls the temperature of the center zone heater to be higher than the temperature of the out zone heater when the temperature distribution is controlled. 제10항에 있어서,
상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에 하드 마스크막을 형성할 때의 상기 센터 존 히터의 온도가 상기 기판 Wm에서 하드 마스크막을 형성했을 때의 상기 센터 존 히터의 온도보다 높아지도록 제어하는 기판 처리 장치.11. The method of claim 10,
The controller controls the temperature of the center zone heater when the hard mask film is formed on the substrate Wn to be higher than the temperature of the center zone heater when the hard mask film is formed on the substrate Wm . 제1항에 있어서,
상기 기판 Wm의 에칭 정보가 상기 기판 Wm의 외주면에서의 피에칭막의 폭이 상기 기판 Wm의 중심면에서의 폭보다 넓다는 것을 나타내는 정보인 경우,
상기 제어부는 상기 기판 Wn에 형성되는 하드 마스크막의 상기 기판 Wn의 중심면의 막 두께가 상기 기판 Wn의 외주면의 막 두께보다 두꺼워지도록 상기 온도 분포를 제어하는 기판 처리 장치.The method according to claim 1,
If the etching information of the substrate Wm is information indicating that the width of the etched film on the outer circumferential surface of the substrate Wm is wider than the width on the center surface of the substrate Wm,
Wherein the controller controls the temperature distribution so that the film thickness of the center face of the substrate Wn of the hard mask film formed on the substrate Wn becomes thicker than the film thickness of the outer peripheral face of the substrate Wn. 제12항에 있어서,
상기 가열부는 상기 기판 Wn의 상기 중심면을 가열하는 센터존 히터 및 상기 기판 Wn의 상기 외주면을 가열하는 아웃존 히터를 포함하고,
상기 제어부는 상기 온도 분포를 제어할 때, 상기 센터존 히터의 온도를 상기 아웃존 히터의 온도보다 높게 하도록 제어하는 기판 처리 장치.13. The method of claim 12,
The heating section includes a center zone heater for heating the center plane of the substrate Wn and an out zone heater for heating the outer circumferential face of the substrate Wn,
Wherein the control unit controls the temperature of the center zone heater to be higher than the temperature of the out zone heater when the temperature distribution is controlled. 제13항에 있어서,
상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에 하드 마스크막을 형성할 때의 상기 센터존 히터의 온도가 상기 기판 Wm에 하드 마스크막을 형성했을 때의 상기 센터존 히터의 온도보다 높아지도록 제어하는 기판 처리 장치.14. The method of claim 13,
The controller controls the temperature of the center zone heater when the hard mask film is formed on the substrate Wn to be higher than the temperature of the center zone heater when the hard mask film is formed on the substrate Wm . 제14항에 있어서,
상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에 하드 마스크막을 형성할 때의 상기 아웃존 히터의 온도가 상기 기판 Wm에서 하드 마스크막을 형성했을 때의 상기 아웃존 히터의 온도를 유지하도록 제어하는 기판 처리 장치.15. The method of claim 14,
The control unit controls the temperature of the out zone heater when the hard mask film is formed on the substrate Wn to maintain the temperature of the out zone heater when the hard mask film is formed on the substrate Wm . 제11항에 있어서,
상기 제어부는 상기 온도 분포를 제어할 때, 상기 기판 Wn에 하드 마스크막을 형성할 때의 상기 아웃존 히터의 온도가 상기 기판 Wm에서 하드 마스크막을 형성했을 때의 상기 아웃존 히터의 온도를 유지하도록 제어하는 기판 처리 장치.12. The method of claim 11,
The control unit controls the temperature of the out zone heater when the hard mask film is formed on the substrate Wn to maintain the temperature of the out zone heater when the hard mask film is formed on the substrate Wm . 제1항에 있어서,
상기 하드 마스크 형성 가스에 의해서 형성되는 하드 마스크 막은 실리콘 질화막인 기판 처리 장치.The method according to claim 1,
Wherein the hard mask film formed by the hard mask forming gas is a silicon nitride film. 제1항에 있어서,
상기 피에칭막은 게이트 전극층인 기판 처리 장치.The method according to claim 1,
Wherein the etched film is a gate electrode layer. 처리실에 내포된 기판 재치부에 피에칭막이 형성된 제n 로트의 기판 Wn을 재치하는 공정;
상기 제n 로트보다 이전에 처리된 제m 로트의 기판 Wm의 에칭 정보를 기초로 상기 기판 Wn의 면내 온도 분포를 제어하는 공정; 및
상기 처리실에 하드 마스크 형성 가스를 공급하는 공정;
을 포함하고,
상기 기판 Wm의 상기 에칭 정보가 상기 기판 Wm의 중심인 중심면과 상기 기판 Wm의 중심면의 외주인 외주면에서의 에칭 레이트 정보이거나 또는 상기 기판 Wm의 중심면과 외주면에서의 피에칭막의 폭의 정보인 반도체 장치의 제조 방법.Placing a substrate Wn of the n-th lot in which an etched film is formed on a substrate mounting portion enclosed in the processing chamber;
Controlling the in-plane temperature distribution of the substrate Wn based on etching information of the substrate Wm of the m-th lot processed before the n-th lot; And
Supplying a hard mask forming gas to the processing chamber;
/ RTI &gt;
The etching information of the substrate Wm is etch rate information on the center face which is the center of the substrate Wm and the peripheral face which is the outer periphery of the center face of the substrate Wm or the information of the width of the etched film on the center face and the peripheral face of the substrate Wm Of the semiconductor device. 처리실에 내포된 기판 재치부에 피에칭막이 형성된 제n 로트의 기판 Wn을 재치하는 공정;
상기 제n 로트보다 이전에 처리된 제m 로트의 기판 Wm의 에칭 정보를 기초로 상기 기판 Wn의 면내 온도 분포를 제어하는 공정; 및
상기 처리실에 하드 마스크 형성 가스를 공급하는 공정;
을 컴퓨터에 실행시키는 프로그램이 격납된 컴퓨터 판독 가능한 기록 매체로서,
상기 기판 Wm의 상기 에칭 정보가 상기 기판 Wm의 중심인 중심면과 상기 기판 Wm의 중심면의 외주인 외주면에서의 에칭 레이트 정보이거나 또는 상기 기판 Wm의 중심면과 외주면에서의 피에칭막의 폭의 정보인 컴퓨터 판독 가능한 기록 매체.Placing a substrate Wn of the n-th lot in which an etched film is formed on a substrate mounting portion enclosed in the processing chamber;
Controlling the in-plane temperature distribution of the substrate Wn based on etching information of the substrate Wm of the m-th lot processed before the n-th lot; And
Supplying a hard mask forming gas to the processing chamber;
A computer-readable recording medium storing a program for causing a computer to execute:
The etching information of the substrate Wm is etch rate information on the center face which is the center of the substrate Wm and the peripheral face which is the outer periphery of the center face of the substrate Wm or the information of the width of the etched film on the center face and the peripheral face of the substrate Wm &Lt; / RTI &gt;
KR1020150041268A 2014-09-30 2015-03-25 Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium KR101664153B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014199910 2014-09-30
JPJP-P-2014-199910 2014-09-30
JP2015032843A JP6046757B2 (en) 2014-09-30 2015-02-23 Substrate processing apparatus, semiconductor device manufacturing method, and program
JPJP-P-2015-032843 2015-02-23

Publications (2)

Publication Number Publication Date
KR20160038688A KR20160038688A (en) 2016-04-07
KR101664153B1 true KR101664153B1 (en) 2016-10-10

Family

ID=55864994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150041268A KR101664153B1 (en) 2014-09-30 2015-03-25 Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium

Country Status (4)

Country Link
JP (1) JP6046757B2 (en)
KR (1) KR101664153B1 (en)
CN (1) CN106033735B (en)
TW (1) TWI574311B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6541618B2 (en) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 Method of processing an object
JP6419762B2 (en) * 2016-09-06 2018-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Semiconductor device manufacturing method, substrate processing apparatus, and program
JP6549074B2 (en) 2016-09-28 2019-07-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Semiconductor device manufacturing method, substrate processing apparatus and program
KR101977386B1 (en) * 2017-06-30 2019-05-13 무진전자 주식회사 Apparatus for etching wafer and method for using the same
CN111074242A (en) * 2018-10-19 2020-04-28 长鑫存储技术有限公司 Adjusting method of heating device, heating device and chemical vapor deposition equipment
JP7351865B2 (en) * 2021-02-15 2023-09-27 株式会社Kokusai Electric Substrate processing equipment, semiconductor device manufacturing method and program

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096189A (en) * 2005-09-30 2007-04-12 Epson Imaging Devices Corp Method for managing plasma cvd device
KR100845453B1 (en) 2004-12-28 2008-07-10 도쿄엘렉트론가부시키가이샤 Method for manufacturing semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3103227B2 (en) * 1992-12-09 2000-10-30 株式会社日立製作所 Method for manufacturing semiconductor device
JPH09171953A (en) * 1995-12-20 1997-06-30 Sony Corp Heater and heating method for substrate, semiconductor integrated circuit device, photomask and liquid crystal display
US20030000922A1 (en) * 2001-06-27 2003-01-02 Ramkumar Subramanian Using scatterometry to develop real time etch image
US6932871B2 (en) * 2002-04-16 2005-08-23 Applied Materials, Inc. Multi-station deposition apparatus and method
US20060027169A1 (en) * 2004-08-06 2006-02-09 Tokyo Electron Limited Method and system for substrate temperature profile control
WO2006082730A1 (en) * 2005-02-01 2006-08-10 Tokyo Electron Limited Semiconductor device manufacturing method and plasma oxidation method
JP2009081420A (en) * 2007-09-07 2009-04-16 Nec Electronics Corp Method of manufacturing semiconductor device
US8053256B2 (en) * 2008-12-31 2011-11-08 Texas Instruments Incorporated Variable thickness single mask etch process
JP2010258145A (en) * 2009-04-23 2010-11-11 Toshiba Corp Method of manufacturing semiconductor device
US20120074126A1 (en) * 2010-03-26 2012-03-29 Applied Materials, Inc. Wafer profile modification through hot/cold temperature zones on pedestal for semiconductor manufacturing equipment
CN102376541A (en) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 Method for adjusting uniformity of critical dimensions in integrated circuit manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845453B1 (en) 2004-12-28 2008-07-10 도쿄엘렉트론가부시키가이샤 Method for manufacturing semiconductor device
JP2007096189A (en) * 2005-09-30 2007-04-12 Epson Imaging Devices Corp Method for managing plasma cvd device

Also Published As

Publication number Publication date
JP6046757B2 (en) 2016-12-21
CN106033735B (en) 2019-01-18
JP2016072596A (en) 2016-05-09
CN106033735A (en) 2016-10-19
TW201612961A (en) 2016-04-01
TWI574311B (en) 2017-03-11
KR20160038688A (en) 2016-04-07

Similar Documents

Publication Publication Date Title
KR101664153B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
KR101860203B1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, storage medium and program
JP5837962B1 (en) Substrate processing apparatus, semiconductor device manufacturing method, and gas rectifier
JP5941491B2 (en) Substrate processing apparatus, semiconductor device manufacturing method, and program
KR101725902B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US20110287629A1 (en) Silicon film formation method and silicon film formation apparatus
KR101882774B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
KR101611202B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
KR101579503B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer readable recording medium
KR20150110246A (en) Substrate processing apparatus, method for manufacturing semiconductor device and computer-readable recording midium
KR20170065009A (en) Substrate processing apparatus, semiconductor device manufacturing method and recording medium
US10676823B2 (en) Processing method and processing apparatus
KR101789588B1 (en) Method of manufacturing semiconductor device, substrate processing system and non-transitory computer-readable recording medium
KR20160001609A (en) Substrate processing apparatus, semiconductor device manufacturing method and storage meduim
TWI589727B (en) Method and apparatus for forming silicon oxide film
US20150275356A1 (en) Cleaning method of apparatus for forming amorphous silicon film, and method and apparatus for forming amorphous silicon film
KR102111210B1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20220411920A1 (en) Substrate processing method and substrate processing device
JP2017069330A (en) Method of manufacturing semiconductor device, gas supply method, substrate processing device, and substrate holding tool
US20200308696A1 (en) Film Forming Method and Film Forming Apparatus
US20190228992A1 (en) Substrate processing method and substrate processing system
KR20200020612A (en) Film forming method and film forming apparatus
KR101992164B1 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US9355866B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
CN108305878B (en) Method for manufacturing semiconductor device and substrate processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant