KR101662945B1 - 모바일 디바이스에서의 슬레이브 디바이스들의 접속 - Google Patents

모바일 디바이스에서의 슬레이브 디바이스들의 접속 Download PDF

Info

Publication number
KR101662945B1
KR101662945B1 KR1020150033501A KR20150033501A KR101662945B1 KR 101662945 B1 KR101662945 B1 KR 101662945B1 KR 1020150033501 A KR1020150033501 A KR 1020150033501A KR 20150033501 A KR20150033501 A KR 20150033501A KR 101662945 B1 KR101662945 B1 KR 101662945B1
Authority
KR
South Korea
Prior art keywords
chip
slave device
interface
slave
bus
Prior art date
Application number
KR1020150033501A
Other languages
English (en)
Other versions
KR20150107635A (ko
Inventor
다니엘 케레르
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20150107635A publication Critical patent/KR20150107635A/ko
Application granted granted Critical
Publication of KR101662945B1 publication Critical patent/KR101662945B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L29/10—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 실시형태에 따르면, 모바일 디바이스용 칩셋은, 슬레이브 디바이스 칩과, 아날로그 버스를 통해 상기 슬레이브 디바이스 칩을 제어하기 위한 슬레이브 버스 인터페이스를 포함하는 인터페이스 회로 칩을 포함한다. 슬레이브 버스 인터페이스는 모바일 디바이스의 디지털 버스를 통해 마스터 버스 인터페이스에 연결된다. 슬레이브 버스 인터페이스는 마스터 버스 인터페이스에 의해 구동되도록 구성된다.

Description

모바일 디바이스에서의 슬레이브 디바이스들의 접속{CONNECTIVITY OF SLAVE DEVICES IN MOBILE DEVICES}
본 발명은 일반적으로 반도체 디바이스에 관한 것이고, 보다 구체적으로는 모바일 디바이스에서 슬레이브 디바이스들의 접속에 관한 것이다.
셀룰라 폰, GPS 수신기, Wi-Fi 인에이블드(enabled) 노트북 및 태블릿 컴퓨터와 같은 무선 통신 시스템과 함께 사용되는 전자 디바이스는, 일반적으로, 아날로그 세계에 대한 인터페이스를 갖는 신호 처리 시스템을 포함한다. 그런 인터페이스는, 송신된 전력을 수신하고 수신된 전력을 아날로그 또는 디지털 신호 처리 기술을 사용하여 복조될 수 있는 아날로그 또는 디지털 신호로 변환하는 유선 및 무선 수신기를 포함할 수 있다.
많은 현대의 모바일 통신 플랫폼은, 무선 주파수(radio frequency: RF) 송수신기를 갖는 것 외에, 전력 증폭기, 능동 안테나 튜너, 저잡음 증폭기 및 안테나 스위치와 같은 추가 프런트엔드(front end) 구성요소들을 또한 사용한다. 또한, 다중 입력 다중 출력(multiple input multiple output: MIMO) 시스템 및 다중 프로토콜 시스템과 같은 다수의 안테나 시스템에서, RF 시스템은, 각각의 특정 신호 경로 및/또는 프로토콜을 지원하는 복수의 다양한 선택 및 구성가능한 구성요소들을 가질 수 있다. 이들 다중 무선 주파수 구성요소 중 다수는 다양한 동작 모드에서의 제어 및 구성을 제공하기 위해 디지털 버스에 의해 제어될 수 있다.
그러한 하나의 디지털 인터페이스 버스는, 그 전체가 참조로서 본원에 통합되는 11년 7월 26일자 "MIPI® Alliance Specification for RF Front-End Control Interface" 버전 1.10에 설명된 무선 주파수 프런트엔드(radio frequency front-end: RFFE) 제어 인터페이스라 불리는 MIPI Alliance에 의해 개발된 표준화된 프로토콜에 기초한다. MIPI RFFE 제어 인터페이스 버스는 자체의 전원 전압을 포함하며, 데이터는 CLK 라인 및 DATA 라인을 통해 전송된다. MIPI RFFE 버스에 결합된 각각의 RFFE 슬레이브 디바이스는, 슬레이브 식별자, 제조자 식별자 및 제품 식별자를 통해 식별될 수 있다. 다수의 디바이스에 걸쳐 타이밍-임계(timing-critical) 기능을 용이하게 하기 위해 RFFE 버스에는 26 MHz의 비교적 높은 클럭 주파수가 사용된다.
본 발명의 실시형태에 따르면, 모바일 디바이스용 칩셋은, 슬레이브 디바이스 칩과, 아날로그 버스를 통해 상기 슬레이브 디바이스 칩을 제어하기 위한 슬레이브 버스 인터페이스를 포함하는 인터페이스 회로 칩을 포함한다. 슬레이브 버스 인터페이스는 모바일 디바이스의 디지털 버스를 통해 마스터 버스 인터페이스에 연결된다. 슬레이브 버스 인터페이스는 마스터 버스 인터페이스에 의해 구동되도록 구성된다.
본 발명의 실시형태에 따르면, 모바일 디바이스용 인터페이스 회로 칩은, 슬레이브 디바이스 칩을 제어하기 위한 슬레이브 버스 인터페이스와, 슬레이브 버스 인터페이스에 연결된 디지털 입력부를 포함한다. 이 디지털 입력부는 모바일 디바이스의 디지털 버스를 통해 마스터 버스 인터페이스에 연결되도록 구성된다. 슬레이브 버스 인터페이스에는 아날로그 출력부가 연결된다. 이 아날로그 출력부는 아날로그 버스를 통해 슬레이브 디바이스 칩에 연결되도록 구성된다. 슬레이브 버스 인터페이스는, 디지털 입력에서 수신된 슬레이브 디바이스 칩을 제어하기 위한 디지털 제어 신호를, 상기 아날로그 출력에서의 아날로그 신호로 변환하도록 구성된다.
본 발명의 실시형태에 따르면, 모바일 디바이스에서 슬레이브 디바이스 칩을 제어하는 방법은, 인터페이스 회로 칩에서 디지털 버스를 통해 슬레이브 디바이스 칩을 위한 제어 신호를 수신하는 단계를 포함한다. 인터페이스 회로 칩은 슬레이브 디바이스 칩과는 상이한 것이다. 상기 방법은 또한 인터페이스 회로 칩에서 제어 신호를 제어 정보를 포함하는 아날로그 신호로 변환하는 단계를 포함한다. 제어 정보를 포함하는 아날로그 신호는 슬레이브 다바이스 칩으로 송신된다.
본 발명 및 그 장점에 대한 보다 완전한 이해를 위해, 이제 첨부된 도면과 함께 다음 설명에 대한 참조가 이루어질 것이다.
도 1은 본 발명의 실시형태에 따른 모바일 핸드셋 칩셋의 개략적 블록도를 도시한다.
도 2는 본 발명이 실시형태에 따른 칩셋의 포괄적 모식도를 도시한다.
도 3은 도 3a 및 도 3b를 포함하며, 본 발명의 실시형태에 따른 인터페이스 칩에 연결된 LNA 칩의 모식도를 도시한다.
도 4는 본 발명의 대안적 실시형태에 따른 모바일 핸드셋 칩셋의 개략적 블록도를 도시한다.
도 5는 본 발명의 실시형태에 따른 슬레이브 디바이스를 도시한다.
도 6은 도 6a 및 도 6b를 포함하며, 본 발명의 대안적 실시형태에 따른 모바일 핸드셋 칩셋의 모식도를 도시한다. 도 6a는 모바일 핸드셋 칩셋의 실시형태를 도시하며, 도 6b는 칩셋을 도시한다.
도 7은 도 7a 및 도 7b를 포함하며, 본 발명의 실시형태에 따른 모바일 핸드셋 칩셋에 사용되는 LNA 칩셋의 구조적 실시형태를 도시한다.
본 발명은, 특정 맥락, 즉, 무선 주파수 프런트엔드(radio frequency front-end: RFFE) 제어 인터페이스에 사용되는 슬레이브 버스 인터페이스 회로에서의 예시적 실시형태와 관련하여 설명될 것이다. 본 발명의 실시형태는 또한 다른 애플리케이션들을 위해 의도된 버스 인터페이스 회로들에 적용될 수 있다.
도 1은 본 발명의 실시형태에 따른 핸드셋의 RF 시스템의 블록도를 도시한다. 도 1은 예시를 위한 단일 안테나를 통해 연결된 송신기/수신기 경로의 개략도이다. 다양한 구현예는 부가적 복잡성, 예컨대, 부가된 다양성(added diversity), 다중 입력 다중 출력 경로들 및 기타의 것들을 포함할 수 있다.
모바일 핸드셋들에 대한 데이터 레이트의 증가 요구는 단일 모바일 핸드셋 내에서 작동되는 대역의 수를 증가시킨다. 캐리어 어그리게이션(carrier aggregation)은 높은 데이터 레이트를 수용하도록 상이한 대역들을 결합하는 것을 돕는다. 그러나, 대역 수의 증가는 RF 프런트엔드 모듈의 기술적 복잡성을 증가시킨다. 예컨대, 프런트엔드는, 안테나(100), 안테나 스위치 칩(30), 필터 뱅크(20)와 같은 필터들 및 저잡음 증폭기 칩(10)을 포함한다.
RF 신호는 안테나(10)에서 수신되고, 스위치나 듀플렉서에 의해 원하는 수신 경로로 라우팅된다. 일 실시형태에서, 안테나 스위치 칩(30)은 다수의 수신 입력 경로(RX1, RX2 ... RXn)와 다수의 송신 출력 경로(TX1, TX2 ... TXn) 사이에서 선택할 수 있다.
안테나(100)로부터의 신호는, 예컨대 하나 이상의 대역 통과 필터 또는 복수의 대역 통과 필터를 포함하는 대역 필터 뱅크(20)를 통해 필터링된다. 예컨대, 각각의 대역은 개별 필터를 통해 필터링될 수 있다. 저잡음 증폭기(LNA) 칩(10)에 대한 필터들의 위치는 설계상의 선택사항이며 변할 수 있다. 또한, 각각의 수신 경로 또는 송신 경로에는 복수의 필터가 추가될 수 있다.
수신 입력 경로의 각각은 입력 신호를 증폭하기 위해 LNA 칩(10)을 통해 연결된다. LNA 칩(10)은 하나 이상의 저잡음 증폭기를 포함할 수 있다. LNA 칩(10)은 복수의 저잡음 증폭기를 포함할 수 있다. 예컨대, 각각의 대역은 개별 저잡음 증폭기를 가질 수 있다. LNA 칩(10)은, 안테나에 의해 수신될 수 있는 매우 작은 신호를 증폭하고, 이 작은 신호에 이득을 제공하며, 증폭된 신호를 후단 증폭 및/또는 신호 처리 스테이지로 전달한다. LNA에서 이득을 제공함으로써, 후속 이득 처리 스테이지는 잡음에 둔감해지며, 그에 따라 더 낮은 시스템 잡음 수치가 가능해진다.
예컨대, 수신 입력 경로(RX1)는 LNA 칩(10)의 저잡음 증폭기(LNA) 및 RX 필터 뱅크(20)의 대역 통과 필터를 통해 연결될 수 있다. LNA 칩(10) 내의 저잡음 증폭기들의 각각은, 예컨대, 상이한 이득, 전류 레벨 및 작동으로 상이하게 제어되어야 한다. 이것은 LNA 칩(10)과 같은 LNA 제품 상에서의 인터페이스 회로의 구현을 복잡하게 한다. 또한, MIPI 인터페이스와 호환가능한 인터페이스 회로는 추가적인 제약 및 복잡성을 부가한다.
LNA 칩(10)으로부터의 출력은 무선 주파수 집적 회로(radio frequency integrated circuit: RFIC)(40)에서 수신된다. 마찬가지로, 송신 경로는 RFIC(40)를 통해 전력 증폭기로 진행하고 , 전력 증폭기는 송신될 신호를 증폭한다. 예컨대, 송신 출력 경로(TX1)는 PA 칩(70)의 전력 증폭기 및 TX 필터 뱅크(80)의 대역 통과 필터에 연결된다. 하나 이상의 실시형태에서, PA 칩(70)은 하나 이상의 전력 증폭기 또는 복수의 전력 증폭기를 포함할 수 있다. RFIC(40)는 RF 신호를 기저대역(baseband)으로 상향 변환 또는 하향 변환하는 송수신기 칩 또는 칩셋을 포함할 수 있다. RFIC(40)는 GSM(Global System for Mobile Communications), UMTS(Universal Mobile Telecommunications System), LTE(Long Term Evolution), CDMA2000(Code Division Multiple Access 2000) 및 WiMAX(Worldwide Interoperability for Microwave Access)와 같은 많은 표준 무선 주파수 프로토콜 중 임의의 한 프로토콜을 구현할 수 있다. RFIC(40)는 또한 모바일 프로세서와 함께 포함될 수 있다.
도 1에 도시된 것처럼, RFIC(40)는 버스(60) 상의 슬레이브 디바이스들을 구동하는 마스터 버스 인터페이스를 포함할 수 있다. 다양한 실시형태에서, 버스(60)는 RFFE 버스일 수 있고, 제어되고 있는 프론트엔드 디바이스와 연관된 신호 경로를 목적으로 하지 않는 순수한 제어 인터페이스일 수 있다. 버스(60) 상의 각 디바이스는 버스(60) 상의 신호를 수신하는 슬레이브 인터페이스 버스를 포함하는 슬레이브 유닛일 수 있다. 하나 이상의 실시형태에서, 마스터 버스 인터페이스는 MIPI RFFE(RF Front-End) 제어 인터페이스 프로토콜을 구현한다. MIPI 프로토콜은 두 개의 신호 라인, 마스터 인터페이스 버스에 의해 제어된 클럭 신호(SCLK), 단방향성/양방향성 데이터 신호(SDATA) 및 I/O 공급/기준 전압(VIO)을 사용한다.
다양한 실시형태에서, LNA 칩(10)은, 그들의 보다 양호한 성능으로 인해 SiGe 또는 GaAs 기술을 사용하여 형성된다. 그러나, SiGe 또는 GaAs 기술 상의 논리 회로는 (비교가능한 실리콘 기술이나 벌크 실리콘 CMOS 기술에 비해) 비싸고 상당히 큰 면적을 차지한다. 또다른 단점은 SiGe 기술에서 논리 블럭들의 높은 전력 소비이다. 이와 대조적으로, 실리콘 기반 기술은 SiGe 또는 GaAs 기술에 의해 획득가능한 저잡음 특정을 갖지 않는다. 열 잡음(존슨 잡음 또는 백색 잡음이라고도 함) 및 샷 잡음(쇼트키 잡음이라고도 함)은 저잡음 증폭기 설계에서의 잡음의 주된 유형 중 하나이다. SiGe 헤테로 접합 바이폴라 트랜지스터의 사용은 이들 잡음원을 감소시키는 것을 돕는다. 따라서, SiGe 바이폴라 트랜지스터는 실리콘 기술에 비해 높은 이득과 낮은 잡음을 나타낸다.
전술된 것처럼, RFIC(40) 상의 마스터 버스 인터페이스와 같은 디지털 버스 인터페이스에 의해 제어된 시스템은, LNA 칩(10)과 같은 슬레이브 디바이스들의 각각 상에 슬레이브 버스 인터페이스를 추가하는 것을 필요로 한다. 그러나, LNA 칩(10) 상에 RFFE 슬레이브 버스 인터페이스를 추가하는 것은 SiGe 또는 GaAs 기반 기술에서 논리 회로를 추가하는 것이 어렵기 때문에 LNA의 비용을 증가시킨다. 마찬가지로, LNA 칩(10)을 구축하기 위해 실리콘 기술을 사용하면 LNA의 성능을 저하시킨다.
본 발명의 실시형태들은 실리콘 기술을 사용하여 구축된 디바이스들 중 하나에 슬레이브 버스 인터페이스를 배치함으로써 이런 문제들을 극복한다. 따라서, 스위치 칩(30)과 같은 디바이스 상에 슬레이브 버스 인터페이스를 추가하는 비용은 최소화 된다. 또한, 스위치 칩(30)은 아날로그 버스를 사용하여 모듈이나 보드를 통해 LNA 칩(10)에 연결될 수 있다. 따라서, LNA 칩(10)은 시스템의 비용을 감소시키면서 최소의 논리 회로를 사용하거나 논리 회로 없이 구축될 수 있다.
MIPI RFFE 명세는, 단일 RFFE 버스 상에서 하나의 마스터 디비이스와 15 개까지의 슬레이브 디바이스에 의해, RFFE-기능 디바이스들 사이의 인터페이스를 정의한다. 따라서, 도 1에 도시된 것처럼, RFIC(40) 상의 마스터 버스 인터페이스는, 버스(60)를 통해 RX 필터 뱅크(20), PA 칩(70), TX 필터 뱅크(80) 및 스위치 칩(30)과 같은 버스(60) 상의 RFFE-기능 디바이스들을 제어하며, 버스(60)는 전술된 것처럼 DATA 라인 및 CLK 라인을 갖는 MIPI 준수 버스가 될 수 있다.
그러나, 다양한 실시형태에서, LNA 칩(10)은 스위치 칩(30)으로부터 아날로그 버스(110)에 의해 제어된다. 스위치 칩(30)은 LNA에 대한 제어 명령을 수신하여 그것을 아날로그 신호로 변환하고, 그 다음에 아날로그 신호는 아날로그(110) 버스를 통해 송신된다. 또한, LNA 칩(10)과 스위치 칩(30) 사이에는 범용 입/출력(general purpose input/output: GPIO) 버스와 같은 간단한 디지털 버스(120)가 연결될 수 있다.
도 2는 본 발명의 실시형태에 따른 칩셋의 포괄적 모식도를 도시한다.
도 2에 도시된 칩셋은, 아날로그 버스에 의해 함께 결합된 LNA 칩(10) 및 인터페이스 칩(130)을 포함한다. 인터페이스 칩(130)은 마스터 버스 인터페이스로부터 제어 신호를 수신하는 RFFE 슬레이브 버스 인터페이스와 같은 슬레이브 버스 인터페이스를 포함한다. 인터페이스 칩(130)은 슬레이브 버스 인터페이스에서 LNA칩(10)에 대한 제어 정보를 수신하고 이것을 아날로그 및/또는 디지털 신호로 변환하는데, 이 변환된 신호는 나중에 아날로그 버스(110) 및 디지털 버스(120)를 통해 LNA 칩(10)으로 송신된다.
종래의 방법에서는 슬레이브 버스 인터페이스가 LNA 칩(10) 내에서 구현되어야만 한다. 그러나, 실리콘 기술과 거의 모든 면에서 상이한 SiGe 및 GaAs 기술로 MIPI 인터페이스를 구현하는 것은 어렵고 고가이다. 예컨대, 제어 정보를 디코딩하기 위해 상당히 큰 칩 면적이 필요하다. 또 다른 단점은 SiGe 기술에서 논리 블록들의 높은 전력 소비이다. 이런 어려움은 예컨대, 전류 소비 및 면적 소비와 같은 수고로서 정당화될 수 있는 제한을 초래한다. 이와 대조적으로, 본 발명의 실시형태를 이용하면, 이 기능이 두 개의 칩으로 분리되며, 이는 비용을 상당히 감소시킨다.
도 3a 및 도 3b를 포함하는 도 3은 본 발명의 실시형태에 따른 인터페이스 칩에 연결된 LNA 칩의 모식도를 도시한다.
도 3a를 참조하면, LNA 칩(10)은 하나 이상의 저잡음 증폭기(1-n)를 포함한다. 예컨대, 각각의 수신 경로는 하나 이상의 저잡음 증폭기(1-n)의 특정 LNA에 의해 증폭된다.
다양한 실시형태에서, 인터페이스 칩(130)은 시스템 내의 임의의 회로가 될 수 있다. 예컨대, 몇몇 실시형태에서, 인터페이스 칩(130)은 LNA 칩(10)의 출력 경로에 위치될 수 있다. 대안적 실시형태에서, 인터페이스 칩(130)은 LNA 칩(10)의 입력 경로에 위치될 수 있다. 예컨대, 도 1에서, 인터페이스 칩(130)은 LNA 칩(10)의 입력 경로에서 스위치와 통합된다. 인터페이스 칩(130)은 버스(60)를 통해 제어 신호를 수신한다. 전술된 것처럼, 버스(60)는 다양한 실시형태에서 MIPI 프로토콜을 따른다.
LNA 칩(10)은 또한 인터페이스 칩(130)으로부터 아날로그 및 디지털 신호를 수신하는 디지털 및 아날로그 입력 회로(45)를 포함할 수 있다. 예컨대, 디지털 및 아날로그 입력 회로(45)는 아날로그 버스(110)를 통해 전류 또는 전압 레벨을 수신하고 그것을 대응하는 LNA에 전송할 수 있다. 마찬가지로, 디지털 및 아날로그 입력 회로(45)는 디지털 버스(120)를 통해 디지털 신호를 수신할 수 있다. 예컨대, 인터페이스 칩(130)은 LNA 칩(10) 내의 특정 LNA의 작동을 지시하는 디지털 신호를 디지털 버스(120) 상에 생성할 수 있다.
도 3b는 본 발명의 실시형태에 따른 LNA 칩에 연결된 인터페이스 칩(130)의 모식도를 도시한다.
도 3b를 참조하면, 인터페이스 칩(130)은 RFIC(40) 상의 마스터 인터페이스와 통신하는 슬레이브 버스 인터페이스(125)를 포함한다. 다양한 실시형태에서, 슬레이브 버스 인터페이스(125)는 버스(60)에서 수신된 제어 정보를 수신하여 디코딩하기에 충분한 디지털 논리를 포함한다.
슬레이브 버스 인터페이스(125)는, 제어 신호를 수신하는 MIPI RFFE(150), 신호를 디코딩하는 디코더(160), 아날로그 신호를 디코딩된 신호로 변환하는 디지털-아날로그 변환기(DAC)(190)를 포함한다. LNA 칩(10)에 대해 슬레이브 버스 인터페이스(125)는 슬레이브 식별자(USID), 제조자 ID 및 제품 ID에 의해 식별된다. 예컨대, 제조자 ID는 MIPI에 의해 정의되고, 제품 ID는 제조자에 의해 정의된다. DAC(190)로부터의 출력은 전압 또는 전류이며, 이것은 아날로그 버스(110)를 통해 LNA 칩(10)으로 송신된다. RFIC(40)에 있는 마스터 인터페이스는 인터페이스 칩(130) 상의 슬레이브 식별자(USID)에 의해 LNA 칩(10)을 식별하고 연관시키도록 프로그램될 수 있다.
RFFE는 2 개의 신호 라인, 마스터에 의해 제어된 클럭 신호(SCLK), 단방향성/양방향성 데이터 신호(SDATA) 및 I/O 공급/기준 전압(VIO)을 사용한다. 각각의 물리적 슬레이브 버스 인터페이스(125)는, 디바이스들 사이의 신호 호환성을 보장하기 위해 하나의 SCLK 입력 핀, 하나의 SDATA 입력 또는 양방향성 핀, 및 VIO 핀을 포함한다.
RFFE는, 버스를 통한 슬레이브 디바이스에 대한 판독 및 기록 액세스를 달성하기 위해 다양한 명령 시퀀스를 정의하는데, 이들의 주된 차이점은 이용가능한 주소 지정가능 공간의 양 및 단일 명령 시퀀스 내에서 전송될 수 있는 페이로드 데이터의 크기에 있다.
따라서, 버스(60)에서의 세 개의 제어 라인을 사용하여 MIPI RFFE(150)에서는 예컨대 MIPI RFFE 제어 인터페이스를 따르는 복합 제어 정보가 수신될 수 있다. 이 제어 정보는, 예컨대, 현재 동작중인 LNA 칩(10)의 각각의 LNA의 전류 소비를 설정하는 3 비트 워드가 될 수 있다. 이 3 비트 워드는 다음에 아날로그 전류(예컨대, 0~50 ㎂)로 변환되고, 다음에 이것은 3 개의 제어 라인 대신 하나의 제어 라인을 통해 LNA 칩(10)으로 전송된다. LNA 칩(10)에서는 인터페이스 칩(130)으로부터의 보다 단순한 출력이 수신될 수 있다. 다음에, 이 아날로그 전류는 각 LNA에 대한 각각의 전류 소비를 획득하기 위해 LNA 칩 내에서 미러링된다.
다른 예에서, 복합 제어 정보는, 예컨대, 현재 동작중인 각각의 LNA의 이득 레벨을 설정하는 3 비트 워드일 수 있다. 이 3 비트 워드는 아날로그 전압(예컨대, 0~800 mV)으로 변환되고, 다음에 이것은 3 개의 제어 라인 대신 하나의 제어 라인을 통해 LNA 칩(10)으로 송신된다. LNA 칩(10)에서는 인터페이스 칩(130)으로부터의 보다 단순한 출력이 수신될 수 있다. 다음에, 이 아날로그 전압은 각 LNA에 대한 각각의 이득을 획득하기 위해 LNA 칩 내에서 각각의 바이어싱을 생성하는데 사용된다.
또 다른 예에서, 버스(60)를 통해 MIPI RFFE(150)에서는 특정 LNA의 활성화 또는 불활성화에 관한 제어 정보가 수신될 수 있다. 슬레이브 버스 인터페이스(125)는 이 정보를 단일 디지털 신호로 변환하고, 변환된 신호는 단일 디지털 신호 버스를 통해 LNA 칩(10)의 GPIO 핀으로 송신될 수 있다.
인터페이스 칩(130)이 스위치 회로 상에 통합될 경우, 인터페이스 칩(130)은 또한 LNA 칩(10)의 신호 라인이 통과하는 선택기 스위치(140)를 포함할 수 있다.
도 4는 본 발명의 대안적 실시형태에 따른 모바일 핸드셋 칩셋의 개략적 블록도를 도시한다.
도시된 것처럼, 이 실시형태에서는, 복수의 슬레이브 버스 인터페이스가 스위치 칩(30)에 통합될 수 있다. 다양한 실시형태에서, 다수의 슬레이브 디바이스는 스위치 칩(30) 내에 설계된 자신의 슬레이브 버스 인터페이스 또는 벌크 디지털 기술로 형성된 다른 칩을 가질 수 있다. 예컨대, 스위치 칩(30)은 전술된 것처럼 LNA 칩(10)에 연결된 슬레이브 버스 인터페이스(125)를 포함한다. 그러나, 스위치 칩(30)은 RX 필터 뱅크(20), PA 칩(70) 및 TX 필터 뱅크(80)와 같은 다른 구성요소에 대한 부가적인 슬레이브 버스 인터페이스 회로(1211, 1252, 1253)를 또한 포함한다. 전술된 것처럼, 아날로그 버스(110)는 대응하는 슬레이브 버스 인터페이스로부터 각각의 슬레이브 디바이스로 제어 정보를 전송하기 위해 사용된다.
이전의 실시형태에서처럼, 부가적인 슬레이브 버스 인터페이스 회로(1211, 1252, 1253)를 통해 RX 필터 뱅크(20), PA 칩(70) 및 TX 필터 뱅크(80)와 같은 대응하는 슬레이브 디바이스를 제어하기 위해 RFIC(40)에 있는 마스터 버스 인터페이스가 제어 정보를 제공했다. RFIC(40)에 있는 마스터 인터페이스 버스는 부가적인 슬레이브 버스 인터페이스 회로(1211, 1252, 1253)의 각각에 대한 인터페이스 칩(130) 상의 슬레이브 식별자(USID)에 의해 RX 필터 뱅크(20), PA 칩(70) 및 TX 필터 뱅크(80)를 식별하고 연관시키도록 프로그램될 수 있다.
도 5는 본 발명의 실시형태에 따른 슬레이브 디바이스를 도시한다.
몇몇 실시형태에서, 슬레이브 디바이스는 개별 칩들을 포함하는 LNA 모듈(210)로서 형성될 수 있다. 하나 이상의 LNA의 각각은 단일 유닛으로 패키징될 수 있는 LNA 다이(230)와 같은 개별 기판 상에 형성될 수 있다. 예컨대, 개별 LNA 다이들(230)은 LNA 보드(220)를 통해 상호접속될 수 있다. 대안적으로, LNA 다이들(230)은 적층되고, 스루 비아, 본드 와이어, 클립, 솔더 볼, 재분배 라인 및 기타의 것들과 같은 패키지 레벨 상호접속을 통해 상호접속될 수 있다. 몇몇 실시형태에서, 개별 다이는 디지털 및 아날로그 입력(45)으로서 사용될 수 있으며, 이것은 또한 LNA 보드(220) 상에서 패키징될 수 있다.
도 6a 및 도 6b를 포함하는 도 6은 본 발명의 대안적 실시형태에 따른 모바일 핸드셋 칩셋의 개략적 블록도를 도시한다. 도 6a는 모바일 핸드셋 칩셋의 실시형태를 도시하고, 도 6b는 칩셋을 도시한다.
이 실시형태에서, LNA 모듈(210) 또는 칩셋은, 예컨대 도 3a에 도시된 LNA 칩(10), 및 예컨대 도 3b에 도시된 슬레이브 버스 인터페이스를 포함하는 인터페이스 회로(130)를 둘 다 포함할 수 있다. 이 실시형태에서는, LNA 칩(10)과 인터페이스 회로(130) 사이의 아날로그 버스가 LNA 모듈(210) 내에 형성된다.
도 7a 및 도 7b를 포함하는 도 7은 본 발명의 실시형태에 따른 모바일 핸드셋 칩셋에 사용되는 LNA 칩셋의 구조적 실시형태를 도시한다.
도 7a를 참조하면, 칩셋은 보드(500)를 통해 함께 결합된 LNA 칩(10) 및 슬레이브 버스 인터페이스를 포함하는 인터페이스 칩(130)을 포함하는데, 슬레이브 버스 인터페이스는 예컨대 스위치 칩(30) 내에 집적될 수 있다. 전술된 것처럼, 인터페이스 칩(130)은 다른 칩, 예컨대 스위칭 칩의 일부로서 통합될 수 있다. 다양한 실시형태에서, 보드(500)는, 예컨대, 보드(500) 내에 형성될 수 있는 아날로그 버스(110) 및 간단한 디지털 버스(120)를 통해, LNA 칩(10)과 인터페이스 칩(130)을 접속하는 상호접속부를 포함할 수 있다.
도 7a에 도시된 것처럼, LNA 칩(10)은 LNA 디바이스들(510)을 포함하는 제 1 반도체 기판(520)을 포함한다. 다양한 실시형태에서, LNA 디바이스들(510)은 SiGe 또는 GaAs 기술을 사용하여 형성된다. 하나 이상의 실시형태에서, LNA 디바이스들(510)은 하나 이상의 헤테로 접합 바이폴라 트랜지스터 또는 복수의 헤테로 접합 바이폴라 트랜지스터를 포함한다. 예컨대, SiGe 기술에서, LNA 디바이스들(510)은 하나 이상의 헤테로 접합 바이폴라 트랜지스터 또는 복수의 헤테로 접합 바이폴라 트랜지스터를 포함할 수 있다. 제 1 반도체 기판(520)은 제 1 봉합재(530)를 사용하여 봉합될 수 있다.
이와 대조적으로, 인터페이스 칩(130)은 실리콘 기술을 사용하는 전계 효과 트랜지스터들을 사용하여 형성된 디바이스 영역들(550)을 포함하는 제 2 반도체 기판(560)을 포함한다. 일 실시형태에서, 제 2 반도체 기판(560)은 벌크 실리콘 기판이고, 디바이스 영역(550)은 CMOS 트랜지스터를 포함한다. 제 2 반도체 기판(560)은 제 2 봉합재(570)를 사용하여 봉합될 수 있다.
도 7b는 LNA 칩 및 인터페이스 칩을 포함하는 패키지로 패키지의 대안적 실시형태를 도시한다.
다른 실시형태에서, LNA 칩(10) 및 인터페이스 칩(130)은, 리드 프레임 패키지(lead frame package) 또는 다른 무 리드 패키지(leadless pagages)와 같은 단일 패키지 내에 함께 패키징될 수 있다. 전술된 것처럼, 인터페이스 칩(130)은 다른 칩, 예컨대 스위칭 칩의 일부로서 통합될 수 있다. 예시적으로, LNA 칩(10)은 다이 패들(paddle)(505) 위에 장착될 수 있고, 인터페이스 칩(130)은 LNA 칩(10) 위에 장착될 수 있다(또는 그 역으로 장착될 수 있음). 도 7b는 단지 예시를 위해 LNA 칩(10) 및 인터페이스 칩(130)이 패키지인 것을 도시한다. 다양한 실시형태에서, LNA 칩(10) 및 인터페이스 칩(130)은 패키지이거나 패키징되지 않은 반도체 다이일 수 있다. 와이어 본드, 클립, 재분배 라인이 될 수 있는 상호접속(580)은, LNA 칩(10)과 인터페이스 칩(130)을 상호접속하고 또한 복수의 리드(506) 중 하나 이상과 상호접속하기 위해 사용된다. LNA 칩(10) 및 인터페이스 칩(130)은 또한, 솔더 볼, 인터포저, 스루 비아 및 다른 것들이 될 수 있는 접속(540)을 사용하여 서로 직접 연결될 수 있다.
본 발명은 예시적 실시형태들에 대해 설명되었지만, 이 설명은 제한의 의미로 해석되어서는 안된다. 이 설명을 참조하면 당업자에게는 본 발명의 다른 실시형태들뿐만 아니라 예시적 실시형태들의 다양한 변형 및 조합이 명백할 것이다. 따라서, 첨부된 특허청구범위는 임의의 그런 변형 또는 실시형태를 망라하도록 의도된다.

Claims (25)

  1. 모바일 디바이스용 칩셋으로서,
    슬레이브 디바이스 칩과,
    아날로그 버스를 통해 상기 슬레이브 디바이스 칩을 제어하기 위한 슬레이브 버스 인터페이스를 포함하는 인터페이스 회로 칩을 포함하되,
    상기 슬레이브 버스 인터페이스는 상기 모바일 디바이스의 디지털 버스를 통해 마스터 버스 인터페이스에 연결되고, 상기 슬레이브 버스 인터페이스는 상기 마스터 버스 인터페이스에 의해 구동되도록 구성되며,
    상기 슬레이브 디바이스 칩과 상기 인터페이스 회로 칩은 서로 다른 반도체 기술을 이용하여 분리되어 형성되는
    모바일 디바이스용 칩셋.
  2. 제 1 항에 있어서,
    상기 슬레이브 디바이스 칩은 아날로그 회로를 갖는 아날로그 칩인
    모바일 디바이스용 칩셋.
  3. 제 2 항에 있어서,
    상기 아날로그 회로는 하나 이상의 헤테로 접합 바이폴라 트랜지스터(heterojunction bipolar transistor)를 포함하는
    모바일 디바이스용 칩셋.
  4. 제 1 항에 있어서,
    상기 인터페이스 회로 칩은 하나 이상의 실리콘 전계 효과 트랜지스터를 포함하는
    모바일 디바이스용 칩셋.
  5. 제 1 항에 있어서,
    상기 슬레이브 디바이스 칩은, 저잡음 증폭기 칩, 전력 증폭기 칩, 필터 칩, 안테나 튜너 칩, 센서 칩, 또는 DC/DC 변환기 칩인
    모바일 디바이스용 칩셋.
  6. 제 1 항에 있어서,
    상기 슬레이브 디바이스 칩은 하나 이상의 저잡음 증폭기를 포함하는
    모바일 디바이스용 칩셋.

  7. 제 1 항에 있어서,
    상기 슬레이브 버스 인터페이스는, MIPI RFFE(RF Front-End) 제어 인터페이스 프로토콜을 사용하여 상기 마스터 버스 인터페이스와 통신하도록 구성되는
    모바일 디바이스용 칩셋.
  8. 제 1 항에 있어서,
    상기 슬레이브 디바이스 칩은 제 1 기판 상에 형성되고, 상기 인터페이스 회로 칩은 제 2 기판 상에 형성되고, 상기 제 1 기판은 SiGe 또는 GaAs를 포함하는 영역들을 갖는 트랜지스터들을 포함하며, 상기 제 2 기판은 상보형 금속 산화물 반도체(complementary metal oxide semiconductor: CMOS) 논리 게이트들을 포함하는 실리콘 기판인
    모바일 디바이스용 칩셋.
  9. 제 1 항에 있어서,
    상기 슬레이브 디바이스 칩은 제 1 기판 상에 형성된 하나 이상의 저잡음 증폭기를 포함하고, 상기 인터페이스 회로 칩은 상기 제 1 기판과 상이한 제 2 기판 상에서 상기 슬레이브 디바이스 칩에 대한 MIPI RFFE(RF Front-End) 제어 인터페이스를 구현하도록 구성되는
    모바일 디바이스용 칩셋.
  10. 제 9 항에 있어서,
    상기 인터페이스 회로 칩은 상기 아날로그 버스를 통해 상기 하나 이상의 저잡음 증폭기의 각각에 연결되는
    모바일 디바이스용 칩셋.
  11. 제 9 항에 있어서,
    상기 슬레이브 디바이스 칩은 또한 GPIO 인터페이스 버스를 통해 상기 인터페이스 회로 칩에 연결되는
    모바일 디바이스용 칩셋.
  12. 모바일 디바이스용 인터페이스 회로 칩으로서,
    슬레이브 디바이스 칩을 제어하기 위한 슬레이브 버스 인터페이스와,
    상기 슬레이브 버스 인터페이스에 연결되고, 상기 모바일 디바이스의 디지털 버스를 통해 마스터 버스 인터페이스에 연결되도록 구성되는 디지털 입력부와,
    상기 슬레이브 버스 인터페이스에 연결되고, 아날로그 버스를 통해 상기 슬레이브 디바이스 칩에 연결되도록 구성되는 아날로그 출력부를 포함하되,
    상기 슬레이브 버스 인터페이스는, 상기 디지털 입력부에서 수신된 상기 슬레이브 디바이스 칩을 제어하기 위한 디지털 제어 신호를, 상기 아날로그 출력부에서의 아날로그 신호로 변환하도록 구성되며,
    상기 슬레이브 디바이스 칩과 상기 인터페이스 회로 칩은 서로 다른 반도체 기술을 이용하여 분리되어 형성되는
    모바일 디바이스용 인터페이스 회로 칩.
  13. 제 12 항에 있어서,
    상기 슬레이브 버스 인터페이스는, MIPI RFFE(RF Front-End) 제어 인터페이스인
    모바일 디바이스용 인터페이스 회로 칩.
  14. 제 12 항에 있어서,
    상기 슬레이브 디바이스 칩은 하나 이상의 저잡음 증폭기(low noise amplifier: LNA)를 포함하고, 상기 디지털 제어 신호는 상기 하나 이상의 저잡음 증폭기 중 하나의 이득 또는 전류 소비를 포함하는
    모바일 디바이스용 인터페이스 회로 칩.
  15. 제 12 항에 있어서,
    상기 인터페이스 회로 칩은 하나 이상의 실리콘 전계 효과 트랜지스터를 포함하고, 상기 슬레이브 디바이스 칩은 하나 이상의 헤테로 접합 바이폴라 트랜지스터를 포함하는
    모바일 디바이스용 인터페이스 회로 칩.
  16. 제 12 항에 있어서,
    상기 디지털 제어 신호는 MIPI RFFE(RF Front-End) 제어 인터페이스 프로토콜에 따른 3 비트 워드인
    모바일 디바이스용 인터페이스 회로 칩.
  17. 제 12 항에 있어서,
    상기 슬레이브 디바이스 칩은, 저잡음 증폭기 칩, 전력 증폭기 칩, 필터 칩, 안테나 튜너 칩, 센서 칩, 또는 DC/DC 변환기 칩인
    모바일 디바이스용 인터페이스 회로 칩.

  18. 제 12 항에 있어서,
    상기 인터페이스 회로 칩은 상기 슬레이브 디바이스 칩의 신호 경로에 존재하도록 구성되는 스위치를 포함하는
    모바일 디바이스용 인터페이스 회로 칩.
  19. 모바일 디바이스에서 슬레이브 디바이스 칩을 제어하는 방법으로서,
    상기 슬레이브 디바이스 칩과 상이한 인터페이스 회로 칩에서 디지털 버스를 통해 상기 슬레이브 디바이스 칩을 위한 제어 신호를 수신하는 단계와,
    상기 인터페이스 회로 칩에서 상기 제어 신호를 제어 정보를 포함하는 아날로그 신호로 변환하는 단계와,
    상기 제어 정보를 포함하는 아날로그 신호를 상기 슬레이브 다바이스 칩으로 송신하는 단계를 포함하되,
    상기 슬레이브 디바이스 칩과 상기 인터페이스 회로 칩은 서로 다른 반도체 기술을 이용하여 분리되어 형성되는
    모바일 디바이스에서의 슬레이브 디바이스 칩 제어 방법.
  20. 제 19 항에 있어서,
    상기 슬레이브 디바이스 칩은 아날로그 회로를 포함하는 증폭기 칩인
    모바일 디바이스에서의 슬레이브 디바이스 칩 제어 방법.
  21. 제 19 항에 있어서,
    상기 슬레이브 디바이스 칩은 하나 이상의 저잡음 증폭기(LNA)를 포함하고, 상기 제어 정보는 상기 하나 이상의 저잡음 증폭기 중 하나의 이득 또는 전류 소비를 포함하는
    모바일 디바이스에서의 슬레이브 디바이스 칩 제어 방법.
  22. 제 19 항에 있어서,
    상기 인터페이스 회로 칩은 실리콘 전계 효과 트랜지스터들을 포함하고, 상기 슬레이브 디바이스 칩은 헤테로 접합 바이폴라 트랜지스터들을 포함하는
    모바일 디바이스에서의 슬레이브 디바이스 칩 제어 방법.
  23. 제 19 항에 있어서,
    상기 제어 신호는 MIPI RFFE(RF Front-End) 제어 인터페이스 프로토콜에 따른 3 비트 워드인
    모바일 디바이스에서의 슬레이브 디바이스 칩 제어 방법.

  24. 제 19 항에 있어서,
    상기 슬레이브 디바이스 칩은, 전력 증폭기 칩, 저잡음 증폭기 칩, 필터 칩, 안테나 튜너 칩, 센서 칩, 또는 DC/DC 변환기 칩인
    모바일 디바이스에서의 슬레이브 디바이스 칩 제어 방법.
  25. 제 19 항에 있어서,
    상기 인터페이스 회로 칩은 상기 슬레이브 디바이스 칩의 신호 경로에 스위치를 포함하는
    모바일 디바이스에서의 슬레이브 디바이스 칩 제어 방법.
KR1020150033501A 2014-03-14 2015-03-11 모바일 디바이스에서의 슬레이브 디바이스들의 접속 KR101662945B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/213,173 2014-03-14
US14/213,173 US9886407B2 (en) 2014-03-14 2014-03-14 Connectivity of slave devices in mobile devices

Publications (2)

Publication Number Publication Date
KR20150107635A KR20150107635A (ko) 2015-09-23
KR101662945B1 true KR101662945B1 (ko) 2016-10-05

Family

ID=54010367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150033501A KR101662945B1 (ko) 2014-03-14 2015-03-11 모바일 디바이스에서의 슬레이브 디바이스들의 접속

Country Status (4)

Country Link
US (1) US9886407B2 (ko)
KR (1) KR101662945B1 (ko)
CN (1) CN104917541B (ko)
DE (1) DE102015103717A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797389B2 (en) * 2015-08-17 2020-10-06 King Abdullah University Of Science And Technology Non-invasive beam forming add-on module
CN106803760B (zh) * 2015-11-26 2020-01-10 东莞酷派软件技术有限公司 射频装置及通信终端
US10042798B2 (en) * 2015-12-30 2018-08-07 Mediatek Singapore Pte. Ltd. System comprising a master device and a slave device having multiple integrated circuit die, wireless communication unit and method therefor
CN105792259A (zh) * 2016-04-26 2016-07-20 宇龙计算机通信科技(深圳)有限公司 一种智能终端的3g通信控制方法
CN105871399B (zh) * 2016-06-23 2018-05-04 广东欧珀移动通信有限公司 射频通信模块、射频前端模块及其控制方法
US20180032457A1 (en) * 2016-07-26 2018-02-01 Qualcomm Incorporated Slave initiated interrupts for a communication bus
CN106851811B (zh) * 2017-03-14 2019-11-05 华为技术有限公司 一种通信设备及增益控制方法
CN108718192B (zh) * 2018-06-12 2024-03-05 江苏卓胜微电子股份有限公司 数据信号检测装置、mipi rffe设备及系统
CN109217895B (zh) * 2018-08-31 2020-01-10 维沃移动通信有限公司 一种射频前端器件的控制方法及终端设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130198427A1 (en) * 2012-01-30 2013-08-01 Infineon Technologies Ag System and method for a bus interface
US20130294554A1 (en) * 2009-09-17 2013-11-07 Rf Micro Devices, Inc. Extracting clock information from a serial communications bus for use in rf communications circuitry

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1771948A1 (en) * 2004-04-30 2007-04-11 Interuniversitair Microelektronica Centrum ( Imec) Digital-to-analogue converter system with increased performance
CN101572558B (zh) 2009-05-11 2012-11-21 苏州通创微芯有限公司 一种中频收发芯片
US9118217B2 (en) * 2010-09-30 2015-08-25 Broadcom Corporation Portable computing device with wireless power distribution
US20130108068A1 (en) * 2011-10-27 2013-05-02 Research In Motion Limited Headset with two-way multiplexed communication
US8693342B2 (en) * 2011-10-28 2014-04-08 Adc Telecommunications, Inc. Distributed antenna system using time division duplexing scheme
US20130242800A1 (en) 2012-03-13 2013-09-19 Qualcomm Incorporated Classifier for radio frequency front-end (rffe) devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130294554A1 (en) * 2009-09-17 2013-11-07 Rf Micro Devices, Inc. Extracting clock information from a serial communications bus for use in rf communications circuitry
US20130198427A1 (en) * 2012-01-30 2013-08-01 Infineon Technologies Ag System and method for a bus interface

Also Published As

Publication number Publication date
CN104917541B (zh) 2018-07-13
CN104917541A (zh) 2015-09-16
KR20150107635A (ko) 2015-09-23
US9886407B2 (en) 2018-02-06
DE102015103717A1 (de) 2015-09-17
US20150261708A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
KR101662945B1 (ko) 모바일 디바이스에서의 슬레이브 디바이스들의 접속
US11689241B2 (en) Radio-frequency front-end circuit and communication device
US10122389B2 (en) Communication circuit for supporting communication function and electronic device including the same
US11621733B2 (en) Radio-frequency circuit and communication device
US20180123621A1 (en) Multi-mode multi-band transceiver, radio frequency front-end circuit and radio frequency system using the same
US9092393B2 (en) Dual mode serial/parallel interface and use thereof in improved wireless devices and switching components
CN111565057B (zh) 一种射频前端模块、天线装置及通信终端
US9178555B2 (en) World band radio frequency front end module, system and method thereof
US7307479B2 (en) Handset radiofrequency front end module in fine pitch quad flat no lead (FQFP-N) package
US9515615B2 (en) World band radio frequency front end module, system and method thereof
US10404219B2 (en) Front-end system having switchable amplifier output stage
CN108141258B (zh) 用于大规模mimo的模拟处理系统
CN115362634B (zh) 高频电路、分集模块以及通信装置
US7890079B2 (en) RFIC with on-chip multiple band power amplifiers
US9887720B2 (en) Front-end circuit for wireless communication system and wireless communication system thereof
US20230048478A1 (en) Integrated control interface eliminating serial die-to-die delay time
CN217159696U (zh) 基站用高集成射频前端器件及基站用射频前端
CN116488675A (zh) 射频前端芯片

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant