KR101659259B1 - In Plane Switching mode Liquid Crystal Display Device and Method for manufacturing the same - Google Patents
In Plane Switching mode Liquid Crystal Display Device and Method for manufacturing the same Download PDFInfo
- Publication number
- KR101659259B1 KR101659259B1 KR1020090129990A KR20090129990A KR101659259B1 KR 101659259 B1 KR101659259 B1 KR 101659259B1 KR 1020090129990 A KR1020090129990 A KR 1020090129990A KR 20090129990 A KR20090129990 A KR 20090129990A KR 101659259 B1 KR101659259 B1 KR 101659259B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- common
- pixel electrode
- forming
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
본 발명은, 기판 상에 배열된 게이트 라인, 공통 라인 및 데이터 라인; 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터; 상기 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극; 및 상기 공통 라인과 전기적으로 연결되어 있으며, 상기 화소 전극과 평행하게 배열된 공통 전극을 포함하여 이루어지고, 상기 화소 전극은 수평구조의 제1 화소 전극 및 경사진 구조의 제2 화소 전극을 포함하여 이루어지고, 상기 공통 전극은 수평구조의 제1 공통 전극 및 경사진 구조의 제2 공통 전극을 포함하여 이루어진 것을 특징으로 하는 횡전계 방식 액정표시장치, 및 그 제조방법에 관한 것으로서, The present invention provides a liquid crystal display comprising: a gate line, a common line and a data line arranged on a substrate; A thin film transistor formed in a region where the gate line and the data line cross each other; A pixel electrode electrically connected to the thin film transistor; And a common electrode electrically connected to the common line and arranged in parallel with the pixel electrode, wherein the pixel electrode includes a first pixel electrode having a horizontal structure and a second pixel electrode having an inclined structure, Wherein the common electrode includes a first common electrode of a horizontal structure and a second common electrode of a tilted structure, and a method of manufacturing the same,
본 발명에 따르면 경사진 구조의 제2 화소 전극과 제2 공통 전극의 폭을 최소화할 수 있기 때문에 구동되지 않는 액정층의 영역을 최소화할 수 있어 종래에 비하여 광투과도가 개선되는 효과가 있다. According to the present invention, since the widths of the second pixel electrode and the second common electrode can be minimized, the area of the liquid crystal layer that is not driven can be minimized, and the light transmittance is improved compared to the related art.
횡전계, 광투과도, 경사진 구조 Transverse electric field, light transmittance, inclined structure
Description
본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 횡전계 방식 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device, and more particularly to a transverse electric field liquid crystal display device.
액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Liquid crystal display devices have a wide variety of applications ranging from notebook computers, monitors, spacecrafts and aircraft to the advantages of low power consumption and low power consumption and being portable.
액정표시장치는 하부기판, 상부기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다. The liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer formed between the two substrates. The arrangement of the liquid crystal layers is adjusted according to whether an electric field is applied or not, .
이와 같은 액정표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, IPS(In Plane Switching) 모드, VA(Vertical Alignment)모드 등 다양하게 개발되어 있다. Such a liquid crystal display device has been developed in various ways such as a TN (Twisted Nematic) mode, an IPS (In Plane Switching) mode and a VA (Vertical Alignment) mode according to a method of adjusting the arrangement of liquid crystal layers.
상기 IPS 모드는 전계를 형성하는 전극들을 동일한 기판 상에 평행하게 배열함으로써 수평방향의 전계를 통해 액정층의 배열을 조절하는 방식으로서, 이와 같 은 IPS 모드의 액정표시장치를 횡전계 방식 액정표시장치라고도 칭한다. In the IPS mode, the alignment of the liquid crystal layer is adjusted through the electric field in the horizontal direction by arranging the electrodes forming the electric field in parallel on the same substrate. The IPS mode liquid crystal display device is referred to as a transverse electric field liquid crystal display Quot;
이하, 도면을 참조로 종래의 횡전계 방식 액정표시장치에 대해서 설명하기로 한다. Hereinafter, a conventional transverse electric field type liquid crystal display device will be described with reference to the drawings.
도 1 및 도 2는 종래의 횡전계 방식 액정표시장치의 개략적인 단면도로서, 도 1은 전계가 인가되지 않은 상태를 도시한 것이고, 도 2는 전계가 인가된 상태를 도시한 것이다. 참고로, 도 1 및 도 2는 수평방향의 전계를 통해 화상을 디스플레이하는 동작 원리와 관련된 최소의 구성만을 도시하였다. 1 and 2 are schematic cross-sectional views of a conventional transverse electric field type liquid crystal display device. FIG. 1 shows a state in which no electric field is applied, and FIG. 2 shows a state in which an electric field is applied. 1 and 2 show only the minimum configuration related to the principle of operation of displaying an image through a horizontal electric field.
도 1 및 도 2에서 알 수 있듯이, 종래의 횡전계 방식 액정표시장치는 하부 기판(10), 상부 기판(20), 및 양 기판(10, 20) 사이에 형성된 액정층(30)을 포함하여 이루어진다. 1 and 2, a conventional transverse electric field type liquid crystal display device includes a
상기 하부 기판(10)의 일면에는 수평방향으로 전계를 형성하기 위해서 공통전극(12) 및 화소 전극(14)이 소정 간격으로 서로 평행하게 배열되어 있다. On one surface of the
또한, 상기 하부 기판(10)의 타면 및 상기 상부 기판(20)의 타면에는 하부 편광판(16) 및 상부 편광판(26)이 각각 형성되어 있다. 상기 하부 편광판(16) 및 상부 편광판(26)은 그 광축이 서로 직교하도록 형성되어 있다. A
이와 같은 횡전계 방식 액정표시장치가 동작하는 원리에 대해서 설명하면 하기와 같다. The principle of operation of such a transverse electric field type liquid crystal display device will be described below.
도 1에서 알 수 있듯이, 상기 공통 전극(12)과 상기 화소 전극(14) 사이에 전계가 인가되지 않으면, 상기 액정층(30)은 초기 배열상태를 유지하게 된다. 이때, 아래에서 입사되는 광은 상기 하부 편광판(16)을 투과한 후 상기 액정층(30)을 통과하면서 편광방향의 회전이 이루어지지 않게 되고 그에 따라 상기 하부 편광판(16)과 광축이 직교하는 상기 상부 편광판(26)은 투과하지 못하게 된다. 따라서, 화상은 블랙 상태가 된다. 1, when the electric field is not applied between the
도 2에서 알 수 있듯이, 상기 공통 전극(12)과 상기 화소 전극(14) 사이에 전계가 인가되면, 상기 액정층(30)은 상기 공통 전극(12)과 상기 화소 전극(14) 사이의 전계방향으로 회전하게 된다. 이때, 아래에서 입사되는 광은 상기 하부 편광판(16)을 투과한 후 상기 액정층(30)을 통과하면서 편광방향의 회전이 이루어지고 그에 따라 상기 하부 편광판(16)과 광축이 직교하는 상기 상부 편광판(26)을 투과하게 된다. 따라서, 화상은 화이트 상태가 된다. 2, when an electric field is applied between the
그러나, 이와 같은 종래의 횡전계 방식 액정표시장치는 다음과 같은 문제점이 있다. However, such a conventional transverse electric field type liquid crystal display device has the following problems.
종래의 횡전계 방식 액정표시장치에서, 상기 공통 전극(12)과 상기 화소 전극(14) 사이에서 형성되는 전계는 일반적으로 포물선 형태로 이루어진다. In a conventional transverse electric field type liquid crystal display device, an electric field formed between the
따라서, 도 2에서 알 수 있듯이, 상기 공통 전극(12)과 상기 화소 전극(14) 사이 영역에서는 수평 방향에 가까운 전계가 형성될 수 있어 그 영역의 액정층(30)은 수평방향으로 회전 구동하지만, 상기 공통 전극(12)과 상기 화소 전극(14) 상부 영역에서는 수평 방향의 전계가 형성되지 못하여 그 영역의 액정층(30)은 수평방향으로 회전 구동하지 못하고 초기 배열상태를 유지하게 된다. 2, an electric field close to the horizontal direction can be formed in the region between the
이와 같이, 종래의 횡전계 방식 액정표시장치는 전계 인가시 상기 공통 전극(12) 및 상기 화소 전극(14) 상부 영역의 액정층(30)이 수평방향으로 회전 구동 하지 못하고 초기 배열상태를 유지하기 때문에 그 영역에서 광투과도가 떨어지게 되는 문제점이 있다.As described above, in the conventional transverse electric field type liquid crystal display device, when the electric field is applied, the
특히, 종래의 횡전계 방식 액정표시장치에 적용되는 상기 공통 전극(12)과 화소 전극(14)은 그 형태가 평면구조로 이루어져 있기 때문에 전극의 폭을 줄이는데 한계가 있고, 그로 인해서 전계 인가시 회전 구동하지 않고 초기 배열상태를 유지하게 되는 액정층이 상당부 존재할 수 밖에 없어 광투과도를 증진시키는데 한계가 있다. In particular, since the
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 화소 전극과 공통 전극 사이에 전계를 인가할 때 수평 방향으로 회전구동하지 못하는 액정층을 최소화함으로써 광투과도가 증진될 수 있는 횡전계 방식 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal display device capable of minimizing a liquid crystal layer that can not be driven in a horizontal direction when an electric field is applied between a pixel electrode and a common electrode, And an object of the present invention is to provide an electric field type liquid crystal display device and a manufacturing method thereof.
본 발명은 상기 목적을 달성하기 위해서, 기판 상에 배열된 게이트 라인, 공통 라인 및 데이터 라인; 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터; 상기 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극; 및 상기 공통 라인과 전기적으로 연결되어 있으며, 상기 화소 전극과 평행하게 배열된 공통 전극을 포함하여 이루어지고, 상기 화소 전극은 수평구조의 제1 화소 전극 및 경사진 구조의 제2 화소 전극을 포함하여 이루어지고, 상기 공통 전극은 수평구조의 제1 공통 전극 및 경사진 구조의 제2 공통 전극을 포함하여 이루어진 것을 특징으로 하는 횡전계 방식 액정표시장치를 제공한다. In order to accomplish the above object, the present invention provides a semiconductor device comprising: gate lines, a common line and a data line arranged on a substrate; A thin film transistor formed in a region where the gate line and the data line cross each other; A pixel electrode electrically connected to the thin film transistor; And a common electrode electrically connected to the common line and arranged in parallel with the pixel electrode, wherein the pixel electrode includes a first pixel electrode having a horizontal structure and a second pixel electrode having an inclined structure, And the common electrode includes a first common electrode having a horizontal structure and a second common electrode having a tilted structure.
본 발명은 또한 기판 상에 절연층 및 제1 전극층을 차례로 적층하는 공정; 상기 제1 전극층 상에 소정 패턴의 배리어층을 형성하는 공정; 상기 소정 패턴의 배리어층을 마스크로 하여 상기 제1 전극층 및 절연층을 차례로 식각하여, 경사진 양 측면을 구비한 절연층을 형성함과 더불어 상기 경사진 양 측면을 구비한 절연층 상에 제1 화소 전극과 제1 공통 전극을 각각 형성하는 공정; 및 상기 제1 화소 전 극의 양측으로 상기 경사진 절연층의 측면을 따라 상기 기판 상면까지 연장되는 제2 공통 전극을 형성함과 더불어 상기 제1 공통 전극의 양 측으로 상기 경사진 절연층의 측면을 따라 상기 기판 상면까지 연장되는 제2 화소 전극을 형성하는 공정을 포함하여 이루어진 횡전계 방식 액정표시장치의 제조방법을 제공한다.The present invention also provides a method of manufacturing a semiconductor device, comprising the steps of sequentially laminating an insulating layer and a first electrode layer on a substrate; Forming a barrier layer of a predetermined pattern on the first electrode layer; The first electrode layer and the insulating layer are sequentially etched using the barrier layer of the predetermined pattern as a mask to form an insulating layer having inclined lateral sides, Forming a pixel electrode and a first common electrode; And a second common electrode extending to both sides of the first pixel electrode along a side surface of the inclined insulating layer and extending to the upper surface of the substrate, wherein a side surface of the inclined insulating layer is formed on both sides of the first common electrode And forming a second pixel electrode extending to the upper surface of the substrate. [5] The method of manufacturing a transverse electric field type liquid crystal display device according to claim 1,
본 발명은 또한 기판 상에 게이트 라인 및 공통 라인을 형성하고, 상기 기판 전면에 게이트 절연막을 형성하는 공정; 상기 게이트 절연막 상에 반도체층을 형성하고, 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성함과 더불어 상기 소스 전극과 연결되는 데이터 라인을 형성하는 공정; 상기 기판 전면에 보호막을 형성하는 공정; 상기 게이트 라인, 공통 라인 및 데이터 라인에 의해 구획된 영역 내에 화소 전극과 공통 전극을 형성하는 공정; 상기 드레인 전극이 노출되도록 제1 콘택홀을 형성함과 더불어 상기 공통 라인이 노출되도록 제2 콘택홀을 형성하는 공정; 및 상기 제1 콘택홀을 통해 상기 드레인 전극과 연결됨과 더불어 상기 화소 전극과 직접 연결되는 제1 연결 전극, 및 상기 제2 콘택홀을 통해 상기 공통 라인과 연결됨과 더불어 상기 공통 전극과 직접 연결되는 제2 연결 전극을 형성하는 공정을 포함하여 이루어지며, 이때, 상기 화소 전극과 공통 전극을 형성하는 공정은, 수평구조의 제1 화소 전극의 양측으로 경사진 구조의 제2 공통 전극을 형성하고, 수평구조의 제1 공통 전극의 양측으로 경사진 구조의 제2 화소 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치의 제조방법을 제공한다. Forming a gate line and a common line on the substrate and forming a gate insulating film on the entire surface of the substrate; Forming a semiconductor layer on the gate insulating layer, forming a source electrode and a drain electrode on the semiconductor layer, and forming a data line connected to the source electrode; Forming a protective film on the entire surface of the substrate; Forming a pixel electrode and a common electrode in a region partitioned by the gate line, the common line, and the data line; Forming a first contact hole to expose the drain electrode and a second contact hole to expose the common line; A first connection electrode connected to the drain electrode through the first contact hole and directly connected to the pixel electrode, and a second connection electrode connected to the common line via the second contact hole, Forming a second common electrode having a structure inclined to both sides of the first pixel electrode having a horizontal structure; and forming a second common electrode having a horizontal And forming a second pixel electrode having a tilted structure on both sides of the first common electrode in the structure of the liquid crystal display device.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects can be obtained.
본 발명에 따르면, 수평 구조의 제1 화소 전극과 경사진 구조의 제2 공통 전극 사이에서 전계가 형성되고, 수평 구조의 제1 공통 전극과 경사진 구조의 제2 화소 전극 사이에서 전계가 형성되며, 또한, 경사진 구조의 제2 화소 전극과 경사진 구조의 제2 공통 전극 사이에서도 전계가 형성되기 때문에, 구동될 수 있는 액정층의 영역이 증가될 수 있어 종래에 비하여 광투과도가 개선되는 효과가 있다. According to the present invention, an electric field is formed between the first pixel electrode of the horizontal structure and the second common electrode of the inclined structure, and an electric field is formed between the first common electrode of the horizontal structure and the second pixel electrode of the inclined structure Further, since an electric field is formed also between the second pixel electrode having the tilted structure and the second common electrode having the tilted structure, the area of the liquid crystal layer that can be driven can be increased and the light transmittance can be improved .
특히, 본 발명에 따르면 경사진 구조의 제2 화소 전극과 제2 공통 전극의 폭을 최소화할 수 있기 때문에 구동되지 않는 액정층의 영역을 최소화할 수 있어 종래에 비하여 광투과도가 개선되는 효과가 있다. In particular, according to the present invention, since the widths of the second pixel electrode and the second common electrode can be minimized, the area of the liquid crystal layer that is not driven can be minimized, thereby improving the light transmittance .
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
횡전계Transverse electric field 방식 액정표시장치 Type liquid crystal display
도 3은 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치용 하부 기판의 개략적인 평면도이다. 3 is a schematic plan view of a lower substrate for a transverse electric field type liquid crystal display according to an embodiment of the present invention.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치용 하부 기판은, 기판(100), 게이트 라인(110), 공통 라인(115), 데이터 라인(140), 박막 트랜지스터(T), 화소 전극(160a, 160b), 공통 전극(170a, 170b), 제1 연결 전극(180) 및 제2 연결 전극(190)을 포함하여 이루어진다. 3, the lower substrate for a transverse electric field type liquid crystal display according to an exemplary embodiment of the present invention includes a
상기 게이트 라인(110)과 공통 라인(115)은 제1 방향, 예를 들어 가로 방향으로 배열되어 있고, 상기 데이터 라인(140)은 제2 방향, 예를 들어 세로 방향으로 배열되어 있다. The
상기 박막 트랜지스터(T)는 상기 게이트 라인(110)과 상기 데이터 라인(140)이 교차하는 영역에 형성되어 있다. 상기 박막 트랜지스터(T)는 게이트 전극(112), 반도체층(130), 소스 전극(142) 및 드레인 전극(144)을 포함하여 이루어진다. The thin film transistor T is formed in a region where the
상기 게이트 전극(112)은 상기 게이트 라인(110)에서 분지되어 있고, 상기 소스 전극(142)은 상기 데이터 라인(140)에서 분지되어 있고, 상기 드레인 전극(144)은 상기 소스 전극(142)과 마주하면서 소정 간격으로 이격되어 있다. 상기 반도체층(130)은 상기 게이트 전극(112)과 상기 소스/드레인 전극(142, 144) 사이의 중간층에 형성되어 전자가 이동하는 채널 역할을 한다. The
상기 화소 전극(160a, 160b)과 상기 공통 전극(170a, 170b)은 상기 게이트 라인(110), 공통 라인(115) 및 데이터 라인(140)에 의해 구획된 화소 영역 내에서 서로 평행을 유지하면서 교대로 배열되어 있다. The
상기 화소 전극(160a, 160b)은 수평 구조의 제1 화소 전극(160a) 및 경사진 구조의 제2 화소 전극(160b)을 포함하여 이루어지고, 상기 공통 전극(170a, 170b)도 수평 구조의 제1 공통 전극(170a) 및 경사진 구조의 제2 공통 전극(170b)을 포함하여 이루어진다. 참고로, 도면에는 수평 구조의 전극의 폭은 두껍게 도시하였고 경사진 구조의 전극의 폭은 얇게 도시하였다. The
이때, 수평 구조의 전극 하나와 경사진 구조의 전극 두 개가 하나의 세트가 되도록 형성된다. 즉, 수평 구조의 제1 화소 전극(160a) 하나와 경사진 구조의 제2 공통 전극(170b) 두 개가 하나의 세트가 되고, 또한, 수평 구조의 제1 공통 전 극(170a) 하나와 경사진 구조의 제2 화소 전극(160b) 두 개가 하나의 세트가 된다. 이와 같은, 화소 전극(160a, 160b) 및 공통 전극(170a, 170b)의 구체적인 구성은 후술하는 단면도 및 제조 공정을 참조하면 용이하게 이해할 수 있을 것이다. At this time, one electrode of the horizontal structure and two electrodes of the tilted structure are formed to be one set. That is, one of the
상기 화소 전극(160a, 160b)과 상기 공통 전극(170a, 170b)은 도시된 바와 같이 상기 게이트 라인(110) 및 공통 라인(115)과 평행하게 배열될 수 있지만, 반드시 그에 한정되는 것은 아니다. The
상기 제1 연결 전극(180)은 상기 박막 트랜지스터(T)와 상기 화소 전극(160a, 160b)을 전기적으로 연결시키는 역할을 한다. 구체적으로, 상기 제1 연결 전극(180)은 제1 콘택홀(151)을 통해서 상기 박막 트랜지스터(T)의 드레인 전극(144)과 연결되어 있으며, 또한 상기 제1 연결 전극(180)은 다수의 화소 전극(160a, 160b)들과 직접 연결되어 있다. 따라서, 다수의 화소 전극(160a, 160b)들은 상기 제1 연결 전극(180)을 통해서 상기 박막 트랜지스터(T)로부터의 데이터 신호를 전달받는다. The
상기 제2 연결 전극(190)은 상기 공통 라인(115)과 상기 공통 전극(170a, 170b)을 전기적으로 연결시키는 역할을 한다. 구체적으로, 상기 제2 연결 전극(190)은 제2 콘택홀(152)을 통해서 상기 공통 라인(115)과 연결되어 있으며, 또한 상기 제2 연결 전극(190)은 다수의 공통 전극(170a, 170b)들과 직접 연결되어 있다. 따라서, 다수의 공통 전극(170a, 170b)들은 상기 제2 연결 전극(190)을 통해서 상기 공통 라인(115)으로부터의 공통전압 신호를 전달받는다. The
이하에서는 단면 구조를 통해 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시장치용 하부 기판 구성에 대해서 보다 상세히 설명하기로 한다. Hereinafter, a structure of a lower substrate for a liquid crystal display of a transverse electric field type according to an embodiment of the present invention will be described in detail with reference to a sectional structure.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치용 하부 기판의 단면도이다. 4A to 4D are sectional views of a lower substrate for a liquid crystal display of a transverse electric field system according to an embodiment of the present invention.
도 4a는 도 3의 A-A라인의 단면도로서, 이는 화소 영역 내에 형성되는 화소 전극(160a, 160b)과 공통 전극(170a, 170b)의 구체적인 구성을 보여주는 도면이다. FIG. 4A is a cross-sectional view taken along line A-A of FIG. 3, and shows a specific configuration of the
도 4a에서 알 수 있듯이, 기판(100) 상에는 게이트 절연막(120)과 보호막(150)이 차례로 형성되어 있다. 다만, 상기 게이트 절연막(120)과 보호막(150)은 기판(100) 전체 면에 형성되어 있는 것이 아니고, 따라서, 상기 기판(100) 상에는 상기 게이트 절연막(120)과 보호막(150)이 차례로 형성된 영역과 양자 모두 형성되지 않은 영역이 존재한다. 4A, a
상기 게이트 절연막(120)과 보호막(150)이 형성된 영역에는 화소 전극(160a, 160b) 및 공통 전극(170a, 170b)이 형성되어 있다.
구체적으로, 상기 보호막(150) 상에는 제1 화소 전극(160a)이 형성되어 있고, 상기 제1 화소 전극(160a)의 양측으로 제2 공통 전극(170b)이 형성되어 있다. 상기 제1 화소 전극(160a)은 상기 보호막(150) 상에서 수평 구조로 형성되어 있고, 상기 제2 공통 전극(170b)은 상기 보호막(150) 및 게이트 절연막(120)의 측면을 따라 상기 기판(100) 상면까지 연장되면서 경사진 구조로 형성되어 있다. Specifically, a
또한, 상기 보호막(150) 상에는 제1 공통 전극(170a)이 형성되어 있고, 상기 제1 공통 전극(170a)의 양측으로 제2 화소 전극(160b)이 형성되어 있다. 상기 제1 공통 전극(170a)은 상기 보호막(150) 상에서 수평 구조로 형성되어 있고, 상기 제2 화소 전극(160b)은 상기 보호막(150) 및 게이트 절연막(120)의 측면을 따라 상기 기판(100) 상면까지 연장되면서 경사진 구조로 형성되어 있다. A first
이상과 같이 수평구조의 제1 화소 전극(160a) 하나를 중심으로 경사진 구조의 제2 공통 전극(170b) 두 개가 양측에 형성되어 있고, 또한, 수평구조의 제1 공통 전극(170a) 하나를 중심으로 경사진 구조의 제2 화소 전극(160b) 두 개가 양측에 형성되어 있다. As described above, two second
또한, 경사진 구조의 제2 화소 전극(160b)과 경사진 구조의 제2 공통 전극(170b)이 서로 마주하고 있으며, 제2 화소 전극(160b)과 제2 공통 전극(170b)이 마주하는 양자 사이 영역에는 게이트 절연막(120) 및 보호막(150)이 형성되어 있지 않다. The inclined
이상과 같은 수평 구조의 제1 화소 전극(160a)과 제1 공통 전극(170a), 및 경사진 구조의 제2 화소 전극(160b)과 제2 공통 전극(170b)이 적용됨으로써 얻어지는 효과는 다음과 같다. The effect obtained by applying the
본 발명에 따르면, 수평 구조의 제1 화소 전극(160a)과 경사진 구조의 제2 공통 전극(170b) 사이에서 전계가 형성되고, 수평 구조의 제1 공통 전극(170a)과 경사진 구조의 제2 화소 전극(160b) 사이에서 전계가 형성되며, 또한, 경사진 구조의 제2 화소 전극(160b)과 경사진 구조의 제2 공통 전극(170b) 사이에서도 전계가 형성되기 때문에, 구동될 수 있는 액정층의 영역이 증가될 수 있어 종래에 비하여 광투과도가 개선되는 효과가 있다. According to the present invention, an electric field is formed between the
특히, 본 발명에 따르면 경사진 구조의 제2 화소 전극(160b)과 제2 공통 전 극(170b)의 폭을 최소화할 수 있기 때문에 구동되지 않는 액정층의 영역을 최소화할 수 있어 종래에 비하여 광투과도가 개선되는 효과가 있다. In particular, according to the present invention, since the widths of the
도 4b는 도 3의 B-B라인의 단면도로서, 이는 박막 트랜지스터(T)의 구성, 및 박막 트랜지스터(T)와 제1 연결 전극(180) 사이의 전기적 연결 모습을 보여주는 도면이다. FIG. 4B is a cross-sectional view taken along the line B-B of FIG. 3, which shows the configuration of the thin film transistor T and the electrical connection between the thin film transistor T and the
도 4b에서 알 수 있듯이, 기판(100) 상에는 게이트 전극(112)이 형성되어 있고, 상기 게이트 전극(112) 상에는 게이트 절연막(120)이 형성되어 있다. 4B, a
상기 게이트 절연막(120) 상에는 반도체층(130)이 형성되어 있고, 상기 반도체층(130) 상에는 소스 전극(142) 및 드레인 전극(144)이 소정 간격으로 이격 형성되어 있다. 상기 반도체층(130)은 상기 게이트 절연막(120) 상에 형성되어 전자가 이동하는 채널역할을 하는 액티브층(130a) 및 상기 액티브층(130a) 상에 형성되어 전자 이동 장벽을 낮추는 역할을 하는 오믹콘택층(130b)을 포함하여 이루어진다. 상기 오믹콘택층(130b)은 상기 소스 전극(142) 및 드레인 전극(144)과 접촉하고 있다. A
상기 소스/드레인 전극(142, 144) 상에는 보호막(150)이 형성되어 있다. 상기 보호막(150)에는 제1 콘택홀(151)이 형성되어 있어, 상기 제1 콘택홀(151)을 통해 상기 드레인 전극(144)이 노출되게 된다. A
상기 보호막(150) 상에는 제1 연결 전극(180)이 형성되어 있는데, 상기 제1 연결 전극(180)은 상기 제1 콘택홀(151)을 통해서 상기 드레인 전극(144)과 연결되어 있다. A
도 4c는 도 3의 C-C라인의 단면도로서, 이는 제1 연결 전극(180)과 제1 화소 전극(160a) 사이의 전기적 연결 모습을 보여주는 도면이다. FIG. 4C is a cross-sectional view taken along the line C-C of FIG. 3, illustrating the electrical connection between the
도 4c에서 알 수 있듯이, 기판(100) 상에는 게이트 절연막(120)과 보호막(150)이 차례로 형성되어 있다. 전술한 바와 같이, 기판(100) 상에는 상기 게이트 절연막(120)과 보호막(150)이 차례로 형성된 영역과 양자 모두 형성되지 않은 영역이 존재한다. 4C, on the
상기 제1 화소 전극(160a)은 게이트 절연막(120) 위의 보호막(150) 상에 형성되어 있다. The
상기 제1 연결 전극(180)은 상기 게이트 절연막(120)과 보호막(150)이 차례로 형성된 영역과 양자 모두 형성되지 않은 영역 모두에 걸쳐서 형성되어 있다. 특히, 상기 제1 연결 전극(180)의 일단은 상기 제1 화소 전극(160a)과 직접 연결되어 있으며, 구체적으로는 상기 제1 연결 전극(180)의 일단이 상기 제1 화소 전극(160a) 위로 소정 길이 만큼 연장되어 있다. 즉, 상기 제1 연결 전극(180)의 일단과 상기 제1 화소 전극(160a)은 서로 오버랩되어 있다. The
한편, 구체적으로 도시하지는 않았지만, 상기 제1 연결 전극(180)이 상기 제1 화소 전극(160a)과 연결된 모습과 유사하게, 상기 제1 연결 전극(180)은 상기 제2 화소 전극(160b)과도 직접 연결되어 있다(도 3 참조). Although not shown in detail, the
도 4d는 도 3의 D-D라인의 단면도로서, 이는 제2 연결 전극(190)과 제1 공통 전극(170a) 사이의 전기적 연결 모습 및 제2 연결 전극(190)과 공통 라인(115) 사이의 전기적 연결 모습을 보여주는 도면이다. FIG. 4D is a cross-sectional view of the DD line of FIG. 3, illustrating the electrical connection between the
도 4d에서 알 수 있듯이, 기판(100) 상에는 공통 라인(115)이 형성되어 있고, 상기 공통 라인(115) 상에는 게이트 절연막(120)과 보호막(150)이 차례로 형성되어 있다. 상기 게이트 절연막(120) 및 보호막(150)의 소정 영역에는 제2 콘택홀(152)이 형성되어 있어 상기 제2 콘택홀(152)에 의해 상기 공통 라인(115)이 노출되게 된다. 4D, a
전술한 도 4c에서와 마찬가지로, 상기 기판(100) 상에는 상기 게이트 절연막(120)과 보호막(150)이 차례로 형성된 영역과 양자 모두 형성되지 않은 영역이 존재한다. 4C, on the
상기 제2 연결 전극(190)은 상기 게이트 절연막(120)과 보호막(150)이 차례로 형성된 영역과 양자 모두 형성되지 않은 영역 모두에 걸쳐서 형성되어 있으며, 특히, 상기 제2 연결 전극(190)은 상기 제2 콘택홀(152)을 통해 상기 공통 라인(115)과 연결되어 있다. The
또한, 전술한 제1 연결 전극(180)과 제1 화소 전극(160a) 사이의 연결모습과 유사한 모습으로 제2 연결 전극(190)과 제1 공통 전극(170a)도 직접 연결되어 있다. 즉, 상기 게이트 절연막(120) 위의 보호막(150) 상에는 제1 공통 전극(170a)이 형성되어 있고, 상기 제2 연결 전극(190)의 일단이 상기 제1 공통 전극(170a) 위로 소정 길이만큼 연장되어, 결국 상기 제2 연결 전극(10)의 일단과 상기 제1 공통 전극(170a)이 서로 오버랩되어 있다. The
한편, 구체적으로 도시하지는 않았지만, 상기 제2 연결 전극(190)은 상기 제2 공통 전극(170b)과도 직접 연결되어 있다(도 3 참조). Meanwhile, although not shown in detail, the
이상 설명한 각각의 구성들은 당업계에 공지된 다양한 재료를 이용하여 형성할 수 있다. 이하에서는 각각의 구성들의 재료에 대한 예를 설명하지만, 반드시 그에 한정되는 것은 아니다. Each of the structures described above can be formed using various materials known in the art. Hereinafter, examples of the materials of the respective structures will be described, but the present invention is not limited thereto.
상기 게이트 라인(110), 상기 공통 라인(115), 상기 데이터 라인(140), 상기 게이트 전극(112), 상기 소스 전극(142), 및 상기 드레인 전극(144)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The
상기 게이트 절연막(120) 및 보호막(150)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 등과 같은 무기계 물질, 또는 벤조사이클로부텐(BCB)과 포토아크릴(photo acryl) 등과 같은 유기계 물질로 이루어질 수 있다. The
상기 반도체층(130)은 비정질 실리콘 또는 결정질 실리콘과 같은 실리콘계 물질을 포함하여 이루어질 수 있으며, 특히, 상기 반도체층(130)을 구성하는 오믹콘택층(130b)은 상기 실리콘계 물질에 불순물이 도핑되어 이루어질 수 있다. The
상기 화소 전극(160a, 160b), 상기 공통 전극(170a, 170b), 상기 제1 연결 전극(180), 및 상기 제2 연결 전극(190)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명 도전물로 이루어질 수 있다. The
이상은 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치용 하부 기판에 대해서 설명하였는데, 상기 하부 기판 위에는 상부 기판이 형성되고, 상기 하부 기판과 상기 상부 기판 사이에 액정층이 형성된다. The above description has been made with respect to the lower substrate for the transverse electric field type liquid crystal display device according to the embodiment of the present invention. The upper substrate is formed on the lower substrate, and the liquid crystal layer is formed between the lower substrate and the upper substrate.
상기 상부 기판은 도시하지는 않았지만, 화소 영역이 이외의 영역으로 광이 누설되는 것을 차단하기 위한 차광층이 형성되어 있고, 상기 차광층 사이에 적색(R), 녹색(G), 및 청색(B)의 컬러필터층이 형성되고, 상기 컬러필터층 상에 기판 평탄화를 위한 오버코트층이 형성된다. 이와 같은 상부 기판은 당업계에 공지된 다양한 재료를 다양한 형태로 변경형성할 수 있다. (R), green (G), and blue (B) light-emitting layers are formed between the light-shielding layers to prevent leakage of light to regions other than the pixel region, And an overcoat layer for substrate planarization is formed on the color filter layer. Such an upper substrate may be formed by various materials known in the art in various forms.
횡전계Transverse electric field 방식 액정표시장치의 제조방법 Method for manufacturing liquid crystal display device
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치용 하부 기판의 제조 공정을 개략적으로 도시한 평면도이다. 5A to 5D are plan views schematically illustrating a process of manufacturing a lower substrate for a transverse electric field type liquid crystal display according to an embodiment of the present invention.
우선, 도 5a에서 알 수 있듯이, 기판(100) 상에, 게이트 라인(110)과 상기 게이트 라인(110)에서 분지되는 게이트 전극(112), 및 공통 라인(115)을 형성하고, 그 후, 기판 전면에 게이트 절연막(120)을 형성한다. 5A, a
상기 게이트 라인(110), 게이트 전극(112) 및 공통 라인(115)은 소정의 금속 물질을 스퍼터링(Sputtering) 공정을 통해 증착한 후 포토 레지스트(PR)를 이용하여 노광, 현상 및 식각을 하는 소위 포토리소그라피(Photolithography) 공정을 통해 패턴 형성할 수 있다. The
상기 게이트 절연막(120)은 플라즈마 강화 화학 기상증착(Plasma Enhanced Chemical Vapor Deposition: PECVD) 공정을 통해 증착할 수 있다. The
다음, 도 5b에서 알 수 있듯이, 상기 게이트 절연막(120) 상에 반도체층(130)을 형성하고, 상기 반도체층(130) 상에 소스 전극(142) 및 드레인 전극(144)을 형성함과 더불어 상기 소스 전극(142)과 연결되는 데이터 라인(140)을 형성하고, 그 후, 기판 전면에 보호막(150)을 형성한다. 5B, a
상기 반도체층(130)은 PECVD 공정 및 포토리소그라피 공정을 통해 패턴형성할 수 있고, 상기 소스 전극(142), 드레인 전극(144) 및 데이터 라인(140)은 스퍼터링 및 포토리소그라피 공정을 통해 패턴형성할 수 있으며, 상기 보호막(150)은 PECVD공정을 통해 증착할 수 있다. The
다음, 도 5c에서 알 수 있듯이, 상기 게이트 라인(110), 공통 라인(115), 및 데이터 라인(140)에 의해서 구획된 화소 영역 내에 화소 전극(160a, 160b)과 공통 전극(170a, 170b)을 형성하고, 상기 드레인 전극(144)이 노출되도록 제1 콘택홀(151)을 형성하고, 상기 공통 라인(115)이 노출되도록 제2 콘택홀(152)을 형성한다. Next, as shown in FIG. 5C, the
상기 화소 전극(160a, 160b)과 공통 전극(170a, 170b)을 형성하는 구체적인 공정에 대해서는 도 6a 내지 도 6f를 참조하여 후술하기로 한다. A specific process of forming the
다음, 도 5d에서 알 수 있듯이, 제1 연결 전극(180)을 형성함과 더불어 제2 연결 전극(190)을 형성하여 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치용 하부 기판의 제조 공정을 완료한다. 5D, a
상기 제1 연결 전극(180)은 상기 제1 콘택홀(151)을 통해 상기 드레인 전극(144)과 연결됨과 더불어 상기 화소 전극(160a, 160b)과 직접 연결되도록 형성한다. The
상기 제2 연결 전극(190)은 상기 제2 콘택홀(152)을 통해 상기 공통 라인(115)과 연결됨과 더불어 상기 공통 전극(170a, 170b)과 직접 연결되도록 형성한 다. The
상기 제1 연결 전극(180) 및 제2 연결 전극(190)은 스퍼터링 또는 MOCVD(Metal Organic Chemical Vapor Deposition) 공정을 통해 투명도전층을 적층한 후 포토리소그라피 공정을 통해 패턴형성하는 공정을 통해 얻을 수 있다. The
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 화소 영역 내에 화소 전극과 공통 전극을 형성하는 공정을 도시한 단면도이다. 6A to 6F are cross-sectional views illustrating a process of forming a pixel electrode and a common electrode in a pixel region according to an embodiment of the present invention.
우선, 도 6a에서 알 수 있듯이, 기판(100) 상에 게이트 절연막(120)과 보호막(150)을 차례로 적층한 후, 상기 보호막(150) 상에 제1 전극층(200)을 적층하고, 이어서, 상기 제1 전극층(200) 상에 소정 패턴의 배리어층(210)을 형성한다. 6A, a
상기 제1 전극층(200)은 스퍼터링 공정을 통해 적층할 수 있고, 상기 소정 패턴의 배리어층(210)은 스퍼터링 공정 및 포토리소그라피 공정을 통해 패턴형성할 수 있다. The
다음, 도 6b에서 알 수 있듯이, 상기 소정 패턴의 배리어층(210)을 마스크로 하여 그 하부의 제1 전극층(200), 보호막(150) 및 게이트 절연막(120)을 차례로 식각한다. 6B, the
상기 제1 전극층(200)은 습식 식각 공정을 이용하여 식각할 수 있으며, 이와 같은 식각 공정에 의해 상기 제1 전극층(200)이 패터닝됨으로써 제1 화소 전극(160a) 및 제1 공통 전극(170a)이 형성되게 된다. The
상기 보호막(150) 및 게이트 절연막(120)은 건식 식각 공정을 이용하여 식각할 수 있으며, 이와 같은 식각 공정을 통해 상기 보호막(150) 및 게이트 절연 막(120)의 양 측면이 경사진 구조가 되도록 한다. The
한편, 도시된 바와 같이, 상기 소정 패턴의 배리어층(210)을 마스크로 하여 그 하부의 제1 전극층(200), 보호막(150) 및 게이트 절연막(120)을 차례로 식각하게 되면, 상기 배리어층(210)의 양 측단 아래에 언더컷(undercut) 영역(A)이 발생하게 되는데, 특히, 상기 제1 전극층(200)의 식각 공정을 적절히 조절함으로써 그 층에서 과도한 언더컷 영역이 생기도록 할 수 있다. If the
다음, 도 6c에서 알 수 있듯이, 상기 기판 전면에 제2 전극층(230)을 적층한다. 상기 제2 전극층(230)은 스퍼터링(sputterring) 공정을 통해 증착할 수 있으며, 이때, 상기 제2 전극층(230)은 상기 언더컷 영역에 침투하도록 형성한다.Next, as shown in FIG. 6C, the
즉, 상기 제2 전극층(230)은 상기 배리어층(210)의 상면 및 상기 기판(100) 상면에 적층됨과 더불어 상기 언더컷 영역(A)에도 침투하여 경사진 게이트 절연막(120) 및 보호막(150)의 양 측면에도 형성된다. 다만, 상기 제2 전극층(230)이 상기 제1 화소 전극(160a) 및 제1 공통 전극(170a)과는 접촉하지 않도록 증착 공정을 조절해야 한다. That is, the
다음, 도 6d에서 알 수 있듯이, 상기 언더컷 영역 내에 포토레지스트 패턴(240)을 형성한다. Next, as shown in FIG. 6D, a
상기 포토레지스트 패턴(240)은 기판 전면에 포토레지스트층을 증착한 후 현상하는 공정을 통해 형성할 수 있다. 즉, 현상 공정을 수행하면 상기 언더컷 영역 내의 포토레지스트층만 잔존하고 나머지 영역의 포토레지스트층은 제거되어 도시된 바와 같은 포토레지스트 패턴(240)을 형성할 수 있다. The
다음, 도 6e에서 알 수 있듯이, 상기 제2 전극층(230) 및 그 하부의 배리어층(210)을 식각한다. Next, as shown in FIG. 6E, the
이와 같이 상기 제2 전극층(230) 및 배리어층(210)을 식각하게 되면, 상기 제1 화소 전극(160a) 및 제1 공통 전극(170a) 위에 형성된 배리어층(210)과 제2 전극층(230)은 모두 제거되고, 또한, 상기 포토레지스트 패턴(240)에 의해 가려진 제2 전극층(230)을 제외한 나머지 제2 전극층(230)이 제거된다. When the
따라서, 도시된 바와 같이, 제1 화소 전극(160a)의 양측에 경사진 구조의 제2 공통 전극(170b)이 형성됨과 더불어 제1 공통 전극(170a)의 양측에 경사진 구조의 제2 화소 전극(160b)이 형성된다. 결국, 상기 제2 전극층(230)이 식각 공정에 의해 패터닝되어 상기 제2 화소 전극(160b)과 상기 제2 공통 전극(170b)이 형성되는 것이다. Therefore, as shown in the drawing, a second
다음, 도 6f에서 알 수 있듯이, 상기 포토레지스트 패턴(240)을 제거하여, 본 발명의 일 실시예에 따른 화소 전극(160a, 160b)과 공통 전극(170a, 170b)의 형성을 완료한다. 6F, the
결국, 보호막(150) 상에 형성된 수평구조의 제1 화소 전극(160a) 하나를 중심으로 하여, 보호막(150) 및 게이트 절연막(120)의 측면을 따라 기판(100) 상면까지 연장되는 경사진 구조의 제2 공통 전극(170b) 두 개가 양측에 형성된다. As a result, the
또한, 보호막(150) 상에 형성된 수평구조의 제1 공통 전극(170a) 하나를 중심으로 하여, 보호막(150) 및 게이트 절연막(120)의 측면을 따라 기판(100) 상면까지 연장되는 경사진 구조의 제2 화소 전극(160b) 두 개가 양측에 형성된다. A first
이상은 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치용 하부 기판의 제조공정에 대해서 설명하였는데, 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치는 전술한 바와 같이 하부 기판을 제조하고, 차광층, 컬러필터층, 및 오버코트층을 차례로 형성하여 상부 기판을 제조하고, 상기 하부 기판 및 상부 기판 사이에 액정층을 형성하는 공정을 통해 제조할 수 있다. As described above, the manufacturing process of the lower substrate for the transverse electric field type liquid crystal display device according to the embodiment of the present invention has been described. However, the transverse electric field type liquid crystal display device according to the embodiment of the present invention, Forming a light shielding layer, a color filter layer, and an overcoat layer in this order to form an upper substrate, and forming a liquid crystal layer between the lower substrate and the upper substrate.
상기 하부 기판 및 상부 기판 사이에 액정층을 형성하는 공정은 액정주입방식 또는 액정적하방식을 이용하여 수행할 수 있다. The process of forming the liquid crystal layer between the lower substrate and the upper substrate may be performed using a liquid crystal injection method or a liquid drop method.
상기 액정주입방식은 하부기판과 상부기판 중 어느 하나의 기판 상에 소정의 주입구를 구비한 씨일재를 도포하고, 상기 하부기판과 상부기판을 합착한 후 상기 씨일재의 주입구를 통해 액정을 주입하고, 그리고 상기 씨일재의 주입구를 봉인하는 공정을 통해 상기 하부기판과 상부기판 사이에 액정층을 형성하는 방식이다. In the liquid crystal injection method, a sealant having a predetermined injection port is coated on a substrate of either a lower substrate or an upper substrate, the lower substrate and the upper substrate are bonded together, the liquid crystal is injected through the sealant inlet, And a liquid crystal layer is formed between the lower substrate and the upper substrate through a process of sealing the sealant inlet.
상기 액정적하방식은 하부기판과 상부기판 중 어느 하나의 기판 상에 주입구가 없는 폐쇄형의 씨일재를 도포하고, 하부기판과 상부기판 중 어느 하나의 기판 상에 액정을 적하하고, 그리고 상기 하부기판과 상부기판을 합착하는 공정을 통해 상기 하부기판과 상부기판 사이에 액정층을 형성하는 방식이다. In the liquid dropping method, a closed type sealing material having no injection port is coated on one of a lower substrate and an upper substrate, liquid crystal is dropped onto a substrate of either a lower substrate or an upper substrate, And a liquid crystal layer is formed between the lower substrate and the upper substrate through a process of attaching the upper substrate and the upper substrate.
도 1 및 도 2는 종래의 횡전계 방식 액정표시장치의 개략적인 단면도로서, 도 1은 전계가 인가되지 않은 상태를 도시한 것이고, 도 2는 전계가 인가된 상태를 도시한 것이다.1 and 2 are schematic cross-sectional views of a conventional transverse electric field type liquid crystal display device. FIG. 1 shows a state in which no electric field is applied, and FIG. 2 shows a state in which an electric field is applied.
도 3은 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치용 하부 기판의 개략적인 평면도이다.3 is a schematic plan view of a lower substrate for a transverse electric field type liquid crystal display according to an embodiment of the present invention.
도 4a는 도 3의 A-A라인의 단면도이고, 도 4b는 도 3의 B-B라인의 단면도이고, 도 4c는 도 3의 C-C라인의 단면도이고, 도 4d는 도 3의 D-D라인의 단면도이다. FIG. 4A is a cross-sectional view taken along line A-A of FIG. 3, FIG. 4B is a cross-sectional view taken along line B-B of FIG. 3, FIG. 4C is a cross-sectional view taken along line C-C of FIG. 3 and FIG.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치용 하부 기판의 제조 공정을 개략적으로 도시한 평면도이다.5A to 5D are plan views schematically illustrating a process of manufacturing a lower substrate for a transverse electric field type liquid crystal display according to an embodiment of the present invention.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 화소 영역 내에 화소 전극과 공통 전극을 형성하는 공정을 도시한 단면도이다.6A to 6F are cross-sectional views illustrating a process of forming a pixel electrode and a common electrode in a pixel region according to an embodiment of the present invention.
<도면의 주요부 구성에 대한 부호의 설명>DESCRIPTION OF THE REFERENCE SYMBOLS
110: 게이트 라인 115: 공통 라인110: gate line 115: common line
140: 데이터 라인 160a: 제1 화소 전극140:
160b: 제2 화소 전극 170a: 제1 공통 전극160b:
170b: 제2 공통 전극 180: 제1 연결 전극170b: second common electrode 180: first connection electrode
190: 제2 연결 전극190: second connecting electrode
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090129990A KR101659259B1 (en) | 2009-12-23 | 2009-12-23 | In Plane Switching mode Liquid Crystal Display Device and Method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090129990A KR101659259B1 (en) | 2009-12-23 | 2009-12-23 | In Plane Switching mode Liquid Crystal Display Device and Method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110072886A KR20110072886A (en) | 2011-06-29 |
KR101659259B1 true KR101659259B1 (en) | 2016-09-27 |
Family
ID=44403756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090129990A KR101659259B1 (en) | 2009-12-23 | 2009-12-23 | In Plane Switching mode Liquid Crystal Display Device and Method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101659259B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180066367A (en) | 2016-12-08 | 2018-06-19 | 삼성디스플레이 주식회사 | Display device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100453361B1 (en) * | 2001-05-30 | 2004-10-15 | 비오이 하이디스 테크놀로지 주식회사 | Apparatus for In-Plane Switching Liquid Crystal Display |
KR100827461B1 (en) * | 2001-12-04 | 2008-05-06 | 비오이 하이디스 테크놀로지 주식회사 | Cross field switchhing mode liquid crystla display |
KR100685935B1 (en) * | 2005-06-27 | 2007-02-22 | 엘지.필립스 엘시디 주식회사 | IPS mode Liquid Crystal Display Device and method of manufacturing the same |
KR101407635B1 (en) * | 2007-11-07 | 2014-06-13 | 엘지디스플레이 주식회사 | Array substrate for In-Plane switching mode LCD and the method for fabricating the same |
-
2009
- 2009-12-23 KR KR1020090129990A patent/KR101659259B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20110072886A (en) | 2011-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101905757B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR101286544B1 (en) | Liquid crystal display device and method for fabricating the same | |
KR101270705B1 (en) | Thin film transistor substrate, method for manufacturing the same and liquid crystal display panel having the same | |
KR101720524B1 (en) | Liquid Crystal Display Device and Method for manufacturing the same | |
US20080180623A1 (en) | Liquid crystal display device | |
KR101243824B1 (en) | Liquid Crystal Display Device and method for Manufacturing the same | |
KR101981279B1 (en) | Liquid crystal display device and Method for manufacturing the same | |
KR100556701B1 (en) | Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same | |
KR20070070806A (en) | Thin film transistor substrate and fabricating method thereof | |
KR20090043838A (en) | Liquid crystal display panel and manufacturing method thereof | |
KR20080100692A (en) | Liquid crystal display device and fabricating method thereof | |
KR20110119002A (en) | Fringe field switching mode liquid crystal display device and the method for fabricating the same | |
KR100908849B1 (en) | Array substrate for transverse electric field type liquid crystal display device, method of manufacturing same, and transverse electric field type liquid crystal display device including the same | |
KR20070116475A (en) | Thin film transistor substrate and manufacturing method thereof | |
KR20080021994A (en) | Display pannel and mehtod for manufacturing the same | |
KR101659259B1 (en) | In Plane Switching mode Liquid Crystal Display Device and Method for manufacturing the same | |
KR101658768B1 (en) | In Plane Switching mode Liquid Crystal Display Device and Method for manufacturing the same | |
KR20120113430A (en) | Method for fabricating array substrate for fringe field switching mode liquid crystal display device | |
KR101097675B1 (en) | Thin film transistor and fabricating method thereof | |
KR102164848B1 (en) | Method of fabricating array substrate for In Plane Switching Mode LCD Device | |
KR101260666B1 (en) | Thin film transistor substrate and liquid crystal display device and method of manufacturing the sames | |
KR101899930B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR20110026787A (en) | Thin film transistor of liquid crystal display and method for fabricating the same | |
KR100698242B1 (en) | Liquid Crystal Display Device And Fabricating Method Thereof | |
KR100949040B1 (en) | Thin film transistor array substrate and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |