KR101653996B1 - Glass semiconductor package for image sensor - Google Patents
Glass semiconductor package for image sensor Download PDFInfo
- Publication number
- KR101653996B1 KR101653996B1 KR1020160006937A KR20160006937A KR101653996B1 KR 101653996 B1 KR101653996 B1 KR 101653996B1 KR 1020160006937 A KR1020160006937 A KR 1020160006937A KR 20160006937 A KR20160006937 A KR 20160006937A KR 101653996 B1 KR101653996 B1 KR 101653996B1
- Authority
- KR
- South Korea
- Prior art keywords
- glass
- sheet
- pattern
- image sensor
- via hole
- Prior art date
Links
- 239000011521 glass Substances 0.000 title claims abstract description 118
- 239000004065 semiconductor Substances 0.000 title abstract description 30
- 239000006059 cover glass Substances 0.000 claims abstract description 21
- 239000000853 adhesive Substances 0.000 claims abstract description 6
- 230000001070 adhesive effect Effects 0.000 claims abstract description 6
- 239000004593 Epoxy Substances 0.000 claims abstract description 4
- 239000002390 adhesive tape Substances 0.000 claims abstract description 4
- 239000011347 resin Substances 0.000 claims abstract description 4
- 229920005989 resin Polymers 0.000 claims abstract description 4
- 229920001296 polysiloxane Polymers 0.000 claims abstract description 3
- 239000005357 flat glass Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 239000000919 ceramic Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 241000482268 Zea mays subsp. mays Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
- H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/799—Apparatus for disconnecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
본 발명은 이미지 센서용 글라스 반도체 패키지에 관한 것으로, 더욱 상세하게는 이미지 센서 패키지를 구성하는 몸체를 글라스(Glass)로 구성함에 의해 열 및 수분에 강하여 신뢰성을 높일 수 있고, 두께를 얇게 할 수 있으며 제조 비용을 절감할 수 있는 이미지 센서용 글라스 반도체 패키지에 관한 것이다. The present invention relates to a glass semiconductor package for an image sensor, and more particularly, to a glass semiconductor package for an image sensor, which comprises a body constituting an image sensor package made of glass, which is resistant to heat and moisture to increase reliability, To a glass semiconductor package for an image sensor which can reduce manufacturing costs.
일반적으로 반도체 패키지의 구조 및 그 제조과정은, 반도체 패키지가 사용되는 응용분야에 적합하도록 다양하게 개발되고 있다.BACKGROUND ART [0002] Generally, the structure of a semiconductor package and its manufacturing process are variously developed to suit the application field in which a semiconductor package is used.
일 예로서, 반도체 칩의 상부가 빈 공간이 되는 캐비티(cavity)를 갖는 반도체 패키지의 경우 점점 그 적용범위가 다양해지고 있으며, 현재에는 이미지 센서용 반도체 패키지 분야에 가장 널리 사용되고 있다.For example, in the case of a semiconductor package having a cavity in which an upper portion of the semiconductor chip is an empty space, its application range is gradually increasing, and currently it is most widely used in a semiconductor package field for an image sensor.
이러한 이미지 센서용 반도체 패키지는, 고체 촬상 소자(CCD; charge coupled device) 또는 씨모스이미지센서(CIS; CMOS Image Sensor)라고 불리는 것으로서, 광전 변환 소자와 전하 결합 소자를 사용하여 피사체를 촬상하여 전기적인 신호로 출력하는 장치를 말한다. Such a semiconductor package for an image sensor is called a charge coupled device (CCD) or a CMOS image sensor (CIS), and uses a photoelectric conversion element and a charge coupled device to pick up an image of a subject, And outputs it as a signal.
이와 같은 이미지 센서용 반도체 패키지는 민생용, 산업용, 방송용, 군사용 등 매우 다양한 응용 분야를 가지고 있다. 예컨대, 카메라, 캠코더, 멀티미디어, 퍼스널 컴퓨터, 감시 카메라 등에 응용되고 있으며, 그 수요가 폭발적으로 증가하고 있다. Such a semiconductor package for image sensor has a wide variety of application fields such as consumer use, industrial use, broadcasting use, and military use. For example, it is applied to a camera, a camcorder, a multimedia, a personal computer, a surveillance camera and the like, and the demand thereof is explosively increasing.
종래의 이미지 센서용 반도체 패키지는, 이미지센서 칩을 외부리드에 전기적으로 신호가 연결되도록 구성된 캐비티를 갖는 패키지 몸체에 상기 이미지센서 칩을 실장한 후, 와이어로 본딩하여 신호를 전달하도록 하고, 이미지의 촬상부를 위해 하우징 위에 투명유리덮개로 밀폐되는 구조를 갖는다. In a conventional semiconductor package for an image sensor, the image sensor chip is mounted on a package body having a cavity that is electrically connected to an external lead, and the signal is transmitted by bonding the image sensor chip with a wire. And has a structure that is sealed with a transparent glass cover over the housing for the imaging unit.
이때, 종래에는 캐비티를 갖는 패키지 몸체를 구성하기 위해, 인쇄회로기판이나 세라믹을 이용하였다. In this case, a printed circuit board or a ceramic is used to constitute a package body having a cavity.
그러나 인쇄회로기판으로 몸체를 구성하는 경우에는 패키지의 두께를 얇게 할 수 있는 장점은 있으나 열과 수분에 약한 단점이 있었다. 즉, 인쇄회로기판은 열 및 수분에 취약하여 이미지 센서 패키지의 신뢰성 확보가 어려운 단점이 있다. However, when the body is made of a printed circuit board, the thickness of the package can be reduced, but the heat and moisture are weak. That is, since the printed circuit board is vulnerable to heat and moisture, it is difficult to secure the reliability of the image sensor package.
이러한 단점을 해결하고자, 수분 및 열에 대한 신뢰성 확보를 위해 세라믹을 이용하여 몸체를 구성하는데, 세라믹을 이용하여 몸체를 구성하는 경우 열 및 수분에 강한 단점이 있는 반면, 패키지의 두께가 두꺼워지고 단가가 높아 가격이 상승되는 문제점이 있다. 즉, 세라믹을 이용하여 몸체를 구성하는 경우 패키지의 두께가 두꺼워지고 중량을 초래함은 물론 원가가 상승되는 문제점이 있다. In order to solve these drawbacks, the body is made of ceramics in order to secure reliability against moisture and heat. When the body is made of ceramics, there is a strong point of heat and moisture, while the thickness of the package becomes thick, There is a problem that the price is raised. That is, when the body is made of ceramics, the thickness of the package becomes thick, resulting in weight and cost.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 글라스(Glass)에 회로패턴 및 리드를 형성하여 이미지 센서용 패키지의 몸체를 구성함에 의해 열 및 수분에 강하여 신뢰성을 높이고, 두께를 얇게 제작하여 제조 비용을 절감할 수 있게 한 이미지 센서용 글라스 반도체 패키지를 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been conceived to solve the problems of the prior art described above, and it is an object of the present invention to provide a package for image sensor by forming a circuit pattern and a lead on a glass, And to provide a glass semiconductor package for an image sensor which can reduce the manufacturing cost by making the thickness thin.
상기 목적을 달성하기 위한 본 발명의 이미지 센서용 글라스 반도체 패키지는, 이미지센서 칩; 상기 이미지센서 칩을 실장하기 위한 회로패턴과 캐비티(cavity)가 구비된 몸체; 상기 몸체와 이미지센서 칩을 전기적으로 연결하여 신호를 전달하기 위한 와이어; 및 상기 와이어를 포함한 상기 이미지센서 칩을 보호하기 위해 상기 몸체의 캐비티를 밀폐하도록 설치된 투명 커버; 를 포함하되, 상기 몸체는: 상면에 회로패턴이 형성됨과 아울러 상기 회로패턴에 연결되는 리드가 하면에 형성된 패턴 글라스(Patternn Glass)로 이루어지고, 상기 몸체에 구비되는 캐비티는: 상기 패턴 글라스의 상부에 테두리를 따라 댐 글라스(Dam Glass)을 설치하여 형성하되, 상기 댐 글라스는 접착테이프, 레진, 에폭시, 실리콘 중 어느 하나로 이루어진 비전도성 접착제에 의해 접착되고, 상기 투명 커버는: 커버 글라스(Glass Cover)로 이루어지며, 상기 패턴 글라스와 댐 글라스 및 커버 글라스는: 시트 타입으로 공정을 진행하여 형성할 수 있도록, 시트 타입의 패턴 글라스 시트와 시트 타입의 댐 글라스 시트와 시트 타입의 커버 글라스 시트로 공정을 진행한 후 다이싱(Dicing) 하여 형성하되, 상기 시트 타입의 패턴 글라스 시트는: 상기 몸체를 구성하는 회로패턴과 리드가 단위 형태로서, 열과 행을 이루도록 어레이 형태로 배열 형성되고, 상기 시트 타입의 댐 글라스 시트: 상기 시트 타입의 패턴 글라스 시트에 대응하는 크기로 이루어지며, 상기 몸체의 상부에 캐비티를 형성할 수 있도록 상기 몸체의 대응 위치에 캐비티를 형성할 수 있는 구멍이 열과 행을 이루도록 어레이 형태로 배열 형성되며, 상기 시트 타입의 커버 글라스 시트는: 상기 시트 타입의 댐 글라스 시트에 대응하는 크기로 이루어져, 상기 시트 타입의 패턴 글라스 시트에 열과 행을 이루도록 어레이 형태로 배열 형성된 각 부위에 이미지센서 칩을 각각 실장하고, 캐비티를 형성할 수 있도록 상기 시트 타입의 패턴 글라스 시트의 상부에 시트 타입의 댐 글라스 시트를 접착하며, 그 위에 상기 시트 타입의 커버 글라스 시트를 접착한 후, 다이싱 라인을 따라 다이싱 함에 의해 단위 형태의 몸체로 분할 형성하여 된 것을 특징으로 한다. According to an aspect of the present invention, there is provided a glass semiconductor package for an image sensor comprising: an image sensor chip; A body having a circuit pattern and a cavity for mounting the image sensor chip; A wire for electrically connecting the body and the image sensor chip to transmit a signal; And a transparent cover installed to seal the cavity of the body to protect the image sensor chip including the wire; Wherein the body comprises: a pattern glass formed on a top surface of the lead frame and a lead connected to the circuit pattern, the cavity being provided on the body, the pattern being formed on the upper surface of the pattern glass, Wherein the dam glass is adhered by a nonconductive adhesive made of any one of adhesive tape, resin, epoxy and silicone, and the transparent cover is made of a glass cover The pattern glass, the dam glass, and the cover glass are made of a sheet glass sheet, a dam glass sheet, and a sheet glass sheet, And then dicing the patterned glass sheet, wherein the sheet-type patterned glass sheet is formed by: A dam glass sheet having a size corresponding to the pattern glass sheet of the sheet type and a cavity formed on the upper portion of the body; The cover glass sheet having a size corresponding to that of the seat-type dam glass sheet, the cover glass sheet having a size corresponding to that of the seat-type dam glass sheet, An image sensor chip is mounted on each portion of the sheet-type pattern glass sheet arranged in an array so as to form rows and columns, and a sheet-type dam glass is provided on the sheet-type pattern glass sheet so as to form a cavity, After the sheet is bonded and the sheet-type cover glass sheet is adhered to the sheet, Along the dicing line is characterized in that the partition is formed by the body of the unit form as by dicing.
상기 몸체는: 사각 형상으로 이루어진 패턴 글라스의 측벽에 형성되어 상면의 회로패턴과 하면의 리드를 연결하는 반원 형상의 비아홀을 포함하되, 상기 반원 형상의 비아홀은: 상기 몸체를 패턴 글라스 시트에 열과 행을 갖도록 어레이 형태로 형성하여 다이싱 라인을 따라 다이싱 함에 의해 단위 형태로 분할 형성하되, 상기 다이싱 라인을 따라 비아홀을 형성함과 아울러 상기 비아홀을 도금하여 상면의 회로패턴과 하면의 리드가 서로 연결되게 한 상태에서 상기 다이싱 라인을 따라 다이싱 함에 의해 상기 비아홀이 절반으로 절단되면서 패턴 글라스의 측벽에 형성되는 반원 형상의 비아홀을 통해 상부의 회로패턴과 하부의 리드가 연결되게 형성되고, 상기 반원 형상의 비아홀에 의해 상기 몸체를 SMT 혹은 수땜시 몸체의 측면까지 솔더링(Soldering) 되어 견고한 부착력을 유지할 수 있는 것을 특징으로 한다. The semi-circular via hole is formed on the sidewall of the rectangular pattern glass and connects the upper surface circuit pattern and the lower surface lead. The semi-circular via hole is formed by: A via hole is formed along the dicing line and the via hole is plated to form a circuit pattern on the upper surface and leads on the lower surface are connected to each other through a dicing line, The via hole is cut in half by dicing along the dicing line in a state in which the circuit pattern is connected to the circuit pattern of the upper part through the semicircular via hole formed in the side wall of the pattern glass, The body is soldered to the side of the body by the SMT or the soldering by the semi- So that a strong adhesive force can be maintained.
상기 몸체는: 사각 형상으로 이루어진 패턴 글라스의 표면에 열과 행을 이루게 배열되는 비아홀이 관통되도록 형성되되, 상기 비아홀은 도금되어 상면의 회로패턴과 하면의 리드를 연결하여 신호를 전달하도록 구성되고, 하면의 리드에는 솔더볼이 설치되어 볼 그리드 어레이(BGA; Ball Grid Array) 패키지로 구성된 것을 특징으로 한다. The body is formed such that a via hole arranged in rows and columns is formed on the surface of a pattern glass having a rectangular shape. The via hole is plated to connect a circuit pattern on an upper surface to a lead on the lower surface to transmit a signal, And a solder ball is mounted on the lead of the ball grid array (BGA).
상기 댐 글라스는: 상기 패턴 글라스 혹은 상기 커버 글라스 중 어느 하나에 일체형으로 형성되되, 상기 패턴 글라스의 상부면에 홈을 형성하여 패턴 글라스의 테두리부에 댐 글라스을 형성하거나, 상기 커버 글라스의 하부면에 홈을 형성하여 커버 글라스의 테두리부에 댐 글라스을 형성한 것 중 어느 하나로 이루어지는 것이 바람직하다. The dam glass is formed integrally with any one of the pattern glass and the cover glass. A dam glass is formed on the edge of the pattern glass by forming a groove on the upper surface of the pattern glass, And a dam glass is formed at the edge of the cover glass by forming a groove.
삭제delete
삭제delete
본 발명에 따른 이미지 센서용 글라스 반도체 패키지에 의하면, 열 및 수분에 강한 글라스(Glass)에 회로패턴 및 리드를 형성하여 이미지 센서용 패키지의 몸체를 구성함에 의해 신뢰성을 향상시키고, 패키지의 두께를 얇게 제작할 수 있게 함과 아울러 제조 비용을 절감할 수 있는 효과가 있다. According to the glass semiconductor package for an image sensor according to the present invention, a circuit pattern and a lead are formed on a glass that is resistant to heat and moisture to form a body of the package for an image sensor, thereby improving reliability, And the manufacturing cost can be reduced.
도 1은 본 발명에 따른 이미지 센서용 글라스 반도체 패키지의 제1 실시예를 나타낸 도면이고,
도 2는 본 발명에 따른 이미지 센서용 글라스 반도체 패키지의 제2 실시예를 나타낸 도면이고,
도 3은 본 발명에 따른 이미지 센서용 글라스 반도체 패키지의 제3 실시예를 나타낸 도면이고,
도 4는 본 발명에 따른 이미지 센서용 글라스 반도체 패키지의 제4 실시예를 나타낸 도면이고,
도 5는 본 발명에 따른 이미지 센서용 글라스 반도체 패키지에 구비되는 몸체를 구성하는 패턴 글라스의 일예를 나타낸 도면이고,
도 6a ~ 도 6d는 도 5표시의 몸체를 구성하는 패턴 글라스의 제조를 순차적으로 나타낸 도면이고,
도 7은 본 발명에 따른 이미지 센서용 글라스 반도체 패키지를 시트 타입(Sheet Type)으로 생산하는 일 예를 보인 도면이다. 1 is a view showing a first embodiment of a glass semiconductor package for an image sensor according to the present invention,
2 is a view showing a second embodiment of a glass semiconductor package for an image sensor according to the present invention,
3 is a view showing a third embodiment of the glass semiconductor package for an image sensor according to the present invention,
4 is a view showing a fourth embodiment of a glass semiconductor package for an image sensor according to the present invention,
5 is a view showing an example of a pattern glass constituting a body included in a glass semiconductor package for an image sensor according to the present invention,
FIGS. 6A to 6D sequentially show the production of the pattern glass constituting the body of FIG. 5, and FIG.
7 is a view showing an example of producing a glass semiconductor package for an image sensor according to the present invention in a sheet type.
이하에서는, 첨부된 도면을 참고하여 본 발명에 따른 바람직한 실시예를 보다 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 설명에 앞서, 이하의 특정한 구조 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며, 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니된다.Prior to the description of the present invention, the following specific structure or functional description is merely illustrative for the purpose of describing an embodiment according to the concept of the present invention, and embodiments according to the concept of the present invention may be embodied in various forms , And should not be construed as limited to the embodiments described herein.
또한, 본 발명의 개념에 따른 실시예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로, 특정 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시 형태에 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경물, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. In addition, embodiments according to the concept of the present invention can make various changes and have various forms, so that specific embodiments are illustrated in the drawings and described in detail herein. However, it should be understood that the embodiments according to the concept of the present invention are not intended to limit the present invention to specific modes of operation, but include all modifications, equivalents and alternatives falling within the spirit and scope of the present invention.
첨부된 도 1은 본 발명에 따른 이미지 센서용 글라스 반도체 패키지의 제1 실시예를 나타낸 도면이고, 도 2는 본 발명에 따른 이미지 센서용 글라스 반도체 패키지의 제2 실시예를 나타낸 도면이고, 도 3은 본 발명에 따른 이미지 센서용 글라스 반도체 패키지의 제3 실시예를 나타낸 도면이고, 도 4는 본 발명에 따른 이미지 센서용 글라스 반도체 패키지의 제4 실시예를 나타낸 도면이고, 도 5는 본 발명에 따른 이미지 센서용 글라스 반도체 패키지에 구비되는 몸체를 구성하는 패턴 글라스의 일예를 나타낸 도면이고, 도 6a ~ 도 6d는 도 5표시의 몸체를 구성하는 패턴 글라스의 제조를 순차적으로 나타낸 도면이고, 도 7은 본 발명에 따른 이미지 센서용 글라스 반도체 패키지를 시트 타입(Sheet Type)으로 생산하는 일 예를 보인 도면이다. FIG. 1 is a view showing a first embodiment of a glass semiconductor package for an image sensor according to the present invention, FIG. 2 is a view showing a second embodiment of a glass semiconductor package for an image sensor according to the present invention, 4 is a view showing a fourth embodiment of a glass semiconductor package for an image sensor according to the present invention, and Fig. 5 is a cross-sectional view of a glass semiconductor package for an image sensor according to the present invention. FIG. 6A to FIG. 6D are views sequentially showing the production of a pattern glass constituting the body of FIG. 5, and FIG. 7A to FIG. Is a diagram showing an example of producing a glass semiconductor package for an image sensor according to the present invention in a sheet type.
이들 도면에 도시되어 있는 바와 같이, 본 발명은 이미지센서 칩(110)을 구비하고 있다. 상기 이미지센서 칩(110)은 현재 사용하고 있는 통상의 이미지센서 칩의 기술이다. As shown in these drawings, the present invention includes an
이와 같은 이미지센서 칩(110)을 실장하기 위한 회로패턴(122)과 캐비티(cavity)(121)를 갖는 몸체(120)를 구비하고, 상기 몸체(120)의 회로패턴(122)과 이미지센서 칩(110)을 전기적으로 연결하여 신호를 전달하기 위한 와이어(130)를 구비하고 있다. And a
또한, 상기 이미지센서 칩(110)을 포함한 와이어(130) 등을 보호하기 위해 상기 몸체(120)의 상부를 밀폐하도록, 즉 상기 캐비티(121)를 밀폐하도록 투명 커버(140)를 설치하여 이미미 센서용 반도체 패키지를 구성하는 것으로, 이러한 몸체(120)와 와이어(130) 및 투명 커버(140)는 통상의 이미지 센서용 반도체 패키지의 구성이다. In order to protect the
본 발명에 따르면, 상기 몸체(120)를 패턴 글라스(Pattern Glass)(120a)로 구성한 것이 특징이다. 즉, 열 및 습기에 강하고 단가가 저렴하며 두께를 얇게 할 수 있는 패턴 글라스(120a)로 상기 몸체(120)를 구성함에 의해 세라믹 혹은 인쇄회로기판으로 몸체를 구성할 경우 발생하는 종래 기술의 문제점을 해결한 것이 특징이다. According to the present invention, the
이러한 상기 몸체(120)를 구성하기 위해, 패턴 글라스(120a)의 상면에 회로패턴(122)이 형성되고, 상기 회로패턴(122)에 연결되도록 패턴 글라스(120a)의 하면에 리드(124)가 형성된다. A
이때, 상기 회로패턴(122)과 리드(124)는 비아홀(126a,126b)에 의해 전기적으로 연결되는데, 상기 비아홀을 형성하기 위한 제1 실시예에 대하여 설명한다. At this time, the
상기 제1 실시예에 따른 비아홀(126a)은, 상기 몸체(120)를 구성하는 사각 형상으로 이루어진 패턴 글라스 시트의 측벽에 형성되어 상면의 회로패턴(122)과 하면의 리드(124)를 연결하는 반원 형상으로 이루어진다.(도 5참조) The
이때, 상기 반원 형상의 비아홀(126a)은 상기 몸체(120)를 패턴 글라스 시트에 열과 행을 갖도록 어레이 형태로 형성하여 다이싱 라인(L)(도 6a참조)을 따라 다이싱 함에 의해 단위 형태로 분할 형성하여 형성한다. 즉, 상기 다이싱 라인(L)을 따라 비아홀(126a)을 형성함과 아울러 상기 비아홀(126a)을 도금하여 상면의 회로패턴(122)과 하면의 리드(124)가 서로 연결되게 한 상태에서 상기 다이싱 라인(L)을 따라 다이싱 함에 의해 상기 비아홀(126a)이 절반으로 절단되면서 패턴 글라스(120a)의 측벽에 형성되는 반원 형상의 비아홀(126a)을 통해 상부의 회로패턴(122)과 하부의 리드(124)가 연결되게 형성한다. The
이와 같이 제1 실시예에 따라서 비아홀(126a)을 형성하는 경우, 상기 몸체(120)를 구성하는 패턴 글라스(120a)의 측벽에 도 5표시와 같이 반원 형상의 비아홀(126a)들이 형성되어, 상기 반원 형상의 비아홀(126a)을 통해 상부의 회로패턴(122)과 하부의 리드(124)가 전기적으로 연결되어 신호를 전달할 수 있다. When the
이러한 상기 반원 형상의 비아홀(126a)에 의해, 상기 몸체(120)를 SMT 혹은 수땜시 몸체(120)의 측면까지 솔더링(Soldering) 되어 견고한 부착력을 유지할 수 있는 특징을 갖는다. 즉, 솔더링이 측면까지 되기 때문에 몸체가 부착되어 있는 상태가 강한 장점을 갖는다. The
또한, 상기 회로패턴(122)과 리드(124)를 전기적으로 연결하기 위한 비아홀의 제2 실시예에 대하여 설명한다. A second embodiment of a via hole for electrically connecting the
상기 제2 실시예에 따른 비아홀(126b)은, 상기 몸체(120)를 구성하는 사각 형상으로 이루어진 패턴 글라스 시트의 표면에 열과 행을 이루게 배열되도록 비아홀(126b)을 관통하여 형성하고, 상기 비아홀(126b)을 도금하여 상면의 회로패턴(122)과 하면의 리드(124)를 연결하여 신호를 전달하도록 구성된다. The
이때, 하면의 리드(124)에는 솔더볼(128)을 설치하여 볼 그리드 어레이(BGA; Ball Grid Array) 패키지로 구성할 수 있다.(도 2참조) At this time, a
본 발명에 따르면, 상기 몸체(120)에 캐비티(121)를 구성하기 위해 패턴 글라스(120a)의 상부에 테두리를 따라 댐 글라스(Glass Dam)(150)을 설치하여 형성하는 것이 바람직하다. According to the present invention, it is preferable that a
이러한 댐 글라스(150)은 패턴 글라스(120a)의 사각 형상을 따라 형성되는 사각 링 형상으로 형성되어, 상기 패턴 글라스(120a)의 테두리에 접착테이프, 레진, 에폭시, 실리콘 중 어느 하나로 이루어진 비전도성 접착제에 의해 접착되어 형성될 수 있다.
또한, 상기 투명 커버(140)를 커버 글라스(Cover Glass)(140a)로 이루어지는 것이 바람직하다. The
Also, it is preferable that the
한편, 본 발명은 상기 댐 글라스(150)를 패턴 글라스(120a) 혹은 커버 글라스(140a) 중 어느 하나에 일체형으로 형성되게 하여 구성할 수 있다. 즉, 도 4표시와 같이 패턴 글라스(120a)의 상부면에 홈을 형성하여 패턴 글라스(120a)의 테두리부에 댐 글라스(150)를 형성하거나, 도 3표시와 같이 커버 글라스(140a)의 하부면에 홈을 형성하여 커버 글라스(140a)의 테두리부에 댐 글라스(150)를 형성할 수 있다. Meanwhile, the
삭제delete
이와 같이 구성되는 본 발명은 상기 몸체(120)를 구성하는 패턴 글라스(120a)와 댐 글라스(150) 및 커버 글라스(140a)는 시트 타입으로 공정을 진행하여 형성할 수 있다. 즉, 도 7에 도시된 바와 같이, 상기 몸체(120)를 구성하는 회로패턴(122)과 리드(124)가 단위 형태로서, 열과 행을 이루도록 어레이 형태로 배열되도록 형성된 시트 타입의 패턴 글라스 시트(P)를 구비하고, 상기 시트 타입의 패턴 글라스 시트(P)에 대응하는 크기로 이루어지며, 상기 몸체(120)의 상부에 캐비티(121)를 형성할 수 있도록 상기 몸체(120)의 대응 위치에 구멍(h)들이 열과 행을 이루도록 어레이 형태로 형성된 시트 타입의 댐 글라스 시트(D)를 구비하며, 상기 시트 타입의 댐 글라스 시트(D)에 대응하는 크기로 이루어진 시트 타입의 커버 글라스 시트(C)를 구비하여, 상기 시트 타입의 패턴 글라스 시트(P)에 열과 행을 이루도록 어레이 형태로 배열 형성된 각 부위에 이미지센서 칩(110)을 각각 실장하고, 상기 이미지센서 칩(110)이 실장되는 부위에 캐비티(121)를 형성할 수 있도록 상기 시트 타입의 패턴 글라스 시트(P)의 상부에 시트 타입의 댐 글라스 시트(D)를 접착하며, 그 위에 상기 시트 타입의 커버 글라스 시트(C)를 접착한 후, 다이싱 라인(L)을 따라 다이싱(Dicing) 함에 의해 단위 형태로 분할 형성하여 형성할 수 있다. The
이때, 상기 캐비티, 회로패턴, 리드 및 회로패턴과 리드를 전기적으로 연결하기 위한 비아홀 등의 가공을 위해서는, 샌드 블래스터(sand blaster) 공법 혹은 에칭 공법 등을 이용하여 제작할 수 있으며, 이러한 공법은 정학한 수치를 확보하여 가공할 수 있는 특징이 있어, 글라스의 가공에 따른 불량을 방지하여 본 발명의 패키지에 대한 품질을 보증할 수 있다. At this time, for the processing of the cavity, the circuit pattern, the lead, and the via hole for electrically connecting the circuit pattern and the lead, a sand blaster method or an etching method may be used. It is possible to secure a numerical value and to process it, and it is possible to prevent defects due to the processing of the glass, thereby assuring the quality of the package of the present invention.
또한, 본 발명은 패턴 글라스를 이용하여 이미지 센서용 글라스 반도체 패키지를 구성함에 의해 패키지의 전체 두께를 줄일 수 있다. 즉, 종래에 몸체를 구성하기 위한 재질로 세라믹을 이용할 경우 두께를 줄일 수 없는 문제점을 극복하고, 또 두께는 줄일 수 있으나 수분 침투에 취약한 인쇄회로기판을 이용할 경우 발생되는 모든 문제점을 본 발명은 글라스를 이용함으록서 해결할 수 있다. In addition, the present invention can reduce the overall thickness of the package by forming a glass semiconductor package for an image sensor using a pattern glass. In other words, all the problems that occur when using a ceramic substrate as a material for constituting the body can overcome the problem that the thickness can not be reduced and the thickness can be reduced, but a case where a printed circuit board vulnerable to moisture penetration is used, Can be solved.
따라서, 본 발명은 인쇄회로기판 및 세라믹의 단점을 배제하고, 세라믹 및 인쇄회로기판의 장점만을 살려 수분에 강하고 패키지의 두께 역시 줄여 얇게 제작할 수 있는 특징이 있다. 특히, 본 발명은 패키지의 필수구성 요소인 몸체를 커버글라스와 동일한 재질로 구성하여 부착함으로써 고온에서의 접착 안정성을 기존대비 월등히 향상시킬 수 있다. 즉, 이미지센서 패키지는 제작 완료 후 보드에 실장되며, 이 과정에서 고온의 리플러우(Reflow)(납땜) 공정이 진행되는데 패키지의 구조가 이종 재질인 경우 열팽창 계수의 차이로 인하여 접착부위에서의 계면박리 현상 및 팝콘 현상이 발생되는 약점이 있으나, 동일 재질의 몸체와 커버 글라스를 부착함으로 인하여 고온에서의 안정적인 접착력을 유지시킬 수 있는 효과도 기대할 수 있다. Accordingly, the present invention is characterized in that the advantages of the printed circuit board and the ceramic are eliminated, and the advantages of the ceramic and the printed circuit board are taken into consideration. In particular, according to the present invention, the body, which is an essential component of the package, is made of the same material as that of the cover glass, so that the stability of adhesion at high temperatures can be significantly improved. That is, the image sensor package is mounted on the board after the fabrication is completed. In this process, reflow (soldering) process is performed at a high temperature. When the package structure is made of different materials, And popcorn phenomenon. However, it is possible to maintain a stable adhesive force at a high temperature by attaching a cover glass and a body made of the same material.
본 발명에 따른 이미지 센서용 글라스 반도체 패키지의 제조 방법을 설명한다. A method of manufacturing a glass semiconductor package for an image sensor according to the present invention will be described.
먼저, 본 발명이 패키지는 캐비티(cavity)를 갖는 몸체에 이미지센서 칩을 실장하고, 상기 이미지센서 칩을 덮도록 투명 커버를 설치하여 구성된 통상의 제조 방법에서, 도 6a ~ 도 6d에 나타낸 바와 같이 몸체(120)를 제조하는 방법에 특징이 있다. 6A to 6D, in a conventional manufacturing method in which an image sensor chip is mounted on a body having a cavity and a transparent cover is provided to cover the image sensor chip, The method of manufacturing the
이와 같이 상기 몸체(120)를 제조하기 위해서는 도 6a 표시와 같이, 소정 두께와 면적을 갖는 시트 타입(Sheet Type)의 패턴 글라스(Pattern Glass) 시트(P)에 다이싱 할 수 있는 다이싱 라인(L)을 설정하고, 상기 다이싱 라인(L)에 의해 구획되는 상면에 도 6b 표시와 같이, 회로패턴을 형성함과 아울러 하면에는 리드를 어레이 형태로 열과 행으로 배열되도록 형성한다. In order to manufacture the
이후, 도 6c 표시와 같이 상기 다이싱 라인(L)을 따라 시트 타입의 패턴 글라스 시트(P)에 비아홀(126a)을 형성하고, 상기 비아홀(126a)을 도금하여 상면의 회로패턴과 하면의 리드가 전기적으로 서로 연결되게 한다. Thereafter, as shown in FIG. 6C, a via
이와 같이 형성되는 비아홀(126a)을 통해 상면의 회로패턴과 하면의 리드가 서로 연결되게 한 상태에서 상기 다이싱 라인(L)을 따라 다이싱 함에 의해 도 6d 표시와 같이 단위 형태로 분할하여 패턴 글라스로 이루어지는 낱개의 몸체를 제조하게 된다. The circuit pattern on the upper surface and the leads on the lower surface are connected to each other through the via
이때, 상기 비아홀(126a)이 절반으로 절단되도록 상기 다이싱 라인(L)을 따라 시트 타입의 패턴 글라스 시트(P)를 다이싱 함에 의해 낱개의 패턴 글라스의 측벽에 반원 형상의 비아홀이 형성되게 함과 아울러 반원 형상의 비아홀(126a)을 통해 상부의 회로패턴과 하부의 리드가 연결되는 낱개의 패턴 글라스로 이루어지는 몸체(120)를 제작할 수 있다. At this time, a semi-circular via hole is formed on the sidewall of each pattern glass by dicing the patterned sheet sheet P of the sheet type along the dicing line L so that the via
본 발명에 따르면, 열 및 수분에 강한 글라스(Glass)에 회로패턴 및 리드를 형성하여 이미지 센서용 패키지의 몸체를 구성함에 의해 신뢰성을 향상시킬 수 있는 특징이 있다. 즉, 종래에 세라믹 혹은 인쇄회로기판으로만 몸체를 제작함에 의해 발생하는 열 및 수분에 대한 문제점을 해결하여 신뢰성이 향상되고, 가격이 저렴한 패키기의 제작이 가능하다. According to the present invention, a reliability can be improved by forming a circuit pattern and a lead in a glass resistant to heat and moisture to form a body of the package for an image sensor. That is, it is possible to manufacture a package having improved reliability and low cost by solving the problems of heat and moisture generated by manufacturing the body only with ceramic or printed circuit board.
이상에서와 같은 기술적 구성에 의해 본 발명의 기술적 과제가 달성되는 것이며, 비록 한정된 실시예와 도면에 의해 설명되었으나 여기에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능한 것임은 물론이다.Although the present invention has been fully described in connection with the preferred embodiments thereof with reference to the accompanying drawings, it is to be understood that the present invention is not limited thereto. It is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims.
110 - 이미제센서 칩 120 - 몸체
120a - 패턴 글라스 122 - 회로패턴
124 - 리드 126a,126b - 비아홀
130 - 와이어 140 - 투명 커버
140a - 커버 글라스 150 - 댐 글라스
P - 시트 타입의 패턴 글라스 시트 D - 시트 타입의 댐 글라스 시트
h - 캐비티 형성용 구멍 C - 시트 타입의 커버 글라스 시트110 - Imaging sensor chip 120 - Body
120a - patterned glass 122 - circuit pattern
124 -
130 - wire 140 - transparent cover
140a - Coverglass 150 - Dam glass
P - sheet type pattern glass sheet D - sheet type dam glass sheet
h - cavity for cavity formation C - sheet type cover glass sheet
Claims (6)
상기 이미지센서 칩(110)을 실장하기 위한 회로패턴(122)과 캐비티(cavity)(121)가 구비된 몸체(120);
상기 몸체(120)와 이미지센서 칩(110)을 전기적으로 연결하여 신호를 전달하기 위한 와이어(130); 및
상기 와이어(130)를 포함한 상기 이미지센서 칩(110)을 보호하기 위해 상기 몸체(120)의 캐비티(121)를 밀폐하도록 설치된 투명 커버(140); 를 포함하되,
상기 몸체(120)는:
상면에 회로패턴(122)이 형성됨과 아울러 상기 회로패턴(122)에 연결되는 리드(124)가 하면에 형성된 패턴 글라스(Patternn Glass)(120a)로 이루어지고,
상기 몸체(120)에 구비되는 캐비티(121)는:
상기 패턴 글라스(120a)의 상부에 테두리를 따라 댐 글라스(Dam Glass)(150)을 설치하여 형성하되,
상기 댐 글라스(150)는 접착테이프, 레진, 에폭시, 실리콘 중 어느 하나로 이루어진 비전도성 접착제에 의해 접착되고,
상기 투명 커버(140)는:
커버 글라스(Glass Cover)(140a)로 이루어지며,
상기 패턴 글라스(120a)와 댐 글라스(150) 및 커버 글라스(140a)는:
시트 타입으로 공정을 진행하여 형성할 수 있도록, 시트 타입의 패턴 글라스 시트(P)와 시트 타입의 댐 글라스 시트(D)와 시트 타입의 커버 글라스 시트(C)로 공정을 진행한 후 다이싱(Dicing) 하여 형성하되,
상기 시트 타입의 패턴 글라스 시트(P)는:
상기 몸체(120)를 구성하는 회로패턴(122)과 리드(124)가 단위 형태로서, 열과 행을 이루도록 어레이 형태로 배열 형성되고,
상기 시트 타입의 댐 글라스 시트(D)는:
상기 시트 타입의 패턴 글라스 시트(P)에 대응하는 크기로 이루어지며, 상기 몸체(120)의 상부에 캐비티(121)를 형성할 수 있도록 상기 몸체(120)의 대응 위치에 캐비티(121)를 형성할 수 있는 캐비티 형성용 구멍(h)이 열과 행을 이루도록 어레이 형태로 배열 형성되며,
상기 시트 타입의 커버 글라스 시트(C)는:
상기 시트 타입의 댐 글라스 시트(D)에 대응하는 크기로 이루어져,
상기 시트 타입의 패턴 글라스 시트(P)에 열과 행을 이루도록 어레이 형태로 배열 형성된 각 부위에 이미지센서 칩(110)을 각각 실장하고, 상기 이미지센서 칩(110)이 실장된 부위에 캐비티(121)를 형성할 수 있도록 상기 시트 타입의 패턴 글라스 시트(P)의 상부에 시트 타입의 댐 글라스 시트(D)를 접착하며, 그 위에 상기 시트 타입의 커버 글라스 시트(C)를 접착한 후, 다이싱 라인(L)을 따라 다이싱 함에 의해 단위 형태의 몸체로 분할 형성하는 것을 특징으로 하는 이미지 센서용 글라스 반도체 패키지.
An image sensor chip (110);
A body 120 having a circuit pattern 122 and a cavity 121 for mounting the image sensor chip 110;
A wire 130 for electrically connecting the body 120 and the image sensor chip 110 to transmit a signal; And
A transparent cover 140 installed to seal the cavity 121 of the body 120 to protect the image sensor chip 110 including the wire 130; , ≪ / RTI &
The body 120 includes:
A circuit pattern 122 is formed on the upper surface and a lead 124 connected to the circuit pattern 122 is formed of a pattern glass 120a formed on the lower surface,
The cavity (121) provided in the body (120) comprises:
A dam glass 150 is formed along the rim on the pattern glass 120a,
The dam glass 150 is adhered by a non-conductive adhesive made of any one of adhesive tape, resin, epoxy and silicone,
The transparent cover 140 comprises:
And a cover glass 140a,
The pattern glass 120a, the dam glass 150, and the cover glass 140a are formed of:
The process is carried out with a sheet glass sheet (P), a sheet glass sheet (D) and a sheet glass sheet (C) so that the sheet glass sheet (P) Dicing)
The patterned sheet sheet P of the sheet type comprises:
The circuit pattern 122 and the leads 124 constituting the body 120 are arranged in an array so as to form rows and columns,
The sheet-type dam glass sheet D comprises:
A cavity 121 is formed at a corresponding position of the body 120 so as to form a cavity 121 on an upper portion of the body 120, The cavity-forming holes h are arranged in an array so as to form rows and columns,
The sheet-type cover glass sheet (C) comprises:
And a size corresponding to the seat-type dam glass sheet D,
The image sensor chips 110 are mounted on the pattern glass sheets P of the sheet type and arranged in an array so as to form rows and columns and the cavities 121 are formed on the portions where the image sensor chips 110 are mounted. Type dam glass sheet D is adhered on the sheet-type pattern glass sheet P so that the sheet glass sheet P can be formed thereon, and the sheet-type cover glass sheet C is adhered on the dam glass sheet D, Wherein the glass substrate is divided into a unit type body by dicing along a line (L).
상기 몸체(120)는:
사각 형상으로 이루어진 패턴 글라스(120a)의 측벽에 형성되어 상면의 회로패턴(122)과 하면의 리드(124)를 연결하는 반원 형상의 비아홀(126a)을 포함하되,
상기 반원 형상의 비아홀(126a)은:
상기 몸체(120)를 패턴 글라스 시트에 열과 행을 갖도록 어레이 형태로 형성하여 다이싱 라인(L)을 따라 다이싱 함에 의해 단위 형태로 분할 형성하되,
상기 다이싱 라인(L)을 따라 비아홀(126a)을 형성함과 아울러 상기 비아홀(126a)을 도금하여 상면의 회로패턴(122)과 하면의 리드(124)가 서로 연결되게 한 상태에서 상기 다이싱 라인(L)을 따라 다이싱 함에 의해 상기 비아홀(126a)이 절반으로 절단되면서 패턴 글라스의 측벽에 형성되는 반원 형상의 비아홀(126a)을 통해 상부의 회로패턴(122)과 하부의 리드(124)가 연결되게 형성되고,
상기 반원 형상의 비아홀(126a)에 의해 상기 몸체(120)를 SMT 혹은 수땜시 몸체(120)의 측면까지 솔더링(Soldering) 되어 견고한 부착력을 유지할 수 있는 것을 특징으로 하는 이미지 센서용 글라스 반도체 패키지.
The method according to claim 1,
The body 120 includes:
And a semicircular via hole 126a formed on a sidewall of the pattern glass 120a having a rectangular shape to connect the top surface circuit pattern 122 and the bottom surface lead 124,
The semi-circular via hole 126a has:
The body 120 is formed in an array shape having rows and columns in a patterned glass sheet and is diced along the dicing line L to be divided into unit shapes,
The via hole 126a is formed along the dicing line L and the via hole 126a is plated so that the circuit pattern 122 on the upper surface and the leads 124 on the lower surface are connected to each other. The via hole 126a is cut in half by dicing along the line L so that the upper circuit pattern 122 and the lower lead 124 are electrically connected to each other through the half-circular via hole 126a formed on the side wall of the pattern glass, Respectively,
Wherein the semi-circular via hole (126a) allows the body (120) to be soldered to the side of the body (120) by SMT or watertightness to maintain a firm adhesion.
상기 몸체(120)는:
사각 형상으로 이루어진 패턴 글라스(120a)의 표면에 열과 행을 이루게 배열되는 비아홀(126b)이 관통되도록 형성되되,
상기 비아홀(126b)은 도금되어 상면의 회로패턴(122)과 하면의 리드(124)를 연결하여 신호를 전달하도록 구성되고,
하면의 리드(124)에는 솔더볼(128)이 설치되어 볼 그리드 어레이(BGA; Ball Grid Array) 패키지로 구성된 것을 특징으로 하는 이미지 센서용 글라스 반도체 패키지. The method according to claim 1,
The body 120 includes:
A via hole 126b arranged in rows and columns is formed on the surface of a pattern glass 120a having a rectangular shape,
The via hole 126b is plated to connect the upper surface circuit pattern 122 and the lower surface lead 124 to transmit a signal,
And a solder ball (128) is provided on the lower lead (124) to form a ball grid array (BGA) package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160006937A KR101653996B1 (en) | 2016-01-20 | 2016-01-20 | Glass semiconductor package for image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160006937A KR101653996B1 (en) | 2016-01-20 | 2016-01-20 | Glass semiconductor package for image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101653996B1 true KR101653996B1 (en) | 2016-09-09 |
Family
ID=56939254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160006937A KR101653996B1 (en) | 2016-01-20 | 2016-01-20 | Glass semiconductor package for image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101653996B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220101809A (en) | 2021-01-12 | 2022-07-19 | (주)에이지피 | Dam-less Image sensor package and manufacturing method for dam-less Image sensor package |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218230A (en) * | 1992-01-30 | 1993-08-27 | Nec Corp | Semiconductor device |
| JP2002299372A (en) * | 2001-03-29 | 2002-10-11 | Seiko Epson Corp | Semiconductor device, manufacturing method of the semiconductor device and packaging method of the semiconductor device |
| KR200294446Y1 (en) * | 2002-07-25 | 2002-11-13 | 이덕기 | image sensor semiconductor package |
| JP2009044494A (en) * | 2007-08-09 | 2009-02-26 | Fujifilm Corp | Imaging device |
| KR20140016023A (en) | 2012-07-30 | 2014-02-07 | 삼성전자주식회사 | Image sensor package |
-
2016
- 2016-01-20 KR KR1020160006937A patent/KR101653996B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218230A (en) * | 1992-01-30 | 1993-08-27 | Nec Corp | Semiconductor device |
| JP2002299372A (en) * | 2001-03-29 | 2002-10-11 | Seiko Epson Corp | Semiconductor device, manufacturing method of the semiconductor device and packaging method of the semiconductor device |
| KR200294446Y1 (en) * | 2002-07-25 | 2002-11-13 | 이덕기 | image sensor semiconductor package |
| JP2009044494A (en) * | 2007-08-09 | 2009-02-26 | Fujifilm Corp | Imaging device |
| KR20140016023A (en) | 2012-07-30 | 2014-02-07 | 삼성전자주식회사 | Image sensor package |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220101809A (en) | 2021-01-12 | 2022-07-19 | (주)에이지피 | Dam-less Image sensor package and manufacturing method for dam-less Image sensor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9905597B2 (en) | Sensor package structure | |
| US9346668B1 (en) | Molded cavity substrate MEMS package fabrication method and structure | |
| US7494292B2 (en) | Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure | |
| US8115283B1 (en) | Reversible top/bottom MEMS package | |
| US7589422B2 (en) | Micro-element package having a dual-thickness substrate and manufacturing method thereof | |
| US20060223216A1 (en) | Sensor module structure and method for fabricating the same | |
| JP3898666B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| US8760559B2 (en) | Miniaturization image capturing module and method of manufacturing the same | |
| JP4170950B2 (en) | Optical device and manufacturing method thereof | |
| US20070228403A1 (en) | Micro-element package module and manufacturing method thereof | |
| US9260298B1 (en) | Stacked MEMS microphone packaging method | |
| KR20100060681A (en) | Semiconductor package for image sensor and fabricating method thereof | |
| US20150232325A1 (en) | Micro electro mechanical systems package and manufacturing method thereof | |
| KR101653996B1 (en) | Glass semiconductor package for image sensor | |
| US20070210399A1 (en) | Micro-element package and manufacturing method thereof | |
| JP6131308B2 (en) | Camera module and manufacturing method thereof | |
| US10236228B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
| JP2005353802A (en) | Light emitting diode | |
| TW201340798A (en) | Multi-chip package | |
| WO2019077990A1 (en) | Substrate laminate, and imaging device | |
| KR20140143588A (en) | Sensor package and method for producting of the same | |
| JP4147171B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| KR20050118833A (en) | Package for image sensor | |
| US20210391226A1 (en) | Semiconductor device packages having cap with integrated electrical leads | |
| KR102610614B1 (en) | Hermetic sealing package module and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190625 Year of fee payment: 4 |