KR101647790B1 - 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 - Google Patents

발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 Download PDF

Info

Publication number
KR101647790B1
KR101647790B1 KR1020100021184A KR20100021184A KR101647790B1 KR 101647790 B1 KR101647790 B1 KR 101647790B1 KR 1020100021184 A KR1020100021184 A KR 1020100021184A KR 20100021184 A KR20100021184 A KR 20100021184A KR 101647790 B1 KR101647790 B1 KR 101647790B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
heat dissipation
substrate
Prior art date
Application number
KR1020100021184A
Other languages
English (en)
Other versions
KR20110101863A (ko
Inventor
황성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100021184A priority Critical patent/KR101647790B1/ko
Publication of KR20110101863A publication Critical patent/KR20110101863A/ko
Application granted granted Critical
Publication of KR101647790B1 publication Critical patent/KR101647790B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/647Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0075Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 발광 소자는 방열층; 상기 방열층 상에 기판; 상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 제1 도전형 반도체층 상에 제1 전극; 상기 제2 도전형 반도체층 상에 제2 전극; 및 일단이 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 연결되고 타단이 상기 방열층과 연결되어, 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 상기 방열층을 열적(thermally)으로 연결하는 열전달층을 포함한다.

Description

발광 소자, 발광 소자 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Device: LED)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비 및 재질을 조절함으로써 다양한 색상 구현이 가능하다.
발광 다이오드는 순방향 전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 빛 에너지를 생성할 수 있다.
발광 다이오드의 재질의 일종인 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) LED, 녹색(Green) LED, 자외선(UV) LED 등은 상용화되어 널리 사용되고 있다.
한편, 발광 다이오드는 정전기 방전(ESD : Electrostatic discharge)에 취약한 문제가 있다. 이를 해결하기 위해, LED가 실장되는 패키지(Package)에 제너 다이오드(Zener diode)를 실장하는 방법 등이 사용되고 있다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다.
실시예는 방열 특성이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 방열층; 상기 방열층 상에 기판; 상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 제1 도전형 반도체층 상에 제1 전극; 상기 제2 도전형 반도체층 상에 제2 전극; 및 일단이 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 연결되고, 타단이 상기 방열층과 연결되어, 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 상기 방열층을 열적(thermally)으로 연결하는 열전달층을 포함한다.
실시예에 따른 발광 소자 제조방법은 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 상기 기판 아래에 방열층을 형성하는 단계; 상기 제2 도전형 반도체층 및 상기 활성층을 선택적으로 식각하여 상기 제1 도전형 반도체층을 노출시키는 단계; 상기 제1 도전형 반도체층의 노출된 영역에 제1 전극을 형성하고, 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계; 및 일단이 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 연결되고, 타단이 상기 방열층과 연결되어, 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 상기 방열층을 열적(thermally)으로 연결하는 열전달층을 형성하는 단계를 포함한다.
실시예에 따른 발광 소자 패키지는 패키지 몸체; 상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및 상기 패키지 몸체에 설치되며 상기 제1 전극층 및 제2 전극층과 전기적으로 연결되는 상기의 발광 소자를 포함한다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공할 수 있다.
실시예는 방열 특성이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
도 1 및 도 2는 실시예에 따른 발광 소자의 측 단면도
도 3은 도 1의 발광 소자의 방열층이 다층 구조를 갖는 경우를 도시한 도면
도 4는 도 1의 발광 소자를 회로도로 나타낸 도면
도 5는 실시예에 따른 발광 소자의 정전기 방전 시의 파형도
도 6 내지 도 11은 실시예에 따른 발광 소자의 제조방법을 설명하는 도면
도 12는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 설명한다.
도 1 및 도 2는 실시예에 따른 발광 소자(100)의 측 단면도이다.
도 1 및 도 2를 참조하면, 실시예에 따른 발광 소자(100)는 방열층(150)과, 상기 방열층(150) 상에 기판(101)과, 상기 기판(101) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)과, 상기 제1 도전형 반도체층(112) 상에 제1 전극(130)과, 상기 제2 도전형 반도체층(116) 상에 제2 전극(140)과, 상기 제1 전극(130) 및 상기 제2 전극(140) 중 어느 하나와 상기 방열층(150)을 열적(thermally)으로 연결하는 열전달층(170)과, 상기 열전달층(170)과 상기 발광구조물(110) 사이에 절연층(160)을 포함할 수 있다.
도 1의 발광 소자의 경우 상기 제1 전극(130)과 상기 방열층(150)이 열적으로 연결되었고, 도 2의 발광 소자의 경우 상기 제2 전극(140)과 상기 방열층(150)이 열적으로 연결된 차이가 있다.
실시예에 있어서, 상기 발광구조물(110)은 AlInGaN, GaAs, GaAsP, GaP 계열의 3족 내지 5족 화합물 반도체 재질로 형성될 수 있으며, 상기 제1,2 도전형 반도체층(112,116)으로부터 제공되는 전자 및 정공이 상기 활성층(114)에서 재결합(Recombination) 됨으로써 빛 에너지를 생성할 수 있다.
상기 제1 도전형 반도체층(112)은 상기 제1 전극(130), 상기 제2 도전형 반도체층(116)은 상기 제2 전극(140)에 각각 전기적으로 연결되어 외부 전원으로부터 전자와 정공을 제공받을 수 있다.
또한, 상기 제2 도전형 반도체층(116)의 상면에는 투광성전극층(120)이 형성되어 전류가 상기 제1 전극(130) 및 제2 전극(140) 사이의 최단 거리로 편중되어 흐르는 것을 방지하고 상기 제2 도전형 반도체층(116) 상면의 전 영역에 대해 확산시킬 수 있다.
상기 발광구조물(110)은 상기 기판(101) 상에 성장됨으로써 형성될 수 있다. 상기 발광구조물(110)을 형성하는 방법은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 중 어느 하나의 방법을 사용할 수 있으나, 이에 대해 한정하지는 않는다. 다만 실시예에서는, 상기 발광구조물(110)을 유기금속 화학 증착법(MOCVD)에 의해 형성한 것을 중심으로 설명한다.
상기 기판(101)은 사파이어(Al2O3), SiC, GaN, Si, ZnO, AlN, GaAs, β-Ga2O3, GaP, InP, Ge 중 적어도 하나를 사용할 수 있다. 상기 기판(101)은 상기 발광구조물(110)과의 격자 상수 및 열팽창 계수 차이를 고려해 선택될 수 있다.
또한, 상기 기판(101)의 상면에는 패턴 또는 경사가 형성되어, 상기 발광구조물(110)의 성장을 촉진하는 한편, 실시예에 따른 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다.
한편, 상기 발광구조물(110)은 빛 에너지 뿐만 아니라 열 에너지를 생성할 수 있다. 그런데 상기 발광구조물(110)에서 생성되는 열이 과다한 경우, 상기 발광구조물(110)에 손상이 발생하거나 실시예에 따른 발광 소자(100)가 설치되는 발광 소자 패키지나 라이트 유닛에 불량이 발생할 수 있다.
따라서, 실시예에 따른 발광 소자(100)는 상기 기판(101) 아래에 상기 방열층(150)을 구비하고, 상기 방열층(150)과 상기 제1 전극(130) 및 상기 제2 전극(140) 중 어느 하나를 열적(thermally)으로 연결하는 열전달층(170)을 형성함으로써 방열 특성을 개선하여 앞에서 설명한 것과 같은 손상이 발생하는 것을 최소화할 수 있다.
상기 방열층(150)은 적어도 상기 기판(101)보다 열 전도율이 큰 재질로 형성되며, 상기 기판(101) 아래에 본딩, 증착, 도금 등의 방법에 의해 형성될 수 있다. 또는 애초에 상기 기판(101)을 상기 방열층(150) 상에 형성한 후에 상기 발광구조물(110)을 형성할 수도 있다.
상기 방열층(150)의 너비는 상기 기판(101)의 너비보다 크도록 형성될 수 있다. 상기 방열층(150)은 상기 열전달층(170) 및 상기 절연층(160) 등과 접촉하는 영역이 확보되어야 하기 때문이다. 다만, 이에 대해 한정하지는 않는다.
상기 방열층(150)은 금속 재질, 예를 들어 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 은(Ag), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 구리(Cu) 또는 텅스텐(W) 중 적어도 하나로 형성될 수 있다.
또는, 상기 방열층(150)은 열 전도율이 좋은 Si, Ge, ZnO 등의 반도체 재질로 형성될 수도 있다.
또는, 상기 방열층(150)은 열 전도율이 좋은 탄소 함유 재질, 예를 들어, 탄소 나노 튜브(CNT, Carbon Nano Tube), 탄소 중합체 등으로 형성될 수도 있다.
또는, 상기 방열층(150)은 열전도성 수지 재질이나, 수지물에 열전도성 필러(filler)가 충진된 재질로 형성될 수도 있다.
한편, 상기 방열층(150)은 다층 구조를 가질 수도 있다.
도 3은 상기 방열층(150)이 다층 구조를 갖는 발광 소자(100B)를 도시한 도면이다. 도 3을 참조하면, 상기 발광 소자(100B)의 방열층(150)은 최상층인 제1층(151)을 Al, Ag, Pt, Pd와 같이 반사 특성이 좋은 재질로 형성하고, 최하층인 제3층(153)을 Au와 같이 접착력이 좋은 재질로 형성하고 상기 제1층(151) 및 제3층(153) 사이의 제2층(152)을 Cu와 같이 전도성이 좋은 재질로 형성할 수 있다.
특히, 상기 방열층(150)의 최상층에 반사 특성이 좋은 Al, Ag, Pt, Pd 등의 재질을 형성하면, 상기 발광구조물(110)로부터 입사된 빛을 반사시켜 외부로 추출시킴으로써 발광 소자의 광 추출 효율을 향상시킬 수 있다. 또한, 최하층에 접착력이 좋은 금속 재질을 형성하면, 상기 발광 소자(100B)를 전극이나 리드프레임 등에 본딩하기에 용이할 수 있다.
상기 열전달층(170)은 상기 제1 전극(130) 및 상기 제2 전극(140) 중 어느 하나와 상기 방열층(150)을 열적으로 연결할 수 있다.
구체적으로는, 상기 열전달층(170)의 일단은 상기 제1 전극(130) 및 상기 제2 전극(140) 중 어느 하나와 접촉하며, 타단은 상기 발광구조물(110) 및 상기 기판(101)의 측면을 따라 상기 방열층(150)에 열적으로 연결될 수 있다.
상기 열전달층(170)은 열 전도성이 높은 재질로 형성될 수 있으며, 상기 방열층(150)과 동일하거나 상이한 재질로 형성될 수 있다.
상기 열전달층(170)은 금속 재질, 예를 들어, Cu, Ag, Al, Ni, Mo, Pt, Pd, Ti, Sn, Cr 중 적어도 하나를 포함하도록 단층 또는 다층 구조로 형성될 수 있다.
상기 열전달층(170)이 다층 구조를 갖는 경우, 예를 들어, 상기 발광구조물(110)에 가장 근접한 제1층은 Al, Ag, Pt, Pd와 같이 반사 특성이 좋은 재질로 형성하고, 가장 바깥쪽에 형성된 제3층은 Cu와 같이 전도성이 좋은 재질로 형성하고 상기 제1층 및 제3층 사이의 제2층은 Ni과 같이 층간 확산(diffusion)을 방지하는 재질로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
특히, 상기 발광구조물(110)에 가장 근접한 상기 제1층을 반사 특성이 좋은 재질로 형성함으로써, 상기 열전달층(170)으로 입사되는 빛을 반사하여 외부로 추출할 수 있게 되므로, 발광 소자의 광 추출 효율을 향상시킬 수 있다.
상기 열전달층(170)은 PECVD(Plasma Enhanced Chemical Vapor Deposition), 전자빔(E-beam) 증착 또는 스퍼터링(Sputtering) 중 적어도 하나의 증착 방법으로 형성되거나, 도금 방법에 의해 형성될 수 있다.
상기 열전달층(170)과 상기 발광구조물(110) 사이에는 상기 절연층(160)이 형성될 수 있다. 상기 절연층(160)은 상기 열전달층(170)과 상기 발광구조물(110) 사이의 전기적 쇼트를 방지하는 역할을 할 수 있다.
상기 절연층(160)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 절연층(160)은 PECVD(Plasma Enhanced Chemical Vapor Deposition), 전자빔(E-beam) 증착 또는 스퍼터링(Sputtering) 중 적어도 하나의 증착 방법으로 형성될 수 있다.
한편, 상기 열전달층(170)이 전기 절연성을 갖는 재질인 경우, 상기 절연층(160)은 형성되지 않을 수도 있다. 또한, 도 2의 발광 소자의 경우, 상기 열전달층(170)에 의해 상기 발광구조물(110)에 전기적 쇼트가 발생할 우려가 적으므로 상기 절연층(160)은 형성되지 않을 수도 있다.
또한, 상기 기판(101), 상기 열전달층(170) 및 상기 방열층(150)이 전기 전도성을 가지는 경우라도, 도 2의 발광 소자의 경우에는 절연층(160)이 형성되지 않도록 구현될 수도 있다.
실시예에 따른 발광 소자는 상기 열전달층(170) 및 상기 방열층(150)을 포함함으로써, 상기 발광구조물(110)에서 발생하는 열 에너지를 외부로 효과적으로 방출시킬 수 있다. 구체적으로는, 도 1의 화살표가 나타내는 것과 같이, 상기 발광구조물(110)로부터 상기 제1 전극(130) 및 상기 제2 전극(140)으로 전달된 열 에너지는 상기 열전달층(170)을 따라 상기 방열층(150)으로 전달되고, 상기 방열층(150)에 의해 외부로 방출될 수 있다.
한편, 실시예에 따라 상기 방열층(150)을 형성함으로써, 발광 소자(100)의 정전기 방전(ESD, Electro Static Discharge)에 대한 내전압 특성이 향상되는 효과도 있다.
도 1에 도시된 것처럼, 상기 제2 전극(140)과 상기 방열층(150)이 상기 열전달층(170)에 의해 열적으로 연결된 경우, 상기 제1 전극(130)과 상기 방열층(150) 사이에는 커패시터 성분(CD)이 나타나게 된다.
도 4는 도 1의 발광 소자(100)를 회로도로 나타낸 도면이다.
설명의 편의를 위해 도 4를 참조하여 설명하면, 상기 발광 소자(100)에 순 방향(Forward) 전압이 인가되는 경우, 전류는 상기 발광구조물(110)을 통해 흘러 빛을 발광한다. 하지만, 정전기 방전에 따라 역 방향(Reverse) 전압이 인가되는 경우 전류는 커패시터(CD)를 통해 적어도 일부가 흐를 수 있다.
정전기 방전에 따라 전압이 Reverse인 경우 Total capacitance(CTot)가 클수록 ESD stress로 인해 활성층으로 흐르는 전류는 작아져 정전기 방전에 따른 충격을 완화시킬 수 있다. 이를 수식으로 설명하면 아래와 같다.
QDis=CESDVESD (QDis는 discharging 시의 전하량, CESD는 discharging 시의 커패시턴스)
CTot=CD
I=dQ/dt=△Q/τ=QDis/(RCTot) ∴ CTot ↑-> I ↓
즉, 정전기 방전에 따라 전압이 Reverse인 경우 Total capacitance(CTot) 즉, 상기 제1 전극(130)과 상기 방열층(150) 사이의 커패시터 성분(CD)이 클수록 ESD stress로 인해 활성층으로 흐르는 전류(I)는 작아져 충격을 완화시킬 수 있다.
도 5는 실시예에 따른 발광 소자(100)의 정전기 방전 시의 파형도이다.
도 5를 참조하면, Pulse 파형은 푸리에 변환을 하게 되면 고주파 성분을 갖게 된다. 그리고, rising time (tr)이 가파를수록 고주파 성분의 크기는 증가한다.
다음의 식과 같이 주파수가 높아질수록 capacitance로 인한 Impedance(저항)는 작아진다. 이에 따라 정전기 방전에 따라 전압이 Reverse인 경우 상기 제1 전극(130)과 상기 방열층(150) 사이의 커패시터 성분(CD)의 Impedance가 작아짐에 따라 고주파 전류는 상기 커패시터 성분(CD)으로 흐를 수 있다.
Impedance: Z=ZR +jZIm (ZR 은 Real Impedance, j는 허수부 인자, ZIm은 커패시터로 인한 Impedance),
Capacitor: ZIm,C=1/(jωCD),(단, ω=2πf)
즉, 정전기 방전에 따라 전압이 Reverse인 경우 상기 커패시터 성분(CD)의 Impedance가 작아 짐에 따라 고주파 전류는 상기 커패시터 성분(CD), 즉, 상기 제1 전극(130)과 상기 방열층(150) 사이로 원활히 흐를 수 있다.
상술한 것처럼, 상기 제1 전극(130)과 상기 방열층(150) 사이의 커패시터 성분(CD)에 의해 역전압 인가시 상기 발광구조물(110) 대신 상기 제1 전극(130)과 상기 방열층(150) 사이로 전류가 흐르도록 함으로써 상기 발광 소자(100)의 내전압 특성을 향상시킬 수 있다.
이하, 실시예에 따른 발광 소자의 제조방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 것과 중복되는 내용은 생략하거나 간략히 설명한다.
도 6 내지 도 11은 실시예에 따른 발광 소자(100)의 제조방법을 설명하는 도면이다.
도 6을 참조하면, 상기 기판(101) 상에 상기 발광구조물(110)을 형성할 수 있다.
상기 기판(101)은 사파이어(Al2O3), SiC, GaN, Si, ZnO, AlN, GaAs, β-Ga2O3, GaP, InP, Ge 중 적어도 하나를 사용할 수 있다.
상기 기판(101) 상에 상기 제1 도전형 반도체층(112), 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)을 순차적으로 적층하여 상기 발광구조물(110)을 형성할 수 있다.
한편, 상기 기판(101)과 상기 제1 도전형 반도체층(112) 사이에는 두 층 사이의 격자 상수 및 열 팽창 계수 차이를 완화하고, 상기 발광구조물(110)의 결정성을 향상시키기 위해 버퍼층(미도시) 및 언도프트(Undoped) 반도체층(미도시)이 더 형성될 수도 있다.
상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 이루어진 군에서 선택될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함한다. 상기 제1 도전형 반도체층(112)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
예를 들어, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n형 도펀트를 포함하는 실란 가스(SiH4)를 주입하여 n형 GaN층으로 형성될 수 있으나 이에 대해 한정하지는 않는다.
이후, 상기 제1 도전형 반도체층(112) 상에 상기 활성층(114)을 형성할 수 있다. 상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 화합물 반도체 재질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(114)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층의 주기로 형성될 수 있다.
예를 들어, 상기 활성층(104)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입하여 InGaN/GaN, InGaN/InGaN 구조를 갖는 다중 양자 우물 구조(MQW)로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 활성층(114)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
이후, 상기 활성층(114) 상에 상기 제2 도전형 반도체층(116)을 형성할 수 있다. 상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함한다. 상기 제2 도전형 반도체층(116)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
예를 들어, 상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}을 주입하여 p형 GaN층으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
한편, 상기 발광 구조물(110)은 상기 제2 도전형 반도체층(116) 아래에 n형 반도체층을 포함할 수 있다. 또한 상기 제1 도전형 반도체층(112)이 p형 반도체층이고, 상기 제2 도전형 반도체층(116)이 n형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조물(110)은 np 접합, pn 접합, npn 접합 및 pnp 접합 구조 중 적어도 하나로 형성될 수 있다. 또한, 상기 발광구조물(110)의 성장 방법을 MOCVD 방법을 중심으로 설명하였으나, 이에 대해 한정하지는 않는다.
도 7을 참조하면, 상기 기판(101) 아래에 상기 방열층(150)을 형성할 수 있다. 상기 방열층(150)은 상기 기판(101) 아래에 본딩, 증착 또는 도금되어 형성될 수 있다.
또는, 상기 기판(101) 상에 발광구조물을 형성하기 전에, 상기 방열층(150)이 아래에 구비된 기판(101)이 준비될 수도 있다.
도 8을 참조하면, 상기 제1 도전형 반도체층(112) 상에 상기 제1 전극(130)을 형성하고, 상기 제2 도전형 반도체층(116) 상에 상기 투광성전극층(120) 및 상기 제2 전극(140)을 형성할 수 있다.
상기 제1,2 전극(130,140) 및 상기 투광성전극층(120)은 증착 또는 도금 방법에 의해 형성될 수 있으며, 단층 또는 다층 구조를 가질 수 있다.
도 8에 도시된 것처럼, 상기 투광성투광성층(120)은 상기 제2 도전형 반도체층(116)의 상면의 일부가 노출되도록 형성되고, 노출된 상기 제2 도전형 반도체층(116) 상에 상기 제2 전극(140)이 형성될 수도 있다.
또한, 상기 제1 전극(130)을 형성하기 전에, 상기 제1 도전형 반도체층(112)의 상면이 노출되도록 메사 에칭(M,Mesa-Etching)을 실시할 수 있다. 상기 메사 에칭(M)은 ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있다.
도 9를 참조하면, 상기 방열층(150)의 상면의 일부가 노출되도록 상기 발광구조물(110)과 상기 기판(101)을 일부 제거할 수 있다.
상기 발광구조물(110)과 상기 기판(101)은 식각 공정, 레이저 공정, 드릴링 공정 등에 의해 제거될 수 있으나, 이에 대해 한정하지는 않는다.
이때, 상기 발광구조물(110)과 상기 기판(101)이 제거되는 영역(I)은 상기 제1 전극(140) 또는 상기 제2 전극(130)과 인접한 영역일 수 있다. 또한, 상기 영역(I)은 복수 개의 발광 소자를 개별 발광 소자 단위로 구분하는 칩 경계 영역일 수 있다.
도 10을 참조하면, 상기 발광구조물(110) 및 상기 기판(101)의 적어도 측면 영역을 따라 상기 절연층(160)을 형성할 수 있다.
상기 절연층(160)은 상기 발광구조물(110)이 후에 형성될 상기 열전달층(170)에 의해 전기적 쇼트를 일으키는 것을 방지할 수 있다.
상기 절연층(160)은 PECVD, 전자빔 증착 또는 스퍼터링 중 적어도 하나의 증착 방법에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 11을 참조하면, 일단이 상기 제1 전극(130) 및 상기 제2 전극(140) 중 어느 하나와 접촉하고 타단이 상기 발광구조물(110) 및 상기 기판(101)을 따라 상기 방열층(150)과 열적으로 연결되도록 상기 열전달층(170)을 형성함으로써 실시예에 따른 발광 소자(100)가 제공될 수 있다.
상기 발광구조물(110)에서 발생한 열은 상기 제1,2 전극(130)을 따라 상기 열전달층(170)으로 전달되고, 상기 열전달층(170)은 상기 열을 상기 방열층(150)으로 전달함으로써 열 방출이 원활히 일어날 수 있다.
상기 열전달층(170)은 도금 또는 증착되어 형성될 수 있으나, 이에 대해 한정하지는 않는다.
<발광 소자 패키지>
도 12는 실시예에 따른 발광 소자(100)를 포함하는 발광 소자 패키지의 단면도이다.
도 12를 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체(20)와, 상기 패키지 몸체(20)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 상기 패키지 몸체(20)에 설치되어 상기 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.
상기 패키지 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 전극층(31) 및 제2 전극층(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극층(31) 및 제2 전극층(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 패키지 몸체(20) 상에 설치되거나 상기 제1 전극층(31) 또는 제2 전극층(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제1 전극층(31) 및 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등, 전광판, 전조등 등과 같은 시스템을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 소자, 150: 발열층, 101: 기판, 112: 제1 도전형 반도체층, 114: 활성층, 116: 제2 도전형 반도체층, 110: 발광 구조물, 130:제1 전극, 140: 제2 전극, 160: 절연층, 170: 열 전달층

Claims (16)

  1. 방열층;
    상기 방열층 상에 기판;
    상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 제1 도전형 반도체층 상에 제1 전극;
    상기 제2 도전형 반도체층 상에 제2 전극; 및
    일단이 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 연결되고, 타단이 상기 방열층과 연결되어, 상기 제1전극 및 상기 제2전극 중 어느 하나와 상기 방열층을 열적(thermally)으로 연결하는 열전달층을 포함하고,
    상기 열전달층의 일단은 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 접촉하며, 상기 열전달층의 타단은 상기 발광구조물 및 상기 기판의 적어도 한 측면을 따라 연장되어 상기 방열층에 접촉하는 발광 소자.
  2. 제 1항에 있어서,
    상기 방열층은 반사층 및 접착층을 포함하는 다층 구조를 갖는 발광 소자.
  3. 제 1항에 있어서,
    상기 열전달층은 Ag, Al, Pt, Pd, 및 Cu 중 적어도 하나를 포함하는 발광 소자.
  4. 제 1항에 있어서,
    상기 열전달층 및 상기 발광구조물 사이에 절연층을 포함하는 발광 소자.
  5. 제 4항에 있어서,
    상기 절연층은 투광성 및 절연성을 갖는 재질로 형성된 발광 소자.
  6. 제 1항에 있어서,
    상기 방열층은 금속 재질로 형성된 발광 소자.
  7. 제 1항에 있어서,
    상기 방열층은 반도체 재질, 탄소 함유 재질, 및 열전도성 수지 재질 중 어느 하나로 형성된 발광 소자.
  8. 제 1항에 있어서,
    상기 방열층은 Al, Ag, Pt, Pd, 및 Cu 중 적어도 하나를 포함하는 발광 소자.
  9. 제 1항에 있어서,
    상기 방열층의 너비는 상기 기판의 너비보다 큰 발광 소자.
  10. 제 2항에 있어서,
    상기 다층 구조를 갖는 방열층 중 상기 반사층이 상기 발광 구조물과 가깝게 배치되는 발광 소자.
  11. 제 1항에 있어서,
    상기 방열층의 열전도율은 상기 기판의 열전도율보다 큰 발광 소자.
  12. 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;
    상기 기판 아래에 방열층을 형성하는 단계;
    상기 제2도전형 반도체층 및 상기 활성층을 선택적으로 식각하여 제1도전형 반도체층을 노출시키는 단계;
    상기 제1도전형 반도체층의 노출된 영역 상에 제1전극을 형성하고, 상기 제2도전형 반도체층 상에 제2전극을 형성하는 단계; 및
    일단이 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 연결되고, 타단이 상기 방열층과 연결되어, 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 상기 방열층을 열적(thermally)으로 연결하는 열전달층을 형성하는 단계를 포함하고,
    상기 열전달층은 일단이 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 접촉하고, 타단이 상기 발광구조물 및 상기 기판의 측면을 따라 연장되어 상기 방열층에 접촉하도록 형성되는 발광 소자 제조방법.
  13. 삭제
  14. 제 12항에 있어서,
    상기 열전달층을 형성하는 단계 이전에,
    상기 방열층의 상면이 일부 노출되도록 상기 발광구조물과 상기 기판을 일부 제거하는 단계를 포함하는 발광 소자 제조방법.
  15. 제 13항에 있어서,
    상기 열전달층을 형성하는 단계 이전에,
    상기 발광구조물 및 상기 기판의 적어도 측면을 따라 절연층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  16. 패키지 몸체;
    상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및
    상기 패키지 몸체에 설치되며 상기 제1 전극층 및 제2 전극층과 전기적으로 연결되는 제1항 내지 제11항 중 어느 한 항의 발광 소자를 포함하는 발광 소자 패키지.
KR1020100021184A 2010-03-10 2010-03-10 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 KR101647790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100021184A KR101647790B1 (ko) 2010-03-10 2010-03-10 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100021184A KR101647790B1 (ko) 2010-03-10 2010-03-10 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20110101863A KR20110101863A (ko) 2011-09-16
KR101647790B1 true KR101647790B1 (ko) 2016-08-23

Family

ID=44953806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100021184A KR101647790B1 (ko) 2010-03-10 2010-03-10 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101647790B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101212A (ja) * 2003-09-24 2005-04-14 Toyoda Gosei Co Ltd 半導体発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671979B1 (ko) * 2005-06-29 2007-01-19 윤성만 발광다이오드용 방열 패키지
KR100900939B1 (ko) * 2006-12-07 2009-06-08 주식회사 전진전기 집합형 led 램프
KR20100012003A (ko) * 2010-01-18 2010-02-03 주식회사 에피밸리 3족 질화물 반도체 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101212A (ja) * 2003-09-24 2005-04-14 Toyoda Gosei Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
KR20110101863A (ko) 2011-09-16

Similar Documents

Publication Publication Date Title
KR100986407B1 (ko) 발광소자 및 그 제조방법
KR101007077B1 (ko) 발광소자, 발광소자 패키지 및 그 제조방법
KR100999784B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8853731B2 (en) Semiconductor light emitting device including bonding layer and semiconductor light emitting device package
KR101039937B1 (ko) 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
KR101007139B1 (ko) 발광소자 및 그 제조방법
KR100986556B1 (ko) 발광소자 및 그 제조방법
US8362514B2 (en) Vertical semiconductor light emitting device including a capacitor
KR100999747B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102085897B1 (ko) 발광 소자 및 발광 소자 패키지
KR101047739B1 (ko) 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
KR101028206B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101021005B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR101039982B1 (ko) 발광 소자 및 그 제조방법
KR100999725B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120056467A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101647790B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101704022B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101081061B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101457207B1 (ko) 정전기 방전 보호소자가 구비된 발광 다이오드
KR102342713B1 (ko) 발광 소자
KR20110092728A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 4