KR101642159B1 - Solar cell and solar cell module - Google Patents

Solar cell and solar cell module Download PDF

Info

Publication number
KR101642159B1
KR101642159B1 KR1020110013713A KR20110013713A KR101642159B1 KR 101642159 B1 KR101642159 B1 KR 101642159B1 KR 1020110013713 A KR1020110013713 A KR 1020110013713A KR 20110013713 A KR20110013713 A KR 20110013713A KR 101642159 B1 KR101642159 B1 KR 101642159B1
Authority
KR
South Korea
Prior art keywords
bus bar
electrode
sub
cells
semiconductor substrate
Prior art date
Application number
KR1020110013713A
Other languages
Korean (ko)
Other versions
KR20120094300A (en
Inventor
심승환
김진아
남정범
정인도
양주홍
정일형
권형진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020110013713A priority Critical patent/KR101642159B1/en
Publication of KR20120094300A publication Critical patent/KR20120094300A/en
Application granted granted Critical
Publication of KR101642159B1 publication Critical patent/KR101642159B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0475—PV cell arrays made by cells in a planar, e.g. repetitive, configuration on a single semiconductor substrate; PV cell microarrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

본 발명은 태양 전지에 관한 것으로서, 상기 태양 전지의 한 예는 제1 도전성 타입을 갖는 결정질 반도체 기판에 공통으로 형성되는 복수의 서브셀을 포함하며, 상기 복수의 서브셀 각각은, 제2 도전성 타입을 갖고 있고 상기 결정질 반도체 기판과 p-n 접합을 형성하는 에미터부, 상기 에미터부와 연결되어 있는 제1 전극, 상기 결정질 반도체 기판과 연결되어 있는 적어도 하나의 제2 전극을 구비하고, 상기 복수의 서브셀에 형성된 복수의 에미터부는 서로 분리되어 있다. One example of the solar cell includes a plurality of subcells formed in common to a crystalline semiconductor substrate having a first conductivity type, each of the plurality of subcells having a second conductivity type And at least one second electrode connected to the crystalline semiconductor substrate, wherein the first electrode is connected to the emitter part, and the second electrode is connected to the crystalline semiconductor substrate, Are separated from each other.

Description

태양 전지 및 태양 전지 모듈{SOLAR CELL AND SOLAR CELL MODULE}SOLAR CELL AND SOLAR CELL MODULE [0002]

본 발명은 태양 전지 및 태양 전지 모듈에 관한 것이다.The present invention relates to a solar cell and a solar cell module.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다. Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체에서 전자와 정공이 생성되고, 생성된 전자와 정공은 p-n 접합에 의해 해당 방향으로, 즉, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on the solar cell, electrons and holes are generated in the semiconductor, and the generated electrons and holes are moved in the corresponding direction by the pn junction, that is, electrons move toward the n-type semiconductor portion and holes move toward the p- Move. The transferred electrons and holes are collected by the different electrodes connected to the p-type semiconductor portion and the n-type semiconductor portion, respectively, and the electrodes are connected by a wire to obtain electric power.

본 발명이 이루고자 하는 기술적 과제는 태양 전지 모듈의 출력 효율을 향상시키는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to improve the output efficiency of a solar cell module.

본 발명의 한 실시예에 따른 태양 전지는 제1 도전성 타입을 갖는 결정질 반도체 기판에 공통으로 형성되는 복수의 서브셀을 포함하며, 상기 복수의 서브셀 각각은, 제2 도전성 타입을 갖고 있고 상기 결정질 반도체 기판과 p-n 접합을 형성하는 에미터부, 상기 에미터부와 연결되어 있는 제1 전극, 상기 결정질 반도체 기판과 연결되어 있는 적어도 하나의 제2 전극을 구비하고, 상기 복수의 서브셀에 형성된 복수의 에미터부는 서로 분리되어 있다.A solar cell according to an embodiment of the present invention includes a plurality of subcells commonly formed in a crystalline semiconductor substrate having a first conductivity type, each of the plurality of subcells having a second conductivity type, A first electrode connected to the emitter section; and at least one second electrode connected to the crystalline semiconductor substrate, wherein a plurality of emitters formed in the plurality of sub- The tabs are separated from each other.

상기 복수의 서브셀 중 이웃한 제1 및 제2 서브셀에서, 상기 제1 서브셀의 제1 전극은 상기 제2 서브셀의 적어도 하나의 제2 전극과 연결되는 것이 좋다.In the neighboring first and second sub-cells of the plurality of sub-cells, a first electrode of the first sub-cell may be connected to at least one second electrode of the second sub-cell.

상기 특징에 따른 태양 전지는 상기 복수의 서브셀 각각은 상기 제1 전극과 연결되어 상기 제1 전극을 통해 전달되는 전하를 수집하는 제1 버스바를 더 포함할 수 있다.In the solar cell, the plurality of sub-cells may further include a first bus bar connected to the first electrode and collecting charge transferred through the first electrode.

상기 제1 전극과 제1 버스바는 빛이 입사되는 상기 결정질 반도체 기판의 제1 면에 위치하고, 상기 적어도 하나의 제2 전극은 상기 제1 면의 반대편인 상기 결정질 반도체 기판의 제2 면에 위치할 수 있다.Wherein the first electrode and the first bus bar are located on a first side of the crystalline semiconductor substrate on which light is incident and the at least one second electrode is positioned on a second side of the crystalline semiconductor substrate opposite the first side can do.

상기 특징에 따른 태양 전지는 상기 결정질 반도체 기판은 이웃한 제1 및 제2 서브셀에서 상기 제1 서브셀의 제1 버스바와 상기 제2 서브셀의 제2 전극이 중첩하는 부분에 위치하는 개구부를 더 포함할 수 있고, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 전극 중 적어도 하나가 상기 개구부에 위치하여, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 전극은 서로 연결되는 것이 좋다.In the solar cell according to the above feature, the crystalline semiconductor substrate may have an opening located in a portion where the first bus of the first subcell and the second electrode of the second subcell overlap with each other in the neighboring first and second subcells Wherein at least one of the first bus and the second electrode located in the neighboring first and second subcells is located in the opening and the first and second subcells are located in the neighboring first and second subcells, And the first bus and the second electrode, which are located at the respective positions, are connected to each other.

상기 특징에 따른 태양 전지는 상기 복수의 서브셀 각각은 상기 제2 면에 위치하고 상기 적어도 하나의 제2 전극과 연결되어 상기 적어도 하나의 제2 전극을 통해 전달되는 전하를 수집하는 제2 버스바를 더 포함할 수 있다.The solar cell according to the above feature is characterized in that each of the plurality of subcells includes a second bus bar located on the second surface and connected to the at least one second electrode to collect charge transferred through the at least one second electrode .

상기 특징에 따른 태양 전지는 상기 결정질 반도체 기판은 이웃한 제1 및 제2 서브셀에서 상기 제1 서브셀의 제1 버스바와 상기 제2 서브셀의 제2 버스바가 중첩하는 부분에 위치하는 개구부를 더 포함할 수 있고, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 버스바 중 적어도 하나가 상기 개구부에 위치하여, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 버스바는 서로 연결되는 것이 좋다.In the solar cell according to the above feature, the crystalline semiconductor substrate has an opening located in a portion where the first bus bar of the first subcell and the second bus bar of the second subcell overlap with each other in the neighboring first and second subcells Wherein at least one of the first bus bar and the second bus bar located in the neighboring first and second subcells is located in the opening and the neighboring first and second subcells The first bus bar and the second bus bar, which are respectively located in the first bus bar and the second bus bar, are connected to each other.

상기 에미터부는 상기 결정질 반도체 기판의 상기 제1 면 그리고 상기 적어도 하나의 제2 전극이 위치하지 않는 상기 결정질 반도체 기판의 상기 제2 면에 위치할 수 있다.The emitter portion may be located on the first side of the crystalline semiconductor substrate and on the second side of the crystalline semiconductor substrate where the at least one second electrode is not located.

상기 특징에 따른 태양 전지는 이웃한 두 서브셀 사이에 위치하여 상기 제1 면에 위치한 상기 에미터부의 일부를 제거하는 노출부를 더 포함할 수 있다. The solar cell according to the above feature may further include an exposure unit positioned between two neighboring subcells to remove a part of the emitter located on the first surface.

상기 에미터부는 상기 개구부가 형성된 상기 결정질 반도체 기판의 부분에 더 위치할 수 있다.The emitter portion may further be located at a portion of the crystalline semiconductor substrate on which the opening is formed.

상기 이웃한 두 서브셀 사이에 위치하여 상기 제2 면에 위치한 상기 에미터부의 일부를 제거하는 노출부를 더 포함할 수 있다. And an exposing unit positioned between the adjacent two subcells to remove a portion of the emitter located on the second surface.

상기 복수의 서브셀 각각은 상기 제1 전극과 연결되어 상기 제1 전극을 통해 전달되는 전하를 수집하는 제1 버스바와 상기 적어도 하나의 제2 전극과 연결되어 상기 적어도 하나의 제2 전극을 통해 전달되는 전하를 수집하는 제2 버스바를 더 구비할 수 있다. Wherein each of the plurality of subcells has a first bus connected to the first electrode and collecting charge transferred through the first electrode, and a second bus connected to the at least one second electrode for passing through the at least one second electrode, And a second bus bar for collecting the electric charges generated by the second bus.

상기 제1 전극, 상기 제1 버스바, 상기 적어도 하나의 제2 전극 및 상기 제2 버스바는 빛이 입사되는 상기 결정질 반도체 기판의 제 1면의 반대편인 상기 결정질 반도체 기판의 제2 면에 위치할 수 있다.Wherein the first electrode, the first bus bar, the at least one second electrode, and the second bus bar are positioned on a second surface of the crystalline semiconductor substrate opposite the first surface of the crystalline semiconductor substrate on which light is incident can do.

이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 버스바와 제2 버스바 중 하나의 버스바는 상기 제2 서브셀에 위치하고 상기 하나의 버스바와 다른 제1 버스바와 제2 버스바 중 하나와 연결되는 것이 좋다.In a neighboring first sub-cell and a second sub-cell, a bus bar of one of a first bus bar and a second bus bar located in the first sub-cell is located in the second sub-cell, And the second bus bar.

상기 제1 전극은 빛이 입사되는 상기 반도체 기판의 제1 면에 위치하고, 상기 제2 전극은 상기 제1 면의 반대편인 상기 반도체 기판의 제2 면에 위치하고, 상기 복수의 서브셀 각각은, 상기 제2 면에 위치하고 상기 제1 전극과 교차하는 방향을 뻗어 있고 상기 제1 전극과 연결되어 있는 제1 버스바, 그리고 상기 제1 전극과 상기 제1 버스바가 교차하는 상기 결정질 반도체 기판의 부분에 위치한 개구부를 더 포함할 수 있고, 상기 제1 버스바와 제2 전극 중 적어도 하나는 상기 개구부 내에 위치하여 상기 제1 버스바와 상기 제2 전극은 연결되는 것이 좋다.Wherein the first electrode is located on a first surface of the semiconductor substrate on which light is incident and the second electrode is located on a second surface of the semiconductor substrate opposite to the first surface, A first bus bar located on a second surface and extending in a direction intersecting with the first electrode and connected to the first electrode and a second bus bar located on a portion of the crystalline semiconductor substrate where the first electrode and the first bus bar cross And at least one of the first bus bar and the second electrode is located in the opening, and the first bus bar and the second electrode are connected to each other.

이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 버스바는 상기 제2 서브셀의 제2 전극과 연결되는 것이 좋다.In a neighboring first subcell and a second subcell, a first bus bar located in the first subcell may be connected to a second electrode of the second subcell.

상기 제1 전극은 빛이 입사되는 상기 반도체 기판의 제1 면에 위치하고, 상기 제2 전극은 상기 제1 면의 반대편인 상기 반도체 기판의 제2 면에 위치하고, 상기 복수의 서브셀 각각은, 상기 제2 면에 위치하고 상기 제1 전극과 교차하는 방향을 뻗어 있고 상기 제1 전극과 연결되어 있는 제1 버스바, 상기 반도체 결정질 기판의 상기 제2 면에 위치하고, 상기 제1 버스바와 이격되어 상기 적어도 하나의 제2 전극과 연결되어 있는 제2 버스바, 그리고 상기 제1 전극과 상기 제1 버스바가 교차하는 상기 결정질 반도체 기판의 부분에 위치한 개구부를 더 포함할 수 있고, 상기 제1 버스바와 상기 제2 버스바 중 적어도 하나는 상기 개구부 내에 위치하여 상기 제1 버스바와 상기 제2 버스바는 연결되는 것이 좋다.Wherein the first electrode is located on a first surface of the semiconductor substrate on which light is incident and the second electrode is located on a second surface of the semiconductor substrate opposite to the first surface, A first bus bar located on a second surface and extending in a direction intersecting the first electrode and connected to the first electrode; a second bus bar located on the second surface of the semiconductor crystalline substrate, A second bus bar connected to one second electrode and an opening positioned in a portion of the crystalline semiconductor substrate where the first electrode and the first bus bar intersect, At least one of the two bus bars is located in the opening so that the first bus bar and the second bus bar are connected.

이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 버스바와 제2 버스바 중 하나의 버스바와 상기 제2 서브셀에 위치하고 상기 하나의 버스바와 다른 제1 버스바와 제2 버스바 중 하나는 서로 연결되는 것이 바람직하다.In a first subcell and a second subcell adjacent to each other, a bus bar of one of the first bus bar and the second bus bar located in the first subcell and a second bus bar located in the second subcell, One of the second bus bars is preferably connected to each other.

본 발명의 다른 특징에 다른 태양 전지 모듈은 직렬로 연결되어 있는 복수의 태양 전지, 상기 복수의 태양 전지의 입사면 위에 위치하는 제1 보호막, 상기 복수의 태양 전지의 입사면의 반대편에 위치하여 제2 보호막, 그리고 상기 제1 보호막 위에 위치하는 투명 기판을 포함하고, 상기 복수의 태양 전지 각각은 제1 도전성 타입을 갖는 결정질 반도체 기판에 공통으로 형성되고, 제2 도전성 타입을 갖고 있고 상기 결정질 반도체 기판과 p-n 접합을 형성하며 에미터부, 상기 에미터부와 연결되어 있는 제1 전극, 상기 결정질 반도체 기판과 연결되어 있는 적어도 하나의 제2 전극을 구비하고 있고, 상기 복수의 서브셀에 형성된 복수의 에미터부는 서로 분리되어 있다.Another solar cell module according to another aspect of the present invention includes a plurality of solar cells connected in series, a first protective film located on the incident surface of the plurality of solar cells, a second protective film located on the opposite side of the incident surface of the plurality of solar cells 2 protective film and a transparent substrate disposed on the first protective film, wherein each of the plurality of solar cells is formed in common with a crystalline semiconductor substrate having a first conductive type, has a second conductive type, And at least one second electrode connected to the crystalline semiconductor substrate, wherein the emitter portion, the emitter portion, and the emitter portion are formed on the substrate, Are separated from each other.

제1 및 제2 보호막은 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate)로 이루어질 수 있다.The first and second protective films may be made of ethylene vinyl acetate (EVA).

이러한 특징에 따라, 태양 전지 모듈에서 발생하는 전력 손실이 감소하여, 실제로 태양 전지 모듈에서 얻어지는 전력은 증가한다. 따라서, 태양 전지 모듈의 효율이 향상된다.According to this feature, the power loss generated in the solar cell module is reduced, and in fact, the power obtained from the solar cell module is increased. Thus, the efficiency of the solar cell module is improved.

도 1은 본 발명의 한 실시예에 따라 복수개의 서브셀(sub-cell)을 구비한 태양 전지용 기판을 개략적으로 도시한 도면이다.
도 2는 비교예에 따라 하나의 셀을 구비한 태양 전지용 기판을 개략적으로 도시한 도면이다.
도 3은 복수의 태양 전지를 행렬 구조로 배치한 후 직렬 연결시킨 태양 전지 모듈의 개략도이다.
도 4는 본 발명의 한 실시예에 따라 복수의 서브셀을 구비한 태양 전지의 한 예를 개략적으로 도시한 도면으로서, 도 4의 (a)는 태양 전지의 전면에 대한 개략적인 평면도이고, 도 4의 (b)는 태양 전지의 후면에 대한 개략적인 평면도이며, 도 4의 (c)는 도 4의 (a)와 (b)를 IVc-IVc 선을 따라 잘라 도시한 단면도이다.
도 5는 도 4의 (a)와 (b)의 "A" 부분에 대한 개략적인 사시도이다.
도 6은 도 5를 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 7은 본 발명의 한 실시예에 따라 복수의 서브셀을 구비한 태양 전지의 다른 예를 개략적으로 도시한 도면으로서, 도 7의 (a)는 태양 전지의 전면에 대한 개략적인 평면도이고, 도 7의 (b)는 태양 전지의 후면에 대한 개략적인 평면도이며, 도 7의 (c)는 도 7의 (a)와 (b)를 VIIc-VIIc 선을 따라 잘라 도시한 단면도이다.
도 8은 본 발명의 다른 실시예에 따라 복수의 서브셀을 구비한 태양 전지의 후면을 개략적으로 도시한 도면이다.
도 9는 도 8의 "B" 부분에 대한 개략적인 사시도이다.
도 10은 도 9를 X-X 선을 따라 잘라 도시한 단면도이다.
도 11은 도 8를 XI-XI 선을 따라 잘라 도시한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따라 복수의 서브셀을 구비한 태양 전지의 한 예를 개략적으로 도시한 도면으로서, 도 12의 (a)는 태양 전지의 전면에 대한 개략적인 평면도이고, 도 12의 (b)는 태양 전지의 후면에 대한 개략적인 평면도이다.
도 13은 도 12의 (a)와 (b)를 XIII-XIII 선을 따라 잘라 도시한 단면도이다.
도 14는 도 12의 (a)와 (b)의 "C" 부분에 대한 개략적인 사시도이다.
도 15는 도 14를 XV-XV 선을 따라 잘라 도시한 단면도이다.
도 16은 본 발명의 또 다른 실시예에 따라 복수의 서브셀을 구비한 태양 전지의 다른 예에 대한 후면을 개략적으로 도시한 도면이다.
도 17은 도 16을 XVII-XVII 선을 따라 잘라 도시한 단면도이다.
도 18은 본 발명의 실시예에 따른 태양 전지 모듈의 개략적인 분해 사시도이다.1 is a view schematically showing a substrate for a solar cell having a plurality of sub-cells according to an embodiment of the present invention.
2 is a view schematically showing a substrate for a solar cell having one cell according to a comparative example.
3 is a schematic view of a solar cell module in which a plurality of solar cells are arranged in a matrix structure and connected in series.
FIG. 4 is a schematic view showing an example of a solar cell having a plurality of sub-cells according to an embodiment of the present invention, wherein FIG. 4 (a) is a schematic plan view of the solar cell front, 4 (b) is a schematic plan view of the rear surface of the solar cell, and FIG. 4 (c) is a cross-sectional view taken along line IVc-IVc of FIG.
5 is a schematic perspective view of the portion "A" in Figs. 4 (a) and 4 (b).
6 is a cross-sectional view cut along the line VI-VI of FIG.
FIG. 7 is a schematic view showing another example of a solar cell having a plurality of sub-cells according to an embodiment of the present invention, wherein FIG. 7 (a) is a plan view schematically showing the entire surface of the solar cell, 7B is a schematic plan view of the rear surface of the solar cell, and FIG. 7C is a cross-sectional view taken along line VIIc-VIIc of FIGS. 7A and 7B.
8 is a schematic view illustrating a rear surface of a solar cell having a plurality of sub-cells according to another embodiment of the present invention.
9 is a schematic perspective view of the portion "B" in Fig.
10 is a cross-sectional view taken along line XX of FIG.
11 is a cross-sectional view cut along the line XI-XI in Fig.
FIG. 12 is a schematic view showing an example of a solar cell having a plurality of sub-cells according to another embodiment of the present invention, wherein FIG. 12 (a) is a schematic plan view of the entire surface of the solar cell, 12 (b) is a schematic plan view of the rear surface of the solar cell.
Fig. 13 is a cross-sectional view cut along the line XIII-XIII in Figs. 12 (a) and 12 (b).
14 is a schematic perspective view of a portion "C" in Figs. 12 (a) and 12 (b).
15 is a cross-sectional view taken along the line XV-XV in Fig.
16 is a schematic view illustrating a rear surface of another example of a solar cell having a plurality of sub-cells according to another embodiment of the present invention.
Fig. 17 is a cross-sectional view taken along line XVII-XVII in Fig. 16. Fig.
18 is a schematic exploded perspective view of a solar cell module according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Further, when a certain portion is formed as "whole" on another portion, it means not only that it is formed on the entire surface of the other portion but also that it is not formed on the edge portion.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양 전지에 대하여 설명한다. Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1을 참고로 하여 발명의 실시예에 대해 개략적으로 설명한다.First, an embodiment of the invention will be schematically described with reference to Fig.

도 1에 도시한 것처럼, 본 실시예의 태양 전지(10)는 해당 크기(예, 156mm×156mm)를 갖는 결정질 반도체로 이루어진 태양 전지용 기판(110)에 형성되어 있고, 이 태양 전지(10)는 하나의 기판(110)에 형성된 복수개의 서브셀, 예를 들어, 세 개의 서브셀(S1-S3)을 구비하고 있다.1, the solar cell 10 of the present embodiment is formed on a solar cell substrate 110 made of a crystalline semiconductor having a corresponding size (for example, 156 mm x 156 mm) For example, three sub-cells S1-S3 formed on the substrate 110 of the substrate 110. [

각 서브셀(S1-S3)은 p형 또는 n형의 도전성 타입(conductive type)의 반도체로 이루어진 기판(110)과 p-n 접합을 형성하는 에미터부, 그리고 기판(110)과 에미터부에 각각 연결된 전극을 구비하여. 태양 전지(10)의 서브셀(S1-S3)을 형성한다. 각 서브셀(S1-S3)에 형성된 복수의 에미터부는 동일한 기판(110)에 형성되고, 서로 분리되어 있다. 이러한 복수 개의 서브셀(S1-S3)은 직렬로 연결되어 있다.Each of the sub-cells S1-S3 includes an emitter part forming a pn junction with the substrate 110 made of a p-type or n-type conductive type semiconductor, and an emitter part connected to the substrate 110 and the emitter part, . (S1-S3) of the solar cell 10 are formed. A plurality of emitter portions formed in each of the sub-cells S1-S3 are formed on the same substrate 110 and are separated from each other. The plurality of sub-cells S1 to S3 are connected in series.

이러한 서브셀(S1-S3)에 빛이 입사되면 반도체에서 전자와 정공이 생성되고, 생성된 전자와 정공은 p-n 접합에 의해 해당 도전성 타입의 반도체, 즉, 전자는 n형의 도전성 타입을 갖는 반도체 부분으로 이동하고, 정공은 p형의 도전성 타입을 갖는 반도체 부분으로 이동하여 각 기판과 에미터부와 연결된 각 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전류와 전압을 생성하여 전력을 얻는다. When light is incident on the sub-cells S1-S3, electrons and holes are generated in the semiconductor, and the generated electrons and holes are electrically connected to each other by a pn junction so that the semiconductor of the conductive type, that is, And holes are collected by the respective electrodes connected to the respective substrates and the emitter portion by moving to the semiconductor portion having the p-type conductivity type, and these electrodes are connected by electric wires to generate electric current and voltage to obtain power.

이처럼, 각 서브셀(S1-S3)이 동작할 경우, 하나의 기판(110)에 형성된 각 서브셀(S1-S3)에는 p-n 접합이 형성되어 있으므로 각 서브셀(S1-S3)은 별개의 태양 전지로서 개별적으로 동작한다. 따라서, 빛이 입사되면 각 서브셀(S1-S3)은 해당 크기의 전류와 전압을 출력하므로, 실질적으로 하나의 기판(110)에는 세 개의 태양 전지(즉, 서브셀)가 형성된 것과 같다. 이때, 이미 설명한 것처럼, 하나의 기판(110)에 형성된 서브셀(S1-S3)은 직렬로 연결되어 있으므로, 하나의 태양 전지(10)에서 출력되는 전류(I)는 복수의 서브셀(S1-S3) 각각에서 출력되는 전류 중 가장 작은 값을 갖는 전류이고, 하나의 태양 전지(10)에서 출력되는 전압(V)은 복수의 서브셀(S1-S3)에서 출력되는 전압(즉, 개방 전압)의 합이 된다. 예를 들어, 각 서브셀(S1-S3)에서 출력되는 전류가 약 7A이고, 각 서브셀(S1-S3)에서 출력되는 전압이 약 0.6V일 때, 하나의 태양 전지(10)는 약 7A의 전류와 약 1.8V(=0.6V×3)의 전압이 얻어진다.When each sub-cell S1-S3 operates, since the pn junction is formed in each of the sub-cells S1-S3 formed on one substrate 110, each sub-cell S1- They operate individually as batteries. Therefore, when light is incident, each of the sub-cells S1-S3 outputs current and voltage of a corresponding magnitude, so that substantially three solar cells (i.e., sub-cells) are formed on one substrate 110. [ At this time, since the sub-cells S1-S3 formed on one substrate 110 are connected in series, the current I outputted from one solar cell 10 is divided into a plurality of sub- S3), and the voltage V output from one solar cell 10 is the voltage having the smallest value among the voltages output from the plurality of sub-cells S1-S3 (i.e., open-circuit voltage) . For example, when the current output from each of the sub-cells S1-S3 is about 7A and the voltage output from each of the sub-cells S1-S3 is about 0.6V, one solar cell 10 is about 7A And a voltage of about 1.8 V (= 0.6 V x 3) are obtained.

이와 달리, 도 2에 도시한 비교예의 경우, 도 1에 도시한 것과 동일하게, 해당 크기(예, 156mm×156mm)를 갖고 결정질 반도체로 이루어진 태양 전지용 기판(110)에 태양 전지(1)가 형성되어 있다. 하지만, 도 1에 도시한 본 발명의 실시예와는 달리, 비교예의 기판(110)에는 하나의 태양 전지(1)(즉, 하나의 서브셀)만이 형성된다.2, a solar cell 1 is formed on a solar cell substrate 110 having a corresponding size (for example, 156 mm x 156 mm) and made of a crystalline semiconductor. In this case, . However, unlike the embodiment of the present invention shown in FIG. 1, only one solar cell 1 (that is, one subcell) is formed on the substrate 110 of the comparative example.

이로 인해, 각 서브셀(S1-S3)의 동작과 동일하게, 태양 전지(1) 역시 동작하여, 태양 전지(1)는 해당 크기의 전류와 전압을 출력한다. 이때, 도 1의 각 서브셀(S1-S3)과 비교할 경우, 도 2의 태양 전지(1)는 빛의 입사 면적이 대략 3배이므로 태양 전지(1)에서 출력되는 전류는 도 1의 각 서브셀(S-S3)에서 출력되는 전류보다 약 3배가 되며, 전압은 기판(110)에 형성되는 태양 전지(서브셀)의 개수가 1/3로 감소하였으므로 전압은 1/3로 감소한다. 이미 설명한 것처럼, 하나의 기판(110)에 위치한 복수의 서브셀(S1-S3)은 직렬로 연결되어 있으므로, 각 서브셀(S1-S3)에서 출력되는 전류의 거의 일정하고, 이에 따라, 복수의 서브셀(S1-S3)을 구비한 태양 전지(10)에서 출력되는 전류의 크기는 도 2의 태양 전지(1)에서 출력되는 전류의 약 1/3로 감소한다.As a result, the solar cell 1 also operates similarly to the operation of each of the sub-cells S1-S3, so that the solar cell 1 outputs current and voltage of the corresponding magnitude. In this case, when compared with each of the sub-cells (S1-S3) in Fig. 1, since the incidence area of light in the solar cell 1 of Fig. 2 is approximately three times, And the voltage is reduced to 1/3 because the number of solar cells (sub-cells) formed on the substrate 110 is reduced to 1/3. As described above, since the plurality of sub-cells S1-S3 located on one substrate 110 are connected in series, the currents output from the sub-cells S1-S3 are substantially constant, The magnitude of the current output from the solar cell 10 having the sub-cells S1-S3 decreases to about 1/3 of the current output from the solar cell 1 of Fig.

따라서, 하나의 기판(110)에서 출력되는 전력(P=VI)은 도 1의 경우와 도 2의 경우 모두 동일한 크기가 된다.Therefore, the power (P = VI) output from one substrate 110 is the same for both the case of FIG. 1 and the case of FIG.

하지만, 도 3과 같이, 이러한 태양 전지(10, 1)를 행렬 구조(10×6)로 복수 개(예, 60개)로 배치한 후 직렬로 연결시켜 태양 전지 모듈(100)로 제작하여, 이 태양 전지 모듈(100)에서 실질적으로 얻어지는 전력(P)은 도 1에 도시한 태양 전지(10)를 이용하여 태양 전지 모듈(100)을 형성한 경우와 도 2에 도시한 태양 전지(1)를 이용하여 태양 전지 모듈(100)을 형성한 경우 서로 다르다.However, as shown in FIG. 3, a plurality of such solar cells 10 and 1 are arranged in a matrix structure (10 × 6) (for example, 60) and then connected in series to form a solar cell module 100, The electric power P substantially obtained from the solar cell module 100 is obtained when the solar cell module 100 is formed using the solar cell 10 shown in Fig. 1 and when the solar cell 1 shown in Fig. Are different from each other when the solar cell module 100 is formed.

즉, 태양 전지 모듈(100)에서 출력되는 실제 전력(PT)은 PT=PI-PL로 산출된다.That is, the actual power P T output from the solar cell module 100 is calculated as P T = P I -P L.

여기에서, PI는 이상 전력으로서, 태양 전지(10, 1)에서 얻어지는 전력(Ps)에 태양 전지 모듈(100)을 이루는 태양 전지(10, 1)의 총 개수(N)를 곱한 값, 즉, PI=Ps×N이고, PL은 전력 손실(power loss)이다.Here, P I is a value obtained by multiplying the power Ps obtained from the solar cell 10, 1 by the total number N of the solar cells 10, 1 constituting the solar cell module 100, that is, , P I = Ps x N, and P L is the power loss.

이때, 전력 손실(PL)은 PL=I2R로 산출되고, R은 인접한 두 태양 전지(10, 1)를 직렬 연결할 때 사용되는 리본(ribbon) 등의 도전성 테이프(conductive tape)(L)와 같은 배선에 의해 발생하는 배선 저항을 의미한다. 이때, 전력 손실(PL)은 전류(I)의 제곱에 비례하므로, 태양 전지(10, 1)에서 출력되는 전류(I)의 크기가 증가할수록 전력 손실 역시 증가하게 된다.In this case, the power loss P L is calculated as P L = I 2 R, and R is a conductive tape such as a ribbon used for connecting two adjacent solar cells 10 and 1 in series Quot; refers to a wiring resistance caused by a wiring such as a wiring. Since the power loss P L is proportional to the square of the current I, the power loss increases as the magnitude of the current I output from the solar cells 10, 1 increases.

하지만, 이미 설명한 것처럼, 하나의 기판(110)에 하나의 태양 전지(1)의 형성하는 비교예보다 하나의 기판(110)에 복수 개(n)의 태양 전지(10)를 형성할 경우, 태양 전지(10)에서 출력되는 전류의 크기는 비교예의 경우보다 약 1/n로 감소하게 된다. However, as described above, when a plurality of (n) solar cells 10 are formed on one substrate 110 compared with the comparative example in which one solar cell 1 is formed on one substrate 110, The magnitude of the current output from the battery 10 is reduced to about 1 / n as compared with the comparative example.

도 2에 도시한 태양 전지(1)에서 출력되는 전류의 크기가 약 1A이라고 가정하면, 이때, 발생하는 전력 손실(PL)은 (1A×R)이 되는 반면, 도 1에 도시한 태양 전지(10)에서 출력되는 전류의 크기는 (1/3A)가 되고, 이때, 발생하는 전력 손실(PL)은 [(1/3A)2×R=(1/9A)×R]이 된다. 따라서, 하나의 태양 전지(10)에 형성되는 서브셀(S1-S3)의 개수가 증가할수록 출력되는 전류가 감소하여 전력 손실(PL) 역시 감소하게 된다. 이로 인해, 이상 전력(PI)이 동일할 경우, 실제 전력(PT)은 태양 전지(1, 10)에 형성되는 서브셀의 개수가 증가할수록 커지므로, 하나의 기판(110)에 하나의 태양 전지(1)를 형성하는 비교예의 경우보다 본 실시예와 같이 하나의 기판(110)에 복수의 서브셀(S1-S3)을 구비한 태양 전지(10)를 형성하는 경우 태양 전지 모듈(100)에서 출력되는 실제 전력(PT)은 크게 증가하게 된다. Assuming that the magnitude of the current output from the solar cell 1 shown in FIG. 2 is about 1 A, the generated power loss P L becomes (1A R) (1 / 3A) 2 R = (1 / 9A) x R], and the magnitude of the current output from the power amplifier 10 becomes (1 / 3A). Therefore, as the number of the sub-cells S1-S3 formed in one solar cell 10 increases, the output current decreases and the power loss P L also decreases. Therefore, when the abnormal power PI is the same, the actual power P T increases as the number of sub-cells formed in the solar cells 1, 10 increases, When the solar cell 10 having a plurality of sub-cells S1-S3 is formed on one substrate 110 as in the present embodiment as compared with the comparative example in which the cell 1 is formed, The actual power (P T ) output from the power amplifier is greatly increased.

다음, 이처럼, 하나의 기판(110)에 복수 개의 서브셀을 형성하여 태양 전지를 제조할 경우, 복수의 서브셀을 구비한 태양 전지의 다양한 예를 설명한다. 이때, 동일한 구조로 이루어져 있고 같은 기능을 수행하는 구성요소에 대해서는 동일한 도면 부호를 부여한다.Next, various examples of a solar cell having a plurality of sub-cells when manufacturing a solar cell by forming a plurality of sub-cells on one substrate 110 will be described. At this time, the same reference numerals are assigned to components having the same structure and performing the same function.

도 4 내지 도 9를 참고로 하여 복수의 서브셀을 구비한 태양 전지의 한 실시예를 설명한다An embodiment of a solar cell having a plurality of sub-cells will be described with reference to FIGS. 4 to 9

먼저, 도 4 내지 도 6을 참고로 하여 본 실시예에 따른 태양 전지의 한 예를 설명한다.First, an example of a solar cell according to this embodiment will be described with reference to FIGS. 4 to 6. FIG.

도 4 내지 도 6에 도시한 것처럼, 태양 전지(11)는 복수의 개구부(181)을 구비한 기판(110)에 형성된 세 개의 서브셀(S1-S3)을 구비하고 있고, 각 서브셀(S1-S3)의 구조는 대략 유사하다. 이때, 복수의 개구부(181)를 이용하여 인접한 두 서브셀(S1-S3)을 직렬 연결한다.4 to 6, the solar cell 11 includes three sub-cells S1-S3 formed on a substrate 110 having a plurality of openings 181. Each sub-cell S1 -S3) are substantially similar. At this time, adjacent two sub-cells (S1-S3) are connected in series by using a plurality of openings (181).

도 4 내지 도 6에 도시한 각 서브 셀(S1-S3)의 구조는 다음과 같다.The structure of each of the sub-cells S1-S3 shown in Figs. 4 to 6 is as follows.

각 서브셀(S1-S3)은 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함]에 위치한 에미터부(emitter region)(121), 에미터부(121) 위에 위치하는 반사 방지부(130), 에미터부(121) 위에 위치하고 복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140), 입사면의 반대쪽 면인 기판(110)의 면[이하, '후면(back surface)'라 함]에 위치하는 후면 전계부 (back surface field region)(172), 그리고 후면 전계부(172) 위와 기판(110) 위에 위치하고 후면 전극(151)과 복수의 후면 버스바(152)를 구비한 후면 전극부(150)를 포함한다. Each of the sub-cells S1-S3 includes an emitter region 121, an emitter region 121, and an emitter region 121, which are located on an incident surface (hereinafter referred to as a 'front surface' A front electrode part 140 positioned on the emitter part 121 and having a plurality of front electrodes 141 and a plurality of front bus bars 142; A back surface field region 172 located on the surface of the substrate 110 (hereinafter referred to as a "back surface"), and on the back electroluminescent portion 172 and on the substrate 110, And a rear electrode unit 150 having a plurality of rear bus bars 152 and a plurality of rear bus bars 152.

기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘(silicon)과 같은 반도체로 이루어진 반도체 기판이다. 이때, 반도체는 다결정 실리콘 또는 단결정 실리콘과 같은 결정질 반도체이다.The substrate 110 is a semiconductor substrate of a first conductivity type, for example, a semiconductor such as silicon of p-type conductivity type. At this time, the semiconductor is a crystalline semiconductor such as polycrystalline silicon or single crystal silicon.

기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑된다.Impurities such as boron (B), gallium, indium, and the like are doped to the substrate 110 when the substrate 110 has a p-type conductivity type. Alternatively, however, the substrate 110 may be of the n-type conductivity type and may be made of a semiconductor material other than silicon. When the substrate 110 has an n-type conductivity type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) are doped in the substrate 110.

이러한 기판(110)의 전면은 건식 식각법이나 습식 식각법을 이용한 별도의 텍스처링(texturing) 공정을 통해, 요철면인 텍스처링 표면(textured surface)을 가질 수 있다. 이 경우, 기판(110)의 전면 위에 위치한 반사 방지부(130) 역시 요철면을 갖는다. 대안적인 예에서, 기판(110)의 전면뿐만 아니라 후면에도 텍스처링 표면을 가질 수 있다. 또한, 텍스처링 공정을 행하기 전에, 실리콘 등으로 이루어진 반도체 잉곳(igon)을 절단하여 태양 전지용 기판을 제작할 때 절단 공정 시 기판의 표면에 발생하는 손상 부분을 제거하기 위한 별도의 공정(saw damage removing process)이 행해질 수 있다.The front surface of the substrate 110 may have a textured surface that is an uneven surface through a separate texturing process using a dry etching method or a wet etching method. In this case, the anti-reflection portion 130 located on the front surface of the substrate 110 also has an uneven surface. In an alternative example, the substrate 110 may have a textured surface on the front side as well as on the back side. In addition, before forming a texturing process, when a semiconductor ingot (igon) made of silicon or the like is cut to manufacture a solar cell substrate, a saw damage removing process ) Can be performed.

기판(110)의 표면이 복수의 요철을 갖는 텍스처링 표면을 가질 경우, 기판(110)의 표면적이 증가하여 빛의 입사 면적이 증가하고 기판(110)에 의해 반사되는 빛의 양이 감소하므로, 기판(110)으로 입사되는 빛의 양이 증가한다.When the surface of the substrate 110 has a textured surface having a plurality of projections and depressions, the surface area of the substrate 110 increases and the amount of light reflected by the substrate 110 decreases. The amount of light incident on the light source 110 increases.

에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 갖는 불순물부로서, 기판(110)의 전면에 위치한다. 이로 인해, 에미터부(121)는 기판(110)의 제1 도전성 타입 부분과 p-n 접합을 이룬다.The emitter portion 121 is located on the front surface of the substrate 110 as an impurity portion having a second conductivity type, for example, an n-type conductivity type opposite to the conductivity type of the substrate 110. [ For this reason, the emitter portion 121 forms a p-n junction with the first conductive type portion of the substrate 110.

기판(110)과 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자와 정공은 각각 n형 반도체 부분과 p형 반도체 부분 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(121)가 n형일 경우, 전자는 에미터부(121)쪽으로 이동하고 정공은 기판(110)의 후면 쪽으로 이동한다.Due to the built-in potential difference due to the pn junction formed between the substrate 110 and the emitter section 121, electrons and holes, which are charges generated by the light incident on the substrate 110, Portion and the p-type semiconductor portion. Therefore, when the substrate 110 is p-type and the emitter section 121 is n-type, the electrons move toward the emitter section 121 and the holes move toward the backside of the substrate 110.

에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 이와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(121)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)의 후면 쪽으로 이동하고 분리된 정공은 에미터부(121) 쪽으로 이동한다.The emitter section 121 forms a p-n junction with the substrate 110. In contrast, when the substrate 110 has an n-type conductivity type, the emitter section 121 has a p-type conductivity type. In this case, the separated electrons move toward the rear surface of the substrate 110, and the separated holes move toward the emitter section 121.

에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있고, 반대로 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있다. When the emitter section 121 has an n-type conductivity type, the emitter section 121 can be doped with an impurity of a pentavalent element. Conversely, when the emitter section 121 has a p-type conductivity type, 121 may be doped with an impurity of a trivalent element.

도 5 및 도 6에서, 에미터부(121)는 기판(110)의 후면 일부, 예를 들어, 복수의 후면 버스바(152)와 접해 있는 후면 일부에 위치한다. 하지만, 대안적인 예에서, 기판(110)의 후면에는 에미터부가 위치하지 않을 수 있다. 예를 들어, 이온 주입법을 이용하여 기판(110)의 전면에만 에미터부를 형성할 경우, 기판(110)의 후면에 마스크(mask)를 형성한 후 확산법 등을 이용하여 에미터부(121)를 형성할 때에는 기판(110)의 후면에는 에미터부(121)가 위치하지 않는다.5 and 6, the emitter portion 121 is located at a portion of the backside of the substrate 110, for example, a portion of the backside, which is in contact with the plurality of backside bus bars 152. However, in an alternative example, the emitter portion may not be located on the backside of the substrate 110. For example, when the emitter portion is formed only on the front surface of the substrate 110 using the ion implantation method, a mask is formed on the rear surface of the substrate 110, and then an emitter portion 121 is formed using a diffusion method or the like The emitter portion 121 is not located on the rear surface of the substrate 110. [

이때, 각 서브셀(S1-S3)에 위치하여 기판(110)과 p-n 접합을 형성하는 복수의 에미터부(121)는 서브셀(S1-S3) 사이에 위치하여 기판(110)의 전면에 형성된 에미터부(121)의 일부를 제거하는 노출부(183)에 의해 서로 분리되어 있다.At this time, a plurality of emitter sections 121 located in each of the sub-cells S1-S3 and forming a pn junction with the substrate 110 are formed between the sub-cells S1-S3, And are separated from each other by an exposed portion 183 for removing a part of the emitter portion 121.

에미터부(121) 위에 위치한 반사 방지부(130)는 투명한 수소화된 실리콘 질화막(SiNx), 수소화된 실리콘 산화막(SiOx), 또는 수소화된 실리콘 산화 질화막(SiOxNy) 등으로 이루어진다.The antireflection portion 130 located on the emitter portion 121 is formed of a transparent hydrogenated silicon nitride film (SiNx), a hydrogenated silicon oxide film (SiOx), or a hydrogenated silicon oxynitride film (SiOxNy).

반사 방지부(130)는 태양 전지(11)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(11)의 효율을 높인다. 또한 반사 방지부(130)를 형성할 때 주입된 수소(H) 등을 통해 반사 방지부(130)는 기판(110)의 표면 및 그 근처에 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 따라서 결함에 의해 기판(110)의 표면 및 그 부근에서 손실되는 전하의 양이 감소하므로, 태양 전지(11)의 효율은 향상된다.The reflection preventing part 130 reduces the reflectivity of the light incident on the solar cell 11 and increases the selectivity of the specific wavelength area to increase the efficiency of the solar cell 11. [ The antireflective portion 130 may be provided with a defect such as a dangling bond existing on the surface of the substrate 110 and its vicinity through hydrogen (H) injected in forming the antireflective portion 130 defects to a stable bond and performs a passivation function to reduce the disappearance of the charges moving toward the surface of the substrate 110 due to the defects. Therefore, the efficiency of the solar cell 11 is improved because the amount of charge lost on the surface and the vicinity of the substrate 110 due to the defect is reduced.

본 실시예에서, 반사 방지부(130)은 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다. In this embodiment, the antireflection portion 130 has a single film structure, but may have a multi-layer structure such as a double film, and may be omitted if necessary.

전면 전극부(140)는 복수의 전면 전극(141)과 복수의 전면 전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.The front electrode unit 140 includes a plurality of front electrodes 141 and a plurality of front bus bars 142 connected to the plurality of front electrodes 141.

복수의 전면 전극(141)은 에미터부(121)와 전기적 및 물리적으로 연결되어 있고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 전면 전극(141)은 에미터부(121) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다. A plurality of front electrodes 141 are electrically and physically connected to the emitter section 121 and are spaced apart from each other and extend in a predetermined direction. The plurality of front electrodes 141 collects charges, for example, electrons, which have migrated toward the emitter section 121.

복수의 전면 버스바(142)는 에미터부(121)와 전기적 및 물리적으로 연결되어 있고 복수의 전면 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다. 이때, 도 4의 (a)에 도시한 것처럼, 각 전면 버스바(142)의 한쪽 단부 부분은 인접한 개구부(181) 위에 위치하여 인접한 개구부(181)를 덮고 있다. 따라서, 각 서브셀(S1, S2)에서, 전면 버스바(142)는 개구부(181)와 중첩되게 위치한다.A plurality of front bus bars 142 are electrically and physically connected to the emitter section 121 and extend in a direction parallel to the plurality of front electrodes 141. At this time, as shown in FIG. 4A, one end portion of each front bus bar 142 is positioned on the adjacent opening 181 and covers the adjacent opening 181. Therefore, in each of the sub-cells S1 and S2, the front bus bar 142 overlaps with the opening 181. [

이때, 복수의 개구부(181)는 인접한 두 서브셀(S1-S3)에서, 전면 버스바(141)와 후면 버스바(152)가 중첩하는 기판(110)에 위치하므로, 기판(110)에서 첫 번째 서브셀(S1)[도 4의 (a)의 경우, 최좌측 서브셀]과 이 서브셀(S1)과 인접하고 전면 전극(141)과 나란한 측면 사이 그리고 기판(110)에서 마지막 번째 서브셀(S3)[도 4의 (a)의 경우, 최우측 서브셀]과 이 서브셀(S3)과 인접하고 전면 전극(141)과 나란한 측면 사이에는 개구부(181)가 위치하지 않는다.Since the plurality of openings 181 are located on the substrate 110 where the front bus bar 141 and the rear bus bar 152 are overlapped in the adjacent two sub-cells S1-S3, (The leftmost sub-cell in the case of FIG. 4 (a)) and the side adjacent to the sub-cell S1 and side-by-side with the front electrode 141, The opening 181 is not located between the front electrode 141 and the side surface of the front electrode 141 adjacent to the sub-cell S3 (the rightmost subcell in FIG. 4A).

이때, 복수의 전면 버스바(142)는 복수의 전면 전극(141)과 동일 층에 위치하여 각 전면 전극(141)과 교차하는 지점에서 해당 전면 전극(141)과 전기적 및 물리적으로 연결되어 있다. The plurality of front bus bars 142 are located on the same layer as the plurality of front electrodes 141 and are electrically and physically connected to the front electrodes 141 at the intersections of the front electrodes 141.

따라서, 도 1에 도시한 것처럼, 복수의 전면 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 전면 전극부(140)는 기판(110)의 전면에 격자 형태로 위치한다.1, the plurality of front electrodes 141 has a stripe shape extending in the horizontal or vertical direction, and the plurality of front bus bars 142 have stripe shapes extending in the vertical or horizontal direction And the front electrode unit 140 is disposed on the front surface of the substrate 110 in a lattice form.

복수의 전면 버스바(142)는 접촉된 에미터부(121)로부터 이동하는 전하뿐만 아니라 복수의 전면 전극(141)에 의해 수집되어 이동하는 전하를 수집한 후 해당 방향으로 수집된 전하를 전송한다. The plurality of front bus bars 142 collect the charges collected by the plurality of front electrodes 141 as well as the charges moving from the contacted emitter portions 121, and then transfer the collected charges in the corresponding directions.

각 전면 버스바(142)는 교차하는 복수의 전면 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 하므로, 각 전면 버스바(142)의 폭은 각 전면 전극(141)의 폭보다 크다.The width of each front bus bar 142 must be greater than the width of each front electrode 141 so that the width of each front bus bar 142 is smaller than the width of each front electrode 141. [ Big.

복수의 전면 버스바(142)는 외부 장치와 연결되어 수집된 전하(예, 전자)를 외부 장치로 출력된다.A plurality of front bus bars 142 are connected to an external device to output collected electric charges (e.g., electrons) to an external device.

복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140)는 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져 있다.The front electrode part 140 having the plurality of front electrodes 141 and the plurality of front bus bars 142 is made of at least one conductive material such as silver (Ag).

도 4의 (a)에서, 각 서브셀(S1-S3)에 위치하는 전면 전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.In FIG. 4A, the number of the front electrode 141 and the front bus bar 142 located in each of the sub-cells S1-S3 is merely an example, and may be changed depending on the case.

후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, p+ 영역이다. The rear electric field 172 is a region in which impurities of the same conductivity type as the substrate 110 are doped at a higher concentration than the substrate 110, for example, a p + region.

이러한 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 후면 전극부(150)로의 전하 이동량을 증가시킨다.A potential barrier is formed due to the difference in impurity concentration between the first conductive region and the rear conductive portion 172 of the substrate 110, thereby hindering the electron movement toward the rear conductive portion 172, which is the direction of the movement of the holes Thereby facilitating hole transport toward the rear electric field 172. Accordingly, the amount of charges lost due to the recombination of electrons and holes at the back surface and the vicinity of the substrate 110 is reduced, and the movement of the desired charge (e.g., holes) is accelerated to increase the amount of charge transfer to the rear electrode unit 150 .

후면 전극부(150)의 후면 전극(151)은 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 기판(110)의 후면 가장 자리와 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 기판(110)의 후면 전체에 위치한다. The rear electrode 151 of the rear electrode unit 150 is in contact with the rear electric unit 172 located on the rear surface of the substrate 110. The rear electrode 151 of the rear electrode unit 150 contacts the rear edge of the substrate 110, Substantially all of the rear surface of the substrate 110 except for the substrate.

후면 전극(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다. The rear electrode 151 contains a conductive material such as aluminum (Al).

이러한 후면 전극(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.This rear electrode 151 collects charge, for example, holes, moving from the rear electric field 172 side.

이때, 후면 전극(151)이 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 기판(110), 즉 후면 전계부(172)와 후면 전극(151) 간의 접촉 저항이 감소하여 기판(110)으로부터 후면 전극(151)으로의 전하 전송 효율이 향상된다.The back electrode 151 is in contact with the rear electric field portion 172 which maintains the impurity concentration higher than that of the substrate 110 so that the contact between the substrate 110 and the rear electric field portion 172 and the rear electrode 151 The resistance is reduced and the charge transfer efficiency from the substrate 110 to the rear electrode 151 is improved.

도 4의 (a) 및 (b)에 도시한 것처럼, 각 서브셀(S1-S3)에 위치한 후면 전극(151)은 서로 분리되어 있고, 이미 설명한 것처럼, 후면 전극(151)과 접해 있는 기판(110)의 후면에 후면 전계부(172)가 위치하므로, 각 서브셀(S1-S3)에 형성된 후면 전계부(172) 역시 분리되어 있다.4 (a) and 4 (b), the rear electrodes 151 located in the respective sub-cells S1-S3 are separated from each other. As described above, The rear electric section 172 formed in each of the sub-cells S1-S3 is also separated.

후면 전극(151)이 위치한 기판(110)에 형성된 후면 전계부(172) 역시 서로 분리되어 있다. The rear electric field portion 172 formed on the substrate 110 on which the rear electrode 151 is disposed is also separated from each other.

후면 전극부(150)의 복수의 후면 버스바(152)는 후면 전극(151)이 위치하지 않는 기판(110)의 후면 위에 위치하며 인접한 후면 전극(151)과 연결되어 있다.The plurality of rear bus bars 152 of the rear electrode unit 150 are located on the rear surface of the substrate 110 where the rear electrode 151 is not located and are connected to the adjacent rear electrode 151.

또한, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주본다.In addition, the plurality of rear bus bars 152 are opposed to the plurality of front bus bars 142 in correspondence with the substrate 110 as a center.

복수의 전면 버스바(142)와 유사하게, 복수의 후면 버스바(152)의 한쪽 단부는 도 4의 (b)에 도시한 것처럼, 인접한 두 서브셀(S1-S3)에서 전면 버스바(141)와 후면 버스바(152)가 중첩하는 기판(110) 부분에 형성된 개구부(181) 위에 형성되어 인접한 개구부(181)를 덮고 있다. 따라서, 각 서브셀(S2, S3)에서, 후면 버스바(152)는 적어도 하나의 개구부(181)와 중첩되게 위치한다.Similar to the plurality of front bus bars 142, one end of the plurality of rear bus bars 152 is connected to the front bus bars 141 And the rear bus bar 152 are formed on the opening portion 181 formed in the overlapping portion of the substrate 110 and cover the adjacent opening portion 181. [ Thus, in each of the sub-cells S2, S3, the rear bus bar 152 overlaps at least one opening 181. [

이로 인해, 동일한 개구부(181)를 사이에 두고 기판(110)의 전면에 위치한 전면 버스바(142)와 기판(110)의 후면에 위치한 후면 버스바(152)는 서로 중첩되어 있고, 이때, 해당 개구부(181)와 중첩되는 전면 버스바(142)와 후면 버스바(152)가 각각 위치하는 서브셀(S1-S3)는 바로 인접해 있는 서로 다른 서브셀(S1-S3)이다. 예를 들어, 도 4의 (a) 및 도 (b)에서, 첫 번째 서브셀(S1)과 두 번째 서브셀(S2) 사이에 형성된 개구부(181)와 중첩되는 전면 버스바(142)는 첫 번째 서브셀(S1)에 위치하고 후면 버스바(152)는 두 번째 서브셀(S2)에 위치한다.The front bus bar 142 positioned on the front surface of the substrate 110 and the rear bus bar 152 positioned on the rear surface of the substrate 110 are overlapped with each other with the same opening 181 interposed therebetween, The sub-cells S1-S3 in which the front bus bar 142 and the rear bus bar 152 are overlapped with the opening 181 are directly adjacent to each other in the sub-cells S1-S3. For example, in FIGS. 4A and 4B, the front bus bar 142, which overlaps the opening 181 formed between the first sub-cell S1 and the second sub-cell S2, Th sub-cell S1 and the rear bus bar 152 is located in the second sub-cell S2.

이처럼, 한 서브셀(S1, S2)의 전면 버스바(142)과 이 서브셀(S1, S2)과 바로 인접한 서브셀(S2, S3)의 후면 버스바(152)가 인접한 개구부(181) 위에서 중첩되고, 각 개구부(181)는 그 위와 그 아래에 위치한 전면 버스바(142)와 후면 버스바(152) 중 적어도 하나에 의해 채워져 있다. 따라서, 서로 인접한 서브셀(S1-S3)의 전면 버스바(142)와 후면 버스바(152)는 서로 연결되어 있다. 이로 인해, 마지막 번째 서브셀(S3)의 전면 버스바(142)는 바로 인접한 다른 서브셀(S2)의 후면 버스바(52)와 연결되지 않고, 첫 번째 서브셀(S1)의 후면 버스바(152)는 바로 인접한 다른 서브셀(S2)의 전면 버스바(142)와 연결되지 않는다.The front bus bar 142 of one of the sub-cells S1 and S2 and the rear bus bar 152 of the sub-cells S2 and S3 immediately adjacent to the sub-cells S1 and S2 are adjacent to the adjacent opening 181 And each opening 181 is filled by at least one of a front bus bar 142 and a rear bus bar 152 located above and below it. Therefore, the front bus bar 142 and the rear bus bar 152 of the adjacent sub-cells S1-S3 are connected to each other. The front bus bar 142 of the last sub cell S3 is not connected to the rear bus bar 52 of the immediately adjacent sub cell S2 but is connected to the rear bus bar of the first sub cell S1 152 are not connected to the front bus bar 142 of another adjacent sub-cell S2.

복수의 후면 버스바(152)는 복수의 전면 버스바(142)와 유사하게, 후면 전극(151)으로부터 전달되는 전하를 수집한다.A plurality of rear bus bars 152 collects charge transferred from the rear electrode 151, similar to a plurality of front bus bars 142.

복수의 후면 버스바(152) 역시 외부 장치와 연결되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 외부 장치로 출력된다. A plurality of rear bus bars 152 are also connected to external devices so that the charges (e.g., holes) collected by the plurality of rear bus bars 152 are output to an external device.

이러한 복수의 후면 버스바(152)는 후면 전극(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유한다. 따라서 후면 전극(151)과 후면 버스바(152)는 서로 다른 물질로 이루어져 있다.These plurality of rear bus bars 152 may be made of a material having a better conductivity than the back electrode 151 and contain at least one conductive material such as, for example, silver (Ag). Accordingly, the rear electrode 151 and the rear bus bar 152 are made of different materials.

도 4의 (b)와 (c)에 도시한 것처럼, 복수의 후면 버스바(152)는 인접한 후면전극(151)과 일부 중첩되어 있다. 이때, 본 예와 같이, 후면 버스바(152) 위에 후면 전극(151)의 일부가 중첩되지만, 반대로 후면 전극(151) 위에 후면 버스바(152)의 일부가 중첩될 수 있거나 후면 버스바(152)는 인접한 후면 전극(151)과 전기적 및 물리적으로 연결되어 있지만 서로 중첩되지 않을 수 있다.As shown in FIGS. 4 (b) and 4 (c), a plurality of rear bus bars 152 partially overlap with the adjacent rear electrodes 151. At this time, a part of the rear electrode 151 overlaps the rear bus bar 152, but a portion of the rear bus bar 152 may be overlapped on the rear electrode 151, or the rear bus bar 152 Are electrically and physically connected to the adjacent rear electrodes 151 but may not overlap each other.

이와 같은 구조로 각 서브 셀(S1-S3)이 이루어져 있을 경우, 이미 설명한 것처럼, 인접한 두 서브셀(S1-S3)은 서로 다른 세브셀(S1-S3)에 위치하는 전면 버스바(142)와 후면 버스바(152)가 개구부(181)를 통해 서로 연결되어 있다.As described above, when the sub-cells S1-S3 are formed in such a structure, the adjacent two sub-cells S1-S3 are connected to the front bus bar 142 and the front- And the rear bus bars 152 are connected to each other through the openings 181. [

각 서브셀(S1-S3)에는 적어도 하나의 전면 버스바(142)가 위치하고 있고, 도 4의 (a)에서 각 서브셀(S1-S3)의 상부에서부터 동일 번째에 위치하는 전면 버스바(142)는 동일한 선 상에 위치하여 같은 방향으로 나란히 뻗어 있고, 각 서브셀(S1-S3)에 형성된 적어도 하나의 후면 버스바(152)는 동일한 서브셀(S1-S3)에 위치한 전면 버스바(142)와 마주보게 위치하고 있으므로 도 4의 (b)에서 각 서브셀(S1-S3)의 상부에서부터 동일 번째에 위치하는 후면 버스바(152)는 동일한 선 상에 위치하여 같은 방향으로 나란히 뻗어 있다. 따라서, 전면 버스바(142)와 후면 버스바(152)의 연장 방향은 동일하다. At least one front bus bar 142 is located in each of the sub-cells S1-S3 and a front bus bar 142 positioned at the same position from the top of each of the sub-cells S1-S3 in FIG. And at least one rear bus bar 152 formed in each of the sub-cells S1-S3 includes a front bus bar 142 located in the same sub-cell S1-S3, The rear bus bars 152 located at the same position from the top of each of the sub-cells S1-S3 in FIG. 4B are located on the same line and extend in the same direction. Accordingly, the extending directions of the front bus bar 142 and the rear bus bar 152 are the same.

도 4의 (a) 및 (c)에 도시한 것처럼, 노출부(183)는 또한 기판(110)의 전면 가장자리 부분에 위치하여 기판(110)의 전면 가장자리 부분에 위치한 반사 방지부(130) 및 에미터부(121)를 제거하여 기판(110)의 일부를 드러낸다. 이 노출부(183)에 의해 기판(110)의 전면에 위치한 에미터부(121)와 기판(110)의 후면에 위치한 에미터부(121)의 전기적인 연결이 끊어진다. 이로 인해, 기판(110)의 전면에 위치한 에미터부(121)로 이동한 전하(예, 전자)가 기판(110)의 후면으로 이동하여 기판(110)의 후면에 위치한 전하(예, 정공)와 재결합되는 손실되는 것을 방지한다. 4 (a) and 4 (c), the exposed portion 183 is also located at the front edge portion of the substrate 110 and is disposed at the front edge portion of the substrate 110, The emitter 121 is removed to expose a part of the substrate 110. The emitter portion 121 located on the front surface of the substrate 110 and the emitter portion 121 located on the rear surface of the substrate 110 are electrically disconnected by the exposed portion 183. Charges (for example, electrons) traveling to the emitter section 121 located on the front surface of the substrate 110 move to the rear surface of the substrate 110, Thereby preventing the reassembly from being lost.

하지만, 기판(110)의 후면에 에미터부(121)가 존재하지 않을 경우, 노출부(183)는 기판(110)의 가장자리 부분에는 위치하지 않고 인접한 서브셀(183) 사이에만 존재한다.However, when the emitter layer 121 is not present on the rear surface of the substrate 110, the exposed portion 183 is not located at the edge portion of the substrate 110 but exists only between adjacent sub-cells 183.

다음, 도 7의 (a) 내지 (c)를 참고로 하여 본 실시예에 따른 태양 전지의 다른 예를 설명한다.Next, another example of the solar cell according to this embodiment will be described with reference to Figs. 7 (a) to 7 (c).

도 4 내지 도 6에 도시한 태양 전지(11)와 비교할 때, 본 예의 태양 전지(11a)는 에미터부(121)의 형성 위치가 상이하고, 기판(110)의 후면에서 인접한 서브셀(S1-S3) 사이에 위치하여 기판(110)을 드러내는 노출부(184)를 더 구비하고 있다.The solar cell 11a of this embodiment differs from the solar cell 11 shown in Figs. 4 to 6 in that the formation position of the emitter section 121 is different and the adjacent subcells S1- S3) to expose the substrate 110. The exposed portion 184 is exposed to the outside of the substrate 110,

즉, 도 7의 (c)에 도시한 것처럼, 에미터부(121)는 개구부(181)가 형성된 기판(110), 즉, 개구부(181)의 측면인 기판(110) 내에도 위치한다.7C, the emitter portion 121 is also located in the substrate 110 on which the opening portion 181 is formed, that is, the substrate 110 which is the side surface of the opening portion 181. As shown in FIG.

이미 설명한 것처럼, 개구부(181)를 통해 서로 인접한 서브셀(S1-S3)은 전기적으로 직렬 연결되어 있다. 이때, 기판(110)의 전면, 후면 및 측면뿐만 아니라 개구부(181)가 형성된 기판(110)에도 에미터부(121)가 형성되면, 인접한 두 서브셀(S1-S3)에서 각각 다른 서브셀(S1-S3)에 위치하여 서로 다른 종류의 전하(전자와 정공)를 수집하는 전면 버스바(142)와 후면 버스바(152) 간의 전기적인 연결뿐만 아니라 동일한 서브셀(S1-S3)에 위치한 전면 버스바(142)와 후면 버스바(152) 간의 전기적인 연결 그리고 인접한 두 서브셀(S1-S3)에서 같은 종류의 전하를 수집하는 후면 버스바(152)간의 전기적인 연결이 이루어지고, 이로 인해, 전자와 정공의 재결합량이 증가하여 복수의 서브셀(S1-S3)을 구비한 태양 전지(11a)의 효율이 감소한다.As described above, the sub-cells S1-S3 adjacent to each other through the opening 181 are electrically connected in series. When the emitter 121 is formed on the substrate 110 having the openings 181 as well as the front surface and the rear surface of the substrate 110, -S3 and not only the electrical connection between the front bus bar 142 and the rear bus bar 152 collecting different kinds of charges (electrons and holes), but also the electrical connection between the front bus 142 and the rear bus bar 152 located in the same sub- The electrical connection between the bar 142 and the rear bus bar 152 and the electrical connection between the rear bus bars 152 collecting the same kind of charge in the adjacent two sub-cells S1-S3 are made, The recombination amount of electrons and holes increases, and the efficiency of the solar cell 11a having a plurality of sub-cells S1-S3 decreases.

따라서, 기판(110)의 전면과 후면에 위치한 노출부(183, 184)를 이용하여 인접한 두 서브셀(S1-S3)간의 전기적인 연결을 차단한 후, 개구부(181)를 통해서만 인접한 두 서브셀(S1-S3) 간의 전기적인 직렬 연결을 수행하도록 한다. Therefore, after the electrical connection between the adjacent two sub-cells S1-S3 is cut off by using the exposed portions 183 and 184 located on the front and rear surfaces of the substrate 110, (S1-S3).

이미 설명한 실시예의 경우, 인접한 두 서브셀(S1-S3)에서, 앞쪽에 위치한 서브셀(예, S1)의 전면 버스바(142)가 뒤쪽에 위치한 서브셀(예, S2)의 후면 버스바(152)와 연결되어 있지만, 이와는 반대로, 앞쪽에 위치한 서브셀(예, S1)의 후면 버스바(152)가 뒤쪽에 위치한 서브셀(예, S2)의 전면 버스바(142)와 연결될 수 있다. 이 경우, 도 4 및 도 7에서, 첫 번째 서브셀(S1)의 전면 버스바(141)는 인접한 다른 서브셀(S2)의 후면 버스바(152)와 같은 다른 서브셀의 후면 버스바(152)과 연결되지 않고, 마지막 번째 서브셀(S3)의 후면 버스바(152)는 인접한 다른 서브셀(S2)의 전면 버스바(142)와 같은 다른 서브셀의 전면 버스바(142)와 연결되지 않는다. In the previously described embodiment, in the two adjacent sub-cells S1-S3, the front bus bar 142 of the front-most sub-cell (e.g., S1) is connected to the rear bus bar (e.g., The rear bus bar 152 of the front sub-cell (e.g., S1) may be connected to the front bus bar 142 of the rear sub-cell (e.g., S2). 4 and 7, the front bus bar 141 of the first sub-cell S1 is connected to the rear bus bar 152 of another sub-cell, such as the rear bus bar 152 of another adjacent sub- And the rear bus bar 152 of the last sub cell S3 is not connected to the front bus bar 142 of another sub cell such as the front bus bar 142 of another adjacent sub cell S2 Do not.

이러한 태양 전지(11, 11a)의 다른 예로서, 각 서브셀(S-S3)은 기판(110)의 후면에 후면 전극(151)과 연결된 후면 버스바를 구비하지 않을 수 있다. 이 경우, 후면 버스바가 위치한 부분까지 각 서브셀(S1-S3)의 후면 전극(151)이 위치하게 되고, 인접한 두 서브셀(S1-S3)에서 전면 버스바(142)와 후면 전극(151)이 중첩하는 기판(110)의 부분에 비아홀(181)이 형성된다.As another example of the solar cells 11 and 11a, each of the sub-cells S-S3 may not include a rear bus bar connected to the rear electrode 151 on the rear surface of the substrate 110. [ In this case, the rear electrode 151 of each of the sub-cells S1-S3 is located up to the portion where the rear bus bar is located, and the front bus bar 142 and the rear electrode 151 of the adjacent two sub- A via hole 181 is formed in a portion of the substrate 110 to be superimposed.

이때, 비아홀(181) 내부에 전면 버스바(142)와 후면 전극(151) 중 적어도 하나가 위치하여 인접한 두 서브셀(S1-S2)의 전면 버스바(142)와 후면 전극(151)이 서로 연결되고, 이로 인해 복수의 서브셀(S1-S3)의 직렬 연결이 이루어진다.At this time, at least one of the front bus bar 142 and the rear electrode 151 is located in the via hole 181 and the front bus bar 142 and the rear electrode 151 of the adjacent two sub- So that a serial connection of a plurality of sub-cells S1-S3 is performed.

이처럼 기판(110)의 후면에 복수의 후면전극용 버스바를 구비하지 않고, 전면전극용 버스바(142)와 인접한 서브셀(S1-S3)간의 연결 상태를 제외하면, 본 예의 다른 구조는 도 4 내지 도 7에 도시한 태양 전지(11, 11a)의 구조와 동일하다.Except for a plurality of rear electrode bus bars on the rear surface of the substrate 110 and a connection state between the front electrode bus bar 142 and adjacent sub-cells S1-S3, And the solar cells 11 and 11a shown in Fig.

다음, 도 8 내지 도 11을 참고로 하여 복수의 서브셀을 구비한 태양 전지의 다른 실시예를 설명한다.Next, another embodiment of a solar cell having a plurality of sub-cells will be described with reference to FIGS. 8 to 11. FIG.

도 8 내지 도 11에 도시한 것처럼, 본 실시예에 따른 태양 전지(12) 역시 복수 개(예를 들어, 세 개)의 서브 셀(S1-S3)을 구비하고 있고, 각 서브셀(S1-S3)의 구조는 유사하다.8 to 11, the solar cell 12 according to the present embodiment also has a plurality of (for example, three) sub-cells S1 to S3, and each of the sub- S3) are similar.

도8에 도시한 것처럼, 각 서브셀(S1-S3)은 기판(110)의 전면에 순차적으로 위치한 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130)가 위치하고, 기판(110)의 후면에는 복수의 에미터부(121a)와 복수의 후면 전계부(172) 그리고 복수의 에미터부(121a) 위에 위치하는 복수의 제1 전극(143)과 복수의 후면 전계부(172a) 위에 위치하는 복수의 제2 전극(144)이 위치한다. 이때, 도 8에 도시한 것처럼, 기판(110)의 후면에 에미터부(121a)와 후면 전계부(172a)가 번갈아 위치한다.8, each of the sub-cells S1-S3 includes a front protection part 191, a front electric part 171, and an anti-reflection part 130, which are sequentially disposed on a front surface of a substrate 110, A plurality of first electrodes 143 and a plurality of rear electric sections 172a located on the plurality of emitter sections 121a, the plurality of rear electric sections 172, the plurality of emitter sections 121a, And a plurality of second electrodes 144 positioned above the second electrodes 144 are positioned. At this time, as shown in FIG. 8, the emitter portion 121a and the rear electric field portion 172a are alternately disposed on the rear surface of the substrate 110. FIG.

또한, 기판(110)의 후면에는 복수의 제1 전극(143)과 연결되어 있는 제1 버스바(153)와 복수의 제2 전극(144)과 연결되어 있는 제2 버스바(154)를 구비한다.A first bus bar 153 connected to the plurality of first electrodes 143 and a second bus bar 154 connected to the plurality of second electrodes 144 are provided on a rear surface of the substrate 110 do.

또한, 제1 및 제2 전극(143, 144) 그리고 제1 및 제2 버스바(153, 154)가 위치하지 않는 기판(110)의 후면 위에는 후면 보호부(192)가 위치한다. The rear protection unit 192 is disposed on the rear surface of the substrate 110 where the first and second electrodes 143 and 144 and the first and second bus bars 153 and 154 are not located.

이러한 태양 전지(12)는 이미 설명한 태양 전지(11, 11a)와 비교할 때, 에미터부가 기판(110)의 후면에 위치하고 전자를 수집하는 전극(예, 143) 및 버스바(예, 153)와 정공을 수집하는 전극(예, 144) 및 버스바(예, 154)가 모두 기판(110)의 후면에 위치한다. 이로 인해, 기판(110)의 전면에서 빛의 입사 면적을 증가시켜 기판(110)으로 입사되는 빛의 양을 증가시킬 수 있다. This solar cell 12 has electrodes (for example, 143) and a bus bar (for example, 153) for collecting electrons when the emitter portion is located on the rear surface of the substrate 110, as compared with the solar cells 11 and 11a already described (E. G., 144) and a bus bar (e. G., 154) are all located on the backside of the substrate 110. The < / RTI > This increases the incident area of light at the front surface of the substrate 110, thereby increasing the amount of light incident on the substrate 110.

따라서, 복수의 에미터부(121a) 및 복수의 후면 전계부(172a)는 형성 위치와 형성 개수를 제외하면 태양 전지(11, 11a)의 에미터부(121) 및 후면 전계부(172)와 동일한 기능을 수행하므로, 자세한 설명은 생략한다. 또한, 기판(110)에서의 형성 위치와 형성 개수를 제외하면, 복수의 제1 전극(143)은 복수의 전면 전극(141)과 같은 기능을 수행하며 복수의 제2 전극(144)는 후면 전극(151)과 같은 기능을 수행하고, 제1 버스바(153)와 제2 버스바(154)는 각각 전면 버스바(142)와 후면 버스바(152)와 같은 기능을 수행하므로, 자세한 설명은 생략한다.The emitter portions 121a and the plurality of rear electric field portions 172a have the same function as the emitter portions 121 and the rear electric field portions 172 of the solar cells 11 and 11a except for the formation position and the formation number The detailed description will be omitted. The plurality of first electrodes 143 perform the same function as the plurality of front electrodes 141 and the plurality of second electrodes 144 serve as the rear electrodes 141. [ And the first bus bar 153 and the second bus bar 154 perform the same functions as the front bus bar 142 and the rear bus bar 152, It is omitted.

이때, 제1 버스바(153)와 제2 버스바(154)는 서로 동일한 재료로 이루어져 있고, 예를 들어, 은(Ag)과 같은 도전성 물질로 이루어질 수 있다.At this time, the first bus bar 153 and the second bus bar 154 are made of the same material, and may be made of a conductive material such as silver (Ag).

이때, 기판(110)은 n형의 도전성 타입을 갖는 단결정 반도체 또는 다결정 반도체와 같은 결정질 반도체로 이루어져 있지만, 이미 설명한 것처럼, p형의 도전성 타입을 갖는 결정질 반도체로 이루어질 수 있다.At this time, the substrate 110 is made of a crystalline semiconductor such as a single-crystal semiconductor or a polycrystalline semiconductor having an n-type conductivity type, but may be made of a crystalline semiconductor having a p-type conductivity type as described above.

전면 보호부(191)와 후면 보호부(192)는 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다. 이러한 전면 및 후면 보호부(192)는 진성 비정질 실리콘(intrinsic amorphous silicon)으로 이루어질 수 있다. 이때, 후면 보호부(192)는 서로 다른 종류의 전하(예, 정공과 전하)를 수집하는 제1 및 제2 전극(143, 144) 사이에 위치하므로, 인접한 제1 및 제2 전극(143, 144) 사이의 전기적인 간섭을 방지한다.The front surface protection portion 191 and the rear surface protection portion 192 change a defect such as a dangling bond mainly present on the surface of the substrate 110 and a vicinity thereof into a stable connection, 110 to reduce the amount of charge lost at or near the surface of the substrate 110 due to the defect. These front and back protectors 192 may be made of intrinsic amorphous silicon. Since the rear shield 192 is located between the first and second electrodes 143 and 144 that collect different kinds of charges (e.g., holes and charges), the adjacent first and second electrodes 143 and 144, 144).

전면 전계부(171)는 후면 전계부(172)와 유사한 기능을 수행한다.The front electric section 171 performs a function similar to that of the rear electric section 172.

즉, 전면 전계부(171) 역시 기판(110)과 동일한 도전성 타입(예, n형)의 불순물이 기판(110)보다 고농도로 함유된 불순물부로서, 기판(110)과 전면 전계부(171)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 기판(110) 전면 쪽으로의 전하(예, 정공) 이동이 방해된다. 따라서, 기판(110)의 전면 쪽으로 이동하는 정공은 전위 장벽에 의해 기판(110)의 후면 쪽으로 되돌아가게 되는 전면 전계 효과가 얻어지고, 이로 인해, 외부 장치로 출력되는 전하의 출력량이 증가하고 기판(110)의 전면에서 재결합이나 결함에 의해 손실되는 전하의 양이 감소한다. 이러한 전면 전계부(171)는 불순물이 도핑된 비정질 실리콘으로 이루어질 수 있다.That is, the front electric field portion 171 is also an impurity portion containing impurities of the same conductivity type (for example, n-type) as that of the substrate 110 at a higher concentration than the substrate 110. The front electric field portion 171 includes the substrate 110 and the front electric field portion 171, A potential barrier is formed due to the difference in the impurity concentration between the substrate 110 and the substrate 110, and the movement of charges (e.g., holes) toward the front surface of the substrate 110 is hindered. Accordingly, a front field effect is obtained in which the holes moving toward the front side of the substrate 110 are returned to the back side of the substrate 110 by the potential barrier, thereby increasing the amount of charge output from the external device, Lt; RTI ID = 0.0 > 110 < / RTI > The front electric field portion 171 may be formed of an amorphous silicon doped with impurities.

도 8에 도시한 것처럼, 인접한 두 서브셀(S1-S3)에서 각 서브셀(S1-S3)에 위치하는 서로 다른 버스바(153, 154)는 서로 연결되어 있으므로, 하나의 태양 전지(12)에 존재하는 복수의 서브셀(S1-S3) 역시 직렬로 연결되어 있다.8, since the different bus bars 153 and 154 located in the sub-cells S1 to S3 in the adjacent two sub-cells S1 to S3 are connected to each other, A plurality of sub-cells (S1-S3) existing in the sub-cell are also connected in series.

이때, 도 8에서, 첫 번째 서브셀(S1)에서 기판(110)의 한 측면과 인접하게 뻗어 있는 버스바(예, 153)와 마지막 번째 서브셀(S3)에서 기판(110)의 한 측면과 인접하게 뻗어 있는 버스바(예, 154)는 같은 기판(110)에 존재하는 인접한 서브셀(S2)의 다른 버스바(154, 153)와 연결되지 않는다.In FIG. 8, one side of the substrate 110 in the bus bar (for example, 153) and the last cell (S3) extending adjacent to one side of the substrate 110 in the first sub- Adjacent bus bars (e.g., 154) are not connected to other bus bars 154 and 153 of adjacent sub-cells S2 existing on the same substrate 110.

본 예의 경우에도 각 서브셀(S1-S3)에 위치한 복수의 에미터부(121a)는 동일한 결정질 반도체 기판(110)에 위치하고 서로 분리되어 있다.Also in this example, the plurality of emitter portions 121a located in the sub-cells S1-S3 are located on the same crystalline semiconductor substrate 110 and are separated from each other.

다음, 도 12 내지 도 15를 참고로 하여, 복수의 서브셀(S1-S3)을 구비한 태양 전지의 또 다른 실시예의 한 예에 대하여 설명한다.Next, an example of another embodiment of a solar cell having a plurality of sub-cells S1-S3 will be described with reference to Figs. 12 to 15. Fig.

도 12의 (a) 및 (b) 및 도 13 내지 도 15에 도시한 것처럼, 각 서브 셀(S1-S3)은 복수의 비아홀(181a)을 구비한 기판(110), 기판(110)에 위치하고 기판(110)과 p-n 접합을 형성하는 에미터부(121), 기판(110) 전면의 에미터부(121) 위에 위치하는 반사 방지부(130), 기판(110) 전면의 에미터부(121)와 연결되어 있는 복수의 전면 전극(141), 기판(110)의 후면에 위치하고 기판(110)과 연결되어 있는 후면 전극(151), 기판(110)의 후면에 위치하여 비아홀(181a)을 통해 복수의 전면 전극(141)과 연결되어 있는 복수의 전면전극용 버스바(142a), 기판(110)의 후면에 위치하고 후면 전극(151)과 연결되어 있는 복수의 후면전극용 버스바(152a), 그리고 기판(110)의 후면에 위치하는 후면 전계부(172)를 구비한다.As shown in FIGS. 12A and 12B and FIGS. 13 to 15, each of the sub-cells S1 to S3 includes a substrate 110 having a plurality of via holes 181a, An emitter section 121 forming a pn junction with the substrate 110, an antireflection section 130 located on the emitter section 121 on the front surface of the substrate 110, and an emitter section 121 connected to the emitter section 121 on the front surface of the substrate 110 A plurality of front electrodes 141 formed on the rear surface of the substrate 110 and a rear electrode 151 connected to the substrate 110 on the rear surface of the substrate 110; A plurality of front electrode bus bars 142a connected to the electrodes 141 and a plurality of rear electrode bus bars 152a positioned at the rear surface of the substrate 110 and connected to the rear electrodes 151, And a rear electric section 172 positioned on the rear surface of the rear surface 110.

이와 같이, 도 4 내지 도 6에 도시한 태양 전지(11)와 비교할 때, 복수의 전면 전극(141)과 연결되어 있는 복수의 전면전극용 버스바(142a)는 복수의 전면 버스바(142)와 대응되어 전면 버스바(142)와 같은 기능을 수행하지만, 도 4 내지 도 6에서 복수의 전면 버스바(142)는 기판(110)의 전면에 위치하는 반면 본 예에서 복수의 전면전극용 버스바(142a)는 기판(110)의 후면에 위치한다. 따라서, 기판(110)의 전면에 위치한 복수의 전면 전극(141)과 기판(110)의 후면에 위치한 복수의 전면전극용 버스바(142a)를 연결하기 위해 기판(110)에 형성된 복수의 비아홀(181a)이 이용된다. 4 to 6, a plurality of front electrode bus bars 142a connected to the plurality of front electrodes 141 are electrically connected to the plurality of front bus bars 142, 4 to 6, the plurality of front bus bars 142 are located on the front surface of the substrate 110, whereas in the present embodiment, a plurality of front electrode buses 142 are provided, The bar 142a is located on the rear surface of the substrate 110. [ A plurality of via holes 142 formed in the substrate 110 for connecting the plurality of front electrode 141 located on the front surface of the substrate 110 and the plurality of front electrode bus bars 142a located on the rear surface of the substrate 110, 181a are used.

후면전극용 버스바(152a)는 도 4 내지 도 6의 후면 버스바(152)에 대응하여, 후면 버스바(152)와 동일한 기능을 수행한다. The rear electrode bus bar 152a corresponds to the rear bus bar 152 of FIGS. 4 to 6, and performs the same function as the rear bus bar 152. FIG.

즉, 복수의 비아홀(181a)은 복수의 전면 전극(141)과 복수의 전면전극용 버스바(142a)가 교차하는 기판(110) 부분에 형성되어 있다. 복수의 전면 전극(141)과 복수의 전면전극용 버스바(142a) 중 적어도 하나가 복수의 비아홀(181a)을 통해 기판(110)의 전면과 후면 중 적어도 한쪽으로 연장되어 서로 반대쪽에 위치하는 복수의 전면 전극(141)과 복수의 전면전극용 버스바(142a)가 연결된다. 이로 인해, 복수의 비아홀(181)을 통하여 복수의 전면 전극(141)과 복수의 전면전극용 버스바(161)는 전기적 및 물리적으로 연결되어 있다.That is, the plurality of via holes 181a are formed in a portion of the substrate 110 where a plurality of front electrodes 141 and a plurality of front electrode bus bars 142a cross each other. At least one of the plurality of front electrodes 141 and the plurality of front electrode bus bars 142a extends through at least one of a front surface and a rear surface of the substrate 110 via a plurality of via holes 181a, And a plurality of front electrode bus bars 142a are connected. Thus, the plurality of front electrodes 141 and the plurality of front electrode bus bars 161 are electrically and physically connected via the plurality of via holes 181.

또한, 도 12의 (b)에 도시한 것처럼, 기판(110)의 후면에는 인접한 서브셀(S1-S3) 사이의 일부 그리고 복수의 전면전극용 버스바(142a) 주위에 위치하여, 기판(110)의 후면에 위치한 에미터부(121)를 제거하여 기판(110)을 드러내는 노출부(184a)를 구비하고 있다. 이러한 노출부(184a)로 인해, 기판(110)의 후면에 위치한 에미터부(121)와 비아홀(181a) 내부에 위치한 에미터부(121)에 의해 복수의 전면전극용 버스바(142a)와 인접한 후면 전극(151) 간의 전기적인 연결이 차단되어, 전면 전극(141)에 연결된 에미터부(121)로 이동한 전하(예, 전자)가 기판(110)의 후면으로 이동하여 기판(110)의 후면으로 수집된 전하(예, 정공)과 재결합되어 손실되는 것을 방지한다.12B, on the rear surface of the substrate 110, a part of the space between the adjacent sub-cells S1-S3 and a plurality of the front electrode bus bars 142a, And an exposed portion 184a for exposing the substrate 110 by removing the emitter portion 121 located on the rear surface of the substrate. Due to the exposed portion 184a, the emitter portion 121 located on the rear surface of the substrate 110 and the emitter portion 121 located inside the via hole 181a are electrically connected to the rear surface busbar 142a adjacent to the front- The electric connection between the electrodes 151 is cut off and the electric charge (eg electrons) moving to the emitter part 121 connected to the front electrode 141 moves to the rear surface of the substrate 110, It is prevented from recombining with the collected charge (for example, holes) to be lost.

이때, 전면전극용 버스바(142a)와 후면전극용 버스바(152a)는 동일한 재료를 이루어져 있고, 은(Ag)과 같은 도전성 물질을 함유할 수 있다.At this time, the front electrode bus bar 142a and the rear electrode bus bar 152a are made of the same material and may contain a conductive material such as silver (Ag).

이러한 구조를 갖는 서브셀(S1-S3)이 하나의 기판(110)에 복수 개 위치하므로, 하나의 기판(110)는 개별적으로 동작하여 전자와 정공을 생성하고, 이로 인해, 해당 크기의 전류(즉, 단락 전류)와 전압(즉, 개방 전압)을 생성하는 세 개의 서브 태양 전지를 구비하게 된다. Since a plurality of sub-cells S1-S3 having such a structure are disposed on one substrate 110, one substrate 110 operates individually to generate electrons and holes, That is, a short-circuit current) and a voltage (i.e., an open-circuit voltage).

이미 설명한 것처럼, 하나의 태양 전지(13)에서 인접한 두 서브셀(S1-S3)은 직렬로 연결되어 있다.As described above, two adjacent sub-cells S1-S3 in one solar cell 13 are connected in series.

도 12의 (b)에 도시한 것처럼, 인접한 두 서브셀(S1-S3)에서, 각 서브셀(S1-S3)에 위치하는 전면전극용 버스바(142a)와 후면전극용 버스바(152a)는 서로 연결되어 있다. 따라서, 인접한 두 서브셀(S1-S3)의 전면전극용 버스바(142a)와 후면전극용 버스바(152a)는 일체형으로 이루어져 있다.The front electrode bus bar 142a and the rear electrode bus bar 152a located in the respective sub-cells S1-S3 in the adjacent two sub-cells S1-S3, as shown in Fig. 12 (b) Are connected to each other. Therefore, the front-electrode bus bar 142a and the rear-electrode bus bar 152a of the adjacent two sub-cells S1-S3 are integrally formed.

이때, 도 12의 (b)에 도시한 것처럼, 한 서브셀(S1-S3)에서 전면전극용 버스바(142a)와 후면전극용 버스바(152a)는 Y-Y'방향을 따라 교대로 위치하고, 인접한 두 서브셀(S1-S3) 사이에서 Y-Y'방향으로 전면전극용 버스바(142a)와 후면전극용 버스바(152a)의 배치 순서는 서로 반대이다. 즉, 홀 수번째 서브셀(S1, S3)의 경우, 상부에서부터 전면전극용 버스바(142a)-후면전극용 버스바(152a) 순으로 배치되는 반면, 짝 수번째 서브셀(S2)의 경우, 상부에서부터 후면전극용 버스바(152a)-전면전극용 버스바(142a) 순으로 배치된다.12B, the front electrode bus bar 142a and the rear electrode bus bar 152a are alternately arranged in the Y-Y 'direction in one sub-cell S1-S3 , The arrangement order of the front-electrode bus bar 142a and the rear-electrode bus bar 152a in the Y-Y 'direction between the adjacent two sub-cells S1-S3 is opposite to each other. That is, in the case of the first sub-cells S1 and S3, the front-electrode bus bar 142a and the rear-electrode bus bar 152a are arranged in this order from the top, And a rear electrode bus bar 152a and a front electrode bus bar 142a are disposed in this order from the top.

또한, 서로 인접한 두 서브셀(S1-S3)에 각각 위치하는 전면전극용 집전부(142a)와 후면 전극용 집전부(152a)는 도 12의 (b)에서 X-X'방향으로 동일선상에 위치하고, 이로 인해, 동일한 태양 전지(13)에서 서로 연결되어 있는 전면전극용 집전부(142a)와 후면 전극용 집전부(152a)는 기판(110)의 한 측면과 평행한 직선 형태를 갖는다. The front electrode current collector 142a and the back electrode current collector 152a located in two adjacent sub-cells S1-S3 are aligned in the X-X 'direction in FIG. 12 (b) The front electrode current collector 142a and the back electrode current collector 152a connected to each other in the same solar cell 13 have a straight line shape parallel to one side of the substrate 110. [

이미 설명한 것처럼, 인접한 두 서브셀(S1-S3)에서, 서로 다른 서브 셀(S1-S3)에 각각 위치하고 다른 종류의 전하를 수집하는 버스바(142a, 152a)는 서로 연결되고 있고, 연결되지 않은 나머지 버스바(152a, 142a)는 바로 앞에 인접한 다른 서브셀에 위치하는 다른 종류의 버스바(142a)나 바로 다음에 인접한 다른 서브셀에 위치하는 다른 종류의 버스바(152a)와 연결된다.As described above, bus bars 142a and 152a, which are located in different sub-cells (S1-S3) and collect different kinds of charges, are connected to each other in two adjacent sub-cells (S1-S3) The remaining bus bars 152a and 142a are connected to other bus bars 142a located in other subcells immediately adjacent to the other busbars 152a and 142b.

이러한 태양 전지(13) 역시, 첫 번째 서브셀(S1)의 두 버스바(142a, 152a) 중 하나(예 152a)와 마지막 서브셀(S3)의 두 버스바(142a, 152a) 중 하나(예, 142a)는 같은 기판(110) 내의 다른 서브셀(S2)에 존재하고 다른 종류의 전하를 수집하는 버스바(예, 142a, 152a)와는 연결되지 않는다.This solar cell 13 is also connected to one of two bus bars 142a and 152a of the first subcell S1 and one of two bus bars 142a and 152a of the last subcell S3 142a are present in the other sub-cells S2 in the same substrate 110 and are not connected to busbars (e.g., 142a, 152a) that collect other types of charge.

이러한 구조를 같은 태양 전지의 다른 예(13a)는 도 16 및 도 17에 도시한 것처럼, 기판(110)의 후면에 후면 전극(151)과 연결된 후면전극용 버스바를 구비하고 있지 않다. 즉, 동일한 기판(110)에 위치한 복수의 서브셀(S1-S3) 각각은 Y-Y'방향을 따라 일정 간격으로 배치되어 있고 X-X'방향으로 연장된 복수의 전면전극용 버스바(14a)를 구비하고 있다. 따라서, 동일한 기판(110)에 형성된 인접한 두 서브셀(S1-S3)은 직렬 연결을 위해, 어느 한 서브셀(S1-S3)에 위치한 전면전극용 버스바(142a)가 바로 인접한 다른 서브셀(S1-S3) 영역까지 연장되어 그 다른 서브셀(S1-S3)의 후면 전극(151)과 연결된다.Another example 13a of the solar cell having such a structure does not have a bus bar for the rear electrode connected to the rear electrode 151 on the rear surface of the substrate 110, as shown in Figs. That is, a plurality of sub-cells S1-S3 located on the same substrate 110 are arranged at regular intervals along the Y-Y 'direction, and a plurality of front-electrode bus bars 14a . Therefore, two adjacent sub-cells S1-S3 formed on the same substrate 110 are connected to the other sub-cells immediately adjacent to each other by a front-electrode bus bar 142a located in one of the sub-cells S1- S1 to S3 and connected to the rear electrodes 151 of the other sub-cells S1 to S3.

이와 같이 기판(110)의 후면에 복수의 후면전극용 버스바를 구비하지 않고, 전면전극용 버스바(14a)와 인접한 서브셀(S1-S3)간의 연결 상태를 제외하면, 본 예의 다른 구조는 도 16의 (a)와 (b) 그리고 도 12의 (a) 및 (b) 및 도 13 내지 도 15에에 도시한 태양 전지(13)의 구조와 동일하다.Except for a plurality of rear electrode bus bars on the rear surface of the substrate 110 and a connection state between the front electrode bus bar 14a and adjacent sub-cells S1-S3, The structure of the solar cell 13 shown in Figs. 16 (a) and 16 (b) and Figs. 12 (a) and 13 (b) and Figs. 13 to 15 is the same.

이들 예에 따른 태양 전지(13, 13a)에서도 각 서브셀(S1-S3)에 위치한 에미터부(121)는 동일한 결정질 반도체 기판(110)에 위치하고 서로 분리되어 있다.Also in the solar cells 13 and 13a according to these examples, the emitter portions 121 located in the respective sub-cells S1-S3 are located on the same crystalline semiconductor substrate 110 and are separated from each other.

위에서 설명한 태양 전지(11, 11a, 12, 13, 13a)에서, 서브셀(S1-S3)의 개수, 전극(141, 143, 144)의 개수, 버스바(142 152, 153, 154)의 개수, 비아홀(181, 181a)의 개수 등은 단지 하나의 예에 불과하므로, 필요에 따라 변경 가능하다.In the solar cells 11, 11a, 12, 13 and 13a described above, the number of sub-cells S1-S3, the number of electrodes 141, 143 and 144, the number of bus bars 142 152, The number of via holes 181, 181a, etc. are only one example, and can be changed as needed.

이와 같이, 하나의 기판(110)에 직렬로 연결된 복수 개의 서브셀(S1-S3)을 구비한 태양 전지(11, 11a, 12, 13, 13a)는 이미 도 3를 참고로 하여 설명한 것처럼, 행렬 형태로 배열되어 인접한 태양 전지(11, 11a, 12, 13, 13a)와 연결되고, 이로 인해 행렬 형태로 배열된 복수의 태양 전지(11, 11a, 12, 13, 13a)는 직렬 연결되어 태양 전지 어레이를 형성하게 된다.As described above with reference to FIG. 3, the solar cells 11, 11a, 12, 13, and 13a having a plurality of sub-cells S1-S3 connected in series to one substrate 110, A plurality of solar cells 11, 11a, 12, 13 and 13a arranged in a matrix form are connected in series and connected to the adjacent solar cells 11, 11a, 12, 13 and 13a, Thereby forming an array.

이때, 각 태양 전지(11, 11a, 12, 13, 13a)의 첫 번째 서브셀(S1)에 존재하고 동일한 기판(110)에 존재하는 인접한 서브셀(S2)의 버스바(152, 152a, 153)나 후면 전극(152)은 바로 이전에 위치한 태양 전지(11, 11a, 12, 13, 13a)의 마지막 번째 서브셀(S3)에 존재하고 버스바(152, 152a, 154) 및 후면 전극(152)과 다른 종류의 전하를 수집하는 버스바(142, 154, 142a)와 도전성 테이프(L)를 통해 연결되고, 각 태양 전지(11, 11a, 12, 13, 13a)의 마지막 번째 서브셀(S3)에 존재하고 동일한 기판(110)에 존재하는 인접한 서브셀(S2)의 버스바(142, 142a, 154)는 바로 다음에 위치한 태양 전지(11, 11a, 12, 13, 13a)의 첫 번째 서브셀(S1)에 존재하고 버스바(142, 142a, 154)와 다른 종류의 전하를 수집하는 버스바(152, 153, 152a)와 도전성 테이프(L)를 통해 연결된다.At this time, the bus bars 152, 152a, and 153 of the adjacent sub-cells S2 existing in the first sub-cell S1 of the respective solar cells 11, 11a, 12, 13, And the rear electrode 152 are present in the last sub cell S3 of the immediately preceding solar cell 11,11a, 12,13, 13a and are located in the bus bar 152, 152a, 154 and the rear electrode 152 11a, 12, 13, 13a and the bus bars 142, 154, 142a for collecting electric charges of different types and the conductive tape L, And the bus bars 142, 142a and 154 of the adjacent sub-cell S2 existing in the same substrate 110 are connected to the first sub-cell of the solar cell 11, 11a, 12, 13, Is connected to the bus bars (152, 153, 152a) existing in the cell (S1) and collecting the electric charges of the bus bars (142, 142a, 154) and the other kind through the conductive tape (L).

이처럼 행렬 구조로 배열되고 도전성 테이프(L)로 직렬 연결된 복수의 태양 전지(11, 11a, 12, 13, 13a)로 이루어진 태양 전지 어레이는 외부 환경으로부터의 보호를 위해 태양 전지 모듈(100)로 형성된다.A solar cell array including a plurality of solar cells 11, 11a, 12, 13, and 13a arranged in a matrix structure and connected in series with a conductive tape L is formed by a solar cell module 100 do.

다음, 도 18을 참고로 하여, 본 발명의 실시예에 따른 태양 전지(11, 11a, 12, 13, 13a)를 이용한 태양 전지 모듈의 한 예를 설명한다.Next, an example of a solar cell module using the solar cells 11, 11a, 12, 13, and 13a according to the embodiment of the present invention will be described with reference to FIG.

도 18에 도시한 것처럼, 태양 전지 모듈(100)은 후면 시트(back sheet)(210), 후면 시트(210) 위에 위치하는 후면 보호막(220), 후면 보호막(220) 위에 위치하고 도전성 테이프(L)로 직렬 연결된 복수의 태양 전지(11, 11a, 12, 13, 13a)로 이루어진 태양 전지 어레이, 태양 전지 어레이 수광면 쪽에 위치하는 전면 보호막(230), 전면 보호막(230) 위에 위치하는 투명 부재(240), 그리고 수광면 반대 쪽으로 후면 보호막(220)의 하부에 배치되는 후면 시트(back sheet)(210)를 포함한다.18, the solar cell module 100 includes a back sheet 210, a rear protective layer 220 located on the rear sheet 210, and a conductive tape L positioned on the rear protective layer 220. [ A front surface protective film 230 positioned on the light receiving surface side of the solar cell array and a transparent member 240 disposed on the front surface protective film 230. The solar cell array includes a plurality of solar cells 11, 11a, 12, 13, And a back sheet 210 disposed on the lower side of the rear protective film 220 toward the light receiving surface side.

후면 시트(210)는 태양 전지 모듈(100)의 후면에서 침투하는 습기를 방지하여 내장된 태양 전지(11, 11a, 12, 13, 13a)를 외부 환경으로부터 보호한다.The rear sheet 210 protects the built-in solar cells 11, 11a, 12, 13, and 13a from the external environment by preventing moisture penetrating from the rear surface of the solar cell module 100. [

이러한 후면 시트(210)는 수분과 산소 침투를 방지하는 층, 화학적 부식을 방지하는 층, 절연 특성을 갖는 층과 같은 다층 구조를 가질 수 있다.Such a backsheet 210 may have a multi-layer structure such as a layer preventing moisture and oxygen penetration, a layer preventing chemical corrosion, and a layer having an insulating property.

양면 수광형 태양전지의 경우에는 후면 시트(210) 대신에 광 투과성의 유리 기판 또는 수지 기판을 사용하는 것도 가능하다.In the case of a double-sided light receiving solar cell, a light-transmitting glass substrate or a resin substrate may be used instead of the back sheet 210.

전면 보호막(230) 및 후면 보호막(220)은 태양전지 어레이의 전면 및 후면에 각각 배치된 상태에서 라미네이션(lamination) 공정에 의해 태양 전지 어레이와 일체화 되는 것으로, 습기 침투로 인한 부식을 방지하고 태양 전지 어레이를 충격으로부터 보호한다. 이러한 전면 및 후면 보호막(230, 220)은 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate)와 같은 물질로 이루어질 수 있다.The front protective film 230 and the rear protective film 220 are integrated with the solar cell array by a lamination process in a state in which they are disposed on the front and rear surfaces of the solar cell array, Protect the array from impact. The front and rear protective films 230 and 220 may be made of a material such as ethylene vinyl acetate (EVA).

전면 보호막(230) 위에 위치하는 투명 부재(240)는 투과율이 높고 파손을 방지하기 위해 강화 유리 등으로 이루어져 있다. 이때, 강화 유리는 철 성분 함량이 낮은 저철분 강화 유리(low iron tempered glass)일 수 있다. 이러한 투명 부재(240)는 빛의 산란 효과를 높이기 위해서 내측면은 엠보싱(embossing)처리가 행해질 수 있다. The transparent member 240 located on the front protective film 230 has high transmittance and is made of tempered glass or the like to prevent breakage. At this time, the tempered glass may be a low iron tempered glass having a low iron content. The inner surface of the transparent member 240 may be subjected to an embossing process in order to enhance the light scattering effect.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

Claims (20)

제1 도전성 타입을 갖는 1개의 결정질 반도체 기판, 및
상기 1개의 결정질 반도체 기판에 형성되는 복수의 서브셀을 포함하며,
상기 복수의 서브셀 각각은,
제2 도전성 타입을 갖고 있고 상기 결정질 반도체 기판과 p-n 접합을 형성하는 에미터부,
상기 에미터부와 연결되어 있는 제1 전극,
상기 결정질 반도체 기판과 연결되어 있는 적어도 하나의 제2 전극
을 구비하고,
상기 복수의 서브셀에 형성된 복수의 에미터부는 서로 분리되어 있으며,
상기 복수의 서브셀은 상기 1개의 결정질 반도체 기판에서 서로 직렬로 연결되어 있는
태양 전지.One crystalline semiconductor substrate having a first conductivity type, and
And a plurality of subcells formed on the one crystalline semiconductor substrate,
Each of the plurality of sub-
An emitter section having a second conductivity type and forming a pn junction with the crystalline semiconductor substrate,
A first electrode connected to the emitter,
And at least one second electrode connected to the crystalline semiconductor substrate
And,
The plurality of emitter portions formed in the plurality of subcells are separated from each other,
Wherein the plurality of sub-cells are connected in series with each other in the one crystalline semiconductor substrate
Solar cells. 제1항에서,
상기 복수의 서브셀 중 이웃한 제1 및 제2 서브셀에서, 상기 제1 서브셀의 제1 전극은 상기 제2 서브셀의 적어도 하나의 제2 전극과 연결되어 있는 태양 전지.The method of claim 1,
Wherein a first electrode of the first sub-cell is connected to at least one second electrode of the second sub-cell in neighboring first and second sub-cells among the plurality of sub-cells. 제2항에서,
상기 복수의 서브셀 각각은 상기 제1 전극과 연결되어 상기 제1 전극을 통해 전달되는 전하를 수집하는 제1 버스바를 더 포함하는 태양 전지.3. The method of claim 2,
Wherein each of the plurality of sub-cells further includes a first bus bar connected to the first electrode and collecting charge transferred through the first electrode. 제3항에서,
상기 제1 전극과 제1 버스바는 빛이 입사되는 상기 결정질 반도체 기판의 제1 면에 위치하고, 상기 적어도 하나의 제2 전극은 상기 제1 면의 반대편인 상기 결정질 반도체 기판의 제2 면에 위치하는 태양 전지.4. The method of claim 3,
Wherein the first electrode and the first bus bar are located on a first side of the crystalline semiconductor substrate on which light is incident and the at least one second electrode is positioned on a second side of the crystalline semiconductor substrate opposite the first side Solar cells. 제4항에서,
상기 결정질 반도체 기판은 이웃한 제1 및 제2 서브셀에서 상기 제1 서브셀의 제1 버스바와 상기 제2 서브셀의 제2 전극이 중첩하는 부분에 위치하는 개구부를 더 포함하고,
상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 전극 중 적어도 하나가 상기 개구부에 위치하여, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 전극은 서로 연결되어 있는 태양 전지.5. The method of claim 4,
Wherein the crystalline semiconductor substrate further includes an opening in a portion where the first bus of the first subcell and the second electrode of the second subcell overlap in the neighboring first and second subcells,
Wherein at least one of the first bus and the second electrode located in the neighboring first and second sub-cells is located in the opening, and the first and second sub- And the bus bar and the second electrode are connected to each other. 제4항에서,
상기 복수의 서브셀 각각은 상기 제2 면에 위치하고 상기 적어도 하나의 제2 전극과 연결되어 상기 적어도 하나의 제2 전극을 통해 전달되는 전하를 수집하는 제2 버스바를 더 포함하는 태양 전지.5. The method of claim 4,
Each of the plurality of sub-cells further comprising a second bus bar located on the second surface and connected to the at least one second electrode to collect charge transferred through the at least one second electrode. 제6항에서,
상기 결정질 반도체 기판은 이웃한 제1 및 제2 서브셀에서 상기 제1 서브셀의 제1 버스바와 상기 제2 서브셀의 제2 버스바가 중첩하는 부분에 위치하는 개구부를 더 포함하고,
상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 버스바 중 적어도 하나가 상기 개구부에 위치하여, 상기 이웃한 제1 및 제2 서브셀에 각각 위치하는 상기 제1 버스바와 상기 제2 버스바는 서로 연결되어 있는 태양 전지.The method of claim 6,
Wherein the crystalline semiconductor substrate further comprises an opening located in a portion where the first bus bar of the first subcell and the second bus bar of the second subcell overlap in the neighboring first and second subcells,
Wherein at least one of the first bus bar and the second bus bar located in the neighboring first and second subcells is located in the opening and the at least one of the first bus bar and the second bus bar located in the neighboring first and second sub- Wherein the first bus bar and the second bus bar are connected to each other. 제5항 또는 제7항에서,
상기 에미터부는 상기 결정질 반도체 기판의 상기 제1 면 그리고 상기 적어도 하나의 제2 전극이 위치하지 않는 상기 결정질 반도체 기판의 상기 제2 면에 위치하는 태양 전지.The method of claim 5 or 7,
Wherein the emitter portion is located on the first side of the crystalline semiconductor substrate and on the second side of the crystalline semiconductor substrate where the at least one second electrode is not located. 제8항에서,
이웃한 두 서브셀 사이에 위치하여 상기 제1 면에 위치한 상기 에미터부의 일부를 제거하는 노출부를 더 포함하는 태양 전지.9. The method of claim 8,
And an exposed portion located between two adjacent subcells to remove a portion of the emitter portion located on the first surface. 제9항에서,
상기 에미터부는 상기 개구부가 형성된 상기 결정질 반도체 기판의 부분에 더 위치하는 태양 전지.The method of claim 9,
The emitter layer is a solar cell further position the portion of the crystalline semiconductor substrate on which the opening is formed. 제8항에서,
상기 이웃한 두 서브셀 사이에 위치하여 상기 제2 면에 위치한 상기 에미터부의 일부를 제거하는 노출부를 더 포함하는 태양 전지.9. The method of claim 8,
And an exposed portion located between the adjacent two subcells to remove a portion of the emitter portion located on the second surface. 제2항에서,
상기 복수의 서브셀 각각은 상기 제1 전극과 연결되어 상기 제1 전극을 통해 전달되는 전하를 수집하는 제1 버스바와 상기 적어도 하나의 제2 전극과 연결되어 상기 적어도 하나의 제2 전극을 통해 전달되는 전하를 수집하는 제2 버스바를 더 구비하는 태양 전지.3. The method of claim 2,
Wherein each of the plurality of subcells has a first bus connected to the first electrode and collecting charge transferred through the first electrode, and a second bus connected to the at least one second electrode for passing through the at least one second electrode, And a second bus bar for collecting electric charges that are generated by the second bus bar. 제12항에서,
상기 제1 전극, 상기 제1 버스바, 상기 적어도 하나의 제2 전극 및 상기 제2 버스바는 빛이 입사되는 상기 결정질 반도체 기판의 제 1면의 반대편인 상기 결정질 반도체 기판의 제2 면에 위치하는 태양 전지.The method of claim 12,
Wherein the first electrode, the first bus bar, the at least one second electrode, and the second bus bar are positioned on a second surface of the crystalline semiconductor substrate opposite the first surface of the crystalline semiconductor substrate on which light is incident Solar cells. 제13항에서,
이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 버스바와 제2 버스바 중 하나의 버스바는 상기 제2 서브셀에 위치하고 상기 하나의 버스바와 다른 제1 버스바와 제2 버스바 중 하나와 연결되어 있는 태양 전지.The method of claim 13,
In a neighboring first sub-cell and a second sub-cell, a bus bar of one of a first bus bar and a second bus bar located in the first sub-cell is located in the second sub-cell, And a second bus bar. 제2항에서,
상기 제1 전극은 빛이 입사되는 상기 반도체 기판의 제1 면에 위치하고, 상기 제2 전극은 상기 제1 면의 반대편인 상기 반도체 기판의 제2 면에 위치하고,
상기 복수의 서브셀 각각은,
상기 제2 면에 위치하고 상기 제1 전극과 교차하는 방향을 뻗어 있고 상기 제1 전극과 연결되어 있는 제1 버스바, 그리고
상기 제1 전극과 상기 제1 버스바가 교차하는 상기 결정질 반도체 기판의 부분에 위치한 개구부
를 더 포함하고,
상기 제1 버스바와 제2 전극 중 적어도 하나는 상기 개구부 내에 위치하여 상기 제1 버스바와 상기 제2 전극은 연결되어 있는
태양 전지.3. The method of claim 2,
Wherein the first electrode is located on a first side of the semiconductor substrate on which light is incident and the second electrode is located on a second side of the semiconductor substrate opposite the first side,
Each of the plurality of sub-
A first bus bar located on the second surface and extending in a direction intersecting with the first electrode and connected to the first electrode,
The first bus bar and the first electrode,
Further comprising:
Wherein at least one of the first bus bar and the second electrode is located within the opening and the first bus bar and the second electrode are connected
Solar cells. 제15항에서,
이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 버스바는 상기 제2 서브셀의 제2 전극과 연결되어 있는 태양 전지.16. The method of claim 15,
Wherein a first bus bar located in the first sub-cell is connected to a second electrode of the second sub-cell in neighboring first and second sub-cells. 제2항에서,
상기 제1 전극은 빛이 입사되는 상기 반도체 기판의 제1 면에 위치하고, 상기 제2 전극은 상기 제1 면의 반대편인 상기 반도체 기판의 제2 면에 위치하고,
상기 복수의 서브셀 각각은,
상기 제2 면에 위치하고 상기 제1 전극과 교차하는 방향을 뻗어 있고 상기 제1 전극과 연결되어 있는 제1 버스바,
상기 반도체 결정질 기판의 상기 제2 면에 위치하고, 상기 제1 버스바와 이격되어 상기 적어도 하나의 제2 전극과 연결되어 있는 제2 버스바, 그리고
상기 제1 전극과 상기 제1 버스바가 교차하는 상기 반도체 기판의 부분에 위치한 개구부
를 더 포함하고,
상기 제1 버스바와 상기 제2 버스바 중 적어도 하나는 상기 개구부 내에 위치하여 상기 제1 버스바와 상기 제2 버스바는 연결되어 있는
태양 전지.3. The method of claim 2,
Wherein the first electrode is located on a first side of the semiconductor substrate on which light is incident and the second electrode is located on a second side of the semiconductor substrate opposite the first side,
Each of the plurality of sub-
A first bus bar located on the second surface and extending in a direction crossing the first electrode and connected to the first electrode,
A second bus bar located on the second side of the semiconductor crystalline substrate and spaced apart from the first bus bar and connected to the at least one second electrode,
The first bus bar and the second bus bar,
Further comprising:
Wherein at least one of the first bus bar and the second bus bar is located within the opening and the first bus bar and the second bus bar are connected
Solar cells. 제17항에서,
이웃한 제1 서브셀과 제2 서브셀에서, 상기 제1 서브셀에 위치한 제1 버스바와 제2 버스바 중 하나의 버스바와 상기 제2 서브셀에 위치하고 상기 하나의 버스바와 다른 제1 버스바와 제2 버스바 중 하나는 서로 연결되어 있는 태양 전지.The method of claim 17,
In a first subcell and a second subcell adjacent to each other, a bus bar of one of the first bus bar and the second bus bar located in the first subcell and a second bus bar located in the second subcell, One of the second bus bars is a solar cell connected to each other. 직렬로 연결되어 있는 복수의 태양 전지,
상기 복수의 태양 전지의 입사면 위에 위치하는 제1 보호막,
상기 복수의 태양 전지의 입사면의 반대편에 위치하는 제2 보호막, 그리고
상기 제1 보호막 위에 위치하는 투명 기판
을 포함하고,
상기 복수의 태양 전지 각각은 제1 도전성 타입을 갖는 1개의 결정질 반도체 기판, 및 상기 1개의 결정질 반도체 기판에 형성되는 복수의 서브셀을 포함하며, 상기 복수의 서브셀 각각은, 제2 도전성 타입을 갖고 있고 상기 결정질 반도체 기판과 p-n 접합을 형성하며 에미터부, 상기 에미터부와 연결되어 있는 제1 전극, 상기 결정질 반도체 기판과 연결되어 있는 적어도 하나의 제2 전극을 구비하고,
상기 복수의 서브셀에 형성된 복수의 에미터부는 서로 분리되어 있으며,
상기 복수의 서브셀은 상기 1개의 결정질 반도체 기판에서 서로 직렬로 연결되어 있는
태양 전지 모듈.A plurality of solar cells connected in series,
A first protective film located on an incident surface of the plurality of solar cells,
A second protective film located on the opposite side of the incident surface of the plurality of solar cells, and
A transparent substrate
/ RTI >
Each of the plurality of solar cells includes a single crystalline semiconductor substrate having a first conductivity type and a plurality of subcells formed in the single crystalline semiconductor substrate, each of the plurality of subcells having a second conductivity type And at least one second electrode connected to the crystalline semiconductor substrate to form a pn junction with the crystalline semiconductor substrate and having an emitter portion, a first electrode connected to the emitter portion,
The plurality of emitter portions formed in the plurality of subcells are separated from each other,
Wherein the plurality of sub-cells are connected in series with each other in the one crystalline semiconductor substrate
Solar module. 제19항에서,
제1 및 제2 보호막은 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate)로 이루어져 있는 태양 전지 모듈.20. The method of claim 19,
Wherein the first and second protective films are made of ethylene vinyl acetate (EVA).
KR1020110013713A 2011-02-16 2011-02-16 Solar cell and solar cell module KR101642159B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110013713A KR101642159B1 (en) 2011-02-16 2011-02-16 Solar cell and solar cell module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110013713A KR101642159B1 (en) 2011-02-16 2011-02-16 Solar cell and solar cell module

Publications (2)

Publication Number Publication Date
KR20120094300A KR20120094300A (en) 2012-08-24
KR101642159B1 true KR101642159B1 (en) 2016-07-29

Family

ID=46885236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110013713A KR101642159B1 (en) 2011-02-16 2011-02-16 Solar cell and solar cell module

Country Status (1)

Country Link
KR (1) KR101642159B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684156B1 (en) * 2015-08-06 2016-12-20 엘지전자 주식회사 Solar cell module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031839A (en) * 2002-06-27 2004-01-29 Sanyo Electric Co Ltd Method for manufacturing solar battery module and method for separating solar battery cell
KR100993512B1 (en) * 2009-12-29 2010-11-12 엘지전자 주식회사 Solar cell module and transparent plate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111820B2 (en) * 1994-08-11 2000-11-27 富士電機株式会社 Manufacturing method of thin film solar cell
KR20080032866A (en) * 2006-10-11 2008-04-16 삼성에스디아이 주식회사 Mentalization wrap through type solar cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031839A (en) * 2002-06-27 2004-01-29 Sanyo Electric Co Ltd Method for manufacturing solar battery module and method for separating solar battery cell
KR100993512B1 (en) * 2009-12-29 2010-11-12 엘지전자 주식회사 Solar cell module and transparent plate

Also Published As

Publication number Publication date
KR20120094300A (en) 2012-08-24

Similar Documents

Publication Publication Date Title
EP3457443B1 (en) Solar cell and solar cell module
KR101627377B1 (en) Solar cell module
KR101597831B1 (en) Solar cell and solar cell module
US20110155210A1 (en) Solar cell module
US9337357B2 (en) Bifacial solar cell module
KR101733055B1 (en) Solar cell module
KR101264212B1 (en) Solar cell and solar cell module
KR20150000065A (en) Solar cell
KR101284278B1 (en) Solar cell module and interconnector used in solar cell module
KR20190041268A (en) Solar cell and solar cell panel including the same
KR20110045246A (en) Solar cell and solar cell module with the same
KR101694553B1 (en) Solar cell module
US20110132425A1 (en) Solar cell module
KR101642159B1 (en) Solar cell and solar cell module
KR101193512B1 (en) Solar cell module
KR101680388B1 (en) Solar cell module
KR20140015953A (en) Solar cell and solar cell module with the same
KR101661766B1 (en) Solar cell panel
KR101892277B1 (en) Solar cell module
KR20140120436A (en) Solar cell module
KR20130080662A (en) Solar cell module
KR101190751B1 (en) Solar cell
KR20150001895A (en) Solar cell module
KR101890286B1 (en) Manufacturing method of bi-facial solar cell
KR101661762B1 (en) Solar cell and solar cell module

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant