KR101639718B1 - Test board for uhd resolution - Google Patents

Test board for uhd resolution Download PDF

Info

Publication number
KR101639718B1
KR101639718B1 KR1020140181931A KR20140181931A KR101639718B1 KR 101639718 B1 KR101639718 B1 KR 101639718B1 KR 1020140181931 A KR1020140181931 A KR 1020140181931A KR 20140181931 A KR20140181931 A KR 20140181931A KR 101639718 B1 KR101639718 B1 KR 101639718B1
Authority
KR
South Korea
Prior art keywords
test pattern
video
output terminal
test
image
Prior art date
Application number
KR1020140181931A
Other languages
Korean (ko)
Other versions
KR20160074020A (en
Inventor
조재민
공경배
Original Assignee
경운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경운대학교 산학협력단 filed Critical 경운대학교 산학협력단
Priority to KR1020140181931A priority Critical patent/KR101639718B1/en
Publication of KR20160074020A publication Critical patent/KR20160074020A/en
Application granted granted Critical
Publication of KR101639718B1 publication Critical patent/KR101639718B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

LVDS 영상 출력단, V-BY-ONE 영상 출력단 및 eDP 영상 출력단 중 선택된 어느 하나의 출력단을 통해서 디스플레이 패널에 영상 테스트 패턴을 전송하는 영상 테스트 보드는, WXGA 해상도의 압축영상이 저장된 테스트 영상 저장부와, 테스트 영상 저장부에 저장된 WXGA 해상도의 압축영상을 압축 해제하여 출력하는 제어부와, 제어부에서 압축 해제된 영상을 이용하여 UHD 해상도를 갖는 제1 테스트 패턴을 생성하는 테스트 패턴 생성부와, 테스트 패턴 생성부에서 출력되는 TTL 형태의 제1 테스트 패턴을 입력받아 LVDS 형태의 제2 테스트 패턴으로써 출력하는 신호 전환부와, 제어부의 제어에 따라, 제2 테스트 패턴의 프레임 레이트를 조절하고, LVDS 영상 출력단, V-BY-ONE 영상 출력단 및 eDP 영상 출력단 각각의 출력단 인터페이스에 호환되는 영상 테스트 패턴을 생성하여 선택된 어느 하나의 출력단으로 출력하는 프레임 레이트 변환부를 포함한다.An image test board for transmitting an image test pattern to a display panel through an output terminal selected from among an LVDS image output terminal, a V-BY-ONE image output terminal, and an eDP image output terminal includes a test image storage unit storing a compressed image of WXGA resolution, A test pattern generator for generating a first test pattern having a UHD resolution using the decompressed image by the controller, a test pattern generator for generating a first test pattern having a UHD resolution using the decompressed image, And outputs the first test pattern as a second test pattern in the form of an LVDS. The control unit controls the frame rate of the second test pattern and controls the LVDS video output stage, V -BY-ONE video output stage and eDP video output stage To generate a compatible video test pattern for each output interface And outputs the selected frame to a selected one of the output terminals.

Description

UHD 해상도의 영상 테스트 보드{TEST BOARD FOR UHD RESOLUTION}TEST BOARD FOR UHD RESOLUTION < RTI ID = 0.0 >

본 발명은 영상 테스트 보드에 관한 것으로서, 더 상세하게는 압축영상을 이용하여 UHD 해상도를 갖는 영상 테스트 패턴을 생성할 수 있는 영상 테스트 보드에 관한 것이다.
The present invention relates to an image test board, and more particularly, to an image test board capable of generating an image test pattern having a UHD resolution using a compressed image.

LCD 패널 해상도와 공중파방송의 해상도가 FullHD(1920x1080)를 넘어서 UltraHD(3840x2160)로 개발 및 보급이 이루어짐에 따라 UltraHD(3840*2160, UHD)급 패널 제품의 생산이 증가하고 있다.UltraHD (3840 * 2160, UHD) panel products are on the rise as LCD panel resolution and over-the-air broadcasting resolution exceed the FullHD (1920x1080) and are developed and distributed as UltraHD (3840x2160).

도 1은 LCD 패널의 해상도의 발전과정을 나타낸 도면이다.1 is a diagram illustrating a process of developing the resolution of an LCD panel.

도 1을 참조하면, LCD 패널의 해상도가 SD => FHD => 4K UHD => 8K UHD 순서대로 발전되어 가면서 대화면 및 고해상도의 영상을 디스플레이 할 수 있다.Referring to FIG. 1, it is possible to display a large-sized and high-resolution image as the LCD panel is developed in order of SD => FHD => 4K UHD => 8K UHD.

한편, 최근에 생산을 시작한 UltraHD(3840*2160, UHD) LCD 패널을 테스트하기 위한 신호 발생기가 요구되고 있다. UltraHD(3840*2160, UHD) LCD 패널을 정확히 테스트하기 위해서는 고용량, 고속의 테스트 패턴이 생성되어야 하므로, 기존의 영상 테스트 보드를 통해서 UltraHD(3840*2160, UHD) LCD 패널을 테스트할 경우, 테스트 시간이 많이 소요되는 등 테스트 효율성이 매우 낮았다.
On the other hand, there is a demand for a signal generator for testing UltraHD (3840 * 2160, UHD) LCD panel which has recently started production. When testing UltraHD (3840 * 2160, UHD) LCD panel through existing video test board, high-speed and high-speed test pattern must be created to accurately test UltraHD (3840 * 2160, And the test efficiency was very low.

또한, 일반적으로 LCD 패널의 Interface 신호는 LVDS(Low Voltage Differential Signaling) 방식을 이용하고 있는데, LVDS의 전송속도는 최대 85MHz이며 전송라인이 5~6pairs로 구성되고 있다.In general, the interface signal of the LCD panel uses LVDS (Low Voltage Differential Signaling) method. The transmission speed of the LVDS is maximum 85MHz and the transmission line is composed of 5 ~ 6pairs.

LCD 패널의 해상도별 LVDS신호의 연결수를 살펴보면,Looking at the number of LVDS signal connections per resolution of the LCD panel,

- SD(~WXGA) 60Hz : 1 LVDS ( 6pairs or 12 Lines )- SD (~ WXGA) 60Hz: 1 LVDS (6pairs or 12 Lines)

- FullHD 60Hz : 2 LVDS ( 12pairs or 24 Lines )- FullHD 60Hz: 2 LVDS (12pairs or 24 Lines)

- FullHD 120Hz : 4 LVDS ( 24pairs or 48 Lines )- FullHD 120Hz: 4 LVDS (24pairs or 48 Lines)

- UltraHD 60Hz : 8 LVDS ( 48pairs or 96 Lines )- UltraHD 60Hz: 8 LVDS (48pairs or 96 Lines)

- UltraHD 120Hz : 16 LVDS ( 96pairs or 192 Lines ) 로 구성됨을 확인할 수 있다.
- UltraHD 120Hz: It is composed of 16 LVDS (96pairs or 192 Lines).

즉, LCD 패널의 해상도가 높아질수록 회로연결수가 급속하게 늘어나야 하므로, LVDS 인터페이스를 이용하여 UltraHD(3840*2160, UHD) LCD 패널에 테스트 패턴을 정확히 동기시켜 전송하기가 매우 힘들어졌다. 따라서 UltraHD(3840*2160, UHD) LCD 패널에 영상 테스트 패턴을 효율적으로 전송하기 위한 새로운 인터페이스 방식이 요구되고 있다.
In other words, as the resolution of the LCD panel increases, the number of circuit connections must increase rapidly. Therefore, it is very difficult to accurately transmit the test pattern to the UltraHD (3840 * 2160, UHD) LCD panel using the LVDS interface. Therefore, a new interface method for efficiently transmitting image test patterns to UltraHD (3840 * 2160, UHD) LCD panel is required.

본 발명은 상기와 같은 기술적 과제를 해결하기 위해 제안된 것으로, WXGA 해상도의 압축영상을 이용하여, LVDS 영상 출력단, V-BY-ONE 영상 출력단 및 eDP 영상 출력단 중 선택된 어느 하나의 출력단을 통해서 디스플레이 패널에 영상 테스트 패턴을 전송하는 영상 테스트 보드를 제공한다.SUMMARY OF THE INVENTION The present invention has been proposed in order to solve the above-mentioned technical problems, and it is an object of the present invention to provide an image display apparatus and a display method thereof, And transmits a video test pattern to the video test board.

또한, 본 발명은 FPGA(Field Programmable Gate Array)를 이용하여 하드웨어적으로 프로그래밍 된 테스트 패턴 생성부를 이용하여 영상 테스트 패턴을 전송하는 영상 테스트 보드를 제공한다.The present invention also provides a video test board for transmitting a video test pattern using a hardware programmed test pattern generator using an FPGA (Field Programmable Gate Array).

또한, 본 발명은 디스플레이 패널에 직접 구동전원을 공급하여 일대일 방식으로 테스트 할 수 있는 영상 테스트 보드를 제공한다.
In addition, the present invention provides a video test board capable of directly testing driving in a one-to-one manner by supplying driving power directly to a display panel.

본 발명의 일 실시예에 따르면, LVDS 영상 출력단, V-BY-ONE 영상 출력단 및 eDP 영상 출력단 중 선택된 어느 하나의 출력단을 통해서 디스플레이 패널에 영상 테스트 패턴을 전송하는 영상 테스트 보드에 있어서, WXGA 해상도의 압축영상이 저장된 테스트 영상 저장부; 상기 테스트 영상 저장부에 저장된 WXGA 해상도의 압축영상을 압축 해제하여 출력하는 제어부; 상기 제어부에서 압축 해제된 영상을 이용하여 UHD 해상도를 갖는 제1 테스트 패턴을 생성하는 테스트 패턴 생성부; 상기 테스트 패턴 생성부에서 출력되는 TTL 형태의 상기 제1 테스트 패턴을 입력받아 LVDS 형태의 제2 테스트 패턴으로써 출력하는 신호 전환부; 및 상기 제어부의 제어에 따라, 상기 제2 테스트 패턴의 프레임 레이트를 조절하고, LVDS 영상 출력단, V-BY-ONE 영상 출력단 및 eDP 영상 출력단 각각의 출력단 인터페이스에 호환되는 영상 테스트 패턴을 생성하여 선택된 어느 하나의 출력단으로 출력하는 프레임 레이트 변환부;를 포함하는 영상 테스트 보드가 제공된다.According to an embodiment of the present invention, there is provided an image test board for transmitting an image test pattern to a display panel through an output terminal selected from an LVDS image output stage, a V-BY-ONE image output stage, and an eDP image output stage, A test image storage unit in which a compressed image is stored; A controller for decompressing and outputting a compressed image of WXGA resolution stored in the test image storage unit; A test pattern generator for generating a first test pattern having a UHD resolution using the decompressed image; A signal switching unit for receiving the first test pattern of the TTL type output from the test pattern generating unit and outputting the second test pattern as a second test pattern of LVDS type; And controlling the frame rate of the second test pattern to generate a video test pattern compatible with the output interface of each of the LVDS video output stage, the V-BY-ONE video output stage, and the eDP video output stage, And a frame rate converter for outputting the frame rate to one output terminal.

상기 영상 테스트 보드는, 디스플레이 패널에 공급하기 위한 구동전원을 생성하여 전원 출력단으로 출력하는 전원 공급부;를 더 포함하는 것을 특징으로 한다.The image test board may further include a power supply unit for generating driving power for supplying the display panel to a power output terminal.

상기 영상 테스트 보드는, 상기 LVDS 영상 출력단, 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단에서 출력되는 상기 영상 테스트 패턴의 전압레벨을 감지하여, 설정된 시간동안의 평균 전압레벨이 기준값 이하로 하강할 때 , 상기 영상 테스트 패턴의 전압레벨을 보상하는 전압레벨 보상부;를 더 포함하는 것을 특징으로 한다.The video test board senses a voltage level of the video test pattern output from the LVDS video output terminal, the V-BY-ONE video output terminal, and the eDP video output terminal, And a voltage level compensator for compensating a voltage level of the image test pattern.

상기 영상 테스트 보드는, 상기 LVDS 영상 출력단, 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단에 발생하는 정전기를 방전시키기 위한 정전기 보호부;를 더 포함하는 것을 특징으로 한다.The image test board may further include an electrostatic protection unit for discharging static electricity generated at the LVDS image output stage, the V-BY-ONE image output stage, and the eDP image output stage.

상기 프레임 레이트 변환부는, 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단 인터페이스에 호환되는 상기 영상 테스트 패턴을 생성함에 있어서, 프레임 레이트의 증가에 따라 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단 인터페이스의 출력속도에 만족하는 상기 영상 테스트 패턴을 실시간으로 출력할 수 있도록 버퍼링 하는 데이터 크기를 증가시키는 것을 특징으로 한다.The frame rate conversion unit may generate the video test pattern compatible with the V-BY-ONE video output terminal and the eDP video output terminal interface, wherein the V-BY-ONE video output terminal and the eDP video output terminal, And the data size for buffering is increased so that the image test pattern satisfying the output speed of the output interface can be outputted in real time.

상기 프레임 레이트 변환부는, 상기 LVDS 영상 출력단, 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단에 상기 영상 테스트 패턴을 최초로 출력하기 전, 인터페이스 테스트용 패턴을 상기 제어부로 전송하여 해당 인터페이스의 출력조건에 만족하는지를 테스트한 후 선택된 출력단에 상기 영상 테스트 패턴을 출력하며, 해당 인터페이스의 출력조건에 만족하지 않을 경우 상기 영상 테스트 패턴을 다시 생성하는 것을 특징으로 한다.Wherein the frame rate converter transmits an interface test pattern to the controller before first outputting the video test pattern to the LVDS video output terminal, the V-BY-ONE video output terminal, and the eDP video output terminal, And outputs the image test pattern to the selected output terminal. If the output condition of the interface is not satisfied, the image test pattern is generated again.

또한, 본 발명의 다른 실시예에 따르면, LVDS 영상 출력단, V-BY-ONE 영상 출력단 및 eDP 영상 출력단 중 선택된 어느 하나의 출력단을 통해서 디스플레이 패널에 영상 테스트 패턴을 전송하는 영상 테스트 보드에 있어서, WXGA 해상도의 압축영상이 저장된 테스트 영상 저장부; 상기 테스트 영상 저장부에 저장된 WXGA 해상도의 압축영상을 압축 해제하여 출력하는 제어부; 상기 제어부에서 압축 해제된 영상을 이용하여 UHD 해상도를 갖는 제1 테스트 패턴을 생성하는 테스트 패턴 생성부; 상기 테스트 패턴 생성부에서 출력되는 TTL 형태의 상기 제1 테스트 패턴을 입력받아 LVDS 형태의 제2 테스트 패턴으로써 출력하는 신호 전환부; 상기 제어부의 제어에 따라, 상기 제2 테스트 패턴의 프레임 레이트를 조절하고, LVDS 영상 출력단, V-BY-ONE 영상 출력단 및 eDP 영상 출력단 각각의 출력단 인터페이스에 호환되는 영상 테스트 패턴을 생성하여 선택된 어느 하나의 출력단으로 출력하는 프레임 레이트 변환부; 및 양방향 통신을 지원하는 입출력단을 통해서 연결되며, 상기 테스트 영상 저장부의 압축영상을 업데이트 하고, 상기 테스트 패턴 생성부에 외부 테스트 패턴을 전송하고, 상기 영상 테스트 패턴의 생성과정을 실시간으로 모니터링 하며, 상기 영상 테스트 패턴의 패턴 종류를 조절하는 테스트 모니터링부;를 포함하는 영상 테스트 보드가 제공된다.According to another aspect of the present invention, there is provided an image test board for transmitting an image test pattern to a display panel through a selected one of an LVDS image output stage, a V-BY-ONE image output stage, and an eDP image output stage, A test image storage unit in which a compressed image of a resolution is stored; A controller for decompressing and outputting a compressed image of WXGA resolution stored in the test image storage unit; A test pattern generator for generating a first test pattern having a UHD resolution using the decompressed image; A signal switching unit for receiving the first test pattern of the TTL type output from the test pattern generating unit and outputting the second test pattern as a second test pattern of LVDS type; The control unit controls the frame rate of the second test pattern and generates a video test pattern compatible with the output interface of each of the LVDS video output stage, the V-BY-ONE video output stage, and the eDP video output stage, A frame rate converter for outputting the frame rate to an output terminal of the frame rate converter; And an input / output unit that supports bi-directional communication, updates a compressed image of the test image storage unit, transmits an external test pattern to the test pattern generation unit, monitors the generation process of the image test pattern in real time, And a test monitoring unit for adjusting a pattern type of the image test pattern.

상기 영상 테스트 보드는, 디스플레이 패널에 공급하기 위한 구동전원을 생성하여 전원 출력단으로 출력하는 전원 공급부;를 더 포함하는 것을 특징으로 한다.The image test board may further include a power supply unit for generating driving power for supplying the display panel to a power output terminal.

상기 영상 테스트 보드는, 상기 LVDS 영상 출력단, 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단에서 출력되는 상기 영상 테스트 패턴의 전압레벨을 감지하여, 설정된 시간동안의 평균 전압레벨이 기준값 이하로 하강할 때 , 상기 영상 테스트 패턴의 전압레벨을 보상하는 전압레벨 보상부;를 더 포함하는 것을 특징으로 한다.The video test board senses a voltage level of the video test pattern output from the LVDS video output terminal, the V-BY-ONE video output terminal, and the eDP video output terminal, And a voltage level compensator for compensating a voltage level of the image test pattern.

상기 영상 테스트 보드는, 상기 LVDS 영상 출력단, 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단에 발생하는 정전기를 방전시키기 위한 정전기 보호부;를 더 포함하는 것을 특징으로 한다.The image test board may further include an electrostatic protection unit for discharging static electricity generated at the LVDS image output stage, the V-BY-ONE image output stage, and the eDP image output stage.

상기 프레임 레이트 변환부는, 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단 인터페이스에 호환되는 상기 영상 테스트 패턴을 생성함에 있어서, 프레임 레이트의 증가에 따라 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단 인터페이스의 출력속도에 만족하는 상기 영상 테스트 패턴을 실시간으로 출력할 수 있도록 버퍼링 하는 데이터 크기를 증가시키는 것을 특징으로 한다.The frame rate conversion unit may generate the video test pattern compatible with the V-BY-ONE video output terminal and the eDP video output terminal interface, wherein the V-BY-ONE video output terminal and the eDP video output terminal, And the data size for buffering is increased so that the image test pattern satisfying the output speed of the output interface can be outputted in real time.

상기 프레임 레이트 변환부는, 상기 LVDS 영상 출력단, 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단에 상기 영상 테스트 패턴을 최초로 출력하기 전, 인터페이스 테스트용 패턴을 상기 제어부로 전송하여 해당 인터페이스의 출력조건에 만족하는지를 테스트한 후 선택된 출력단에 상기 영상 테스트 패턴을 출력하며, 해당 인터페이스의 출력조건에 만족하지 않을 경우 상기 영상 테스트 패턴을 다시 생성하는 것을 특징으로 한다.
Wherein the frame rate converter transmits an interface test pattern to the controller before first outputting the video test pattern to the LVDS video output terminal, the V-BY-ONE video output terminal, and the eDP video output terminal, And outputs the image test pattern to the selected output terminal. If the output condition of the interface is not satisfied, the image test pattern is generated again.

본원발명의 실시예에 따른 영상 테스트 보드는, UltraHD(3840*2160, UHD) 디스플레이 패널에 V-BY-ONE 영상 출력단 및 eDP 영상 출력단을 인터페이스로 하여 영상 테스트 패턴을 전송할 수 있으므로, LVDS 인터페이스에 비해 더 적은 수의 라인을 통해서 고용량의 영상 테스트 패턴을 고속으로 전송할 수 있다.Since the video test board according to the embodiment of the present invention can transmit a video test pattern by using the V-BY-ONE video output terminal and the eDP video output terminal as an interface to the Ultra HD (3840 * 2160, UHD) display panel, High-capacity video test patterns can be transmitted at high speed through fewer lines.

또한, 본원발명의 실시예에 따른 영상 테스트 보드는, WXGA 해상도의 압축영상을 이용하여, LVDS 영상 출력단, V-BY-ONE 영상 출력단 및 eDP 영상 출력단 중 선택된 어느 하나의 출력단을 통해서 디스플레이 패널에 영상 테스트 패턴을 전송할 수 있으므로, 다양한 디스플레이 패널의 인터페이스에 대응하여 테스트를 수행할 수 있다.In addition, the video test board according to the embodiment of the present invention uses a compressed image having a WXGA resolution to display an image on a display panel through any one output terminal of an LVDS video output terminal, a V-BY-ONE video output terminal, Since the test pattern can be transmitted, the test can be performed corresponding to the interfaces of various display panels.

또한, 본원발명의 실시예에 따른 영상 테스트 보드는, FPGA(Field Programmable Gate Array)를 이용하여 하드웨어적으로 프로그래밍 된 테스트 패턴 생성부를 이용하여 테스트 패턴을 생성할 수 있으며, 외부에서 테스트 패턴을 직접 전송하여 영상 테스트 패턴의 종류를 조절할 수 있다.In addition, the video test board according to the embodiment of the present invention can generate a test pattern by using a hardware test pattern generating unit using an FPGA (Field Programmable Gate Array) So that the type of the image test pattern can be adjusted.

또한, 본원발명의 실시예에 따른 영상 테스트 보드는, 디스플레이 패널에 직접 구동전원을 공급하면서, 영상 테스트 패턴을 전송할 수 있으므로, 디스플레이 패널별로 1:1 개별 대응이 되는 '1 Panel 대응 회로 구성' 방식으로 테스트 할 수 있어, 영상 테스트 보드와 디스플레이 패널 사이의 연결을 보다 간단히 할 수 있다.
Also, since the video test board according to the embodiment of the present invention can transmit the video test pattern while supplying the driving power directly to the display panel, the '1 Panel corresponding circuit configuration' scheme So that the connection between the video test board and the display panel can be simplified.

도 1은 LCD 패널의 해상도의 발전과정을 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 영상 테스트 보드의 구성도.
도 3은 본 발명의 다른 실시예에 따른 영상 테스트 보드의 구성도.
도 4는 본 발명의 실시예에 따른 영상 테스트 보드의 레이아웃 도면.1 is a view showing a process of developing the resolution of an LCD panel;
2 is a configuration diagram of a video test board according to an embodiment of the present invention;
3 is a configuration diagram of a video test board according to another embodiment of the present invention;
4 is a layout diagram of a video test board according to an embodiment of the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention.

도 2는 본 발명의 일 실시예에 따른 영상 테스트 보드(1)의 구성도이다.2 is a configuration diagram of a video test board 1 according to an embodiment of the present invention.

본 실시예에 따른 영상 테스트 보드(1)는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.The video test board 1 according to the present embodiment includes only a brief configuration for clearly explaining the technical ideas to be proposed.

도 1을 참조하면, 영상 테스트 보드(1)는 테스트 영상 저장부(110)와, 테스트 패턴 생성부(120)와, 제어부(130)와, 신호 전환부(140)와, 프레임 레이트 변환부(150)와, LVDS 영상 출력단(161)과, V-BY-ONE 영상 출력단(162)과, eDP 영상 출력단(163)과, 키 입력단(171), 복수의 입출력단(172,173,174)을 포함한다. 복수의 입출력단(172,173,174)은 , 랜 단자(172), 시리얼 통신 단자(173), USB 단자(174) 등으로 구성될 수 있으며, 키 입력단(171) 및 복수의 입출력단(172,173,174)은 실시예에 따라 선택적으로 구비될 수 있는 요소이다.
1, the video test board 1 includes a test video storage unit 110, a test pattern generation unit 120, a control unit 130, a signal switching unit 140, a frame rate conversion unit 150, an LVDS video output terminal 161, a V-BY-ONE video output terminal 162, an eDP video output terminal 163, a key input terminal 171 and a plurality of input / output terminals 172, 173 and 174. The plurality of input / output stages 172, 173, and 174 may include a LAN terminal 172, a serial communication terminal 173, a USB terminal 174, and the like. The key input terminal 171 and the plurality of input / output terminals 172, 173, As shown in FIG.

상기와 같이 구성되는 영상 테스트 보드(1)는, LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 중 선택된 어느 하나의 출력단을 통해서 디스플레이 패널에 영상 테스트 패턴을 전송할 수 있다.The video test board 1 configured as described above performs a video test on the display panel through an output terminal selected from an LVDS video output terminal 161, a V-BY-ONE video output terminal 162 and an eDP video output terminal 163 The pattern can be transmitted.

즉, 테스트 하고자 하는 디스플레이 패널은, 본 실시예에 따른 영상 테스트 보드(1)의 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 중 어느 하나의 출력단과 연결되며, 영상 테스트 보드(1)는 디스플레이 패널과 연결된 해당 출력단으로 영상 테스트 패턴을 전송하게 된다.
That is, the display panel to be tested is connected to any one of the LVDS video output terminal 161, the V-BY-ONE video output terminal 162, and the eDP video output terminal 163 of the video test board 1 according to the present embodiment. And the video test board 1 transmits the video test pattern to the corresponding output terminal connected to the display panel.

상기와 같이 구성되는 영상 테스트 보드(1)의 세부구성과 주요동작을 살펴보면 다음과 같다.The detailed configuration and main operation of the video test board 1 configured as above will be described below.

전원 공급부(180)는 디스플레이 패널에 공급하기 위한 구동전원을 생성하여 전원 출력단(190)으로 출력한다. 즉 디스플레이 패널은 영상 테스트 보드(1)의 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 중 어느 하나의 출력단에 연결되어 영상 테스트 패턴을 전송 받으며, 구동전원도 영상 테스트 보드(1)의 전원 출력단(190)을 통해서 공급받도록 구성된다. 따라서 영상 테스트 보드(1)와 디스플레이 패널은 일대일 대응관계 형태로 연결되어 테스트를 진행할 수 있다.
The power supply unit 180 generates driving power for supplying the display panel to the power output terminal 190. That is, the display panel is connected to an output terminal of the LVDS video output terminal 161, the V-BY-ONE video output terminal 162, and the eDP video output terminal 163 of the video test board 1 to receive the video test pattern, And the driving power is also supplied through the power output terminal 190 of the video test board 1. [ Therefore, the video test board 1 and the display panel can be connected in a one-to-one correspondence relationship and can be tested.

키 입력단(171)은 하나 이상의 푸시버튼으로 구성될 수 있는데, 푸시버튼을 누를 경우, 테스트 패턴 생성부(120)를 리셋시키거나, 인터럽트가 발생하도록 구성될 수 있다. 즉, 테스트 패턴 생성부(120)가 FPGA(Field Programmable Gate Array)에 프로그래밍을 통해서 하드웨어로 생성될 때, 키 입력단(171)에 인터럽트 기능을 매칭시켜서 소프트웨어 및 하드웨어 인터럽트가 발생할 수 있도록 구성될 수 있다.
The key input terminal 171 may include one or more push buttons. When the push button is pressed, the key input terminal 171 may be configured to reset the test pattern generator 120 or to generate an interrupt. That is, when the test pattern generator 120 is generated in hardware through programming in an FPGA (Field Programmable Gate Array), software and hardware interrupts may be generated by matching the interrupt function to the key input terminal 171 .

복수의 입출력단(172,173,174)은, 랜 단자(172), 시리얼 통신 단자(173), USB 단자(174) 등으로 구성될 수 있다. 테스트 패턴 생성부(120)가 FPGA(Field Programmable Gate Array)에 프로그래밍 되어 하드웨어로 생성될 때, 해당 프로그램은 외부에서 생성되어 FPGA(Field Programmable Gate Array)에 전송된다. 따라서 랜 단자(172), 시리얼 통신 단자(173), USB 단자(174)를 통해서 외부 프로그래밍 수단 - 개인용 컴퓨터 등- 을 연결하여 해당 하드웨어 프로그램을 FPGA(Field Programmable Gate Array)로 전송할 수 있다. The plurality of input / output stages 172, 173, and 174 may include a LAN terminal 172, a serial communication terminal 173, a USB terminal 174, and the like. When the test pattern generator 120 is programmed in an FPGA (Field Programmable Gate Array) and is generated in hardware, the program is externally generated and transmitted to an FPGA (Field Programmable Gate Array). Accordingly, an external programming means, a personal computer, or the like can be connected through the LAN terminal 172, the serial communication terminal 173, and the USB terminal 174 to transmit the corresponding hardware program to the FPGA (Field Programmable Gate Array).

참고적으로 본 실시예에서 테스트 패턴 생성부(120)는 FPGA(Field Programmable Gate Array)에 프로그래밍 되는 구성을 예시하였으나, 테스트 패턴 생성부(120)는 독립적인 하드웨어 즉, 주문형 반도체(Application Specific Integrated Circuit, ASIC)로 제조된 반도체를 사용할 수도 있다.For example, the test pattern generator 120 may be programmed into an FPGA (Field Programmable Gate Array). However, the test pattern generator 120 may be an independent hardware, that is, an application specific integrated circuit , ASIC) may be used.

테스트 영상 저장부(110)는 WXGA 해상도의 압축영상이 저장되어 있다. 본 실시예에서 테스트 영상 저장부(110)는 난드 플레시 메모리로 구성되었으나, 다양한 비휘발성 메모리를 이용하여 구성될 수 있다. 테스트 영상 저장부(110)에 저장되는 WXGA 해상도의 압축영상은 적어도 하나 이상의 압축영상이 저장되는 것이 바람직한데,The test image storage unit 110 stores compressed images of WXGA resolution. In the present embodiment, the test image storage unit 110 is formed of a NAND flash memory, but may be configured using various nonvolatile memories. It is preferable that at least one compressed image is stored in the compressed image of WXGA resolution stored in the test image storage unit 110,

WXGA 해상도의 압축영상이 압축해제 되었을 때, WXGA 해상도 보다 더 높은 해상도의 압축해제 영상이 생성될 수 있는 압축영상이 저장되는 것이 바람직하며, 압축영상의 압축률은 디스플레이 패널의 크기 및 해상도를 고려하여 조절되는 것이 바람직하다. 참고적으로 테스트 영상 저장부(110)에 압축영상이 저장될 때 제어부(130)에서 압축률을 더욱 상승시켜 압축영상의 크기를 조절할 수도 있다.
When a compressed image of WXGA resolution is decompressed, it is preferable that a compressed image capable of generating a decompressed image having a resolution higher than the WXGA resolution is stored, and the compression rate of the compressed image is adjusted by considering the size and resolution of the display panel. . For example, when the compressed image is stored in the test image storage unit 110, the control unit 130 may further increase the compression rate to adjust the size of the compressed image.

제어부(130)는 테스트 영상 저장부(110)에 저장된 WXGA(1366*768) 해상도의 압축영상을 압축 해제하여 출력한다. 제어부(130)에서 압축 해제된 영상은 기본적으로 WXGA(1366*768) 해상도 보다 높은 해상도를 구현할 수 있는 영상이며, 압축영상의 압축률이 높을수록 압축 해제되었을 때의 영상이 보다 높은 해상도를 구현할 수 있다.
The controller 130 decompresses the WXGA (1366 * 768) resolution image stored in the test image storage unit 110 and outputs the decompressed image. The image decompressed by the control unit 130 is basically an image which can realize a higher resolution than the resolution of WXGA (1366 * 768). The higher the compression rate of the compressed image, the higher the resolution of the image when decompressed .

테스트 패턴 생성부(120)는 제어부(130)에서 압축 해제된 영상을 이용하여 UHD 해상도를 갖는 제1 테스트 패턴을 생성한다. 제어부(130)에서 압축 해제된 영상은 기본적으로 WXGA(1366*768) 해상도 보다 높은 해상도를 구현할 수 있는 영상이며, 테스트 패턴 생성부(120)는 압축 해제된 영상을 이용하여 UltraHD(3840*2160, UHD) 해상도를 갖는 제1 테스트 패턴을 생성한다. 예를 들면, 테스트 패턴 생성부(120)는 MPEG 디코더 및 해상도 조절기를 포함하여 구성될 수 있는데, MPEG 디코더에서 압축 해제된 영상을 디코딩하고, 해상도 조절기에서 디코딩된 영상의 해상도를 조절하여 UltraHD(3840*2160, UHD) 해상도를 갖는 제1 테스트 패턴으로써 출력한다. The test pattern generation unit 120 generates a first test pattern having a UHD resolution using the decompressed image. The decompressed image in the control unit 130 is basically an image which can realize a higher resolution than the WXGA (1366 * 768) resolution. The test pattern generation unit 120 generates a test pattern using the decompressed image, UHD) resolution. For example, the test pattern generator 120 may include an MPEG decoder and a resolution controller. The test pattern generator 120 may decode the decompressed image in the MPEG decoder, adjust the resolution of the decoded image in the resolution controller, * 2160, UHD) resolution.

참고적으로, 테스트 패턴 생성부(120)는 복수의 입출력단(172,173,174)으로부터 수신 받은 외부 테스트 패턴도 디코딩하여 제1 테스트 패턴으로써 출력할 수 있다. 이때, 외부 테스트 패턴이 비압축 영상일 경우, 테스트 패턴 생성부(120)의 MPEG 디코더가 바로 디코딩한다. 만약, 외부 테스트 패턴이 압축 영상일 경우, 테스트 패턴 생성부(120)는 영상 압축 해제기를 더 포함하여, 영상 압축 해제기에서 압축 해제 후, MPEG 디코더에서 압축 해제된 영상을 디코딩하여 제1 테스트 패턴으로써 출력한다. 또한, 테스트 패턴 생성부(120)는 푸시버튼으로 구성된 키 입력단(171)이 푸시 될 경우, 디코딩 동작 자체를 리셋하여 디코딩 중인 영상을 삭제하고, 영상을 재전송 받아 다시 디코딩 동작을 수행하도록 구성될 수 있다.
For reference, the test pattern generator 120 may also decode an external test pattern received from a plurality of input / output stages 172, 173, and 174 and output the decoded external test pattern as a first test pattern. At this time, if the external test pattern is an uncompressed image, the MPEG decoder of the test pattern generating unit 120 directly decodes the external test pattern. If the external test pattern is a compressed image, the test pattern generator 120 may further include an image decompressor to decode the decompressed image in the MPEG decoder after decompressing in the image decompressor, . The test pattern generator 120 may be configured to reset the decoding operation itself when the key input terminal 171 configured as a push button is pushed to delete an image being decoded and to perform a decoding operation again have.

신호 전환부(140)는 테스트 패턴 생성부(120)에서 출력되는 TTL 형태의 제1 테스트 패턴을 입력받아 LVDS 형태의 제2 테스트 패턴으로써 출력한다. 즉, 테스트 패턴 생성부(120)에서 출력되는 제1 테스트 패턴은 TTL(Transistor Transistor Logic) 형태의 신호로써 출력되므로, 스위칭 상하 폭이 너무 커서 고속으로 신호를 전송하기가 힘들다. 따라서 신호 전환부(140)는 TTL 형태의 제1 테스트 패턴을 입력받아, 보다 고속으로 전송할 수 있는 LVDS(저전압 차동 신호, Low Voltage Differential Signaling) 형태의 제2 테스트 패턴으로써 출력한다. 참고적으로, 저전압 차동신호(LVDS, Low-Voltage Differential Signaling)는 고속 디지털 인터페이스로 고속 데이터 전송 속도를 위한 낮은 전력 소비 및 강한 노이즈 내성을 가지고 있으며, 디지털 정보를 고속으로 전송할 수 있는 신호 전송방식이다.
The signal switching unit 140 receives the first test pattern of the TTL type output from the test pattern generating unit 120 and outputs the second test pattern as the LVDS type second test pattern. That is, since the first test pattern output from the test pattern generation unit 120 is outputted as a TTL (Transistor Transistor Logic) type signal, it is difficult to transmit signals at high speed because the switching upper and lower widths are too large. Therefore, the signal switching unit 140 receives the first test pattern of TTL type and outputs it as a second test pattern of LVDS (Low Voltage Differential Signaling) type which can transmit at a higher speed. For reference, low-voltage differential signaling (LVDS) is a high-speed digital interface that has low power consumption and high noise immunity for high-speed data transmission and is a signal transmission method capable of transmitting digital information at high speed .

프레임 레이트 변환부(150)는 제어부(130)의 제어에 따라, 제2 테스트 패턴의 프레임 레이트를 조절한다. 즉, 프레임 레이트 변환부(150)는 UltraHD(3840*2160, UHD) 해상도의 제2 테스트 패턴의 프레임 레이트를 40Hz ~ 120Hz에 만족할 수 있도록 조절한다. 또한, 프레임 레이트 변환부(150)는 프레임 레이트를 조절한 후, LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 각각의 출력단 인터페이스에 호환되는 영상 테스트 패턴을 생성하여 선택된 어느 하나의 출력단으로 출력한다.The frame rate converter 150 controls the frame rate of the second test pattern under the control of the controller 130. That is, the frame rate conversion unit 150 adjusts the frame rate of the second test pattern of UltraHD (3840 * 2160, UHD) resolution to satisfy 40 Hz to 120 Hz. The frame rate conversion unit 150 adjusts the frame rate and then performs a video test compatible with the output interface of each of the LVDS video output unit 161, the V-BY-ONE video output unit 162, and the eDP video output unit 163 Generates a pattern and outputs it to any one selected output terminal.

프레임 레이트 변환부(150)가 LVDS 영상 출력단(161)으로 영상 테스트 패턴을 출력하는 경우는, 프레임 레이트 변환부(150)에 입력되는 제2 테스트 패턴이 이미 저전압 차동신호(LVDS, Low-Voltage Differential Signaling)이므로, 프레임 레이트 변환부(150)는 LVDS 영상 출력단(161)으로 출력되는 영상 테스트 패턴의 프레임 레이트(Frame rate)만을 조절하여 출력하면 된다.When the frame rate conversion unit 150 outputs the video test pattern to the LVDS video output terminal 161, the second test pattern input to the frame rate conversion unit 150 may be a low-voltage differential signal (LVDS) The frame rate conversion unit 150 may output only the frame rate of the image test pattern output to the LVDS image output stage 161. [

하지만, V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 인터페이스는 복수 개의 쌍으로 구성되는 저전압 차동신호(LVDS, Low-Voltage Differential Signaling)를 다시 직렬화하여 고속 전송하는 방식이므로, 프레임 레이트 변환부(150) 내부에 고용량의 버퍼가 구비되어야 한다. 즉, 프레임 레이트 변환부(150)는, V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 인터페이스에 호환되는 영상 테스트 패턴을 생성할 때, 프레임 레이트(Frame rate)의 증가에 따라 V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 인터페이스의 출력속도에 만족하는 영상 테스트 패턴을 실시간으로 출력할 수 있도록 버퍼에 버퍼링 하는 데이터 크기를 증가시키도록 구성된다.However, since the V-BY-ONE video output terminal 162 and the eDP video output terminal 163 interface re-serialize the low-voltage differential signaling (LVDS) composed of a plurality of pairs and transmit them at a high speed, The rate converter 150 needs to have a buffer of a high capacity. That is, when generating a video test pattern compatible with the interface of the V-BY-ONE video output terminal 162 and the eDP video output terminal 163, the frame rate converter 150 generates a video test pattern in accordance with an increase in the frame rate The data size buffered in the buffer is increased so that the video test pattern satisfying the output speed of the interface of the V-BY-ONE video output stage 162 and the eDP video output stage 163 can be output in real time.

참고적으로, eDP(Embedded Display Port) 인터페이스 및 V-BY-ONE 인터페이스는 기본적으로 N개의 LVDS 신호를 1pair 의 신호로 직렬화하여 고속으로 전송하는 인터페이스이며, LVDS 인터페이스를 대체하기 위해서 사용되는 방식이다. 저전압 차동신호(LVDS, Low-Voltage Differential Signaling) 인터페이스, eDP(Embedded Display Port) 인터페이스 및 V-BY-ONE 인터페이스 방식의 자세한 설명은 생략하기로 한다.
For reference, the eDP (Embedded Display Port) interface and the V-BY-ONE interface are basically used to serialize N LVDS signals as 1 pair signals and transmit them at high speed, and are used to replace the LVDS interface. A detailed description of the low-voltage differential signaling (LVDS) interface, the eDP (Embedded Display Port) interface and the V-BY-ONE interface method will be omitted.

참고적으로, 본 실시예와 같이 신호 전환부(140)에는 네 개의 저전압 차동신호 생성부(LVDS1,LVDS2,LVDS3,LVDS4)로 구성될 수 있다. 프레임 레이트 변환부(150)는 LVDS 영상 출력단(161)으로 영상 테스트 패턴을 출력할 때, 네 개의 저전압 차동신호 생성부(LVDS1,LVDS2,LVDS3,LVDS4) 중 어느 하나의 저전압 차동신호 생성부에서 출력되는 제2 테스트 패턴만을 이용한다. 이와는 달리, 프레임 레이트 변환부(150)가 V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163)으로 영상 테스트 패턴을 출력할 때, 네 개의 저전압 차동신호 생성부(LVDS1,LVDS2,LVDS3,LVDS4)에서 출력되는 각각의 제2 테스트 패턴은 프레임 레이트 변환부(150)에서 직렬화 되어 영상 테스트 패턴으로써 출력된다. 따라서 프레임 레이트 변환부(150)는 테스트 패턴을 직렬화 하기 위한 데이터 버퍼와, 프레임 레이트(Frame rate)를 만족시키기 위한 데이터 버퍼가 각각 구비되는 것이 바람직하다.
For reference, the signal switching unit 140 may include four low voltage differential signal generators LVDS1, LVDS2, LVDS3, and LVDS4 as in the present embodiment. The frame rate converter 150 outputs the image test pattern to the LVDS image output terminal 161. The frame rate converter 150 outputs the image test pattern to the low voltage differential signal generator LVDS1, LVDS2, LVDS3, LVDS4, Only the second test pattern is used. When the frame rate converter 150 outputs the video test pattern to the V-BY-ONE video output terminal 162 and the eDP video output terminal 163, the four low voltage differential signal generators LVDS1, LVDS2, and LVDS3 , And LVDS4 are serialized by the frame rate conversion unit 150 and output as a video test pattern. Therefore, it is preferable that the frame rate conversion unit 150 is provided with a data buffer for serializing a test pattern and a data buffer for satisfying a frame rate.

한편, 프레임 레이트 변환부(150)는 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163)에 영상 테스트 패턴을 출력하여 디스플레이 패널을 테스트 하기 전에, 영상 테스트 패턴이 해당 인터페이스 출력조건, 즉, LVDS, V-BY-ONE 및 eDP 인터페이스 조건에 각각 만족하는지를 미리 테스트하는 동작을 수행한다.On the other hand, the frame rate converter 150 outputs a video test pattern to the LVDS video output terminal 161, the V-BY-ONE video output terminal 162, and the eDP video output terminal 163, And performs an operation of preliminarily testing whether the pattern meets the corresponding interface output conditions, that is, LVDS, V-BY-ONE and eDP interface conditions, respectively.

즉, 프레임 레이트 변환부(150)는 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163)에 영상 테스트 패턴을 최초로 출력하기 전에, 인터페이스 테스트용 패턴을 제어부(130)로 전송하며, 제어부(130)는 해당 인터페이스의 출력조건에 만족하는지를 테스트하게 된다.That is, before outputting the video test pattern to the LVDS video output terminal 161, the V-BY-ONE video output terminal 162, and the eDP video output terminal 163 for the first time, the frame rate conversion unit 150 outputs the interface test pattern, (130), and the controller (130) tests whether the output condition of the interface is satisfied.

제어부(130)가 인터페이스 테스트용 패턴을 통해서 해당 인터페이스의 출력조건에 만족한다는 판단을 하게 되면, 선택된 해당 출력단으로 영상 테스트 패턴을 출력하고, 디스플레이 패널에서 영상 테스트 패턴을 디스플레이 하면서 테스트가 진행된다.When the control unit 130 determines that the output condition of the interface is satisfied through the interface test pattern, the image test pattern is output to the selected output terminal, and the test is performed while displaying the image test pattern on the display panel.

만약, 제어부(130)가 인터페이스 테스트용 패턴을 통해서 해당 인터페이스의 출력조건에 만족하지 못한다는 판단을 하게 되면, 프레임 레이트 변환부(150)는 영상 테스트 패턴을 다시 생성하게 된다. 즉, 제어부(130)가 해당 인터페이스의 출력조건에 만족한다는 판단을 할 때까지, 프레임 레이트 변환부(150)가 영상 테스트 패턴을 계속해서 다시 생성하게 된다. 상술한 바와 같이, 출력단으로 영상 테스트 패턴을 출력하기 전에, 미리 자체적으로 영상 테스트 패턴의 적합성을 판단하므로, 본 실시예에 따른 영상 테스트 보드(1)를 통해서 디스플레이 패널을 테스트 할 때, 테스트 신뢰성이 더욱 향상된다. 이러한 셀프 테스트 방식은, 디스플레이 패널이 교체될 때마다 반복적으로 진행될 수도 있고, LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162), eDP 영상 출력단(163)을 순서대로 자체 테스트 한 후, 디스플레이 패널을 연결하여 패널을 테스트 하게 된다.
If the control unit 130 determines that the output condition of the interface is not satisfied through the interface test pattern, the frame rate conversion unit 150 generates the image test pattern again. That is, the frame rate conversion unit 150 continuously generates the image test pattern again until the controller 130 determines that the output condition of the interface is satisfied. As described above, before the image test pattern is outputted to the output terminal, suitability of the image test pattern itself is determined in advance. Therefore, when the display panel is tested through the image test board 1 according to the present embodiment, And further improved. The self-test method may be repeatedly performed every time the display panel is replaced, and the self-test may be performed by sequentially testing the LVDS video output terminal 161, the V-BY-ONE video output terminal 162, and the eDP video output terminal 163 , And the panel is tested by connecting the display panel.

도 3은 본 발명의 다른 실시예에 따른 영상 테스트 보드(2)의 구성도이다.3 is a configuration diagram of a video test board 2 according to another embodiment of the present invention.

도 3은 본 실시예에 따른 영상 테스트 보드(2)는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.3, the video test board 2 according to the present embodiment includes only a brief configuration for clearly explaining the technical ideas to be proposed.

도 3을 참조하면, 영상 테스트 보드(2)는 테스트 영상 저장부(110)와, 테스트 패턴 생성부(120A)와, 제어부(130A)와, 신호 전환부(140)와, 프레임 레이트 변환부(150A)와, LVDS 영상 출력단(161)과, V-BY-ONE 영상 출력단(162)과, eDP 영상 출력단(163)과, 키 입력단(171)과, 복수의 입출력단(172,173,174)과, 정전기 보호부(210)와, 전압레벨 보상부(220)와, 테스트 모니터링부(230)를 포함한다. 복수의 입출력단(172,173,174)은, 랜 단자(172), 시리얼 통신 단자(173), USB 단자(174) 등으로 구성될 수 있으며, 키 입력단(171) 및 복수의 입출력단(172,173,174)은 실시예에 따라 선택적으로 구비될 수 있는 요소이다. 테스트 모니터링부(230)는 애드온 보드로 구성될 수 있다.
3, the video test board 2 includes a test video storage unit 110, a test pattern generation unit 120A, a control unit 130A, a signal switching unit 140, a frame rate conversion unit Output terminal 162, an eDP video output terminal 163, a key input terminal 171, a plurality of input / output terminals 172, 173, and 174, and an electrostatic discharge (ESD) protection terminal 150A, an LVDS video output terminal 161, A voltage level compensating unit 220, The plurality of input / output stages 172, 173, and 174 may include a LAN terminal 172, a serial communication terminal 173, a USB terminal 174, and the like. The key input terminal 171 and the plurality of input / output terminals 172, 173, As shown in FIG. The test monitoring unit 230 may be configured as an add-on board.

상기와 같이 구성되는 영상 테스트 보드(2)는, LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 중 선택된 어느 하나의 출력단을 통해서 디스플레이 패널에 영상 테스트 패턴을 전송할 수 있다.The video test board 2 configured as described above performs a video test on the display panel through an output terminal selected from an LVDS video output terminal 161, a V-BY-ONE video output terminal 162 and an eDP video output terminal 163 The pattern can be transmitted.

즉, 테스트 하고자 하는 디스플레이 패널은 본 실시예에 따른 영상 테스트 보드(2)의 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 중 어느 하나의 출력단과 연결되며, 영상 테스트 보드(2)는 디스플레이 패널과 연결된 해당 출력단으로 영상 테스트 패턴을 전송하게 된다.
That is, the display panel to be tested is connected to one of the LVDS video output terminal 161, the V-BY-ONE video output terminal 162, and the eDP video output terminal 163 of the video test board 2 according to the present embodiment, And the video test board 2 transmits the video test pattern to the corresponding output terminal connected to the display panel.

상기와 같이 구성되는 영상 테스트 보드(2)의 세부구성과 주요동작을 살펴보면 다음과 같다.The detailed configuration and main operation of the video test board 2 configured as above will be described below.

전원 공급부(180)는 디스플레이 패널에 공급하기 위한 구동전원을 생성하여 전원 출력단(190)으로 출력한다. 즉 디스플레이 패널은 영상 테스트 보드(2)의 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 중 어느 하나의 출력단에 연결되어 영상 테스트 패턴을 전송 받으며, 구동전원도 영상 테스트 보드(2)의 전원 출력단(190)을 통해서 공급받도록 구성된다. 따라서 영상 테스트 보드(2)와 디스플레이 패널은 일대일 대응관계 형태로 연결되어 테스트를 진행할 수 있다.
The power supply unit 180 generates driving power for supplying the display panel to the power output terminal 190. That is, the display panel is connected to the output terminal of any one of the LVDS video output terminal 161, the V-BY-ONE video output terminal 162 and the eDP video output terminal 163 of the video test board 2 to receive the video test pattern, And the driving power is also supplied through the power output terminal 190 of the video test board 2. Accordingly, the video test board 2 and the display panel can be connected in a one-to-one correspondence relationship so that the test can proceed.

키 입력단(171)은 하나 이상의 푸시버튼으로 구성될 수 있는데, 푸시버튼을 누를 경우, 테스트 패턴 생성부(120A)를 리셋시키거나, 인터럽트가 발생하도록 구성될 수 있다. 즉, 테스트 패턴 생성부(120A)가 FPGA(Field Programmable Gate Array)에 프로그래밍을 통해서 하드웨어로 생성될 때, 키 입력단(171)에 인터럽트 기능을 매칭시켜서 소프트웨어 및 하드웨어 인터럽트가 발생할 수 있도록 구성될 수 있다.
The key input terminal 171 may include one or more push buttons. When the push button is pressed, the key input terminal 171 may be configured to reset the test pattern generator 120A or to generate an interrupt. That is, when the test pattern generator 120A is generated as hardware through programming in an FPGA (Field Programmable Gate Array), the software and hardware interrupts can be generated by matching the interrupt function to the key input terminal 171 .

복수의 입출력단(172,173,174)은 , 랜 단자(172), 시리얼 통신 단자(173), USB 단자(174) 등으로 구성될 수 있다. 테스트 패턴 생성부(120A)가 FPGA(Field Programmable Gate Array)에 프로그래밍 되어 하드웨어로 생성될 때, 해당 프로그램은 외부에서 생성되어 FPGA(Field Programmable Gate Array)에 전송된다. 따라서 랜 단자(172), 시리얼 통신 단자(173), USB 단자(174)를 통해서 외부 프로그래밍 수단 - 개인용 컴퓨터 등- 을 연결하여 해당 하드웨어 프로그램을 FPGA(Field Programmable Gate Array)로 전송할 수 있다.The plurality of input / output stages 172, 173, and 174 may include a LAN terminal 172, a serial communication terminal 173, a USB terminal 174, and the like. When the test pattern generator 120A is programmed in an FPGA (Field Programmable Gate Array) and is generated in hardware, the program is generated externally and transferred to an FPGA (Field Programmable Gate Array). Accordingly, an external programming means, a personal computer, or the like can be connected through the LAN terminal 172, the serial communication terminal 173, and the USB terminal 174 to transmit the corresponding hardware program to the FPGA (Field Programmable Gate Array).

참고적으로 본 실시예에서 테스트 패턴 생성부(120A)는 FPGA(Field Programmable Gate Array)에 프로그래밍 되는 구성을 예시하였으나, 테스트 패턴 생성부(120A)는 독립적인 하드웨어 즉, 주문형 반도체(Application Specific Integrated Circuit, ASIC)로 제조된 반도체를 사용할 수도 있다.For example, the test pattern generator 120A may be programmed in an FPGA (Field Programmable Gate Array). However, the test pattern generator 120A may be an independent hardware, that is, an application specific integrated circuit , ASIC) may be used.

테스트 영상 저장부(110)는 WXGA 해상도의 압축영상이 저장되어 있다. 본 실시예에서 테스트 영상 저장부(110)는 난드 플레시 메모리로 구성되었으나, 다양한 비휘발성 메모리를 이용하여 구성될 수 있다. 테스트 영상 저장부(110)에 저장되는 WXGA 해상도의 압축영상은 적어도 하나 이상의 압축영상이 저장되는 것이 바람직한데, The test image storage unit 110 stores compressed images of WXGA resolution. In the present embodiment, the test image storage unit 110 is formed of a NAND flash memory, but may be configured using various nonvolatile memories. It is preferable that at least one compressed image is stored in the compressed image of WXGA resolution stored in the test image storage unit 110,

WXGA 해상도의 압축영상이 압축해제 되었을 때, WXGA 해상도 보다 더 높은 해상도의 압축해제 영상이 생성될 수 있는 압축영상이 저장되는 것이 바람직하며, 압축영상의 압축률은 디스플레이 패널의 크기 및 해상도를 고려하여 조절되는 것이 바람직하다. 참고적으로 테스트 영상 저장부(110)에 압축영상이 저장될 때 제어부(130A)에서 압축률을 더욱 상승시켜 압축영상의 크기를 조절할 수도 있다.
When a compressed image of WXGA resolution is decompressed, it is preferable that a compressed image capable of generating a decompressed image having a resolution higher than the WXGA resolution is stored, and the compression rate of the compressed image is adjusted by considering the size and resolution of the display panel. . For reference, when the compressed image is stored in the test image storage unit 110, the controller 130A may further increase the compression rate to adjust the size of the compressed image.

제어부(130A)는 테스트 영상 저장부(110)에 저장된 WXGA(1366*768) 해상도의 압축영상을 압축 해제하여 출력한다. 제어부(130A)에서 압축 해제된 영상은 기본적으로 WXGA(1366*768) 해상도 보다 높은 해상도를 구현할 수 있는 영상이며, 압축영상의 압축률이 높을수록 압축 해제되었을 때의 영상이 보다 높은 해상도를 구현할 수 있다.The control unit 130A decompresses the WXGA (1366 * 768) resolution image stored in the test image storage unit 110 and outputs the decompressed image. The image decompressed by the control unit 130A is basically an image which can realize a higher resolution than the resolution of WXGA (1366 * 768), and the higher the compression rate of the compressed image, the higher the resolution of the image when decompressed .

테스트 패턴 생성부(120A)는 제어부(130A)에서 압축 해제된 영상을 이용하여 UHD 해상도를 갖는 제1 테스트 패턴을 생성한다. 제어부(130A)에서 압축 해제된 영상은 기본적으로 WXGA(1366*768) 해상도 보다 높은 해상도를 구현할 수 있는 영상이며, 테스트 패턴 생성부(120A)는 압축 해제된 영상을 이용하여 UltraHD(3840*2160, UHD) 해상도를 갖는 제1 테스트 패턴을 생성한다. 예를 들면, 테스트 패턴 생성부(120A)는 MPEG 디코더 및 해상도 조절기를 포함하여 구성될 수 있는데, MPEG 디코더에서 압축 해제된 영상을 디코딩하고, 해상도 조절기에서 디코딩된 영상의 해상도를 조절하여 UltraHD(3840*2160, UHD) 해상도를 갖는 제1 테스트 패턴으로써 출력한다. The test pattern generation unit 120A generates a first test pattern having UHD resolution using the decompressed image in the control unit 130A. The decompressed image in the control unit 130A is basically an image which can realize a resolution higher than the resolution of WXGA (1366 * 768). The test pattern generating unit 120A generates the test image by using the decompressed image, UHD) resolution. For example, the test pattern generator 120A may include an MPEG decoder and a resolution controller. The test pattern generator 120A decodes the decompressed image in the MPEG decoder, adjusts the resolution of the decoded image in the resolution controller, * 2160, UHD) resolution.

참고적으로, 테스트 패턴 생성부(120A)는 복수의 입출력단(172,173,174)으로부터 수신 받은 외부 테스트 패턴도 디코딩하여 제1 테스트 패턴으로써 출력할 수 있다. 이때, 외부 테스트 패턴이 비압축 영상일 경우, 테스트 패턴 생성부(120A)의 MPEG 디코더가 바로 디코딩한다. 만약, 외부 테스트 패턴이 압축 영상일 경우, 테스트 패턴 생성부(120A)는 영상 압축 해제기를 더 포함하여, 영상 압축 해제기에서 압축 해제 후, MPEG 디코더에서 압축 해제된 영상을 디코딩하여 제1 테스트 패턴으로써 출력한다. 또한, 테스트 패턴 생성부(120A)는 푸시버튼으로 구성된 키 입력단(171)이 푸시 될 경우, 디코딩 동작 자체를 리셋하여 디코딩 중인 영상을 삭제하고, 영상을 재전송 받아 다시 디코딩 동작을 수행하도록 구성될 수 있다.
For reference, the test pattern generator 120A may also decode an external test pattern received from a plurality of input / output stages 172, 173, and 174 and output the decoded external test pattern as a first test pattern. At this time, if the external test pattern is an uncompressed image, the MPEG decoder of the test pattern generating unit 120A directly decodes the external test pattern. If the external test pattern is a compressed image, the test pattern generator 120A may further include an image decompressor to decompress the decompressed image in the MPEG decoder, decompress the decompressed image in the image decompressor, . The test pattern generator 120A may be configured to reset the decoding operation itself when the key input terminal 171 configured as a push button is pushed to delete the image being decoded and retransmit the image to perform the decoding operation again have.

테스트 모니터링부(230)는 양방향 통신을 지원하는 입출력단을 통해서 연결되는데, 본 실시예에서는 랜 단자(172)를 통해서 연결된다. 테스트 모니터링부(230)는 테스트 영상 저장부(110)의 압축영상을 업데이트 할 수 있다. 또한, 테스트 모니터링부(230)는 테스트 패턴 생성부(120A)에 외부 테스트 패턴을 직접 전송할 수 있다. 또한, 테스트 모니터링부(230)는 영상 테스트 패턴의 생성과정을 실시간으로 모니터링 하며, 영상 테스트 패턴의 패턴 종류를 조절할 수 있다. 즉, 테스트 모니터링부(230)는 외부 테스트 패턴을 테스트 패턴 생성부(120A)에 직접 제공함으로써, 프레임 레이트 변환부(150A)에서 출력되는 영상 테스트 패턴의 종류를 조절할 수 있다.
The test monitoring unit 230 is connected through an input / output terminal supporting bidirectional communication, and is connected through a LAN terminal 172 in the present embodiment. The test monitoring unit 230 may update the compressed image of the test image storage unit 110. Also, the test monitoring unit 230 can directly transmit the external test pattern to the test pattern generating unit 120A. Also, the test monitoring unit 230 can monitor the generation process of the video test pattern in real time and adjust the pattern type of the video test pattern. That is, the test monitoring unit 230 may directly provide the external test pattern to the test pattern generating unit 120A, thereby adjusting the type of the image test pattern output from the frame rate converting unit 150A.

테스트 모니터링부(230)에서 테스트 패턴 생성부(120A)에 직접 전달하는 외부 테스트 패턴은 비압축 영상 또는 압축 영상일 수 있는데, 테스트 영상 저장부(110)에 압축 영상이 미리 저장되어 있으므로, 테스트 속도를 빠르게 진행하기 위해서 비압축 영상을 실시간으로 테스트 패턴 생성부(120A)에 제공하고, 테스트 패턴 생성부(120A)가 이를 디코딩하여 제1 테스트 패턴으로써 출력할 수 있다. 또한, 테스트 패턴 생성부(120A)의 MPEG 디코더를 이용하지 않고, 테스트 모니터링부(230)에서 디코딩된 비압축 영상을 실시간으로 테스트 패턴 생성부(120A)에 제공할 경우, 테스트 패턴 생성부(120A)는 디코딩 동작을 수행하지 않고 전달받은 비압축 영상을 바로 제1 테스트 패턴으로써 출력하여 신호 전환부(140)로 전달한다.
The external test pattern transmitted directly to the test pattern generation unit 120A by the test monitoring unit 230 may be an uncompressed image or a compressed image. Since the compressed image is stored in the test image storage unit 110 in advance, Compressed image to the test pattern generator 120A in real time so that the test pattern generator 120A can decode the uncompressed image and output it as a first test pattern. When the test monitoring unit 230 provides the decoded non-compressed video to the test pattern generating unit 120A in real time without using the MPEG decoder of the test pattern generating unit 120A, the test pattern generating unit 120A Outputs the received non-compressed image as a first test pattern to the signal switching unit 140 without performing a decoding operation.

참고적으로, 테스트 영상 저장부(110)에 저장된 압축영상을 이용하여 영상 테스트 패턴을 생성하고, 생성된 영상 테스트 패턴을 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 중 어느 하나의 출력단으로 출력하여, 디스플레이 패널을 테스트 할 때, 디스플레이 패널의 종류 및 성능에 따라 영상 테스트 패턴을 다양하게 변화시켜야 할 경우가 있다. 이러한 경우에는 기본적으로 테스트 영상 저장부(110)에 저장된 압축영상을 이용하되, 테스트 모니터링부(230)에서 직접 전달하는 외부 테스트 패턴을 동시에 이용하는 방식이 사용될 수 있다. 즉, 테스트 패턴 생성부(120A)는, 제어부(130A)에서 전달된 압축 해제된 영상 - 테스트 영상 저장부(110)에 저장된 압축 영상이 해제된 것임 - 과, 테스트 모니터링부(230)에서 직접 전달하는 외부 테스트 패턴을 합성하여 제1 테스트 패턴을 생성한다. 결과적으로 출력단으로 출력되는 영상 테스트 패턴은 테스트 영상 저장부(110)에 저장된 압축영상과, 테스트 모니터링부(230)에서 전달된 외부 테스트 패턴이 모두 반영되어 생성된다. 이와 같은 합성영상 방식을 사용할 경우, 테스트 모니터링부(230)에서 영상 테스트 패턴을 실시간으로 조절할 수 있으므로, 다양한 종류, 성능, 크기 및 특성을 가지는 디스플레이 패널을 테스트할 수 있는 장점이 있다.
For reference, an image test pattern is generated using the compressed image stored in the test image storage unit 110, and the generated image test pattern is output to the LVDS image output unit 161, the V-BY-ONE image output unit 162, And the video output terminal 163 to output the video test pattern to the output terminal of the video output terminal 163. When the display panel is tested, the video test pattern may be variously changed according to the type and performance of the display panel. In this case, a method may be used in which a compressed image stored in the test image storage unit 110 is basically used, but an external test pattern transmitted directly by the test monitoring unit 230 is simultaneously used. That is, the test pattern generation unit 120A determines that the compressed image stored in the decompressed image-test image storage unit 110 transferred from the control unit 130A is released, Thereby generating a first test pattern. As a result, the image test pattern output to the output terminal is generated by reflecting both the compressed image stored in the test image storage unit 110 and the external test pattern transmitted from the test monitoring unit 230. When such a composite image method is used, the test monitoring unit 230 can adjust a video test pattern in real time, and thus it is possible to test a display panel having various types, performance, sizes, and characteristics.

신호 전환부(140)는 테스트 패턴 생성부(120A)에서 출력되는 TTL 형태의 제1 테스트 패턴을 입력받아 LVDS 형태의 제2 테스트 패턴으로써 출력한다. 즉, 테스트 패턴 생성부(120A)에서 출력되는 제1 테스트 패턴은 TTL(Transistor Transistor Logic) 형태의 신호로써 출력되므로, 스위칭 상하 폭이 너무 커서 고속으로 신호를 전송하기가 힘들다. 따라서 신호 전환부(140)는 TTL 형태의 제1 테스트 패턴을 입력받아, 보다 고속으로 전송할 수 있는 LVDS(저전압 차동 신호, Low Voltage Differential Signaling) 형태의 제2 테스트 패턴으로써 출력한다. 참고적으로, 저전압 차동신호(LVDS, Low-Voltage Differential Signaling)는 고속 디지털 인터페이스로 고속 데이터 전송 속도를 위한 낮은 전력 소비 및 노이즈 내성을 가지고 있으며, 디지털 정보를 고속으로 전송할 수 있는 신호 전송방식이다.
The signal switching unit 140 receives the first test pattern of the TTL type output from the test pattern generating unit 120A and outputs the second test pattern as the LVDS type second test pattern. That is, since the first test pattern output from the test pattern generator 120A is output as a TTL (Transistor Transistor Logic) signal, it is difficult to transmit a signal at a high speed because the switching upper and lower widths are too large. Therefore, the signal switching unit 140 receives the first test pattern of TTL type and outputs it as a second test pattern of LVDS (Low Voltage Differential Signaling) type which can transmit at a higher speed. For reference, low-voltage differential signaling (LVDS) is a high-speed digital interface that has low power consumption and noise immunity for high-speed data transmission and is a signal transmission method capable of transmitting digital information at high speed.

프레임 레이트 변환부(150A)는 제어부(130A)의 제어에 따라, 제2 테스트 패턴의 프레임 레이트를 조절한다. 즉, 프레임 레이트 변환부(150A)는 UltraHD(3840*2160, UHD) 해상도의 제2 테스트 패턴의 프레임 레이트를 40Hz ~ 120AHz 에 만족할 수 있도록 조절한다. 또한, 프레임 레이트 변환부(150A)는 프레임 레이트를 조절한 후, LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 각각의 출력단 인터페이스에 호환되는 영상 테스트 패턴을 생성하여 선택된 어느 하나의 출력단으로 출력한다.The frame rate converter 150A adjusts the frame rate of the second test pattern under the control of the controller 130A. That is, the frame rate conversion unit 150A adjusts the frame rate of the second test pattern of UltraHD (3840 * 2160, UHD) resolution to satisfy 40Hz ~ 120AHz. The frame rate converter 150A adjusts the frame rate and then performs a video test compatible with the output interface of each of the LVDS video output terminal 161, the V-BY-ONE video output terminal 162, and the eDP video output terminal 163 Generates a pattern and outputs it to any one selected output terminal.

프레임 레이트 변환부(150A)가 LVDS 영상 출력단(161)으로 영상 테스트 패턴을 출력하는 경우는, 프레임 레이트 변환부(150A)에 입력되는 제2 테스트 패턴이 이미 저전압 차동신호(LVDS, Low-Voltage Differential Signaling)이므로, 프레임 레이트 변환부(150A)는 LVDS 영상 출력단(161)으로 출력되는 영상 테스트 패턴의 프레임 레이트(Frame rate)만을 조절하여 출력하면 된다.When the frame rate converter 150A outputs the video test pattern to the LVDS video output stage 161, the second test pattern input to the frame rate converter 150A is already the low voltage differential signal (LVDS) The frame rate converter 150A may adjust only the frame rate of the video test pattern output to the LVDS video output terminal 161 and output the frame rate.

하지만, V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 인터페이스는 복수 개의 쌍으로 구성되는 저전압 차동신호(LVDS, Low-Voltage Differential Signaling)를 다시 직렬화하여 고속 전송하는 방식이므로, 프레임 레이트 변환부(150A) 내부에 고용량의 버퍼가 구비되어야 한다. 즉, 프레임 레이트 변환부(150A)는, V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 인터페이스에 호환되는 영상 테스트 패턴을 생성할 때, 프레임 레이트(Frame rate)의 증가에 따라 V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 인터페이스의 출력속도에 만족하는 영상 테스트 패턴을 실시간으로 출력할 수 있도록 버퍼에 버퍼링 하는 데이터 크기를 증가시키도록 구성된다.However, since the V-BY-ONE video output terminal 162 and the eDP video output terminal 163 interface re-serialize the low-voltage differential signaling (LVDS) composed of a plurality of pairs and transmit them at a high speed, A high capacity buffer must be provided in the rate conversion unit 150A. That is, when generating a video test pattern compatible with the interface of the V-BY-ONE video output terminal 162 and the eDP video output terminal 163, the frame rate conversion section 150A generates a video test pattern in accordance with an increase in the frame rate The data size buffered in the buffer is increased so that the video test pattern satisfying the output speed of the interface of the V-BY-ONE video output stage 162 and the eDP video output stage 163 can be output in real time.

참고적으로, 본 실시예와 같이 신호 전환부(140)에는 네 개의 저전압 차동신호 생성부(LVDS1,LVDS2,LVDS3,LVDS4)로 구성될 수 있다. 프레임 레이트 변환부(150A)는 LVDS 영상 출력단(161)으로 영상 테스트 패턴을 출력할 때, 네 개의 저전압 차동신호 생성부(LVDS1,LVDS2,LVDS3,LVDS4) 중 어느 하나의 저전압 차동신호 생성부에서 출력되는 제2 테스트 패턴만을 이용한다. 이와는 달리, 프레임 레이트 변환부(150A)가 V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163)으로 영상 테스트 패턴을 출력할 때, 네 개의 저전압 차동신호 생성부(LVDS1,LVDS2,LVDS3,LVDS4)에서 출력되는 각각의 제2 테스트 패턴은 프레임 레이트 변환부(150A)에서 직렬화 되어 영상 테스트 패턴으로써 출력된다. 따라서 프레임 레이트 변환부(150A)는 테스트 패턴을 직렬화 하기 위한 데이터 버퍼와, 프레임 레이트(Frame rate)를 만족시키기 위한 데이터 버퍼가 각각 구비되는 것이 바람직하다.
For reference, the signal switching unit 140 may include four low voltage differential signal generators LVDS1, LVDS2, LVDS3, and LVDS4 as in the present embodiment. The frame rate converter 150A outputs the image test pattern to the LVDS image output terminal 161. The frame rate converter 150A outputs the image test pattern to the low voltage differential signal generator LVDS1, LVDS2, LVDS3, LVDS4, Only the second test pattern is used. When the frame rate converter 150A outputs the video test pattern to the V-BY-ONE video output terminal 162 and the eDP video output terminal 163, the four low voltage differential signal generators LVDS1, LVDS2, and LVDS3 , And LVDS4 are serialized by the frame rate conversion unit 150A and output as a video test pattern. Therefore, it is preferable that the frame rate converter 150A is provided with a data buffer for serializing a test pattern and a data buffer for satisfying a frame rate.

한편, 프레임 레이트 변환부(150A)는 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163)에 영상 테스트 패턴을 출력하여 디스플레이 패널을 테스트 하기 전에, 영상 테스트 패턴이 해당 인터페이스 출력조건, 즉, LVDS, V-BY-ONE 및 eDP 인터페이스 조건에 각각 만족하는지를 미리 테스트하는 동작을 수행한다.On the other hand, the frame rate converter 150A outputs a video test pattern to the LVDS video output terminal 161, the V-BY-ONE video output terminal 162, and the eDP video output terminal 163, And performs an operation of preliminarily testing whether the pattern meets the corresponding interface output conditions, that is, LVDS, V-BY-ONE and eDP interface conditions, respectively.

즉, 프레임 레이트 변환부(150A)는 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163)에 영상 테스트 패턴을 최초로 출력하기 전에, 인터페이스 테스트용 패턴을 제어부(130A)로 전송하며, 제어부(130A)는 해당 인터페이스의 출력조건에 만족하는지를 테스트하게 된다.That is, before outputting the video test pattern to the LVDS video output terminal 161, the V-BY-ONE video output terminal 162, and the eDP video output terminal 163 for the first time, the frame rate conversion unit 150A controls the interface test pattern, (130A), and the controller (130A) tests whether the output condition of the interface is satisfied.

제어부(130A)가 인터페이스 테스트용 패턴을 통해서 해당 인터페이스의 출력조건에 만족한다는 판단을 하게 되면, 선택된 해당 출력단으로 영상 테스트 패턴을 출력하고, 디스플레이 패널에서 영상 테스트 패턴을 디스플레이 하면서 테스트가 진행된다.When the control unit 130A determines that the interface condition is satisfied through the interface test pattern, the image test pattern is output to the selected output terminal, and the test is performed while displaying the image test pattern on the display panel.

만약, 제어부(130A)가 인터페이스 테스트용 패턴을 통해서 해당 인터페이스의 출력조건에 만족하지 못한다는 판단을 하게 되면, 프레임 레이트 변환부(150A)는 영상 테스트 패턴을 다시 생성하게 된다. 즉, 제어부(130A)가 해당 인터페이스의 출력조건에 만족한다는 판단을 할 때까지, 프레임 레이트 변환부(150A)가 영상 테스트 패턴을 계속해서 다시 생성하게 된다. 상술한 바와 같이, 출력단으로 영상 테스트 패턴을 출력하기 전에, 미리 자체적으로 영상 테스트 패턴의 적합성을 판단하므로, 본 실시예에 따른 영상 테스트 보드(2)를 통해서 디스플레이 패널을 테스트 할 때, 테스트 신뢰성이 더욱 향상된다. 이러한 셀프 테스트 방식은, 디스플레이 패널이 교체될 때마다 반복적으로 진행될 수도 있고, LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162), eDP 영상 출력단(163)을 순서대로 자체 테스트 한 후, 디스플레이 패널을 연결하여 패널을 테스트 하게 된다.
If the control unit 130A determines that the interface test pattern is not satisfied through the interface test pattern, the frame rate conversion unit 150A generates the image test pattern again. That is, the frame rate conversion unit 150A continuously generates the image test pattern again until the control unit 130A determines that the output condition of the interface is satisfied. As described above, before the image test pattern is output to the output terminal, the suitability of the image test pattern itself is determined beforehand. Therefore, when the display panel is tested through the image test board 2 according to the present embodiment, And further improved. The self-test method may be repeatedly performed every time the display panel is replaced, and the self-test may be performed by sequentially testing the LVDS video output terminal 161, the V-BY-ONE video output terminal 162, and the eDP video output terminal 163 , And the panel is tested by connecting the display panel.

한편, 정전기 보호부(210)는 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163)에 발생하는 정전기를 방전시킨다. 즉, 디스플레이 패널을 테스트 하기 위해서 각각의 출력단은 디스플레이 패널과 탈부착할 수 있는 인터페이스로 연결되는데, 물리적으로 탈부착하거나, 영상 테스트 패턴을 전송할 때 출력단에 정전기의 발생으로 인하여 노이즈가 유입될 수 있다. 특히 고속으로 영상 테스트 패턴을 전송할 때 노이즈가 유입되면 테스트 신뢰성이 낮아질 수 있으므로, 정전기 보호부(210)를 통해서 정전기를 방전시킬 수 있도록 구성된다. 이러한 정전기 보호부(210)는 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163) 뿐만 아니라, 키 입력단(171), 랜 단자(172), 시리얼 통신 단자(173), USB 단자(174)에 유입되는 정전기를 방전시킬 수 있도록 구성될 수도 있을 것이다.
Meanwhile, the electrostatic protection unit 210 discharges static electricity generated in the LVDS video output terminal 161, the V-BY-ONE video output terminal 162, and the eDP video output terminal 163. That is, in order to test the display panel, each output terminal is connected to a detachable interface with the display panel. Noise may be introduced due to the generation of static electricity at the output terminal when the image test pattern is transmitted or physically detached. Particularly, when the image test pattern is transmitted at a high speed, test reliability may be lowered when noise is introduced. Therefore, static electricity can be discharged through the static electricity protector 210. The electrostatic protection unit 210 includes not only an LVDS video output terminal 161, a V-BY-ONE video output terminal 162 and an eDP video output terminal 163 but also a key input terminal 171, a LAN terminal 172, The USB terminal 173, and the USB terminal 174, respectively.

또한, 전압레벨 보상부(220)는 LVDS 영상 출력단(161), V-BY-ONE 영상 출력단(162) 및 eDP 영상 출력단(163)에서 출력되는 영상 테스트 패턴의 전압레벨을 감지하여, 설정된 시간동안의 평균 전압레벨이 기준값 이하로 하강할 때 , 영상 테스트 패턴의 전압레벨을 보상한다. 즉, 영상 테스트 패턴이 고속으로 계속해서 출력될 경우, 각각의 출력단은 발열 등의 영향으로 인해서 신호전송의 손실이 발생하고 이로 인하여 출력되는 영상 테스트 패턴의 전압레벨이 전체적으로 하강하게 되는 경우가 발생할 수 있다. 전압레벨 보상부(220)는 이러한 전압레벨의 하강을 감지하여 이를 보상한다. 즉, 전압레벨 보상부(220)는 클램프 회로로 구성될 수 있다. 클램프 동작을 수행하는 조건은, 설정된 시간동안의 영상 테스트 패턴의 평균전압레벨이 기준값 이하로 하강할 때, 전압레벨을 조절하도록 구성될 수 있다. 또한, 전송되는 영상 테스트 패턴 내에 특정 테스트 패킷이 포함될 수 있는데, 이러한 테스트 패킷의 전압레벨을 대표적으로 감지하여 전압레벨을 조절할 수도 있을 것이다.The voltage level compensator 220 senses the voltage level of the image test pattern output from the LVDS image output stage 161, the V-BY-ONE image output stage 162 and the eDP image output stage 163, The voltage level of the image test pattern is compensated for when the average voltage level of the image test pattern falls below the reference value. That is, when a video test pattern is continuously output at a high speed, a loss of signal transmission occurs due to the influence of heat or the like at each output terminal, and as a result, the voltage level of the video test pattern output as a whole may be lowered have. The voltage level compensating unit 220 senses a fall of the voltage level and compensates for the voltage level lowering. That is, the voltage level compensating unit 220 may be constituted by a clamp circuit. The condition for performing the clamping operation can be configured to adjust the voltage level when the average voltage level of the video test pattern for the set time falls below the reference value. In addition, a specific test packet may be included in the transmitted video test pattern. The voltage level of the test packet may be typically detected to adjust the voltage level.

참고적으로, 전압레벨 보상부(220)에서 영상 테스트 패턴의 전압레벨이 기준값보다 낮은 것을 감지한 경우, 제어부(130A)는 프레임 레이트 변환부(150A)의 프레임 레이트를 감소시키도록 제어할 수 있다. 즉, 프레임 레이트가 증가 될수록 영상 테스트 패턴의 전압레벨이 더욱 하강할 수 있으므로, 제어부(130A)는 테스트 신뢰성 확보를 위해 프레임 레이트를 제한시킬 수 있다.
For example, when the voltage level compensating unit 220 detects that the voltage level of the image test pattern is lower than the reference value, the controller 130A may control the frame rate converter 150A to decrease the frame rate . That is, since the voltage level of the image test pattern may further decrease as the frame rate is increased, the controller 130A may limit the frame rate for securing test reliability.

도 4는 본 발명의 실시예에 따른 영상 테스트 보드의 레이아웃 도면이다.4 is a layout diagram of a video test board according to an embodiment of the present invention.

도 4를 참조하면, 영상 테스트 보드(5)의 레이아웃과, 디스플레이 패널(6)이 출력단을 통해서 일대일 방식으로 연결되어 있는 것을 확인할 수 있다. 본 실시예에 도시된 디스플레이 패널(6)은 디스플레이 모듈을 구동하는 구동부를 도시한 것이다.Referring to FIG. 4, it can be seen that the layout of the video test board 5 and the display panel 6 are connected one-to-one via the output terminal. The display panel 6 shown in this embodiment shows a driving unit for driving the display module.

본원발명의 실시예에 따른 영상 테스트 보드(5)는, 디스플레이 패널(6)에 직접 구동전원을 공급하면서, 영상 테스트 패턴을 전송할 수 있으므로, 디스플레이 패널별로 1:1 개별 대응이 되는 '1 Panel 대응 회로 구성' 방식으로 테스트 할 수 있어, 영상 테스트 보드와 디스플레이 패널 사이의 연결을 보다 간단히 할 수 있다.Since the video test board 5 according to the embodiment of the present invention can transmit the video test pattern while supplying driving power directly to the display panel 6, Circuit configuration 'method, so that the connection between the video test board and the display panel can be simplified.

본원발명의 실시예에 따른 영상 테스트 보드는, UltraHD(3840*2160, UHD) 디스플레이 패널에 V-BY-ONE 영상 출력단 및 eDP 영상 출력단을 인터페이스로 하여 영상 테스트 패턴을 전송할 수 있으므로, LVDS 인터페이스에 비해 더 적은 수의 라인을 통해서 고용량의 영상 테스트 패턴을 고속으로 전송할 수 있다. 영상 테스트 보드는, WXGA 해상도의 압축영상을 이용하여, LVDS 영상 출력단, V-BY-ONE 영상 출력단 및 eDP 영상 출력단 중 선택된 어느 하나의 출력단을 통해서 디스플레이 패널에 영상 테스트 패턴을 전송할 수 있으므로, 다양한 디스플레이 패널의 인터페이스에 대응하여 영상 테스트를 수행할 수 있다. 영상 테스트 보드는, FPGA(Field Programmable Gate Array)를 이용하여 하드웨어적으로 프로그래밍 된 테스트 패턴 생성부를 이용하여 테스트 패턴을 생성할 수 있으며, 외부에서 테스트 패턴을 직접 전송하여 테스트 패턴의 종류를 조절할 수 있다.Since the video test board according to the embodiment of the present invention can transmit a video test pattern by using the V-BY-ONE video output terminal and the eDP video output terminal as an interface to the Ultra HD (3840 * 2160, UHD) display panel, High-capacity video test patterns can be transmitted at high speed through fewer lines. The video test board can transmit the video test pattern to the display panel through the output terminal of any one of the LVDS video output terminal, the V-BY-ONE video output terminal and the eDP video output terminal using the WXGA resolution compressed video, It is possible to perform a video test corresponding to the interface of the panel. The video test board can generate a test pattern using a hardware programmed test pattern generator using an FPGA (Field Programmable Gate Array), and can directly control a type of a test pattern by transmitting a test pattern directly from the outside .

참고적으로, 본 실시예에서 기술한 디스플레이 패널은 LCD 패널, LED 패널 등 평판 디스플레이 패널을 총칭하는 용어이며, UltraHD(3840*2160, UHD) 해상도를 갖는 모든 종류의 디스플레이 패널에 적용될 수 있을 것이다.
For reference, the display panel described in this embodiment is a general term for a flat panel display panel such as an LCD panel and an LED panel, and may be applied to all kinds of display panels having Ultra HD (3840 * 2160, UHD) resolution.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Thus, those skilled in the art will appreciate that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

1,2,5 : 영상 테스트 보드 6 : 디스플레이 패널
110 : 테스트 영상 저장부 120,120A : 테스트 패턴 생성부
130,130A : 제어부 140 : 신호 전환부
150,150A : 프레임 레이트 변환부 161 : LVDS 영상 출력단
162 : V-BY-ONE 영상 출력단 163 : eDP 영상 출력단
171 : 키 입력단 172 : 랜 단자
173 : 시리얼 통신 단자 174 : USB 단자
180 : 전원 공급부 190 : 전원 출력단
210 : 정전기 보호부 220 : 전압레벨 보상부
230 : 테스트 모니터링부1,2,5: Video test board 6: Display panel
110: Test image storage unit 120, 120A: Test pattern generation unit
130, 130A: control unit 140: signal switching unit
150, 150A: Frame rate conversion unit 161: LVDS video output terminal
162: V-BY-ONE video output terminal 163: eDP video output terminal
171: Key input terminal 172: LAN terminal
173: serial communication terminal 174: USB terminal
180: power supply unit 190: power output stage
210: electrostatic protection unit 220: voltage level compensation unit
230: Test monitoring section

Claims (12)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete LVDS 영상 출력단, V-BY-ONE 영상 출력단 및 eDP 영상 출력단 중 선택된 어느 하나의 출력단을 통해서 디스플레이 패널에 영상 테스트 패턴을 전송하는 영상 테스트 보드에 있어서,
WXGA 해상도의 압축영상이 저장된 테스트 영상 저장부;
상기 테스트 영상 저장부에 저장된 WXGA 해상도의 압축영상을 압축 해제하여 출력하는 제어부;
상기 제어부에서 압축 해제된 영상을 이용하여 UHD 해상도를 갖는 제1 테스트 패턴을 생성하는 테스트 패턴 생성부;
상기 테스트 패턴 생성부에서 출력되는 TTL(Transistor-Transistor Logic) 형태의 상기 제1 테스트 패턴을 입력받아 LVDS(Low-Voltage Differential Signaling) 형태의 제2 테스트 패턴으로써 출력하는 신호 전환부;
상기 제어부의 제어에 따라, 상기 제2 테스트 패턴의 프레임 레이트를 조절하고, LVDS 영상 출력단, V-BY-ONE 영상 출력단 및 eDP 영상 출력단 각각의 출력단 인터페이스에 호환되는 영상 테스트 패턴을 생성하여 선택된 어느 하나의 출력단으로 출력하는 프레임 레이트 변환부;
양방향 통신을 지원하는 입출력단을 통해서 연결되며, 상기 테스트 영상 저장부의 압축영상을 업데이트 하고, 상기 테스트 패턴 생성부에 외부 테스트 패턴을 전송하고, 상기 영상 테스트 패턴의 생성과정을 실시간으로 모니터링 하며, 상기 영상 테스트 패턴의 패턴 종류를 조절하는 테스트 모니터링부; 및
상기 LVDS 영상 출력단, 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단에서 출력되는 상기 영상 테스트 패턴의 전압레벨을 감지함에 있어서, 상기 영상 테스트 패턴 내에 포함된 특정 테스트 패킷의 전압레벨을 대표적으로 감지하여, 상기 테스트 패킷의 전압레벨을 토대로 상기 영상 테스트 패턴의 전압레벨을 보상하는 전압레벨 보상부;를 포함하고
상기 테스트 패턴 생성부는, 상기 제어부에서 전달된 압축 해제된 영상 - 상기 테스트 영상 저장부에 저장된 압축 영상이 해제된 것임 - 과, 상기 테스트 모니터링부에서 직접 전달하는 외부 테스트 패턴을 합성하여 상기 제1 테스트 패턴을 생성하는 것을 특징으로 하는 영상 테스트 보드.
A video test board for transmitting a video test pattern to a display panel through an output terminal selected from among an LVDS video output terminal, a V-BY-ONE video output terminal, and an eDP video output terminal,
A test image storage unit in which a compressed image of WXGA resolution is stored;
A controller for decompressing and outputting a compressed image of WXGA resolution stored in the test image storage unit;
A test pattern generator for generating a first test pattern having a UHD resolution using the decompressed image;
A signal switching unit that receives the first test pattern of a TTL (Transistor-Transistor Logic) type output from the test pattern generating unit and outputs the first test pattern as a second test pattern of LVDS (Low-Voltage Differential Signaling) type;
The control unit controls the frame rate of the second test pattern and generates a video test pattern compatible with the output interface of each of the LVDS video output stage, the V-BY-ONE video output stage, and the eDP video output stage, A frame rate converter for outputting the frame rate to an output terminal of the frame rate converter;
The method of claim 1, wherein the test pattern generator is connected to the input / output unit through bidirectional communication, updates the compressed image of the test image storage unit, transmits an external test pattern to the test pattern generator, A test monitoring unit for adjusting a pattern type of a video test pattern; And
The voltage level of the video test pattern output from the LVDS video output terminal, the V-BY-ONE video output terminal, and the eDP video output terminal is typically detected by detecting a voltage level of a specific test packet included in the video test pattern, And a voltage level compensator for compensating a voltage level of the video test pattern based on the voltage level of the test packet
Wherein the test pattern generator comprises: a decompressed image transmitted from the control unit, the compressed image stored in the test image storage unit being released; and an external test pattern directly transmitted from the test monitoring unit, Wherein the pattern generator generates a pattern.
제7항에 있어서,
상기 영상 테스트 보드는,
디스플레이 패널에 공급하기 위한 구동전원을 생성하여 전원 출력단으로 출력하는 전원 공급부;를 더 포함하는 것을 특징으로 하는 영상 테스트 보드.
8. The method of claim 7,
The video test board includes:
And a power supply unit for generating driving power for supplying the display panel to a power output terminal.
삭제delete 제8항에 있어서,
상기 영상 테스트 보드는,
상기 LVDS 영상 출력단, 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단에 발생하는 정전기를 방전시키기 위한 정전기 보호부;를 더 포함하는 것을 특징으로 하는 영상 테스트 보드.
9. The method of claim 8,
The video test board includes:
Further comprising an electrostatic protection unit for discharging static electricity generated at the LVDS video output terminal, the V-BY-ONE video output terminal, and the eDP video output terminal.
제7항에 있어서,
상기 프레임 레이트 변환부는,
상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단 인터페이스에 호환되는 상기 영상 테스트 패턴을 생성함에 있어서, 프레임 레이트의 증가에 따라 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단 인터페이스의 출력속도에 만족하는 상기 영상 테스트 패턴을 실시간으로 출력할 수 있도록 버퍼링 하는 데이터 크기를 증가시키는 것을 특징으로 하는 영상 테스트 보드.
8. The method of claim 7,
Wherein the frame rate conversion unit comprises:
The video test pattern compatible with the V-BY-ONE video output terminal and the eDP video output terminal interface is generated, and when the frame rate is increased, the output speed of the V-BY-ONE video output terminal and the eDP video output terminal interface And increases the data size for buffering the video test pattern so that it can be output in real time.
제11항에 있어서,
상기 프레임 레이트 변환부는,
상기 LVDS 영상 출력단, 상기 V-BY-ONE 영상 출력단 및 상기 eDP 영상 출력단에 상기 영상 테스트 패턴을 최초로 출력하기 전, 인터페이스 테스트용 패턴을 상기 제어부로 전송하여 해당 인터페이스의 출력조건에 만족하는지를 테스트한 후 선택된 출력단에 상기 영상 테스트 패턴을 출력하며, 해당 인터페이스의 출력조건에 만족하지 않을 경우 상기 영상 테스트 패턴을 다시 생성하는 것을 특징으로 하는 영상 테스트 보드.12. The method of claim 11,
Wherein the frame rate conversion unit comprises:
The interface test pattern is transmitted to the controller before the image test pattern is first output to the LVDS video output terminal, the V-BY-ONE video output terminal, and the eDP video output terminal to test whether the output condition of the interface is satisfied And outputs the image test pattern to the selected output terminal. If the output condition of the interface is not satisfied, the image test pattern is generated again.
KR1020140181931A 2014-12-17 2014-12-17 Test board for uhd resolution KR101639718B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140181931A KR101639718B1 (en) 2014-12-17 2014-12-17 Test board for uhd resolution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140181931A KR101639718B1 (en) 2014-12-17 2014-12-17 Test board for uhd resolution

Publications (2)

Publication Number Publication Date
KR20160074020A KR20160074020A (en) 2016-06-28
KR101639718B1 true KR101639718B1 (en) 2016-07-15

Family

ID=56366020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140181931A KR101639718B1 (en) 2014-12-17 2014-12-17 Test board for uhd resolution

Country Status (1)

Country Link
KR (1) KR101639718B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461189A (en) * 2017-02-21 2018-08-28 群创光电股份有限公司 High-speed transfer cable and display system
KR20210138828A (en) 2020-05-12 2021-11-22 희성전자 주식회사 Test image output system for display panel using multi-drop type

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109068132B (en) * 2018-08-22 2020-05-12 广州视源电子科技股份有限公司 VBO display interface test method, device, equipment and storage medium
CN110581963B (en) * 2019-11-11 2020-04-10 武汉精立电子技术有限公司 V-BY-ONE signal conversion method and device and electronic equipment
KR102452027B1 (en) * 2020-06-30 2022-10-07 주식회사 두원테크 Display module inspection system
KR20220105757A (en) * 2021-01-21 2022-07-28 주식회사 두원테크 Display module inspection system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070109357A (en) * 2006-05-11 2007-11-15 삼성전자주식회사 Liquid crystal display panel testing device and testing method thereof
KR101013890B1 (en) * 2009-05-22 2011-02-10 (주)비원테크 Apparatus for image test in display pannel with a wireless module
KR20140005466A (en) * 2012-07-04 2014-01-15 (주)큐랩스 Method and device for image testing of the display panel
KR20140065127A (en) * 2012-11-21 2014-05-29 삼성디스플레이 주식회사 Inspecting apparatus and method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461189A (en) * 2017-02-21 2018-08-28 群创光电股份有限公司 High-speed transfer cable and display system
US10658799B2 (en) 2017-02-21 2020-05-19 Innolux Corporation Transmission cable and display system
KR20210138828A (en) 2020-05-12 2021-11-22 희성전자 주식회사 Test image output system for display panel using multi-drop type

Also Published As

Publication number Publication date
KR20160074020A (en) 2016-06-28

Similar Documents

Publication Publication Date Title
KR101639718B1 (en) Test board for uhd resolution
TWI529656B (en) Image display system and image processing method
CN110073666B (en) Display apparatus configuring multi-display system and method for controlling the same
US20140146187A1 (en) Data processing apparatus for configuring camera interface based on compression characteristic of compressed multimedia data and related data processing method
KR101743776B1 (en) Display apparatus, method thereof and method for transmitting multimedia
US20090190033A1 (en) Receiving device, and input switching control method in receiving device
US10509614B2 (en) Video display apparatus-apparatus communication
KR102505197B1 (en) Display device and driving method thereof
CN101256762A (en) Multiple-screen splitting and jointing method and device
US10089947B2 (en) Source driver, driving circuit and display apparatus
CN109219945B (en) HDMI skew compensation communication method, device and machine readable storage medium
CN100498922C (en) Over-driving device
CN101170668A (en) Signal output device of hdmi device and method thereof
WO2014136176A1 (en) Display device and display method
KR102547086B1 (en) Display Device and Driving Method thereof
CN114267293B (en) Display device and display method thereof
KR102514636B1 (en) Data processing device, data driving device and system for driving display device
US20160284312A1 (en) Display device and sensing device
KR102006068B1 (en) Device for converting interface
CN104240641A (en) LED display screen control method and system
KR100951875B1 (en) Image signal processing system in the form of multiple matrix
JP2016035488A (en) Timing controller and display device using the same
CN114339105A (en) Display control system, control method and control device
KR100935375B1 (en) Picture quality test system
KR101696715B1 (en) PC A patern generator for testing displays using and patern generating method at the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant