KR101637401B1 - 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지 - Google Patents

도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지 Download PDF

Info

Publication number
KR101637401B1
KR101637401B1 KR1020090110523A KR20090110523A KR101637401B1 KR 101637401 B1 KR101637401 B1 KR 101637401B1 KR 1020090110523 A KR1020090110523 A KR 1020090110523A KR 20090110523 A KR20090110523 A KR 20090110523A KR 101637401 B1 KR101637401 B1 KR 101637401B1
Authority
KR
South Korea
Prior art keywords
particles
conductive
adhesive
insulating resin
curing
Prior art date
Application number
KR1020090110523A
Other languages
English (en)
Other versions
KR20110053838A (ko
Inventor
김종민
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020090110523A priority Critical patent/KR101637401B1/ko
Priority to PCT/KR2010/002390 priority patent/WO2011019132A1/ko
Publication of KR20110053838A publication Critical patent/KR20110053838A/ko
Application granted granted Critical
Publication of KR101637401B1 publication Critical patent/KR101637401B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명은 용융 가능한 도전입자와, 상기 도전입자의 융점에서 경화가 완료되지 않는 접착성 절연 수지, 및 상기 접착성 절연 수지의 경화가 완료되는 온도에서 용융되지 않는 방열입자를 포함하는 도전성 페이스트와,
용융 가능한 도전층, 및 상기 도전층의 융점에서 경화가 완료되지 않는 접착성 절연 수지를 포함하는 절연층을 포함하고, 상기 접착성 절연수지의 경화가 완료되는 온도에서 용융되지 않는 방열입자가 상기 도전층 또는 절연층 중 적어도 하나 이상의 층에 포함되는 이방성 도전성 접착제 및 이를 이용한 반도체 실장방법과 반도체 레벨 패키지에 관한 것이다.
도전성 접착제, 젖음성, 도전입자, 방열입자, 웨팅, 반도체

Description

도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지{Conductive adhesive, method for packaging semiconductors and wafer level package using the same}
본 발명은 도전성 접착제에 관한 것으로서, 보다 구체적으로 서로 대향하는 단자 등의 단자 간의 충분한 전기적 접속을 확보할 수 있고, 단자 간에서 도전재료의 용융에 의한 금속학적 결합을 통해 기존의 솔더링 (soldering)과 동일한 정도의 낮은 전기 저항을 얻을 수 있으며, 인접 단자 간의 절연성도 충분히 확보하여 초미세 피치화에 적용할 수 있고 리페어 특성이 뛰어나며, 특히 방열 기능이 향상된 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지에 관한 것이다.
일반적으로 도전성 접착제는 금속 등의 도전입자를 수지 중에 분산시키는 것으로, 대향 전극 간에는 도전성을 얻을 수 있고 인접 전극 간에는 절연성을 얻을 수 있는 전극 접합 재료이다.
즉, 도전성 접착제에 포함되는 도전입자에 의해, 대향 전극 간의 도통을 가능하게 하는 한편, 상기 도전성 접착제에 포함되는 수지에 의해 인접 전극 간의 절 연성을 확보함과 함께, 대향 전극 간을 접착시켜 칩과 기판을 고정하고 있는 것이다.
최근 전자분야에서는 고속화, 대용량화, 소형화 또는 경량화의 요구에 부응하여, 반도체 팁과 같은 전자 부품의 고집적화나 고밀도화를 실현하기 위한 실장기술의 개발이 진행되고 있으며, 특히 내열 온도가 낮은 전자 디바이스 등의 실장을 수행하는 경우에는 열화를 방지하기 위하여 저온에서 접합 될 것이 요구되고 있다.
그러나 종래의 도전성 접착제는 도전입자가 상부기판과 하부기판의 금속 패드 간의 물리적 접촉을 통해 도전이 이루어지므로, 접촉저항이 매우 큰 단점이 있으며, 초미세 피치화가 어렵고, 리페어 특성이 떨어지는 문제점이 있다.
또한, 반도체를 포함하는 전자기기는 필연적으로 지속적인 열이 발생하게 되는데 접착제가 열을 전달하는 능력의 한계가 있어 결국 국부적으로 열이 집중되어 열점(hot spot)이 발생하는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 대향하는 단자 등의 단자 간의 충분한 전기적 접속을 확보할 수 있고, 단자 간에서 도전재료의 용융에 의한 금속학적 결합을 통해 기존의 솔더링 (soldering)과 동일한 정도의 낮은 전기 저항을 얻을 수 있으며, 인접 단자 간의 절연성도 충분히 확보하여 초미세 피치화에 적용할 수 있고 리페어 특성이 뛰어나며, 특히 방열 기능이 향상된 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명은 용융 가능한 도전층과, 상기 도전층의 융점에서 경화가 완료되지 않는 접착성 절연 수지를 포함하는 절연층을 포함하고, 상기 접착성 절연수지의 경화가 완료되는 온도에서 용융되지 않는 방열입자가 상기 도전층 또는 절연층 중 적어도 하나 이상의 층에 포함된다.
또한, 본 발명의 반도체 실장 방법은 복수의 기판 전극이 형성된 기판에, 상기 복수의 부품 전극 패드에 각각 대응하는 복수의 부품 전극 패드를 갖는 반도체 실장 방법에 있어서, 상기 기판전극과 상기 반도체칩 전극의 사이에 도전성 접착제를 배치하는 단계와, 상기 도전층의 융점보다 높고 상기 접착층의 경화가 완료되지 않는 온도까지 상기 도전성 접착제을 가열/가압하는 단계로서, 가압시 상기 도전층이 용융되어 복수의 기판전극 표면 및 대향되는 상기 복수의 반도체칩 전극 표면에 퍼져 웨팅 영역을 형성하여 전기적으로 접속을 가능하게 하고, 상기 접착성 절연 수지가 경화가 완료되지 않은 상태에서 유동되어, 상기 회로기판과 상기 반도체칩 사이에 충진되어 상기 기판전극패드, 상기 반도체칩 전극패드 및 상기 웨팅 영역으로 이루어지는 전기적 접합부분들 간을 절연하는 단계 및 상기 접착성 절연 수지를 경화시켜 상기 회로기판과 상기 반도체칩을 접착시키는 단계를 포함한다.
이때 상기 도전성 접착제는 용융 가능한 도전층과, 상기 도전층의 융점에서 경화가 완료되지 않는 접착성 절연 수지를 포함하는 절연층을 포함하고, 상기 도전층과 절연층에 상기 접착성 절연 수지가 경화되는 온도에서 용융되지 않는 방열입자가 선택적으로 포함될 수 있다.
또는 용융 가능한 도전입자와, 상기 도전입자의 융점에서 경화가 완료되지 않는 접착성 절연 수지, 및 상기 접착성 절연 수지의 경화가 완료되는 온도에서 용융되지 않는 방열입자를 포함할 수 있다.
이때 도전성 접착제는 페이스트 또는 필름 상으로 형성되어 전체적으로 충진될 수도 있고, 각 단자에 국소적으로 충진될 수도 있다.
또한, 본 발명의 반도체 레벨 패키지는 반도체 칩이 형성된 웨이퍼의 표면에 도전성 접착제를 도포하고 다이싱되어 구성된다.
상기와 같은 구성에 의하여 본 발명은 대향하는 단자 등의 단자 간의 충분한 전기적 접속을 확보할 수 있으며, 방열입자에 의하여 가열/가압 공정시 열전도율이 뛰어나고, 도전입자에 의한 단락을 방지하고, 내부에서 발생된 열을 용이하게 방출 할 수 있는 효과가 있다.
또한, 방열입자에 의하여 공기 또는 수분의 침투를 차단하여 전자제품의 성능 저하를 방지하고 수명을 연장할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다.
상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급될 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한 본 출원에서 첨부된 도면은 설명의 편의를 위하여 확대 또는 축소하여 도시된 것으로 이해되어야 한다.
이제 본 발명에 대하여 도면을 참고하여 상세하게 설명하고, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명에서 '젖음성(Wetability)'은 액체 또는 고체가 고체 표면 위에 퍼지는 성질을 의미하는 것으로 접착제가 고체 표면에 퍼짐, 점착 또는 밀착의 정도를 의미하는 것으로 정의한다.
도 1 내지 도 2는 본 발명의 제1 실시예에 따른 도전성 접착제의 구성도이다.
본 발명의 일 실시예에 따른 도전성 접착제(10, 11)는 용융 가능한 도전층(2)과, 상기 도전층(2)의 융점에서 경화가 완료되지 않는 접착성 절연 수지(5)를 포함하는 절연층(3)을 포함하고, 상기 도전층(2)과 절연층(3)에 상기 접착성 절연 수지(5)의 경화가 완료되는 온도에서 용융되지 않는 방열입자(4)가 선택적으로 포함된 이방성 도전성 필름으로 구성된다.
여기서, 상기 도전층(2)과 절연층(3)은 교대로 적층될 수 있으며, 적층된 수가 짝수 또는 홀수 개일 수 있다.
도전층(2)은 저온 또는 고온에서 용융 가능하며, 금속 또는 합금으로 구성되어 적어도 하나의 서브층을 포함한다. 예를 들어, 도전층(2)은 주석(Sn), 인지움(In), 비스머스(Bi), 은(Ag), 동(Cu), 아연(Zn), 납(Pb), 카드뮴(Cd), 갈륨(Ga), 은(Ag), 타리움(Tl) 등의 금속을 함유한 하나 또는 두개 이상의 서브층이나, 이러한 금속으로부터 이루어지는 합금을 함유한 하나 또는 두 개 이상의 서브층으로 이루어질 수 있다.
한편, 상기 도전층(2)은 상대적으로 저융점을 갖는 금속, 비금속 및 합금으로 이루어진 그룹으로부터 선택된 하나 이상으로 형성될 수 있으며, 저융점 합금(Low Melting Point Alloy)은 용융점(녹는점)이 183℃인 Sn-37Pb를 기준으로 이보다 낮은 용융점을 갖는 Sn-57Bi, Sn-52In, Sn-44In-14Cd 등과 높은 온도를 갖는 Sn-3.5Ag, Sn-2.5Ag-10Sb, Sn-4.7Ag-1.7Cu 등이 사용될 수 있다.
그러나 상기 도전층(2)은 반드시 이에 한정되는 것은 아니고 접착성 절연 수지(5)의 경화가 완료되는 온도보다 낮은 온도에서 용융되는 금속 또는 합금이면 모두 사용 가능하다.
예를 들면 상기 언급한 금속과 상기 합금을 혼합하여 도전층(2)을 형성할 수도 있으며, 상기 언급한 금속 또는 합금에 다른 금속이나 합금을 혼합하여 사용할 수 있는 것이다.
상기 도전층(2)은 하나 또는 다수의 층으로 구성되는 판 형태를 취하기 때문에, 종래 입자의 형태로 분산되어 형성되는 경우에 비해 용융 시 그 응집성이 뛰어난 효과가 있다.
상기 방열입자(4)는 도전층(2) 또는 절연층(3) 내에 포함되어 열 전도율을 높이는 역할을 수행하게 된다. 이러한 방열입자(4)에 의하여 반도체칩을 기판에 실장하기 위한 가열/가압시 열전도가 빠르게 일어나 공정 시간을 단축할 수 있으며, 실장된 이후 발생하는 열을 빠르게 외부로 방출하는 효과가 있다.
상기 방열입자(4)는 열 및 압력에 견딜 수 있도록 접착시의 가열 온도보다 더 높은 융점을 가지고, 바람직하게는 상기 접착성 절연 수지(5)의 경화가 완료되는 온도에서 용융되지 않는 물질이 선택될 수 있다.
상기 방열입자(4)는 수 nm에서 수십 ㎛의 크기로 다양하게 선택될 수 있으며, 바람직하게는 기판과 전자재료의 전극의 최종 접합 거리보다 작도록 구성될 수 있다.
또한, 상기 방열입자(4)은 구형이 아니라 다른 형상을 가져도 무방하며 입자 는 각각 지름이 다른 구형 입자를 포함하여 접촉 면적을 늘리는 것이 바람직하다.
이러한 방열입자(4)는 접착성 절연 수지(5) 내에 적절히 분산되어 있으면 기판과 전자재료 사이에서 발생한 열이 상기 방열입자(4)에 의하여 외부로 신속히 배출되게 된다. 따라서 발생한 열에 의해 과도한 온도 상승을 방지할 수 있다.
한편, 공기 또는 수분의 침투를 차단하고, 침투 경로를 우회하게 하게 되어 침투하는 공기 또는 수분이 감소한다. 따라서 수분, 공기 또는 열에 의한 열화 현상이 감소하여 전자제품의 성능 저하를 방지하고 수명을 연장할 수 있다.
이하 방열입자의 종류에 대하여 살펴보면 상기 방열입자(4)는 비전도성 물질로 구성될 수 있으며, 예를 들면 테플론, 폴리에틸렌 등의 폴리머 입자 또는 알루미나, 실리카, 글라스 및 실리콘 카바이드 등의 실리콘 계열의 물질이 사용될 수 있으며 이들의 혼합물 등으로 구성될 수도 있다.
상기 비전도성 방열입자(4)는 도전층(2)의 웨팅(Wetting) 영역 사이에 위치하여 도전층(2) 간 단락을 방지하는 역할을 보조적으로 수행한다. 그러나 상기 방열입자(4)가 50%이상의 부피비로 포함되는 경우 전기적으로 비전도성을 갖는 방열입자(4)에 의하여 전극단자 사이에 통전이 저해될 수 있으며, 3%보다 낮은 부피비로 포함되면 충분한 열전도 효과를 얻을 수 없게 된다.
따라서 상기 방열입자(4)를 비전도성 물질로 구성하는 경우, 상기 방열입자(4)는 도전성 접착제 내에 3% 내지 50%의 부피비로 포함되는 것이 바람직하다.
또한, 상기 방열입자(4)는 전도성 물질로 구성될 수도 있으며, 이러한 전도성 물질의 예로는 금, 은, 구리, 텅스텐, 탄소나노튜브(CNT), 흑연 및 이들의 혼합 물 등으로 이루어진 그룹으로부터 선택된 하나 이상을 선택할 수 있다.
따라서, 앞서 설명한 바와 같이 가열/가압시 도전층(2)이 용융되어 금속단자와 결합하는 경우 상기 방열입자(4)가 그 안에 포함된 경우에도 충분한 전도성을 갖게 되어 단자 간 전류가 단락되는 문제가 발생하지 않는다.
그러나 상기 방열입자(4)는 전술한 바와 같이 전도성 물질 또는 비전도성 물질로만 구성될 것은 아니고 접착제에 포함되어 방열 기능을 수행하는 다양한 형태로 변형될 수 있다.
예를 들면, 비전도성 물질과 전도성 물질이 교번하여 코팅되거나 폴리머 입자에 전도성 물질 또는 비전도성 물질이 교번하여 코팅되어 사용될 수도 있는 것이다.
이하 상기 접착성 절연 수지(5)에 대하여 살펴보면 상기 접착성 절연 수지(5)는 도전층(2)의 용융 온도에서 경화가 완료되지 않는 것이면 제한 없이 사용 가능하다. 예를 들어 열가소성 수지, 열경화성 수지 및 광경화성 수지로 이루어진 그룹으로부터 선택된 하나 이상일 수 있다.
열가소성 수지로는 초산비닐계 수지, 폴리비닐 부티날계 수지, 염화 비닐계 수지, 스틸렌계 수지, 비닐 메틸 에테르계 수지, 그리브틸 수지, 에틸렌-초산비닐 공중합계 수지, 스틸렌-부타디엔 공중합계 수지, 폴리 부타디엔 수지 및 폴리비닐 알코올계 수지 등을 들 수가 있으며, 열경화성 수지로서는, 에폭시계수지, 우레탄계 수지, 아크릴계 수지, 실리콘계 수지, 페놀계 수지, 멜라민계 수지, 알키드계 수지, 요소수지 및 불포화 폴리에스테르수지 등을 사용할 수 있다.
또한, 광경화성 수지는 광중합성 모노머나 광중합성 올리고머와 광중합 개시제 등을 혼합한 것으로, 광조사에 의해 중합 반응이 개시되는 특성을 갖는다.
이러한 광중합성 모노머나 광중합성 올리고머로는 (메타)아크릴산 에스테르류 모노머, 에테르 (메타)아크릴레이트, 우레탄 (메타)아크릴레이트, 에폭시 (메타)아크릴레이트, 아미노 수지 (메타)아크릴레이트, 불포화 폴리에스테르, 실리콘계 수지 등을 사용할 수 있다.
또한, 상기 도전층(2) 및 절연층(3)에는 플럭스, 표면활성제, 경화제 중 적어도 하나가 더 포함될 수 있다.
뿐만 아니라, 상기 접착성 절연 수지로서 도전입자의 표면이나 전극패드의 표면을 활성화시키는 표면활성화효과를 가지는 표면활성화 수지를 사용할 수도 있다.
표면활성화 수지는 도전입자의 표면이나 전극패드의 표면을 환원시키는 환원성을 가지는 것으로, 예를 들어, 가열하여 유기산을 유리(遊離)시키는 수지를 사용할 수 있다.
한편 경화방법으로는, 열경화성 수지를 이용했을 경우에는 수지의 경화가 완료되는 온도까지 가온하여 경화하게 되고, 열가소성 수지를 이용했을 경우에는 수지의 경화하는 온도까지 냉각하여 경화하며, 광경화성 수지를 이용했을 경우에는, 광조사를 실시해 중합 반응을 개시시켜 경화하게 된다.
특히, 열가소성 수지를 사용하였을 경우에는 접속부의 미세 크렉, 파단 및 불량 시 재가열을 통한 보수성이 우수한 특성을 기대할 수 있으며, 광경화성 수지 를 사용하는 경우에는 도전층 성분이 용융될 때까지만 가열을 하면 되므로 융점이 낮은 것을 사용하면 내열성이 좋지 않은 디바이스에 적용할 수 있는 특성을 기대할 수 있다.
한편, 본 발명의 실시예에 따른 도전성 접착제는 주 구성물질 이외에 도전층(2) 및 절연층(3)에 플럭스, 표면활성제, 경화제 등을 더 함유할 수 있다.
플럭스는 특별히 한정하지는 않지만 예를 들어, 수지, 무기산, 아민, 유기산 등의 환원제를 들 수 있다. 플럭스는 용융된 도전층의 표면이나 상하 전극패드의 표면의 산화물 등의 표면 이물질을 환원시켜 가용성 및 가융성의 화합물로 변화시켜 제거한다. 또한, 표면 이물질이 제거되어 청정하게 된 상기 도전층의 표면 및 상하 전극패드 표면을 덮어 재산화를 방지한다.
그리고, 표면활성제는 특별히 한정하지 않지만 예를 들어, 에틸렌 글리콜이나 글리세린 등의 글리콜, 마레인산이나 아지핀산 등의 유기산, 아민, 아미노산, 아민의 유기산염, 아민의 할로겐염 등의 아민계 화합물, 무기산이나 무기산염 등으로, 용융된 도전입자의 표면이나 대향되는 상하 전극패드 표면의 산화물 등의 표면의 이물질을 용해시켜 제거한다.
여기서, 플럭스 또는 표면활성제는 도전층의 융점보다 높고 수지의 경화가 완료되는 온도 보다 낮은 비점을 가지도록 하는 것이 바람직하다.
또한, 경화제는 특별히 한정하지 않지만 예를 들어, 지시안지아미드나 이미다졸 등으로 에폭시 수지의 경화를 촉진시킬 수 있다.
상기 절연층(3)은 도전층(2)의 융점에서 경화가 완료되지 않는 접착성 절연 수지(5)로 구성되는데 상기 절연층(3)에는 방열입자(4)가 더 포함될 수 있다.
이러한 절연층(3)은 상기 접착성 절연 수지(5)에 의하여 접착력이 증가되는 효과가 있으며 전극 단자 간의 공간을 채워 복수 개의 단자 사이에 전기적 절연 효과가 높아지는 장점이 있다. 이하 접착성 절연 수지(5)와 방열입자(4)는 앞서 설명하였으므로 동일한 설명은 생략한다.
도 3 내지 도 5는 본 발명의 제1 실시예에 따른 반도체의 실장방법을 나타내는 개념도이다.
본 발명의 일 실시예에 따른 반도체의 실장방법은 용융 가능한 도전층(101, 201 및 301)과 상기 도전층(101, 201 및 301) 상에 형성되며 상기 도전층(101, 201 및 301)의 융점에서 경화가 완료되지 않는 접착성 절연 수지(104, 204, 304)를 포함하는 절연층(102, 202, 302) 및 상기 접착성 절연 수지(104, 204, 304)의 경화가 완료되는 온도에서 용융되지 않는 방열입자(103, 203, 303)를 포함하는 도전성 접착제(100, 200, 300)를 사이에 두고 기판전극(111, 211, 311)과 반도체칩 전극(121, 221, 321)을 대향시켜 배치하는 단계를 포함한다.
여기서, 상기 도전성 접착제(100, 200, 300)는 도 1 및 도 2를 통하여 설명한 도전성 접착제(10, 11)와 동일하며, 중복된 설명은 생략하도록 한다.
한편, 도 3 내지 도 5에 도시된 도전성 접착제(100, 200, 300)는 도전층(101, 201, 301)과 절연층(102, 202, 302)의 반도체의 실장방법은 모두 동일하다.
이하, 도 3을 예로 들어 구체적으로 설명하면, 상기 도전성 접착제(100)를 상기 접착성 절연 수지(104)의 경화가 완료되지 않은 온도까지 가열/가압하면, 경화가 완료되지 않은 접착성 절연 수지(104) 내에 도전층(101)은 복수의 도전체(101)를 형성하게 되어 자유롭게 유동될 수 있으며, 전극(111, 121)의 표면에 도전체(101)가 젖음(wetting) 상태가 되어 웨팅 영역(105)을 형성하여 상기 복수의 기판전극(111)과 대향되는 상기 복수의 반도체칩 전극(121)을 각각 전기적으로 접속한다.
또한, 경화가 완료되지 않은 접착성 절연 수지(104)가 유동되어 상기 회로기판(110)과 상기 반도체칩(120) 사이에 충진되며, 상기 기판전극(111), 상기 반도체칩 전극(121) 및 상기 전기적 접합부분들 간을 절연한다.
이후, 상기 접착성 절연 수지(104)를 경화시켜 상기 회로기판(110)과 상기 반도체칩(120)을 접착시킬 수 있다.
즉, 도전층(101)이 용융이 되어 웨팅 영역(101)을 형성하여 단자 사이에 금속 결합 등의 화학적인 결합을 형성할 수가 있어 서로 대향하는 단자 간은 화학적 결합에 의해 접속된 상태가 된다. 이에 따라 상기 단자 간의 전기 저항을 금속 접합과 동등 레벨에서 얻을 수 있으므로 상기 단자 간에 신뢰성이 높은 전기적 접속을 얻을 수 있다.
또한, 상기 도전층(101)은 하나 또는 다수의 층으로 구성되는 판 형태를 취하기 때문에, 종래 입자의 형태로 분산되어 형성되는 경우에 비해 용융 시 그 응집성이 뛰어나 용이하게 전극(111,121)에 웨팅 영역(105)을 형성한다.
그리고 본 발명에 의하면 접합부의 미세 균열, 파단, 불량 시 재가열을 통해 입자의 재용융에 의한 접합부의 보수성을 얻을 수도 있으며, 특히 상기 도전층의 융점보다 높은 온도로 부분적 또는 전체적으로 재가열하여, 상기 전기적 접합부분을 재용융시켜 대향되는 상기 복수의 기판전극과 상기 복수의 반도체칩 전극 간의 전기적인 접속을 리페어할 수 있는 장점이 있다.
이때, 열전도도가 높은 방열입자는 상기 도전층에 비해 미세하게 형성되고 융점이 높아 상기 가열/가압시 도전 경로를 방해하지 않고, 외측으로 골고루 분산되어 있으므로 방열 특성이 우수해지는 장점이 있다.
도 6은 본 발명의 제2 실시예에 따른 도전성 접착제의 구성도이다.
본 발명의 도전성 접착제(30)는 용융 가능한 도전입자(22)와, 상기 도전입자의 융점에서 경화가 완료되지 않는 접착성 절연 수지(5), 및 상기 접착성 절연 수지(4)의 경화가 완료되는 온도에서 용융되지 않는 방열입자(4)를 포함한다.
본 발명의 실시예에 따른 도전성 접착제의 도전입자(22)는 가열시 용융되므로 상기 도전성 접착제 중에서 10~60%의 부피비를 갖는다.
이는 상기 도전입자(22)의 부피비가 10%미만이면 접착성 절연 수지(5) 내에서 분산되는 정도가 떨어지고, 60%를 초과하는 경우에는 도전입자(22)가 과밀하게 배치되어 도전입자(22)와 접착성 절연 수지(5)의 혼합상태가 불균일해질 가능성이 있기 때문이다.
또한, 상기 본 발명의 제2 실시예에 따른 도전성 접착제(30)는 페이스트 상 으로 형성될 수도 있고, 필름상으로 형성될 수도 있다.
이하 도전입자(22), 방열입자(4) 및 접착성 절연 수지(5)에 대한 자세한 설명은 제1실시예에 따른 도전성 접착제와 동일하므로 더 이상의 자세한 설명을 생략한다.
다만, 상기 도전입자(22)는 제 1 실시예에 따른 도전성 접착제의 도전층과 동일한 재료로 구성될 수 있으나 도전층이 아닌 입자형태로 구성되어 있고, 상기 방열입자(4)는 상기 도전입자(22)의 평균 입경의 약 1/2~1/10 내로 구성될 수 있다.
도 7 내지 도 8은 본 발명의 제2 실시예에 따른 반도체 실장 방법의 개략도이다.
먼저 양 전극 단자(31,32)를 대향시켜 배치하고 그 사이에 본 발명의 제2 실시예에 따른 도전성 접착제(30)를 충전한다. 이때 상기 도전성 접착제(30)은 도 7과 같이 양 전극단자(31,32)에 사이에 전체적으로 충진된다. (이때 도면에는 도시되지 않았으나 기판과 반도체 칩에 복수개의 전극단자가 형성된 경우에도 기판과 반도체 칩 사이에 전체적으로 충진될 수 있다.)
이후, 도전입자(22)가 용융될 수 있도록 소정 온도로 가열하고, 전극단자(31,32) 사이의 간격이 좁아지도록 가압한다.
이러한 가열/가압과정을 통하여 상기 접착성 절연 수지(5)는 수십~수백 cps의 점도를 갖게 되어 상기 용융된 도전입자(22)는 이웃한 도전입자(22)와 융합되어 양 전극단자(31,32) 사이를 전기적으로 연결하는 웨팅 영역(33)을 형성하게 된다.
이때 상기 도전입자(22)의 융합 형태에 따라 국소적으로 다양한 형태의 웨팅 영역(33a, 33b, 33c)을 구성하게 된다. 이때, 방열입자(4)는 전술한 바와 같이 상기 도전입자(22)보다 융점이 높고, 크기가 작도록 구성되어 용융된 도전입자(22)가 융합되어 양 기판(31,32) 사이를 전기적으로 연결할 때 상기 웨팅 영역(33)에서 이탈되어 접착제 외측으로 골고루 분산되도록 구성된다.
이에 따라, 양 기판(31,32) 간의 전기저항을 솔더링과 동등한 정도의 낮은 전기저항을 얻을 수 있어 대향하는 단자 간에 전기적 접속 신뢰성을 향상시킬 수 있다.
이후, 접착성 절연 수지(5)는 경화가 완료되어 웨팅 영역(33) 이외의 부분을 절연시킨다. 즉, 대향되는 기판(31,32) 사이에 웨팅 영역 (33)이외의 공간을 절연시킨다.
이때 접착성 절연 수지(5)의 종류에 따라 수지의 경화방법은 다르게 진행될 수 있다.
그러나 반도체 실장 방법은 반드시 이에 한정되는 것은 아니고, 도 8과 같이 도전성 접착제(30)를 페이스트 상으로 형성하여 부품의 전극단자(35a) 또는 기판의 전극단자(36a) 중 어느 한 측에 국소적으로 충진하고 가열/가압하여 양 전극단자(35a, 36a) 사이에 웨팅영역(33)을 형성할 수도 있고, 도전성 잡착제를 필름 상으로 형성하여 기판과 반도체 칩 사이에 위치하게 할 수도 있는 것이다.
도 9 및 도 10는 본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지의 개념도이다.
본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지는 도전성 접착제(500)를 복수의 반도체 칩(도시되지 않음)이 형성된 웨이퍼(400)의 표면에 배치시키고, 상기 웨이퍼(400)를 다이싱하여 형성된다.
이때 상기 도전성 접착제(500)를 페이스트 또는 필름 형태로 제조되어 상기 웨이퍼(400) 상에 형성될 수도 있다.
여기서 도전 접착제(500)는 도전입자(22)와 상기 도전입자(22)의 융점에서 용융되지 않는 방열입자(4) 및 절연 수지(5)를 포함하며, 층의 구분 없이 접착성 절연 수지 내에 도전입자와 방열입자가 분산된 형태로 구성될 수 있다.
이하 도전입자(22)와 방열입자(4) 및 접착성 절연 수지(5)에 대하여는 앞서 설명한 바와 동일하므로 자세한 설명을 생략한다.
이러한 구성에 의하여 반도체 실장시 별도의 접착제를 구비할 필요 없이 바로 가열/가압하여 반도체를 실장할 수 있는 장점이 있다.
위에서 설명된 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1 및 도 2는 본 발명의 제1 실시예에 따른 도전성 접착제의 구성도.
도 3 내지 도 5는 본 발명의 제1 실시예에 따른 반도체의 실장방법을 나타내는 개념도.
도 6은 본 발명의 제2 실시예에 따른 도전성 접착제의 구성도.
도 7 및 8은 본 발명의 제2 실시예에 따른 반도체의 실장방법을 나타내는 개념도.
도 9 및 도 10는 본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 나타내는 개념도.
<도면의 주요부호에 대한 설명>
2: 도전층 3: 절연층
4: 방열입자 5: 접착성 절연 수지
22: 도전입자

Claims (30)

  1. 용융 가능한 도전입자;
    상기 도전입자의 융점에서 경화가 완료되지 않는 접착성 절연 수지; 및
    상기 접착성 절연 수지의 경화가 완료되는 온도에서 용융되지 않는 방열입자를 포함하고,
    상기 도전입자는 183℃ 보다 낮은 융점을 갖고,
    상기 접착성 절연 수지는 플럭스, 표면활성제, 경화제를 포함하고,
    상기 플럭스 및 표면활성제는 상기 도전입자의 융점보다 높고 수지의 경화가 완료되는 온도보다 낮은 비점을 갖고,
    상기 방열입자의 평균 직경은 도전입자 직경의 1/10 이상에서 1/2 이하이고,
    상기 방열입자는 상기 접착성 절연 수지에 대하여 3% 내지 50%의 부피비로 포함되는 도전성 접착제.
  2. 용융 가능한 도전층; 및
    상기 도전층의 융점에서 경화가 완료되지 않는 접착성 절연 수지를 포함하는 절연층;을 포함하고,
    상기 접착성 절연수지의 경화가 완료되는 온도에서 용융되지 않는 방열입자가 상기 도전층 또는 절연층 중 적어도 하나 이상의 층에 포함되고,
    상기 도전층과 상기 절연층이 교번하여 적층되고,
    상기 도전층은 183℃ 보다 낮은 융점을 갖고,
    상기 접착성 절연 수지는 플럭스, 표면활성제, 경화제를 포함하고,
    상기 플럭스 및 표면활성제는 상기 도전층의 융점보다 높고 수지의 경화가 완료되는 온도보다 낮은 비점을 갖고,
    상기 방열입자의 평균 직경은 도전입자 직경의 1/10 이상에서 1/2 이하이고,
    상기 방열입자는 상기 접착성 절연 수지에 대하여 3% 내지 50%의 부피비로 포함되는 도전성 접착제.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항 또는 제2항에 있어서,
    상기 방열입자는 도전성을 갖는 금, 은, 구리, 텅스텐, 탄소나노튜브(CNT) 및 이들의 혼합물 등으로 이루어진 그룹으로부터 선택된 하나 이상인 것을 특징으로 하는 도전성 접착제.
  7. 제1항 또는 제2항에 있어서,
    상기 방열입자는 비도전성 입자로 이루어진 것을 특징으로 하는 도전성 접착제.
  8. 제1항 또는 제2항에 있어서,
    상기 방열입자는 테플론, 폴리에틸렌, 알루미나, 실리카, 글라스 및 실리콘 카바이드로 및 이들의 혼합물 등으로 이루어진 그룹으로부터 선택된 하나 이상인 것 특징으로 하는 도전성 접착제.
  9. 삭제
  10. 제1항 또는 제2항에 있어서,
    상기 방열입자는 수지입자에 코팅되어 형성되는 것을 특징으로 하는 도전성 접착제.
  11. 복수의 기판 전극이 형성된 기판에 상기 복수의 반도체칩 전극이 형성된 반도체 칩을 실장하는 반도체 실장 방법에 있어서,
    용융 가능한 도전입자와, 상기 도전입자의 융점에서 경화가 완료되지 않는 접착성 절연 수지 및 상기 접착성 절연 수지의 경화가 완료되는 온도에서 용융되지 않는 방열입자를 포함하는 도전성 접착제를 상기 반도체칩과 기판 사이에 배치하는 단계;
    상기 도전성 접착제를 가열/가압하여 상기 도전입자가 상기 반도체칩과 기판의 전극단자 사이에 웨팅 영역을 형성하여 전극단자간을 전기적으로 연결하는 단계;
    상기 접착성 절연 수지를 경화시켜 상기 상/하 전극단자를 접착시키는 단계를 포함하고,
    상기 도전입자는 183℃ 보다 낮은 융점을 갖고,
    상기 접착성 절연 수지는 플럭스, 표면활성제, 경화제를 포함하고,
    상기 플럭스 및 표면활성제는 상기 도전입자의 융점보다 높고 수지의 경화가 완료되는 온도보다 낮은 비점을 갖고,
    상기 방열입자의 평균 직경은 도전입자 직경의 1/10 이상에서 1/2 이하이고,
    상기 방열입자는 상기 접착성 절연 수지에 대하여 3% 내지 50%의 부피비로 포함되고,
    상기 방열입자의 크기는 상기 복수의 기판 전극과 복수의 반도체칩 전극의 최종 접합 거리보다 작은 반도체 실장방법.
  12. 복수의 기판 전극이 형성된 기판에 상기 복수의 반도체칩 전극이 형성된 반도체 칩을 실장하는 반도체 실장 방법에 있어서,
    용융 가능한 도전층 및 상기 도전층의 융점에서 경화가 완료되지 않는 접착성 절연 수지를 포함하는 절연층을 포함하고, 상기 도전층과 절연층에 상기 접착성 절연 수지의 경화가 완료되는 온도에서 용융되지 않는 방열입자가 선택적으로 포함된 도전성 접착제를 상기 기판과 상기 반도체칩 사이에 배치하는 단계;
    상기 도전성 접착제를 가열/가압하여 접착성 절연 수지가 용융되어 상기 도전층이 상기 기판전극과 대향되는 상기 반도체칩 전극 사이에 퍼져 웨팅 영역을 형성하여 전극간을 전기적으로 연결하는 단계; 및
    상기 접착성 절연 수지를 경화시켜 상기 기판과 상기 반도체칩을 접착시키는 단계를 포함하고,
    상기 도전층은 183℃ 보다 낮은 융점을 갖고,
    상기 접착성 절연 수지는 플럭스, 표면활성제, 경화제를 포함하고,
    상기 플럭스 및 표면활성제는 상기 도전층의 융점보다 높고 수지의 경화가 완료되는 온도보다 낮은 비점을 갖고,
    상기 방열입자의 평균 직경은 도전입자 직경의 1/10 이상에서 1/2 이하이고,
    상기 방열입자는 상기 접착성 절연 수지에 대하여 3% 내지 50%의 부피비로 포함되고,
    상기 방열입자의 크기는 상기 복수의 기판 전극과 복수의 반도체칩 전극의 최종 접합 거리보다 작은 반도체 실장방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020090110523A 2009-08-14 2009-11-16 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지 KR101637401B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090110523A KR101637401B1 (ko) 2009-11-16 2009-11-16 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지
PCT/KR2010/002390 WO2011019132A1 (ko) 2009-08-14 2010-04-16 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110523A KR101637401B1 (ko) 2009-11-16 2009-11-16 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지

Publications (2)

Publication Number Publication Date
KR20110053838A KR20110053838A (ko) 2011-05-24
KR101637401B1 true KR101637401B1 (ko) 2016-07-08

Family

ID=44363259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110523A KR101637401B1 (ko) 2009-08-14 2009-11-16 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지

Country Status (1)

Country Link
KR (1) KR101637401B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101401242B1 (ko) 2012-09-21 2014-05-29 서울대학교산학협력단 플렉서블 도전 트레이스 형성 방법, 플렉서블 도전 트레이스 및 이를 이용한 플렉서블 전자장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328087A (en) * 1993-03-29 1994-07-12 Microelectronics And Computer Technology Corporation Thermally and electrically conductive adhesive material and method of bonding with same
KR100484449B1 (ko) * 2002-02-25 2005-04-22 한국과학기술원 고출력 모듈 접속용 저 전기 저항/고 임계전류밀도 이방성전도성 접착제조성물
KR100777255B1 (ko) * 2006-04-18 2007-11-20 중앙대학교 산학협력단 이방성 도전 필름 및 이를 이용한 전자부품의 실장방법

Also Published As

Publication number Publication date
KR20110053838A (ko) 2011-05-24

Similar Documents

Publication Publication Date Title
US7524748B2 (en) Method of interconnecting terminals and method of mounting semiconductor devices
JP3769688B2 (ja) 端子間の接続方法及び半導体装置の実装方法
KR101825278B1 (ko) 전도성 언더필 물질을 포함하는 반도체 장치들과 패키지들, 및 관련 방법들
EP1436836B1 (en) Thermal interface material and electronic assembly having such a thermal interface material
CN1266766C (zh) 半导体器件及其制造方法
US6114413A (en) Thermally conducting materials and applications for microelectronic packaging
US8569109B2 (en) Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
KR101255775B1 (ko) 이방성 도전 접착제 및 이를 이용한 반도체 실장 방법
CN102482540A (zh) 用于超声波粘合的各向异性导电粘合剂、和使用其的电子部件连接方法
KR101644849B1 (ko) 이방성 도전성 접착제 및 이를 이용한 반도체 실장 방법
JP4916494B2 (ja) 圧着装置、圧着方法、および押圧板
WO2011019132A1 (ko) 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지
KR100777255B1 (ko) 이방성 도전 필름 및 이를 이용한 전자부품의 실장방법
JP2001223227A (ja) 半導体封止用樹脂組成物および半導体装置
KR101637401B1 (ko) 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지
KR101666040B1 (ko) 이방성 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지
KR100724720B1 (ko) 도전성 접착제와 이 도전성 접착제를 이용한 단자간의 접속 방법
US8183697B2 (en) Apparatus and methods of forming an interconnect between a workpiece and substrate
KR101182714B1 (ko) 이방성 도전 접속제를 이용한 반도체 실장방법
Suppiah et al. A review: Application of adhesive bonding on semiconductor interconnection joints
JP4282097B2 (ja) 回路基板の接続方法、並びに接続構造体、及びそれに用いる接着フィルム
KR20110053839A (ko) 이방성 도전 필름 및 이를 이용한 반도체 실장 방법
George et al. A Review on Electrically Conductive Adhesives in Electronic Packaging
KR100742654B1 (ko) 다층 구조 도전성 접착제와 이 다층 구조 도전성 접착제를이용한 단자간의 접속 방법 및 반도체 장치의 실장 방법
WO2023189416A1 (ja) 導電フィルム、接続構造体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6