KR101626361B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR101626361B1
KR101626361B1 KR1020090089775A KR20090089775A KR101626361B1 KR 101626361 B1 KR101626361 B1 KR 101626361B1 KR 1020090089775 A KR1020090089775 A KR 1020090089775A KR 20090089775 A KR20090089775 A KR 20090089775A KR 101626361 B1 KR101626361 B1 KR 101626361B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate line
gate
opening
crystal display
Prior art date
Application number
KR1020090089775A
Other languages
Korean (ko)
Other versions
KR20110032341A (en
Inventor
이종혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090089775A priority Critical patent/KR101626361B1/en
Publication of KR20110032341A publication Critical patent/KR20110032341A/en
Application granted granted Critical
Publication of KR101626361B1 publication Critical patent/KR101626361B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 개구부의 더미영역을 최소화하기 위한 것으로, 게이트라인의 양단에 각각 게이트구동부를 배치하여 2개의 게이트구동부를 통해 게이트라인에 신호를 인가하여 더미영역에 게이트라인을 형성하지 않음으로써 더미영역을 최소화한다. 상기 액정패널은 사각형상 또는 원형상으로 이루어지고 상기 개구부 역시 사각형상 또는 원형상으로 이루어지며, 데이터라인은 인접하는 복수의 화소가 공유할 수 있다.A gate driver is disposed at both ends of a gate line to apply a signal to a gate line through two gate drivers so as not to form a gate line in the dummy area, Minimize it. The liquid crystal panel may have a rectangular shape or a circular shape, and the opening may be a square shape or a circular shape, and the data lines may be shared by a plurality of adjacent pixels.

액정표시소자, 개구부, 더미영역, 게이트라인, 데이터라인 A liquid crystal display element, an opening, a dummy area, a gate line,

Description

액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE}[0001] LIQUID CRYSTAL DISPLAY DEVICE [0002]

본 발명은 액정표시소자에 관한 것으로, 특히 개구부가 형성된 경우 개구부 주위의 더미영역을 최소화할 수 있는 액정표시소자에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device capable of minimizing a dummy area around an opening when an opening is formed.

액정표시소자(Liquid Crystal Display device)는 투과형 평판표시장치로서, 핸드폰(mobile phone), PDA, 노트북컴퓨터와 같은 각종 전자기기에 널리 적용되고 있다. 이러한 액정표시소자는 경박단소화가 가능하고 고화질을 구현할 수 있다는 점에서 다른 평판표시장치에 비해 현재 많은 실용화가 이루어지고 있는 실정이다. 더욱이, 디지털TV나 고화질TV, 벽걸이용 TV에 대한 요구가 증가함에 따라 TV에 적용할 수 있는 대면적 액정표시소자에 대한 연구가 더욱 활발히 이루어지고 있다.2. Description of the Related Art A liquid crystal display device is a transmissive flat panel display device widely applied to various electronic devices such as a mobile phone, a PDA, and a notebook computer. Since such a liquid crystal display device can be thinned and shortened and can realize a high image quality, much practical use has been made at present compared to other flat panel display devices. Furthermore, with the increasing demand for digital TVs, high-definition TVs, and wall-mounted TVs, research into large-area liquid crystal display devices that can be applied to TVs is being actively pursued.

일반적으로 액정표시소자는 액정분자를 동작시키는 방법에 따라 몇 가지 방식으로 나누어질 수 있지만, 현재에는 반응속도가 빠르고 잔상이 적다는 점에서 주로 액티브매트릭스(active matrix) 박막트랜지스터(Thin Film Transistor) 액정표시소자가 주로 사용되고 있다.In general, a liquid crystal display device can be divided into several methods depending on the method of operating the liquid crystal molecules. However, since the reaction speed is fast and the after-image is small, an active matrix thin film transistor (TFT) Display devices are mainly used.

도 1에 상기 박막트랜지스터 액정표시소자의 패널(1) 구조가 도시되어 있다. 도면에 도시된 바와 같이, 액정패널(1)에는 종횡으로 배열되어 복수의 화소를 정의 하는 복수의 게이트라인(3)과 데이터라인(5)이 형성되어 있다. 각 화소 내에는 스위칭소자인 박막트랜지스터(Thin Film Transistor)가 배치되어 상기 게이트라인(3)을 통해 주사신호가 입력되는 경우 스위칭되어 데이터라인(5)을 통해 입력되는 화상신호를 액정층(9)에 인가한다. 도면에서, 도면부호 11은 축적캐패시터로서, 입력되는 데이터신호를 다음 주사신호의 인가시까지 유지하는 역할을 한다.1 shows the structure of the panel 1 of the thin film transistor liquid crystal display element. As shown in the figure, a plurality of gate lines 3 and data lines 5 are formed in the liquid crystal panel 1, which are vertically and horizontally arranged to define a plurality of pixels. A thin film transistor (Thin Film Transistor), which is a switching element, is disposed in each pixel, and when a scanning signal is input through the gate line 3, an image signal, which is switched and input through the data line 5, . In the figure, reference numeral 11 denotes a storage capacitor, which serves to hold an input data signal until the next scan signal is applied.

상기와 같은 구조의 액정표시소자에서는 액정층(9)에 인가되는 화상신호에 따라 각각의 화소를 투과하는 광이 투과율을 조절됨으로써 화상을 구현할 수 있게 된다.In the liquid crystal display device having the above-described structure, the transmittance of light passing through each pixel can be controlled according to an image signal applied to the liquid crystal layer 9, thereby realizing an image.

한편, 근래 다양한 형태의 액정표시소자가 제공되고 있다. 그 이유는 액정표시소자가 더 이상 텔레비젼이나 컴퓨터와 같은 전자기기에만 사용되는 것이 아니라 다양한 종류의 전자기기에 적용되기 때문이다.Recently, various types of liquid crystal display devices have been provided. This is because liquid crystal display elements are no longer used only in electronic apparatuses such as televisions and computers but in various kinds of electronic apparatuses.

예를 들어, 도 2에 도시된 바와 같이, 액정패널(1)의 내부에 개구부(16)가 형성되어 화상은 상기 개구부(16)가 아닌 화상표시영역(12)에만 표시되는 구조의 액정표시소자도 현재 제안되고 있다. 그러나, 이러한 구조의 액정표시소자는 다음과 같은 문제가 있다.For example, as shown in Fig. 2, a liquid crystal display element 12 having a structure in which an opening 16 is formed in a liquid crystal panel 1 and an image is displayed only in the image display area 12, Are also proposed. However, the liquid crystal display device having such a structure has the following problems.

도 3은 내부에 개구부(16)가 형성된 액정표시소자에서의 전극의 배치구조를 나타내는 도면이다. 도 3에 도시된 바와 같이, 액정패널(1)에는 게이트라인(3)과 데이터라인(5)이 서로 수직으로 배치되어, 상기 게이트라인(3)과 데이터라인(5)에 의해 정의되는 화소영역에 신호를 인가한다. 그러나, 도 3에 도시된 바와 같이 개구부가 형성된 액정표시소자에서는 액정패널(1)의 개구부(14)로는 게이트라인(3)과 데이터라인(5)이 형성될 수 없기 때문에, 상기 개구부(16) 양측 및 상하부의 표시영역(12)에는 게이트라인(3) 및 데이터라인(5)이 배치될 수 없었다.3 is a view showing an arrangement structure of electrodes in a liquid crystal display element in which openings 16 are formed. 3, a gate line 3 and a data line 5 are vertically arranged in the liquid crystal panel 1, and the gate line 3 and the data line 5 are defined by the gate line 3 and the data line 5, . 3, since the gate line 3 and the data line 5 can not be formed in the opening portion 14 of the liquid crystal panel 1 in the liquid crystal display element having the opening portion, The gate line 3 and the data line 5 could not be arranged in the display region 12 on both sides and the upper and lower portions.

이를 위해, 상기 구조의 액정표시소자에서는 개구부(16)의 주위의 더미영역(14)에 게이트라인(3)과 데이터라인(5)을 형성하여 상기 개구부(16) 양측면의 표시영역(12)에 배치된 게이트라인(3) 및 데이터라인(5)이 상기 더미영역(14)에 형성되도록 한다. 즉, 상기 더미영역(14)이 게이트라인(3) 및 데이터라인(5)이 지나가는 통로로 이용하여 상기 게이트라인(3) 및 데이터라인(5)을 각각 전기적으로 접속하는 것이다.A gate line 3 and a data line 5 are formed in the dummy region 14 around the opening 16 in the liquid crystal display device of the above structure to form the gate line 3 and the data line 5 in the display region 12 on both sides of the opening portion 16 So that the arranged gate lines 3 and data lines 5 are formed in the dummy region 14. [ That is, the dummy region 14 is used as a passage through which the gate line 3 and the data line 5 pass, thereby electrically connecting the gate line 3 and the data line 5, respectively.

그러나, 이러한 구조의 경우 개구부(16) 주위의 더미영역(14)에 많은 수의 배선이 배치되므로, 상기 더미영역(14)의 면적이 증가하게 되어 표시영역(12)이 작아질 뿐만 아니라 외관이 나빠진다는 문제가 있었다. 또한, 상기 더미영역(14)을 최소화하기 위해서는 게이트라인(3)과 데이터라인(5) 사이의 간격을 최소화해야만 하므로 설계가 용이하지 않으며, 게이트라인(3)과 데이터라인(5)의 길이 증가(게이트라인(3)과 데이터라인(5)이 화상표시영역(12)에서 더미영역(14)으로 2회 절곡되므로) 및 게이트라인(3)과 데이터라인(5)의 선폭감소(많은 수의 배선을 더미영역(14)에 형성할 경우)로 의한 저항증가로 인해 신호지연이 발생하는 문제도 있었다.However, in such a structure, since a large number of wirings are arranged in the dummy region 14 around the opening 16, the area of the dummy region 14 is increased and the display region 12 is made smaller, There was a problem of getting worse. In order to minimize the dummy region 14, the gap between the gate line 3 and the data line 5 must be minimized, so that the design is not easy, and the lengths of the gate line 3 and the data line 5 increase (Since the gate line 3 and the data line 5 are bent twice into the dummy region 14 in the image display region 12) and the line width reduction of the gate line 3 and the data line 5 (In the case of forming the wiring in the dummy region 14).

그리고, 상기 더미영역(14)에서 게이트라인(3)과 데이터라인(5)이 서로 오버랩되어 배치되므로, 상기 게이트라인(3)과 데이터라인(5) 사이의 축적용량에 의한 신호지연이 발생할 뿐만 아니라 게이트라인(3)과 데이터라인(5)이 서로 단락되어 불량이 발생하는 가능성도 있었다.Since the gate line 3 and the data line 5 are overlapped with each other in the dummy region 14, a signal delay due to the storage capacitance between the gate line 3 and the data line 5 There is a possibility that the gate line 3 and the data line 5 are short-circuited to each other and defects may occur.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 게이트라인의 양단에 각각 게이트구동부를 배치하여 2개의 게이트구동부를 통해 게이트라인에 신호를 인가하여 더미영역에 게이트라인을 형성하지 않음으로써 더미영역을 최소화할 수 있는 액정표시소자를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a semiconductor memory device, in which a gate driver is disposed at both ends of a gate line and a gate line is not formed in a dummy area by applying a signal to the gate line through two gate drivers, And to provide a liquid crystal display element which can be used as a liquid crystal display device.

상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자에서는 액정패널에 상기 액정패널을 관통하는 개구부를 형성하며 화상을 구현하는 표시부내에 제1게이트라인과 제2게이트라인 및 데이터라인을 배치합니다. 또한, 상기 액정패널의 양측면에는 제1게이트라인 및 제2게이트라인에 주사신호를 인가하는 제1 및 제2게이트구동부, 상기 데이터라인에 화상신호를 인가하는 데이터구동부가 배치됩니다.In order to achieve the above object, in the liquid crystal display device according to the present invention, an opening portion through the liquid crystal panel is formed in a liquid crystal panel, and a first gate line, a second gate line and a data line are arranged in a display unit . On both sides of the liquid crystal panel, first and second gate drivers for applying scan signals to the first gate line and the second gate line, and a data driver for applying an image signal to the data line are disposed.

상기 액정패널은 사각형상 또는 원형상으로 이루어지며, 상기 개구부 역시 사각형상 또는 원형상으로 이루어질 수 있으며, 상기 제1게이트라인 및 제2게이트라인은 상기 개구부를 중심으로 각각 상기 표시영역의 좌우에 서로 단선되어 배치되고, 상기 데이터라인은 상기 표시영역으로부터 더미영역으로 연장됩니다.
이때, 개구부 상부 및 하부에 배치되는 제1게이트라인과 제2게이트라인의 길이와 개구부 좌우에 배치되는 제1게이트라인과 제2게이트라인의 길이는 서로 다르며, 개구부 상부 및 하부에 배치되는 제1게이트라인과 제2게이트라인의 부하와 개구부 좌우에 배치되는 제1게이트라인과 제2게이트라인의 부하는 서로 다르게 됩니다.The liquid crystal panel may have a rectangular shape or a circular shape, and the opening may be a square shape or a circular shape. The first gate line and the second gate line may be formed on the left and right of the display region, And the data line extends from the display area to the dummy area.
At this time, the lengths of the first gate line and the second gate line disposed at the upper and lower portions of the opening and the lengths of the first gate line and the second gate line disposed at the left and right sides of the opening are different from each other, The load on the gate line and the second gate line and the load on the first gate line and the second gate line disposed on the left and right sides of the opening are different from each other.

본 발명에서는 개구부 주위의 더미영역에 게이트라인이 형성되지 않으므로, 더미영역을 최소화할 수 있을 뿐만 아니라 게이트라인과 데이터라인이 오버랩되지 않으므로 축적용량이 발생하지 않고 게이트라인과 데이터라인 사이의 단락이 발생하지 않는다.In the present invention, since the gate line is not formed in the dummy region around the opening, the dummy region can be minimized, and the gate line and the data line do not overlap with each other. I never do that.

또한, 본 발명에서는 데이터라인을 인접하는 복수의 화소가 공유하므로, 더미영역에 형성되는 데이터라인을 수를 감소할 수 있게 되어 더미영역의 면적을 더욱 감소시킬 수 있게 된다.In addition, in the present invention, since the data lines are shared by a plurality of adjacent pixels, the number of data lines formed in the dummy area can be reduced, and the area of the dummy area can be further reduced.

이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 제1실시예에 따른 액정표시소자의 구조를 나타내는 도면이다. 도 4에 도시된 바와 같이, 본 발명에 따른 액정표시소자(100)는 개구부(116)를 구비하는 액정패널(101)로 이루어지며, 상기 액정패널(101)에는 제1 및 제2게이트구동부(152a,152b)와 데이터구동부(154)가 구비되어 신호를 인가한다. 이때, 개구부(116)의 둘레에는 더미영역(114)이 형성되고 그 외부에는 실제 화상이 구현되는 표시영역(112)이 형성된다.4 is a view showing a structure of a liquid crystal display according to a first embodiment of the present invention. 4, the liquid crystal display 100 according to the present invention includes a liquid crystal panel 101 having an opening 116, and the liquid crystal panel 101 is provided with first and second gate drivers 152a and 152b and a data driver 154 to apply a signal. At this time, a dummy area 114 is formed around the opening 116, and a display area 112 where an actual image is realized is formed outside the dummy area 114.

한편, 제1 및 제2게이트구동부(152a,152)와 데이터구동부(154)는 반도체IC 형태로 이루어져 액정패널(101)의 외부 또는 내부에 실장될 수도 있고 액정패널(154)에 직접 반도체소자가 적층되어 형성될 수도 있다.The first and second gate drivers 152a and 152 and the data driver 154 may be formed in the form of a semiconductor IC so as to be mounted on the outside or inside of the liquid crystal panel 101, Or may be stacked.

액정패널(101)에는 종횡으로 배열되어 복수의 화소를 정의하는 복수의 게이트라인(103)과 데이터라인(105)이 형성되어 있다. 각 화소 내에는 스위칭소자인 박막트랜지스터(Thin Film Transistor)가 배치되어 상기 게이트라인(103)을 통해 제1 및 제2게이트구동부(152a,152)로부터 주사신호가 입력되는 경우 스위칭되어 데이터 구동부(154)로부터 데이터라인(105)을 통해 입력되는 화상신호를 액정층(140)에 인가한다. 도면에서, 도면부호 111은 축적캐패시터로서, 입력되는 데이터신호를 다음 주사신호의 인가시까지 유지하는 역할을 한다.In the liquid crystal panel 101, a plurality of gate lines 103 and data lines 105 which are arranged longitudinally and laterally and define a plurality of pixels are formed. A thin film transistor, which is a switching element, is disposed in each pixel and is switched when a scan signal is inputted from the first and second gate drivers 152a and 152 through the gate line 103 to be supplied to the data driver 154 To the liquid crystal layer 140 via the data line 105. The liquid crystal layer 140 is formed on the liquid crystal layer 140, In the drawing, reference numeral 111 denotes a storage capacitor, which serves to hold an input data signal until the next scan signal is applied.

상기 개구부(116)의 외곽에는 그 둘레를 따라 설정 폭의 더미영역(114)이 형성된다. 상기 더미영역(114)은 액정패널(101)을 제작할 때 상부기판 및 하부기판을 합착하기 위한 실패턴(seal pattern)이 형성되는 영역으로서, 데이터라인(105)이 통과하는 영역이다. 상기 더미영역(114)은 액정패널(101)의 외곽영역에도 형성되어 상기 상부기판 및 하부기판을 합착함과 아울러 액정패널(101) 내부의 액정이 외부로 누출되는 것을 방지한다.A dummy region 114 having a predetermined width is formed around the periphery of the opening 116. The dummy region 114 is a region where a seal pattern for attaching the upper substrate and the lower substrate is formed when the liquid crystal panel 101 is manufactured and is an area through which the data line 105 passes. The dummy area 114 is also formed in the outer area of the liquid crystal panel 101 to combine the upper and lower substrates and prevent the liquid crystal inside the liquid crystal panel 101 from leaking to the outside.

한편, 제1 및 제2게이트구동부(152a,152)은 각각 게이트라인(103)의 좌우측에 배치되어 게이트라인(103)의 양단에 각각 접속됨으로써, 상기 게이트라인(103)의 양측으로 주사신호가 입력된다. 이때, 상기 게이트라인(103)은 개구부(114) 상하부의 표시영역의 중앙영역에서 분리되어 있으며, 개구부(114) 좌우의 표시영역에서는 상기 게이트라인(103)이 더미영역(114)과 표시영역(112)의 경계선까지 연장된다.The first and second gate drivers 152a and 152 are disposed on the left and right sides of the gate line 103 and respectively connected to both ends of the gate line 103 so that a scanning signal is applied to both sides of the gate line 103 . The gate line 103 is separated from the central region of the display region on the upper and lower sides of the opening 114 and the gate line 103 is separated from the dummy region 114 and the display region 112).

상기와 같이, 본 발명에서는 제1 및 제2게이트구동부(152a,152)가 액정패널(101)의 좌우측에 형성되며, 게이트라인(103)이 개구부(116) 상하부의 표시영역(114)에서는 좌우측이 분리되어 있고 개구부(116)의 좌우측에서는 게이트라인(103)이 더미영역(114)과 표시영역(112)의 경계까지만 형성되어, 좌우의 제1 및 제2게이트구동부(152a,152)로부터 주사신호가 게이트라인(103)으로 인가된다. 즉, 제1 및 제2게이트구동부(152a,152)에 의해 액정패널(101)내에 형성되는 모든 화소에 주사신호가 인가된다.As described above, in the present invention, the first and second gate drivers 152a and 152 are formed on the left and right sides of the liquid crystal panel 101, and the gate lines 103 are formed in the upper and lower display areas 114 of the openings 116, The gate lines 103 are formed only up to the boundary between the dummy region 114 and the display region 112 at the left and right sides of the opening portion 116 so that the first and second gate drivers 152a and 152 A signal is applied to the gate line 103. That is, the scan signals are applied to all the pixels formed in the liquid crystal panel 101 by the first and second gate drivers 152a and 152.

개구부(116)의 좌우측에서는 각각 게이트라인(103)이 더미영역(114)과 표시영역(112)의 경계까지만 형성되므로, 이들 개구부(116) 좌우측에 배치되는 게이트라인(103)에는 각각 제1게이트구동부(152a) 및 제2게이트구동부(152b)에서 주사신호가 인가된다. 따라서, 종래와 같이 더미영역(114)에 게이트라인을 배치하여 개구부(116)의 좌우측의 게이트라인(103)을 전기적으로 연결할 필요가 없게 된다.The gate lines 103 are formed only to the boundaries between the dummy region 114 and the display region 112 at the left and right sides of the opening portion 116. In the gate lines 103 disposed on the right and left sides of the opening portions 116, A scan signal is applied in the driver 152a and the second gate driver 152b. Therefore, it is not necessary to arrange the gate lines in the dummy region 114 and electrically connect the gate lines 103 on the left and right sides of the opening portion 116 as in the conventional art.

이때, 상기 더미영역(114)의 상부 및 하부의 표시영역에 형성되는 게이트인(103)과 더미영역(114)의 좌우측의 표시영역에 형성되는 게이트라인의 길이가 다르기 때문에, 각각의 게이트라인에 인가되는 부하의 크기가 달라지게 된다. 따라서, 제1게이트구동부(152a) 및 제2게이트구동부(152b)는 상기 부하의 크기를 감안하여 산출된 주사신호를 각각의 게이트라인(103)에 인가한다.Since the lengths of the gate lines formed in the display regions on the left and right sides of the gate phosphorus 103 and the dummy region 114 formed in the upper and lower display regions of the dummy region 114 are different from each other, The size of the applied load is changed. Accordingly, the first gate driver 152a and the second gate driver 152b apply the scan signals calculated in consideration of the magnitude of the load to the gate lines 103, respectively.

한편, 데이터구동회로(154)는 액정패널(101)의 상부(또는 하부)에만 형성된다. 따라서, 개구부(116) 상부의 표시영역(112)에 형성되는 데이터라인(105)과 개구부(116) 하부의 표시영역(112)에 형성되는 데이터라인(105)이 전기적으로 연결되어야만 하므로, 데이터라인(105)을 더미영역(114)에 형성함으로써 데이터라인(105)을 전기적으로 연결한다.On the other hand, the data driving circuit 154 is formed only on the upper portion (or lower portion) of the liquid crystal panel 101. Therefore, the data lines 105 formed in the display region 112 above the openings 116 and the data lines 105 formed in the display region 112 under the openings 116 must be electrically connected, (105) are formed in the dummy region (114) to electrically connect the data lines (105).

도 5 및 도 6은 도 4에 도시된 화소의 구조를 좀더 자세히 나타내는 도면으로, 도 5는 평면도이고 도 6은 단면도이다.5 and 6 are views showing the structure of the pixel shown in Fig. 4 in more detail, Fig. 5 is a plan view and Fig. 6 is a sectional view.

우선, 도 5에 도시된 바와 같이, 본 발명에 따른 액정표시소자의 게이트라 인(103)과 데이터라인(105)의 교차영역에는 박막트랜지스터가 형성된다. 상기 박막트랜지스터는 상기 게이트라인(103)과 연결된 게이트전극(111)과, 상기 게이트전극(111) 위에 형성되어 게이트전극(111)에 주사신호가 인가됨에 따라 활성화되는 반도체층(112)과, 상기 반도체층(112) 위에 형성된 소스전극(114) 및 드레인전극(115)으로 구성된다.5, a thin film transistor is formed in a crossing region of the gate line 103 and the data line 105 of the liquid crystal display element according to the present invention. The thin film transistor includes a gate electrode 111 connected to the gate line 103, a semiconductor layer 112 formed on the gate electrode 111 and activated when a scanning signal is applied to the gate electrode 111, And a source electrode 114 and a drain electrode 115 formed on the semiconductor layer 112.

도 6에 도시된 바와 같이, 상기 박막트랜지스터는 유리와 같은 투명한 절연물질로 이루어진 제1기판(120) 및 제2기판(130)과, 상기 제1기판(20) 위에 형성된 게이트전극(111)과, 게이트전극(111)이 형성된 제1기판(120) 전체에 걸쳐 적층된 게이트절연층(122)과, 상기 게이트절연층(122) 위에 형성되어 게이트전극(111)에 신호가 인가됨에 따라 활성화되는 반도체층(112)과, 상기 반도체층(112) 위에 형성된 소스전극(114) 및 드레인전극(115)과, 상기 소스전극(114) 및 드레인전극(115) 위에 형성되어 소자를 보호하는 보호층(passivation layer;124)과, 상기 제2기판(130) 위에 형성되어 게이트라인 형성영역이나 데이터라인 형성영역, 박막트랜지스터 형성영역과 같이 화상이 구현되지 않는 영역으로 광이 투과하는 것을 차단하는 블랙매트릭스(132)와, 상기 제2기판(130)에 형성되어 실제 컬러를 구현하는 R(Red),G(Green),B(Blue) 컬러필터층으로 이루어진 컬러필터와, 제1기판(120) 및 제2기판(130) 사이에 형성된 액정층(140)으로 이루어진다.6, the thin film transistor includes a first substrate 120 and a second substrate 130 made of a transparent insulating material such as glass, a gate electrode 111 formed on the first substrate 20, A gate insulating layer 122 stacked over the entire surface of the first substrate 120 on which the gate electrode 111 is formed and a gate insulating layer 122 formed on the gate insulating layer 122 and activated as a signal is applied to the gate electrode 111 A source electrode 114 and a drain electrode 115 formed on the semiconductor layer 112 and a protective layer formed on the source electrode 114 and the drain electrode 115 to protect the device. a passivation layer 124 formed on the second substrate 130, and a black matrix (not shown) formed on the second substrate 130 to block transmission of light to regions where no image is formed, such as a gate line formation region, a data line formation region, 132 formed on the second substrate 130, Comprises a liquid crystal layer 140 formed between the R (Red) to implement color, G (Green), B (Blue) and the color filter composed of the color filter layer, the first substrate 120 and second substrate 130.

상기와 같은 구성의 액정표시소자에서는 좌우의 제1 및 제2게이트구동부(152a,152)로부터 게이트라인(103)으로 주사신호가 입력되면, 상기 반도체층(113)이 활성화되어 반도체층(113)이 전류가 흐르는 채널층이 형성된다. 이와 동 시에 데이터구동부(154)로부터 데이터라인(105)을 따라 신호가 소스전극(114) 및 드레인전극(115)을 거쳐 화소전극(118)으로 인가되며, 그 결과 액정층(140)의 액정분자가 스위칭되어 액정층(140)을 투과하는 광의 투과도를 조절함으로써 화상을 구현할 수 있게 된다.When the scanning signal is inputted from the left and right first and second gate drivers 152a and 152 to the gate line 103 in the liquid crystal display device having the above-described structure, the semiconductor layer 113 is activated, A channel layer through which the current flows is formed. A signal is applied to the pixel electrode 118 through the source electrode 114 and the drain electrode 115 from the data driver 154 along the data line 105. As a result, Molecules can be switched to control the transmittance of light passing through the liquid crystal layer 140, thereby realizing an image.

상기한 구조의 액정표시소자는 액정층(140)의 액정분자가 기판(120,130)과 수직으로 배열되는 TN(Twisted Nematic)모드 액정표시소자로서, 본 발명이 이러한 TN모드 액정표시소자에만 한정되는 것이 아니라 다른 모드의 액정표시소자에도 적용될 수 있다. 예를 들면, 공통전극과 화소전극이 띠형상의 일정 폭으로 형성되어, 기판의 표면과 실질적으로 수평한 전계를 형성함으로써 액정분자를 기판과 평행한 평면상으로 스위칭함으로써 화상을 구현하는 IPS(In Plane Switching)모드 액정표시소자에도 적용될 수 있을 것이다.The liquid crystal display device having the above structure is a TN (Twisted Nematic) mode liquid crystal display device in which liquid crystal molecules of the liquid crystal layer 140 are aligned perpendicularly to the substrates 120 and 130, and the present invention is limited to such TN mode liquid crystal display devices But also to liquid crystal display devices of other modes. For example, the common electrode and the pixel electrode are formed to have a band-like constant width, and an electric field substantially parallel to the surface of the substrate is formed to switch the liquid crystal molecules to a plane parallel to the substrate, thereby forming an IPS Plane switching mode liquid crystal display device.

상술한 바와 같이, 본 발명에서는 제1 및 제2게이트구동부(152a,152)를 액정패널(101)의 좌우측에 배치하여, 게이트라인(103)의 양측에서 신호를 이중으로 인가하기 때문에, 개구부(116) 좌측의 표시영역(112)의 게이트라인(103)에는 제1게이트구동부(152a)에서 신호가 인가되고 개구부(116) 우측의 표시영역(112)의 게이트라인(103)에는 제2게이트구동부(152a)에서 신호가 인가되므로, 상기 개구부(116) 좌우측의 표시영역(112)에 형성된 게이트라인(103)을 전기적으로 연결할 필요가 없게 된다. 따라서, 상기 개구부(116) 좌우측의 표시영역(112)에 형성된 게이트라인(103)을 전기적으로 연결하는 배선을 더미영역(114)에 형성할 필요가 없게 되므로, 상기 더미영역(114)을 최소화할 수 있게 된다. 더욱이, 본 발명에서는 상기와 같이 더미영역(114)에는 게이트라인(103)이 형성되지 않고 데이터라인(105)만이 형성되므로 게이트라인(103)과 데이터라인(105)이 오버랩됨에 따라 발생하는 축적용량의 발생이나 단락 등의 발생을 방지할 수 있게 된다.As described above, in the present invention, since the first and second gate drivers 152a and 152 are disposed on the left and right sides of the liquid crystal panel 101 to double-apply signals from both sides of the gate line 103, A signal is applied from the first gate driver 152a to the gate line 103 of the display area 112 on the left side and a gate line 103 of the display area 112 on the right side of the opening 116 is connected to the second gate driver & It is not necessary to electrically connect the gate lines 103 formed in the display regions 112 on the left and right sides of the opening 116. Therefore, it is not necessary to form wires in the dummy region 114 for electrically connecting the gate lines 103 formed in the display regions 112 on the left and right sides of the opening portion 116, so that the dummy region 114 can be minimized . In the present invention, since the gate line 103 is not formed in the dummy region 114 and only the data line 105 is formed, the storage capacitance generated due to the overlap between the gate line 103 and the data line 105 Occurrence of short circuit or the like can be prevented.

도 6은 본 발명의 제2실시예에 따른 액정표시소자의 구조를 나타내는 도면이다. 이때, 도 4에 도시된 제1실시예와 동일한 구조에 대해서는 자세한 설명을 생략하고 다른 구조에 대해서만 상세히 설명한다.6 is a view showing a structure of a liquid crystal display device according to a second embodiment of the present invention. At this time, the same structure as that of the first embodiment shown in FIG. 4 will not be described in detail, and only other structures will be described in detail.

도 6에 도시된 바와 같이, 본 발명의 제2실시예에 따른 액정표시소자(200)는 개구부(216)를 구비하는 액정패널(201)로 이루어지며, 상기 액정패널(201)에는 제1 및 제2게이트구동부(252a,252)와 데이터구동부(254)가 구비되어 신호를 인가한다. 이때, 개구부(216)의 둘레에는 더미영역(214)이 형성되고 그 외부에는 실제 화상이 구현되는 표시영역(212)이 형성된다.6, the liquid crystal display device 200 according to the second embodiment of the present invention includes a liquid crystal panel 201 having an opening 216, Second gate drivers 252a and 252 and a data driver 254 are provided to apply a signal. At this time, a dummy area 214 is formed around the opening 216, and a display area 212 where an actual image is realized is formed outside the dummy area 214.

상기 제1 및 제2게이트구동부(252a,252)은 각각 게이트라인(203)의 좌우측에 배치되어 게이트라인(203)의 양단에 각각 접속됨으로써, 상기 게이트라인(203)의 양측으로 주사신호가 입력된다.The first and second gate drivers 252a and 252 are respectively disposed at the left and right sides of the gate line 203 and connected to both ends of the gate line 203 so that scanning signals are input to both sides of the gate line 203 do.

이때, 상기 게이트라인(203)은 개구부(216) 상부 및 하부의 표시영역에서 분리되어 있으며, 개구부(216) 좌우의 표시영역에서는 상기 게이트라인(203)이 더미영역(214)과 표시영역(212)의 경계선까지만 연장된다. 따라서, 더미영역(214)에는 게이트라인(203)이 형성되지 않는다.The gate line 203 is separated from the upper and lower display regions of the opening 216 and the gate line 203 is electrically connected to the dummy region 214 and the display region 212 ). Therefore, the gate line 203 is not formed in the dummy region 214. [

한편, 도면에 도시된 바와 같이, 서로 인접하는 2개의 화소는 하나의 데이터라인(205)을 공유한다. 즉, 가로방향으로 인접하는 화소의 박막트랜지스터가 하나 의 데이터라인(205)에 접속되는 것이다. 이와 같이, 본 실시예에서는 하나의 데이터라인(205)이 인접하는 화소를 공유하므로, 액정패널(201)에 배치되는 데이터라인(205)을 숫자로 감소할 수 있게 된다. 따라서, 개구부(214)의 하부와 상부의 데이터라인(205)을 연결하기 위해, 더미영역(214)에 형성되는 데이터라인(205)을 숫자를 감소할 수 있게 된다. 또한, 상기 더미영역(214)에는 게이트라인(203)이 형성되지 않으므로, 상기 더미영역(214)을 최소화할 수 있게 된다.On the other hand, as shown in the figure, two adjacent pixels share one data line 205. That is, the thin film transistors of the pixels adjacent in the horizontal direction are connected to one data line 205. As described above, in this embodiment, since one data line 205 shares adjacent pixels, the number of data lines 205 disposed in the liquid crystal panel 201 can be reduced by a number. Therefore, the number of data lines 205 formed in the dummy region 214 can be reduced in order to connect the data line 205 to the lower portion of the opening 214. In addition, since the gate line 203 is not formed in the dummy region 214, the dummy region 214 can be minimized.

도 7은 도 6에 도시된 액정표시소자의 화소구조를 나타내는 도면이다.7 is a diagram showing the pixel structure of the liquid crystal display element shown in Fig.

도 7에 도시된 바와 같이, 액정패널(201)에서는 서로 교차하는 하나의 게이트라인과 데이터라인에 의해 화소가 정의되는데, 특히 게이트라인(203a,203b)과 데이터라인(205) 사이에는 2개의 화소가 배치되어 있다. 또한, 각각의 화소열에는 2개의 제1게이트라인(203a) 및 제2게이트라인(203b)이 배치되어 있다. 상기 화소에는 각각 하나의 박막트랜지스터(207a,207b)가 형성되어 있다. 이때, 데이터라인(205)을 사이에 두고 서로 인접하는 화소에 형성된 박막트랜지스터(207a,207b)는 하나의 데이터라인(205)을 공유하며, 제1게이트라인(203a)과 제2게이트라인(203b)에 연결되어 화소에 서로 다른 화상신호를 인가한다.7, a pixel is defined by one gate line and a data line intersecting each other in the liquid crystal panel 201. Particularly, between the gate lines 203a and 203b and the data line 205, two pixels Respectively. In addition, two first gate lines 203a and a second gate line 203b are arranged in each pixel column. One thin film transistor 207a and one thin film transistor 207b are formed in the pixel. At this time, the thin film transistors 207a and 207b formed on the pixels adjacent to each other with the data line 205 therebetween share one data line 205, and the first gate line 203a and the second gate line 203b To apply different image signals to the pixels.

박막트랜지스터(207a,207b)는 각각 게이트라인(203a,203b)에 접속된 게이트전극(211a,211b)과, 상기 게이트전극(211a,211b) 위에 형성되어 게이트라인(203a,203b)을 통해 게이트전극(211a,211b)에 주사신호가 인가되는 되는 경우 전류가 흐르는 채널(channel)을 형성하는 반도체층(212a,212b)과, 상기 반도체층(212a,212b) 위에 형성되어 데이터라인(205)을 통해 입력되는 신호를 화소에 인 가하는 소스전극(214a,214b) 및 드레인전극(215a,215b)으로 구성된다.The thin film transistors 207a and 207b have gate electrodes 211a and 211b connected to the gate lines 203a and 203b and gate electrodes 211a and 211b formed on the gate electrodes 211a and 211b and connected to the gate electrodes 203a and 203b through the gate lines 203a and 203b. A semiconductor layer 212a and a semiconductor layer 212b forming a channel through which a current flows when a scan signal is applied to the semiconductor layers 212a and 212b, And source electrodes 214a and 214b and drain electrodes 215a and 215b for applying an input signal to the pixel.

화소내에는 화소전극(218)이 형성된다. 이때, 데이터라인(205)에 인접하는 화소(즉, 하나의 데이터라인에 의해 공유되는 화소)에서는 상기 데이터라인(205)을 사이에 두고 화소전극(218)이 배치되지만, 데이터라인(205) 없이 인접하는 화소에는 상기 화소전극(218)이 서로 대향하게 된다.A pixel electrode 218 is formed in the pixel. At this time, in the pixel adjacent to the data line 205 (that is, the pixel shared by one data line), the pixel electrode 218 is disposed with the data line 205 therebetween, but without the data line 205 And the pixel electrodes 218 are opposed to adjacent pixels.

한편, 데이터라인(205)에 의해 공유되지 않는 화소 사이, 즉 데이터라인(205)이 배치되지 않은 화소 사이에는 금속층(232)이 배치된다. 상기 금속층(232)은 금속층 연결패턴(232a)에 의해 인접하는 화소들의 금속층(232)과 전기적으로 배치된다.On the other hand, the metal layer 232 is disposed between the pixels not shared by the data lines 205, that is, between the pixels where the data lines 205 are not disposed. The metal layer 232 is electrically connected to the metal layer 232 of adjacent pixels by a metal layer connection pattern 232a.

상술한 도면에서는 단지 2개의 화소가 하나의 데이터라인을 공유하는 구성만이 개시되어 있지만, 3개 이상의 화소가 하나의 데이터라인을 공유하는 구조도 가능할 것이다. Although only the configuration in which two pixels share one data line is described in the above-described drawings, a structure in which three or more pixels share one data line is also possible.

상술한 바와 같이, 본 발명에서는 액정패널 내부에 개구부가 형성되는 경우, 게이트라인의 양단부에 각각 게이트구동부를 연결하여 주사신호를 연결함으로써 개구부 주위의 더미영역에 게이트라인이 형성되지 않는다. 또한, 본 발명에서는 하나의 데이터라인을 2개 이상의 복수 화소가 공유함으로써 더미영역에 형성되는 데이터라인의 개수를 최소화함으로써 상기 더미영역의 면적을 최소화할 수 있게 된다.As described above, in the present invention, when the openings are formed in the liquid crystal panel, the gate lines are not formed in the dummy regions around the openings by connecting the gate drivers to the gate lines at both ends of the gate lines. Further, in the present invention, by sharing two or more pixels in one data line, the number of data lines formed in the dummy area can be minimized, so that the area of the dummy area can be minimized.

한편, 상술한 상세한 설명에서는 본 발명이 특정한 구조로 개시되어 있지만, 본 발명이 이러한 특정한 구조에만 한정되는 것은 아니다. 예를 들면, 상술한 상세한 설명에서는 액정패널이 사각형상으로 이루어지고 개구부 역시 액정패널과 동일 한 형상으로 이루어지지만, 본 발명이 이러한 형상에만 한정되는 것은 아니다.While the present invention has been disclosed in the foregoing detailed description, the present invention is not limited to this specific structure. For example, in the above-described detailed description, the liquid crystal panel has a rectangular shape and the opening has the same shape as the liquid crystal panel, but the present invention is not limited to such a shape.

도 8a에 도시된 바와 같이, 액정패널(301)이 사각형상으로 이루어지고 그 내부의 개구부(316) 및 더미영역(314)는 원형상으로 이루어지는 구성도 본 발명에 적용될 수 있고 도 8b에 도시된 바와 같이 액정패널(401)이 원형상으로 이루어지고 그 내부의 개구부(416) 및 더미영역(414) 도 원형상으로 이루어지는 구성도 본 발명에 적용될 수 있을 것이다. 다시 말해서, 본 발명은 필요에 따라 액정패널의 형상이나 개구부의 형상을 다양하게 형성할 수 있을 것이다.As shown in Fig. 8A, the liquid crystal panel 301 is formed in a rectangular shape, and the opening 316 and the dummy area 314 inside the circle are formed in a circular shape can be applied to the present invention, A configuration in which the liquid crystal panel 401 has a circular shape and the opening 416 and the dummy region 414 inside the circular shape are also applicable to the present invention. In other words, the shape of the liquid crystal panel and the shape of the opening may be variously formed according to the necessity of the present invention.

다시 말해서, 본 발명의 다른 예나 변형예는 본 발명의 기본적인 개념을 이용한 액정표시소자는 본 발명이 속하는 기술분야에 종사하는 사람이라면 누구나 용이하게 창안할 수 있을 것이다.In other words, the liquid crystal display device using the basic concept of the present invention can be easily created by anyone who is skilled in the art to which the present invention belongs.

도 1은 종래 액정표시소자의 구조를 나타내는 간략도.1 is a schematic view showing the structure of a conventional liquid crystal display element;

도 2는 액정패널에 개구부가 형성된 종래 액정표시소자를 나타내는 도면.2 is a view showing a conventional liquid crystal display element in which an opening is formed in a liquid crystal panel;

도 3은 액정패널에 개구부가 형성된 종래 액정표시소자의 회로 배치를 나타내는 도면.3 is a view showing a circuit arrangement of a conventional liquid crystal display element in which an opening is formed in the liquid crystal panel.

도 4는 본 발명의 제1실시예에 따른 액정표시소자의 구조를 나타내는 도면.4 is a view showing a structure of a liquid crystal display element according to a first embodiment of the present invention.

도 5a는 도 4에 개시된 액정표시소자의 화소 구조를 나타내는 평면도.FIG. 5A is a plan view showing the pixel structure of the liquid crystal display element shown in FIG. 4; FIG.

도 5b는 도 4에 개시된 액정표시소자의 화소 구조를 나타내는 단면도.5B is a cross-sectional view showing the pixel structure of the liquid crystal display element shown in Fig.

도 6은 본 발명의 제2실시예에 따른 액정표시소자의 구조를 나타내는 도면.6 is a view showing a structure of a liquid crystal display element according to a second embodiment of the present invention.

도 7은 도 6에 개시된 액정표시소자의 화소 구조를 나타내는 평면도.7 is a plan view showing the pixel structure of the liquid crystal display element shown in Fig.

도 8a 및 도 8b는 본 발명에 따른 액정표시소자의 다른 예를 나타내는 도면.8A and 8B are views showing another example of a liquid crystal display element according to the present invention.

Claims (8)

액정패널;A liquid crystal panel; 상기 액정패널을 관통하도록 구비되는 개구부;An opening formed to penetrate the liquid crystal panel; 상기 액정패널 내에 구비되며, 상기 개구부를 일정 폭으로 둘러 싸도록배치되는 더미영역;A dummy region provided in the liquid crystal panel and arranged to surround the opening with a predetermined width; 상기 액정패널 내에 구비되며, 상기 더미영역을 둘러 싸도록 배치되어 화상을 구현하는 표시영역;A display region provided in the liquid crystal panel and disposed to surround the dummy region to implement an image; 상기 개구부를 중심으로 각각 상기 표시영역의 좌우에 서로 단선되어 배치되고 더미영역에는 배치되지 않는 제1게이트라인과 제2게이트라인 및 데이터라인;A first gate line, a second gate line, and a data line, which are disposed on the left and right sides of the display region, respectively, with the opening as a center and are not disposed in the dummy region; 상기 액정패널의 양측면에 배치되어 각각 제1게이트라인 및 제2게이트라인에 주사신호를 인가하는 제1 및 제2게이트구동부; 및First and second gate drivers disposed on both sides of the liquid crystal panel for applying a scan signal to the first gate line and the second gate line, respectively; And 상기 액정패널에 배치되어 상기 데이터라인에 화상신호를 인가하는 데이터구동부로 구성된 액정표시소자.And a data driver arranged in the liquid crystal panel for applying an image signal to the data line. 제1항에 있어서, 상기 액정패널은 사각형상 또는 원형상인 액정표시소자.The liquid crystal display of claim 1, wherein the liquid crystal panel is rectangular or circular. 제1항에 있어서, 상기 개구부는 사각형상 또는 원형상인 액정표시소자.The liquid crystal display element according to claim 1, wherein the opening is a rectangular shape or a circular shape. 제1항에 있어서, 상기 액정패널은,The liquid crystal display device according to claim 1, 각각의 화소에 주사신호를 인가하는 복수의 게이트라인;A plurality of gate lines for applying a scan signal to each pixel; 상기 게이트라인과 교차하여 복수의 화소를 정의하며, 각 화소에 화상신호를 인가하는 복수의 데이터라인;A plurality of data lines which define a plurality of pixels intersecting the gate lines and apply image signals to the pixels; 각각의 화소에 형성된 박막트랜지스터;A thin film transistor formed in each pixel; 각각의 화소에 형성된 화소전극을 포함하는 액정표시소자.And a pixel electrode formed on each pixel. 제4항에 있어서, 상기 액정패널은,The liquid crystal display device according to claim 4, 각각의 화소에 주사신호를 인가하는 복수의 게이트라인;A plurality of gate lines for applying a scan signal to each pixel; 상기 복수의 데이터라인은 2개의 인접하는 화소에 의해 공유되어 해당 화소에 화상신호를 인가하며,The plurality of data lines are shared by two adjacent pixels to apply image signals to the pixels, 상기 데이터라인에 의해 공유되지 않는 화소 사이의 경계영역에 금속층이 구비되는 액정표시소자.And a metal layer is provided in a boundary region between pixels not shared by the data lines. 삭제delete 제3항에 있어서, 개구부 상부 및 하부에 배치되는 제1게이트라인과 제2게이트라인의 길이와 개구부 좌우에 배치되는 제1게이트라인과 제2게이트라인의 길이는 서로 다른 액정표시소자.The liquid crystal display device according to claim 3, wherein lengths of the first gate line and the second gate line disposed at the top and bottom of the opening and the lengths of the first gate line and the second gate line disposed at the left and right sides of the opening are different from each other. 제7항에 있어서, 개구부 상부 및 하부에 배치되는 제1게이트라인과 제2게이트라인의 부하와 개구부 좌우에 배치되는 제1게이트라인과 제2게이트라인의 부하는 서로 다른 액정표시소자.The liquid crystal display device according to claim 7, wherein the loads of the first gate line and the second gate line disposed at the upper and lower portions of the opening and the loads of the first gate line and the second gate line disposed at the left and right sides of the opening are different from each other.
KR1020090089775A 2009-09-22 2009-09-22 Liquid crystal display device KR101626361B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090089775A KR101626361B1 (en) 2009-09-22 2009-09-22 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090089775A KR101626361B1 (en) 2009-09-22 2009-09-22 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20110032341A KR20110032341A (en) 2011-03-30
KR101626361B1 true KR101626361B1 (en) 2016-06-02

Family

ID=43937105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090089775A KR101626361B1 (en) 2009-09-22 2009-09-22 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101626361B1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102050511B1 (en) 2012-07-24 2019-12-02 삼성디스플레이 주식회사 Display device
EP3320395B1 (en) 2015-06-30 2024-02-28 E Ink Corporation Composite electrophoretic displays
US10769991B2 (en) 2017-11-02 2020-09-08 Samsung Display Co., Ltd. Display device
KR102473211B1 (en) * 2017-11-03 2022-12-05 삼성디스플레이 주식회사 Display device
CN108806503B (en) * 2018-06-29 2020-07-03 厦门天马微电子有限公司 Display panel and display device
CN109285466B (en) * 2018-09-27 2021-03-02 武汉天马微电子有限公司 Display panel and display device
CN109343250B (en) * 2018-12-17 2021-01-26 惠科股份有限公司 Array substrate, display panel and driving method thereof
KR20210116754A (en) 2020-03-13 2021-09-28 삼성디스플레이 주식회사 Display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233729B1 (en) * 2006-06-21 2013-02-18 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same
KR101277937B1 (en) * 2006-09-07 2013-06-27 엘지디스플레이 주식회사 LCD and drive method thereof
JP4539760B2 (en) * 2007-08-29 2010-09-08 エプソンイメージングデバイス株式会社 Electronics

Also Published As

Publication number Publication date
KR20110032341A (en) 2011-03-30

Similar Documents

Publication Publication Date Title
US11506949B2 (en) Liquid crystal display device
KR101626361B1 (en) Liquid crystal display device
JP3971778B2 (en) Display device
US9329444B2 (en) Liquid crystal display device
JP5912668B2 (en) Liquid crystal display
JP6745732B2 (en) Liquid crystal display panel and liquid crystal display device
US9971212B2 (en) Array substrate, liquid crystal display panel, and liquid crystal display
JP5522243B2 (en) Electric field driving apparatus and electronic apparatus
JP2010160382A (en) Liquid crystal display device
US9703152B2 (en) Liquid crystal display device
CN102150192A (en) Active matrix substrate, display panel, display device, and electronic apparatus
JP2019148775A (en) Liquid crystal display device
JP6087956B2 (en) Thin film transistor array substrate and liquid crystal display device
KR101643588B1 (en) Liquid crystal display device
KR101320498B1 (en) Liquide crystal display device
JP2020079949A (en) Display
JP2002006329A (en) Liquid crystal display panel
KR101097790B1 (en) Liquid crystal display device
KR20160082211A (en) Liquid crystal display device for decreasing gate load
KR20210123463A (en) Liquid crystal display device
JP4711439B2 (en) Display device
JP2011128335A (en) Liquid crystal device and electronic equipment
JP2019191616A (en) Display
JP2019015976A (en) Display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4