KR101620039B1 - 산재된 주파수 할당을 갖는 동시 신호 수신기 - Google Patents

산재된 주파수 할당을 갖는 동시 신호 수신기 Download PDF

Info

Publication number
KR101620039B1
KR101620039B1 KR1020157026497A KR20157026497A KR101620039B1 KR 101620039 B1 KR101620039 B1 KR 101620039B1 KR 1020157026497 A KR1020157026497 A KR 1020157026497A KR 20157026497 A KR20157026497 A KR 20157026497A KR 101620039 B1 KR101620039 B1 KR 101620039B1
Authority
KR
South Korea
Prior art keywords
signal
signals
path
component
frequency band
Prior art date
Application number
KR1020157026497A
Other languages
English (en)
Other versions
KR20150119453A (ko
Inventor
진수 고
홍선 김
리앙 차오
쳉-한 왕
도미니크 제라드 파머
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150119453A publication Critical patent/KR20150119453A/ko
Application granted granted Critical
Publication of KR101620039B1 publication Critical patent/KR101620039B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0064—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with separate antennas for the more than one band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0067—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands
    • H04B1/0075—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands using different intermediate frequencied for the different bands

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

방법들 및 회로들은, 제 1 IF 신호를 제공하기 위해, 적어도 제 1 주파수 대역에서의 제 1 경로 상의 제 1 RF 신호를 하향 변환할 수 있다. 제 2 IF 신호를 제공하기 위해, 제 2 주파수 대역에서의 제 2 경로 상의 제 2 RF 신호가 하향 변환될 수 있다. 제 1 IF 신호 및 제 2 IF 신호는 주파수 도메인에서 산재되고, 제 1 주파수 대역은 제 2 주파수 대역과 상이하다. 결합기는, 디지털 프로세싱 회로에 의한 수신을 위한 출력 신호 경로 상에 결합 신호를 제공하기 위해, 제 1 IF 신호 및 제 2 IF 신호의 적어도 일부를 결합할 수 있다. 제 1 IF 신호 또는 제 2 IF 신호는, 제로 IF(ZIF), 매우 낮은 IF(VLIF), 또는 낮은 IF(LIF) 신호일 수 있다.

Description

산재된 주파수 할당을 갖는 동시 신호 수신기{SIMULTANEOUS SIGNAL RECEIVER WITH INTERSPERSED FREQUENCY ALLOCATION}
관련 출원들에 대한 상호-참조
[0001] 본 출원은 2013년 3월 8일자로 출원된 미국 특허 출원 일련번호 제 13/791,048호의 이득을 주장하며, 상기 특허 출원은 본 명세서에 인용에 의해 포함된다.
[0002] 본 개시는 주파수 대역들에서의 신호들의 프로세싱에 관한 것이다.
[0003] 디바이스들 또는 장비들과 통신하기 위해 다양한 무선 및 비-무선 신호들이 사용된다. 신호들은, 원격통신 신호들, 포지션 신호들, 데이터 통신 신호들, 센서 신호들, 및 다른 타입들의 신호들을 포함할 수 있지만 이에 제한되지 않는다. 원격통신 신호들, 포지션 신호들, 데이터 통신 신호들, 센서 신호들, 및 다른 타입들의 신호들에 대해 다양한 주파수 대역들이 사용된다. 이들 신호들은, 그들의 주파수들 및 다른 특성들에 기초하여 서로간에 간섭을 생성할 수 있다. 따라서, 종래의 시스템들은 종종 상이한 주파수 대역들에서의 신호들에 대해 전용 신호 경로들을 갖는다.
[0004] 신호들 중 하나의 예에 따르면, 위치 신호는 글로벌 내비게이션 위성 시스템(GNSS)을 포함하지만 이에 제한되지 않는 내비게이션 시스템들에서 사용된다. GNSS들의 타입들은 글로벌 포지셔닝 시스템(GPS), 글로벌 내비게이션 위성 시스템(GLONASS), BeiDou 내비게이션 시스템, Galileo 포지션 시스템 및 다른 지역적 내비게이션 시스템들을 포함한다.
[0005] GNSS들은 일반적으로 포지션 신호들에 대해 특정한 신호 캐리어 주파수들을 사용한다. 예를 들어, GPS는 현재 GHz 범위에서의 주파수들에서 L1 및 L2 신호들을 사용한다. GPS의 예상되는 확장은 1176.45 MHz에서의 L5 신호를 포함할 수도 있다. 몇몇 GLONASS 신호들(예를 들어, GLONASS L1(이하에서 R1) 및 GLONASS L2(이하에서 R2))이 또한 GHz 범위에 로케이팅된다. 아래의 표 1은 L1, L2, R1, 및 R2 신호들에 대한 파라미터들을 제공한다. Galileo 시스템은, 다음의 주파수들, 즉, 15742 MHz(L1), 1589 MHz(E1), 1561 MHz(E2), 1676.45 MHz(E5a), 1207.140 MHz(E5b), 및 1278.75 MHz(E6)에 중심이 놓인 신호들의 사용을 예상한다. 표 1에 도시되고 위에 열거된 주파수 대역들 각각은 전용 RF 수신 회로를 요구할 수도 있다.
Figure 112015093258366-pct00001
[0006] 잡음이 있거나 차단된(occluded) 환경들에서 GNSS 수신기를 더 융통성이 있고(versatile) 더 안정적이게 하기 위해, 다수의 주파수 대역들에서 GNSS 신호들을 수신하는 것이 바람직하다. 예를 들어, 종래의 GPS 수신기들은, L1 신호들이 이용가능하지 않은 경우 L2 신호들이 사용될 수 있도록 L1 및 L2 신호들 둘 모두를 수신하기 위한 능력을 포함하고 있다. 그러한 수신기들은, L1 및 L2 신호들 둘 모두를 수신하기 위해, 별개의 아날로그 프로세싱 회로들을 사용하거나 또는 공간 멀티플렉싱 및 시간 멀티플렉싱을 사용한다. L1 및 L2 신호들을 수신하기 위한 별개의 회로들의 사용은, 수신기의 사이즈, 비용, 및 중량을 부가한다. 또한, 별개의 회로들의 사용은, 수신기 내의 컴포넌트들에 대한 핀 개수를 부가시키는 별개의 아날로그 신호 경로들을 요구한다. 공간 멀티플렉싱 및 시간 멀티플렉싱의 사용은 신호의 수신과 연관된 분해능(resolution)을 열화시킬 수 있다.
[0007] GNSS 수신기들은, 모바일 폰들, 스마트 폰들, 태블릿들, 넷북들, 랩톱들, 자동차 등과 같은 다양한 물건들에 통합되어 왔다. 내비게이션 동작들에 더 큰 융통성 및 안정성을 제공하기 위해, 다수의 타입들의 GNSS 수신기들을 제품들에 포함시키는 것이 바람직할 것이다. 예를 들어, 하나의 타입의 GNSS 시스템은 특정한 영역에서 이용가능하지 않을 수도 있거나 또는 특정한 GNSS에 대한 신호는 재밍(jammed)될 수도 있으며, 다른 타입의 GNSS 또는 다른 GNSS 신호를 사용하는 것이 바람직할 수도 있다. 그러나, 제품들 내에 더 많은 타입들의 GNSS 수신기들의 통합시키는 것은, 제품의 사이즈, 비용 및 중량을 부가한다. 예를 들어, 각각의 타입의 GNSS에 대한 별개의 아날로그 신호 프로세서를 갖는 것은 제품의 사이즈, 비용 및 중량을 부가한다. 각각의 GNSS 및 각각의 GNSS 신호에 대한 별개의 아날로그 신호 경로들을 추가로 갖는 것은, 제품 내의 핀 개수를 부가하며, 인터페이스 물건에 대한 다수의 아날로그-투-디지털(analog-to-digital) 변환기(ADC)들을 부가한다.
[0008] 일 예시적인 실시예는 방법에 관한 것이다. 방법은, 제 1 IF 신호를 제공하기 위해, 적어도 제 1 주파수 대역에서의 제 1 경로 상의 제 1 신호를 하향 변환하는 단계를 포함한다. 방법은 또한, 제 2 IF 신호를 제공하기 위해, 적어도 제 2 주파수 대역에서의 제 2 경로 상의 제 2 신호를 하향 변환하는 단계를 포함할 수 있다. 제 2 신호는 제 2 기저대역 신호를 포함할 수 있다. 제 1 IF 신호 및 제 2 IF 신호들은 주파수 도메인에서 산재(interperse)되며, 제 1 주파수 대역은 제 2 주파수 대역과 상이하다. 방법은 추가로, 디지털 프로세싱 회로에 의한 수신을 위한 출력 신호 경로 상에 결합 신호를 제공하기 위해, 제 1 IF 신호 및 제 2 IF 신호의 적어도 일부를 결합하는 단계를 포함할 수 있다.
[0009] 다른 예시적인 실시예는 회로에 관한 것이다. 회로는, 제 1 IF 신호를 제공하기 위해 제 1 주파수 대역에서의 제 1 경로 상의 제 1 신호를 하향 변환하고 그리고 제 2 IF 신호를 제공하기 위해 제 2 주파수 대역에서의 제 2 경로 상의 제 2 신호를 하향 변환하도록 구성되는 하향 변환기를 포함한다. 제 1 IF 신호 및 제 2 IF 신호들은 주파수 도메인에서 산재되며, 제 1 주파수 대역은 제 2 주파수 대역과 상이하다. 회로는 추가로, 제 1 IF 신호 및 제 2 IF 신호의 적어도 일부를 결합하도록 구성되는 결합기, 및 결합 신호를 아날로그 신호 경로 상에 출력하도록 구성되는 드라이버를 포함한다. 특정한 실시예들에서, 제 1 IF 신호는 제로 IF(Zero IF)(ZIF), 매우 낮은 IF(very low IF)(VLIF), 또는 낮은 IF(Low IF)(LIF) 신호일 수 있다.
[0010] 다른 예시적인 실시예는 장치에 관한 것이다. 장치는, 주파수 도메인에서 산재된 2개 또는 그 초과의 하향 변환된 신호들을 제공하도록 2개 또는 그 초과의 GNSS 신호들을 하향 변환하기 위한 수단, 및 디지털 신호 프로세서에 의한 수신을 위한 결합 신호를 생성하기 위해 2개 또는 그 초과의 하향 변환된 신호들을 결합하기 위한 수단을 포함한다. 2개 또는 그 초과의 GNSS 신호들은 상이한 주파수 대역들에 있을 수 있다.
[0011] 다른 예시적인 실시예는, 디바이스 상에서 실행되는 경우, 디바이스로 하여금, 주파수 도메인에서 산재되도록 2개 또는 그 초과의 GNSS 신호들을 하향 변환하는 것을 포함하는 프로세스를 수행하게 하는 컴퓨터 프로그램을 저장하는 비-일시적인 컴퓨터 판독가능 저장 매체에 관한 것이다. 프로세스는, 2개 또는 그 초과의 GNSS 신호들의 기저 대역 신호들을 포함하는 산재된 결합 신호를 생성하기 위해, 하향 변환된 GNSS 신호들을 결합할 수 있다.
[0012] 도 1a는 일 예시적인 실시예에 따른, 신호 수신기 및 신호 수신기 관련 환경의 개략도이다.
[0013] 도 1b는 일 예시적인 실시예에 따른, 신호를 수신 및 프로세싱하기 위한 방법 단계들의 흐름도이다.
[0014] 도 2a는 일 예시적인 실시예에 따른, 도 1a에 예시된 신호 수신기의 아날로그 부분 및 디지털 부분의 개략적 회로도이다.
[0015] 도 2b는 다른 실시예에 따른, 도 1a에 예시된 신호 수신기의 아날로그 부분 및 디지털 부분의 개략적 회로도이다.
[0016] 도 2c는 또 다른 실시예에 따른, 도 1a에 예시된 신호 수신기의 아날로그 부분 및 디지털 부분의 개략적 회로도이다.
[0017] 도 3a는 일 예시적인 실시예에 따른, 도 1a, 2a, 및 2c에서의 아날로그 부분에 의해 생성될 수도 있는 출력 신호를 예시하는 그래프를 도시한다.
[0018] 도 3b는 다른 실시예에 따른, 도 1a, 2a, 및 2c에서의 아날로그 부분에 의해 생성될 수도 있는 출력 신호를 예시하는 그래프를 도시한다.
[0019] 도 3c는 다른 실시예에 따른, 도 1a, 2a, 및 2c에서의 아날로그 부분에 의해 생성될 수도 있는 출력 신호를 예시하는 그래프를 도시한다.
[0020] 도 3d는 다른 실시예에 따른, 도 1a 및 2b에서의 아날로그 부분에 의해 생성될 수도 있는 출력 신호를 예시하는 그래프를 도시한다.
[0021] 도 4는 일 예시적인 실시예에 따른, 신호를 수신하기 위한 방법 단계들의 흐름도이다.
[0022] 도 5는 다른 예시적인 실시예에 따른, 신호를 수신하고 그리고 디지털 방식으로 프로세싱하기 위한 방법 단계들의 흐름도이다.
[0023] 본 명세서 전반에 걸쳐, "하나의 예", "하나의 특징", "일 예" 또는 "하나의 특징"에 대한 지칭은 그러한 특징 및/또는 예와 관련하여 설명된 특정한 특징, 구조, 또는 특성이 청구대상의 적어도 하나의 특징 및/또는 예에 포함될 수도 있음을 의미한다. 따라서, 본 명세서에 전반에 걸친 여러 다양한 곳에서 기재된 구 "하나의 예에서", "하나의 실시예에서", "일 예", "하나의 특징에서" 또는 "일 특징"의 출현들은 반드시 모두 동일한 특징 및/또는 예를 지칭하고 있는 것은 아니다. 또한, 특정한 특징들, 구조들, 또는 특성들은 하나 이상의 예들 및/또는 특징들에 결합될 수도 있다. GPS 신호들 및 특정한 주파수 대역들에 관하여 다양한 예들이 아래에 설명되지만, 그들은 제한적인 방식으로 제공되지 않으며, 청구항에서 특정한 타입들의 수신기들 및 신호들로 명백히 제한하지 않으면 청구항들은 모든 타입들의 신호들 및 수신기들에 적용가능하다.
[0024] 본 명세서에 설명된 실시예들의 맥락에서, 용어들 "수신기" 및 "GNSS 수신기"는, 완전한 자체완비형(self-contained) 수신기 디바이스 뿐만 아니라, 복합 디바이스 내에 포함되는 모듈, 예컨대 모바일 또는 셀룰러 폰, 자동차 알람, PDA(Portable Digital Assistant)(개인 휴대 정보 단말) 등 내의 GNSS(예를 들어, GPS, GLONASS 등) 모듈을 또한 지칭할 수 있다. 위의 용어들은 또한, 적절한 버스, 예를 들어 GPS PC-카드를 거쳐 호스팅 디바이스와 접속될 수도 있는 플러그형(pluggable) 디바이스를 나타낼 수도 있다.
[0025] 본 명세서에 설명된 실시예들의 맥락에서, 용어들 "수신기" 및 "GNSS 수신기"는, 위에 정의된 바와 같이, GNSS 수신기(예를 들어, GPS, GLONASS, BeiDou 시스템 또는 로컬 또는 지역 내비게이션 시스템, 또는 다른 타입의 GNSS 수신기 또는 완전한 모듈)를 실현하도록 배열된 하나 또는 그 초과의 집적 회로들을 포함하는 것으로 또한 이해되어야 한다.
[0026] 도 1a를 참조하는 하나의 실시예에서, 통신 시스템(100)은, 위성들(103a-x), 기지국(104), 의사위성(pseudolite) 등으로부터 신호들을 수신하도록 구성되는 디바이스(120)를 포함한다. 디바이스(120)는, 임의의 타입의 신호 프로세싱 디바이스일 수 있다. 하나의 실시예에 따르면, 디바이스(120)는, 더 큰 물건 또는 시스템 내에 통합될 수 있는 GNSS 가능 디바이스이다. 몇몇 실시예들에서, 디바이스(120)는, 셀룰러 폰, 스마트 폰, 태블릿, 랩톱 컴퓨터와 같은(그러나 이에 제한되는 것은 아님) 휴대용 디바이스일 수도 있으며, 본 명세서에 설명되지 않은 다양한 다른 컴포넌트들을 포함할 수도 있다.
[0027] 디바이스(120)는 안테나(142), 안테나(144), 및 수신기(130)를 포함한다. 2개의 별개의 안테나들(142 및 144)이 도시되지만, 안테나들(142 및 144)은 하나 또는 그 초과의 엘리먼트들을 갖는 단일 안테나로 결합될 수 있다. 하나의 실시예에서, 수신기(130)는 아날로그 전단(front end) 또는 아날로그 신호 프로세서(150), 및 디지털 신호 프로세서(170)를 포함한다. 아날로그 신호 프로세서(150)는, 안테나(142)와 연관된 신호 경로(143) 및 안테나(144)와 연관된 신호 경로(145)에 커플링된다. 아날로그 신호 프로세서(150)는 아날로그 신호 경로(160)를 통하여 디지털 신호 프로세서(170)에 커플링된다.
[0028] 하나의 실시예에서, 디바이스(120)는 유리하게, 단일 GNSS 시스템으로부터의 하나 초과의 GNSS 신호를 그리고/또는 하나 초과의 타입의 GNSS로부터의 신호들을 프로세싱하도록 구성된다. 하나의 실시예에서, 디바이스(120)는 동일한 아날로그 전단(예를 들어, 프로세서(150))을 사용하여 GPS로부터의 L1 및 L2 신호들 및 GLONASS로부터의 R1 및 R2 신호들을 프로세싱할 수 있다. GPS 및 GLONASS가 언급되지만, 디바이스(120)는, BeiDou 내비게이션 시스템, Galileo 포지션 시스템 및 다름 지역 또는 로컬 내비게이션 시스템들과 연관된 신호들을 포함하는(그러나 이에 제한되는 것음 아님) 다른 타입들의 GNSS와 같은 다른 소스들로부터의 신호들을 프로세싱하도록 구성될 수 있다.
[0029] 아날로그 신호 프로세서(150)는, 하향-변환기(152), 신호 경로(154), 신호 경로(156), 및 결합기(158)를 포함한다. 아날로그 신호 프로세서(150)는, 안테나들(142 및 144)들로부터 신호들(예를 들어, GNSS L1/R1, L2/R2 신호들 및/또는 다를 신호들과 같은(그러나 이에 제한되는 것은 아님) 포지션 신호들)을 수신하고, 아날로그 신호 프로세싱을 수행함으로써 디지털 신호 프로세서(170)에 대한 아날로그 신호 경로(160)에 아날로그 출력 신호를 생성하도록 구성된다. 디지털 신호 프로세서(170)는, 아날로그 출력 신호를 디지털 신호로 변환하고, 내비게이션, 타겟팅(targeting), 및/또는 포지셔닝 동작들을 위해 디지털 신호를 프로세싱한다. 하나의 실시예에서, 아날로그 신호 프로세서(150)는, 복수의 상이한 타입들의 신호들을 수신하고, 디지털 신호 프로세서(170)와 아날로그 신호 프로세서(150) 사이에 오직 단일 링크 또는 경로(160)만이 존재하도록 신호들을 프로세싱하게 구성된다. 하나의 실시예에서, 경로(160)는, 변조된 위성 신호와 연관된 차동 I 및 Q 신호들에 대한 4개의 컨덕터 경로와 같은 다수의 컨덕터(conductor)들을 포함할 수 있다. 대안적으로, 경로(160)는, 컨덕터 쌍, 또는 단일 컨덕터일 수 있다. 디바이스(120)의 실시예들은 유리하게, 수신기(130)를 더 적은 핀 개수, 더 작은 사이즈, 및 더 낮은 전력 사용으로 최적화하면서 내비게이션, 타겟팅 및/또는 포지셔닝 동작들을 안정적으로 수행하도록 구성될 수 있다.
[0030] 하나의 실시예에서, 주파수 하향 변환기(152)는, 2개 또는 그 초과의 신호들을 수신하고, 각각의 신호가 임의의 다른 신호와 오버랩핑(overlap)하지 않도록 각각의 신호를 주파수 도메인에서 산재시킬 수도 있다. 몇몇 예시적인 실시예들에서, 주파수 하향 변환기(152)는, 제 1 신호의 기저대역 신호를 제로 IF(ZIF)(예를 들어, 0 MHz), 매우 낮은 IF(VLIF)(예를 들어, ± 1 MHz), 또는 낮은 IF(LIF) 0 MHz(ZIF)(예를 들어, ± 3 MHz)에 배치하도록 구성된다. 이러한 실시예에서, 제 1 신호의 기저대역 신호는 제 2 신호로부터 떨어져 산재될 수도 있다. 제 1 신호는 경로(154)를 통해 결합기(158)에 송신되고, 제 2 신호는 경로(156)를 통해 결합기(158)에 송신된다. 하나의 실시예에서, 결합기(158)는, 아날로그 신호 프로세서(150)와 디지털 신호 프로세서(170) 사이의 인터페이스 라인들(및/또는 핀들)의 개수를 감소시키기 위해, 기저대역(BB) 신호들(예를 들어, L1/R1 및 L2/R2 BB 신호들)을 포함하는 결합 신호를 경로(160)를 통해 전달한다. 하나의 실시예에서, 결합기(158)는, 신호들이 도 3a에 도시된 바와 같이 주파수 도메인에서 분리된 채로 유지되도록 신호들을 결합한다. 결합기(158)는 경로들(154 및 156) 상의 신호들을 전압 도메인에서 또는 전류 도메인에서 결합할 수도 있다. 결합기(158)는, 경로(160) 통해 디지털 신호 프로세서(170) 내의 아날로그 투 디지털 변환기에 신호를 출력할 수도 있다. 일 예시적인 실시예에서, 디지털 신호 프로세서(170)는 아날로그 신호 프로세서(150)와 상이한 물리적 칩 상에 로케이팅될 수도 있다. 대안적으로, 디지털 신호 프로세서(170)는 아날로그 신호 프로세서와 동일한 칩 상에 로케이팅된다. 하나의 실시예에서, 결합기(158)는 기저대역 전류 모드 결합기일 수도 있다.
[0031] 하나의 실시예에 따르면, 디바이스(120)는, 특정한 GNSS 신호들이 내비게이션, 타겟팅 및/또는 포지셔닝 동작들에 대해 재밍되거나, 간섭되거나, 또는 부적절하다는 것을 결정하도록 구성될 수도 있다. 일 예시적인 실시예에서, L1/R1 대역에서의 포지션 신호들은 재밍되거나 또는 불량한 신호 품질을 가질 수도 있다. 그에 응답하여, 하나의 실시예에서, 디바이스(120)는 디바이스의 위치를 결정하기 위해 L2/R2 대역이 계속될 필요가 있다고 결정할 수도 있고, 아날로그 신호 프로세서(150)는, 멀티플렉싱 및 신호 열화 없이 L2/R2 대역에서의 수신된 신호들을 제공할 수 있다. 다른 실시예에서, L2/R2 대역은 L1/R1 재밍 신호의 부재 시에 사용될 수도 있다.
[0032] 다양한 다른 타입들의 송신기들로부터의 신호들이 재밍되거나 GNSS 신호들과 간섭할 수도 있다. 예를 들어, L1 신호는, 788 MHz(B13/14)에서의 신호들의 제 2 고조파들, 1851 MHz(PCS) 및 1783 MHz(AWS)에 의한 상호변조된 신호들, 2.4 GHz(WLAN) 및 825 MHz(셀)에 의한 상호변조된 신호들 등과 같은(그러나 이에 제한되는 것은 아님) 다른 신호들에 의해 간섭되거나 또는 재밍될 수 있다. L1/R1 재밍은 L1/L2 및/또는 R1/R2의 동시 수신에 의해 회피될 수도 있다. L2 간섭 회피는 재밍-방지(anti-jamming) 및 차동 GNSS(예를 들어, GPS) 솔루션들을 초래할 수도 있다. 그러나, L1/L2 신호의 동시 수신은 종래의 수신기들에서의 영역, 사용되는 전력, 및 핀들에서의 증가를 유도할 수도 있다. 하나의 실시예에서, 산재된 주파수 할당을 위해 구성된 로컬 오실레이터(LO)를 갖는 하향 변환기가 아날로그 프로세서(150)에서 유리하게 사용된다. 하나의 실시예에서, 안테나들(142 및 144)로부터의 신호들은, L2 신호에 대한 기저대역 신호가 개재(intermediate) 주파수 신호(IF)의 주파수 도메인에서 L1 및/또는 R1 신호들에 대한 기저대역 신호 사이에 배치되도록 LO 주파수들을 적절히 선택함으로써 하향 변환될 수 있다.
[0033] 도 1b를 참조하면, 일 예시적인 실시예에 따른 신호들을 프로세싱하기 위한 방법(180)의 흐름도가 도시된다. 하나의 실시예에서, 신호들은 하나 또는 그 초과의 GPS 신호들을 포함하는 GNSS 포지션 신호들일 수도 있지만, 임의의 타입의 신호가 방법(180)에서 이용될 수 있다. 방법(180)은, 아날로그 프로세서(150)에서 구현될 수 있는 단계(182)를 포함한다. 하나의 구현에서, 단계(182)는, 하향 변환기(205)(도 2a), 믹서들(243 및 244)(도 2b), 또는 믹서들(283 및 284)(도 2c)에 의해 구현될 수 있다. 하나의 실시예에서의 단계(182)에서, 하향 변환기는, 로컬 오실레이터 믹싱 방식을 사용하여 2개의 신호들 중 하나를 LIF, VLIF 또는 ZIF 신호로 그리고 2개의 신호들 중 다른 하나를 IF 신호로 하향 변환한다. 로컬 오실레이터 주파수들은, 신호들을 적절한 주파수 대역으로 적절히 하향 변환하도록 선택된다. 하나의 실시예에의 단계(184)에서, 아날로그 신호 프로세서는, 제 1 IF 신호 및 제 2 IF 신호 중 적어도 일부를 결합하여 디지털 신호 프로세서에 의한 수신을 위한 출력 신호 경로 상에 결합 신호를 제공한다. 하나의 실시예에서의 단계(186)에서, 디지털 신호 프로세서는, 공통 아날로그 투 디지털 변환기(ADC)가 결합 IF 신호를 수신한 이후, 신호를 동시에 필터링 및 복조할 수도 있다. 하나의 실시예에서, 결합 신호는 전류 모드에서 동작하는 공통 드라이버 또는 증폭기에 의해 ADC에 제공될 수 있다. 다른 실시예에서, 드라이버는 전압 모드에서 동작할 수 있다.
[0034] 도 2a를 참조하면, 수신기(130)는, 아날로그 신호 프로세서(150), 아날로그 신호 경로(161) 및 디지털 신호 프로세서(170)를 포함한다. 수신기(130)는, 하나 또는 그 초과의 GNSS 시스템들로부터의 신호들을 프로세싱하도록 구성된다. 몇몇 실시예들에서, 수신기(130)는, GPS L1/L2 대역들 및 GLONASS R1/R2 대역들(예를 들어, 2개 또는 그 초과, 또는 4개 또는 그 초과의 상이한 대역폭들의 아날로그 신호들)을 프로세싱하도록 구성된다.
[0035] 상이한 대역폭들의 신호들을 프로세싱한 이후, 아날로그 신호 프로세서(150)는, 디지털 신호 프로세서(170)에 전달되는 아날로그 신호 경로(161) 상에 단일 신호를 생성할 수 있다. 하나의 실시예에서, 아날로그 신호 경로(161)는 차동 신호에 대해 단일 컨덕터 또는 컨덕터들의 쌍을 가질 수 있다. 아날로그 신호 프로세서(150)는, 하나 또는 그 초과의 전단 회로들(201, 203), 주파수 하향-변환기(205), 2개 또는 그 초과의 필터들(210 및 212)(예를 들어, 기저대역 또는 IF 필터들), 결합기(214), 및 출력 드라이버(216)(예를 들어, 기저대역 또는 IF 출력 드라이버)를 포함한다. 디지털 신호 프로세서(170)는, 디지털 하향-변환기(221)에 의해 하향-변환된 단일 디지털 신호를 생성하는 단일 아날로그 투 디지털 변환기(220)를 포함한다. 기저대역 프로세서들(224, 226, 228, 230 및 232)은, 디지털 하향-변환기(221)에 의해 생성되는 출력으로부터 적절한 타입의 원(original) 대역폭을 갖는 신호를 추출하도록 구성된다. 몇몇 실시예들에서, 기저대역 프로세서들(224, 226, 228, 230 및 232)은, 4개 또는 그 초과의 상이한 아날로그 대역들에 원래 속하는 디지털 신호들을 추출하도록 구성된다. 더 적거나 더 많은 기저대역 프로세서들이 시스템 기준들 및 설계 규격들에 의존하여 이용될 수 있다.
[0036] 하나의 실시예에서, 2개의 신호들은 전단 회로들(201 및 203)에 의해 경로들(143 및 145)에서 수신된다. 하나의 실시예에서, 경로들(143 및 145) 상의 신호들은 안테나들(142 및 144)로부터 동시에 수신될 수 있다. 하나의 실시예에서, 전단 회로들(201 및 203)은 동시에 수신된 신호들(예를 들어, L1/R1 및 L2/R2 신호들 같은 RF 신호들)을 증폭할 수 있다. 몇몇 실시예들에서, 전단 회로들(201 및 203)은, 사전필터들(예를 들어, 주파수 하향-변환 전 필터들), 저 잡음 증폭기(LNA), 및 이득 회로를 포함할 수 있다. 사전필터들은 L1/R1 및 L2/R2 대역들을 향하여(toward) 중심이 놓일 수 있다. 다른 실시예들에서, RF 전단 회로들(201 및 203)은 안테나들(142 및 144)과 함께 로케이팅될 수도 있다.
[0037] 하향 변환기(205)는, 회로들(201 및 203)로부터의 신호들을 하향 변환하도록 변형되는 하향 변환 주파수를 갖는 동일한 로컬 오실레이터를 사용하거나 2개의 상이한 로컬 오실레이터들을 사용한다. 하나의 실시예에서, 신호들은, 기저 대역 또는 개재 주파수(IF)로 하향 변환되고, 경로들(207 및 209) 상에 제공된다. 하나의 실시예에서, 경로들(207 및 209) 상의 신호들 중 하나는 제로 IF(ZIF), 매우 낮은 IF(VLIF) 또는 낮은 IF(LIF) 신호가 되도록 하향 변환되지만, 다른 신호는, -25 MHz와 +24 MHz 사이의 범위의 주파수 및 ZIF, VLIF 및 LIF 범위들의 외부의 주파수로 하향 변환된다. 대안적인 주파수 범위들은, -20.6 MHz 내지 +16 MHz, -18.6 MHz 내지 +14 MHz, -14.6 MHz 내지 +12 MHz 등을 포함한다. 하나의 실시예에서, 하향 변환기(205)는, ZIF, VLIF, 또는 LIF 스펙트럼 중 하나를 사용하여, 하향 변환된 L1과 R1 주파수 스펙트럼 사이에, 하향 변환된 L2 주파수를 산재시키도록 구성된다. 하나의 실시예에서, 도 1, 2a, 및 2c에 도시된 회로들은 포지티브 및 네거티브 주파수들 둘 모두를 갖는 아날로그 신호를 생성한다. 도 2b에 도시된 회로는 포지티브 주파수들을 갖는 아날로그 신호를 생성한다. 하나의 실시예에서, 도 2b에 도시된 회로는, 도 3d를 참조하여 설명된 바와 같이 네거티브 주파수들을 갖는 신호들을 생성하는데 실패한다.
[0038] 하나의 실시예에서, 주파수 하향 변환기(205)는, 2개 또는 그 초과의 GNSS 신호들을 수신하고, 각각의 신호가 어떠한 다른 신호와도 오버랩핑하지 않도록 각각의 신호를 주파수 도메인에서 산재시킨다. 몇몇 예시적인 실시예들에서, 주파수 하향 변환기(205)는, 0 MHz(ZIF), ±1 MHz(VLIF), 또는 ±3 MHz(LIF)에 L2 신호의 기저대역 신호(L2 BB 신호)를 배치하도록 구성된다. 이러한 실시예에서, L1 신호의 기저대역 신호(L1 BB 신호)는 L2 BB 신호와 떨어져 산재될 수도 있다.
[0039] 하나의 실시예에서, 경로들(207 및 209) 각각은, 하향 변환된 신호의 I 및 Q 컴포넌트들에 대한 2개 와이어(wire) 경로 또는 하향 변환된 신호의 I 및 Q 컴포넌트들에 대한 4개 와이어 차동 경로일 수 있다. 하나의 실시예에서, 하향 변환 이후, 하향 변환된 신호들은 각각 필터들(210 및 212)에 의해 경로들(207 및 209) 상에서 필터링되며, 결합기(214)에 의해 결합된다. 하나의 실시예에서, 필터들(210 및 212)은, ZIF, VLIF 또는 LIF 신호들을 선택적으로 통과시키기 위한 저역 통과, 대역 통과, 또는 고역 통과 필터들일 수 있다. 하나의 실시예에서, 필터들(210 및 212) 중 하나는 기저대역 또는 ZIF, VLIF 또는 LIF 필터이고, 필터들(210 및 212) 중 다른 하나는 LIF와 IF 사이의 범위를 갖는 필터이다. 결합기(214)는 전류 모드 기저대역 필터 또는 전압 모드 결합기일 수 있다.
[0040] 하나의 실시예에서, 필터(210)는, 주파수 하향 변환기(205)로부터 수신되는 L2 및/또는 R2 신호들로부터의 고조파들 및 고 주파수 재머(jammer)들을 필터링 아웃(filter out)한다. 하나의 실시예에서, 필터(212)는, 주파수 하향 변환기(205)로부터 수신되는 L1 및/또는 R1 신호들로부터의 고조파들 및 고 주파수 재머들을 필터링 아웃한다.
[0041] 경로들(211 및 213) 상의 신호들은 결합기(214)에 의해 결합되고, 결과적인 신호는 경로(215)를 거쳐 출력 드라이버(216)에 제공된다. 드라이버(216)는, 디지털 신호 프로세서(170)에 의한 수신을 위한 경로(161)에 결합 신호를 제공한다. 아날로그 투 디지털 변환기(220)는, 경로(161) 상의 아날로그 신호를 기저대역 프로세서들(224, 226, 228, 230 및 232)에 의한 프로세싱을 위한 디지털 신호로 변환한다.
[0042] 실시예에서, L1 BB 신호는 0 MHz로부터 -13.6 MHz에 로케이팅될 수 있다. 다른 실시예에서, 하향-변환기(205)는, L1 BB 신호를 0 MHz에 그리고 L2 BB 신호를 -13.6 MHz에 로케이팅할 수도 있다. 다른 실시예들에서, 산재된다는 것은, 2개 또는 그 초과의 신호들이 하향 변환된 이후, 각각의 신호가 어떠한 다른 신호의 대역폭과도 오버랩핑하지 않는다는 의미일 수도 있다. 몇몇 실시예들에서, 산재된 신호들은 주파수 도메인에서 서로 넌-오버랩핑(non-overlapping)이다. 하향 변환기(205)는, 원 RF 신호의 주파수를 감소시키기 위해 각각이 매칭 주파수를 갖는 신호를 생성하도록 구성되는 하나 또는 그 초과의 로컬 오실레이터들을 포함할 수도 있다. 예를 들어, 하나의 실시예에서, L2 BB 신호를 1227.6 MHz로부터 아래로 VLIF +1 MHz 신호로 하향-변환하기 위해, 하향-변환기(205)의 로컬 오실레이터는, 오직 +1 MHz 신호만이 남도록 1226.6 MHz의 주파수를 갖는 신호를 생성하게 구성된다. 상술된 바와 같이, 도 1a, 2a, 및 2c에 도시된 회로들은, 포지티브 및 네거티브 주파수들 둘 모두를 갖는 아날로그 신호를 생성한다. 하나의 실시예에서, 도 2b에 도시된 회로는 포지티브 주파수들을 갖는 아날로그 신호를 생성한다. 하나의 실시예에서, 도 2b에 도시된 회로는 도 3d에 예시된 바와 같이 네거티브 주파수들을 갖는 신호들을 생성하는데 실패한다.
[0043] 하나의 실시예에서, 결합기(214)는, 아날로그 신호 프로세서(150)와 디지털 신호 프로세서(170) 사이의 인터페이스 라인들(및/또는 핀들)의 개수를 감소시키기 위해, BB 신호들(예를 들어, L1/R1 및 L2/R2 BB 신호들)을 포함하는 결합 신호를 경로(215)를 통해 전달한다. 하나의 실시예에서, 결합기(214)는, 신호들이 도 3a에 도시된 바와 같이 주파수 도메인에서 분리된 채로 유지되도록 신호들을 결합한다. 결합기(214)는, 전압 도메인 또는 전류 도메인에서 신호들(211 및 213)을 결합할 수도 있다. 결합기(214)는, 경로(215)를 통해 신호를 출력 드라이버(216)에 출력할 수도 있으며, 출력 드라이버(216)는, 경로(161)를 통하여 아날로그 신호들을 변환기(220)의 아날로그 투 디지털 변환기 입력들에 출력한다. 일 예시적인 실시예에서, 디지털 신호 프로세서(170)는 아날로그 신호 프로세서(150)와 상이한 물리적 칩 상에 로케이팅될 수도 있다. 하나의 실시예에서, 결합기(214)는 기저대역 전류 모드 결합기일 수도 있다.
[0044] 하나의 실시예에서, 아날로그 출력 경로(161)는 L1/R1 및 L2/R2 BB 신호들 둘 모두를 전달한다. 몇몇 실시예들에서, 아날로그 경로(161)는 직교(I 및 Q) BB 신호를 제공한다. 다른 실시예들에서, 경로(161)는, 신호를 병렬로 전달하는 복수의 물리적 접속들을 포함하는 버스일 수도 있다. 다른 실시예에서, 경로(161)는, 디지털 신호 프로세서(170) 내의 아날로그 투 디지털 변환기(220)와 아날로그 신호 프로세서(150) 내의 출력 드라이버(216)를 접속시키는 단일 와이어 또는 차동 경로일 수도 있다. 하나의 실시예에서, L1/R1 및 L2/R2 BB 신호들은, 신호들이 수신되는 경우 공간 멀티플렉싱 또는 시간 멀티플렉싱되지 않는다.
[0045] 디지털 신호 프로세서(170)는, 아날로그 투 디지털 변환기(ADC)(220), 기저대역 프로세서들(224, 226, 228 ,230) 및 다른 프로세서들(232)을 포함하는 다양한 컴포넌트들을 포함한다. 상술된 바와 같이, 디지털 신호 프로세서(170)는 아날로그 신호 프로세서(150)와 상이한 칩 상에 로케이팅될 수도 있다. 아날로그 투 디지털 변환기(ADC)(220)는, GNSS를 포함하는 포지션 신호들 전부를 핸들링(handle)하도록 구성되는 GNSS 아날로그 투 디지털 변환기일 수도 있다. 다른 실시예들에서, ADC(220)는 서브샘플링(subsampling) 변환기가 아니며, 대신, ADC(220)는 나이키스트(Nyquist) 또는 오버샘플링(oversampling) 레이트 변환기이다. 하나의 실시예에서, 디지털 신호 프로세서(170)는, 아날로그 신호를 수신하는 단일, 차동 또는 직교 입력 라인들을 가지며, 수신된 신호는 단일 경로 ADC(220)에 입력으로서 제공된다. 아날로그 신호를 디지털 신호로 변환한 이후, 기저대역 프로세서들 BP(L1)(224)는 L1 BB 대역에 대응하는 디지털 데이터를 매치 필터링(match filter)할 수도 있다. 아날로그 신호를 디지털 신호로 변환한 이후, 기저대역 프로세서들 BP(R1)(226)는 R1 BB 대역에 대응하는 디지털 데이터를 매치 필터링할 수도 있다. 아날로그 신호를 디지털 신호로 변환한 이후, 기저대역 프로세서들 BP(L2)(228)는 L2 BB 대역에 대응하는 디지털 데이터를 매치 필터링할 수도 있다. 다른 기저대역 프로세서들(232)은 다른 GNSS 대역들을 매치 필터링할 수 있다. 프로세서(170)는, 본 발명의 범위로부터 벗어나지 않으면서, 경로(161)를 통해 수신되는 신호 또는 신호들 상에서 부가적인 동작들을 수행할 수 있다.
[0046] 프로세서(170)는 아날로그 신호 프로세서(150)와 통합될 수도 있으며, 프로세서(170)는, 하나 또는 그 초과의 주문형 집적 회로(ASIC)들, 디지털 신호 프로세서(DSP)들, 디지털 신호 프로세싱 디바이스(DSPD)들, 프로그래밍가능 로직 디바이스(PLD)들, 필드 프로그래밍가능 게이트 어레이(FPGA)들, 프로세서들, 제어기들, 마이크로-제어기들, 마이크로프로세서들, 전자 디바이스들, 본 명세서에 설명된 기능들을 수행하도록 설계된 다른 디바이스 유닛들, 및/또는 이들의 결합들 내에 구현될 수도 있다. 프로세서들(150 및/또는 170)은, 본 명세서에 설명된 프로세스들을 수행하기 위한 정보를 데이터 및/또는 명령들의 형태로 저장하는 것이 가능하게 될 수 있는 임의의 타입의 메모리를 포함할 수 있다. 제한이 아닌 예로서, 메모리는, 제조 물품 내에 포함될 수도 있고, 비-일시적인 형태의 메모리, 하나 또는 그 초과의 광학 데이터 저장 디스크들, 하나 또는 그 초과의 자기 저장 디스크들 또는 테이프들 등을 포함할 수도 있다.
[0047] 따라서, 하나의 실시예에서, 도 2a의 회로는, 물건들의 사이즈, 비용, 및 중량을 증가시키지 않으면서 하나 초과의 타입의 GNSS 수신기를 물건들 내에 통합시키는 것을 포함하는 다양한 이점들을 달성한다. 예를 들어, 하나의 실시예에서, 도 2a의 회로는, 모든 타입들의 GNSS들에 대해 단일 아날로그 신호 프로세서(150)를 가지며, 그에 따라, 다수의 아날로그 프로세서들을 요구하여 물건의 사이즈, 비용, 및 중량을 부가하지 않는다. 추가로, 하나의 실시예에서, 도 2a의 회로는, 물건 내의 핀 개수를 감소시키기 위해 모든 원하는 GNSS들에 대해 단일 아날로그 신호 경로(161)를 가지며, 인터페이스 물건에 대해 단일 아날로그-투-디지털 변환기(220)(ADC)를 사용한다.
[0048] 도 2b는 다른 실시예에 따른, 수신기(130)에 대한 아날로그 신호 프로세서(240) 및 디지털 신호 프로세서(271)를 예시한다. 아날로그 신호 프로세서(240) 및 디지털 신호 프로세서(271)는 상술된 아날로그 신호 프로세서(150) 및 디지털 신호 프로세서(170)와 유사하다. 아날로그 신호 프로세서(240)는, 하나 또는 그 초과의 신호들을 수신하도록 구성되는 회로들을 포함한다. 예를 들어, 하나의 실시예에서, 안테나들(142 및 144)(도 1a)로부터의 경로들(143 및 145) 상의 신호들은, 아날로그 신호 프로세서(240)에 의해 처음에 수신되는 것으로 도시된다. 2개의 신호들이 도 2b에 도시되었지만, 하나의 실시예에서, 아날로그 신호 프로세서(240)는 더 많은 신호들을 수신할 수도 있다. 다른 실시예에서, 하나의 신호 라인은 하나 또는 그 초과의 신호들을 아날로그 신호 프로세서(240)에 제공할 수 있을 수도 있다. 하나의 실시예에서, 안테나들(142 및 144)로부터 수신되는 경로들(143 및 145) 상의 신호들은, 각각 RF 전단 회로(241) 및 RF 전단 회로(256)에 의해 처음에 수신된다. RF 전단 회로들(241 및 256)은, 상술된 RF 전단 회로들(201 및 203)과 유사한 방식으로 동작할 수도 있다.
[0049] 하나의 실시예에서, RF 전단 회로들(241 및 256)은, 동시에 수신되고 계속해서 양자화된(quantized) RF 신호들을 증폭할 수도 있다. 몇몇 실시예들에서, RF 전단 회로들(241 및 256)은 저 잡음 증폭기(LNA) 및 이득 블록을 포함할 수도 있다. 다른 실시예들에서, RF 전단 회로들(241 및 256)은 안테나들(142 및 144)과 함께 로케이팅될 수도 있다. 몇몇 실시예들에서, RF 전단 회로들(241 및 256)은, 포지션 신호, 원격통신 신호 또는 수신되기를 원하는 다른 타입의 신호를 향하여 중심이 놓은 사전선택기(preselector) 필터들을 포함한다. 예를 들어, 회로(241)에서의 사전선택기 필터들은, L2 대역 및/또는 R2 대역과 같은(그러나 이에 제한되는 것은 아님) 포지션 신호들을 향하여 중심이 놓인 주파수들을 가질 수 있으며, 회로(256)에서의 사전선택기 필터들은, L1 대역 및/또는 R1 대역들과 같은(그러나 이에 제한되는 것은 아님) 포지션 신호들을 향하여 중심이 놓은 주파수들을 가질 수 있다.
[0050] RF 전단 회로들(241 및 256)로부터의 결과적인 신호들은, 믹서들(243 및 258)을 사용함으로써 경로들(247 및 362)에서 동상(I) 신호들로 분할되고 그리고 믹서들(244 및 259)을 사용함으로써 경로들(248 및 263)에서 직교-위상(Q) 신호들로 분할될 수도 있다. 하나의 실시예에서, 신호를 신호의 I 및 Q 컴포넌트들로 분할하는 것은, 네거티브 주파수에서의 신호의 프로세싱을 허용한다.
[0051] 믹서(243)에 의해 제공되는 BB 신호의 주파수는, 입력(245)에서의 로컬 오실레이터 신호에 의해 제어될 수도 있다. 믹서(244)에 의해 제공되는 BB 신호의 주파수는, 입력(246)에서의 로컬 오실레이터 신호에 의해 제어될 수도 있다. 하나의 실시예에서, 믹서(243)는, RF 신호와 동상 LO를 곱하고, 결과적인 동상 신호를 필터(249)에 전달한다. 하나의 실시예에서, 믹서(244)는, RF 신호와 직교 LO를 곱하고, 결과적인 직교 신호를 필터(250)에 전달한다. 하나의 실시예에서, 믹서들(243 및 244)은, 수신된 신호들을 믹서들(258 및 259)과 연관된 주파수와 상이한 주파수로 하향 변환하도록 구성된다. 다른 실시예들에서, 믹서들(243 및 244)은, 믹서들(258 및 259)에 의해 제공되는 신호들의 주파수를 결정하고 그리고 상이한 주파수를 선택하는 것에 기초하는 주파수로 하향 변환하도록 구성된다.
[0052] 필터(249)(예를 들어, IF 또는 기저대역 필터)는, 고 주파수 재밍 신호들, 및 믹서(243)로부터 수신된 동상 L2 및/또는 R2 신호들로부터의 원하는 신호의 고조파들일 수도 있는 다른 신호들을 필터링 아웃한다. 하나의 실시예에서, 필터(250)(예를 들어, 기저대역 또는 IF 필터)는, 고 주파수 재밍 신호들, 및 믹서(244)로부터 수신된 직교 L2 및/또는 R2 신호들로부터의 원하는 신호의 고조파들일 수도 있는 다른 신호들을 필터링 아웃한다. 신호를 필터링한 이후, 신호는, 경로(252) 상에 신호를 형성하기 위해 I 및 Q 컴포넌트들을 결합시키는 다중위상(polyphase) 필터(251)에 전달된다. 하나의 실시예에서, 경로(252) 상의 신호는 결합기(253)에 전달되거나 또는 결합기(253)에 의해 수신된다. 결합기(253)는, 도 2a를 참조하여 설명된 결합기(214)와 유사한 기능을 수행한다.
[0053] 하나의 실시예에서, 전단 회로(256)는 경로(145)를 통해 신호를 수신한다. 하나의 실시예에서, 전단 회로(256)는, 경로(257) 상에 신호를 생성하기 위해 전단 회로(241)와 유사한 방식으로 신호(145)를 프로세싱한다. 믹서들(258 및 259) 각각은 믹서들(243 및 244)과 유사한 방식으로 신호를 프로세싱한다. 믹서들(258 및 259)은, 각각의 입력들(260 및 261)에서 로컬 오실레이터 신호들을 수신하고, 신호의 하향 변환을 수행하며, 신호를 그들의 I 및 Q 컴포넌트들로 분리시킬 수도 있다. 믹서들(258 및 259)은, 믹서들(243 및 244)과 연관된 주파수와 상이한 주파수로 신호를 하향 변환할 수도 있다. 경로(257) 상의 신호를 하향 변환 및 분리시킨 후에, 경로들(262 및 263) 상의 신호들은 각각 필터들(264 및 265)에 전달된다. 필터들(264 및 265)(예를 들어, IF 또는 기저대역 필터들)은 필터들(249 및 250)과 유사한 기능들을 수행한다. 필터들(264 및 265)로부터의 신호들은 다중위상 필터(266)에 송신된다. 다중위상 필터(266)는, 다중위상 필터(251)에 관하여 상술된 바와 같은 유사한 기능들을 수행한다. 다중위상 필터(266)는, 결합기(253)에 제공되는 경로(267) 상에 신호를 생성한다.
[0054] 하나의 실시예에 따르면, 경로들(252 및 267)을 통해 신호들을 수신한 이후, 결합기(253)는, 상술된 결합기(214)와 유사한 프로세스로 2개의 신호들의 전류 결합을 수행한다. 하나의 실시예에 따른 결합기(253)는 2개의 신호들을 결합하며, 이들 신호들은 주파수 도메인에서 산재되고 오버랩핑되지 않는다. 경로(254) 상의 신호는 출력 드라이버(255)에 전달될 수도 있고, 출력 드라이버(255)는, 경로들(143 및 145)과 연관된 BB 신호들 둘 모두를 결합하는 단일 신호 경로를 생성할 수 있다.
[0055] 아날로그 신호 경로(270)는, 경로들(143 및 145)(예를 들어, L1/R1 및 L2/R2 BB 신호들)과 연관된 BB 신호들 둘 모두를 단일 아날로그 출력 경로(270) 상에 전달한다. 특정한 실시예들에서, 경로(270)는, 단일 와이어, 차동 와이어 쌍, 또는 신호들을 병렬로 전달하는 복수의 물리적 접속들을 포함하는 버스일 수 있다. 하나의 실시예에서, 경로(270)는, 디지털 신호 프로세서(271) 내의 아날로그 투 디지털 변환기(272)와 아날로그 신호 프로세서(240)로부터의 출력 드라이버(255)를 접속시키는 단일 와이어일 수 있다. 일 예시적인 실시예에서, 경로들(143 및 145) 상의 L1/R1 및 L2/R2 BB 신호들은, 신호들이 수신된 이후 프로세서(240)에서 공간 멀티플렉싱 또는 시간 멀티플렉싱되지 않는다. 경로(270)를 통해 신호를 수신한 이후, 아날로그 투 디지털 변환기(272)는, 아날로그 신호를 디지털 신호로 변환하고, 그 디지털 신호를 디지털 하향 변환기(273)에 전달할 수도 있다. 하나의 실시예에서, 디지털 하향 변환기(273)는 추가로, 아날로그-투-디지털 변환기(272)로부터의 신호를 하향 변환할 수 있다. 디지털 하향 변환기(273)는, 관심있는 주파수 대역이 스펙트럼 아래로 이동되게 함으로써, 샘플 레이트들, 필터 요건들 및 디지털 프로세싱 로드들이 감소된다.
[0056] 따라서, 하나의 실시예에서, 도 2b의 회로는, 물건들의 사이즈, 비용, 및 중량을 증가시키지 않으면서 하나 초과의 타입의 GNSS 수신기를 물건들 내에 통합시키는 것을 포함하는 다양한 이점들을 달성한다. 예를 들어, 하나의 실시예에서, 도 2b의 회로는, 모든 타입들의 GNSS들에 대해 단일 아날로그 신호 프로세서(240)를 가지며, 그에 따라, 물건의 사이즈, 비용, 및 중량을 부가하지 않는다. 추가로, 하나의 실시예에서, 도 2b의 회로는, 물건 내의 핀 개수를 감소시키기 위해 모든 원하는 GNSS들에 대해 단일 아날로그 신호 경로(270)를 가지며, 단일 아날로그-투-디지털 변환기(ADC)(272)를 사용한다.
[0057] 도 2c는 아날로그 신호 프로세서(280) 및 디지털 신호 프로세서(300)를 예시한다. 아날로그 신호 프로세서(280)는, 전단 회로들(281, 295), 믹서들(283, 284, 297, 및 299), 기저대역 필터들(289, 290, 334, 및 335), 결합기들(292, 339) 및 아날로그 출력 드라이버들(294 및 340)을 포함한다. 디지털 신호 프로세서(300)는, 2개 또는 그 초과의 I, Q 아날로그 투 디지털 변환기들(342 및 343), 디지털 복소 하향 변환기(344), 및 기저대역 프로세서들(274, 275, 276, 277 및 278)을 포함한다.
[0058] 도 2a 및 2b를 참조하여 상술된 바와 같이, 전단 회로들(281 및 295)은 각각 전단 회로들(201 및 203)과 유사한 방식으로 신호를 프로세싱한다. 부가적으로 또는 대안적으로, 전단 회로들(281 및 295)은 각각 전단 회로들(241 및 256)과 유사한 방식으로 신호를 프로세싱한다. 믹서들(283 및 284)은, 도 2b를 참조하여 설명된 바와 같은 믹서들(243 및 244)과 유사한 방식으로 신호를 프로세싱한다. 믹서들(297 및 299)은, 도 2b를 참조하영 설명된 바와 같은 믹서들(258 및 259)과 유사한 방식으로 신호를 프로세싱한다.
[0059] 필터들(289 및 290)(예를 들어, 기저대역 또는 IF 필터들)은, 필터들(249 및 250)과 유사한 방식으로 신호들(287 및 288)을 수신하고 그들을 프로세싱한다. 필터들(334 및 335)은, 필터들(264 및 265)과 유사한 방식으로 신호들(332 및 333)을 수신하고 그들을 프로세싱한다.
[0060] 도 2c에서, 도 2b를 참조하여 설명된 바와 같이 I & Q 신호들을 결합하는 대신, 아날로그 신호 프로세서(280)는, 2개 또는 그 초과의 상이한 신호들의 I 컴포넌트를 결합하고 2개 또는 그 초과의 수신된 신호들의 Q 컴포넌트들을 결합하는 2개 또는 그 초과의 결합기들(예를 들어, 결합기들(292 및 339))을 포함한다. 결합기들(292 및 339)은, 경로들(293a 및 293b)을 통해 신호를 아날로그 출력 드라이버들(294 및 340)에 제공할 수 있다. 일 예시적인 실시예에서, 출력 드라이버(294)는, 2개의 상이한 신호들로부터의 결합 I 컴포넌트들을 경로들(143 및 145)을 통해 디지털 신호 프로세서(300)에 전달할 수도 있다. 일 예시적인 실시예에서, 출력 드라이버(340)는, 2개의 상이한 신호들로부터의 결합 Q 컴포넌트들을 경로들(143 및 145)을 통해 디지털 신호 프로세서(300)에 송신할 수도 있다.
[0061] 디지털 신호 프로세서(300)는, 아날로그 투 디지털 변환기들(342 및 343), 디지털 복소 하향 변환기(344), 및 기저대역 프로세서들(274, 275, 276, 277 및 278)을 포함할 수도 있다. 복소 하향 변환기(344)는, I 컴포넌트 및 Q 컴포넌트들을 수신하고 기저대역 프로세서들(274, 275, 276 및 278)에 신호들을 제공한다. 하나의 실시예에서, 변환기(344)는, 동상 ADC(342) 및 직교 위상 ADC(343)로부터 IF 신호를 수신하고, 기저대역 프로세서들(274, 275, 276, 277, 및 278)에 대해 제로 주파수에 중심이 놓인 기저대역 복소 신호를 제공한다. 디지털 하향 변환기들(221 및 273)과 다르게, 디지털 복소 하향 변환기(344)는, 동상 및 직교 신호와 같은 2개의 신호들을 수신하고, 제로 주파수에 중심이 놓인 기저대역 복소 신호를 출력한다.
[0062] 따라서, 하나의 실시예에서, 도 2c의 회로는, 물건들의 사이즈, 비용, 및 중량을 증가시키지 않으면서 하나 초과의 타입의 GNSS 수신기를 물건들 내에 통합시키는 것을 포함하는 다양한 이점들을 달성한다. 예를 들어, 하나의 실시예에서, 도 2b의 회로는, 모든 타입들의 GNSS들에 대해 단일 아날로그 신호 프로세서(280)를 가지며, 그에 따라, 물건의 사이즈, 비용, 및 중량을 부가하지 않는다. 추가로, 도 2c의 회로는, 물건 내의 핀 개수를 감소시키기 2개의 아날로그 신호 경로들(295 및 341)(하나는 동상 신호들을 위한 것이고 하나는 직교 신호들을 위한 것임)을 가지며, 2개의 아날로그-투-디지털 변환기(ADC)들(342 및 343)(하나는 동상 신호들을 위한 것이고 하나는 직교 신호들을 위한 것임)을 사용한다.
[0063] 도 3a는, 주파수 스펙트럼에서의 아날로그 기저대역 출력을 예시하는 그래프를 도시한다. 하나의 실시예에서, 도 3a는, 아날로그 출력 경로(160)(도 1a)에서의 결합 신호를 예시한다. 하나의 실시예에서, 도 3a에 도시된 바와 같이, L2 BB 신호를 포함하는 ZIF, LIF, 또는 VLIF 신호(302)가, -13.6 MHz에 중심이 놓인 L1 BB 신호를 포함하는 IF 신호(301)와 +12 MHz에 중심이 놓인 R1 BB 신호를 포함하는 IF 신호(303) 사이에 (산재되게) 배치된다. 신호(302)는, ZIF, VLIF, 또는 LIF 배치에 의존하여 상이한 위치에 산재될 수 있다. 도 3a에 도시된 배치에 대해, 수신기(130)는, L1 신호가 재밍되거나 또는 이용가능하지 않은 경우라 하더라도 계속해서 L2 신호를 수신할 수 있다.
[0064] 다른 실시예에서, 주파수 도메인에서 신호(301), 신호(302), 및 신호(303)의 위치 또는 배치는 스위칭되거나 또는 상호교환될 수 있다. 예를 들어, 하나의 실시예에서, L1 BB 신호를 포함하는 신호는 0 MHz로 하향 변환될 수 있고, L2 BB 신호를 포함하는 신호는 -13.6 MHz로 하향 변환될 수 있으며, R1 BB 신호를 포함하는 신호는 +12 MHz로 하향 변환될 수 있다. 다른 실시예에서, L1 BB 신호를 포함하는 신호는 12 MHz로 하향 변환되고, L2 BB 신호를 포함하는 신호는 -13.6 MHz로 하향 변환되며, R1 BB 신호를 포함하는 신호는 0 MHz로 하향 변환된다. 다른 실시예에서, L1 BB 신호를 포함하는 신호는 -13.6 MHz로 하향 변환되고, L2 BB 신호를 포함하는 신호는 +13 MHz로 하향 변환되며, R1 BB 신호를 포함하는 신호는 0 MHz로 하향 변환된다. 따라서, 다양한 치환들(예를 들어, ZIF, LIF, 및 VLIF 중 하나의 경우 P(4,3) = 24개의 총 배치들)이 가능하다. 추가로, 12.0 MHz 및 -13.6 MHz 외의 위치들이 이용될 수 있다.
[0065] 신호(301), 신호(302), 및 신호(303)에 대해 다른 GNSS 신호들이 부가되거나 또는 치환될 수도 있다. 다른 실시예들에서, GNSS 신호들 중 하나 또는 그 초과가 사용되지 않는데, 예를 들어, R1 BB 신호를 포함하는 신호가 필터링 아웃될 수도 있고, L2 BB 신호를 포함하는 신호 및 L1을 포함하는 신호는 하향 변환된다. 하나의 예에서, L2 BB 신호를 포함하는 신호는 0 MHz로 하향 변환될 수도 있고, L1 BB 신호를 포함하는 신호는 -13.6 MHz로 하향 변환될 수도 있다. 다른 예에서, L1 BB 신호를 포함하는 신호는 0 MHz로 하향 변환되고, L2 BB 신호를 포함하는 신호는 -13.6 MHz로 하향 변환될 수도 있다. 또 다른 실시예에서, L1 BB 신호를 포함하는 신호는 0 MHz로 하향 변환될 수도 있고, L2 BB 신호를 포함하는 신호는 13 MHz로 하향 변환될 수도 있다. 또 다른 실시예에서, L2 BB 신호를 포함하는 신호는 0 MHz로 하향 변환될 수도 있고, L1 BB 신호를 포함하는 신호는 13 MHz로 하향 변환될 수도 있다.
[0066] 도 3b는, 하나의 실시예에서의 아날로그 출력 경로(160)(도 1a)에서의 결합 신호를 예시한다. 하나의 실시예에서, 도 3b에 도시된 바와 같이, L2 BB 신호를 포함하는 ZIF 신호(701)는, -13.6 MHz에서 L1 BB 신호를 포함하는 IF 신호(302)와 +13 MHz에서 R1 BB 신호를 포함하는 IF 신호(703) 사이에 있도록 하향 변환된다. 신호(701)는, ZIF, VLIF, 또는 LIF 배치에 의존하여 상이한 위치들에 산재될 수 있다.
[0067] 도 3c는, GLONASS R1 BB 신호를 포함하는 IF 신호(803) 및 L1 BB 신호를 포함하는 IF 신호(801)의 위치를 예시하는 실시예를 도시한다. 이러한 실시예에서, 신호(803)는 -13.6 MHz에 로케이팅되고, 신호(801)는 +13 MHz에 로케이팅되며, L2 BB 신호를 포함하는 신호(802)는 ZIF, VLIF, 또는 LIF 신호이다.
[0068] 도 3d는, GLONASS R1 BB 신호를 포함하는 IF 신호(813) 및 L1 BB 신호(801)를 포함하는 IF 신호(811)의 위치를 예시하는 실시예를 도시한다. 이러한 실시예에서, 신호(813)는 +20 MHz에 로케이팅되고, 신호(811)는 +7 MHz에 로케이팅되며, L2 BB 신호를 포함하는 신호(812)는 ZIF, VLIF, 또는 LIF 신호이다. 하나의 실시예에서, 도 2b에 도시된 수신기(130)는 도 3d에 도시된 신호들을 생성한다. 하나의 실시예에서, 상술된 바와 같이, 도 2b의 수신기(130)는 포지티브 주파수 대역들을 갖는 신호들을 생성한다.
[0069] 도 3a-3d에 3개의 신호들이 도시되지만, 더 많은 개수의 신호들이 사용될 수도 있다. 수신되는 각각의 신호는 주파수 도메인에서 산재될 수도 있다. 하나의 실시예에서, 하향 변환기들 및 로컬 오실레이터들은, 모든 다른 신호들의 주파수들에 관하여, 신호들이 결합되는 경우 신호가 오버랩핑하지 않도록 구성된다.
[0070] 도 4는 일 예시적인 실시예에 따른, GNSS 포지션 신호들과 같은 신호들을 프로세싱하기 위한 방법(390)의 흐름도이다. 하나의 실시예에서, GNSS 포지션 신호들은 하나 또는 그 초과의 GPS 신호들을 포함한다. 방법(390)은, 아날로그 프로세서(150)에서 구현될 수 있는 단계(392)를 포함한다. 하나의 실시예에서, 단계(392)는, 하향 변환기(205)(도 2a), 믹서들(243 및 244)(도 2b), 또는 믹서들(283 및 284)(도 2c)에 의해 구현될 수 있다. 단계(392)에서, 제 1 IF 신호를 제공하기 위해, 적어도 제 1 주파수 대역에서의 제 1 RF 경로(예를 들어, 경로(143)) 상의 제 1 RF 신호를 하향 변환한다. 단계(394)에서, 제 2 IF 신호를 제공하기 위해, 제 2 주파수 대역에서의 제 2 경로(예를 들어, 경로(145)) 상의 제 2 RF 신호를 하향변환한다. 단계(394)에서, 2개의 RF 신호는 아날로그 프로세서(150)에서 하향 변환될 수 있다. 하나의 실시예에서, 단계(394)는, 변환기(205)(도 2a), 믹서들(258 및 259)(도 2b) 또는 믹서들(297 및 299)(도 2c)에 의해 구현될 수 있다. 제 1 주파수 대역은 제 2 주파수 대역과 상이할 수도 있다. 하나의 실시예에서, 단계들(392 및 394)에서의 하향 변환은, 제 1 IF 신호 및 제 2 IF 신호를 주파수 도메인에서 산재시키도록 수행된다. 하나의 실시예에서, 단계들(392 및 394)에서의 하향 변환은 동시에 수행된다. 하나의 실시예에서, 제 1 IF 신호 또는 제 2 IF 신호 중 하나는 ZIF, VLIF, 또는 LIF 신호일 수 있다.
[0071] 단계(346)에서, 결합기들(214, 253, 292, 339)(도 2a-c)은, 디지털 프로세싱 회로(예를 들어, 프로세서들(170, 271, 300))에 의하 수신을 위한 출력 신호 경로(예를 들어, 경로(160)) 상에 결합 신호를 제공하기 위해, 제 1 IF 신호 및 제 2 IF 신호의 적어도 일부를 결합할 수도 있다.
[0072] 도 5는 일 예시적인 실시예에 따른, GNSS 포지션 신호들과 같은 신호들을 프로세싱하기 위한 방법(400)의 흐름도이다. 하나의 실시예에서, GNSS 포지션 신호들은 하나 또는 그 초과의 GPS 신호들을 포함한다. 방법(400)은, 하향 변환기(205)(도 2a), 믹서들(243 및 244)(도 2b), 및 믹서들(283 및 284)(도 2c)에 의해 구현될 수도 있는 단계(410)를 포함한다. 단계(410)에서, 제 1 IF 신호를 제공하기 위해, 적어도 제 1 주파수 대역에서의 제 1 RF 경로(예를 들어, 경로(143)) 상의 제 1 RF 신호가 하향 변환된다. 단계(412)에서, 제 2 IF 신호를 제공하기 위해, 제 2 주파수 대역에서의 제 2 경로(예를 들어, 경로(145)) 상의 제 2 RF 신호가 하향 변환된다. 제 1 주파수 대역은 제 2 주파수 대역과 상이할 수도 있다. 단계(412)는, 하향 변환기(205)(도 2a), 믹서들(258 및 259)(도 2b), 또는 믹서들(297 및 299)(도 2c)에 의해 구현될 수도 있다. 하나의 실시예에서, 단계들(410 및 412)에서의 하향 변환은, 제 1 IF 신호 및 제 2 IF 신호를 주파수 도메인에서 산재시키도록 수행된다. 하나의 실시예에서, 단계들(410 및 412)에서의 하향 변환은 동시에 수행된다. 하나의 실시예에서, 제 1 IF 신호 또는 제 2 IF 신호 중 하나는 ZIF, VLIF, 또는 LIF 신호일 수 있다.
[0073] 단계(414)에서, 결합기들(214, 253, 292, 339)(도 2a-c)은, 디지털 프로세싱 회로(예를 들어, 프로세서들(170, 271, 300))에 의하 수신을 위한 출력 신호 경로(예를 들어, 경로(160)) 상에 결합 신호를 제공하기 위해, 제 1 IF 신호 및 제 2 IF 신호의 적어도 일부를 결합할 수도 있다. 단계(416)에서, 결합 신호는 단일 경로 ADC를 사용하여 디지털 신호로 변환된다. 블록(418)에서, 기저대역 프로세서들은, 사용자 디바이스의 글로벌 포지션을 결정하기 위해 요구되는 적절한 신호를 디지털 하향 변환 및 매치 필터링함으로써 디지털 신호를 프로세싱할 수도 있다.
[0074] 기재된 프로세스들 내의 단계들의 특정한 순서 또는 계층이 예시적인 접근법들의 예시임을 이해한다. 설계 선호도들에 기초하여, 본 개시의 범위 내에 남아 있으면서 프로세스들 내의 단계들의 특정한 순서 또는 계층이 재배열될 수도 있음을 이해한다. 첨부한 방법 청구항들은 샘플 순서로 다양한 단계들의 엘리먼트들을 제시하며, 제시된 특정한 순서 또는 계층으로 제한되도록 의도되지는 않는다.
[0075] 당업자들은, 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 기술 및 기법을 사용하여 표현될 수도 있음을 이해할 것이다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 결합에 의해 표현될 수도 있다.
[0076] 당업자들은 본 명세서에 기재된 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수도 있음을 추가적으로 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능의 관점들에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과된 설계 제한들에 의존한다. 당업자들은 설명된 기능을 각각의 특정한 애플리케이션에 대해 다양한 방식들로 구현할 수도 있지만, 그러한 구현 결정들이 본 개시의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.
[0077] 본 명세서에 기재된 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 및 회로들은 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 결합, 예를 들어 DSP와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다.
[0078] 본 명세서에 기재된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서에 커플링되며, 그러한 프로세서는 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기입할 수 있다. 대안적으로, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수도 있다. ASIC은 사용자 단말에 상주할 수도 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말 내의 별개의 컴포넌트들로서 상주할 수도 있다.
[0079] 하나 또는 그 초과의 예시적인 실시예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 그 초과의 명령들 또는 코드로서 저장되거나 이들을 통해 전달될 수도 있다. 컴퓨터-판독가능 매체들은, 일 장소에서 다른 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함한 통신 매체들 및 컴퓨터 저장 매체들 양자를 포함한다. 비일시적인 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 제한이 아닌 예로서, 그러한 비일시적인 컴퓨터-판독가능 저장 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 반송 또는 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 부가적으로, 임의의 접속수단(connection)이 컴퓨터-판독가능 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선(twisted pair), 디지털 가입자 라인(DSL), 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들이 매체의 정의에 포함된다. 본 명세서에 사용되는 바와 같이, 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광학 디스크(disc), 디지털 다목적 디스크(digital versatile disc)(DVD), 플로피 디스크(disk) 및 blu-ray 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 또한, 상기의 것들의 결합들은 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.
[0080] 기재된 실시예들의 이전 설명은 임의의 당업자가 본 개시를 사용 또는 실시할 수 있도록 제공된다. 이들 실시예들에 대한 다양한 변형들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에 정의된 일반적인 원리들은 본 개시의 사상 또는 범위를 벗어나지 않으면서 다른 실시예들에 적용될 수도 있다. 따라서, 본 개시는 본 명세서에 설명된 실시예들로 제한되도록 의도되는 것이 아니라, 본 명세서에 기재된 원리들 및 신규한 특성들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims (29)

  1. 신호 프로세싱을 위한 방법으로서,
    제 1 I 컴포넌트 신호 및 제 1 Q 컴포넌트 신호를 포함하는 제 1 IF 신호를 제공하기 위해, 적어도 제 1 주파수 대역에서의 제 1 경로 상의 제 1 RF 신호를 하향 변환하는 단계;
    제 2 I 컴포넌트 신호 및 제 2 Q 컴포넌트 신호를 포함하는 제 2 IF 신호를 제공하기 위해, 적어도 제 2 주파수 대역에서의 제 2 경로 상의 제 2 RF 신호를 하향 변환하는 단계 ― 상기 제 1 IF 신호 및 상기 제 2 IF 신호는 주파수 도메인에서 산재(intersperse)되고, 상기 제 1 주파수 대역은 상기 제 2 주파수 대역과 상이함 ―;
    제 3 IF 신호를 제공하기 위해, 제 1 다중위상(polyphase) 필터를 사용하여 상기 제 1 I 컴포넌트 신호 및 상기 제 1 Q 컴포넌트 신호를 결합하는 단계;
    제 4 IF 신호를 제공하기 위해, 제 2 다중위상 필터를 사용하여 상기 제 2 I 컴포넌트 신호 및 상기 제 2 Q 컴포넌트 신호를 결합하는 단계; 및
    디지털 프로세싱 회로에 의한 수신을 위한 출력 신호 경로 상에 결합 신호를 제공하기 위해, 상기 제 3 IF 신호 및 상기 제 4 IF 신호의 적어도 일부를 결합하는 단계
    를 포함하는,
    신호 프로세싱을 위한 방법.
  2. 제 1 항에 있어서,
    상기 제 1 IF 신호는, ZIF(Zero IF), VLIF(very low IF), 또는 LIF(Low IF) 신호 중 적어도 하나를 포함하는,
    신호 프로세싱을 위한 방법.
  3. 제 1 항에 있어서,
    상기 결합 신호는 단일 신호 경로 상에 제공되는,
    신호 프로세싱을 위한 방법.
  4. 제 1 항에 있어서,
    상기 제 1 경로 상의 상기 제 1 RF 신호 및 상기 제 2 경로 상의 상기 제 2 RF 신호는 GNSS 신호들인,
    신호 프로세싱을 위한 방법.
  5. 제 4 항에 있어서,
    상기 GNSS 신호들은, GPS, GLONASS, BeiDou 시스템, 및 Galileo 시스템 중 하나 또는 그 초과로부터의 신호들인,
    신호 프로세싱을 위한 방법.
  6. 제 2 항에 있어서,
    상기 제 2 IF 신호는, ZIF(zero IF), VLIF(very low IF), 또는 LIF(low IF) 신호가 아닌,
    신호 프로세싱을 위한 방법.
  7. 제 1 항에 있어서,
    상기 제 3 IF 신호 및 상기 제 4 IF 신호의 적어도 일부를 결합하는 단계는, 상기 제 3 IF 신호 및 상기 제 4 IF 신호의 적어도 일부를 전류 모드 결합하는 단계를 포함하는,
    신호 프로세싱을 위한 방법.
  8. 신호 프로세싱을 위한 방법으로서,
    제 1 I 컴포넌트 신호 및 제 1 Q 컴포넌트 신호를 포함하는 제 1 IF 신호를 제공하기 위해, 적어도 제 1 주파수 대역에서의 제 1 경로 상의 제 1 RF 신호를 하향 변환하는 단계 ― 상기 제 1 RF 신호를 하향 변환하는 단계는, 로컬 오실레이팅(local oscillating) 신호들의 제 1 쌍을 사용하는 단계를 포함함 ―;
    제 2 I 컴포넌트 신호 및 제 2 Q 컴포넌트 신호를 포함하는 제 2 IF 신호를 제공하기 위해, 적어도 제 2 주파수 대역에서의 제 2 경로 상의 제 2 RF 신호를 하향 변환하는 단계 ― 상기 제 2 RF 신호를 하향 변환하는 단계는, 로컬 오실레이팅 신호들의 제 2 쌍을 사용하는 단계를 포함하고, 상기 제 1 IF 신호 및 상기 제 2 IF 신호는 주파수 도메인에서 산재되며, 상기 제 1 주파수 대역은 상기 제 2 주파수 대역과 상이함 ―; 및
    디지털 신호 프로세싱 회로에 의한 수신을 위한 출력 신호 경로 상에 제 1 결합 신호를 제공하기 위해, 상기 제 1 I 컴포넌트 신호 및 상기 제 2 I 컴포넌트 신호를 결합하는 단계
    를 포함하는,
    신호 프로세싱을 위한 방법.
  9. 제 8 항에 있어서,
    상기 디지털 신호 프로세싱 회로에 의한 수신을 위한 제 2 결합 신호를 제공하기 위해, 상기 제 1 Q 컴포넌트 신호 및 상기 제 2 Q 컴포넌트 신호를 결합하는 단계를 더 포함하는,
    신호 프로세싱을 위한 방법.
  10. 회로로서,
    하향 변환기 ― 상기 하향 변환기는, 제 1 I 컴포넌트 신호 및 제 1 Q 컴포넌트 신호를 포함하는 제 1 IF 신호를 제공하기 위해, 제 1 주파수 대역에서의 제 1 경로 상의 제 1 RF 신호를 하향 변환하고, 그리고 제 2 I 컴포넌트 신호 및 제 2 Q 컴포넌트 신호를 포함하는 제 2 IF 신호를 제공하기 위해, 제 2 주파수 대역에서의 제 2 경로 상의 제 2 RF 신호를 하향 변환하도록 구성되며, 상기 제 1 IF 신호 및 상기 제 2 IF 신호는 주파수 도메인에서 산재되고, 상기 제 1 주파수 대역은 상기 제 2 주파수 대역과 상이함 ―;
    제 3 IF 신호를 제공하기 위해, 상기 제 1 I 컴포넌트 신호 및 상기 제 1 Q 컴포넌트 신호를 결합하도록 구성되는 제 1 다중위상 필터;
    제 4 IF 신호를 제공하기 위해, 상기 제 2 I 컴포넌트 신호 및 상기 제 2 Q 컴포넌트 신호를 결합하기 위한 제 2 다중위상 필터;
    결합 신호를 제공하기 위해, 상기 제 3 IF 신호 및 상기 제 4 IF 신호의 적어도 일부를 결합하도록 구성되는 결합기; 및
    아날로그 신호 경로 상에 상기 결합 신호를 출력하도록 구성되는 드라이버
    를 포함하는,
    회로.
  11. 제 10 항에 있어서,
    상기 아날로그 신호 경로는 디지털 신호 프로세서에 접속되는,
    회로.
  12. 제 10 항에 있어서,
    상기 제 1 IF 신호는 ZIF(Zero IF), VLIF(very low IF), 또는 LIF(Low IF) 신호인,
    회로.
  13. 제 10 항에 있어서,
    상기 제 1 경로 상의 상기 제 1 RF 신호는, L1, L2, GLONASS L1, GLONASS L2, L2C, E1, E2, E5a, E5b, 및 E6 신호 중 적어도 하나를 포함하고, 그리고
    상기 제 2 경로 상의 상기 제 2 RF 신호는, L1, L2, R1, R2, L2C, E1, E2, E5a, E5b, 및 E6 신호 중 적어도 하나를 포함하는,
    회로.
  14. 제 10 항에 있어서,
    상기 아날로그 신호 경로는 단일 신호 경로인,
    회로.
  15. 제 10 항에 있어서,
    상기 아날로그 신호 경로는 집적 회로의 단자를 포함하는,
    회로.
  16. 제 10 항에 있어서,
    상기 제 1 RF 신호는, 상기 제 1 I 컴포넌트 신호 및 상기 제 1 Q 컴포넌트 신호를 제공하기 위해 하향 변환 및 필터링(filter)되고, 그리고
    상기 제 2 RF 신호는, 상기 제 2 I 컴포넌트 신호 및 상기 제 2 Q 컴포넌트 신호를 제공하기 위해 하향 변환 및 필터링되는,
    회로.
  17. 제 10 항에 있어서,
    상기 결합기는 전류 모드 결합기인,
    회로.
  18. 제 12 항에 있어서,
    상기 제 2 IF 신호는, ZIF(zero IF), VLIF(very low IF), 또는 LIF(low IF) 신호가 아닌,
    회로.
  19. 회로로서,
    하향 변환기 ― 상기 하향 변환기는, 제 1 I 컴포넌트 신호 및 제 1 Q 컴포넌트 신호를 포함하는 제 1 IF 신호를 제공하기 위해, 제 1 주파수 대역에서의 제 1 경로 상의 제 1 RF 신호를 하향 변환하고, 그리고 제 2 I 컴포넌트 신호 및 제 2 Q 컴포넌트 신호를 포함하는 제 2 IF 신호를 제공하기 위해, 제 2 주파수 대역에서의 제 2 경로 상의 제 2 RF 신호를 하향 변환하도록 구성되며, 상기 하향 변환기는, 상기 제 1 RF 신호를 상기 제 1 I 컴포넌트 신호 및 상기 제 1 Q 컴포넌트 신호로 분리하도록 구성되는 로컬 오실레이터들의 제 1 쌍을 포함하고, 상기 하향 변환기는, 상기 제 2 RF 신호를 상기 제 2 I 컴포넌트 신호 및 상기 제 2 Q 컴포넌트 신호로 분리하도록 구성되는 로컬 오실레이터들의 제 2 쌍을 포함하고, 상기 제 1 IF 신호 및 상기 제 2 IF 신호는 주파수 도메인에서 산재되며, 상기 제 1 주파수 대역은 상기 제 2 주파수 대역과 상이함 ―;
    결합 I 컴포넌트 신호를 제공하기 위해, 상기 제 1 I 컴포넌트 신호 및 상기 제 2 I 컴포넌트 신호를 결합하도록 구성되는 제 1 결합기;
    결합 Q 컴포넌트 신호를 제공하기 위해, 상기 제 1 Q 컴포넌트 신호 및 상기 제 2 Q 컴포넌트 신호를 결합하도록 구성되는 제 2 결합기; 및
    아날로그 신호 경로 상에 상기 결합 I 컴포넌트 신호 및 상기 결합 Q 컴포넌트 신호를 출력하도록 구성되는 드라이버들
    을 포함하는,
    회로.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
KR1020157026497A 2013-03-08 2014-03-05 산재된 주파수 할당을 갖는 동시 신호 수신기 KR101620039B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/791,048 2013-03-08
US13/791,048 US8874063B2 (en) 2013-03-08 2013-03-08 Simultaneous signal receiver with interspersed frequency allocation
PCT/US2014/020800 WO2014138258A1 (en) 2013-03-08 2014-03-05 Simultaneous signal receiver with interspersed frequency allocation

Publications (2)

Publication Number Publication Date
KR20150119453A KR20150119453A (ko) 2015-10-23
KR101620039B1 true KR101620039B1 (ko) 2016-05-12

Family

ID=50336581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157026497A KR101620039B1 (ko) 2013-03-08 2014-03-05 산재된 주파수 할당을 갖는 동시 신호 수신기

Country Status (8)

Country Link
US (1) US8874063B2 (ko)
EP (1) EP2965435B1 (ko)
JP (2) JP2016519280A (ko)
KR (1) KR101620039B1 (ko)
CN (1) CN105122657B (ko)
ES (1) ES2733275T3 (ko)
HU (1) HUE044076T2 (ko)
WO (1) WO2014138258A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105319564A (zh) * 2014-12-26 2016-02-10 上海华测导航技术股份有限公司 一种将卫星信号分为八频点进行处理的方法
EP3289738B1 (en) * 2015-05-01 2020-12-02 Andrew Wireless Systems GmbH Multiple input multiple output distributed antenna system architectures
US10338231B2 (en) * 2015-11-30 2019-07-02 Trimble Inc. Hardware front-end for a GNSS receiver
JP7234832B2 (ja) 2019-07-03 2023-03-08 株式会社デンソー 電子制御装置
JP7234839B2 (ja) 2019-07-17 2023-03-08 株式会社デンソー ゲートウェイ装置、異常監視方法、及び異常監視プログラム
JP7172909B2 (ja) 2019-08-01 2022-11-16 株式会社デンソー 電子制御装置
JPWO2021229886A1 (ko) * 2020-05-11 2021-11-18

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124135A (en) 1997-05-30 2000-09-26 Avl Medical Instruments Method of determining an alkali ion
US20030007450A1 (en) 2001-07-05 2003-01-09 Alps Electric Co., Ltd. OFDM receiving apparatus having simplified circuit configuration
US20100091688A1 (en) 2008-10-14 2010-04-15 Texas Instruments Incorporated Simultaneous multiple signal reception and transmission using frequency multiplexing and shared processing
US20100265875A1 (en) 2009-04-16 2010-10-21 Qualcomm Incorporated Hybrid multi-band receiver

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320914B1 (en) * 1996-12-18 2001-11-20 Ericsson Inc. Spectrally efficient modulation using overlapped GMSK
US6125135A (en) 1998-11-25 2000-09-26 Navcom Technology, Inc. System and method for demodulating global positioning system signals
JP3492560B2 (ja) * 1999-07-26 2004-02-03 日本電信電話株式会社 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機
US6239743B1 (en) 1999-07-28 2001-05-29 Trimble Navigation Limited Integrated split spectrum positioning system receiver
US20030128068A1 (en) * 2001-08-16 2003-07-10 Farbod Behbahani Low noise image-reject gm-c filter
JP2006121665A (ja) * 2004-09-24 2006-05-11 Matsushita Electric Ind Co Ltd イメージリジェクションミキサと能動帯域フィルタを有する受信ｉｆ回路
US7460615B2 (en) 2005-04-12 2008-12-02 Novatel, Inc. Spatial and time multiplexing of multi-band signals
JP2007110696A (ja) * 2005-09-16 2007-04-26 Toshiba Corp アナログ信号処理回路およびそれを用いた通信装置
CN1976513A (zh) * 2005-12-01 2007-06-06 美国博通公司 多模通信系统及方法
US8416879B2 (en) 2005-12-01 2013-04-09 Broadcom Corporation System and method providing signal combining to support multimode communication
US8933839B2 (en) 2008-06-16 2015-01-13 Qualcomm Incorporated Single local oscillator frequency band to receive dual-band signals
EP2313982A1 (en) * 2008-07-28 2011-04-27 Freescale Semiconductor, Inc. Semiconductor device wireless communication unit and method for receiving a signal
JP4650554B2 (ja) * 2008-10-22 2011-03-16 ソニー株式会社 無線受信機
US8334804B2 (en) * 2009-09-04 2012-12-18 Hemisphere Gps Llc Multi-frequency GNSS receiver baseband DSP
US8209596B1 (en) 2010-03-05 2012-06-26 Exelis Inc. Integrity monitoring system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124135A (en) 1997-05-30 2000-09-26 Avl Medical Instruments Method of determining an alkali ion
US20030007450A1 (en) 2001-07-05 2003-01-09 Alps Electric Co., Ltd. OFDM receiving apparatus having simplified circuit configuration
US20100091688A1 (en) 2008-10-14 2010-04-15 Texas Instruments Incorporated Simultaneous multiple signal reception and transmission using frequency multiplexing and shared processing
US20100265875A1 (en) 2009-04-16 2010-10-21 Qualcomm Incorporated Hybrid multi-band receiver

Also Published As

Publication number Publication date
CN105122657A (zh) 2015-12-02
ES2733275T3 (es) 2019-11-28
JP6352460B2 (ja) 2018-07-04
CN105122657B (zh) 2017-05-31
JP2016519280A (ja) 2016-06-30
US20140256278A1 (en) 2014-09-11
KR20150119453A (ko) 2015-10-23
EP2965435B1 (en) 2019-05-01
EP2965435A1 (en) 2016-01-13
US8874063B2 (en) 2014-10-28
HUE044076T2 (hu) 2019-09-30
JP2017126989A (ja) 2017-07-20
WO2014138258A1 (en) 2014-09-12

Similar Documents

Publication Publication Date Title
KR101620039B1 (ko) 산재된 주파수 할당을 갖는 동시 신호 수신기
US8120531B2 (en) Signal processing apparatus for multi-mode satellite positioning system and method thereof
US10101461B2 (en) Radio frequency circuit structure for implementing function of converting GNSS satellite signal into baseband signal
US6088348A (en) Configurable single and dual VCOs for dual- and tri-band wireless communication systems
US8059758B2 (en) Conversion of multiple analog signals in an analog to digital converter
US20210306128A1 (en) Single local oscillator in a multi-band frequency division duplex transceiver
US20160294591A1 (en) Multichannel receiver
CN102916712B (zh) 无线接收器
WO2008144990A1 (fr) Procédé et système de traitement hf généralement configurables pour un signal de satellite de navigation
JP2009092473A (ja) 衛星測位用受信装置
CN104749591A (zh) 面向全球卫星导航系统的多模并行射频接收机
CN102323600A (zh) 双通道导航射频接收机的系统架构
Qi et al. A dual-channel GPS/Compass/Galileo/GLONASS reconfigurable GNSS receiver in 65nm CMOS
US9341721B2 (en) Concurrent multi-system satellite navigation receiver with real signaling output
US9912348B1 (en) Method and apparatus for hybrid delta-sigma and Nyquist data converters
US10228469B2 (en) Reception device
CN112105960A (zh) 对用于卫星导航信号的多个频带的并发支持
EP2839578B1 (en) Reconfigurable lna for increased jammer rejection
RU116298U1 (ru) Многосистемный радиочастотный блок спутникового навигационного приемника
CN217849427U (zh) 支持实现多模多频的卫星导航并行收发功能的装置
CN102291155B (zh) 位置信号接收器
CN118348575A (zh) 射频接收机、定位芯片及定位系统
Qi et al. An asymmetric dual-channel reconfigurable receiver for GNSS in 180nm CMOS
OA17424A (en) RFIC configuration for reduced antenna trace loss.

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee