KR101616919B1 - Method for manufacturing thin film transistor array substrate - Google Patents

Method for manufacturing thin film transistor array substrate Download PDF

Info

Publication number
KR101616919B1
KR101616919B1 KR1020090123600A KR20090123600A KR101616919B1 KR 101616919 B1 KR101616919 B1 KR 101616919B1 KR 1020090123600 A KR1020090123600 A KR 1020090123600A KR 20090123600 A KR20090123600 A KR 20090123600A KR 101616919 B1 KR101616919 B1 KR 101616919B1
Authority
KR
South Korea
Prior art keywords
contact hole
region
forming
mask
pad
Prior art date
Application number
KR1020090123600A
Other languages
Korean (ko)
Other versions
KR20110066807A (en
Inventor
곽희영
조흥렬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090123600A priority Critical patent/KR101616919B1/en
Publication of KR20110066807A publication Critical patent/KR20110066807A/en
Application granted granted Critical
Publication of KR101616919B1 publication Critical patent/KR101616919B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

본 발명은 박막트랜지스터 어레이기판의 제조방법에 관한 것으로, 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법은 기판 상에 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드를 형성하는 단계와, 상기 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴을 형성하는 단계와, 상기 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴이 형성된 기판 상에 보호막을 형성하는 단계와, 마스크를 이용하여 상기 보호막에 상기 게이트 패드를 노출하는 제1 콘택홀, 상기 데이터 패드를 노출하는 제2 콘택홀 및 상기 드레인 전극을 노출하는 제3 콘택홀을 형성하는 단계와, 상기 제1, 제2 및 제3 콘택홀이 형성된 기판 상에 화소전극, 스토리지 커패시터 상부전극, 데이터 패드 접촉부, 게이트 패드 접촉부를 형성하는 단계를 포함하고, 상기 마스크는 광을 투과시키는 투과영역과, 광의 일부분은 투과시키고 일부분은 차단시키는 반투과영역과, 광을 차단시키는 차단영역을 포함하는 마스크이고, 상기 제3 콘택홀은 상기 마스크의 투과영역과 상기 투과영역의 경계부에 배치된 반투과영역을 통해 형성된다. A method of manufacturing a thin film transistor array substrate according to the present invention includes forming a gate electrode, a lower electrode of a storage capacitor, and a gate pad on a substrate, Forming a data line, a data pad, a source and a drain electrode, and a semiconductor pattern on the gate insulating film; forming a gate insulating film on the data line, the data pad, the source and drain electrodes, Forming a first contact hole exposing the gate pad, a second contact hole exposing the data pad, and a third contact hole exposing the drain electrode using the mask; And a third contact hole formed on the substrate, a pixel electrode, a storage capacitor Wherein the mask comprises a transmissive region for transmitting light, a transflective region for transmitting a portion of the light and blocking a portion of the light, and a blocking region for blocking light, And the third contact hole is formed through a semi-transmissive region disposed at a boundary between the transmissive region of the mask and the transmissive region.

마스크, 콘택홀 Mask, contact hole

Description

박막 트랜지스터 어레이 기판의 제조방법{Method for manufacturing thin film transistor array substrate}[0001] The present invention relates to a thin film transistor array substrate,

본 발명은 액정표시장치의 제조방법에 관한 것으로 더욱 상세하게는 액정표시장치용 박막트랜지스터 어레이기판의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display device, and more particularly, to a method of manufacturing a thin film transistor array substrate for a liquid crystal display device.

액정표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. A liquid crystal display displays an image by adjusting the light transmittance of a liquid crystal having dielectric anisotropy using an electric field.

액정표시장치는 주로 칼라 필터 어레이가 형성된 칼라 필터 기판과 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판이 액정을 사이에 두고 합착되어 형성된다. 박막 트랜지스터 기판에는 데이터 신호가 개별적으로 공급되는 다수의 화소 전극이 매트릭스 형태로 형성된다. 또한 박막 트랜지스터 기판에는 다수의 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터와, 박막 트랜지스터를 제어하는 게이트 라인과, 박막 트랜지스터로 데이터 신호를 공급하는 데이터 라인이 형성된다. A liquid crystal display device is formed by a color filter substrate on which a color filter array is formed and a thin film transistor substrate on which a thin film transistor array is formed. A plurality of pixel electrodes, to which data signals are individually supplied, are formed in a matrix form on the thin film transistor substrate. In the thin film transistor substrate, a thin film transistor for driving a plurality of pixel electrodes individually, a gate line for controlling the thin film transistor, and a data line for supplying a data signal to the thin film transistor are formed.

전술한 액정표시장치용 박막트랜지스터 기판에 있어서, 게이트 라인 및 데이터 라인과, 게이트 전극과 소스 및 드레인 전극을 패터닝하거나 또는 드레인 콘택 홀 등을 형성하기 위해서는 마스크 공정을 진행해야 한다. In the above-described thin film transistor substrate for a liquid crystal display, a mask process must be performed to pattern gate lines, data lines, gate electrodes, source and drain electrodes, or form drain contact holes and the like.

마스크 공정이란, 기판 상에서 특정형태를 갖는 패턴들 예를 들면 배선 또는 전극 등을 형성하기 위한 물질을 증착 또는 도포하여 금속층 또는 게이트 절연막, 보호막 등의 절연층을 형성하고, 이러한 금속층 및 절연층 위로 감광성 물질인 포토레지스트를 도포하여 포토레지스트층을 형성하고, 상기 포토레지스트층 위로 형성해야 할 패턴의 모양대로 빛을 투과시키는 투과영역을 형성하거나 또는 빛을 차단하는 차단영역으로 형성하거나 해서, 이렇게 특정 패턴 모양으로 형성된 투과영역과 차단영역을 갖는 마스크를 통해 상기 포토레지스트층에 노광 공정을 실시하며, 상기 노광 공정 후에 상기 포토레지스트층을 현상액에 노출시켜 현상하게 되면, 상기 포토레지스트 타입에 따라 빛을 받은 부분이 기판 상에 남게 되거나 또는 빛을 받은 부분이 제거됨으로써 포토레지스트 패턴이 형성되고, 이렇게 상기 포토레지스트 패턴 외부로 노출된 절연층 또는 금속층을 식각함으로써 기판 상에 배선 또는 전극 또는 콘택홀 등을 형성하는 일련의 공정을 말한다. The masking process is a process in which an insulating layer such as a metal layer, a gate insulating film, or a protective film is formed by depositing or applying a material for forming patterns having a specific shape, for example, wiring or electrodes on a substrate, Forming a photoresist layer by applying a photoresist as a material and forming a transmissive region for transmitting light in the shape of a pattern to be formed on the photoresist layer or forming a blocking region for blocking light, The photoresist layer is exposed through a mask having a transmissive area and a blocking area, and after the exposing process, the photoresist layer is exposed to a developing solution to develop the photoresist layer, The part is left on the substrate or the light- Being a photo resist pattern is formed, and thus refers to a series of processes for forming such a wiring or an electrode or a contact hole, an insulating layer or metal layer exposed by the photoresist pattern on the outside of the substrate by etching.

이러한 마스크 공정을 진행하는데 있어, 특히, 보호층 상에 드레인 콘택홀 또는 게이트 또는 데이터 패드 콘택홀을 형성함에 있어, 상기 콘택홀의 형태가 통상적으로 직사각형 형태로 형성되고 있는 바, 콘택홀 형성을 위한 마스크의 콘택홀에 대응되는 패턴 일부를 도시한 평면도인 도 1에 도시한 바와 같이, 이러한 직사각형 형태의 콘택홀을 형성하기 위한 노광 공정에 이용되는 마스크(95)에 있어서도, 상기 기판 상의 콘택홀 형성 부분에 대응되는 마스크(95) 내의 영역은 통상적으로 직사각형 형태로 패턴(96)이 형성되고 있으며, 상기 패턴(96)이 빛을 차단하 는 차단영역(BA)으로 형성되고, 그 외의 영역은 빛을 투과하는 투과영역(TA)으로 구성되거나, 또는 도 1에 도시된 바와 같이, 그 반대로 상기 직사각형 형태 패턴이 빛을 투과시키는 투과영역(TA)으로 구성되고 그 외의 영역은 차단영역(BA)으로 구성되고 있다. In forming the drain contact hole or the gate or data pad contact hole on the protective layer, the shape of the contact hole is typically formed in a rectangular shape in the course of the mask process, 1, which is a plan view showing a part of the pattern corresponding to the contact hole of the contact hole, the mask 95 used in the exposure process for forming the rectangular contact hole also has the contact hole- The pattern 96 is formed in a rectangular shape, and the pattern 96 is formed as a blocking region BA for blocking light, and the other region is formed of a light- Or a transmissive area TA through which the rectangular pattern transmits light, as shown in FIG. 1, Configuration and the other region thereof is composed of a block area (BA).

한편, 최근 들어 소자에서 요구되는 콘택홀의 사이즈가 점차적으로 줄어들게 되고, 콘택홀에 대응하는 마스크의 패턴은 미세한 사이즈로 감소하게 된다. On the other hand, recently, the size of the contact hole required in the device is gradually reduced, and the pattern of the mask corresponding to the contact hole is reduced to a fine size.

그러나, 도 1에 도시된 바와 같이, 투과영역(TA)과 차단영역(BA)을 이웃하여 형성된 마스크를 통해 상기 콘택홀을 형성할 경우, 노광량의 분포가 완만해져서 이웃하는 부분과의 중첩효과에 의해 포토레지스트가 잔류하여 패턴이 형성되지 않는 경우가 발생하게 되고, 이 패턴을 통해서는 원하는 영역에 콘택홀을 형성할 수 없게 되는 문제점이 있다. However, as shown in FIG. 1, when the contact hole is formed through the mask formed adjacent to the transmissive area TA and the blocking area BA, the distribution of the exposure dose becomes gentle and the overlapping effect with the neighboring area The photoresist may remain and the pattern may not be formed. There is a problem that the contact hole can not be formed in a desired region through this pattern.

상술한 문제점을 해결하기 위한 본 발명의 목적은 원하는 영역에 콘택홀을 형성할 수 있도록 하는 박막트랜지스터 어레이 기판의 제조방법을 제공함에 있다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a thin film transistor array substrate capable of forming a contact hole in a desired region.

상술한 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법은 기판 상에 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드를 형성하는 단계와, 상기 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드가 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴을 형성하는 단계와, 상기 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴이 형성된 기판 상에 보호막을 형성하는 단계와, 마스크를 이용하여 상기 보호막에 상기 게이트 패드를 노출하는 제1 콘택홀, 상기 데이터 패드를 노출하는 제2 콘택홀 및 상기 드레인 전극을 노출하는 제3 콘택홀을 형성하는 단계와, 상기 제1, 제2 및 제3 콘택홀이 형성된 기판 상에 화소전극, 스토리지 커패시터 상부전극, 데이터 패드 접촉부, 게이트 패드 접촉부를 형성하는 단계를 포함하고, 상기 마스크는 광을 투과시키는 투과영역과, 광의 일부분은 투과시키고 일부분은 차단시키는 반투과영역과, 광을 차단시키는 차단영역을 포함하는 마스크이고, 상기 제3 콘택홀은 상기 마스크의 투과영역과 상기 투과영역의 경계부에 배치된 반투과영역을 통해 형성된다. According to another aspect of the present invention, there is provided a method of fabricating a thin film transistor array substrate, including: forming a gate electrode, a lower electrode of the storage capacitor, and a gate pad on a substrate; Forming a data line, a data pad, a source and a drain electrode, and a semiconductor pattern on the gate insulating film; forming a gate insulating film on the formed substrate by forming a data line, a data pad, a source and a drain electrode, A first contact hole exposing the gate pad, a second contact hole exposing the data pad, and a third contact hole exposing the gate electrode using the mask. A step of forming a hole on the substrate on which the first, second and third contact holes are formed, And forming a gate pad contact portion, wherein the mask comprises a transmissive region for transmitting light, a transflective region for transmitting a portion of the light and blocking a portion of the light, Wherein the third contact hole is formed through a semi-transmissive region disposed at a boundary between the transmissive region of the mask and the transmissive region.

상기 제3 콘택홀이 상기 마스크의 투과영역과 상기 투과영역의 경계부에 배치 된 반투과영역을 통해 형성되는 것은 상기 마스크의 투과영역과 반투과영역을 상기 드레인 전극에 상응하는 상기 보호막 상에 배치하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용하여 상기 보호막을 식각하여 제3 콘택홀을 형성하는 단계를 포함한다. The third contact hole is formed through a semi-transmissive region disposed at a boundary between the transmissive region and the transmissive region of the mask, the transmissive region and the semi-transmissive region of the mask being disposed on the protective film corresponding to the drain electrode Forming a photoresist pattern; and etching the passivation layer using the photoresist pattern to form a third contact hole.

상술한 목적을 달성하기 위한 본 발명의 또 다른 박막트랜지스터 어레이기판의 제조방법은 기판 상에 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드를 형성하는 단계와, 상기 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드가 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴을 형성하는 단계와, 상기 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴이 형성된 기판 상에 보호막을 형성하는 단계와, 마스크를 이용하여 상기 보호막에 상기 게이트 패드를 노출하는 제1 콘택홀, 상기 데이터 패드를 노출하는 제2 콘택홀 및 상기 드레인 전극을 노출하는 제3 콘택홀을 형성하는 단계와, 상기 제1, 제2 및 제3 콘택홀이 형성된 기판 상에 화소전극, 스토리지 커패시터 상부전극, 데이터 패드 접촉부, 게이트 패드 접촉부를 형성하는 단계를 포함하고, 상기 마스크는 광을 투과시키는 제1 투과영역과, 중심부에서 광의 전부를 투과시키고 모서리부에서 광의 일부만 투과시키는 제2 투과영역과, 광을 차단시키는 차단영역을 포함하는 마스크를 사용하고, 상기 제3 콘택홀은 상기 마스크의 제2 투과영역을 통해 형성된다. According to another aspect of the present invention, there is provided a method of fabricating a thin film transistor array substrate including forming a gate electrode, a lower electrode of a storage capacitor, and a gate pad on a substrate, Forming a data line, a data pad, a source and a drain electrode, and a semiconductor pattern on the gate insulating film; forming a gate electrode on the data line, the data pad, the source and drain electrodes, Forming a protective film on the patterned substrate; forming a first contact hole exposing the gate pad to the protective film using a mask, a second contact hole exposing the data pad, and a third contact hole exposing the data pad, A step of forming a contact hole, a step of forming a contact hole on the substrate on which the first, second and third contact holes are formed Forming a pixel electrode, a storage capacitor top electrode, a data pad contact, and a gate pad contact, wherein the mask comprises a first transmissive region for transmitting light and a second transmissive region for transmitting only a portion of the light at the corners, A second transmissive region, and a blocking region for blocking light, and the third contact hole is formed through the second transmissive region of the mask.

상기 제3 콘택홀이 상기 마스크의 제2 투과영역을 통해 형성되는 것은 상기 마스크의 제2 투과영역을 상기 드레인 전극에 상응하는 상기 보호막 상에 배치하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용하여 상기 보호막을 식각하여 제3 콘택홀을 형성하는 단계를 포함한다. Forming the third contact hole through the second transparent region of the mask includes disposing a second transparent region of the mask on the protective film corresponding to the drain electrode to form a photoresist pattern; And patterning the protective film to form a third contact hole.

상기 제2 투과영역은 중심부가 광이 모두 투과되는 투과영역으로 형성하고, 모서리부가 뽀족하게 돌출되도록 형성한다. The second transmissive region is formed as a transmissive region through which light is entirely transmitted through the central portion, and the corner portion is formed so as to protrude positively.

상술한 바와 같이 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법은 투과영역과 이웃한 반투과영역이 배치된 마스크를 통해 콘택홀을 형성함으로써, 원하는 영역에 콘택홀을 형성할 수 있는 효과가 있다. As described above, the method of manufacturing a thin film transistor array substrate according to the present invention has the effect of forming a contact hole in a desired region by forming a contact hole through a mask having a transmissive region and a neighboring semi-transmissive region.

또한, 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법은 모서리가 뽀족한 투과영역이 배치된 마스크를 통해 콘택홀을 형성함으로써, 원하는 영역에 콘택홀을 형성할 수 있는 효과가 있다. In addition, the method of manufacturing a thin film transistor array substrate according to the present invention has the effect of forming a contact hole in a desired region by forming a contact hole through a mask in which a transmissive region with a sharp edge is disposed.

이하는 첨부된 도면을 참조하여 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법을 설명하고자 한다. Hereinafter, a method of manufacturing a thin film transistor array substrate according to the present invention will be described with reference to the accompanying drawings.

도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 순차적으로 도시한 공정 순서도이다. FIGS. 2A to 2F are flowcharts sequentially illustrating a method of manufacturing a thin film transistor array substrate according to a first embodiment of the present invention.

도 2a에 도시된 바와 같이, 기판(10) 상에 게이트 전극(12a), 스토리지 커패시터 하부전극(12b), 게이트 패드(12c)가 형성된다. A gate electrode 12a, a storage capacitor lower electrode 12b, and a gate pad 12c are formed on a substrate 10, as shown in Fig.

한편, 상기 기판(10)은 게이트 패드가 형성되는 영역(G-Pad), 데이터 패드가 형성되는 영역(D-Pad), 데이터 라인이 형성되는 영역(D-line), 화소영역(PXL), 커 패시터가 형성되는 영역(Cst), 박막 트랜지스터가 형성되는 영역(TFT)으로 구분 정의되어 있다. The substrate 10 includes a region G-Pad where a gate pad is formed, a region D-Pad where a data pad is formed, a region D-line where a data line is formed, a pixel region PXL, A region Cst in which a capacitor is formed, and a region in which a thin film transistor is formed (TFT).

상기 게이트 전극(12a), 스토리지 커패시터 하부전극(12b), 게이트 패드(12c)는 기판(10) 상에 제1 금속층 및 포토 레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 제1 마스크를 이용한 사진공정을 수행하여 제1 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 제1 금속층을 식각함으로써 형성된다. The gate electrode 12a, the storage capacitor lower electrode 12b and the gate pad 12c are formed by sequentially forming a first metal layer and a photoresist on the substrate 10, To form a first photoresist pattern (not shown), and etching the first metal layer with an etching mask.

이어, 게이트 전극(12a), 스토리지 커패시터 하부전극(12b) 및 게이트 패드(12c)가 형성된 기판(10) 상에 게이트 절연막(14)을 형성한다. A gate insulating film 14 is formed on the substrate 10 on which the gate electrode 12a, the storage capacitor lower electrode 12b and the gate pad 12c are formed.

그리고, 도 2b에 도시된 바와 같이, 게이트 절연막(14)이 형성된 기판(10)상에 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a), 반도체패턴(16a)을 형성하고, 상기 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a)이 형성된 기판(10)상에 보호막(20)을 형성한다. 2B, a data line 18d, a data pad 18c, source and drain electrodes 18b and 18a, and a semiconductor pattern 16a are formed on a substrate 10 on which a gate insulating film 14 is formed. And a protective film 20 is formed on the substrate 10 on which the data line 18d, the data pad 18c, and the source and drain electrodes 18b and 18a are formed.

상기 반도체 패턴(16a)은 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a) 하부 각각에 형성된다. The semiconductor pattern 16a is formed under each of the data line 18d, the data pad 18c, and the source and drain electrodes 18b and 18a.

상기 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a), 반도체패턴(16a)의 형성방법에 대해 다음에서 보다 상세히 설명한다. The method of forming the data line 18d, the data pad 18c, the source and drain electrodes 18b and 18a and the semiconductor pattern 16a will be described in more detail below.

먼저, 게이트 절연막(14)이 형성된 기판(10) 상에 반도체층, 제2 금속층 및 제2 포토레지스트 패턴을 순차적으로 형성한다. First, a semiconductor layer, a second metal layer, and a second photoresist pattern are sequentially formed on a substrate 10 on which a gate insulating film 14 is formed.

이때, 반도체층은 비정질 실리콘층 및 n+ 비정질 실리콘층으로 형성된다. At this time, the semiconductor layer is formed of an amorphous silicon layer and an n + amorphous silicon layer.

그리고, 제2 포토레지스트 패턴은 제2 금속층이 형성된 기판상에 포토레지스 트를 형성한 후 제2 마스크(미도시)를 이용한 사진공정으로 형성된다. 이때, 상기 제2 마스크는 광을 투과시키는 투과영역과, 광의 일부분은 투과시키고 일부분은 차단시키는 반투과영역과, 광을 차단시키는 차단영역을 포함하는 3개의 서로 다른 투과율을 갖는 마스크를 사용한다. 차단영역에는 포토레지스트가 그대로 잔존하고 있고, 반투과영역에는 차단영역의 포토레지스트보다 낮은 두께로 잔존하고, 투과영역에는 포토레지스트가 잔존하지 않는다. 따라서, 차단영역은 데이터 패드가 형성될 영역, 데이터라인이 형성될 영역, 소스 및 드레인 전극이 형성될 영역에 배치되고, 반투과영역은 박막트랜지스터의 채널영역에 배치되고, 투과영역은 상기 차단영역과 반투과영역이 배치되는 영역을 제외한 나머지 영역에 배치된다. The second photoresist pattern is formed by photolithography using a second mask (not shown) after forming a photoresist on a substrate having the second metal layer formed thereon. At this time, the second mask uses a mask having three different transmissivities including a transmissive area for transmitting light, a transflective area for transmitting a part of light and blocking part of light, and a blocking area for blocking light. The photoresist remains as it is in the blocking region, and the photoresist remains in the transflective region at a lower thickness than the photoresist in the blocking region, and the photoresist does not remain in the transmissive region. Therefore, the blocking region is disposed in the region where the data pad is to be formed, the region in which the data line is to be formed, the region in which the source and drain electrodes are to be formed, the transflective region is disposed in the channel region of the thin film transistor, And the other area excluding the area in which the semi-transmissive area is disposed.

이어, 기판(10)상에 제2 포토레지스트 패턴을 식각 마스크로 제2 금속층, 반도체층을 식각하여 데이터 라인(18d), 데이터 패드(18c), 반도체 패턴(16a), 소스/드레인전극 패턴을 형성한다. Next, the second metal layer and the semiconductor layer are etched using the second photoresist pattern as an etching mask to form the data line 18d, the data pad 18c, the semiconductor pattern 16a, and the source / drain electrode pattern on the substrate 10 .

이어, 제2 포토레지스트 패턴을 에싱하여 제3 포토레지스트 패턴을 형성한다. 이때, 채널이 형성될 영역에 형성된 제2 포토레지스트 패턴은 상기 에싱공정시 모두 제거되어 채널이 형성될 영역에 형성된 소스/드레인전극 패턴의 제2 금속층이 노출된다. Next, the second photoresist pattern is ashed to form a third photoresist pattern. At this time, the second photoresist pattern formed in the region where the channel is to be formed is removed in the ashing process, and the second metal layer of the source / drain electrode pattern formed in the region where the channel is to be formed is exposed.

이어, 상기 제3 포토레지스트 패턴을 식각마스크로 노출된 소스/드레인전극 패턴의 제2 금속층을 식각하여 소스/드레인전극(18b, 18a)을 형성한다. Then, the source / drain electrodes 18b and 18a are formed by etching the second metal layer of the source / drain electrode pattern exposed with the etching mask.

그리고, 제3 포토레지스트 패턴을 스크립공정을 통해 제거한다. Then, the third photoresist pattern is removed through a script process.

다음으로, 도 2c에 도시된 바와 같이, 보호막(20)이 형성된 기판(10)상에 제 4 포토레지스트 패턴(22a)을 형성한다. Next, as shown in FIG. 2C, a fourth photoresist pattern 22a is formed on the substrate 10 on which the protective film 20 is formed.

제4 포토레지스트 패턴(22a)은 보호막(20)상에 포토레지스트를 형성한 후, 제3 마스크(100)를 이용한 사진공정으로 형성된다. 이때, 상기 제3 마스크(100)는 광을 투과시키는 투과영역(P1)과, 광의 일부분은 투과시키고 일부분은 차단시키는 반투과영역(P2)과, 광을 차단시키는 차단영역(P3)을 포함하는 3개의 서로 다른 투과율을 갖는 마스크를 사용한다. The fourth photoresist pattern 22a is formed by a photolithography process using a third mask 100 after forming a photoresist on the protective film 20. At this time, the third mask 100 includes a transmissive region P1 for transmitting light, a transflective region P2 for transmitting a part of light and blocking a part of the light, and a blocking region P3 for blocking light A mask having three different transmissivities is used.

이때, 투과영역(P1)은 게이트 패드가 형성되는 영역(G-Pad), 데이터 패드가 형성되는 영역(D-Pad), 박막 트랜지스터(TFT)의 드레인 전극에 상응하는 영역에 배치되고, 반투과영역(P2)은 박막트랜지스터(TFT)의 드레인전극에 상응하도록 배치된 투과영역(P1)의 경계부에 배치되고, 차단영역은 투과영역(P1)과 반투과영역(P2)가 배치되는 영역을 제외한 나머지 영역에 배치된다. At this time, the transmissive region P1 is arranged in a region corresponding to the region (G-Pad) where the gate pad is formed, the region (D-Pad) where the data pad is formed and the drain electrode of the thin film transistor The region P2 is disposed at a boundary portion of the transmissive region P1 arranged so as to correspond to the drain electrode of the thin film transistor TFT and the blocking region is a region excluding the region where the transmissive region P1 and the transflective region P2 are arranged And is disposed in the remaining area.

특히, 박막 트랜지스터(TFT)의 드레인 전극에 상응하는 영역에는 이후 콘택홀을 형성하기 위해, 도 4a에 도시된 바와 같이 투과영역(P1)과 반투과영역(P2)을 배치한다. In particular, the transmissive region P1 and the transflective region P2 are disposed in a region corresponding to the drain electrode of the thin film transistor TFT, as shown in Fig. 4A, in order to form a contact hole thereafter.

다음으로, 도 2d에 도시된 바와 같이, 기판(10)상에 형성된 제4 포토레지스트 패턴(22a)을 식각 마스크로 보호막(20)을 식각하여 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)을 형성한다. 2D, the passivation layer 20 is etched using the fourth photoresist pattern 22a formed on the substrate 10 to form first, second and third contact holes 24a, 24b, and 24c.

상기 제1 콘택홀(24a)은 보호막(20)을 식각하여 드레인 전극(18a)을 노출하고, 제2 콘택홀(24b)은 보호막(20)을 식각하여 데이터 패드(18c)을 노출하고, 제3 콘택홀(24c)은 게이트 절연막(14) 및 보호막(20)을 식각하여 게이트 패드(18d)을 노출한다. The first contact hole 24a exposes the drain electrode 18a by etching the passivation layer 20 and the data pad 18c is exposed by etching the passivation layer 20 by the second contact hole 24b, 3 contact hole 24c exposes the gate pad 18d by etching the gate insulating film 14 and the protective film 20.

이때, 상기 제1 콘택홀(24a)은 미세한 사이즈로 형성되기 때문에, 마스크(100)의 투과영역(도 2c의 P1)과 투과영역의 경게부에 배치된 반투과영역(도 2c의 P2)을 통해 형성된다. At this time, since the first contact hole 24a is formed in a minute size, the transmissive area (P1 in FIG. 2C) of the mask 100 and the semi-transmissive area (P2 in FIG. Lt; / RTI >

다시 말해, 종래와 같이 투과영역(도 1의 TA)와 인접하도록 차단영역(도 1의 BA)을 배치하면, 노광량의 분포가 완만해져서 이웃하는 부분과의 중첩효과에 의해 포토레지스트가 잔류하여 패턴이 형성되지 않는 경우가 발생하게 되지만, 투과영역(P1)의 양측에 반투과영역(P12)을 배치하면, 이웃하는 부분과의 중첩효과가 유발되더라도 반투과영역의 포토레지스트(차단영역의 포토레지스트의 두께보다 낮은 두께의 포토레지스트)에 의해 콘택홀 형성영역에 포토레지스트가 잔류하지 않는 제4 포토레지스트 패턴(22a)을 형성하게 된다. In other words, if the blocking region (BA in Fig. 1) is disposed adjacent to the transmission region (TA in Fig. 1) as in the conventional case, the distribution of the exposure amount becomes gentle and the photoresist remains due to the overlapping effect with the neighboring portion, However, if the semi-transmissive areas P12 are provided on both sides of the transmissive area P1, even if the overlapping effect with the neighboring areas is caused, the photoresist in the semi-transmissive area A photoresist having a thickness smaller than the thickness of the first photoresist pattern 22a) is formed on the third photoresist pattern 22a.

따라서, 제4 포토레지스트 패턴(22a)을 통해 형성된 제1 콘택홀(24a)은 드레인 전극(18a)을 노출한다. Therefore, the first contact hole 24a formed through the fourth photoresist pattern 22a exposes the drain electrode 18a.

상기 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)을 형성을 위한 식각은 건식식각을 통해 수행한다. The etching for forming the first, second, and third contact holes 24a, 24b, and 24c is performed by dry etching.

이어, 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)이 형성된 기판(10)상에 스트립 공정을 수행하여 제4 포토레지스트 패턴(22a)을 제거한다. Next, a strip process is performed on the substrate 10 on which the first, second and third contact holes 24a, 24b and 24c are formed to remove the fourth photoresist pattern 22a.

이어, 도 2e에 도시된 바와 같이, 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)이 형성된 기판(10)상에 투명금속층인 제3 금속층(26a)을 형성하고, 제3 금속층(26a) 상에 제5 포토레지스트 패턴(28)을 형성한다. Next, as shown in FIG. 2E, a third metal layer 26a, which is a transparent metal layer, is formed on the substrate 10 on which the first, second and third contact holes 24a, 24b and 24c are formed, A fifth photoresist pattern 28 is formed on the metal layer 26a.

상기 제5 포토레지스트 패턴(28)은 제3 금속층(26a) 상에 포토레지스트를 형성하고, 상기 포토 레지스트에 제4 마스크를 이용한 사진공정을 수행하여 형성한다. The fifth photoresist pattern 28 is formed by forming a photoresist on the third metal layer 26a and performing a photolithography process using the fourth mask on the photoresist.

이어, 도 2f에 도시된 바와 같이, 기판(10)상에 제5 포토레지스트 패턴(28)을 식각 마스크로 제3 금속층(26a)을 식각하여, 화소전극(26b), 스토리지 커패시터 상부전극(26c), 데이터 패드 접촉부(26d), 게이트 패드 접촉부(26e)을 형성한다. Next, as shown in FIG. 2F, the third metal layer 26a is etched using the fifth photoresist pattern 28 as an etching mask on the substrate 10 to form the pixel electrode 26b, the storage capacitor upper electrode 26c ), A data pad contact portion 26d, and a gate pad contact portion 26e.

이어, 화소전극(26b), 스토리지 커패시터 상부전극(26c), 데이터 패드 접촉부(26d), 게이트 패드 접촉부(26e)이 형성된 기판(10)상에 스트립 공정을 수행하여 제5 포토레지스트 패턴(28)을 제거함으로써, 본 공정을 완료한다. Next, a strip process is performed on the substrate 10 on which the pixel electrode 26b, the storage capacitor upper electrode 26c, the data pad contact portion 26d, and the gate pad contact portion 26e are formed to form the fifth photoresist pattern 28, The present process is completed.

다음은 본 발명에 따른 제2 실시예인 박막트랜지스터 어레이기판의 제조방법을 설명하고자 한다. Hereinafter, a method of manufacturing a thin film transistor array substrate according to a second embodiment of the present invention will be described.

도 3a 내지 도 3c는 본 발명에 따른 제2 실시예인 박막트랜지스터 어레이기판의 제조방법을 설명하기 위한 단면도들이다. 3A to 3C are cross-sectional views illustrating a method of manufacturing a thin film transistor array substrate according to a second embodiment of the present invention.

먼저, 도 3a에 도시된 바와 같이, 기판(10)상에 게이트 전극(20a), 스토리지 커패시터 하부패턴(20b), 게이트 절연막(14), 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a), 반도체패턴(16a), 보호막(20)이 형성한다. First, as shown in FIG. 3A, a gate electrode 20a, a storage capacitor lower pattern 20b, a gate insulating film 14, a data line 18d, a data pad 18c, Drain electrodes 18b and 18a, a semiconductor pattern 16a, and a protective film 20 are formed.

상기 게이트 전극(20a), 스토리지 커패시터 하부패턴(20b), 게이트 절연막(14), 데이터 라인(18d), 데이터 패드(18c), 소스 및 드레인 전극(18b, 18a), 반도체패턴(16a), 보호막(20)은 본 발명의 제1 실시예의 도 2a 및 도 2b과 동일한 공 정을 통해 형성되므로, 이에 대한 설명은 생략한다. The gate electrode 20a, the storage capacitor lower pattern 20b, the gate insulating film 14, the data line 18d, the data pad 18c, the source and drain electrodes 18b and 18a, the semiconductor pattern 16a, (20) are formed through the same processes as those of FIGS. 2A and 2B of the first embodiment of the present invention, and a description thereof will be omitted.

이어, 도 3b에 도시된 바와 같이, 보호막(20)이 형성된 기판(10)상에 제4 포토레지스트 패턴(22b)을 형성한다. Next, as shown in FIG. 3B, a fourth photoresist pattern 22b is formed on the substrate 10 having the protective film 20 formed thereon.

제4 포토레지스트 패턴(22b)은 보호막(20)상에 포토레지스트를 형성한 후, 제3 마스크(100)를 이용한 사진공정으로 형성된다. 이때, 상기 제3 마스크(100a)는 광을 투과시키는 제1 투과영역(P1), 중심부에서 광의 전부를 투과시키고 모서리부에서 광의 일부만 투과시키는 제2 투과영역(P11)과, 광을 차단시키는 차단영역(P3)을 포함하는 3개의 서로 다른 투과율을 갖는 마스크를 사용한다. The fourth photoresist pattern 22b is formed by a photolithography process using the third mask 100 after forming a photoresist on the protective film 20. The third mask 100a includes a first transmissive area P1 for transmitting light, a second transmissive area P11 for transmitting all the light at the center and only a part of light at the corners, A mask having three different transmissivities including the region P3 is used.

이때, 제1 투과영역(P1)은 게이트 패드가 형성되는 영역(G-Pad), 데이터 패드가 형성되는 영역(D-Pad)이 배치되고, 제2 투과영역(P11)은 박막 트랜지스터(TFT)의 드레인 전극에 상응하는 영역에 배치되고, 차단영역(P3)은 제1 투과영역(P1) 및 제2 투과영역(P11)이 배치되는 영역을 제외한 나머지 영역에 배치된다. In this case, the first transmission region P1 has a region G-Pad where a gate pad is formed, a region D-Pad where a data pad is formed, and a second transmission region P11 is a thin film transistor (TFT) And the blocking region P3 is disposed in a region other than the region where the first transmission region P1 and the second transmission region P11 are disposed.

특히, 중심부에서 광의 전부를 투과시키고 모서리부에서 광의 일부만 투과시키는 제2 투과영역(P11)은 이후 콘택홀을 형성하기 위해, 도 4b에 도시된 바와 같이, 중심부는 투과영역으로 형성하고, 모서리부는 뽀족하게 돌출되도록 형성한다. In particular, the second transmissive area P11, which transmits all of the light at the center and only a part of the light at the corners, is then formed as a transmissive area, as shown in Figure 4B, to form a contact hole, It is formed so as to protrude very much.

다음으로, 도 3c에 도시된 바와 같이, 기판(10)상에 형성된 제4 포토레지스트 패턴(22b)을 식각 마스크로 보호막(20)을 식각하여 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)을 형성한다. 3C, the protective film 20 is etched using the fourth photoresist pattern 22b formed on the substrate 10 by using the etching mask to form the first, second and third contact holes 24a, 24b, and 24c.

상기 제1 콘택홀(24a)은 보호막(20)을 식각하여 드레인 전극(18a)을 노출하고, 제2 콘택홀(24b)은 보호막(20)을 식각하여 데이터 패드(18c)을 노출하고, 제3 콘택홀(24c)은 게이트 절연막(14) 및 보호막(20)을 식각하여 게이트 패드(18d)을 노출한다. The first contact hole 24a exposes the drain electrode 18a by etching the passivation layer 20 and the data pad 18c is exposed by etching the passivation layer 20 by the second contact hole 24b, 3 contact hole 24c exposes the gate pad 18d by etching the gate insulating film 14 and the protective film 20.

이때, 상기 제1 콘택홀(24a)은 미세한 사이즈로 형성되기 때문에, 모서리부를 뽀족하게 돌출되도록 형성한 제2 투과영역(P11)을 통해 형성된다. At this time, since the first contact hole 24a is formed in a minute size, the first contact hole 24a is formed through the second transmission region P11 formed to protrude from the corner portion.

다시 말해, 종래와 같이 투과영역(도 1의 TA)와 인접하도록 차단영역(도 1의 BA)을 배치하면, 노광량의 분포가 완만해져서 이웃하는 부분과의 중첩효과에 의해 포토레지스트가 잔류하여 패턴이 형성되지 않는 경우가 발생하게 되지만, 도 4b에 도시된 바와 같이, 투과영역의 모서리부를 뽀족하게 돌출되도록 형성하면, 이웃하는 부분과의 중첩효과가 유발되지 않기 때문에 콘택홀 형성영역에 포토레지스트가 잔류하지 않는 제4 포토레지스트 패턴(22b)을 형성하게 된다. In other words, if the blocking region (BA in Fig. 1) is disposed adjacent to the transmission region (TA in Fig. 1) as in the conventional case, the distribution of the exposure amount becomes gentle and the photoresist remains due to the overlapping effect with the neighboring portion, However, as shown in Fig. 4B, if the corner portion of the transmissive region is formed to protrude slightly, there is no overlapping effect with the neighboring portion, so that a photoresist is formed in the contact hole forming region And the fourth photoresist pattern 22b which does not remain is formed.

따라서, 제4 포토레지스트 패턴(22b)을 통해 형성된 제1 콘택홀(24a)은 드레인 전극(18a)을 노출한다. Therefore, the first contact hole 24a formed through the fourth photoresist pattern 22b exposes the drain electrode 18a.

상기 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)을 형성을 위한 식각은 건식식각을 통해 수행한다. The etching for forming the first, second, and third contact holes 24a, 24b, and 24c is performed by dry etching.

이어, 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)이 형성된 기판(10)상에 스트립 공정을 수행하여 제4 포토레지스트 패턴(22a)을 제거한다. Next, a strip process is performed on the substrate 10 on which the first, second and third contact holes 24a, 24b and 24c are formed to remove the fourth photoresist pattern 22a.

이어, 도 3d에 도시된 바와 같이, 제1, 제2 및 제3 콘택홀(24a, 24b, 24c)이 형성된 기판(10)상에 화소전극(26b), 스토리지 커패시터 상부전극(26c), 데이터 패드 접촉부(26d), 게이트 패드 접촉부(26e)을 형성함으로써, 본 공정을 완료한다. 3D, a pixel electrode 26b, a storage capacitor upper electrode 26c, and data (not shown) are formed on a substrate 10 on which first, second and third contact holes 24a, 24b and 24c are formed. The pad contact portion 26d and the gate pad contact portion 26e are formed to complete the present process.

상기 화소전극(26b), 스토리지 커패시터 상부전극(26c), 데이터 패드 접촉 부(26d), 게이트 패드 접촉부(26e)은 본 발명의 제1 실시예의 도 2e 및 도 2f과 동일한 공정을 통해 형성되므로, 이에 대한 설명은 생략한다. Since the pixel electrode 26b, the storage capacitor upper electrode 26c, the data pad contact portion 26d and the gate pad contact portion 26e are formed through the same processes as those of FIGS. 2e and 2f of the first embodiment of the present invention, A description thereof will be omitted.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.

따라서, 본 발명의 권리범위는 이에 한정되는 것이 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Therefore, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the following claims are also within the scope of the present invention.

도 1은 종래 기술에 따른 콘택홀을 형성하기 위한 마스크를 도시한 도면1 is a view showing a mask for forming a contact hole according to the prior art;

도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 순차적으로 도시한 공정 순서도FIGS. 2A to 2F are flow charts sequentially illustrating a method of manufacturing a thin film transistor array substrate according to a first embodiment of the present invention.

도 3a 내지 도 3c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 순차적으로 도시한 공정 순서도FIGS. 3A to 3C are flow charts sequentially illustrating a method of manufacturing a thin film transistor array substrate according to a second embodiment of the present invention.

도 4a는 본 발명의 제1 실시예에 따른 콘택홀을 형성하기 위한 마스크를 도시한 도면4A is a view showing a mask for forming a contact hole according to the first embodiment of the present invention

도 4b는 본 발명의 제2 실시예에 따른 콘택홀을 형성하기 위한 마스크를 도시한 도면4B is a view showing a mask for forming a contact hole according to a second embodiment of the present invention

Claims (5)

삭제delete 삭제delete 기판 상에 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드를 형성하는 단계와, Forming a gate electrode, a storage capacitor lower electrode, and a gate pad on the substrate; 상기 게이트 전극, 스토리지 커패시터 하부전극, 게이트 패드가 형성된 기판 상에 게이트 절연막을 형성하는 단계와, Forming a gate insulating film on the substrate on which the gate electrode, the lower electrode of the storage capacitor, and the gate pad are formed; 상기 게이트 절연막 상에 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴을 형성하는 단계와, Forming a data line, a data pad, a source and a drain electrode, and a semiconductor pattern on the gate insulating layer; 상기 데이터 라인, 데이터 패드, 소스 및 드레인 전극 및 반도체패턴이 형성된 기판 상에 보호막을 형성하는 단계와, Forming a protective film on the data line, the data pad, the source and drain electrodes, and the substrate on which the semiconductor pattern is formed; 마스크를 이용하여 상기 보호막에 상기 게이트 패드를 노출하는 제1 콘택홀, 상기 데이터 패드를 노출하는 제2 콘택홀 및 상기 드레인 전극을 노출하는 제3 콘택홀을 형성하는 단계와, Forming a first contact hole exposing the gate pad on the protection layer using a mask, a second contact hole exposing the data pad, and a third contact hole exposing the drain electrode, 상기 제1, 제2 및 제3 콘택홀이 형성된 기판 상에 화소전극, 스토리지 커패시터 상부전극, 데이터 패드 접촉부, 게이트 패드 접촉부를 형성하는 단계를 포함하고, Forming a pixel electrode, a storage capacitor upper electrode, a data pad contact, and a gate pad contact on a substrate on which the first, second, and third contact holes are formed, 상기 마스크는 광을 투과시키는 제1 투과영역과, Wherein the mask comprises a first transmitting region for transmitting light, 상기 마스크의 중심부에서 광이 모두 투과되는 투과영역으로 제공되고 모서리부는 뾰족하게 돌출되도록 제공된 제2 투과영역과, 광을 차단시키는 차단영역을 포함하는 마스크를 사용하고, Using a mask including a second transmissive region provided in a transmissive region through which light is entirely transmitted through the central portion of the mask and a corner portion protruding sharply, and a blocking region blocking light, 상기 제3 콘택홀은 상기 마스크의 제2 투과영역을 통해 형성되는 박막 트랜지스터 어레이 기판의 제조방법. And the third contact hole is formed through a second transmission region of the mask. 제3 항에 있어서, 상기 제3 콘택홀이 상기 마스크의 제2 투과영역을 통해 형성되는 것은 The method of claim 3, wherein the third contact hole is formed through a second transmissive region of the mask 상기 마스크의 제2 투과영역을 상기 드레인 전극에 상응하는 상기 보호막 상에 배치하여 포토레지스트 패턴을 형성하는 단계와, Forming a photoresist pattern by disposing a second transparent region of the mask on the protective film corresponding to the drain electrode; 상기 포토레지스트 패턴을 이용하여 상기 보호막을 식각하여 제3 콘택홀을 형성하는 단계를 포함하는 박막트랜지스터 어레이 기판의 제조방법. And forming a third contact hole by etching the protective film using the photoresist pattern. 삭제delete
KR1020090123600A 2009-12-11 2009-12-11 Method for manufacturing thin film transistor array substrate KR101616919B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090123600A KR101616919B1 (en) 2009-12-11 2009-12-11 Method for manufacturing thin film transistor array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090123600A KR101616919B1 (en) 2009-12-11 2009-12-11 Method for manufacturing thin film transistor array substrate

Publications (2)

Publication Number Publication Date
KR20110066807A KR20110066807A (en) 2011-06-17
KR101616919B1 true KR101616919B1 (en) 2016-05-02

Family

ID=44399562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090123600A KR101616919B1 (en) 2009-12-11 2009-12-11 Method for manufacturing thin film transistor array substrate

Country Status (1)

Country Link
KR (1) KR101616919B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150039003A (en) 2013-10-01 2015-04-09 삼성디스플레이 주식회사 Exposure mask and method of fabricating display panel using the same

Also Published As

Publication number Publication date
KR20110066807A (en) 2011-06-17

Similar Documents

Publication Publication Date Title
KR101190045B1 (en) The photo mask and method of fabricating the array substrate for liquid crystal display device using the same
US20160276375A1 (en) Array substrate and method of manufacturing the same, and display device
US7241648B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US8305536B2 (en) Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer
KR101253497B1 (en) Method of fabricating array substrate for liquid crystal display device
KR101237096B1 (en) Method for manufacturing thin film transistor array substrate
KR101241129B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP2007114734A (en) Array substrate for liquid crystal display device and method of fabricating same
KR100464204B1 (en) Gray tone mask and manufacturing method for liquid crystal display using it
KR20020036023A (en) manufacturing method of array panel for liquid crystal display
KR100528883B1 (en) Manufacturing method of liquid crystal display device
KR101616919B1 (en) Method for manufacturing thin film transistor array substrate
US8435722B2 (en) Method for fabricating liquid crystal display device
KR101227408B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101016960B1 (en) Method of fabricating Array substrate for Liquid Crystal Display Device
KR20110012370A (en) Method for manufacturing a thin film transistor array substrate
KR20070071296A (en) Fabricating method of liquid crystal display device
KR20060056694A (en) Mask and method of array panel using the same
KR101182308B1 (en) Patterning Method and Method of Manufacturing Liquid Crystal Display Device using the same
KR20070068594A (en) Thin film transistor and metho of manufacturing the same and mask for manufacturing thin film transistor
KR101022806B1 (en) Method of fabricating array substrate having high aperture ratio for Liquid Crystal Display Device
KR20070072204A (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
KR101183377B1 (en) Method for liquid crystal display device
KR101677992B1 (en) Liquid crystal display device and method for fabricating the same
KR20060095699A (en) Method of fabricating the array substrate for liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 4