KR101599083B1 - 수신기의 2차 상호변조 보정 시스템 및 방법 - Google Patents

수신기의 2차 상호변조 보정 시스템 및 방법 Download PDF

Info

Publication number
KR101599083B1
KR101599083B1 KR1020107017997A KR20107017997A KR101599083B1 KR 101599083 B1 KR101599083 B1 KR 101599083B1 KR 1020107017997 A KR1020107017997 A KR 1020107017997A KR 20107017997 A KR20107017997 A KR 20107017997A KR 101599083 B1 KR101599083 B1 KR 101599083B1
Authority
KR
South Korea
Prior art keywords
signal
intermodulation product
covariance
intermodulation
correction
Prior art date
Application number
KR1020107017997A
Other languages
English (en)
Other versions
KR20100102713A (ko
Inventor
알료샤 몰나르
모르텐 담가르드
제프 해처
케네스 차이-엔 우
Original Assignee
액시옴 마이크로디바이시즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 액시옴 마이크로디바이시즈, 인크. filed Critical 액시옴 마이크로디바이시즈, 인크.
Publication of KR20100102713A publication Critical patent/KR20100102713A/ko
Application granted granted Critical
Publication of KR101599083B1 publication Critical patent/KR101599083B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

직접 변환 수신기에서 2차 상호변조 곱을 보정하는 시스템이 제공된다. 상기 시스템은 데이터 신호와 2차 상호변조 추정 신호를 수신하고 교차 공분산 값을 생성하는 교차 공분산 시스템을 포함한다. 자기 공분산 시스템은 상기 2차 상호변조 추정 신호를 수신하고 자기 공분산 값을 생성한다. 버퍼 시스템은 2차 상호변조 곱 보정 팩터를 저장한다. 분할기는 상기 교차 공분산 값, 상기 자기 공분산 값 및 상기 2차 상호변조 곱 보정 팩터를 수신하고 상기 2차 상호변조 곱 보정 팩터의 이동 평균을 생성한다.

Description

수신기의 2차 상호변조 보정 시스템 및 방법{RECEIVER SECOND ORDER INTERMODULATION CORRECTION SYSTEM AND METHOD}
본 발명은 무선 주파수 수신기들에 관한 것으로, 특히, 예컨대 직접 변환 수신기와 함께 사용하기 위한 수신기의 2차 상호변조 곱 보정(receiver second order intermodulation product correction) 시스템 및 방법에 관한 것이다.
직접 변환 수신기에서, 송신 신호의 진폭을 복조하고 원치 않는 기저대역 신호들을 생성시키는 2차 왜곡이 발생할 수 있다. 이와 같은 왜곡은, 희망하는 신호의 강도가 작을 때, 수신기의 이득을 크게 설정하도록 하는 강한 대역 외 블록커(out-of-band blocker)가 존재하는 경우 문제가 된다. 이러한 왜곡을 제거하기 위해 SAW 필터들이 사용될 수 있지만, SAW 필터들은 대형이고 일반적으로 오프-칩 모듈들(off-chip modules)로서 구현되어, 수신기의 크기와 복잡성을 증가시킨다.
그러므로, 오프-칩 필터들을 필요로 하지 않는 수신기의 2차 상호변조 곱 보정 시스템 및 방법이 제공된다. 특히, 현재 전송 슬롯의 2차 상호변조 곱의 추정치는 후속 전송 슬롯의 2차 상호변조 곱 보정 팩터를 갱신하는데 사용된다.
본 발명의 예시적인 일 실시예에 따르면, 직접 변환 수신기에서 2차 상호변조 곱을 보정하기 위한 시스템이 제공된다. 상기 시스템은 데이터 신호와 2차 상호변조 추정 신호를 수신하고 교차 공분산(cross-covariance) 값을 생성하는 교차 공분산 시스템을 포함한다. 자기 공분산(auto-covariance) 시스템은 상기 2차 상호변조 추정 신호를 수신하고 자기 공분산 값을 생성한다. 버퍼 시스템은 2차 상호변조 곱 보정 팩터를 저장한다. 분할기는 상기 교차 공분산 값, 상기 자기 공분산 값 및 상기 2차 상호변조 곱 보정 팩터를 수신하고 2차 상호변조 곱 보정 팩터의 이동 평균을 생성한다.
본 발명은 많은 중요한 기술적 장점들을 제공한다. 본 발명의 한 가지 중요한 기술적 장점은 2차 상호변조 곱 보정 시스템 및 방법이 오프-칩 필터들을 필요로 하지 않는다는 것이다.
또한, 본 기술 분야에서 통상의 지식을 가진 자들은 도면들과 함께 다음의 상세한 설명을 읽어볼 때 본 발명의 장점들 및 우수한 특징들과 함께 본 발명의 다른 중요한 양태들을 인식할 것이다.
도 1은 본 발명의 예시적인 실시예에 따라서 2차 상호변조 곱을 보정하는 수신기용 시스템에 대한 도면이다.
도 2는 본 발명의 예시적인 실시예에 따른 2차 상호변조 곱 보정을 수행하기 위한 시스템에 대한 도면이다.
도 3은 본 발명의 예시적인 실시예에 따라서 보상된 직접 및 직교(quadrature) 위상 출력을 생성하여 2차 상호변조 곱을 보상하는 시스템에 대한 도면이다.
도 4는 본 발명의 예시적인 실시예에 따른 2차 상호변조 곱 보정을 적용하기 위한 방법의 흐름도이다.
다음의 설명에서, 유사한 구성 요소들은 명세서 및 도면 전체에서 각기 동일한 참조 번호들로 표시된다. 이들 도면들은 축척대로 그리지 않을 수 있으며 소정의 구성 요소들은 일반화된 또는 개략적인 형태로 도시되고 명확성과 간결성을 위해 상업적 표식들로 나타낼 수 있다.
도 1은 본 발명의 예시적인 실시예에 따라서 2차 상호변조 곱 보정을 수행하는 수신기용 시스템(100)에 대한 도면이다. 예시적인 일 실시예에서, 시스템(100)은 직접 변환 시스템들에서, 또는 다른 적절한 응용들에서 연속 전송 슬롯들에 대한 보정 팩터의 연속 추정치(running estimate)를 이용함으로써 블록커 신호(blocker signal)들에 의해 생성된 2차 상호변조 곱 효과들을 제거하기 위해 사용될 수 있다.
시스템(100)은 송신 신호를 수신하는 안테나(102)를 포함한다. 송신 신호는 저잡음 증폭기(LNA)(104)에 의해 증폭되어 혼합기(106)에 제공되며, 이 혼합기는 예컨대, 수신 신호와 국부 발진기 신호(LO)를 혼합함으로써 송신 신호로부터 기저대역 신호를 추출한다.
혼합기(106)에 의해 출력된 기저대역 신호는 아날로그 무한 임펄스 응답(IIR) 필터 또는 다른 적절한 필터들일 수 있는 필터(108), 및 적응적 이득 유닛(110)에 제공되며, 이들은 DC 오프셋을 보정한다. 예시적인 일 실시예의 직접 변환 수신기에서, 아날로그 기저대역의 이득을 크게 하면 DC 오프셋들을 작게할 수 있으며, 이것은 후속 단들을 포화시키고 아날로그-디지털 변환을 위한 동적 범위 요건들을 실질적으로 증가시킬 수 있다. DC 오프셋의 주기적 보정은 아날로그 영역에서 수신된 슬롯이 시작하기 전에 시그마-델타 아날로그-디지털 변환기의 출력을 누산함으로써 수행되어 DC 오프셋의 추정치를 획득할 수 있다. 그 다음, 현재 모드에서 이 오프셋은 필터(108)의 출력에서 감산될 수 있다. 이러한 절차는 필터(112)의 출력에 대하여 기설정된 설정 시간 후에 반복될 수 있다.
아날로그 IIR 필터 또는 다른 적절한 필터들일 수 있는 필터(112), 및 적응적 이득 유닛(114)은 대역폭 보정 단을 구성한다. 프로세스 및 온도를 변경시키면 시트(sheet)의 저항, 용량, 밀도 또는 다른 변수들의 변화들로 인해 대략 플러스 또는 마이너스 20%까지 주파수들을 가변시킬 수 있다. 따라서, 주기적 보정을 수행함으로써 필터(112)의 대역폭이 정확하게 되도록 보장할 수 있다. 예시적인 일 실시예에서, 보정은 이진 가중 커패시터 뱅크(binary weighted capacitor bank)에 커패시터들을 스위치 인 또는 스위치 아웃함으로써, 또는 다른 적절한 방식들로 구현될 수 있다.
오프셋이 보정되고 대역폭이 보정된 신호는 아날로그-디지털 변환기(116)에 제공되고, 이 변환기에서는 아날로그 신호를 적절한 워드 크기를 갖는 디지털 신호로 변환한다. 그 다음, 아날로그-디지털 변환기로부터의 출력은 상관기(correlator)(124) 및 합산 유닛(128)에 제공된다. 예시적인 일 실시예에서, 직접 및 직교 위상 신호 처리와 같은 다른 적절한 신호 처리 또한 또는 대안으로 사용될 수 있다.
또한, 저잡음 증폭기(104)로부터의 출력은 엔벨로프 검출기(118)에 제공되며, 이 엔벨로프 검출기에서는 피크 엔벨로프 신호를 생성한다. 이 신호는 아날로그-디지털 변환기(120)에 제공되고, 이어서 이 신호는 곱셈기(122)에 출력되며, 이 곱셈기에서는 검출된 엔벨로프 신호의 출력을 제곱(square)한다. 이 출력은 상관기(124) 및 적응적 이득 유닛(126)에 제공된다.
상관기(124)는 곱셈기(122)로부터 상호변조 추정치를 수신하고 그 추정치와 수신된 신호를 상관시킨다. 상관기(124)의 출력은 적응적 이득 유닛(126)에 제공되며, 여기서 상호변조 성분을 제거하기 위해 적응적 이득 팩터가 사용된다.
예시적인 일 실시예에서, 2차 상호변조 곱(IP2)이 수신된 신호에 미치는 영향은 매 수신된 전송 슬롯의 마지막에 추정되고 갱신되는 직접 및 직교 위상 성분들에 대한 2차 왜곡 계수(α2)의 이동 평균(running average)을 계산함으로써 보정될 수 있다. 그 다음, 새로 갱신된 것(α2)은 다음 슬롯의 2차 왜곡을 보상하는데 사용될 수 있다. 다음의 예시적인 이동 평균 방법은 α2 의 새로운 값을 계산하는데 사용될 수 있다:
Figure 112010052135607-pct00001
여기서, α2_ est 는 현재 슬롯의 계수 추정치이고, ｋ는 슬롯 인덱스이며 λ는 0과 1 사이에서 실험적으로 결정된 값이지만, 전형적으로 0.5의 값을 갖는다. 또한, α2의 값들을 계산하기 위해 다른 적절한 방법들도 사용될 수 있다.
IP2 보정은 엔벨로프 신호(s(t))의 자기 공분산(auto-covariance) 및 수신된 직접 또는 직교 위상 신호(
Figure 112010052135607-pct00002
및 s(t)) 간의 교차 공분산(cross-covariance)을 이용하여 수행되어 α2_ est 를 계산할 수 있다. 예시적인 일 실시예에서,
Figure 112010052135607-pct00003
는 희망하는 신호(
Figure 112010052135607-pct00004
)와 2차 상호변조 곱(m(t)=α2_ estㆍs(t))의 합산으로 간략화될 수 있다. 이러한 예시적인 실시예에서, 자기 공분산(A)과 교차 공분산(B)은 모두 두 입력들이 정렬된 경우에 아래와 같이 단지 하나의 샘플을 생성한다:
Figure 112010052135607-pct00005
여기서, N은 한 슬롯에서 샘플들의 길이이다.
Figure 112010052135607-pct00006
이므로, 교차 공분산의 출력은 아래와 같이 나타낼될 수 있다.
Figure 112010052135607-pct00007
관련없는 두 신호들 간의 교차 공분산(B)은 어떤 한 신호의 자기 공분산(A)보다 훨씬 작기 때문에, 그 신호에 대한 이득 추정치는 아래와 같이 B를 A로 나눔으로써 얻어진다.
Figure 112010052135607-pct00008
블록커 신호(blocker signal)의 강도가 너무 작을 경우, 2차 왜곡 계수(α2)를 추정된 값으로 갱신하지 않고 제로로 설정함으로써 IP2 보정 기능이 억제될 수 있다. 보상 동작 온/오프 판단은 블록커 신호 진폭의 자기 공분산과 기설정된 임계치(Athr)를 비교함으로써 이루어질 수 있다. 예시적인 일 실시예에서, 보상 기능의 억제 여부를 판단하기 위해 다음의 관계식이 사용될 수 있다.
Figure 112010052135607-pct00009
람다(λ)는 이동 평균에서 주어진 가중치를 현재 및 이전의 이득 추정치들로 조절하는데 사용되는 가중치 팩터이다. 예시적인 일 실시예에서, 람다는 동작 환경의 실험적 분석에 따라 결정되는 값을 가질 수 있거나, 또는 디폴트값, 예컨대, 0.5가 할당될 수 있다. R은 수신기 경로의 이득과 일치하도록 선택된다. A를 R2로 나눔으로써, 수신기 경로의 이득 설정과 무관하게 비교가 이루어진다.
그 동작에 있어서, 시스템(100)은 수신된 신호를 보정하여 2차 상호변조 곱을 제거한다. 시스템(100)은 직접 변환 수신기로 하여금 SAW 필터들이나 다른 오프-칩 필터들을 사용하지 않고 구현되게 해주고, 그리고 2차 상호변조 곱 보정 프로세스를 사용하여 잠재적인 2차 블록커 신호들을 제거한다. 이러한 예시적인 실시예에서, 2차 상호변조 곱의 이동 평균은 수신된 신호를 처리하는 엔벨로프 검출기의 출력으로부터 유도되며, 이것은 수신기에 의한 처리 이후에 신호 내에 존재할 수 있는 어떤 잠재적인 블록커 신호들을 제거하는데 필요한 보정량을 추정하는데 사용된다.
도 2는 본 발명의 예시적인 실시예에 따른 2차 상호변조 곱 보정을 수행하기 위한 시스템(200)에 대한 도면이다. 시스템(200)은 하드웨어, 소프트웨어 또는 하드웨어 및 소프트웨어의 적절한 조합으로 구현될 수 있으며, 디지털 신호 처리 플랫폼 또는 다른 적절한 처리 플랫폼들에서 동작하는 하나 이상의 소프트웨어 시스템들일 수 있다. 본 명세서에서 사용된 바와 같은 "하드웨어"는 이산 컴포넌트들의 조합, 집적 회로, 주문형 반도체, 현장 프로그램가능 게이트 어레이, 또는 다른 적절한 하드웨어를 포함할 수 있다. 본 명세서에서 사용된 "소프트웨어"는 하나 이상의 객체들, 에이전트들, 스레드들, 코드 라인들, 서브루틴들, 개별의 소프트웨어 애플리케이션들, 둘 이상의 코드 라인들 또는 둘 이상의 소프트웨어 애플리케이션들 또는 둘 이상의 프로세서들에서 동작하는 다른 적절한 소프트웨어 구조들, 또는 다른 적절한 소프트웨어 구조들을 포함할 수 있다. 예시적인 일 실시예에서, 소프트웨어는 하나 이상의 코드 라인들 또는 운영 체제와 같은 범용 소프트웨어 애플리케이션에서 동작하는 다른 적절한 소프트웨어 구조들, 및 하나 이상의 코드 라인들 또는 특수 목적의 소프트웨어 애플리케이션에서 동작하는 다른 적절한 소프트웨어 구조들을 포함할 수 있다.
시스템(200)은 2차 CIC(cascaded integrator-comb) 데시메이터(202)를 포함한다. 2차 CIC 데시메이터(202)는 적절한 저잡음 필터에 의한 증폭 후에 수신된 송신 신호를 수신하고 그 신호의 엔벨로프를 생성하며, 이것은 수신된 신호의 피크 전압을 추정하는데 사용된다. 2차 CIC 데시메이터(202)의 출력은 곱셈기(204)에 제공되며, 이 곱셈기에서 그 출력을 제곱한다. 그 다음, 제곱 출력은 IIR 필터들 또는 다른 적절한 필터들일 수 있는 필터 단들(206 및 208)에 제공되며, 이 필터 단들은 검출된 피크 신호가 처리된 수신된 신호와 대등하게 되도록 수신기 단에 의해 생성된 지연과 동일하게 지연시킨다. 필터 단들(206 및 208)의 출력은 다운 샘플러(210)에 제공되며, 이 다운 샘플러에서는 수신기 단으로부터의 출력과 일치하도록 수신된 신호의 데이터 전송률을 다운 샘플링한다.
그런 다음, 다운 샘플러(210)의 출력은 곱셈기(212)에 의해 보상 팩터(C)와 곱셈된다. 예시적인 일 실시예에서, 보상 팩터는 수신기 경로와 피크 지시기 경로 간, 예컨대, 2차 CIC 데시메이터(202)로부터의 이득 차와 수신기 경로의 초과 이득 간의 불일치들을 보정하는데 사용된다. 그 다음, 곱셈기(212)의 출력은 교차 공분산 계산기들(214 및 216), 자기 공분산 계산기(218), 및 혼합기(228 및 230)에 제공된다.
교차 공분산 계산기들(214 및 216)은 각기 수신된 직교 위상 및 동위상 신호들의 교차 공분산 추정치를 생성한다. 또한 또는 대안으로, 다른 적절한 신호 포맷들이 사용될 수 있다. 자기 공분산 계산기(218)는 수신된 엔벨로프 검출기 출력의 자기 공분산 추정치를 생성한다. 교차 공분산 계산기들(214 및 216) 각각으로부터의 직교 및 직접 위상 공분산 곱의 출력은 각기 분할기/버퍼들(220 및 222)에 제공되며, 이 분할기/버퍼는 교차 공분산 계산기들(214 및 216)의 출력을 자기 공분산 계산기(218)로부터의 출력으로 나누어 2차 직접 및 직교 위상 출력을 생성한다. 또한, 분할기/버퍼들(220 및 222)은 이전 슬롯의 이득값들을 검색하고 이전 슬롯의 이득값을 가중치 팩터 람다로, 그리고 현재 이득값을 (1-람다)로 곱셈하고, 그 두 이득값들을 더함으로써 이동 평균을 계산한다. 새로운 이득값은 다음 슬롯의 이득값을 계산하는데 사용하기 위해 버퍼링된다. 그 다음, 이득 보상된 직접 및 직교 위상 신호들은 각기 멀티플렉서들(224 및 226)에 제공되며, 이들 멀티플렉서들은 스위치로서 동작하기 위한 제어 입력을 수신하여, 예컨대, 블록커 신호의 강도가 너무 작고 2차 상호변조 보정 기능이 억제된 경우 제로 출력을 생성한다. 멀티플렉서들(224 및 226)의 출력은 각기 혼합기들(228 및 230)에 의해 검출된 엔벨로프 신호와 곱해진다. 그 다음, 이러한 출력들은 각기 감산기들(232 및 234)에 의해 수신된 직접 및 직교 위상 신호들에서 감산되고, 보정된 직접 및 직교 위상 신호들은 각기 감산기들(234 및 232)에서 출력된다.
그 동작에 있어서, 시스템(200)은 수신된 신호의 엔벨로프를 이용하여 수신기 체인으로부터 수신된 직접 및 직교 위상 신호에 대하여 2차 상호변조 곱 보정을 수행하여 자기 및 교차 공분산 추정치들을 생성한다. 또한, 자기 및 교차 공분산 추정치들은 각 연속 슬롯마다 저장되고 계산된 교차 및 자기 공분산 추정치에 기반하여 갱신된다.
도 3은 본 발명의 예시적인 실시예에 따라서, 보상된 직접 및 직교 위상 출력을 생성하여 2차 상호변조 곱을 보상하기 위한 시스템(300)에 대한 도면이다. 시스템(300)은 하드웨어, 소프트웨어, 또는 하드웨어 및 소프트웨어의 적절한 조합으로 구현될 수 있으며, 디지털 신호 처리 플랫폼에서 동작하는 하나 이상의 소프트웨어 시스템들일 수 있다. 또, 다른 적절한 수신된 신호들 또한 또는 대안으로 처리될 수 있어서, 시스템(300)은 직교 및 직접 위상 신호 처리로 제한되지 않는다.
시스템(300)은 공분산 계산기(302)를 포함하며, 이 공분산 계산기는 수신된 전압 신호의 피크 검출기로부터 수신된 출력뿐만 아니라, 수신기 체인으로부터 입력된 직접 및 직교 위상에 기반하여 공분산을 계산한다. 2차 CIC 데시메이터(304)는 피크 검출기 출력을 수신하고 CIC 피크 검출기 출력을 생성하여 공분산 계산기(302)에 입력한다. 제어 로직(306)은 2차 CIC 데시메이터(304) 및 이중 순서 필터(dual order filter)(308)의 동작을 제어한다. 또한, 제어 로직(306)은 카운터 신호를 공분산 계산기(302)에 제공한다. 공분산 계산기(302)는 제곱 피크값을 지연 유닛(310)에 출력하며, 이 지연 유닛은 수신된 직접 및 직교 위상 신호들의 타이밍과 일치시키도록 제곱 피크값을 지연한다. 지연 유닛(310)의 출력은 이중 순서 필터(308)에 제공되며, 이 이중 순서 필터는 제곱 피크 신호를 필터하여 시변(time varying) 피크 검출기 출력을 공분산 계산기(302)에 발생시킨다. 그 다음, 공분산 계산기(302)는 입력된 직접 및 직교 위상 신호들과 이중 순서 필터(308)의 출력을 이용하여 공분산을 계산하고 입력된 직접 및 직교 위상 신호들을 보상한다. 예시적인 일 실시예에서, 보상된 직접 및 직교 위상 신호들은 전술한 바와 같이, 예컨대, 2차 상호변조 곱 보정을 적용하지 않아도 되는 것으로 판단된 경우 입력된 직접 및 직교 위상 신호들과 동일할 수 있다.
그 동작에 있어서, 시스템(300)은 추정된 2차 상호변조 곱 보정 이득의 이동 평균을 적용함으로써 수신된 직접 및 직교 위상 신호들에 대하여 2차 상호변조 곱 보정을 적용한다. 공분산 계산기(302)는 디지털 신호 프로세서 또는 다른 적절한 플랫폼들을 이용하여 구현될 수 있어, 2차 상호변조 곱 보정 팩터 계산 및 적용, 예컨대, 교차 공분산, 자기 공분산의 계산, 수신된 신호의 강도에 따른 보상 전환, 및 다른 기능들을 실행하는데 필요한 컴포넌트들의 개수를 줄여줄 수 있다.
도 4는 본 발명의 예시적인 실시예에 따른 2차 상호변조 곱 보정을 적용하기 위한 방법(400)의 흐름도이다. 방법(400)은 직접 변환 수신기에서 직접 및 직교 위상 신호들에 대한 2차 상호변조 보정 팩터들을 계산하는데, 또는 다른 적절한 프로세스들에 사용될 수 있다.
방법(400)은 (402)에서 시작하며, 이 단계에서 블록커 신호의 강도가 결정된다. 예시적인 일 실시예에서, 블록커의 강도는 수신기 경로의 이득을 나타내는 변수로 나누어 계산된 자기 공분산 값에 따라 결정될 수 있다. 만일 그 나눗셈 연산 결과가 기설정된 설정치보다 크거나 같으면, 2차 상호변조 곱 보정은 적용될 수 있으며, 반면에 만일 그 결과가 기설정된 제한치 이하이면, 예컨대, 블록커 신호의 강도가 너무 작아서 2차 상호변조 곱 보정을 필요로 하지 않는 경우, 2차 상호변조 곱 보정 기능이 억제될 수 있다. 그 다음, 본 방법은 (404)로 진행한다.
(404)에서, 2차 상호변조 곱 보정 기능의 억제 여부가 판단된다. 만일 2차 상호변조 곱 보정이 적용되어야 하는 것으로 판단되면, 본 방법은 (406)로 진행하고, 이 단계에서, 예컨대, 전술한 프로세스 또는 다른 적절한 프로세스들을 이용함으로써 피크 검출기 엔벨로프 신호의 자기 공분산이 계산된다. 그 다음, 본 방법은 (408)로 진행하고, 이 단계에서, 예컨대, 전술한 프로세스 또는 다른 적절한 프로세스들을 이용함으로써 피크 검출기 엔벨로프 신호와 수신된 직접 및 직교 위상 신호들 간의 교차 공분산이 각기 계산된다. 또, 다른 적절한 수신 신호들 또한 또는 대안으로 사용될 수 있다. 그 다음, 본 방법은 (410)로 진행하고, 이 단계에서, 예컨대, 전술한 프로세스 또는 다른 적절한 프로세스들을 이용함으로써 2차 왜곡 계수가 계산된다. 그 다음, 본 방법은 (412)로 진행하고, 이 단계에서, 예컨대, 전술한 프로세스 또는 다른 적절한 프로세스들을 이용함으로써 직접 및 직교 위상 신호들 또는 다른 적절한 신호들에 대한 2차 왜곡 계수의 이동 평균이 계산된다. 직접 및 직교 위상 신호들 또는 다른 적절한 신호들에 대한 2차 왜곡 계수의 현재 값은 다음 슬롯 계산들에 사용하기 위해 버퍼링되며, 그리고 본 방법은 (414)로 진행하고, 이 단계에서, 예컨대, 전술한 프로세스 또는 다른 적절한 프로세스들을 이용함으로써 직접 및 직교 위상 신호들 또는 다른 적절한 신호들에 보정 계수가 적용된다. 그 다음, 본 방법은 (416)으로 진행하고, 이 단계에서 슬롯이 증분된다. 그 다음, 본 방법은 (402)로 되돌아간다.
유사하게, 만일 (404)에서 2차 왜곡 보정 기능이 억제되어야 하는 것으로 판단되면, 본 방법은 (418)로 진행하고, 이 단계에서 해당 슬롯의 2차 왜곡 계수값은 제로로 설정되고 이동 평균이 갱신되고 버퍼링된다. 그 다음, 본 방법은 (420)으로 진행하고, 이 단계에서 슬롯 증분이 이루어지고, 본 방법은 (402)로 되돌아간다.
그 동작에 있어서, 수신된 신호의 2차 상호변조 곱은, 직접 및 직교 위상 성분들 또는 다른 적절한 신호들과 같은, 이전 슬롯으로부터 생성된 2차 상호변조 보정 계수를 이용하여 매 전송 슬롯의 마지막에 추정되고 갱신된 수신된 신호에 대한 2차 왜곡 계수의 이동 평균을 계산함으로써 보정된다. 이러한 방식으로, 모든 블록커 신호들의 효과가 추정될 수 있고 2차 상호변조 곱을 제어하는데 사용될 수 있어서, 직접 변환 수신기에서 SAW 필터들의 필요성을 제거할 수 있다.
전술한 본 발명의 상세한 설명 및 이와 연관된 도면들에 비추어, 본 기술 분야에서 통상의 지식을 가진 자들에게는 다른 변형들 및 변경들이 명백하다. 또한, 본 발명의 정신 및 범주로부터 일탈함이 없이 다른 그러한 변형들 및 변경들이 이루어질 수 있음이 명백하다.

Claims (15)

  1. 직접 변환 수신기에서 2차 상호변조 곱(second order intermodulation product)을 보정하는 시스템으로서,
    데이터 신호 및 2차 상호변조 추정 신호를 수신하고 교차 공분산 값(cross-covariance value)을 생성하는 교차 공분산 시스템;
    상기 2차 상호변조 추정 신호를 수신하고 자기 공분산 값(auto-covariance value)을 생성하는 자기 공분산 시스템;
    2차 상호변조 곱 보정 팩터를 저장하는 버퍼 시스템; 및
    상기 교차 공분산 값, 상기 자기 공분산 값 및 상기 2차 상호변조 곱 보정 팩터를 수신하고 상기 2차 상호변조 곱 보정 팩터의 이동 평균(running average)을 생성하는 분할기
    를 포함하고,
    상기 2차 상호변조 곱을 보정하는 시스템은 상기 2차 상호변조 곱 보정 팩터의 이동 평균에 기초하여 2차 상호변조 곱 보정을 수행하는, 2차 상호변조 곱 보정 시스템.
  2. 제1항에 있어서,
    상기 2차 상호변조 추정 신호와 상기 2차 상호변조 곱 보정 팩터의 이동 평균을 곱하여 보정 신호를 생성하는 곱셈기를 더 포함하는, 2차 상호변조 곱 보정 시스템.
  3. 제2항에 있어서,
    상기 데이터 신호에서 상기 보정 신호를 감산하여 보정된 데이터 신호를 생성하는 감산기를 더 포함하는, 2차 상호변조 곱 보정 시스템.
  4. 제1항에 있어서,
    상기 교차 공분산 시스템은,
    직접 (direct) 위상 데이터 신호 및 상기 2차 상호변조 추정 신호를 수신하고 직접 위상 교차 공분산 값을 생성하는 직접 위상 교차 공분산 시스템; 및
    직교(quadrature) 위상 데이터 신호 및 상기 2차 상호변조 추정 신호를 수신하고 직교 위상 교차 공분산 값을 생성하는 직교 위상 교차 공분산 시스템
    을 포함하는, 2차 상호변조 곱 보정 시스템.
  5. 제1항에 있어서,
    수신기 신호를 수신하고 전압 엔벨로프(envelope) 신호를 생성하는 2차 상호변조 추정 시스템을 더 포함하는, 2차 상호변조 곱 보정 시스템.
  6. 제1항에 있어서,
    상기 교차 공분산 시스템, 상기 자기 공분산 시스템, 상기 버퍼 시스템 및 상기 분할기는 디지털 장치들인, 2차 상호변조 곱 보정 시스템.
  7. 직접 변환 수신기(direct conversion receiver)로서,
    송신 신호를 증폭하는 증폭기;
    상기 증폭된 송신 신호로부터 데이터 신호를 추출하는 신호 처리 단(signal processing stage);
    상기 증폭된 송신 신호 및 상기 데이터 신호를 수신하고 보정 신호를 생성하는 2차 상호변조 곱 보정 단 - 상기 2차 상호변조 곱 보정 단은 2차 상호변조 추정 신호 및 상기 데이터 신호를 수신하고 적응적 이득 제어 신호(adaptive gain control signal)를 생성하는 상관기를 포함함 - ; 및
    상기 데이터 신호에서 상기 보정 신호를 감산하는 보정 시스템
    을 포함하는, 직접 변환 수신기.
  8. 제7항에 있어서,
    상기 2차 상호변조 곱 보정 단은 상기 증폭된 송신 신호의 엔벨로프 신호를 생성하는 엔벨로프 검출기를 포함하는, 직접 변환 수신기.
  9. 제7항에 있어서,
    상기 2차 상호변조 곱 보정 단은 상기 데이터 신호 및 2차 상호변조 추정 신호를 수신하고 교차 공분산 값을 생성하는 교차 공분산 시스템을 포함하는, 직접 변환 수신기.
  10. 제7항에 있어서,
    상기 2차 상호변조 추정 신호 및 상기 적응적 이득 제어 신호를 수신하고 상기 보정 신호를 생성하는 적응적 이득 유닛을 더 포함하는, 직접 변환 수신기.
  11. 2차 상호변조 곱을 보정하는 방법으로서,
    2차 상호변조 곱 신호로부터 자기 공분산 신호를 생성하는 단계;
    상기 2차 상호변조 곱 신호 및 데이터 신호로부터 교차 공분산 신호를 생성하는 단계; 및
    상기 교차 공분산 신호를 상기 자기 공분산 신호로 나누어 2차 상호변조 곱 보정 팩터를 생성하는 단계
    를 포함하는, 2차 상호변조 곱 보정 방법.
  12. 제11항에 있어서,
    상기 2차 상호변조 곱 보정 팩터의 이동 평균을 계산하는 단계를 더 포함하는, 2차 상호변조 곱 보정 방법.
  13. 제11항에 있어서,
    (a) 저장된 2차 상호변조 곱 보정 팩터를 제1 가중치 팩터로 곱하는 단계;
    (b) 상기 2차 상호변조 곱 보정 팩터를 제2 가중치 팩터로 곱하는 단계; 및
    상기 단계(a) 및 상기 단계 (b)의 결과들을 더하여 갱신된 2차 상호변조 곱 보정 팩터를 생성하는 단계를 더 포함하는, 2차 상호변조 곱 보정 방법.
  14. 제11항에 있어서,
    후속 전송 슬롯에 대한 상기 2차 상호변조 곱 보정 팩터를 계산하는데 사용하기 위해 상기 2차 상호변조 곱 보정 팩터를 저장하는 단계를 더 포함하는, 2차 상호변조 곱 보정 방법.
  15. 제11항에 있어서,
    상기 2차 상호변조 곱 신호 및 상기 데이터 신호로부터 상기 교차 공분산 신호를 생성하는 단계는,
    상기 2차 상호변조 곱 신호 및 직접 위상 데이터 신호로부터 직접 위상 교차 공분산 신호를 생성하는 단계; 및
    상기 2차 상호변조 곱 신호 및 직교 위상 데이터 신호로부터 직교 위상 교차 공분산 신호를 생성하는 단계
    를 포함하는, 2차 상호변조 곱 보정 방법.
KR1020107017997A 2008-01-15 2009-01-15 수신기의 2차 상호변조 보정 시스템 및 방법 KR101599083B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/008,888 US8032102B2 (en) 2008-01-15 2008-01-15 Receiver second order intermodulation correction system and method
US12/008,888 2008-01-15

Publications (2)

Publication Number Publication Date
KR20100102713A KR20100102713A (ko) 2010-09-24
KR101599083B1 true KR101599083B1 (ko) 2016-03-02

Family

ID=40851071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107017997A KR101599083B1 (ko) 2008-01-15 2009-01-15 수신기의 2차 상호변조 보정 시스템 및 방법

Country Status (6)

Country Link
US (2) US8032102B2 (ko)
EP (1) EP2232714B1 (ko)
KR (1) KR101599083B1 (ko)
CN (1) CN101971507B (ko)
HK (1) HK1148877A1 (ko)
WO (1) WO2009091892A2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421260B2 (en) * 2004-10-29 2008-09-02 Broadcom Corporation Method and system for a second order input intercept point (IIP2) correction
EP2302813A1 (en) * 2009-09-28 2011-03-30 Nxp B.V. Harmonic cancelling
JP5334318B2 (ja) * 2009-11-30 2013-11-06 ルネサスエレクトロニクス株式会社 通信用半導体集積回路およびその動作方法
US9002310B2 (en) * 2010-09-28 2015-04-07 Intel Mobile Communications GmbH IP2 calibration methods and techniques
US20120311006A1 (en) * 2011-05-31 2012-12-06 Juei-Chao Chen Method for improving computation speed of cross-covariance function and autocovariance function for computer hardware
US8577298B2 (en) * 2011-06-20 2013-11-05 Lockheed Martin Corporation Multi-element magnetic receiver for interference suppression and signal enhancement
US8744363B2 (en) * 2012-02-14 2014-06-03 Intel Mobile Communications GmbH Cancellation of RF second-order intermodulation distortion
US8843082B2 (en) * 2012-02-14 2014-09-23 Intel Mobile Communications GmbH Cancellation of RF second-order intermodulation distortion
US9826263B2 (en) 2014-10-22 2017-11-21 Arcom Digital, Llc Detecting CPD in HFC network with OFDM signals
US10148233B2 (en) 2014-12-30 2018-12-04 Skyworks Solutions, Inc. Transmit-receive isolation in a transformer-based radio frequency power amplifier
US9998158B2 (en) 2015-05-27 2018-06-12 Finesse Wireless, Inc. Cancellation of spurious intermodulation products produced in nonlinear channels by frequency hopped signals and spurious signals
US9590668B1 (en) 2015-11-30 2017-03-07 NanoSemi Technologies Digital compensator
US10181828B2 (en) 2016-06-29 2019-01-15 Skyworks Solutions, Inc. Active cross-band isolation for a transformer-based power amplifier
KR102483640B1 (ko) 2016-07-04 2023-01-02 삼성전자주식회사 주파수 보정 방법 및 장치
KR101868848B1 (ko) * 2016-11-14 2018-06-27 주식회사 에이스테크놀로지 혼 변조 신호 제거 장치
KR20190121825A (ko) 2017-02-25 2019-10-28 나노세미, 인크. 멀티밴드 디지털 전치왜곡기
US10141961B1 (en) 2017-05-18 2018-11-27 Nanosemi, Inc. Passive intermodulation cancellation
US10931318B2 (en) 2017-06-09 2021-02-23 Nanosemi, Inc. Subsampled linearization system
US11115067B2 (en) 2017-06-09 2021-09-07 Nanosemi, Inc. Multi-band linearization system
WO2019014422A1 (en) 2017-07-12 2019-01-17 Nanosemi, Inc. SYSTEMS AND METHODS FOR CONTROLLING RADIOS MADE WITH DIGITAL PREDISTORSION
US11303251B2 (en) 2017-10-02 2022-04-12 Nanosemi, Inc. Digital predistortion adjustment based on determination of load condition characteristics
US10333616B1 (en) 2018-01-17 2019-06-25 Arcom Digital, Llc Detecting burst PIM in downstream at drop
US10644657B1 (en) 2018-05-11 2020-05-05 Nanosemi, Inc. Multi-band digital compensator for a non-linear system
US11863210B2 (en) 2018-05-25 2024-01-02 Nanosemi, Inc. Linearization with level tracking
EP3804127A1 (en) 2018-05-25 2021-04-14 NanoSemi, Inc. Digital predistortion in varying operating conditions
US10931238B2 (en) 2018-05-25 2021-02-23 Nanosemi, Inc. Linearization with envelope tracking or average power tracking
US10992326B1 (en) 2020-05-19 2021-04-27 Nanosemi, Inc. Buffer management for adaptive digital predistortion
CN115801029B (zh) * 2023-02-08 2023-04-18 北京智联安科技有限公司 消除零中频接收机的im2信号的方法、装置及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040125895A1 (en) 2002-12-27 2004-07-01 Buckley Michael Eoin Wireless receiver and method employing forward/backward recursive covariance based filter coefficient generation
JP2006516866A (ja) 2003-01-31 2006-07-06 ノキア コーポレイション 直接変換受信器の受信感度を高める装置及び関連方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4383334A (en) * 1981-06-12 1983-05-10 Motorola, Inc. Intermodulation cancelling mixer
US5749051A (en) * 1996-07-18 1998-05-05 Ericsson Inc. Compensation for second order intermodulation in a homodyne receiver
AUPP261898A0 (en) * 1998-03-27 1998-04-23 Victoria University Of Technology Dc offset and im2 removal in direct conversion receivers
EP1067697B1 (en) 1999-06-30 2005-05-11 Siemens Aktiengesellschaft Receiver with feed back circuit for the control of the gain
EP1067698B1 (en) 1999-06-30 2005-11-30 Siemens Aktiengesellschaft Receiver comprising intermodulation interference detection means
US6535725B2 (en) 2001-03-30 2003-03-18 Skyworks Solutions, Inc. Interference reduction for direct conversion receivers
US7346134B2 (en) 2001-05-15 2008-03-18 Finesse Wireless, Inc. Radio receiver
US7657241B2 (en) * 2002-02-01 2010-02-02 Qualcomm, Incorporated Distortion reduction calibration
TWI345369B (en) * 2004-01-28 2011-07-11 Mediatek Inc High dynamic range time-varying integrated receiver for elimination of off-chip filters
KR20050108167A (ko) * 2004-05-11 2005-11-16 삼성전자주식회사 이동통신 시스템에서 전력 증폭기의 옵셋 보상 장치 및 방법
US8170487B2 (en) * 2006-02-03 2012-05-01 Qualcomm, Incorporated Baseband transmitter self-jamming and intermodulation cancellation device
US7876867B2 (en) * 2006-08-08 2011-01-25 Qualcomm Incorporated Intermodulation distortion detection and mitigation
US7773967B2 (en) * 2007-09-06 2010-08-10 Francis J. Smith Multi-mode—multi-band direct conversion receiver with complex I and Q channel interference mitigation processing for cancellation of intermodulation products

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040125895A1 (en) 2002-12-27 2004-07-01 Buckley Michael Eoin Wireless receiver and method employing forward/backward recursive covariance based filter coefficient generation
JP2006516866A (ja) 2003-01-31 2006-07-06 ノキア コーポレイション 直接変換受信器の受信感度を高める装置及び関連方法

Also Published As

Publication number Publication date
WO2009091892A3 (en) 2009-09-11
KR20100102713A (ko) 2010-09-24
EP2232714A2 (en) 2010-09-29
WO2009091892A2 (en) 2009-07-23
EP2232714B1 (en) 2018-10-24
US20090181633A1 (en) 2009-07-16
CN101971507B (zh) 2013-10-02
US8032102B2 (en) 2011-10-04
EP2232714A4 (en) 2014-08-06
CN101971507A (zh) 2011-02-09
HK1148877A1 (en) 2011-09-16
US8285239B2 (en) 2012-10-09
US20120027137A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
KR101599083B1 (ko) 수신기의 2차 상호변조 보정 시스템 및 방법
CA2363400C (en) System and method for inverting automatic gain control (agc) and soft limiting
JP4492264B2 (ja) 直交検出器ならびにそれを用いた直交復調器およびサンプリング直交復調器
KR100581059B1 (ko) 직교 복조 수신 시스템에서 가변루프이득을 이용한 동위상채널과 직교 채널 간 위상 및 이득 불일치 보상 장치 및그 방법
EP2894823B1 (en) Coefficient estimation for digital IQ calibration
EP1508968B1 (en) Multipath distortion eliminating filter
KR20070057641A (ko) 직교 복조 수신시스템에서의 반송파 위상 복원 및ｉ/ｑ채널간 위상불일치 보상 장치 및 그 방법
JP3576410B2 (ja) 受信装置と送受信装置及び方法
EP1508969B1 (en) Multipath distortion eliminating filter
US20050124310A1 (en) Receiver
KR20180085644A (ko) 주파수 오프셋 추정 시스템 및 방법, 편차를 제거한 주파수 오프셋 추정 시스템을 이용하는 수신기
JP3237628B2 (ja) 伝搬路特性推定器
JP4263586B2 (ja) マルチパス除去フィルタ
EP1508970A2 (en) Multipath distortion eliminating filter
EP1499014A1 (en) A method for automatic gain control, for instance in a telecommunication system, device and computer program therefor
KR100390433B1 (ko) 디지털 ｔｖ 수신기의 에러 추적 장치
JP2004112218A (ja) 非線形補償器
KR100394999B1 (ko) 아이 및 큐 노이즈 테스트 시그날을 이용한 아이 및 큐 시그날 에러 정정 회로
JPH01176166A (ja) ゴースト除去装置
JPH0527006A (ja) サイドローブ・キヤンセラ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190212

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200214

Year of fee payment: 5