KR101594330B1 - 스위칭 에너지 절감을 통한 저전력 변환 방법 및 장치 - Google Patents

스위칭 에너지 절감을 통한 저전력 변환 방법 및 장치 Download PDF

Info

Publication number
KR101594330B1
KR101594330B1 KR1020140149890A KR20140149890A KR101594330B1 KR 101594330 B1 KR101594330 B1 KR 101594330B1 KR 1020140149890 A KR1020140149890 A KR 1020140149890A KR 20140149890 A KR20140149890 A KR 20140149890A KR 101594330 B1 KR101594330 B1 KR 101594330B1
Authority
KR
South Korea
Prior art keywords
capacitor
msb
switching
capacitors
group
Prior art date
Application number
KR1020140149890A
Other languages
English (en)
Inventor
백광현
김주언
홍요한
백준현
서인식
Original Assignee
(주)자람테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)자람테크놀로지 filed Critical (주)자람테크놀로지
Priority to KR1020140149890A priority Critical patent/KR101594330B1/ko
Application granted granted Critical
Publication of KR101594330B1 publication Critical patent/KR101594330B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

스위칭 에너지 절감을 통한 저전력 변환 방법 및 장치가 개시된다. 플로팅 기반의 변환 방법은 MSB 커패시터를 기반으로 입력된 아날로그 신호에 대한 MSB를 결정하는 단계, MSB 커패시터를 플로팅하는 단계와 MSB 커패시터에 대한 플로팅 이후, 제1 커패시터 그룹에 대한 CAS 기반의 스위칭을 수행하는 단계를 포함할 수 있되, 제1 커패시터 그룹은 MSB-N 커패시터를 포함할 수 있다.

Description

스위칭 에너지 절감을 통한 저전력 변환 방법 및 장치{The method and apparatus for low power conversion based on reduction of switching energy}
본 발명은 스위칭 에너지 절감을 통한 저전력 변환 방법 및 장치에 관한 것으로 보다 상세하게는 커패시터 플로팅 기법을 기반으로 스위칭 에너지를 절감시키는 저전력 변환 방법 및 장치에 관한 발명이다.
최근 많은 분야에서 저전력에 대한 관심이 높아지면서 이에 적합한 축차 근사형(successive approximation register, SAR) 아날로그-디지털 변환기(analog-to-digital converter, ADC)가 큰 주목을 받고 있다. 기존의 SAR ADC는 낮은 샘플링 레이트(sampling rate) 때문에 센서 인터페이스나 바이오 응용 분야에 국한되었으나 최근에는 수십~수백MHz까지 샘플링 레이트를 가지는 SAR ADC가 연구되면서 파이프라인(pipeline) ADC의 영역이었던 비디오, 통신 응용 분야에 적용하게 되었다.
KR 10-2012-7006530
본 발명의 일 측면은 아날로그-디지털 변환기나 디지털-아날로그 변환기를 포함하는 다양한 변환기에서 스위칭 에너지를 절감하여 사용 전력을 줄일 수 있는 방법 및 장치를 제공한다.
본 발명의 다른 측면은 CAS(charge average scheme) 기반 스위칭을 통해 에너지를 절감하면서도 MSB 커패시터의 선택적 플로팅을 통해 효과적인 비교가 가능하도록 함과 아울러, 더미 커패시터를 해상도 증가를 위해 활용할 수 있도록 한 스위칭 에너지 절감을 통한 저전력 변환 방법 및 장치를 제공한다.
본 발명의 일 측면에 따른 플로팅 기반의 변환 방법은 MSB(most significant bit) 커패시터를 기반으로 입력된 아날로그 신호에 대한 MSB를 결정하는 단계, 상기 MSB 커패시터를 플로팅하는 단계와 상기 MSB 커패시터에 대한 플로팅 이후, 제1 커패시터 그룹에 대한 CAS(charge average scheme) 기반의 스위칭을 수행하는 단계를 포함할 수 있되, 상기 제1 커패시터 그룹은 MSB-N 커패시터(여기서 N은
Figure 112014104972383-pat00001
범위의 자연수)를 포함할 수 있다.
한편, 상기 MSB-N 커패시터 각각은
Figure 112014104972383-pat00002
인 것을 특징으로 하되, Vref는 참조 전압일 수 있다.
또한, 제1 커패시터 그룹에 대한 CAS(charge average scheme) 기반의 스위칭을 기반으로 MSB-N(여기서 N은
Figure 112014104972383-pat00003
범위의 자연수)을 결정하는 단계를 더 포함할 수 있다.
또한, 상기 제1 커패시터 그룹에 대한 상기 CAS 기반의 스위칭 이후, 제2 커패시터 그룹에 대한 모노토닉 커패시터 스위칭 방법(monotonic capacitor switching scheme)을 수행하되, 상기 제2 커패시터 그룹은 MSB-N-1 커패시터 내지 LSB+1 커패시터를 포함할 수 있다.
또한, 플로팅 기반의 ADC 방법은 HLS(half-LSB switching)를 기반으로 더미 커패시터를 LSB 커패시터로 사용하여 LSB를 결정하는 단계를 포함할 수 있되, 상기 HLS는 비교기의 출력에 따라 상기 더미 커패시터의 스위치를 기반으로 전하를 평균화시키고 전하의 평균화 이후, 상기 더미 커패시터를 플로팅할 수 있다.
본 발명의 다른 측면에 따른 플로팅 기반의 변환 장치는 입력된 아날로그 신호에 대한 MSB를 결정하기 위한 MSB(most significant bit) 커패시터와 상기 MSB 커패시터에 대한 플로팅 이후, CAS(charge average scheme) 기반의 스위칭을 수행하는 제1 커패시터 그룹을 포함할 수 있되, 상기 MSB 커패시터는 플로팅되고, 상기 제1 커패시터 그룹은 MSB-N 커패시터(여기서 N은
Figure 112014104972383-pat00004
범위의 자연수)를 포함할 수 있다.
한편, 상기 MSB-N 커패시터 각각에 샘플링된 전압은
Figure 112014104972383-pat00005
인 것을 특징으로 하되, 상기 Vref는 참조 전압일 수 있다.
또한, 제1 커패시터 그룹은 상기 CAS 기반의 스위칭을 기반으로 MSB-N(여기서 N은
Figure 112014104972383-pat00006
범위의 자연수)을 결정하도록 구현될 수 있다.
또한, 상기 제1 커패시터 그룹에 대한 상기 CAS 기반의 스위칭 이후, 모노토닉 커패시터 스위칭 방법(monotonic capacitor switching scheme)을 수행하는 제2 커패시터 그룹을 더 포함하되, 상기 제2 커패시터 그룹은 MSB-N-1 커패시터 내지 LSB+1 커패시터를 포함할 수 있다.
또한, HLS(half-LSB switching)를 기반으로 LSB 커패시터로 사용하여 LSB를 결정하기 위한 더미 커패시터를 더 포함하되, 상기 HLS는 비교기의 출력에 따라 상기 더미 커패시터의 스위치를 기반으로 전하를 평균화시키고 전하의 평균화 이후, 상기 더미 커패시터를 플로팅할 수 있다.
상술한 본 발명의 일 측면에 따르면, MSB(most significant bit) 커패시터의 플로팅을 기반으로 각 커패시터에 샘플된 입력 값을 Vref/2, Vref/4, Vref/8… 과 같이 설정하여 ADC(analog to digital converter)의 리셋 전력, 소비 전력이 감소될 수 있다. 또한, 더미 커패시터를 추가적인 LSB(least significant bit) 비트를 위한 커패시터로 활용할 수 있다.
도 1은 본 발명의 실시예에 따른 CASFC 방법을 나타낸 개념도이다.
도 2는 본 발명의 실시예에 따른 CASFC 방법을 수행하는 경우 스위칭 에너지의 소비를 나타낸 개념도이다.
도 3은 본 발명의 실시예에 따른 CASFC 방법을 나타낸 개념도이다.
도 4는 본 발명의 실시예에 따른 더미 커패시터에 사용되는 HLS를 나타낸 개념도이다.
도 5는 본 발명의 실시예에 따른 스위칭 에너지의 비교를 나타낸 개념도이다.
도 6은 본 발명의 실시예에 따른 스위칭 에너지의 비교를 나타낸 개념도이다.
도 7은 본 발명의 실시예에 따른 CASFC 방법을 나타낸 순서도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예와 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
기존의 SAR ADC의 CDAC(capacitor digital-to-analogue converter)는 각 커패시터의 커패시턴스가 단위 커패시턴스를 기준으로 2의 제곱씩 증가되는 형태를 가진다. 각 커패시터의 한쪽 면에는 아날로그 입력이 인가되고, 그 반대편에는 그라운드가 인가되거나 공급 전압이 인가되도록 스위칭될 수 있다. 이때 요구되는 에너지를 스위칭 에너지라고 한다.
기존의 CDAC에서는 스위칭 에너지를 줄이기 위해 전하 평균 스위칭 기법(charge average switching, CAS)이 사용되었다. CAS는 그라운드를 인가받은 커패시터와 공급 전압을 인가받은 커패시터를 연결함으로써 각 커패시터에 인가되는 전압을 공급 전압의 절반으로 평균화하는 방법이다. CAS는 기존의 방법과 달리 각 커패시터가 그라운드와 공급 전압(Vref)으로 스위칭되는 것이 아니라, 그라운드와 Vref/2 또는 공급 전압과 Vref/2 사이를 스위칭되기 때문에 각 커패시터가 갖는 영향력이 절반으로 감소된다. 예를 들어, 기존의 스위칭 방법에 따르면 전체 커패시턴스가 1024C0인 CDAC에서 MSB(most significant bit)에 해당하는 커패시터(512C0)를 스위칭하면 커패시터에 샘플된 입력의 값이 Vref/2만큼 움직여야 한다. 하지만, CAS 기법을 적용하게 되면 512C0를 움직이더라도 샘플된 입력 값이 Vref/4만큼 움직인다. 따라서, CAS 기법만을 사용하면 Vref/2, Vref/4, Vref/8… 과 같이 샘플된 전압이 움직여야 하는 SAR 본연의 알고리즘을 구현하지 못한다.
본 발명의 실시예에서는 이러한 기존의 CAS 기법이 가진 문제점을 해결하면서 저전력으로 스위칭을 수행하기 위한 방법이 개시된다. 이하, 본 발명의 실시예에서는 설명의 편의상 ADC가 주로 설명되나 DAC도 동일한 방식을 역으로 적용하여 수행될 수 있다. 이하, 본 발명의 실시예에 따른 ADC 또는 DAC 방법은 CAFSC(CAS with floating capacitor), CASFC ADC 또는 CASFC DAC라는 용어로 표현될 수 있다.
도 1은 본 발명의 실시예에 따른 CASFC 방법을 나타낸 개념도이다.
도 1을 참조하면, CASFC에서는 MSB 커패시터를 기반으로 MSB가 판단된 이후, MSB 커패시터에 대한 플로팅(floating)이 수행될 수 있다.
두 개의 C0 중 하나의 C0(아래 C0)의 전압이 그라운드 전압에서 Vref로 변화된 경우, 두 개의 C0 중 하나의 C0에 걸리는 전압의 변화 ΔV는 아래의 수학식 1을 기반으로 결정될 수 있다.
Figure 112014104972383-pat00007
도 1의 (a)에서는 아래 C0에Vref가 인가되고 MSB 커패시터가 플로팅되기 전의 C0의 전압 변화를 나타낸다.
도 1의 (a)을 참조하면, Ctotal은 4C0이고 CN은 C0일 수 있다. 따라서 ΔV는 Vref/4일 수 있다. 아래의 수학식 2는 MSB 커패시터가 플로팅되기 전의 C0의 전압 변화를 나타낸다.
Figure 112014104972383-pat00008
도 1의 (b)에서는 아래 C0에Vref가 인가되고 MSB 커패시터가 플로팅된 후의 C0의 전압 변화를 나타낸다.
도 1의 (b)를 참조하면, MSB 커패시터가 플로팅되었으므로 2C0는 전체 전압에서 고려되지 않을 수 있다 따라서, Ctotal은 2C0이고 CN은 C0일 수 있다. 따라서 ΔV는 Vref/2일 수 있다. 아래의 수학식 3은 MSB 커패시터가 플로팅된 후의 C0의 전압 변화를 나타낸다.
Figure 112014104972383-pat00009
수학식 2와 수학식 3을 참조하면, MSB 커패시터의 플로팅은 ΔV를 두 배로 증가시킬 수 있다. 즉, MSB 커패시터의 플로팅은 감소되는 ΔV를 증가시키고, Vref/2, Vref/4, Vref/8… 와 같이 샘플링된 전압을 순차적으로 각각의 커패시터에 설정할 수 있다. 따라서, 본 발명의 실시예에 따른 CASFC 방법이 사용될 경우, 기존의 CAS와 비교하여 스위칭 에너지가 감소될 수 있다. 이뿐만 아니라, 플로팅된 MSB 커패시터는 리셋 기간 동안 에너지를 소비하지 않기 때문에 리셋을 위한 에너지인 리셋 에너지 또한 절약될 수 있다.
도 2는 본 발명의 실시예에 따른 CASFC 방법을 수행하는 경우 스위칭 에너지의 소비를 나타낸 개념도이다.
도 2에서는 4비트 설정에서 CASFC 방법이 수행되는 경우 스위칭 에너지의 소비가 개시된다. 도 1에서 전술한 ΔV가 스위칭 에너지의 소비(E)의 크기를 결정할 수 있다.
도 2를 참조하면, VP< VN인 경우, MSB를 결정하는 경우가 개시된다. 설명의 편의상 MSB를 결정하는 경우에 대해서만 개시되나, MSB 이하의 비트를 결정하는 경우에도 동일하게 적용될 수 있다.
입력 신호가 커패시터의 상판(top plate)에 샘플링되기 때문에 샘플링 구간(phase)에서는 스위칭 에너지의 소비가 0일 수 있다. MSB를 결정하기 위한 첫번째 비교 절차 이후, MSB 커패시터(2C0)의 하판(bottom plate)은 스위칭될 수 있다. 이러한 스위칭은 C0V2 ref의 스위칭 에너지를 소비할 수 있다.
MSB 커패시터의 플로팅 이후, 나머지 커패시터의 하판은 CAS를 이용하여 스위칭될 수 있다. CAS가 C0 커패시터에 수행되는 경우, ΔV는 Vref/8이고, 스위칭 에너지- C0V2 ref/8일 수 있다.
도 3은 본 발명의 실시예에 따른 CASFC 방법을 나타낸 개념도이다.
도 3에서는 CASFC를 기반으로 10비트 SAR ADC를 구성한 경우가 개시된다.
본 발명의 실시예에 따르면 MSB 커패시터(300)의 플로팅, 제1 커패시터 그룹(예를 들어, MSB-1~MSB-N 커패시터)(320)의 CAS 기반 동작, 제2 커패시터 그룹(예를 들어, MSB-N-1~LSB+1 커패시터)(340)의 모노토닉(monotonic) 커패시터 스위칭 기반 동작 및 LSB 커패시터(360)의 HLS(half LSB switching) 기반 동작을 통해 10비트 SAR ADC가 수행될 수 있다. 모노토닉 커패시터 스위칭은 CAS와 같은 전압 에버리징이 없이 Vref의 리셋 및 두 개의 커패시터 중 하나의 커패시터의 스위칭만으로 전압을 샘플링하는 방법이다.
도 3을 참조하면 10비트 커패시터 어레이에서, 본 발명의 실시예에 따른 CAFSC 방법은 MSB 커패시터(128C0)(300) 및 제1 커패시터 그룹(320)에 포함되는 커패시터(64C0~ 8C0)에만 적용될 수 있다. 제1 커패시터 그룹(320)에 포함되는 64C0~ 8C0 커패시터의 경우, CAS를 기반으로 스위칭될 수 있다. 제1 커패시터 그룹은 상기 CAS 기반의 스위칭을 기반으로 MSB-N(여기서 N은
Figure 112014104972383-pat00010
범위의 자연수)을 결정할 수 있다.
제2 커패시터 그룹(340)에 포함되는 4C0~C0 커패시터에는 CAS가 적용되지 않기 때문에 ΔV는 이진 가중치 비(binary weighted ratio)를 유지하기 위해 반으로 감소되어야 한다. 4C0~C0 커패시터의 ΔV는 모노토닉 커패시터 스위칭 방법(monotonic capacitor switching scheme)을 사용하여 획득될 수 있다.
즉, 본 발명의 실시예에 따르면, MSB 커패시터(300)와 SAR ADC의 연결을 끊음으로써 기존의 스위칭 에너지가 감소될 수 있다. 도 1에서 전술한 바와 같이 MSB 커패시터(300)를 기반으로 샘플링된 아날로그 신호의 MSB가 결정된 후, MSB 커패시터(300)가 플로팅되어, CDAC와의 연결이 끊어지는 경우, SAR ADC의 전체 커패시턴스가 절반으로 줄어드는 효과가 있다. 즉, MSB-1 커패시터를 움직여도 MSB 커패시터(300)를 움직인 효과와 동일한 효과가 나타난다. 따라서, MSB 커패시터(300)를 플로팅 한 후 CAS 기법이 적용되면 Vref/2, Vref/4, Vref/8… 과 같이 샘플링된 전압이 순차적으로 각각의 커패시터에 설정될 수 있다. 이 효과로 기존에 CAS 기법이 적용된 ADC와 다르게 MSB 결정 후 CAS 기법만을 사용하여 아날로그-디지털 변환을 수행할 수 있다.
또한, 본 발명의 실시예에 따르면, 전체 커패시턴스를 1/2로 단계적으로 감소시키기 위해 더미 커패시터(dummy capacitor, C0’)가 LSB(least significant bit) 커패시터(360)로서 사용될 수 있다.
모노토닉 커패시터 스위칭이 4C0~C0 커패시터에 사용되기 때문에 다른 스위칭 방법이 더미 커패시터 C0’에 적용될 수 있다. 예를 들어, 더미 커패시터 C0’에는 HLS(half LSB switching)가 사용될 수 있다.
도 4는 본 발명의 실시예에 따른 더미 커패시터에 사용되는 HLS를 나타낸 개념도이다.
도 4에서는 설명의 편의상 Vp< VN인 경우에 대해 개시한다. 우선 비교기의 출력에 따라 더미 커패시터 C0’의 스위치가 전하를 평균화시킬 수 있다(단계 S400). Vref/2(N-2)의 전압의 변화 후에, 하나의 더미 커패시터 C0’가 플로팅되고, 나머지 한쪽의 커패시터는 다시 원래의 전압인 그라운드로 변화될 수 있다(단계 S450). 더미 커패시터 C0’의플로팅 이후의 전압값은 Vref/2(N-1)일 수 있다. 이러한 방법을 통해 더미 커패시터가 LSB를 위한 커패시터로 사용할 수 있다.
도 5는 본 발명의 실시예에 따른 스위칭 에너지의 비교를 나타낸 개념도이다.
도 5에서는 본 발명의 실시예에 따른 CASFC 기반의 CDAC, 기존의 CAS 기반의 CDAC(리셋없는 경우), DAS＆AS(decect-and-skip＆aligned switching) 기반의 CDAC 각각에 대한 아웃풋 코드에 따른 스위칭 에너지가 개시된다
도 5를 참조하면, CAS 기반의 CDAC의 평균 스위칭 에너지는 88.6C0V2 ref이고, DAS＆AS 기반의 CDAC의 평균 스위칭 에너지는 69.8C0V2 ref이다. 본 발명의 실시예에 따른 CASFC 기반의 CDAC의 평균 스위칭 에너지는 55,4C0V2 ref이다. 이는 CAS 기반의 CDAC의 평균 스위칭 에너지와 비교하여 37.5% 감소된 값이다.
도 6은 본 발명의 실시예에 따른 스위칭 에너지의 비교를 나타낸 개념도이다.
도 6에서는 본 발명의 실시예에 따른 CASFC 기반의 CDAC, 기존의 CAS 기반의 CDAC(리셋없는 경우), DAS＆AS(decect-and-skip＆aligned switching) 기반의 CDAC 각각에 대한 아웃풋 코드에 따른 스위칭 에너지가 개시되되, 리셋 에너지를 고려한 경우와 리셋 에너지를 고려하지 않은 경우가 구분되어 개시된다.
도 6을 참조하면, 리셋을 수행한 경우, CAS 기반의 CDAC의 평균 스위칭 에너지는 344C0V2 ref이고, DAS＆AS 기반의 CDAC의 평균 스위칭 에너지는 229.7C0V2 ref이다.
리셋을 수행한 경우, 본 발명의 실시예에 따른 CASFC 기반의 CDAC의 평균 스위칭 에너지는 CAS 기반의 CDAC의 평균 스위칭 에너지 및 DAS＆AS 기반의 CDAC의 평균 스위칭 에너지와 비교하여 작은 값인 112.4C0V2 ref를 가진다. 이는 CASFC 기반의 CDAC의 평균 스위칭 에너지는 CAS 기반의 CDAC의 평균 스위칭 에너지 및 DAS＆AS 기반의 CDAC의 평균 스위칭 에너지 각각과 비교하여 64.4% 및 46.7% 감소된 값이다. 이는 플로팅된 MSB 커패시터가 다른 커패시터에 연결되기 전에 리셋되어 리셋 에너지를 소비하지 않기 때문이다.
도 7은 본 발명의 실시예에 따른 CASFC 방법을 나타낸 순서도이다.
도 7을 참조하면, MSB를 결정한다(단계 S700).
MSB 커패시터를 기반으로 입력된 아날로그 신호에 대한 MSB가 결정될 수 있다.
MSB 커패시터를 플로팅한다(단계 S710).
MSB가 결정된 이후, MSB 커패시터는 플로팅될 수 있다. MSB 커패시터의 플팅을 기반으로 ADC와의 연결이 끊어지는 경우, ADC의 전체 커패시턴스가 절반으로 줄어드는 효과가 있다. 즉, MSB-1 커패시터를 움직여도 MSB 커패시터를 움직인 효과와 동일한 효과가 나타난다.
제1 커패시터 그룹에 포함되는 커패시터를 CAS 기반으로 샘플링하고, MSB-1 내지 MSB-N를 결정한다(단계 S720).
MSB 커패시터를 플로팅 한 후 MSB-1 커패시터 내지 MSB-N 커패시터에 CAS 기법을 적용하여 Vref/2, Vref/4, Vref/8… 과 같이 샘플링된 전압을 순차적으로 각각의 커패시터에 설정할 수 있다. 이러한 방법을 기반으로 입력된 아날로그 신호에 대한 MSB-1 내지 MSB-N가 결정될 수 있다.
제2 커패시터 그룹에 포함된 커패시터를 모노토닉 커패시터 스위칭를 기반으로 샘플링하여 MSB-N 내지 LSB+1를 결정한다(단계 S730).
모노토닉 커패시터 스위칭은 CAS와 같은 전압 에버리징이 없이 Vref의 리셋 및 두 개의 커패시터 중 하나의 커패시터의 스위칭만으로 전압을 샘플링하는 방법일 수 있다.
더미 커패시터에 대해 HLS 스위칭을 수행하여 LSB를 결정한다(단계 S740).
우선 비교기의 출력에 따라 더미 커패시터 C0’의 스위치가 전하를 평균화시킬 수 있다. Vref/2(N-2)의 전압의 변화 후에, 하나의 더미 커패시터 C0’가 플로팅되고, 나머지 한쪽의 커패시터는 다시 원래의 전압인 그라운드로 변화될 수 있다. 더미 커패시터 C0’의플로팅 이후의 전압값은 Vref/2(N-1)일 수 있다. 이러한 방법을 통해 더미 커패시터가 LSB를 위한 커패시터로 사용할 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
300: MSB 커패시터
320: 제1 커패시터 그룹
340: 제2 커패시터 그룹
360: LSB 커패시터

Claims (10)

  1. 플로팅 기반의 변환 방법에 있어서,
    MSB(most significant bit) 커패시터를 기반으로 입력된 아날로그 신호에 대한 MSB를 결정하는 단계;
    상기 MSB 커패시터를 플로팅하는 단계; 및
    상기 MSB 커패시터에 대한 플로팅 이후, 제1 커패시터 그룹에 대한 CAS(charge average scheme) 기반의 스위칭을 수행하는 단계를 포함하되,
    상기 제1 커패시터 그룹은 MSB-N 커패시터(여기서 N은
    Figure 112014104972383-pat00011
    범위의 자연수)를 포함하는 스위칭 에너지 절감을 통한 저전력 변환 방법.
  2. 제1항에 있어서,
    상기 MSB-N 커패시터 각각에 샘플링된 전압은
    Figure 112014104972383-pat00012
    인 것을 특징으로 하되,
    상기 Vref는 참조 전압인 것을 특징으로 하는 스위칭 에너지 절감을 통한 저전력 변환 방법.
  3. 제2항에 있어서,
    제1 커패시터 그룹에 대한 상기 CAS 기반의 스위칭을 기반으로 MSB-N(여기서 N은
    Figure 112014104972383-pat00013
    범위의 자연수)을 결정하는 단계를 더 포함하는 것을 특징으로 하는 스위칭 에너지 절감을 통한 저전력 변환 방법.
  4. 제3항에 있어서,
    상기 제1 커패시터 그룹에 대한 상기 CAS 기반의 스위칭 이후, 제2 커패시터 그룹에 대한 모노토닉 커패시터 스위칭 방법(monotonic capacitor switching scheme)을 수행하되,
    상기 제2 커패시터 그룹은 MSB-N-1 커패시터 내지 LSB+1 커패시터를 포함하는 것을 특징으로 하는 스위칭 에너지 절감을 통한 저전력 변환 방법.
  5. 제4항에 있어서,
    HLS(half-LSB switching)를 기반으로 더미 커패시터를 LSB 커패시터로 사용하여 LSB를 결정하는 단계를 포함하되,
    상기 HLS는 비교기의 출력에 따라 상기 더미 커패시터의 스위치를 기반으로 전하를 평균화시키고 전하의 평균화 이후, 상기 더미 커패시터를 플로팅하는 것을 특징으로 하는 스위칭 에너지 절감을 통한 저전력 변환 방법.
  6. 플로팅 기반의 변환 장치로서,
    입력된 아날로그 신호에 대한 MSB를 결정하기 위한 MSB(most significant bit) 커패시터; 및
    상기 MSB 커패시터에 대한 플로팅 이후, CAS(charge average scheme) 기반의 스위칭을 수행하는 제1 커패시터 그룹을 포함하되,
    상기 MSB 커패시터는 플로팅되고,
    상기 제1 커패시터 그룹은 MSB-N 커패시터(여기서 N은
    Figure 112014104972383-pat00014
    범위의 자연수)를 포함하는 스위칭 에너지 절감을 통한 저전력 변환 장치.
  7. 제6항에 있어서,
    상기 MSB-N 커패시터 각각에 샘플링된 전압은
    Figure 112014104972383-pat00015
    인 것을 특징으로 하되,
    상기 Vref는 참조 전압인 것을 특징으로 하는 스위칭 에너지 절감을 통한 저전력 변환 장치.
  8. 제7항에 있어서,
    제1 커패시터 그룹은 상기 CAS 기반의 스위칭을 기반으로 MSB-N(여기서 N은
    Figure 112014104972383-pat00016
    범위의 자연수)을 결정하도록 구현되는 것을 특징으로 하는 스위칭 에너지 절감을 통한 저전력 변환 장치.
  9. 제8항에 있어서,
    상기 제1 커패시터 그룹에 대한 상기 CAS 기반의 스위칭 이후, 모노토닉 커패시터 스위칭 방법(monotonic capacitor switching scheme)을 수행하는 제2 커패시터 그룹을 더 포함하되,
    상기 제2 커패시터 그룹은 MSB-N-1 커패시터 내지 LSB+1 커패시터를 포함하는 것을 특징으로 하는 스위칭 에너지 절감을 통한 저전력 변환 장치.
  10. 제9항에 있어서,
    HLS(half-LSB switching)를 기반으로 LSB 커패시터로 사용하여 LSB를 결정하기 위한 더미 커패시터를 더 포함하되,
    상기 HLS는 비교기의 출력에 따라 상기 더미 커패시터의 스위치를 기반으로 전하를 평균화시키고 전하의 평균화 이후, 상기 더미 커패시터를 플로팅하는 것을 특징으로 하는 스위칭 에너지 절감을 통한 저전력 변환 장치.
KR1020140149890A 2014-10-31 2014-10-31 스위칭 에너지 절감을 통한 저전력 변환 방법 및 장치 KR101594330B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140149890A KR101594330B1 (ko) 2014-10-31 2014-10-31 스위칭 에너지 절감을 통한 저전력 변환 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140149890A KR101594330B1 (ko) 2014-10-31 2014-10-31 스위칭 에너지 절감을 통한 저전력 변환 방법 및 장치

Publications (1)

Publication Number Publication Date
KR101594330B1 true KR101594330B1 (ko) 2016-02-16

Family

ID=55448119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140149890A KR101594330B1 (ko) 2014-10-31 2014-10-31 스위칭 에너지 절감을 통한 저전력 변환 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101594330B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120050482A (ko) 2009-08-14 2012-05-18 제로 에이피에스 저전력 스위치 모드 전원 공급 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120050482A (ko) 2009-08-14 2012-05-18 제로 에이피에스 저전력 스위치 모드 전원 공급 장치

Similar Documents

Publication Publication Date Title
CN105007079B (zh) 逐次逼近型模数转换器的全差分增量采样方法
CN108574487B (zh) 逐次逼近寄存器模数转换器
US10097198B1 (en) Sar adc
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
JP6353267B2 (ja) Ａｄ変換器及びａｄ変換方法
CN103095299B (zh) 权重的估计方法、装置及应用其的模拟数字转换器
US20130169454A1 (en) System and Method for a Successive Approximation Analog to Digital Converter
CN102111156B (zh) 用于实现最小动态范围的逐次渐近型模数转换电路
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
WO2021077068A1 (en) Analog-to-digital converter
WO2019227845A1 (en) Successive approximation register (sar) analog to digital converter (adc) dynamic range extension
Nguyen et al. A 14-bit 0.17 mm 2 SAR ADC in 0.13 μm CMOS for high precision nerve recording
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
US9197231B1 (en) Systems and methods for data conversion
Li et al. Digital foreground calibration methods for SAR ADCs
KR101594330B1 (ko) 스위칭 에너지 절감을 통한 저전력 변환 방법 및 장치
Sarafi et al. High-linear, energy-efficient and area-efficient switching algorithm for high-speed SAR ADCs
US10447291B1 (en) High dynamic range analog-to-digital converter
CN109802680B (zh) 一种基于分数基准的电容阵列及模数转换器
Deng et al. A 8-bit 10MS/s asynchronous SAR ADC with resistor-capacitor array DAC
CN109039338B (zh) 差分电容阵列及其开关切换方法
CN109039337B (zh) 基于预加重的逐次逼近型模数转换器
Lin et al. Multi-step capacitor-splitting SAR ADC
Liu et al. A fully differential SAR/single-slope ADC for CMOS imager sensor

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 5