KR101588980B1 - Synapse Apparatus for neuromorphic system applications and method of manufacturing the same - Google Patents
Synapse Apparatus for neuromorphic system applications and method of manufacturing the same Download PDFInfo
- Publication number
- KR101588980B1 KR101588980B1 KR1020140172860A KR20140172860A KR101588980B1 KR 101588980 B1 KR101588980 B1 KR 101588980B1 KR 1020140172860 A KR1020140172860 A KR 1020140172860A KR 20140172860 A KR20140172860 A KR 20140172860A KR 101588980 B1 KR101588980 B1 KR 101588980B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- barrier layer
- tio
- tunneling barrier
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 시냅스 소자에 관한 것으로, 더욱 자세하게는 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법에 관한 것이다.The present invention relates to a synapse device, and more particularly, to a synapse device for a novel Lomographic system application and a method of manufacturing the same.
현재 널리 사용되고 있는 폰뉴이만 방식의 컴퓨팅 시스템은 반복적이고 단순한 계산의 경우 상당한 처리능력을 보여주고 있다. 반면, 좀 더 복잡한 고차원의 계산 등에는 상당한 에너지 및 시간이 소요되고 있다. 이러한 문제점의 해결책으로 제시된 뉴로모픽 시스템은 학습이 가능하다는 장점을 이용, 기존의 폰뉴이만 방식으로 해결하기 불가능하였던 문제들을 저 전력 소모 및 단시간 안에 해결이 가능하다.The von Neumann type of computing system, which is widely used at present, shows considerable processing power in repetitive and simple calculation. On the other hand, more complicated calculations such as high-dimensional calculations require considerable energy and time. The new LomoPick system, which is presented as a solution to this problem, can solve the problems that can not be solved by the existing von Neumann method in low power consumption and in a short time by taking advantage of the possibility of learning.
이러한 이유 때문에 최근 들어 뉴로모픽 시스템의 연구가 활발히 진행되고 있다. 뉴로모픽 시스템을 구현하는데 있어서는 그 기반이 되는 시냅스 소자가 가장 중요한데, 시냅스 소자는 뇌의 시냅스와 유사한 기능을 수행하여 뉴로모픽 시스템의 학습 및 인식기능을 가능하게 한다. 기존의 Flash, SRAM, DRAM 등 여러 가지 메모리 기반 소자들이 시냅스 소자로 사용이 가능하지만, 보다 저 전력 및 고 집적의 시냅스 소자를 만들기 위해 PCM(phase change memory), FeRAM(Ferroelectric Random Access Memory) 및 ReRAM(Resistance Random Access Memory) 등의 여러 종류의 시냅스 소자들이 연구되고 있다. 특히, 고 집적의 시냅스 소자를 구현하기 위해서는 시냅스 소자를 2-단자(two-terminal) 소자로 구현을 하여야 하며 two-terminal로 구현된 소자는 크로스-포인트 어레이(cross-point array) 형태로 구현이 되어야 한다. 하지만, cross-point array 형태로 구현하게 되는 경우 선택되지 않은 시냅스 소자에 전류(current) 및 전압(voltage)이 인가되는 누설전류(sneak-current) 문제가 발생 할 수 있다.For this reason, research on the Nyomo pick system has been actively conducted in recent years. In implementing a neuromotor system, the underlying synaptic element is most important. The synaptic element performs a similar function to the brain synapse, enabling the learning and recognition functions of the novel Lomic system. A variety of memory-based devices such as Flash, SRAM, and DRAM can be used as synaptic devices, but phase change memory (PCM), ferroelectric random access memory (FeRAM), and ReRAM (Resistance Random Access Memory) have been studied. Particularly, in order to realize a highly integrated synapse device, a two-terminal device should be implemented as a synapse device, and a two-terminal device implemented as a cross-point array . However, in the case of a cross-point array type, a sneak-current problem may occur in which a current and a voltage are applied to a non-selected synapse device.
따라서, 이러한 sneak-current를 막기 위해서는 각 시냅스 소자에 스위칭 역할을 하는 스위치 소자가 필요하게 된다. 이러한 스위치 소자는 기존의 트랜지스터(Transistor)로도 사용이 가능하지만, 3-terminal 인 Transistor를 스위치 소자로 사용하게 된다면, 고 집적 시냅스 소자의 구현이 더욱 더 어려워진다. 따라서 2-terminal의 스위치 소자나 스위치 특성이 포함된 시냅스 소자 개발이 필요하다.Therefore, in order to prevent such a sneak-current, a switch element serving as a switching element is required for each synapse element. Such a switch element can be used as a conventional transistor, but if a 3-terminal transistor is used as a switching element, the implementation of a highly integrated synapse element becomes more difficult. Therefore, it is necessary to develop a 2-terminal switch device or a synapse device including switch characteristics.
본 발명이 해결하고자 하는 과제는 크로스-포인트 어레이 구조에서 발생 할 수 있는 누설 전류를 방지하며 고 집적 소자를 구현하기 위한 뉴로모픽 시스템 응용을 위한 시냅스 소자를 제공함에 있다.A problem to be solved by the present invention is to provide a synapse device for a novel Lomographic system application for preventing a leakage current that may occur in a cross-point array structure and realizing a highly integrated device.
상기 과제를 이루기 위하여 본 발명의 일 측면은 뉴로모픽 시스템 응용을 위한 시냅스 소자를 제공한다. 상기 뉴로모픽 시스템 응용을 위한 시냅스 소자는 기판, 상기 기판 상에 위치하는 제1 전극, 상기 제1 전극 상에 위치하는 터널링 베리어층, 상기 터널링 베리어층 상에 위치하는 저항변화층 및 상기 저항변화층 상에 위치하는 제2 전극을 포함하고, 상기 저항변화층은 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지고, 상기 터널링 베리어층은 전자 이동의 장벽층 역할을 함으로써 비선형 특성을 구현하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a synapse device for a novel Lomographic system application. A synapse device for a novel LomoPeek system application includes a substrate, a first electrode located on the substrate, a tunneling barrier layer located on the first electrode, a resistance variable layer located on the tunneling barrier layer, And the resistance variable layer has a state change due to the formation and disappearance of the metal filament, and the tunneling barrier layer serves as a barrier layer for electron transfer, thereby realizing a nonlinear characteristic .
상기 제1 전극은 Pt 또는 W를 포함할 수 있다.The first electrode may include Pt or W. [
상기 저항변화층은 TiO2, NiO, Al2O3, Nb2O5, HfO2, 또는 V2O5을 포함할 수 있다.The resistance-variable layer may include TiO 2 , NiO, Al 2 O 3 , Nb 2 O 5 , HfO 2 , or V 2 O 5 .
상기 터널링 베리어층은 금속산화물을 포함할 수 있다.The tunneling barrier layer may include a metal oxide.
상기 금속산화물은 TiOx, TixOy, HfOx, HfxOy, AlOx, AlxOy, TaOx, TaxOy, VOx, VxOy, NbxOy, NbOx, FexOy, FeOx, WxOy, 또는 WOx을 포함할 수 있다.The metal oxide may be selected from the group consisting of TiO x , Ti x O y , HfO x , Hf x O y , AlO x , Al x O y , TaO x , Ta x O y , VO x , V x O y , Nb x O y , x , Fe x O y , FeO x , W x O y , or WO x .
또한, 상기 터널링 베리어층은 산소의 조성이 다른 적어도 2개의 금속산화물층으로 이루어진 것을 특징으로 한다.In addition, the tunneling barrier layer is formed of at least two metal oxide layers having different oxygen compositions.
상기 터널링 베리어층은 Ti0x층 및 상기 Ti0x층 상에 위치하는 TiOy층을 포함하고, 여기서 y > x인 것일 수 있다.The tunneling barrier layer comprises TiO y layer on Ti0 x layer and the Ti0 x layer, and wherein may be the y> x.
또한, 상기 터널링 베리어층은 금속-절연체 전이 물질을 포함할 수 있다. 상기 금속-절연체 전이 물질은 TiO2-y(0=y<2), Ti2-xO3-y(0=x<2, 0=y<3), Ti3-xO5-y(0=x<3, 0=y<5), Ti4-xO7-y(0=x<4, 0=y<7), VO1-y(0=y<1), VO2-y(0=y<2), V2-xO3-y(0=x<2, 0=y<3), V4-xO7-y(0=x<4, 0=y<7), V5-xO9-y(0=x<5, 0=y<9), V6-xO11-y(0=x<6, 0=y<11), V6-xO13-y(0=x<6, 0=y<13), V8-xO15-y(0=x<8, 0=y<15), Fe3-xO4-y(0=x<3, 0=y<4), NbO2-y(0=y<2), PrNiO3-y(0=y<3), NdNiO3-y(0=y<3), SmNiO3-y(0=y<3), 및 LaCoO3-y(0=y<3)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 한다.In addition, the tunneling barrier layer may include a metal-insulator transition material. The metal-insulator transition material is TiO 2-y (0 = y <2), Ti 2-x O 3-y (0 = x <2, 0 = y <3), Ti 3-x O 5-y ( 0 = x <3, 0 = y <5), Ti 4-x O 7-y (0 = x <4, 0 = y <7), VO 1-y (0 = y <1), VO 2- y (0 = y <2) , V 2-x O 3-y (0 = x <2, 0 = y <3), V 4-x O 7-y (0 = x <4, 0 = y < 7), V 5-x O 9-y (0 = x <5, 0 = y <9), V 6-x O 11-y (0 = x <6, 0 = y <11), V 6- x O 13-y (0 = x <6, 0 = y <13), V 8-x O 15-y (0 = x <8, 0 = y <15), Fe 3-x O 4-y ( 0 = x <3, 0 = y <4), NbO 2-y (0 = y <2), PrNiO 3-y (0 = y <3), NdNiO 3-y (0 = y <3), SmNiO 3-y (0 = y <3), and LaCoO 3-y (0 = y <3).
상기 제2 전극은 Ti, Ti 합금, Cu, Cu 합금, Ag 또는 Ag 합금을 포함할 수 있다.The second electrode may include Ti, Ti alloy, Cu, Cu alloy, Ag or Ag alloy.
상기 금속 필라멘트는 상기 제2 전극으로부터 침투된 금속이온의 산화환원 반응에 의해 형성 및 소멸되는 것을 특징으로 한다.And the metal filament is formed and extinguished by the oxidation-reduction reaction of the metal ions permeated from the second electrode.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 뉴로모픽 시스템 응용을 위한 시냅스 소자 제조방법을 제공한다. 뉴로모픽 시스템 응용을 위한 시냅스 소자 제조방법은 기판을 준비하는 단계, 상기 기판 상에 제1 전극을 형성하는 단계, 상기 제1 전극 상에 터널링 베리어층을 형성하는 단계, 상기 터널링 베리어층 상에 저항변화층을 형성하는 단계 및 상기 저항변화층 상에 제2 전극을 형성하는 단계를 포함하고, 상기 저항변화층은 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지고, 상기 터널링 베리어층은 전자 이동의 장벽층 역할을 함으로써 비선형 특성을 구현하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a synapse device for use in a New Lomographic system. A method of manufacturing a synapse element for use in a Nyomo pick system application comprises the steps of preparing a substrate, forming a first electrode on the substrate, forming a tunneling barrier layer on the first electrode, And forming a second electrode on the resistance variable layer, wherein the resistance variable layer has a state change due to the formation and disappearance of the metal filament, and the tunneling barrier layer has electron transfer Thereby realizing a nonlinear characteristic.
상기 터널링 베리어층은 금속산화물을 포함할 수 있다. 상기 금속산화물은 TiOx, TixOy, HfOx, HfxOy, AlOx, AlxOy, TaOx, TaxOy, VOx, VxOy, NbxOy, NbOx, FexOy, FeOx, WxOy, 또는 WOx을 포함할 수 있다.The tunneling barrier layer may include a metal oxide. The metal oxide may be selected from the group consisting of TiO x , Ti x O y , HfO x , Hf x O y , AlO x , Al x O y , TaO x , Ta x O y , VO x , V x O y , Nb x O y , x , Fe x O y , FeO x , W x O y , or WO x .
상기 제1 전극 상에 터널링 베리어층을 형성하는 단계는, 상기 제1 전극 상에 산소의 조성이 다른 적어도 2개의 금속산화물층을 형성하는 단계를 포함할 수 있다.The forming of the tunneling barrier layer on the first electrode may include forming at least two metal oxide layers having different compositions of oxygen on the first electrode.
상기 제1 전극 상에 터널링 베리어층을 형성하는 단계는, 상기 제1 전극 상에 TiOx층을 형성하고, 상기 TiOx층을 산소분위기에서 어닐링하여 TiOy층을 상부에 형성하며, 여기서, y > x인 것일 수 있다.Forming a tunneling barrier layer on the first electrode includes forming a TiO x layer on the first electrode and annealing the TiO x layer in an oxygen atmosphere to form a TiO y layer thereon, > x.
또한, 상기 터널링 베리어층은 금속-절연체 전이 물질을 포함할 수 있다. 상기 금속-절연체 전이 물질은 TiO2-y(0=y<2), Ti2-xO3-y(0=x<2, 0=y<3), Ti3-xO5-y(0=x<3, 0=y<5), Ti4-xO7-y(0=x<4, 0=y<7), VO1-y(0=y<1), VO2-y(0=y<2), V2-xO3-y(0=x<2, 0=y<3), V4-xO7-y(0=x<4, 0=y<7), V5-xO9-y(0=x<5, 0=y<9), V6-xO11-y(0=x<6, 0=y<11), V6-xO13-y(0=x<6, 0=y<13), V8-xO15-y(0=x<8, 0=y<15), Fe3-xO4-y(0=x<3, 0=y<4), NbO2-y(0=y<2), PrNiO3-y(0=y<3), NdNiO3-y(0=y<3), SmNiO3-y(0=y<3), 및 LaCoO3-y(0=y<3)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 한다.In addition, the tunneling barrier layer may include a metal-insulator transition material. The metal-insulator transition material is TiO 2-y (0 = y <2), Ti 2-x O 3-y (0 = x <2, 0 = y <3), Ti 3-x O 5-y ( 0 = x <3, 0 = y <5), Ti 4-x O 7-y (0 = x <4, 0 = y <7), VO 1-y (0 = y <1), VO 2- y (0 = y <2) , V 2-x O 3-y (0 = x <2, 0 = y <3), V 4-x O 7-y (0 = x <4, 0 = y < 7), V 5-x O 9-y (0 = x <5, 0 = y <9), V 6-x O 11-y (0 = x <6, 0 = y <11), V 6- x O 13-y (0 = x <6, 0 = y <13), V 8-x O 15-y (0 = x <8, 0 = y <15), Fe 3-x O 4-y ( 0 = x <3, 0 = y <4), NbO 2-y (0 = y <2), PrNiO 3-y (0 = y <3), NdNiO 3-y (0 = y <3), SmNiO 3-y (0 = y <3), and LaCoO 3-y (0 = y <3).
본 발명에 따르면, 선형 특성을 갖는 소자에 터널링 베리어층을 삽입함으로써 전류의 흐름을 비선형으로 구현하였다. 따라서 비선형 특성을 가지는 시냅스 소자를 제공함으로써 크로스-포인트 어레이 구조에서 누설 전류를 막아줄 수 있고, 고집적의 시냅스 소자 구현이 가능하다.According to the present invention, the flow of current is nonlinearly implemented by inserting a tunneling barrier layer into a device having a linear characteristic. Therefore, by providing a synapse element having nonlinear characteristics, leakage current can be prevented in a cross-point array structure, and a highly integrated synapse element can be realized.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects not mentioned can be clearly understood by those skilled in the art from the following description.
도 1은 본 발명의 일 실시예에 따른 뉴로모픽 시스템 응용을 위한 시냅스 소자의 개략단면도이다.
도 2는 본 발명의 비선형 시냅스 소자와 기존의 선형 시냅스 소자의 전류-전압 곡선을 비교하여 도시한 그래프이다.
도 3은 제조예에 따른 시냅스 소자에 대한 개략적인 단면도이다.
도 4는 도 3의 일부 부위에 대한 TEM 이미지이다.
도 5 및 도 6 은 제조예에 따른 비선형 시냅스 소자의 판독마진(readout margin) 계산을 설명하기 위한 도면이다.
도 7은 제조예에 따른 비선형 시냅스 소자의 억제 특성에서의 V reset 을 평가한 전류-전압 그래프이다.
도 8은 제조예에 따른 비선형 시냅스 소자의 증강 특성에서의 Icc를 평가한 전류-전압 그래프이다.
도 9는 제조예에 따른 비선형 시냅스 소자의 억제 특성에서의 리셋 전압에 따른 저항 값을 측정한 그래프이다.
도 10은 제조예에 따른 비선형 시냅스 소자의 증강 특성에서의 current compliance에 따른 저항값을 평가한 그래프이다.FIG. 1 is a schematic cross-sectional view of a synapse device for a New Lomographic system application in accordance with an embodiment of the present invention.
FIG. 2 is a graph illustrating current-voltage curves of a non-linear synapse device of the present invention and a conventional linear synapse device.
3 is a schematic cross-sectional view of a synapse device according to a production example.
Figure 4 is a TEM image of a portion of Figure 3;
5 and 6 are diagrams for explaining a readout margin calculation of a nonlinear synapse device according to a manufacturing example.
7 is a graph of current-voltage obtained by evaluating V reset in suppression characteristics of a nonlinear synapse device according to the production example.
8 is a graph of current-voltage obtained by evaluating Icc in the enhancement characteristics of the non-linear synapse device according to the production example.
9 is a graph showing a resistance value according to a reset voltage in a suppression characteristic of a nonlinear synapse device according to a manufacturing example.
10 is a graph illustrating resistance values according to current compliance in the enhancement characteristics of a nonlinear synapse device according to a manufacturing example.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. Rather, the intention is not to limit the invention to the particular forms disclosed, but rather, the invention includes all modifications, equivalents and substitutions that are consistent with the spirit of the invention as defined by the claims.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. It will be appreciated that when an element such as a layer, region or substrate is referred to as being present on another element "on," it may be directly on the other element or there may be an intermediate element in between .
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.Although the terms first, second, etc. may be used to describe various elements, components, regions, layers and / or regions, such elements, components, regions, layers and / And should not be limited by these terms.
본 발명에서 사용되는 "비선형 특성"은 시냅스 소자의 전류-전압 곡선이 비선형인 것을 의미한다.
The "non-linear characteristic" used in the present invention means that the current-voltage curve of the synapse device is nonlinear.
본 발명의 일 실시예에 따른 뉴로모픽 시스템 응용을 위한 시냅스 소자를 설명한다.A synapse device for a novel Lomoc system application according to an embodiment of the present invention will be described.
도 1은 본 발명의 일 실시예에 따른 뉴로모픽 시스템 응용을 위한 시냅스 소자의 개략단면도이다.FIG. 1 is a schematic cross-sectional view of a synapse device for a New Lomographic system application in accordance with an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 뉴로모픽 시스템 응용을 위한 시냅스 소자는 기판(100), 제1 전극(200), 터널링 베리어층(300), 저항변화층(400) 및 제2 전극(500)을 포함할 수 있다.Referring to FIG. 1, a synapse device for a novel Lomoc system application according to an embodiment of the present invention includes a
기판(100)은 지지기판 역할을 할 수 있는 물질이면 어느 것이나 가능할 것이다. 예를 들어, 이러한 기판(100)은 실리콘 기판일 수 있다. 한편, 이러한 기판(100)은 경우에 따라 생략할 수 있다.The
제1 전극(200)은 기판 상에 위치한다. 상기 제1 전극(200)은 Pt 또는 W를 포함할 수 있다. 이러한 제1 전극(200)은 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.The
터널링 베리어층(300)은 제1 전극 상에 위치한다. 상기 터널링 베리어층(300)은 전자 이동의 장벽층 역할을 함으로써 비선형 특성을 구현하는 것을 특징으로 한다.The
상기 터널링 베리어층(300)은 금속산화물 또는 금속-절연체 전이 물질을 포함할 수 있다.The
상기 금속산화물은 TiOx, TixOy, HfOx, HfxOy, AlOx, AlxOy, TaOx, TaxOy, VOx, VxOy, NbxOy, NbOx, FexOy, FeOx, WxOy, 또는 WOx을 포함할 수 있다. 이때의 X 및 Y는 0 보다 큰 실수이다. 한편, 후술하는 저항변화층(400)과 터널링 베리어층(300)의 물질로 동일한 물질을 사용할 경우, 저항변화층(400)의 물질보다 터널링 베리어층(300)의 물질의 산소의 조성을 더 크게 설정하는 것이 바람직하다.The metal oxide may be selected from the group consisting of TiO x , Ti x O y , HfO x , Hf x O y , AlO x , Al x O y , TaO x , Ta x O y , VO x , V x O y , Nb x O y , x , Fe x O y , FeO x , W x O y , or WO x . Where X and Y are real numbers greater than zero. On the other hand, when the same material is used as the material of the
또한, 상기 터널링 베리어층(300)은 산소의 조성이 다른 적어도 2개의 금속산화물층으로 이루어질 수 있다. 예컨대, 상기 터널링 베리어층(300)은 Ti0x층 및 상기 Ti0x층 상에 위치하는 TiOy층을 포함하고, 여기서 y > x인 것일 수 있다. 이와 같은 터널링 베리어층(300)을 멀티층으로 형성함으로써 아래에서 상세하게 설명되는 바와 같이 매우 높은 비선형성을 얻을 수 있다.In addition, the
즉, 본 발명의 터널링 베리어층으로 채용된 티타늄산화막(TiOx)은 TaOx나 AlOx에 비해 더 높은 비선형값을 가지는데, 이는 밴드 구조로 설명될 수 있다. 본 발명에서는 이러한 티타늄산화막(TiOx)에 대한 두께와 산소분포를 제어함으로써 밴드갭 엔지니어링을 시행하였다. 티타늄산화막의 최적 두께는 1/2Vread 영역에서 전류를 효과적으로 줄일 수 있고, 산소 분포는 신뢰성 있는 비선형 거동을 나타내도록 티타늄산화막의 터널장벽 특성을 조절할 수 있기 때문이다. 산소 어닐링은 티타늄산화막(TiOx)의 표면으로부터 벌크 영역까지 산화시켜서 절연성의 초박막 TiOy를 생성하였다. 이러한 본 발명은 선택소자 없이 고집적도의 시냅스 소자를 제공할 수 있다.That is, the titanium oxide film (TiO x ) employed as the tunneling barrier layer of the present invention has a higher nonlinear value than TaO x or AlO x , which can be explained by a band structure. In the present invention, bandgap engineering is performed by controlling the thickness and oxygen distribution for the titanium oxide film (TiO x ). This is because the optimal thickness of the titanium oxide layer can effectively reduce the current in the 1 / 2V read region and the oxygen distribution can control the tunnel barrier properties of the titanium oxide layer to exhibit reliable nonlinear behavior. The oxygen annealing was oxidized from the surface of the titanium oxide film (TiO x ) to the bulk region to produce an insulating ultra-thin TiO y . The present invention can provide a highly integrated synapse device without a selection device.
또한, 상기 금속-절연체 전이 물질은 TiO2-y(0=y<2), Ti2-xO3-y(0=x<2, 0=y<3), Ti3-xO5-y(0=x<3, 0=y<5), Ti4-xO7-y(0=x<4, 0=y<7), VO1-y(0=y<1), VO2-y(0=y<2), V2-xO3-y(0=x<2, 0=y<3), V4-xO7-y(0=x<4, 0=y<7), V5-xO9-y(0=x<5, 0=y<9), V6-xO11-y(0=x<6, 0=y<11), V6-xO13-y(0=x<6, 0=y<13), V8-xO15-y(0=x<8, 0=y<15), Fe3-xO4-y(0=x<3, 0=y<4), NbO2-y(0=y<2), PrNiO3-y(0=y<3), NdNiO3-y(0=y<3), SmNiO3-y(0=y<3), 및 LaCoO3-y(0=y<3)으로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 것을 특징으로 한다. 이러한 금속-절연체 전이 물질은 mott-transition 거동이 일어나는 물질로서, 이러한 금속-절연체 전이 물질을 터널링 베리어층(300) 물질로 사용함으로써, 소자의 전류-전압곡선의 변화를 보다 급격하게(abrupt) 변화시킬 수 있다. 따라서, 비선형성을 보다 증가시킬 수 있다.In addition, the metal-insulator transition material is TiO 2-y (0 = y <2), Ti 2-x O 3-y (0 = x <2, 0 = y <3), Ti 3-x O 5- y (0 = x <3, 0 = y <5), Ti 4-x O 7-y (0 = x <4, 0 = y <7), VO 1-y (0 = y <1), VO 2-y (0 = y < 2), V 2-x O 3-y (0 = x <2, 0 = y <3), V 4-x O 7-y (0 = x <4, 0 = (0 = x <5, 0 = y <9), V 6 -x O 11 -y (0 = x <6, 0 = y <11), V 5-x O 9-y 6-x O 13-y ( 0 = x <6, 0 = y <13), V 8-x O 15-y (0 = x <8, 0 = y <15), Fe 3-x O 4- y (0 = x <3, 0 = y <4), NbO 2-y (0 = y <2), PrNiO 3-y (0 = y <3), NdNiO 3-y (0 = y <3) , SmNiO3 -y (0 = y <3), and LaCoO3 -y (0 = y <3). Such a metal-insulator transition material is a material in which a mott-transition behavior occurs. By using such a metal-insulator transition material as a material of the
이러한 터널링 베리어층(300)은 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.The
저항변화층(400)은 터널링 베리어층(300) 상에 위치한다. 상기 저항변화층(400)은 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가진다. 이때의 금속 필라멘트는 후술하는 제2 전극(500)으로부터 침투된 금속이온의 산화환원 반응에 의해 형성 및 소멸되는 것을 특징으로 한다.The
상기 저항변화층(400)은 TiO2, NiO, Al2O3, Nb2O5, HfO2, 또는 V2O5을 포함할 수 있다.The
이러한 저항변화층(400)은 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.The
제2 전극(500)은 저항변화층(400) 상에 위치한다. 이러한 제2 전극(500) 물질은 전압 인가에 따라 저항변화층에 금속 필라멘트를 형성시킬 수 있는 금속 이온을 제공할 수 있는 물질이면 어느 물질이나 가능할 것이다. 예를 들어, 상기 제2 전극(500)은 Ti, Ti 합금, Cu, Cu 합금, Ag 또는 Ag 합금을 포함할 수 있다.The
이러한 제2 전극(500)은 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.The
한편, 경우에 따라 제2 전극(500) 상에 캡핑층(도 3의 600)을 더 위치시킬 수 있다. 이러한 캡핑층(도 3의 600)은 Pt를 포함할 수 있다.On the other hand, the capping layer (600 in FIG. 3) may be further positioned on the
따라서, 본 발명에 의하면, 선형 시냅스 소자에 터널링 베리어층을 삽입함으로써, 비선형 시냅스 소자를 제공할 수 있다.
Thus, according to the present invention, a nonlinear synapse element can be provided by inserting a tunneling barrier layer into a linear synapse element.
도 2는 본 발명의 비선형 시냅스 소자와 기존의 선형 시냅스 소자의 전류-전압 곡선을 비교하여 도시한 그래프이다.FIG. 2 is a graph illustrating current-voltage curves of a non-linear synapse device of the present invention and a conventional linear synapse device.
검정색 라인의 기존의 선형 시냅스 소자(Linear ReRAM)의 경우, 저 저항상태(LRS)가 선형(linear) 특성을 보임을 알 수 있다. 이에 파란색 라인의 시냅스 소자(Selector-less ReRAM)의 경우, 일 예로 TiOy/TiOx 멀티층인 터널링 베리어층을 삽입함으로써, 기존의 선형 시냅스 소자에 비하여 1/2Vread의 ILRS가 현저히 감소한 것을 보여준다. 이때의 LRS는 저 저항 상태를 의미한다. 따라서, 터널링 베리어층의 삽입에 의하여 전류의 흐름을 비선형으로 구현함을 알 수 있다.
In the case of the conventional linear synapse element of a black line (Linear ReRAM), it can be seen that the low resistance state (LRS) shows a linear characteristic. In the case of a blue-line synapse element (Selector-less ReRAM), for example, a TiO y / TiO x multi-layer By inserting a tunneling barrier layer, I LRS of 1 / 2V read is significantly reduced compared to conventional linear synapse devices. The LRS at this time means a low resistance state. Therefore, it can be seen that the flow of current is nonlinearly implemented by inserting the tunneling barrier layer.
제조예Manufacturing example
본 발명의 일 실시예에 따른 시냅스 소자를 제조하였다.Thereby producing a synapse device according to an embodiment of the present invention.
도 3은 제조예에 따른 시냅스 소자에 대한 개략적인 단면도이다. 도 4는 도 3의 일부 부위에 대한 TEM 이미지이다.3 is a schematic cross-sectional view of a synapse device according to a production example. Figure 4 is a TEM image of a portion of Figure 3;
도 3 및 도 4를 참조하면, 본 발명의 시냅스 소자는 제1 전극(200) 상에 터널링베리어층(300), 저항변화층(400), 제2 전극(500) 및 캡핑층(600)을 차례로 적층하였다.3 and 4, the synapse device of the present invention includes a
도면에서 알 수 있는 바와 같이, 본 발명의 시냅스 소자의 터널링 베리어층(300)은 산소의 조성이 다른 멀티층(310, 320)으로 형성하였다.As can be seen from the figure, the
이러한 멀티층은 막 두께와 산소 분포를 조절함으로써 밴드갭 엔지니어링을 시행하였다.These multi-layers were fabricated by bandgap engineering by controlling film thickness and oxygen distribution.
여기서, 터널링 베리어층(300)은 TiOx층(310)과 그를 산소분위기에서 열처리하여 얻어지는 TiOy층(320)으로 이루어진다. 본 발명에서 밴드갭 엔지니어링을 위해서 TiOx의 두께를 선택하며, 이는 약 6㎚일 수 있다. 이어, 산소분위기에서 TiOx층을 어닐링하여 상부를 산화시켜서 TiOy를 생성한다(여기서, y>x). 산화된 TiOy층의 두께는 약 2.5㎚이었으며, 따라서 남은 TiOx층은 3.5㎚가 되었다. 이와 같은 터널링베리어층(300)을 멀티층으로 형성함으로써 아래에서 상세하게 설명되는 바와 같이 매우 높은 비선형성이 얻어졌다.Here, the
이때의 저항변화층(400)은 4 nm 두께의 HfO2층을 적용하였다. 또한, 제1전극(200)과 제2전극(500)은 각각 Pt와 Ti가 적용하였다. 또한, 캡핑층(600)은 Pt를 적용하였다.
At this time, a 4 nm thick HfO 2 layer was applied to the
실험예 Experimental Example
도 5 및 도 6 은 제조예에 따른 비선형 시냅스 소자의 판독마진(readout margin) 계산을 설명하기 위한 도면이다.5 and 6 are diagrams for explaining a readout margin calculation of a nonlinear synapse device according to a manufacturing example.
도 5와 같이 크로스-포인트 어레이 구조에서 다른 소자를 통해 빠져나가는 누설 전류를 막아 줄 수 있기 때문에, 보다 많은 수의 어레이 구현이 가능하다. 즉, 고집적화가 유리하다. As shown in FIG. 5, it is possible to prevent a leakage current from escaping through other elements in a cross-point array structure, so that a larger number of arrays can be realized. That is, high integration is advantageous.
또한, 도 6과 같이 워드라인 및 비트라인의 수에 따른 판독마진을 비교한 결과 비선형성(non-linearity)이 증가할수록 판독마진이 상대적으로 높아지는 것을 알 수 있다.
In addition, as shown in FIG. 6, the read margin according to the number of word lines and bit lines is compared, and as the non-linearity increases, the read margin becomes relatively higher.
시냅스 소자(20)는 비대칭적 시냅틱 특성(synaptic weight chage)을 가진다. 이때의 시냅틱 특성은 억제(depression) 특성 및 증강(potentiation) 특성을 포함한다.The
따라서, 본 발명에 따른 비선형 시냅스 소자의 시냅틱 특성(Potentiation & Depression)을 평가하였다.Therefore, the synaptic characteristics (potentiation & depression) of the nonlinear synapse device according to the present invention were evaluated.
도 7은 제조예에 따른 비선형 시냅스 소자의 억제 특성에서의 Vreset을 평가한 전류-전압 그래프이다. 도 7을 참조하면, Vreset이 증가함에 따라 저항 값이 커지는 억제 특성이 이루어짐을 알 수 있다.7 is a graph of current-voltage obtained by evaluating V reset in suppression characteristics of a nonlinear synapse device according to the production example. Referring to FIG. 7, it can be seen that the suppression characteristic that the resistance value increases as V reset increases.
도 8은 제조예에 따른 비선형 시냅스 소자의 증강 특성에서의 Icc에 따른 저항 값 감소를 평가한 전류-전압 그래프이다. 이때의 cc는 current compliance를 의미한다.8 is a graph of current-voltage obtained by evaluating resistance value reduction according to I cc in the enhancement characteristics of the non-linear synapse device according to the production example. At this time, cc means current compliance.
도 8을 참조하면, 시냅스 소자의 증강 특성에서의 Icc 이 커짐에 따른 저항 값의 증가를 볼 수 있다.Referring to FIG. 8, it can be seen that the resistance value increases as I cc increases in the enhancement characteristics of the synapse device.
도 9는 제조예에 따른 비선형 시냅스 소자의 억제 특성에서의 리셋 전압에 따른 저항 값을 측정한 그래프이다. 도 9를 참조하면, Vreset 을 조절하여 시냅스 소자의 저항값을 증가 시킬 수 있음을 알 수 있다.9 is a graph showing a resistance value according to a reset voltage in a suppression characteristic of a nonlinear synapse device according to a manufacturing example. Referring to FIG. 9, it can be seen that the resistance value of the synapse device can be increased by adjusting V reset .
도 10은 제조예에 따른 비선형 시냅스 소자의 증강 특성에서의 current compliance에 따른 저항값을 평가한 그래프이다. 도 10을 참조하면, Icc 을 조절하여 시냅스 소자의 저항값을 감소 시킬 수 있음을 알 수 있다.10 is a graph illustrating resistance values according to current compliance in the enhancement characteristics of a nonlinear synapse device according to a manufacturing example. Referring to FIG. 10, it can be seen that the resistance value of the synapse device can be reduced by adjusting I cc .
따라서, 제조예에 따른 비선형 시냅스 소자의 경우 Vreset 및 Icc 를 통한 시냅스 소자의 저항 값을 조절 할 수 있으며, 동시에 비선형 특성을 보여주고 있다. 이러한 특성을 통하여 뉴로모픽 시스템에서의 시냅스 소자의 학습 및 학습과정을 통한 업무처리 과정을 수행 할 수 있으며, 추가적인 스위치 소자 없이도 고 집적화가 가능하다.
Therefore, in the case of the nonlinear synapse device according to the manufacturing example, the resistance value of the synapse device through V reset and I cc can be adjusted, and at the same time, nonlinear characteristics are shown. Through these characteristics, it is possible to carry out the work process through the learning and learning process of the synapse device in the new LomoPic system, and it is possible to integrate it without the additional switch element.
본 발명에 따르면, 선형 특성을 갖는 소자에 터널링 베리어층을 삽입함으로써 전류의 흐름을 비선형으로 구현하였다. 따라서 비선형 특성을 가지는 시냅스 소자를 제공함으로써 크로스-포인트 어레이 구조에서 누설 전류를 막아줄 수 있고, 고집적의 시냅스 소자 구현이 가능하다.
According to the present invention, the flow of current is nonlinearly implemented by inserting a tunneling barrier layer into a device having a linear characteristic. Therefore, by providing a synapse element having nonlinear characteristics, leakage current can be prevented in a cross-point array structure, and a highly integrated synapse element can be realized.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.It should be noted that the embodiments of the present invention disclosed in the present specification and drawings are only illustrative of specific examples for the purpose of understanding and are not intended to limit the scope of the present invention. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention are possible in addition to the embodiments disclosed herein.
100: 기판 200: 제1 전극
300: 터널링 베리어층 310: TiOx층
320: TiOy층 400: 저항변화층
500: 제2 전극 600: 캡핑층100: substrate 200: first electrode
300: tunneling barrier layer 310: TiO x layer
320: TiO y layer 400: resistance variable layer
500: second electrode 600: capping layer
Claims (18)
상기 기판 상에 위치하는 제1 전극;
상기 제1 전극 상에 위치하는 터널링 베리어층;
상기 터널링 베리어층 상에 위치하는 저항변화층; 및
상기 저항변화층 상에 위치하는 제2 전극을 포함하고,
상기 저항변화층은 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지고,
상기 터널링 베리어층은 전자 이동의 장벽층 역할을 함으로써 비선형 특성을 구현하는 것을 특징으로 하고,
상기 터널링 베리어층은 산소의 조성이 다른 적어도 2개의 금속산화물층으로 이루어진 것을 특징으로 하고,
상기 금속 필라멘트는 상기 제2 전극으로부터 침투된 금속이온의 산화환원 반응에 의해 형성 및 소멸되는 것을 특징으로 하는 뉴로모픽 시스템 응용을 위한 시냅스 소자.Board;
A first electrode located on the substrate;
A tunneling barrier layer located on the first electrode;
A resistance-variable layer located on the tunneling barrier layer; And
And a second electrode located on the resistance-variable layer,
Wherein the resistance variable layer has a state change due to the formation and disappearance of the metal filament,
The tunneling barrier layer functions as a barrier layer for electron transport, thereby realizing a nonlinear characteristic.
Wherein the tunneling barrier layer is formed of at least two metal oxide layers having different oxygen compositions,
Wherein the metal filament is formed and extinguished by redox reaction of metal ions impregnated from the second electrode.
상기 제1 전극은 Pt 또는 W를 포함하는 뉴로모픽 시스템 응용을 위한 시냅스 소자.The method according to claim 1,
Wherein the first electrode comprises Pt or < RTI ID = 0.0 > W. ≪ / RTI >
상기 저항변화층은 TiO2, NiO, Al2O3, Nb2O5, HfO2, 또는 V2O5을 포함하는 뉴로모픽 시스템 응용을 위한 시냅스 소자.The method according to claim 1,
Wherein the resistance variable layer comprises TiO 2 , NiO, Al 2 O 3 , Nb 2 O 5 , HfO 2 , or V 2 O 5 .
상기 금속산화물층은 TiOx, TixOy, HfOx, HfxOy, AlOx, AlxOy, TaOx, TaxOy, VOx, VxOy, NbxOy, NbOx, FexOy, FeOx, WxOy, 또는 WOx을 포함하는 뉴로모픽 시스템 응용을 위한 시냅스 소자.The method according to claim 1,
The metal oxide layers are TiO x, Ti x O y, HfO x, Hf x O y, AlO x, Al x O y, TaO x, Ta x O y, VO x, V x O y, Nb x O y, NbO x , Fe x O y , FeO x , W x O y , or WO x .
상기 터널링 베리어층은 TiOx층 및 상기 TiOx층 상에 위치하는 TiOy층을 포함하고,
여기서 y > x인 것인,
뉴로모픽 시스템 응용을 위한 시냅스 소자.The method according to claim 1,
Wherein the tunneling barrier layer comprises a TiO x layer and a TiO y layer located on the TiO x layer,
Wherein y > x.
Synaptic Devices for Nyomorphic System Applications.
상기 제2 전극은 Ti, Ti 합금, Cu, Cu 합금, Ag 또는 Ag 합금을 포함하는 뉴로모픽 시스템 응용을 위한 시냅스 소자.The method according to claim 1,
Wherein the second electrode comprises Ti, Ti alloy, Cu, Cu alloy, Ag or Ag alloy.
상기 기판 상에 제1 전극을 형성하는 단계;
상기 제1 전극 상에 터널링 베리어층을 형성하는 단계;
상기 터널링 베리어층 상에 저항변화층을 형성하는 단계; 및
상기 저항변화층 상에 제2 전극을 형성하는 단계를 포함하고,
상기 제1 전극 상에 터널링 베리어층을 형성하는 단계는, 상기 제1 전극 상에 산소의 조성이 다른 적어도 2개의 금속산화물층을 형성하는 단계를 포함하고,
상기 저항변화층은 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지고,
상기 금속 필라멘트는 상기 제2 전극으로부터 침투된 금속이온의 산화환원 반응에 의해 형성 및 소멸되는 것을 특징으로 하고,
상기 터널링 베리어층은 전자 이동의 장벽층 역할을 함으로써 비선형 특성을 구현하는 것을 특징으로 하는 뉴로모픽 시스템 응용을 위한 시냅스 소자 제조방법.Preparing a substrate;
Forming a first electrode on the substrate;
Forming a tunneling barrier layer on the first electrode;
Forming a resistance variable layer on the tunneling barrier layer; And
And forming a second electrode on the resistance-variable layer,
Wherein forming the tunneling barrier layer on the first electrode comprises forming at least two metal oxide layers having different oxygen compositions on the first electrode,
Wherein the resistance variable layer has a state change due to the formation and disappearance of the metal filament,
Wherein the metal filament is formed and extinguished by a redox reaction of metal ions impregnated from the second electrode,
Wherein the tunneling barrier layer acts as a barrier layer for electron transport, thereby realizing a nonlinear characteristic.
상기 금속산화물층은 TiOx, TixOy, HfOx, HfxOy, AlOx, AlxOy, TaOx, TaxOy, VOx, VxOy, NbxOy, NbOx, FexOy, FeOx, WxOy, 또는 WOx을 포함하는 뉴로모픽 시스템 응용을 위한 시냅스 소자 제조방법.13. The method of claim 12,
The metal oxide layers are TiO x, Ti x O y, HfO x, Hf x O y, AlO x, Al x O y, TaO x, Ta x O y, VO x, V x O y, Nb x O y, NbO x , Fe x O y , FeO x , W x O y , or WO x .
상기 제1 전극 상에 터널링 베리어층을 형성하는 단계는,
상기 제1 전극 상에 TiOx층을 형성하고, 상기 TiOx층을 산소분위기에서 어닐링하여 TiOy층을 상부에 형성하며,
여기서, y > x인 것인,
뉴로모픽 시스템 응용을 위한 시냅스 소자 제조방법.13. The method of claim 12,
Wherein forming the tunneling barrier layer on the first electrode comprises:
Forming a TiO x layer on the first electrode, annealing the TiO x layer in an oxygen atmosphere to form a TiO y layer on the TiO x layer,
Wherein y > x,
A method for manufacturing a synaptic device for the application of a neuromotor system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140172860A KR101588980B1 (en) | 2014-12-04 | 2014-12-04 | Synapse Apparatus for neuromorphic system applications and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140172860A KR101588980B1 (en) | 2014-12-04 | 2014-12-04 | Synapse Apparatus for neuromorphic system applications and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101588980B1 true KR101588980B1 (en) | 2016-01-27 |
Family
ID=55309642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140172860A KR101588980B1 (en) | 2014-12-04 | 2014-12-04 | Synapse Apparatus for neuromorphic system applications and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101588980B1 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101940669B1 (en) * | 2017-12-07 | 2019-01-21 | 재단법인 대구경북과학기술원 | Artificial synapse element and manufacturing method thereof |
KR101922049B1 (en) * | 2018-01-25 | 2019-02-20 | 재단법인 대구경북과학기술원 | Artificial synapse element and manufacturing method thereof |
KR102088239B1 (en) * | 2018-09-10 | 2020-03-12 | 고려대학교 산학협력단 | Nanoporous oxide-based artificial synapse device and method of manufacturing the same |
KR20200073027A (en) | 2018-12-13 | 2020-06-23 | 광운대학교 산학협력단 | New two-terminal synapse device |
KR102169913B1 (en) * | 2019-04-18 | 2020-10-26 | 포항공과대학교 산학협력단 | Synaptic transistor and fabrication method of the same |
WO2020251747A1 (en) | 2019-06-12 | 2020-12-17 | Applied Materials, Inc. | Dual oxide analog switch for neuromorphic switching |
KR20210056541A (en) * | 2019-11-11 | 2021-05-20 | 한국과학기술원 | Soft Memristor for Soft Neuromorphic System |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110081490A (en) * | 2010-01-08 | 2011-07-14 | 광주과학기술원 | Nonvolatile resistance random access memory device |
KR20130107887A (en) * | 2012-03-23 | 2013-10-02 | 에스케이하이닉스 주식회사 | Resistance variable memory device and method for fabricating the same |
KR20130112607A (en) * | 2012-04-04 | 2013-10-14 | 광주과학기술원 | Selection device and nonvolatile memory cell including the same and method of fabricating the same |
KR101443271B1 (en) | 2013-03-15 | 2014-09-22 | 포항공과대학교 산학협력단 | RRAM and RRAM-based Synaptic Electronics |
KR101457812B1 (en) * | 2013-08-19 | 2014-11-05 | 포항공과대학교 산학협력단 | 2-Terminal Switching Device Having Bipolar Switching Property, Fabrication Methods for the Same, and Resistance Memory Cross-Point Array Having the Same |
-
2014
- 2014-12-04 KR KR1020140172860A patent/KR101588980B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110081490A (en) * | 2010-01-08 | 2011-07-14 | 광주과학기술원 | Nonvolatile resistance random access memory device |
KR20130107887A (en) * | 2012-03-23 | 2013-10-02 | 에스케이하이닉스 주식회사 | Resistance variable memory device and method for fabricating the same |
KR20130112607A (en) * | 2012-04-04 | 2013-10-14 | 광주과학기술원 | Selection device and nonvolatile memory cell including the same and method of fabricating the same |
KR101443271B1 (en) | 2013-03-15 | 2014-09-22 | 포항공과대학교 산학협력단 | RRAM and RRAM-based Synaptic Electronics |
KR101457812B1 (en) * | 2013-08-19 | 2014-11-05 | 포항공과대학교 산학협력단 | 2-Terminal Switching Device Having Bipolar Switching Property, Fabrication Methods for the Same, and Resistance Memory Cross-Point Array Having the Same |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101940669B1 (en) * | 2017-12-07 | 2019-01-21 | 재단법인 대구경북과학기술원 | Artificial synapse element and manufacturing method thereof |
KR101922049B1 (en) * | 2018-01-25 | 2019-02-20 | 재단법인 대구경북과학기술원 | Artificial synapse element and manufacturing method thereof |
US11038102B2 (en) | 2018-01-25 | 2021-06-15 | Daegu Gyeongbuk Institute Of Science & Technology | Artificial synapse device and method of manufacturing the same |
KR102088239B1 (en) * | 2018-09-10 | 2020-03-12 | 고려대학교 산학협력단 | Nanoporous oxide-based artificial synapse device and method of manufacturing the same |
WO2020055003A1 (en) * | 2018-09-10 | 2020-03-19 | 고려대학교 산학협력단 | Nanoporous oxide-based artificial synapse device and method for manufacturing same |
KR20200073027A (en) | 2018-12-13 | 2020-06-23 | 광운대학교 산학협력단 | New two-terminal synapse device |
KR102169913B1 (en) * | 2019-04-18 | 2020-10-26 | 포항공과대학교 산학협력단 | Synaptic transistor and fabrication method of the same |
WO2020251747A1 (en) | 2019-06-12 | 2020-12-17 | Applied Materials, Inc. | Dual oxide analog switch for neuromorphic switching |
EP3984074A4 (en) * | 2019-06-12 | 2023-08-09 | Applied Materials, Inc. | Dual oxide analog switch for neuromorphic switching |
KR20210056541A (en) * | 2019-11-11 | 2021-05-20 | 한국과학기술원 | Soft Memristor for Soft Neuromorphic System |
KR102314918B1 (en) * | 2019-11-11 | 2021-10-21 | 한국과학기술원 | Soft Memristor for Soft Neuromorphic System |
US11552267B2 (en) | 2019-11-11 | 2023-01-10 | Korea Advanced Institute Of Science And Technology | Soft memristor for soft neuromorphic system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101588980B1 (en) | Synapse Apparatus for neuromorphic system applications and method of manufacturing the same | |
US9397141B2 (en) | Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks | |
KR100919430B1 (en) | Nonvolatile memory element | |
US9177998B2 (en) | Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array | |
KR102527408B1 (en) | method of fabricating switching device and resistive random access memory | |
KR102444945B1 (en) | switching device and resistive random access memory having the switching device as selection device | |
Chen et al. | Analog resistive switching and synaptic functions in WO x/TaO x bilayer through redox-induced trap-controlled conduction | |
KR101457812B1 (en) | 2-Terminal Switching Device Having Bipolar Switching Property, Fabrication Methods for the Same, and Resistance Memory Cross-Point Array Having the Same | |
KR20180057384A (en) | Synapse device for application on neuromorphic system, method of fabricating the same, and synapse circuit component including the same | |
CN105144383A (en) | Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array | |
JP2006060232A (en) | Nonvolatile memory element and its manufacturing method | |
US9899450B2 (en) | Memristors and method for fabricating memristors | |
CN103107283A (en) | Nonvolatile memory element and memory device including the same | |
KR102071710B1 (en) | 2-Terminal Switching Device Having Bipolar Switching Property and Resistance Memory Cross-Point Array Having the Same | |
KR20150018918A (en) | Method of manufacturing resistance change layer using irradiation of electron beam and resistive random access memory device using the same | |
Hudec et al. | Interface engineered HfO2-based 3D vertical ReRAM | |
US8907314B2 (en) | MoOx-based resistance switching materials | |
KR102464065B1 (en) | switching device and method of fabricating the same, and resistive random access memory having the switching device as selection device | |
US8779409B2 (en) | Low energy memristors with engineered switching channel materials | |
US20090050868A1 (en) | Nonvolatile Memory Element | |
US9019744B2 (en) | Barrier design for steering elements | |
WO2013040714A1 (en) | Memory device by complementary bipolar resistance switching in single metal insulator metal cells and method of fabrication thereof | |
JP2008140790A (en) | Mim device and electronic apparatus | |
JP2014022660A (en) | Variable resistance element, and nonvolatile semiconductor memory device provided with variable resistance element | |
KR101497758B1 (en) | Resistance random access memory including quantum dots and Method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 5 |