KR101588642B1 - 웨이퍼레벨 패키징 소자의 제조방법 - Google Patents

웨이퍼레벨 패키징 소자의 제조방법 Download PDF

Info

Publication number
KR101588642B1
KR101588642B1 KR1020140056743A KR20140056743A KR101588642B1 KR 101588642 B1 KR101588642 B1 KR 101588642B1 KR 1020140056743 A KR1020140056743 A KR 1020140056743A KR 20140056743 A KR20140056743 A KR 20140056743A KR 101588642 B1 KR101588642 B1 KR 101588642B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
forming
dicing
cavity
Prior art date
Application number
KR1020140056743A
Other languages
English (en)
Other versions
KR20150129962A (ko
Inventor
김형원
안미숙
한용희
백종빈
한석만
Original Assignee
(주)유우일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)유우일렉트로닉스 filed Critical (주)유우일렉트로닉스
Priority to KR1020140056743A priority Critical patent/KR101588642B1/ko
Publication of KR20150129962A publication Critical patent/KR20150129962A/ko
Application granted granted Critical
Publication of KR101588642B1 publication Critical patent/KR101588642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Pressure Sensors (AREA)

Abstract

웨이퍼레벨 패키징 소자의 제조방법이 제공된다.
본 발명의 제조방법은, 상부 SOI 기판의 실리콘 구조층 하부 소정의 위치에 캐비티를 형성하는 공정; 상기 캐비티가 형성된 구조층 하부 소정의 위치에 적외선 필터층을 형성하는 공정; 상기 적외선 필터층이 형성된 구조층 하부 소정의 위치에 금속솔더층을 형성하고, 이어, 다이싱 레인을 형성하는 공정; 상기와 같이 제조된 상부 SOI 기판을 하부 센서 기판에 접착시키는 공정; 상기 상부 SOI 기판을 이루는 실리콘 캐리어층을 제거함으로써 절연체층을 노출시키는 공정; 및 상기 상부 기판과 하부 센서 기판을 다이싱하는 공정;을 포함한다.

Description

웨이퍼레벨 패키징 소자의 제조방법{Method for manufacturing wafer Level Packaging Device}
본 발명은 웨이퍼레벨 패키징 소자의 제조에 관한 것으로, 보다 상세하게는, CAP 기판과 센서가 형성된 센서 기판을 웨이퍼레벨 패키징 함에 있어서 SOI 웨이퍼를 이용한 칩 개별화공정을 최적화할 수 있는 웨이퍼레벨 패키징 소자의 제조방법에 관한 것이다.
일반적으로 적외선 센서는 물체가 방사하는 적외선을 감지하고 그 적외선이 갖는 열에너지의 크기를 이용하여 물체의 유무 등을 측정하는 센서이다. 이러한 적외선 센서는 다양한 분야에 응용되고 있다. 예컨대 자동문에서 사람의 유무를 감지하여 문을 자동으로 개폐하거나 조명등을 자동으로 온/오프할 수 있고, 한밤중에 건물 내에 외부인의 침입을 확인하는 보안장치나 인체의 유무 및 위치를 감지하여 풍향과 풍속을 조절하도록 하는 에어컨디셔너 등에 응용될 수 있다.
종래에 이러한 적외선 센서에 통상적으로 사용되는 적외선 감지소자로는 파이로일렉트릭(pyroelectric), 써모파일(thermopile), 볼로메터(bolometer) 등의 열 흡수형 감지소자가 있다. 이들 적외선 감지소자들 중 성능이 가장 뛰어나고 부피가 작은 것이 볼로메터(bolometer)이다. 이러한 볼로메터는 인체에서 방사되는 적외선을 흡수할 때 그로 인한 온도상승으로 전기저항이 변화하는 것을 측정하여 적외선을 검출한다. 다른 감지소자들은 107-108㎝㎐1/2W-1 정도의 낮은 적외선 감지도를 나타내는 반면에, 볼로메터의 적외선 감지도는 108~109㎝㎐1/2W- 1정도로 성능이 우수하다. 볼로메터 물질은 높은 TCR(Temperature Coefficient of Resistance)값, 낮은 소자저항, IC공정과의 연계성 등이 요구된다.
그런데, 일반적인 볼로메터형 적외선 센서는 적외선 감지소자가 웨이퍼에서 칩으로 제작되어 다이싱을 통해 개별 칩으로 분리한 후 진공챔버 내에서 개별적으로 패키징한다. 이때, 진공 패키징 공정은 적외선 센서의 성능유지를 위해 필요한 공정이지만, MEMS 소자의 전체 비용 중 상당 부분을 차지할 정도로 많은 비용이 요구되는 문제점이 있다. 또한 상기 적외선 센서에 사용되는 캡 등은 그 자체가 차지하는 크기로 인해 적외선 센서를 소형화하는데 상당한 걸림돌이 되는 문제가 있다.
따라서 상기 종래기술을 해결하기 위한 발명으로서 웨이퍼레벨 패키징 기술을 이용하여 MEMS 센서를 제조하는 기술이 제시되어 있다. 도 1에 나타난 바와 같이, 상기 종래기술은 그 일면에 캐비티(40)가 형성된 캡 웨이퍼(10)와, 적외선 감지소자(25)가 형성된 소자 웨이퍼(20)를 웨이퍼레벨 패키징을 이용하여 상하부 웨이퍼를 본딩함으로써 초소형 적외선 MEMS 센서를 제조하는 기술을 제시하고 있다. 그리고 상기 종래기술에서는 상하부 웨이퍼의 접합을 위해서 금속솔더층(30)에 열과 압력을 가하여 금속솔더층(30)을 용융시켜 상하부 웨이퍼를 접합하는 방식을 취하고 있다.
한편 상기와 같은 웨이퍼레벨 패키징소자를 제조함에 있어서 복수개의 소자를 단위 소자로 제조하기 위해서는 도 2와 같은 다이싱공정이 필요하다. 예컨대 Si 웨이퍼를 캡 기판으로 이용할 경우, 다이싱공정시 상부에서 하부 기판의 전극패드를 볼 수가 없기 때문에, 실제 다이싱공정시 3회 이상의 다이싱이 필요하며, 이에 따라 공정수의 증가에 따라 비용증가를 초래할 뿐만 아니라 다이싱의 오류로 패드 손상을 초래한다는 문제가 발생한다.
그러므로 웨이퍼레벨 패키징을 이용한 MEMS 센서소자를 제조함에 있어서, 상술한 문제점을 해결할 수 있는 대안이 대두되고 있다.
따라서 본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 웨이퍼레벨 패키징을 이용하여 MEMS 소자를 제조함에 있어서, SOI(Silicone On Insulator) 웨이퍼 내지 SOG(Silicone On Glass)를 이용하여 캡 웨이퍼를 제조하고 그 중 캐리어층(Carrier layer)층을 제거함으로써 패드 오픈을 위한 다이싱을 별도로 함이 없이, 다이싱과 동시에 패드 오픈을 할 수 있으므로 종래 다이싱 공정에 비해 공정시간을 줄일 수 있으며, 또한 다이싱에 따른 패드손상을 억제할 수 있는 웨이퍼레벨 패키징 소자의 제조방법을 제공함을 그 목적으로 한다.
또한 본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들에 한정되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명은,
상부 SOI 기판의 실리콘 구조층(Structure layer) 하부에 캐비티를 형성하는 공정;
상기 캐비티가 형성된 구조층 하부 소정의 위치에 적외선 필터층을 형성하는 공정;
상기 적외선 필터층이 형성된 구조층 하부에 금속솔더층을 형성하고, 이어, 다이싱 레인을 형성하는 공정;
상기와 같이 제조된 상부 SOI 기판을 하부 센서 기판에 접착시키는 공정;
상기 상부 SOI 기판을 이루는 실리콘 캐리어층을 제거함으로써 절연체층을 노출시키는 공정; 및
상기 상부 기판과 하부 센서 기판을 다이싱하는 공정;을 포함하는 웨이퍼레벨 패키징 소자의 제조방법에 관한 것이다.
또한 본 발명은,
상부 SOG(Silicone on Glass) 기판의 실리콘 구조층 하부에 캐비티를 형성하는 공정;
상기 캐비티가 형성된 구조층 하부 소정의 위치에 적외선 필터층을 형성하는 공정;
상기 적외선 필터층이 형성된 구조층 하부에 금속솔더층을 형성하고, 이어, 다이싱 레인을 형성하는 공정;
상기와 같이 제조된 상부 SOG 기판을 하부 센서 기판에 접착시키는 공정;
상기 상부 SOG 기판을 이루는 글래스 캐리어층을 제거하는 공정; 및
상기 상부 기판과 하부 센서 기판을 다이싱하는 공정;을 포함하는 웨이퍼레벨 패키징 소자의 제조방법에 관한 것이다.
또한 상기 다이싱 레인을 형성한 후, 상기 캐비티 내의 적외선 필터층상에 게터를 형성함이 바람직하다.
또한 상기 금속솔더층은 Au, AuSn, Sn, Cu, Ag중 선택된 1종 이상의 물질로 조성됨이 바람직하다.
또한 상기 금속솔더층은 Au 80wt% + Sn 20wt%을 포함하여 조성됨이 보다 바람직하다.
또한 상기 하부 센서 기판상에는 외부의 신호 전극과 전기적으로 연결된 전극패드를 형성할 수도 있다.
또한 상기 센서는 적외선 MEMS 감지센서일 수가 있다.
또한 상기 절연체층은 SiO2층인 것이 바람직하다.
상술한 바와 같은 구성의 본 발명은 다음과 같은 유용한 효과가 있다.
첫째, SOI 웨이퍼 내지 SOG를 이용하여 캡 웨이퍼를 제조하고 그 중 캐리어층을 제거함으로써 패드 오픈을 위한 다이싱을 별도로 함이 없이, Grinding을 통해 패드 오픈을 할 수 있으므로 종래의 partial dicing 공정 또는 종래의 패드 오픈 다이싱 공정에 비해 공정시간을 줄일 수 있으며, 또한 다이싱에 따른 패드손상을 억제할 수 있다.
둘째, 얇아진 캡 웨이퍼 두께로 인하여 전체 칩의 두께를 박형화하는 효과가 있으므로, 스마트폰, 웨어러블 디바이스와 같은 공간상의 제약이 있는 제품에 효과적으로 적용될 수 있다.
셋째, 개별화되는 칩의 개수, 패드 오픈을 위한 다이싱 라인 개수와 상관없이 패드 오픈 소요시간은 항상 동일하며, 캐리어층을 글라인딩 하므로 패드 손상, 캡 웨이퍼의 손상 등의 가능성이 원천적으로 차단될 수 있다.
넷째, 캐리어층을 제거하는 공정이므로 전체적으로 남아있는 캡 웨이퍼의 두께가 얇아서 적외선 투과율이 상승되고, 이에 따라, 센서 성능 향상의 2차 효과가 있으며, 아울러, 다이싱 비용, 다이싱 시간 감소, 블레이드의 잦은 마모로 인한 교체없이 일정한 다이싱 품질 효과를 얻을 수 있는 장점이 있다.
도 1은 종래의 웨이퍼레벨 패키징을 이용하여 제조된 적외선 감지센서의 개략 단면도이다.
도 2는 종래의 웨이퍼레벨 패키징 소자의 제조공정에서 다이싱작업을 보여주는 개략 단면도이다.
도 3(a~h)은 본 발명의 일실시예에 따른 웨이퍼레벨 패키징 소자의 제조공정을 나타내는 공정개략도이다.
도 4(a~h)는 본 발명의 다른 실시예에 따른 웨이퍼레벨 패키징 소자의 제조공정을 나타내는 공정개략도이다.
이하, 첨부 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명한다.
먼저, 본 발명의 일실시예 따른 웨이퍼레벨 패키징 소자의 제조방법은, 상부 SOI 기판의 구조층 하부에 캐비티를 형성하는 공정; 상기 캐비티가 형성된 기판 하부 소정의 위치에 적외선 필터층을 형성하는 공정; 상기 적외선 필터층이 형성된 기판 하부에 금속솔더층을 형성한 후, 다이싱 레인을 형성하는 공정; 상기와 같이 제조된 상부 SOI 기판을 하부 센서 기판에 접착시키는 공정; 상기 상부 SOI 기판을 이루는 캐리어층을 제거함으로써 절연체층을 노출시키는 공정; 및 상기 상부 기판과 하부 센서 기판을 다이싱하는 공정;을 포함한다.
도 3(a~h)은 본 발명의 일실시예에 따른 웨이퍼레벨 패키징 소자의 제조공정을 나타내는 공정개략도이다.
도 3(a)에 나타난 바와 같이, 본 발명에서는 먼저 상부 캡 기판인 SOI 기판(110)을 마련한다. 상기 SOI 웨이퍼(기판)는 실리콘 구조층(111)/절연체층(113)/실리콘 캐리어층(115)이 적층된 구조로서, 통상 상기 실리콘층(111,115)의 두께는 300~500㎛, 그리고 상기 절연체층(113)의 두께는 1㎛ 범위에 있다.
본 발명에서 상기 절연체층(113)은 SiO2 산화물층인 것이 바람직하며, 상기 산화물층은 전체적으로 투명한 특성을 나타낸다.
이어, 본 발명에서는 도 3(b)와 같이, 상기 상부 SOI 기판(110)의 하부 소정의 위치에 캐비티(120)를 형성한다. 상기 캐비티(120)는 상기 SOI 웨이퍼(110)를 이루는 하부 실리콘층(111)의 일부를 벌크 에칭함으로써 쉽게 형성할 수 있다. 예컨대 공지의 사진식각 공정 후 KOH 또는 ICP-RIE(Inductively coupled plasma RIE) 등으로 벌크 에칭함으로써 상기 Si층(111)의 소정의 부위를 제거한다.
또한 상기 캐비티(120)는 웨이퍼레벨 패키징으로 후술하는 하부 센서기판(190)의 센서(170)가 수용될 것이 요구되므로 소정의 높이와 길이를 가질 것이 요구된다. 본 발명의 일실시예에서 상기 캐비티(120)는 수십 ㎛의 높이로 형성함이 바람직하다.
그리고 본 발명에서는 도 3(c)와 같이, 상기 캐비티(120)가 형성된 구조층(111) 하부 소정의 위치에 적외선 필터층(130)을 형성할 수 있다. 이러한 적외선 필터층(130)은 감지하고자 하는 인체에서 방출되는 파장을 필터링하여 투과시키는 역할을 한다.
다음으로, 본 발명에서는 도 3(d)와 같이, 상기 적외선 필터층(130)이 형성된 기판 소정의 위치에 금속솔더층(140)을 형성한다. 이러한 금속솔더층(140)은 상기 상부 SOI 기판(110)과 후술하는 하부 센서기판(190)을 접착시키는 역할을 한다.
이러한 금속솔더층(140)은 하부 센서 기판(190)과 상부 캡 기판(110)을 웨이퍼레벨에서 접합하여 패키징하기 위하여 lift-off 공정 등을 이용하여 패턴으로 형성될 수 있으며, 상기 하부 센서 기판(190)과 상기 상부 SOI 기판(110)중 하나 이상에 형성할 수 있다.
본 발명에서는 상기 금속솔더층(140)은 Au, AuSn, Sn, Cu, Ag중 선택된 1종이상의 물질로 조성됨이 바람직하다. 보다 바람직하게는 Au 및 Sn을 포함하는 물질을 사용하는 것이다. 본 발명의 일실시예에서 이러한 금속솔더층(140)은 Au 80wt% + Sn 20wt%을 포함할 수 있고, 다른 예로서 Au 10wt% + Sn 90wt%를 들 수 있다. 여기서, Au와 Sn을 다층 박막 형태로 증착할 수도 있고, Au와 Sn의 합금을 박막 형태로 증착할 수도 있다.
이어, 본 발명에서는 도 3(e)와 같이, 상기 상부 기판(110)의 구조층(111) 하부에 후속하는 다이싱공정을 위한 다이싱 레인(150)을 형성한다. 상기 다이싱 레인(150)은 상기 SOI 웨이퍼(110)를 이루는 구조층(111)을 벌크 에칭함으로써 쉽게 형성할 수 있다. 예컨대 공지의 사진식각 공정 후 KOH 또는 ICP-RIE(Inductively coupled plasma RIE) 등으로 벌크 에칭함으로써 상기 Si층(111)의 소정의 부위를 제거할 수 있다.
또한 본 발명에서는 본 공정 이후, 상기 캐비티(120)내에 게터(160)를 형성할 수도 있다. 이러한 게터(getter)는 웨이퍼레벨 패키징 후 내부물질에 의해 나오는 가스를 흡수하여 패키지 내부의 진공도를 유지하는 기능을 하며, 통상의 섀도우마스킹 또는 lift-off 공정을 이용하여 형성될 수 있다.
그리고 본 발명에서는 도 3(f)에 나타난 바와 같이, 상기와 같이 제조된 상부 SOI 기판(110)을 상기 형성된 금속솔더층(140)을 이용하여 하부 센서 기판(190)에 접착시키며, 이때, 상기 캐비티(120)내에 센서(170)가 수용되도록 접착된다.
이때, 본 발명에서는 상기 금속솔더층(140)을 이용한 구체적인 접합방법에 제한되지 않으며, 다양한 접합방법을 이용할 수 있다. 그 일례로 이러한 금속 접합법으로 열압착 본딩, 유테틱 본딩 등을 이용할 수 있다. 예컨대 금속솔더층(140)의 종류에 따라 Au-Au 열압착 본딩(Au-Au thermo-compression bonding)과 Au-Sn 유테닉 본딩(Gold-Tin eutectic bonding) 등을 이용하여 본딩할 수 있다.
한편, 본 발명에서는 상기 하부 센서 기판(190)으로 실리콘 웨이퍼를 이용할 수 있으나, 이에 제한되는 것은 아니다. 또한 상기 하부 센서 기판(190)의 내부에는 도시되지 않은 신호처리부가 집적되어 있을 수 있으며, 이러한 신호처리부는 상기 센서(170)와 전기적으로 연결되도록 할 수 있다. 그리고 상기 신호처리부는 그 일례로 반도체 제조기술인 CMOS공정을 통하여 상기 하부 기판(190)에 집적될 수 있다. 또한 상기 센서(170)는 신호처리부가 집적된 하부 기판(190)과 모놀리식(monolithic)하게 MEMS 기술로 제조될 수 있다. 여기서 상기 신호처리부와 센서(170)는 하부 기판(190)에서 SoC(System on a Chip)으로 구현될 수 있다.
또한 상기 하부 센서 기판(190)상에는 외부의 신호전극(미도시)와 전기적으로 연결된 전극패드(180)를 포함할 수 있다. 이러한 전극패드(180)는 상기 신호처리부를 외부의 신호전극과 전기적으로 연결하는 역할을 하는 것으로, 금속박막의 형태로서 상기 신호처리부와 연결되어 신호처리부에서 처리된 신호를 외부의 신호전극에 전달하는 역할을 한다. 본 발명의 일 실시예에서는 이러한 전극패드(180)는 와이어 본딩을 통해 외부의 신호전극과 연결될 수 있다.
본 발명에서는 상기 센서(170)의 종류에 제한되지 않으며, 상기 센서는 MEMS 센서일 수도 있으며, 그 일예로 적외선 감지센서일 수가 있다.
이어, 본 발명에서는 도 3(g)와 같이, 상기 상부 SOI 캡 기판(110)을 이루는 실리콘 캐리어층(115)을 제거한다. 본 발명은 이때 상기 캐리어층(115)을 제거하는 구체적인 방법에 제한되지 않으며,다양한 물리적 내지 화학적인 방법으로 제거할 수 있다. 그 일예로 본 발명에서는 기계적인 연마를 이용하여 상기 실리콘층(115)을 제거할 수 있으며, 이러한 연마에 따른 캐리어층(115)의 제거로 인하여 SOI 기판의 절연체층(113)이 노출된다.
이때, 본 발명에서는 통상의 사진식각공정인 lift-off 공정을 이용하여 상기 상부 기판상에 적외선 필터층(130')을 형성할 수도 있다.
이후, 본 발명에서는 도 3(h)와 같이, 상기와 같이 마련된 웨이퍼레벨 패키징 소자를 다이싱한다. 도 3(g)에 나타난 바와 같이, 본 발명에서 상기 다이싱 레인(150)의 상부에 SOI 웨이퍼를 이루는 투명한 절연체층(113)이 형성되어 있다. 따라서 상기 소자의 상부에서 다이싱 레인(150) 방향을 투명하게 볼 수 있으며, 이에 따라 상기 하부 센서 기판(190)의 상부에 형성된 전극패드(180)를 바라볼 수 있다. 그러므로 각 단위 패키징소자를 얻기 위하여 상기 형성된 전극패드(180) 사이를 기점으로 하여 상하부 기판을 손쉽게 다이싱할 수 있으므로 패드 오픈을 위한 다이싱을 별도로 함이 없이, 다이싱과 동시에 패드 오픈을 할 수 있다. 또한 종래 다이싱 공정에 비해 공정시간을 줄일 수 있으며, 또한 다이싱에 따른 패드손상을 억제할 수 있으며, 아울러 얇아진 캡 웨이퍼 두께로 인하여 전체 칩의 두께를 박형화하는 효과가 있다.
또한 본 발명의 다른 실시예 따른 웨이퍼레벨 패키징 소자의 제조방법은, 상부 SOG(Silicone on Glass) 기판의 실리콘 구조층 하부에 캐비티를 형성하는 공정; 상기 캐비티가 형성된 기판 하부 소정의 위치에 적외선 필터층을 형성하는 공정; 상기 적외선 필터층이 형성된 기판 하부에 금속솔더층을 형성하고, 이어, 다이싱 레인을 형성하는 공정; 상기와 같이 제조된 상부 SOG 기판을 하부 센서 기판에 접착시키는 공정; 상기 상부 SOG 기판을 이루는 글래스 캐리어층을 제거하는 공정; 및 상기 상부 기판과 하부 센서 기판을 다이싱하는 공정;을 포함한다.
도 4(a~h)은 본 발명의 다른 실시예에 따른 웨이퍼레벨 패키징 소자의 제조공정을 나타내는 공정개략도이다.
도 4(a)에 나타난 바와 같이, 본 발명에서는 먼저 상부 캡 기판인 SOG 기판(210)을 마련한다. 상기 SOG 웨이퍼(기판)는 실리콘 구조층(211)/글래스 캐리어층(215)층이 적층된 구조로서, 통상 상기 글래스 캐리어층(215)은 전체적으로 투명한 특성을 나타낸다.
이어, 본 발명에서는 도 4(b)와 같이, 상기 상부 SOG 기판(210)의 하부 소정의 위치에 캐비티(220)를 형성한다. 상기 캐비티(220)는 상기 SOG 웨이퍼(210)를 이루는 실리콘 구조층(211)의 일부를 벌크 에칭함으로써 쉽게 형성할 수 있다. 그 구체적인 에칭방법은 상술한 바와 같다.
또한 상기 캐비티(220)는 웨이퍼레벨 패키징으로 후술하는 하부 센서기판(290)의 센서(270)가 수용될 것이 요구되므로 소정의 높이와 길이를 가질 것이 요구된다.
그리고 본 발명에서는 도 4(c)와 같이, 상기 캐비티(220)가 형성된 상부 기판(210) 구조층(211) 하부 소정의 위치에 적외선 필터층(230)을 형성할 수 있다. 이러한 적외선 필터층(230)은 감지하고자 하는 인체에서 방출되는 파장을 필터링하여 투과시키는 역할을 한다.
다음으로, 본 발명에서는 도 4(d)와 같이, 상기 적외선 필터층(230)이 형성된 기판 소정의 위치에 금속솔더층(240)을 형성한다. 이러한 금속솔더층(240)은 상기 상부 SOG 기판(210)과 후술하는 하부 센서기판(290)을 접착시키는 역할을 한다.
이러한 금속솔더층(240)은 하부 센서 기판(290)과 상부 캡 기판(210)을 웨이퍼레벨에서 접합하여 패키징하기 위하여 lift-off 공정 등을 이용하여 패턴으로 형성될 수 있으며, 상기 하부 센서 기판(290)과 상기 상부 SOG 기판(210)중 하나 이상에 형성할 수 있다.
상기 금속솔더층(240)의 조성 등은 상술한 설명과 같다.
이어, 본 발명에서는 도 4(e)와 같이, 상기 상부 기판(210)의 구조층 하부에 후속하는 다이싱공정을 위한 다이싱 레인(250)을 형성한다. 상기 다이싱 레인(250)은 상기 SOG 웨이퍼(210)를 이루는 구조층(211)을 벌크 에칭함으로써 쉽게 형성할 수 있다. 예컨대 공지의 사진식각 공정 후 KOH 또는 ICP-RIE(Inductively coupled plasma RIE) 등으로 벌크 에칭함으로써 상기 Si층(211)의 소정의 부위를 제거할 수 있다.
또한 본 발명에서는 본 공정 이후, 상기 캐비티(220)내에 게터(260)를 형성할 수도 있다. 이러한 게터(getter)는 웨이퍼레벨 패키징 후 내부물질에 의해 나오는 가스를 흡수하여 패키지 내부의 진공도를 유지하는 기능을 하며, 통상의 섀도우마스킹 또는 lift-off 공정을 이용하여 형성될 수 있다.
그리고 본 발명에서는 도 4(f)에 나타난 바와 같이, 상기 상부 SOG 기판(210)을 상기 형성된 금속솔더층(240)을 이용하여 하부 센서 기판(290)에 접착시키며, 이때, 상기 캐비티(220)내에 센서(270)가 수용되도록 접착된다. 상기 금속솔더층(240)을 이용한 구체적인 접합방법은 상술한 바와 같다.
한편, 본 발명에서는 상기 하부 센서 기판(290)으로 실리콘 웨이퍼를 이용할 수 있으나, 이에 제한되는 것은 아니다.
또한 상기 하부 센서 기판(290)상에는 외부의 신호전극(미도시)와 전기적으로 연결된 전극패드(280)를 포함할 수 있다. 이러한 전극패드(280)는 상기 신호처리부를 외부의 신호전극과 전기적으로 연결하는 역할을 하는 것으로, 금속박막의 형태로서 상기 신호처리부와 연결되어 신호처리부에서 처리된 신호를 외부의 신호전극에 전달하는 역할을 한다. 본 발명의 일 실시예에서는 이러한 전극패드(280)는 와이어 본딩을 통해 외부의 신호전극과 연결될 수 있다.
본 발명에서는 상기 센서(270)의 종류에 제한되지 않으며, 상기 센서는 MEMS 센서일 수도 있으며, 그 일예로 적외선 감지센서일 수가 있다.
이어, 본 발명에서는 도 4(g)와 같이, 상기 상부 SOG 캡 기판(210)을 이루는 글래스 캐리어층(215)을 제거한다. 본 발명은 이때 상기 캐리어층(215)을 제거하는 구체적인 방법에 제한되지 않으며,다양한 물리적 내지 화학적인 방법으로 제거할 수 있다. 그 일예로 본 발명에서는 기계적인 연마를 이용하여 상기 캐리어층(215)을 제거할 수 있다.
이때, 본 발명에서는 통상의 사진식각공정인 lift-off 공정을 이용하여 상기 상부 기판상에 적외선 필터층(130')을 형성할 수도 있다.
이후, 본 발명에서는 도 4(h)와 같이, 상기와 같이 마련된 웨이퍼레벨 패키징 소자를 다이싱한다. 도 4(g)에 나타난 바와 같이, 본 발명에서 상기 다이싱 레인(250)의 상부에 오픈되어 있는 상태이므로, 상기 소자의 상부에서 다이싱 레인(250)을 통하여 상기 하부 센서 기판(290)의 상부에 형성된 전극패드(280)를 직접 바라볼 수 있다. 그러므로 각 단위 패키징소자를 얻기 위하여 상기 형성된 전극패드(280) 사이를 기점으로 하여 상하부 기판을 손쉽게 다이싱할 수 있으므로 패드 오픈을 위한 다이싱을 별도로 함이 없이, 다이싱과 동시에 패드 오픈을 할 수 있다. 또한 종래 다이싱 공정에 비해 공정시간을 줄일 수 있으며, 또한 다이싱에 따른 패드손상을 억제할 수 있으며, 아울러 얇아진 캡 웨이퍼 두께로 인하여 전체 칩의 두께를 박형화하는 효과가 있다.
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.
110........상부 SOI 캡기판 120...........캐비티
130, 130'..적외선 필터 140...........금속솔더층
150........다이싱 레인 160...........게터
170........센서 180...........전극패드
190........하부 센서 기판

Claims (10)

  1. 상부 SOI 기판의 실리콘 구조층 하부 소정의 위치에 캐비티를 형성하는 공정;
    상기 캐비티가 형성된 구조층 하부 소정의 위치에 적외선 필터층을 형성하는 공정;
    상기 적외선 필터층이 형성된 구조층 하부 소정의 위치에 금속솔더층을 형성하고, 이어, 다이싱 레인을 형성하는 공정;
    상기와 같이 제조된 상부 SOI 기판을 하부 센서 기판에 접착시키는 공정;
    상기 상부 SOI 기판을 이루는 실리콘 캐리어층을 제거함으로써 투명한 절연체층을 노출시키는 공정; 및
    상기 상부 기판과 하부 센서 기판을 다이싱하는 공정;을 포함하는 웨이퍼레벨 패키징 소자의 제조방법.
  2. 상부 SOG 기판의 실리콘 구조층 하부 소정의 위치에 캐비티를 형성하는 공정;
    상기 캐비티가 형성된 구조층 하부 소정의 위치에 적외선 필터층을 형성하는 공정;
    상기 적외선 필터층이 형성된 구조층 하부 소정의 위치에 금속솔더층을 형성하고, 이어, 다이싱 레인을 형성하는 공정;
    상기와 같이 제조된 상부 SOG 기판을 하부 센서 기판에 접착시키는 공정;
    상기 상부 SOG 기판을 이루는 글래스 캐리어층을 제거하는 공정; 및
    상기 상부 기판과 하부 센서 기판을 다이싱하는 공정;을 포함하는 웨이퍼레벨 패키징 소자의 제조방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 다이싱 레인을 형성한 후, 상기 캐비티 내의 적외선 필터층상에 게터를 형성함을 특징으로 하는 웨이퍼레벨 패키징 소자의 제조방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 금속솔더층은 Au, AuSn, Sn, Cu, Ag중 선택된 1종 이상의 물질로 조성됨을 특징으로 하는 웨이퍼레벨 패키징 소자의 제조방법.
  5. 제 4항에 있어서, 상기 금속솔더층은 Au 80wt% + Sn 20wt%을 포함하여 조성됨을 특징으로 하는 웨이퍼레벨 패키징 소자의 제조방법.
  6. 제 1항 또는 제 2항에 있어서, 상기 하부 센서 기판상에는 외부의 신호 전극과 전기적으로 연결된 전극패드를 포함함을 특징으로 하는 웨이퍼레벨 패키징 소자의 제조방법.
  7. 제 1항 또는 제 2항에 있어서, 상기 센서는 적외선 MEMS 감지센서인 것을 특징으로 하는 웨이퍼레벨 패키징 소자의 제조방법.
  8. 제 1항에 있어서, 상기 절연체층은 SiO2층인 것을 특징으로 하는 웨이퍼레벨 패키징 소자의 제조방법.
  9. 제 1항에 있어서, 실리콘 캐리어층을 기계적인 연마 또는 화학적인 에칭으로 제거하는 것을 특징으로 하는 웨이퍼레벨 패키징 소자의 제조방법.
  10. 제 2항에 있어서, 상기 글래스 캐리어층을 기계적인 연마 또는 화학적인 에칭으로 제거하는 것을 특징으로 하는 웨이퍼레벨 패키징 소자의 제조방법.
KR1020140056743A 2014-05-12 2014-05-12 웨이퍼레벨 패키징 소자의 제조방법 KR101588642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140056743A KR101588642B1 (ko) 2014-05-12 2014-05-12 웨이퍼레벨 패키징 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140056743A KR101588642B1 (ko) 2014-05-12 2014-05-12 웨이퍼레벨 패키징 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20150129962A KR20150129962A (ko) 2015-11-23
KR101588642B1 true KR101588642B1 (ko) 2016-01-27

Family

ID=54844505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140056743A KR101588642B1 (ko) 2014-05-12 2014-05-12 웨이퍼레벨 패키징 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101588642B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102122037B1 (ko) 2019-08-22 2020-06-11 주식회사 아이디피 Mems 소자의 패키징 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090062605A (ko) * 2007-12-13 2009-06-17 삼성전기주식회사 Ｓｏｉ기판의 절연층의 선택적 제거 방법 및 이를 이용하는ｍｅｍｓ 디바이스 제조 방법
KR101034647B1 (ko) * 2008-09-30 2011-05-16 (주)유우일렉트로닉스 웨이퍼 레벨 패키징을 이용한 ｎｄｉｒ 방식의 가스 센서용적외선 감지소자 및 그의 제조방법
KR101068042B1 (ko) * 2008-10-10 2011-09-28 (주)유우일렉트로닉스 초소형 인체 감지용 적외선 센서 및 그의 제조방법
KR101448296B1 (ko) * 2013-02-21 2014-10-13 한국과학기술원 실리콘 적외선 윈도우를 구비하는 적외선 센서 모듈 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102122037B1 (ko) 2019-08-22 2020-06-11 주식회사 아이디피 Mems 소자의 패키징 방법

Also Published As

Publication number Publication date
KR20150129962A (ko) 2015-11-23

Similar Documents

Publication Publication Date Title
US6844606B2 (en) Surface-mount package for an optical sensing device and method of manufacture
US7723686B2 (en) Image sensor for detecting wide spectrum and method of manufacturing the same
EP2630660B1 (en) Incident radiation detector packaging
TWI628784B (zh) 應力釋放影像感測器封裝結構及方法
US7868362B2 (en) SOI on package hypersensitive sensor
US8975755B2 (en) Chip package
CN106414309A (zh) 具有应力减小层的气密性密封封装
KR101307436B1 (ko) Ｍｅｍｓ 센서 패키징 및 그 방법
CN101691200A (zh) 非致冷红外探测器的低温真空封装结构及制作方法
JP2011258740A (ja) 半導体装置、カメラモジュールおよび半導体装置の製造方法
CN102935994A (zh) 新型cmos-mems兼容的非制冷红外传感器像素级封装方法
US10636777B2 (en) Infra-red device
KR101613412B1 (ko) 웨이퍼레벨 패키징 소자의 제조방법
KR101068042B1 (ko) 초소형 인체 감지용 적외선 센서 및 그의 제조방법
US9534959B2 (en) Infrared sensor package
KR101588642B1 (ko) 웨이퍼레벨 패키징 소자의 제조방법
KR101569350B1 (ko) 웨이퍼레벨 패키징 소자
KR101569191B1 (ko) 웨이퍼레벨 패키징 소자
EP2899760A1 (en) Semiconductor device for optical applications and method of producing such a semiconductor device
KR20150132611A (ko) 화각을 제어할 수 있는 웨이퍼레벨 패키징 소자
KR20160122872A (ko) 웨이퍼레벨 패키징 소자
WO2023071984A1 (zh) 一种集成mems热电堆红外探测器芯片以及芯片制作方法
US11988561B2 (en) Method for producing a thermal infrared sensor array in a vacuum-filled wafer-level housing
EP2172754A1 (en) Infrared sensor with back side infrared filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant