KR101570983B1 - 블록형 슈퍼커패시터와 그 제조방법 및 전극재료로서 적합한 복합재료와 그 제조방법 - Google Patents

블록형 슈퍼커패시터와 그 제조방법 및 전극재료로서 적합한 복합재료와 그 제조방법 Download PDF

Info

Publication number
KR101570983B1
KR101570983B1 KR1020140156324A KR20140156324A KR101570983B1 KR 101570983 B1 KR101570983 B1 KR 101570983B1 KR 1020140156324 A KR1020140156324 A KR 1020140156324A KR 20140156324 A KR20140156324 A KR 20140156324A KR 101570983 B1 KR101570983 B1 KR 101570983B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
forming
graphene oxide
metal
Prior art date
Application number
KR1020140156324A
Other languages
English (en)
Inventor
유정준
이찬우
Original Assignee
한국에너지기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국에너지기술연구원 filed Critical 한국에너지기술연구원
Priority to KR1020140156324A priority Critical patent/KR101570983B1/ko
Priority to US14/549,902 priority patent/US9892871B2/en
Application granted granted Critical
Publication of KR101570983B1 publication Critical patent/KR101570983B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H01G11/36—Nanostructures, e.g. nanofibres, nanotubes or fullerenes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 블록형 슈퍼커패시터에 관한 것으로, 층상구조의 전극이 인플레인(in-plane)구조로 서로 마주보도록 배치된 단위셀을 2개 이상 포함하며, 상기 2개 이상의 단위셀은 각각 하나의 전극이 서로 인접하여 배열되고, 인접하여 배열된 단위셀의 전극이 직렬연결된 것을 특징으로 한다.
본 발명은, 단위셀을 직렬연결함으로써, 고전압의 슈퍼커패시터를 제공할 수 있는 효과가 있다.
또한, 전극부재의 두께를 두껍게 만드는 방법으로 전극물질의 양과 전해질의 수용량을 증가시킴으로써, 슈퍼커패시터의 용량을 높이는 효과가 있다.
나아가 본 발명의 그래핀 산화물과 금속 산화물의 복합재료는 인플레인 구조의 전극을 형성하기에 적합한 층상구조를 구비하며, 나아가 그래핀 산화물 층의 사이에 금속 산화물 나노입자가 고르게 분산되어 있기 때문에, 전극으로 사용할 때에 슈퍼커패시터의 성능을 향상시킬 수 있는 효과가 있다.

Description

블록형 슈퍼커패시터와 그 제조방법 및 전극재료로서 적합한 복합재료와 그 제조방법{BLOCK-TYPE SUPERCAPACITORS AND FABRICATING METHOD FOR THE SAME, GRAPHENE OXIDE-METAL OXIDE COMPOSITE AND SYNTHESIZING METHOD FOR THE COMPOSITE}
본 발명은 블록형 슈퍼커패시터와 그 제조방법 및 전극재료로서 적합한 복합재료와 그 제조방법에 관한 것으로, 더욱 자세하게는 성능이 향상된 인플레인 구조의 블록형 슈퍼커패시터와 그 제조방법 그리고 전극재료로서 적합한 복합재료와 그 제조방법에 관한 것이다.
일반적으로 슈퍼커패시터는 전기이중층 커패시터(Electric Double Layer Capacitor; EDLC) 또는 울트라커패시터(Ultra-capacitor)라고도 일컬어지며, 화학반응을 이용하는 배터리와 달리 전극과 전해질 계면으로의 단순한 이온의 이동이나 표면화학반응에 의한 충전현상을 이용하는 에너지 저장장치이다.
구체적으로 슈퍼커패시터는 도전체에 부착된 전극과 그에 함침된 전해질 용액으로 구성되며, 전극의 계면에 각각 부호가 다른 한 쌍의 전하층(전기이중층)이 생성된 것을 이용한다. 이러한 슈퍼커패시터는 급속 충방전이 가능하고 높은 충방전 효율을 나타내며, 충전/방전 동작의 반복으로 인한 열화가 매우 작아서 보수가 필요 없이 반영구적인 사이클 수명 특성을 나타내기 때문에, 보조배터리나 배터리 대체용으로 사용될 수 있는 차세대 에너지저장장치로서 각광받고 있다.
슈퍼커패시터의 정전용량은 전기이중층에 축적되는 전하량에 따라 정해지며, 그 전하량은 전극의 표면적이 크면 클수록 크게 된다. 상용화되어있는 슈퍼커패시터는 주로 활성탄 전극을 사용하고 있으나, 보다 높은 축전량을 얻기 위하여 새로운 전극 물질에 대한 연구가 활발히 진행되고 있으며, 그 일예가 그래핀 전극이다.
그래핀은 탄소원자들이 6각형 벌집모양 격자를 이룬 형태의 2차원 나노시트(2D nanosheet) 단일층의 탄소 구조체를 의미하는 것으로, 체적 대비 매우 큰 비표면적과 우수한 전자전도 특성 등으로 인하여 뛰어난 전극재료로서의 가능성을 가지고 있다. 하지만, 지금까지 개발된 슈퍼커패시터용 그래핀 전극은, 그래핀과 그래핀 산화물을 포함하는 혼합물을 압착하거나, 카본 전극에 그래핀 잉크를 떨어뜨린 뒤에 건조시키는 방법 등으로 제조되어 그래핀의 구조적 특징을 제대로 이용하지 못하고 있는 실정이다.
대한민국 등록특허 10-1079317 대한민국 등록특허 10-1352089
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서 성능이 향상된 인플레인 구조의 블록형 슈퍼커패시터와 그 제조방법 그리고 전극재료로서 적합한 복합재료와 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 블록형 슈퍼커패시터는 층상구조의 전극이 인플레인(in-plane)구조로 서로 마주보도록 배치된 단위셀을 2개 이상 포함하며, 상기 2개 이상의 단위셀은 각각 하나의 전극이 서로 인접하여 배열되고, 인접하여 배열된 단위셀의 전극이 직렬연결된 것을 특징으로 한다.
본 명세서에서 인플레인(in-plane) 구조는 그래핀이나 그래핀 산화물과 같은 2차원 평면형상을 갖는 물질이 적층된 층상구조인 전극의 측면(즉, 각 층이 적층된 구조가 드러난 부분)에 전해질이 접하도록 배치된 구조를 지칭한다. 이러한 인플레인 구조는, 층상구조인 전극부재의 각 층이 배열된 방향에 직교하는 패턴을 형성하여 전극부재를 분리하는 방법으로 형성될 수 있다.
이때, 인접하여 배열된 전극의 사이에 형성된 금속 재질의 연결부에 의해서 인접한 전극이 직렬연결되는 것이 좋으며, 나아가 인접한 전극의 사이에 금속을 채운 금속벽을 형성하는 것이 바람직하다.
층상구조의 전극이 탄소재료, 금속산화물, 금속질화물, 금속황화물, 전도성 유기물, 그래핀 및 그래핀 산화물 중에서 선택된 하나의 재질 또는 둘 이상을 혼합한 재질인 것인 바람직하다.
단위셀에 포함된 2개의 전극이 엇갈린 형태, 일자형, 지그재그형 중에 하나의 형상으로 패터닝되어 분리된 것일 수 있다. 전극이 인플레인 구조인 경우라면 전극의 형태는 제한되지 않는다.
상기 목적을 달성하기 위한 다른 형태의 슈퍼커패시터 제조방법은, 기판 표면에 전극부재를 형성하는 단계; 상기 전극부재를 2개 이상의 셀부재로 분리하는 단계; 상기 셀부재 사이의 분리된 공간에 금속 재질의 연결부를 형성하는 단계; 및 상기 분리된 각 셀부재를 두 개의 전극으로 분리하여 단위셀을 형성하는 단계;를 포함하여 구성되고, 상기 전극부재는 층상구조의 재질로서, 상기 단위셀은 층상구조의 전극이 인플레인(in-plane)구조로 서로 마주보도록 형성되며, 상기 연결부에 의해서 인접한 단위셀의 전극이 전기적 직렬로 연결된 것을 특징으로 한다.
이때, 연결부를 형성하는 단계 뒤에, 셀부재 사이의 분리된 공간에 금속을 채워서 금속벽을 형성하는 단계를 수행할 수 있으며, 금속벽은 전해도금법과 같은 도금법, 박막증착법, 스크린 프린팅, 캐스팅, 필름이나 플레이트 또는 블록 부착법 중 어느 하나의 기법을 이용하여 형성될 수 있다.
또한, 전극부재를 복수의 셀부재로 분리하는 단계 전에, 전극부재를 덮는 에폭시 고분자 코팅을 형성하는 단계를 더 수행할 수 있다.
그리고 전극부재를 형성하는 단계 뒤에, 전극부재의 양측으로 집전체를 형성하는 단계를 더 포함하는 것이 좋다. 집전체는 박막증착법, 도금법, 스크린 프린팅, 캐스팅, 필름이나 플레이트 또는 블록 부착법 중 어느 하나의 기법을 이용하여 형성될 수 있다. 전극부재와 집전체가 접하는 부위를 금속 도금으로 보강하는 단계를 더 포함할 수 있다.
단위셀의 전극 사이에 전해질을 채우는 단계를 더 포함할 수 있으며, 전해질이 액상 전해질과 고상 전해질 및 젤형 전해질 중에서 하나이거나 둘 이상을 혼합한 것일 수 있다.
단위셀을 형성하는 단계는, 광학적 패터닝, 기계적 패터닝, 화학적 에칭, 임프린트 중 어느 하나를 이용하여 셀부재를 패터닝함으로써 분리된 두 전극을 형성하는 것이 바람직하다.
단위셀의 분리 전극을 화학적으로 환원시키는 단계를 더 포함할 수 있다. 화학적으로 환원시키는 단계는, 분리 전극을 환원성 기체에 노출하는 방법, 환원성 물질이 포함된 수용액에 담그는 방법, 열처리하는 방법, 마이크로웨이브(전자파)를 이용하는 방법 및 광학처리하는 방법 중에 어느 하나의 방법으로 수행되는 것이 좋다.
의사커패시터 효과(pseudocapacitive effect)를 얻기 위해, 단위셀의 분리 전극에 기능기를 유도하는 단계를 더 포함할 수 있다. 기능기를 유도하는 단계가, 분리 전극을 KOH 용액에 담그는 방법, 플라즈마 처리하는 방법, 레이저나 자외선 등을 사용하여 광학적으로 처리하는 방법 및 화학적으로 합성하는 방법 중 어느 하나를 이용하여 수행되는 것이 좋다.
상기한 목적을 달성하기 위한 또 다른 형태의 복합재료는 상기한 슈퍼커패시터의 전극으로 적합한 그래핀 산화물과 금속 산화물의 복합재료로서, 그래핀 산화물 층이 적층된 층상구조이며, 상기 층상구조를 구성하는 그래핀 산화물 층의 사이에 금속산화물 나노입자가 분산된 것을 특징으로 한다.
인플레인 구조의 슈퍼커패시터를 제조하기에 적합한 그래핀 산화물 층상구조에 금속 산화물 나노입자를 고르게 분산시킴으로써, 슈퍼커패시터의 성능을 향상시킬 수 있다. 이때, 그래핀 산화물 층 사이에 분산된 금속 산화물 나노입자가 SnO2 또는 Mn3O4 인 것이 좋다.
상기한 목적을 달성하기 위한 마지막 형태의 복합재료 제조방법은, 그래핀 산화물 용액을 제조하는 단계; 금속 산화물 전구체 용액을 제조하는 단계; 그래핀 산화물 용액과 금속 산화물 전구체 용액을 혼합하는 단계; 혼합 용액을 진공여과공정으로 필터링하는 단계; 및 멤브레인 필터에 필터링된 물질을 열처리하는 단계;를 포함한다.
진공여과공정에 의해서 그래핀 산화물 층이 적층된 층상구조를 얻을 수 있다. 금속 산화물 전구체 용액을 함께 사용하면, 그래핀 산화물의 작용기에 금속 산화물이 합성되기 때문에 금속 산화물 나노입자가 고르게 분산된다.
금속 산화물 나노입자가 고르게 분산되기 위해서는, 그래핀 산화물 용액에 금속 산화물 전구체 용액을 조금씩 드롭하여 혼합하는 것이 바람직하다.
Sn 산화물 나노입자를 복합하기 위하여, 금속 산화물 전구체 용액으로서 SnCl2·2H2O를 HCl에 용해시킨 Sn 산화물 전구체 용액을 사용할 수 있다.
Mn 산화물 나노입자를 복합하기 위하여, 금속 산화물 전구체 용액으로서 MnCl2·4H2O 수용액과 KMnO4 수용액으로 구성된 Mn 산화물 전구체 용액을 사용할 수 있다. 이때, 용액을 혼합하는 단계에서, 그래핀 산화물 용액에 MnCl2·4H2O 수용액과 KMnO4 수용액을 순차적으로 혼합하는 것이 바람직하다.
상술한 바와 같이 구성된 본 발명은, 단위셀을 직렬연결함으로써, 고전압의 슈퍼커패시터를 제공할 수 있는 효과가 있다.
또한, 전극부재의 두께를 두껍게 만드는 방법으로 전극물질의 양과 전해질의 수용량을 증가시킴으로써, 슈퍼커패시터의 용량을 높이는 효과가 있다.
나아가 본 발명의 그래핀 산화물과 금속 산화물의 복합재료는 인플레인 구조의 전극을 형성하기에 적합한 층상구조를 구비하며, 나아가 그래핀 산화물 층의 사이에 금속 산화물 나노입자가 고르게 분산되어 있기 때문에, 전극으로 사용할 때에 슈퍼커패시터의 성능을 향상시킬 수 있는 효과가 있다.
도 1 내지 도 6은 본 실시예에 따른 슈퍼커패시터의 제조방법을 나타낸 모식도이다.
도 7은 본 실시예에 따른 슈퍼커패시터의 구조도이다.
도 8은 본 실시예에 따른 슈퍼커패시터에 포함된 단위셀의 전극 부위에 대한 사진 이미지이다.
도 9 내지 도 10은 전극 분리 패턴의 변형된 실시예를 도시한 모식도이다.
도 111은 본 실시예에 따라 제조된 SnO2-GO 복합재료에 대한 XRD 분석결과이다.
도 12는 본 실시예에 따라 제조된 SnO2-GO 복합재료의 표면을 촬영한 SEM 사진이고, 도 13은 도 12의 일부분을 확대한 사진이다.
도 14는 본 실시예에 따라 제조된 SnO2-GO 복합재료의 표면을 테이프로 떼어낸 단면을 촬영한 SEM 사진이고, 도 15는 도 14의 일부분을 확대한 사진이다.
도 16은 본 실시예에 따라 제조된 SnO2-GO 복합재료의 표면을 촬영한 TEM 사진이고, 도 17은 확대한 배율의 표면 TEM 사진이다.
도 18은 본 실시예에 따라 제조된 SnO2-GO 복합재료의 단면을 촬영한 TEM 사진이고, 도 19는 확대한 배율의 단면 TEM 사진이다.
도 20은 본 실시예에 따라 제조된 Mn3O4-GO 복합재료에 대한 XRD 분석결과이다.
도 21은 본 실시예에 따라 제조된 Mn3O4-GO 복합재료의 표면을 촬영한 SEM 사진이고, 도 22는 도 21의 일부분을 확대한 사진이다.
도 23은 본 실시예에 따라 제조된 Mn3O4-GO 복합재료의 표면을 테이프로 떼어낸 단면을 촬영한 SEM 사진이고, 도 24는 도 23의 일부분을 확대한 사진이다.
도 25는 본 실시예에 따라 제조된 Mn3O4-GO 복합재료의 단면을 촬영한 TEM 사진이고, 도 26은 확대한 배율의 단면 TEM 사진이다.
도 27은 본 실시예와 비교예에 의해서 제조된 슈퍼커패시터 디바이스의 CV 거동을 나타내는 그래프이다.
도 28은 스캔비율의 증가에 따른 면적당 SC값의 변화를 나타내는 그래프이다.
도 29는 본 실시예와 비교예에 의해서 제조된 디바이스의 무게당 SC값을 나타내는 그래프이다.
도 30은 본 실시예와 비교예에 의해서 제조된 디바이스의 스캔비율 증가에 따른 무게당 SC값의 변화를 나타내는 그래프이다.
도 31은 본 실시예와 비교예에 의해서 제조된 디바이스에 대한 0.5A/g의 조건에서의 정전류 충전/방전 그래프이다.
도 32 내지 34는 본 실시예와 비교예에 의해서 제조된 디바이스에 대한 EIS 측정 결과이다.
첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1 내지 도 7은 본 실시예에 따른 슈퍼커패시터의 제조방법을 나타낸 모식도이다.
도 1에 도시된 것과 같이, 먼저 슬라이드 글라스 기판(100) 위에 층상구조의 전극부재(200)를 부착한다. 이때, 전극부재(200)는 2차원 평면 형태의 단위 물질이 적층된 층상구조로서, 각 층이 기판(100)의 표면과 평행하게 배열된다. 이는 기판(100)의 표면에 층상구조를 적층하는 경우에는 일반적으로 얻어지는 구조이며, 기판(100)의 외부에서 제조된 전극부재(200)를 부착하는 경우에는 층상구조에 포함된 각 층들이 기판(100)에 평행하도록 배치하여야한다.
본 실시예에서는 대표적인 2차원 평면구조를 갖는 그래핀과 그래핀 산화물을 사용하여 층상구조의 전극부재(200)를 만들고, 이를 자외선 레이저 드릴링 시스템을 이용하여 10mm×10mm의 크기로 절단한 뒤에, 에폭시를 이용하여 기판(100)의 표면에 부착한다.
그래핀 산화물의 경우 그라파이트(graphite)를 화학적으로 박리하여 제조할 수 있다. 본 실시예에서는 그래핀 산화물을 이용하여 층상구조의 전극부재를 만들기 위하여, 화학적으로 박리된 그래핀 산화물 20 mg을 10 cc의 탈이온수(deionized water)에 넣고 30분간 초음파세척기에서 초음파 처리로 분산시켜 그래핀 산화물 용액을 만든다. 그리고 그래핀 산화물 용액을 듀라포어(Durapore) 멤브레인 필터가 장착된 진공여과장치를 이용하여 필터링한다. 그래핀 산화물을 층상구조의 전극부재로 만들기 위한 방법으로 진공여과법 이외에, 자가적층조립법, 화학기상증착법, 캐스팅법 및 코팅법 등을 적용할 수 있다. 필터에 걸러진 전극부재를 섭씨 200도에서 열처리하여 환원시킨다. 한편, 본 실시예에서 사용된 전극부재는 마이크로미터(micrometer) 범위의 두께를 갖도록 제작될 수도 있지만, 그 두께를 밀리미터(millimeter) 또는 센티미터(centimeter) 범위로 두껍게 제작함으로써 용량을 높일 수 있다. 이와 같이 두께가 두꺼운 전극부재(일종의 블록형 전극부재)를 제조하기 위해서 진공여과법, 전기영동도금법, 화학기상증착법, 캐스팅법 및 코팅법 등을 수행하는 시간을 늘리거나, 그래핀 또는 그래핀 산화물 용액의 용매를 증발시킨 뒤에 롤링 또는 압착하는 방법 등을 적용할 수 있다. 이러한 방법을 통해서 직육면체나 정육면체 등과 같이 두께가 두꺼운 형태의 그래핀 또는 그래핀 산화물 재질의 전극부재를 제조할 수 있다. 이때, 전극부재의 기계적 안정성을 높이기 위하여 바인더 물질을 일부 첨가할 수도 있다.
다음으로, 도 2에 도시된 것과 같이 전극부재(200)의 양측에 집전체(300)를 형성한다.
본 실시예에서는 두께 200nm 이하의 타이타늄과 700nm 이하의 금을 순차적으로 스퍼터링하여 집전체(current collector)(300)를 형성하였고, 전극부재(200)의 양쪽에 접하도록 집전체(300)를 형성하기 위하여 마스크를 이용하였다. 이러한 집전체는 화학기상증착 또는 열증착 등과 같은 박막증착기법으로 형성될 수도 있고, 전기도금, 무전해도금, 영동도금 등과 같은 도금기법을 통해서도 형성될 수 있으며, 그 외에도 스크린 프린팅, 캐스팅, 필름이나 플레이트 또는 블록 부착 등 다양한 방식에 의해 형성될 수 있다.
다음으로, 도 3에 도시된 것과 같이, 전극부재(200)와 집전체(300)를 덮는 에폭시 코팅(400)을 형성한다.
에폭시 코팅(400)은 외부와의 전기적 연결을 위한 끝부분을 제외한 집전체(300)와 전극부재(200) 전부를 덮도록 형성된다. 에폭시 코팅(400)에 의해서 추후에 안정적으로 전해질을 수용할 수 있고, 전해질과 집전체(300)가 직접 접촉하는 것을 방지할 수 있다.
그리고 도 4에 도시된 것과 같이, 레이저를 이용하여 전극부재(200)를 5개의 셀부재(210)로 분리한다.
본 실시예에서는 자외선 레이저 드릴링 시스템을 이용하여 전극부재(200) 사이를 분리함으로써, 이후에 독립된 단위셀을 구성하게 될 5개의 셀부재(210)를 형성한다. 이외에도 전극부재(200) 사이를 분리하는 방법은 반도체 공정에서 사용하는 UV 리소그래피를 이용하거나, 커터(cutter)를 이용한 기계적 패터닝법, 레이저(laser)를 이용하는 방법 또는 임프린팅법 등이 사용될 수 있다.
그리고 각 셀부재(210)를 전기적 직렬로 연결하기 위하여, 셀부재들의 사이에 연결부(미도시)를 형성한다. 본 실시예에서는 마스크를 형성한 뒤에 셀부재(210) 사이에 노출된 기판 표면에만 타이타늄과 금을 순차적으로 스퍼터링하여 분리되어있던 셀부재들을 전기적으로 연결한다. 이러한 연결부는 화학기상증착 또는 열증착 등과 같은 박막증착기법으로 형성될 수도 있고, 전기도금, 무전해도금, 영동도금 등과 같은 도금기법을 통해서도 형성될 수 있다. 그 외에도 셀부재 사이의 간격에 따라서 스크린 프린팅, 캐스팅, 필름이나 플레이트 또는 블록 부착 등 다양한 방식에 의해 형성될 수 있다.
한편, 본 실시예에서는 자외선 레이저 드릴링 시스템으로 집전체(300)가 형성된 전극부재(200)의 양 측면의 에폭시 코팅을 제거한다. 그리고 연결부를 형성하는 과정에서 노출된 셀부재의 측면에 스퍼터링을 수행하며, 이를 통해서 셀부재(210)와 집전체(300) 사이의 전기적 연결이 안정적으로 이루어지고 연결저항도 감소한다.
다음으로 도 5에 도시된 것과 같이, 셀부재(210)의 사이에 니켈을 채워 금속벽(500)을 형성한다.
금속벽(500)은 셀부재(210)와 그 사이에 형성된 집전체 사이의 연결을 강화하고, 추후에 형성될 단위셀 사이의 직렬저항을 낮추기 위하여 금속을 삽입한 것이다. 본 실시예에서는 셀부재 사이의 간격에 금속을 채우는 방법으로서 전해도금법을 적용하기 쉽도록 니켈을 선택하였으나, 이에 한정된 것은 아니고 금과 같이 전기저항이 낮은 금속이 사용될 수 있다. 본 실시예에서는 전해도금의 대향전극으로서는 스테인리스 스틸을 사용하고, 330 g/l의 황산니켈과 45 g/l의 염화니켈 및 38 g/l의 붕산을 증류수에 녹여서 제조된 도금용액을 사용하여 전해도금을 수행한다. 도금부위를 제외한 부분을 테이프로 마스킹하고, 상기한 도금용액에 침지하여 20 mA/cm2의 전류밀도로 섭씨 55도에서 20분간 니켈도금을 수행한다. 셀부재(210) 사이에 채워진 금속벽(500)은 추후에 형성될 단위셀에 채워진 전해질이 이웃한 단위셀로 침투하는 것을 방지하는 기능을 함께 가진다. 이와 같은 금속벽을 형성하는 방법은 전해도금 또는 다른 도금법에 한정되지 않으며, 박막증착기법, 스크린 프린팅, 캐스팅, 필름이나 플레이트 또는 블록 부착 등 다양한 방식에 의해 형성될 수 있다.
한편, 앞선 분리과정에서 에폭시 코팅을 제거하고 스퍼터링을 수행한 측면에도 니켈 도금층이 형성된다. 측면벽에 형성된 니켈 도금층에 의해서 셀부재와 집전체의 연결을 강화하는 효과와 연결저항을 줄이는 효과를 얻을 수 있다.
그리고 도 6에 도시된 것과 같이, 각각의 셀부재(210)에 20 ㎛ 이하의 너비를 가지는 간극을 소정의 형태로 패터닝하여 분리된 두 개의 전극을 구비한 단위셀을 형성한다. 도 7은 본 실시예에 따른 슈퍼커패시터의 구조도이다. 본 실시예에 따른 슈퍼커패시터의 각 단위셀(220)은 인접한 단위셀과 하부의 집전체(미도시) 및 사이에 채워진 니켈 금속벽(500)에 의해서 직렬연결된다.
본 실시예는 자외선 레이저 드릴링 시스템을 이용하여 깍지 낀 손가락(interdigitated finger) 형태의 패턴을 형성한다. 도시된 형태는 전극의 표면적을 넓히기 위하여 선택된 것이지만, 이에 한정되는 것은 아니며 분리된 2개의 전극을 형성하면 된다. 이외에도 셀부재(210) 사이를 분리하여 전극을 형성하는 방법은 반도체 공정에서 사용하는 UV 리소그래피를 이용하거나, 커터(cutter)를 이용한 기계적 패터닝법, 레이저(laser)를 이용하는 방법 또는 임프린팅법 등이 사용될 수 있다. 그래핀 산화물 재질을 전극으로 사용한 경우에는 환원과정을 통해서 도전성의 그래핀으로 환원한다.
이때, 앞서 설명한 것과 같이, 셀부재(210)를 구성하는 그래핀 또는 그래핀 산화물의 층상구조에 포함된 각 층들이 기판(100)에 평행하도록 배치된 상태이다. 그리고 층상구조의 셀부재(210)를 위쪽에서 수직한 방향으로 분리하여 간극을 형성하였기 때문에, 간극 사이에 두고 마주보는 면은 각 층이 적층된 구조가 드러난 상태, 즉 인플레인 구조를 갖는다. 결국, 본 실시예는 기판(100)의 표면에 평행하게 배열된 층상구조물을 기판(100)의 표면과 수직한 방향으로 패터닝하여 간극을 형성함으로써, 인플레인 구조를 갖는 한 쌍의 전극을 형성할 수 있으며, 전해질의 이온이 전극을 구성하는 층 사이로 용이하게 접근할 수 있도록 한다.
이때, 본 실시예에서와 달리 층상구조에 포함된 각 층들이 기판에 수직한 방향으로 배치된 경우에도, 각 층의 방향이 집전체 및 각 셀을 분리하는 라인에 수직한 방향으로 배치된 경우라면, 기판 표면에 수직한 방향으로 패터닝을 수행하여 인플레인 구조를 형성할 수 있다.
인플레인 구조는 절단면에서의 엣지효과(edge effect)에 의해서 슈퍼커패시터의 성능이 향상되는 장점이 있다. 그라파이트는 배열방향에 따라서 용량에 차이가 있으며, 구체적으로 엣지 플레인(edge plane) 방향의 용량이 베이슬 플레인(basal plane) 방향에 비하여 약 10배 정도 용량이 큰 효과를 엣지효과라고 한다. 이러한 엣지 효과는, 그라파이트가 베이슬 플레인에 수직한 방향으로는 반도체의 성질을 갖고 엣지 플레인 방향으로는 금속에 가까운 거동을 나타내는 등의 다양한 이유가 합쳐진 결과이다. 본 실시예에와 같은 인플레인 구조로 배열된 전극의 절단면은 상기한 엣지 플레인 방향에 해당하기 때문에, 인플레인 구조의 전극을 가지는 본 실시예의 슈퍼커패시터는 종래에 비하여 뛰어한 성능을 나타낸다.
한편, 본 실시예와 같이 셀부재에 대하여 패터닝, 즉 레이저 커팅 공정을 통해서 전극을 형성하는 경우에, 전극이 서로 마주보는 면은 커팅 공정이 진행된 절단면으로서 커팅 과정에서의 결함을 포함하고 있다. 이러한 결함은 의사커패시터 효과(pseudocapacitive effect)를 유발하여, 슈퍼커패시터에 대하여 추가적인 용량을 부가하는 효과를 얻을 수 있다.
나아가, 전극부재가 두꺼워지면 두꺼워질수록 전체 전극에서 절단면의 비율이 점점 더 커지므로, 엣지효과와 의사커패시터효과는 더욱 커질 것이다. 결국, 본 실시예와 같은 인플레인 구조에서 전극부재가 두꺼울수록 더 큰 용량을 나타낼 수 있다.
상기한 엣지 효과와 의사커패시터 효과는 전극부재 또는 셀부재를 커팅하여 분리하는 방법으로 전극을 형성한 결과에 의해서 얻어지며, 본 실시예와 같은 인플레인 구조에서 그 효과가 크게 발휘되지만, 인플레인 구조에서만 한정되어 효과가 발휘되는 것은 아니다. 구형의 활성탄과 같은 전극물질을 이용하여 전극부재를 제조하여도, 커팅에 의해서 형성된 전극면에는 전극물질의 커팅에 따른 엣지 플레인과 표면 결함이 존재하기 때문에, 엣지 효과와 의사커패시터 효과를 얻을 수 있다.
상기한 과정을 거친 전극을 추가적으로 환원시키는 단계 또는 전극에 기능기를 도입하는 단계를 더 포함할 수 있다.
본 실시예와 같이, 그래핀 산화물을 전극 재료로서 사용한 경우, 상기한 환원과정 이후에 추가적으로 환원시킴으로써 전극 자체의 저항을 낮춰 출력을 높일 수 있다. 추가적인 환원방법은 전극부재 또는 전극 분리를 수행한 슈퍼커패시터를 5 cc 히드라진 일수화물(hydrazine monohydrate, 98% aldrich)과 함께 진공 데시케이터(desiccator)에 48시간 동안 넣어 그래핀 산화물을 화학적으로 환원시키는 것이 가능하다. 또한 환원성 물질이 담긴 용액에 담가 수용액 상에서 환원시키거나, 환원성 기체를 흘려주어 기상에서 환원시키거나, 열처리를 통해 환원시키는 등 기타 다양한 방법들이 사용될 수 있다.
전극부재 또는 전극 분리를 수행한 슈퍼커패시터를 KOH 용액에 침지하거나 플라즈마 처리하는 방법 또는 레이저나 자외선 등을 사용하여 광학적으로 처리하는 방법 및 화학적으로 합성하는 방법을 사용하여 전극에 기능기를 도입할 수 있으며, 이러한 기능기에 의해서 의사커패시터 효과(pseudocapacitive effect)가 추가됨으로써 슈퍼커패시터의 성능이 향상된다.
마지막으로 각 단위셀(220)의 전극이 분리된 간극에 전해질을 채우고 패키징하여 슈퍼커패시터를 완성한다. 본 실시예의 슈퍼커패시터에 사용되는 전해질은 수계 전해질과 유기계 전해질 및 이온성 액체 전해질과 같은 액상 전해질 뿐만 아니라, 고상 전해질과 젤형 전해질도 제한 없이 사용될 수 있으며, 이들을 혼합하여 사용하는 것도 가능하다. 그리고 전해질이 유출되지 않도록 패키징 또는 하우징하는 단계는 제한 없이 모든 방법이 적용될 수 있으므로, 자세한 설명은 생략한다.
도 8은 본 실시예에 따른 슈퍼커패시터에 포함된 단위셀의 전극 부위에 대한 사진 이미지이고, 도 9 내지 도 10은 전극 분리 패턴의 변형된 실시예를 도시한 모식도이다.
앞서 살펴본 것과 같이, 본 실시예에서는 전극의 돌출된 가지들이 서로 엇갈리듯이 배치된 깍지 낀 손가락 형태의 패턴을 형성하여 전극의 표면적을 넓혔다. 전극 분리 패턴은 이에 한정되는 것은 아니며, 도시된 것과 같이 지그재그 형태와 일자 형태도 가능하다. 이때, 전극을 분리하는 패턴을 변경하는 경우에도 전극의 마주보는 면은 각 층이 적층된 구조가 드러난 상태, 즉 인플레인 구조를 갖는다.
이상에서 본 발명의 실시예에 따른 블록형 슈퍼커패시터의 제조방법 및 구조를 확인하였다. 본 발명의 블록형 슈퍼커패시터는 인플레인 구조를 가지는 복수의 단위셀을 직렬연결함으로써 고전압을 얻을 수 있으며, 높이를 밀리미터 또는 센티미터 범위로 두껍게 제작함으로써 용량을 높일 수 있다.
이하에서는 상기한 블록형 슈퍼커패시터의 전극 재료로서 적합한, 그래핀 산화물과 금속 산화물의 하이브리드 전극물질 및 그 제조방법에 대해서 설명한다.
앞서 설명한 것과 같이, 상기한 블록형 슈퍼커패시터는 인플레인 구조를 가질 수 있도록 층상구조의 전극재료를 사용하여야 하며, 가장 대표적인 물질로서 그래핀 산화물을 사용한 실시예를 살펴보았다. 이러한 그래핀 산화물의 특성을 향상시키기 위하여 다른 재질의 나노재료를 혼합하려는 노력이 계속되고 있으나, 첨가된 물질에 의해서 그래핀과 그래핀 사이에 입자의 뭉침(aggregation)현상이 일어났다. 이와 같은 입자의 뭉침은 응력이 집중되는 현상을 초래하여 그래핀 층간의 결합 강도를 낮추기 때문에 층상구조로 두껍게 만들기 어려운 단점이 있다. 뭉침 현상을 해결하기 위하여 계면활성제를 첨가하는 시도(Wang et al., ACS Nano, Vol 4, No3, 1587-1595 2010)가 있었으나, 사용된 계면활성제를 제거하기 어려운 문제가 있다.
본 발명은 계면활성제와 같은 추가적인 첨가 물질을 넣지 않고, 외부에 열과 압력을 가하지 않으면서도, 나노 입자가 균일하게 분포되어있는 박막형태의 그래핀산화물과 금속산화물의 나노 복합재료를 합성하는 방법에 대한 것이다.
1) 그래핀 산화물 용액의 제조
본 실시예에서는 먼저 그래핀 산화물 용액을 제조한다. 앞서 설명한 것과 같이, 그라파이트에서 화학적으로 박리된 그래핀 산화물 10 mg을 10 ml의 탈이온수(deionized water)에 넣고 30분 간 초음파세척기에서 초음파 처리로 분산시켜 그래핀 산화물 용액을 만든다.
이때, 그래핀 산화물이 용액 내에서 고르게 분산되지 않은 경우에는, 분산되지 않은 그래핀 산화물 조각에서 응력집중이 일어나므로 초음파를 이용하여 충분히 분산시켜야 한다.
2) 금속 산화물 전구체 용액의 제조
다음으로 금속 산화물 전구체 용액을 제조한다. 본 실시예에서는 Sn 산화물 전구체 용액과 Mn 산화물 전구체 용액을 제조하였다.
Sn 산화물 전구체 용액은 10mg의 SnCl2·2H2O(98%, Aldrich)를 0.02M HCl(36% in water) 용액 10ml에 넣고 800rpm의 속도로 1시간가량 스터링하여 제조하였다.
Mn 산화물 전구체 용액은 11mg의 MnCl2·4H2O(98%, Aldrich)를 10ml의 탈이온수에 넣고 1시간 스터링한 용액(A)와 7mg의 KMnO4(98%, Aldrich)를 10ml의 탈이온수에 넣고 1시간 스터링한 용액(B), 2개의 용액을 제조하였다.
금속 산화물 전구체 용액을 제조하는 과정에서 염이 완전히 용해되지 않는 경우에 용해되지 않은 큰 입자가 그래핀 산화물에 부착되어 응력집중을 초래하므로, 충분한 스터링을 통해서 완전 용해를 유도해야한다.
3) 그래핀산화물-금속산화물 복합재료의 제조
3-1) 그래핀산화물-Sn산화물 복합재료 제조
그래핀 산화물 용액에 Sn 산화물 전구체 용액을 천천히 드롭하면서, 800rpm의 속도로 15분간 스터링한다. 이때, 그래핀 산화물 용액과 Sn 산화물 전구체 용액의 비율이 1:1.5이하가 되도록 한다. 이보다 Sn 산화물 전구체 용액의 비율이 높아지면, Sn 산화물의 뭉침에 의한 응력 집중이 발생한다.
혼합된 용액을 듀라포어(Durapore) 멤브레인 필터가 장착된 진공여과장치를 이용하여 필터링한다. 그리고 걸러진 필터를 150℃와 200℃에서 30분씩 2단계의 열처리를 수행한다.
3-2) 그래핀산화물-Mn산화물 복합재료 제조
그래핀 산화물 용액에 Mn 산화물 전구체 용액(A)를 천천히 드롭하면서 800rpm의 속도로 15분간 스터링한다. 그 뒤에 Mn 산화물 전구체 용액(B)를 천천히 드롭하면서 추가적으로 15분간 스터링한다. Mn 산화물을 혼합하는 경우에는 혼합비율에 따른 응력집중의 문제가 없었다.
혼합된 용액을 듀라포어(Durapore) 멤브레인 필터가 장착된 진공여과장치를 이용하여 필터링한다. 그리고 걸러진 필터를 150℃와 200℃에서 30분씩 2단계의 열처리를 수행한다. 그리고 Mn 산화물의 결정성을 확인하기 위한 목적으로, 더 높은 온도인 300℃와 350℃에서 열처리를 수행하였다.
그래핀산화물-Sn산화물 복합재료(SnO 2 -GO)의 미세구조와 특성 분석
도 11은 본 실시예에 따라 제조된 SnO2-GO 복합재료에 대한 XRD 분석결과이다.
도면에 표시된 SnO2의 면간 지수에 해당하는 피크가 관찰되어, SnO2가 포함된 것을 확인할 수 있다. 또한 계산식(Scherrer's equation)에 따라서 입자의 크기를 추정한 결과, (110) 피크에 해당하는 입자의 크기가 약 4.6nm인 것으로 나타났다.
도 12는 본 실시예에 따라 제조된 SnO2-GO 복합재료의 표면을 촬영한 SEM 사진이고, 도 13은 도 12의 일부분을 확대한 사진이다.
도시된 것과 같이, SnO2-GO 복합재료의 표면에는 입자가 분포되어 있는 점에서, 일반적인 그래핀산화물의 표면과 차이가 있다. 또한 확대된 사진을 통해서 표면에 위치한 입자들의 크기가 수 nm 범위인 것을 확인할 수 있다. 앞서 살펴본 XRD 분석 결과와 함께 고려하면, 상기한 입자는 SnO2인 것으로 추정된다.
도 14는 본 실시예에 따라 제조된 SnO2-GO 복합재료의 표면을 테이프로 떼어낸 단면을 촬영한 SEM 사진이고, 도 15는 도 14의 일부분을 확대한 사진이다.
도시된 것과 같이, 전체적으로 그래핀 산화물에 의한 층상구조를 나타내는 것을 확인할 수 있으며, SnO2 입자가 표면만이 아니라 그래핀 산화물의 층 간에도 존재하는 것을 확인할 수 있다.
도 16은 본 실시예에 따라 제조된 SnO2-GO 복합재료의 표면을 촬영한 TEM 사진이고, 도 17은 확대한 배율의 표면 TEM 사진이다.
도 16에 표시된 화살표는 그래핀 산화물 층을 나타내며, SnO2 입자가 분산된 것을 확인할 수 있다. 확대된 도 17에서 표시된 SnO2 입자들이 그래핀 산화물 층 위에 잘 분포된 것을 확인할 수 있다. 도 17에 삽입된 인덱싱 결과를 통해서 XRD 분석에서 확인된 SnO2임을 다시 확인할 수 있으며, 입자의 크기도 3~6nm의 분포를 나타내어 XRD 결과와 일치한다.
도 18은 본 실시예에 따라 제조된 SnO2-GO 복합재료의 단면을 촬영한 TEM 사진이고, 도 19는 확대한 배율의 단면 TEM 사진이다.
도 18에 표시된 왼쪽의 노란 화살표 부분이 그래핀 산화물 층이고, 오른쪽의 빨간 화살표 부분이 SnO2이며, SnO2가 그래핀 산화물 층의 사이에 고르게 분포하는 것을 확인할 수 있다. 도 19에서는 왼쪽의 빨간 화살표 부분이 SnO2이고, 오른쪽의 노란 화살표 부분이 그래핀 산화물 층이다. 도 19에 삽입된 인덱싱 결과를 통해서 SnO2임을 확인할 수 있다.
그래핀산화물-Mn산화물 복합재료(Mn 3 O 4 -GO)의 미세구조와 특성 분석
도 20은 본 실시예에 따라 제조된 Mn3O4-GO 복합재료에 대한 XRD 분석결과이다.
도면에 표시된 Mn3O4의 면간 지수에 해당하는 피크가 관찰되어, Mn3O4가 포함된 것을 확인할 수 있다. 도 20은 300℃에서 30분간 열처리를 수행한 시편에 대한 XRD분석이며, 열처리 온도를 350℃로 높인 경우에 Mn3O4의 결정성이 더욱 향상되었다.
도 21은 본 실시예에 따라 제조된 Mn3O4-GO 복합재료의 표면을 촬영한 SEM 사진이고, 도 22는 도 21의 일부분을 확대한 사진이다.
도시된 것과 같이, Mn3O4-GO 복합재료의 표면에는 입자가 분포되어 있는 점에서, 일반적인 그래핀산화물의 표면과 차이가 있다. 또한 확대된 사진에서는 입자들이 표면을 거의 덮은 상태로 네트워크형식으로 연결된 것을 확인할 수 있으며, 입자들의 크기가 수십 nm 범위인 것을 확인할 수 있다. 도 20에서 살펴본 XRD 분석 결과와 함께 고려하면, 상기한 입자는 Mn3O4인 것으로 추정된다.
도 23은 본 실시예에 따라 제조된 Mn3O4-GO 복합재료의 표면을 테이프로 떼어낸 단면을 촬영한 SEM 사진이고, 도 24는 도 23의 일부분을 확대한 사진이다.
도시된 것과 같이, 전체적으로 그래핀 산화물에 의한 층상구조를 나타내는 것을 확인할 수 있으며, Mn3O4 입자가 표면만이 아니라 그래핀 산화물의 층 간에도 존재하는 것을 확인할 수 있다.
도 25는 본 실시예에 따라 제조된 Mn3O4-GO 복합재료의 단면을 촬영한 TEM 사진이고, 도 26은 확대한 배율의 단면 TEM 사진이다.
도 26의 위쪽 노란 화살표로 표시된 옅은 부분은 그래핀 산화물 층을 나타내고, 아래쪽 빨간 화살표로 표시된 짙은 부분은 Mn3O4 입자를 나타낸다. 결국, 그래핀 산화물 층 사이에 Mn3O4 입자가 막과 같이 분포함을 확인할 수 있으며, Mn3O4 입자에 의해서 그래핀 산화물 층 사이의 간격이 넓어지는 결과를 나타내었다.
전기화학적 특성 분석
제조된 복합재료의 전기화학적 특성을 분석하기 위하여, 상기한 실시예에 따른 슈퍼커패시터를 제조하였다. 다만, 정확한 평가를 위하여, 하나의 단위셀로 구성된 슈퍼커패시터를 제조하였다. 이를 위하여 제조된 복합재료를 2mm×10mm의 크기로 절단하여 사용하였다. 또한, 자외선 레이저 드릴링 시스템으로 패턴을 형성한 뒤에, 5 cc의 하이드라진 모노하이드레이트(98%, Aldrich)가 들어있는 진공 데시케이터(desiccator)에 넣고 48시간 동안 화학적 환원과정을 수행하였다.
제조된 슈퍼커패시터의 전기화학 거동을 사이클릭 볼타메트리(CV)를 통해 분석하였다. 비정전용량(SC)을 I-V 곡선의 면적을 통해 구하였으며, 각 디바이스의 CV 곡선은 10~1000 mV/s 범위의 스캔비율로 측정하였다.
도 27은 본 실시예와 비교예에 의해서 제조된 슈퍼커패시터 디바이스의 CV 거동을 나타내는 그래프이다.
이 그림은 동일한 면적당 비정전용량(SC)을 나타낸다. 종래의 그래핀 산화물을 이용한 전극(GO)에 비해, 본 실시예에 따라서 제조된 복합재료 전극을 이용하였을 때, SC값이 증가하였다. 증가 효과는 면적으로 비교해 보았을 때, SnO2 입자의 경우보다 Mn3O4 입자가 첨가된 경우에 약 2.5배 증가한 것을 알 수 있다.
도 28은 스캔비율의 증가에 따른 면적당 SC값의 변화를 나타내는 그래프이다.
스캔비율 0.1 V/s 이하에서는 SnO2보다 Mn3O4로 만들어진 디바이스의 특성이 좋게 나타나지만, 0.1 V/s 이상에서는 오히려 SnO2로 만들어진 디바이스의 SC특성이 더 좋은 것으로 나타났다.
도 29는 제조된 디바이스의 무게당 SC값을 나타내는 그래프이다.
합성한 Sn 산화물이나 Mn산화물 나노 입자의 무게가 같은 양의 그래핀 산화물보다 무겁기 때문에, 무게당 SC값의 증가는 크게 기대할 수 없었다. 앞서 살펴본, 면적당 SC값의 경우와 마찬가지로, Sn 산화물 보다 Mn 산화물로 만들어진 디바이스의 특성이 더 좋았다.
도 30은 각 디바이스의 스캔비율 증가에 따른 무게당 SC값의 변화를 나타내는 그래프이다.
높은 스캔비율에서도 Mn3O4-GO 복합재료 디바이스의 특성이 SnO2-GO 복합재료 디바이스의 특성보다 좋게 나타났다.
도 31은 각 디바이스에 대한 0.5A/g의 조건에서의 정전류 충전/방전 그래프이다.
이 그래프는 그래핀 산화물 전극, Mn3O4-GO 복합재료 전극 및 SnO2-GO 복합재료 전극의 순으로 더 큰 SC의 값을 보여준다. 이는 무게당 SC값의 경향과 같다.
도 32 내지 34는 각 디바이스에 대한 EIS 측정 결과이다.
EIS(Electrochemical Impedance Spectroscopy)는 10mHz 내지 500kHz 범위에서 10mV의 정현파 신호(sinusoidal signal)가 0V인 직렬바이어스 조건에서 측정되었다. EIS 측정 결과를 통해서 각 디바이스의 저항을 측정 할 수 있었다. 각 그림의 내부에 있는 그래프는 낮은 진동수 범위를 확대한 그래프이다.
이상에서 그래핀 산화물 용액과 금속 산화물 전구체 용액을 혼합하고, 진공여과방식으로 멤브레인 필터에 수집한 뒤에 열처리함으로써, 그래핀 산화물의 작용기에서 금속 산화물이 합성되는 본 발명을 살펴보았다. 이에 따르면, 계면활성제를 사용하거나 외부에서 고온과 고압을 가하지 않고, 금속산화물 나노입자가 고르게 분포되고 층상구조를 갖는 그래핀산화물-금속산화물 복합재료를 제조할 수 있었다. 또한 본 발명의 실시예에 의해서 제조된 복합재료를 이용한 인플레인 구조의 슈퍼커패시터는, 종래에 그래핀 산화물만을 사용하여 제조된 인플레인 구조의 슈퍼커패시터에 비하여 뛰어난 성능을 나타내는 것을 확인할 수 있었다. 결국, 본 발명에 따른 그래핀산화물-금속산화물 복합재료는 슈퍼커패시터의 전극재료로서 적합하며, 특히 인플레인 구조의 슈퍼커패시터의 전극재료로서 적합한 것을 알 수 있다.
이상 본 발명을 바람직한 실시예를 통하여 설명하였는데, 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 200: 전극부재
210: 셀부재 220: 단위셀
300: 집전체 400: 에폭시 코팅
500: 금속벽

Claims (28)

  1. 층상구조의 전극들이 인플레인(in-plane)구조로 서로 마주보도록 배치되어, 상기 전극의 층상구조가 노출된 면이 서로 마주보는 사이에 전해질이 위치된 구조의 단위셀을 2개 이상 포함하며,
    상기 2개 이상의 단위셀은 각각 하나의 전극이 서로 인접하여 배열되고, 인접하여 배열된 단위셀의 전극이 하나는 양극이고 다른 하나는 음극이며, 이들 인접한 양극와 음극이 직렬연결된 것을 특징으로 하는 블록형 슈퍼커패시터.
  2. 청구항 1에 있어서,
    상기 인접하여 배열된 전극 사이에 금속 재질의 연결부를 형성하여 직렬연결한 것을 특징으로 하는 블록형 슈퍼커패시터.
  3. 청구항 2에 있어서,
    상기 인접하여 배열된 전극 사이에 금속을 채운 것을 특징으로 하는 블록형 슈퍼커패시터.
  4. 청구항 1에 있어서,
    상기 층상구조의 전극이 탄소재료, 금속산화물, 금속질화물, 금속황화물, 전도성 유기물, 그래핀 및 그래핀 산화물 중에서 선택된 하나의 재질 또는 둘 이상을 혼합한 재질인 것을 특징으로 하는 블록형 슈퍼커패시터.
  5. 청구항 1에 있어서,
    상기 단위셀에 포함된 2개의 전극이 엇갈린 형태, 일자형, 지그재그형 중에 하나의 형상으로 패터닝되어 분리된 것을 특징으로 하는 블록형 슈퍼커패시터.
  6. 기판 표면에 전극부재를 형성하는 단계;
    상기 전극부재를 2개 이상의 셀부재로 분리하는 단계;
    상기 셀부재 사이의 분리된 공간에 금속 재질의 연결부를 형성하는 단계; 및
    상기 분리된 각 셀부재를 두 개의 전극으로 분리하여 단위셀을 형성하는 단계;를 포함하여 구성되고,
    상기 연결부에 의해서 인접한 단위셀의 전극이 전기적 직렬로 연결된 것을 특징으로 하는 슈퍼커패시터 제조방법.
  7. 청구항 6에 있어서,
    상기 연결부를 형성하는 단계 뒤에, 상기 셀부재 사이의 분리된 공간에 금속을 채워서 금속벽을 형성하는 단계를 더 포함하는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  8. 청구항 7에 있어서,
    상기 금속벽을 형성하는 단계가 박막증착법, 도금법, 스크린 프린팅, 캐스팅, 필름이나 플레이트 또는 블록 부착법 중 어느 하나의 기법을 이용하여 형성되는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  9. 청구항 6에 있어서,
    상기 셀부재로 분리하는 단계 전에, 상기 전극부재를 덮는 고분자 코팅을 형성하는 단계를 더 포함하는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  10. 청구항 6에 있어서,
    상기 전극부재를 형성하는 단계 뒤에, 상기 전극부재의 양측으로 집전체를 형성하는 단계를 더 포함하는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  11. 청구항 10에 있어서,
    상기 집전체는 박막증착법, 도금법, 스크린 프린팅, 캐스팅, 필름이나 플레이트 또는 블록 부착법 중 어느 하나의 기법을 이용하여 형성되는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  12. 청구항 10에 있어서,
    상기 전극부재와 상기 집전체가 접하는 부위를 금속 도금으로 보강하는 단계를 더 포함하는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  13. 청구항 6에 있어서,
    상기 단위셀의 전극 사이에 전해질을 채우는 단계를 더 포함하는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  14. 청구항 13에 있어서,
    상기 전해질이 액상 전해질과 고상 전해질 및 젤형 전해질 중에서 하나이거나 둘 이상을 혼합한 것을 특징으로 하는 슈퍼커패시터 제조방법.
  15. 청구항 6에 있어서,
    단위셀을 형성하는 단계가, 광학적 패터닝, 기계적 패터닝, 화학적 에칭, 임프린트 중 어느 하나를 이용하여 상기 셀부재를 패터닝함으로써 분리된 두 전극을 형성하여 수행되는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  16. 청구항 6에 있어서,
    상기 단위셀의 분리 전극을 화학적으로 환원시키는 단계를 더 포함하는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  17. 청구항 16에 있어서,
    상기 화학적으로 환원시키는 단계가, 상기 분리 전극을 환원성 기체에 노출하는 방법, 환원성 물질이 포함된 수용액에 담그는 방법, 열처리하는 방법, 마이크로웨이브를 이용하는 방법, 및 광학처리하는 방법 중에 어느 하나의 방법으로 수행되는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  18. 청구항 6에 있어서,
    의사커패시터 효과(pseudocapacitive effect)를 얻기 위해, 상기 단위셀의 분리 전극에 기능기를 유도하는 단계를 더 포함하는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  19. 청구항 18에 있어서,
    상기 기능기를 유도하는 단계가, 상기 분리 전극을 KOH 용액에 담그는 방법, 플라즈마 처리하는 방법, 광학적으로 처리하는 방법 및 화학적으로 합성하는 방법 중 어느 하나를 이용하여 수행되는 것을 특징으로 하는 슈퍼커패시터 제조방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020140156324A 2014-11-11 2014-11-11 블록형 슈퍼커패시터와 그 제조방법 및 전극재료로서 적합한 복합재료와 그 제조방법 KR101570983B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140156324A KR101570983B1 (ko) 2014-11-11 2014-11-11 블록형 슈퍼커패시터와 그 제조방법 및 전극재료로서 적합한 복합재료와 그 제조방법
US14/549,902 US9892871B2 (en) 2014-11-11 2014-11-21 Block-type supercapacitors and fabricating method for the same, graphene oxide-metal oxide composite and synthesizing method for the composite

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140156324A KR101570983B1 (ko) 2014-11-11 2014-11-11 블록형 슈퍼커패시터와 그 제조방법 및 전극재료로서 적합한 복합재료와 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150135602A Division KR101626019B1 (ko) 2015-09-24 2015-09-24 블록형 슈퍼커패시터의 전극재료로서 적합한 복합재료의 제조방법

Publications (1)

Publication Number Publication Date
KR101570983B1 true KR101570983B1 (ko) 2015-11-23

Family

ID=54844774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140156324A KR101570983B1 (ko) 2014-11-11 2014-11-11 블록형 슈퍼커패시터와 그 제조방법 및 전극재료로서 적합한 복합재료와 그 제조방법

Country Status (2)

Country Link
US (1) US9892871B2 (ko)
KR (1) KR101570983B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923140B2 (en) * 2020-04-08 2024-03-05 The Board Of Trustees Of The University Of Illinois Carbon-metal oxide composite electrode for a supercapacitor and method of making a carbon-metal oxide composite electrode

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3053788A1 (en) 2017-02-20 2018-08-23 The Research Foundation For The State University Of New York Multi-cell multi-layer high voltage supercapacitor
US10593945B2 (en) 2017-03-20 2020-03-17 Bing R. Hsieh Printed planar lithium-ion batteries
WO2018183638A1 (en) * 2017-03-30 2018-10-04 The University Of North Carolina At Greensboro Separator-free energy storage devices and methods
US10916383B2 (en) * 2017-09-06 2021-02-09 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Multilayered graphene and methods of making the same
US11605507B1 (en) * 2022-06-14 2023-03-14 The Florida International University Board Of Trustees Microsupercapacitors and methods of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356791B1 (ko) 2012-01-20 2014-01-27 한국과학기술원 박막형 수퍼커패시터 및 그의 제조 방법
WO2014097015A1 (en) 2012-12-19 2014-06-26 Basf Se Graphene-based in-plane supercapacitors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358107B1 (ko) * 2000-12-18 2002-10-25 한국전자통신연구원 산화환원형 초고용량 커페시터 및 그 제조방법
WO2003012908A2 (en) * 2001-07-27 2003-02-13 Massachusetts Institute Of Technology Battery structures, self-organizing structures and related methods
TW200419606A (en) * 2003-03-24 2004-10-01 Luxon Energy Devices Corp Supercapacitor and a module of the same
WO2008014429A1 (en) * 2006-07-28 2008-01-31 Illinois Tool Works Inc. Double layer capacitor using polymer electrolyte in multilayer construction
CA2750164C (en) * 2009-01-27 2015-06-30 G4 Synergetics, Inc. Variable volume containment for energy storage devices
US20100261049A1 (en) 2009-04-13 2010-10-14 Applied Materials, Inc. high power, high energy and large area energy storage devices
KR101079317B1 (ko) 2009-11-26 2011-11-04 한국세라믹기술원 슈퍼커패시터용 그라핀 전극의 제조방법 및 이에 의해 제조된 슈퍼커패시터용 그라핀 전극
US9640334B2 (en) * 2010-01-25 2017-05-02 Nanotek Instruments, Inc. Flexible asymmetric electrochemical cells using nano graphene platelet as an electrode material
FR2970594B1 (fr) * 2011-01-13 2013-01-18 Batscap Sa Ensemble de stockage d'energie electrique a element empile en accordeon
KR101352089B1 (ko) 2012-01-06 2014-01-15 부산대학교 산학협력단 그래핀의 제조방법, 이에 의해 제조된 그래핀 및 이를 포함하는 슈퍼커패시터
WO2014022314A1 (en) * 2012-07-30 2014-02-06 California Institute Of Technology Nano tri-carbon composite systems and manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356791B1 (ko) 2012-01-20 2014-01-27 한국과학기술원 박막형 수퍼커패시터 및 그의 제조 방법
WO2014097015A1 (en) 2012-12-19 2014-06-26 Basf Se Graphene-based in-plane supercapacitors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T. Chen and L. Dai, ‘Flexiable supercapacitors based on carbon nanomaterials,’ Journal of Materials Chemistry A, 2014, 2, 10756-10775(First published online 2014.2.26.)*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923140B2 (en) * 2020-04-08 2024-03-05 The Board Of Trustees Of The University Of Illinois Carbon-metal oxide composite electrode for a supercapacitor and method of making a carbon-metal oxide composite electrode

Also Published As

Publication number Publication date
US20160133395A1 (en) 2016-05-12
US9892871B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
KR101570983B1 (ko) 블록형 슈퍼커패시터와 그 제조방법 및 전극재료로서 적합한 복합재료와 그 제조방법
Zhou et al. Encapsulation of metallic Zn in a hybrid MXene/graphene aerogel as a stable Zn anode for foldable Zn‐ion batteries
Ren et al. CNT@ MnO2 composite ink toward a flexible 3D printed micro‐zinc‐ion battery
Xia et al. VO 2 nanoflake arrays for supercapacitor and Li-ion battery electrodes: performance enhancement by hydrogen molybdenum bronze as an efficient shell material
Yu et al. Flexible all-solid-state asymmetric supercapacitors with three-dimensional CoSe 2/carbon cloth electrodes
Lu et al. Nanowire-assembled Co 3 O 4@ NiCo 2 O 4 architectures for high performance all-solid-state asymmetric supercapacitors
Zeng et al. Metal–organic-framework-derived ZnO@ C@ NiCo 2 O 4 core–shell structures as an advanced electrode for high-performance supercapacitors
Singh et al. Unique hydrogenated Ni/NiO core/shell 1D nano-heterostructures with superior electrochemical performance as supercapacitors
Gao et al. High-performance energy-storage devices based on WO 3 nanowire arrays/carbon cloth integrated electrodes
KR101356791B1 (ko) 박막형 수퍼커패시터 및 그의 제조 방법
Qian et al. Efficient synthesis of hierarchical NiO nanosheets for high-performance flexible all-solid-state supercapacitors
Sun et al. Facile fabrication of hierarchical ZnCo 2 O 4/NiO core/shell nanowire arrays with improved lithium-ion battery performance
JP2018170280A (ja) 全固体薄膜電池
Verma et al. Highly stable self-charging piezoelectric (Rochelle salt) driven supercapacitor based on Ni nanowires
Lu et al. Lithiophilic NiO hexagonal plates decorated Ni collector guiding uniform lithium plating for stable lithium metal anode
Xia et al. 1.8 V symmetric supercapacitors developed using nanocrystalline Ru films as electrodes
Zhu et al. High-performance supercapacitor electrodes based on hierarchical Ti@ MnO 2 nanowire arrays
Zhang et al. Green synthesis of open porous NiO films with an excellent capacitance performance
Lamberti et al. Vertically aligned TiO2 nanotube array for high rate Li-based micro-battery anodes with improved durability
Zhang et al. High intercalation pseudocapacitance of free-standing T-Nb2O5 nanowires@ carbon cloth hybrid supercapacitor electrodes
Li et al. Hydrothermal synthesis and characterization of litchi-like NiCo2Se4@ carbon microspheres for asymmetric supercapacitors with high energy density
DE102015120879A1 (de) Verfahren zum Herstellen einer Silizium-basierten porösen Elektrode für eine Batterie, insbesondere Lithium-Ionen-Batterie
Chen et al. Grass-like CuCo 2 O 4 nanowire arrays supported on nickel foam with high capacitances and desirable cycling performance
KR20160022376A (ko) 코발트 옥시하이드록사이드를 포함하는 전기화학 소자 전극
Wang et al. Hierarchical porous NiCo 2 O 4 nanograss arrays grown on Ni foam as electrode material for high-performance supercapacitors

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 5