KR101569253B1 - Copper foil with carrier, and copper clad laminate, printed wiring board and printed circuit board using the same, and method for maunfacturing printed wiring board - Google Patents

Copper foil with carrier, and copper clad laminate, printed wiring board and printed circuit board using the same, and method for maunfacturing printed wiring board Download PDF

Info

Publication number
KR101569253B1
KR101569253B1 KR1020130128013A KR20130128013A KR101569253B1 KR 101569253 B1 KR101569253 B1 KR 101569253B1 KR 1020130128013 A KR1020130128013 A KR 1020130128013A KR 20130128013 A KR20130128013 A KR 20130128013A KR 101569253 B1 KR101569253 B1 KR 101569253B1
Authority
KR
South Korea
Prior art keywords
layer
carrier
copper foil
copper
resin
Prior art date
Application number
KR1020130128013A
Other languages
Korean (ko)
Other versions
KR20140053797A (en
Inventor
데루마사 모리야마
가즈히코 사카구치
도모타 나가우라
미치야 고히키
Original Assignee
제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 filed Critical 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Publication of KR20140053797A publication Critical patent/KR20140053797A/en
Application granted granted Critical
Publication of KR101569253B1 publication Critical patent/KR101569253B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/013Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
    • B32B15/015Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium the said other metal being copper or nickel or an alloy thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

과제
극박 동층 및 캐리어의 종류, 및 그들의 두께에 대하여 제한받지 않고, 양호하게 동박의 휨이 억제된 캐리어가 부착된 동박을 제공한다.
해결 수단
동박 캐리어와, 동박 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 동층을 구비한 캐리어가 부착된 동박으로서, 캐리어가 부착된 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2)×D] 이, 0 (㎛ㆍ㎫) 이상 155 (㎛ㆍ㎫) 이하인 캐리어가 부착된 동박.
assignment
There is provided a copper foil to which a carrier whose warpage of the copper foil is preferably suppressed without being restricted by the kind of the ultra thin copper foil and the carrier and the thickness thereof.
Solution
A copper foil having a copper foil carrier, an intermediate layer laminated on the copper foil carrier, and a carrier having an ultra thin copper foil laminated on the intermediate layer, wherein the copper foil has a thickness of one half of the total thickness T of the copper foil with the carrier, (T / 2) x D] of the product of the difference between the residual stress on the surface and the residual stress on the outer surface of the ultra-thin layer is not less than 0 (mu m -MPa) and not more than 155 (mu m- Copper foil.

Description

캐리어가 부착된 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 프린트 회로판, 및 프린트 배선판의 제조 방법{COPPER FOIL WITH CARRIER, AND COPPER CLAD LAMINATE, PRINTED WIRING BOARD AND PRINTED CIRCUIT BOARD USING THE SAME, AND METHOD FOR MAUNFACTURING PRINTED WIRING BOARD}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a copper foil with a carrier, a copper clad laminate using the same, a printed circuit board, a printed circuit board, and a method for producing a printed circuit board PRINTED WIRING BOARD}

본 발명은, 캐리어가 부착된 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 프린트 회로판, 및 프린트 배선판의 제조 방법에 관한 것이다.The present invention relates to a copper foil with a carrier, a copper clad laminate using the same, a printed wiring board, a printed circuit board, and a method for producing a printed wiring board.

프린트 배선판은 지난 반세기에 걸쳐 큰 진전을 이루어, 오늘날에는 거의 모든 전자 기기에 사용되기에 이르렀다. 최근의 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여, 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되고, 프린트 배선판에 대해 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있으며, 특히 프린트 배선판 상에 IC 칩을 얹는 경우, L/S = 20 ㎛/20 ㎛ 이하의 파인 피치화가 요구되고 있다.Printed circuit boards have made great strides over the past half century, and today they have been used in almost all electronic devices. In recent years, along with an increase in the demand for miniaturization and high performance of electronic devices, mounting of high-density mounting parts and high frequency signals have been advanced, and a printed circuit board has been required to have finer conductor patterns (fine pitch) Particularly, when an IC chip is placed on a printed wiring board, a fine pitch of L / S = 20 占 퐉 / 20 占 퐉 or less is required.

프린트 배선판은, 먼저, 동박과 유리 에폭시 기판, BT 수지, 폴리이미드 필름 등을 주된 것으로 하는 절연 기판을 첩합 (貼合) 한 구리 피복 적층체로서 제조된다. 첩합은 절연 기판과 동박을 중첩하여 가열 가압시켜 형성하는 방법 (라미네이트법), 또는 절연 기판 재료의 전구체인 바니시를 동박의 피복층을 갖는 면에 도포하고, 가열ㆍ경화시키는 방법 (캐스팅법) 이 사용된다.The printed wiring board is first produced as a copper-clad laminate in which a copper foil and an insulating substrate mainly made of a glass epoxy substrate, a BT resin, a polyimide film, etc. are bonded. The bonding is performed by a method (lamination method) in which an insulating substrate and a copper foil are laminated and heated and pressed, or a method in which a varnish, which is a precursor of an insulating substrate material, is applied to a surface having a coating layer of a copper foil and heated and cured do.

파인 피치화에 수반하여 구리 피복 적층체에 사용되는 동박의 두께도 9 ㎛, 나아가서는 5 ㎛ 이하가 되는 등, 박 두께가 얇아지고 있다. 그런데, 박 두께가 9 ㎛ 이하가 되면 전술한 라미네이트법이나 캐스팅법으로 구리 피복 적층체를 형성할 때의 핸들링성이 매우 악화된다. 그래서, 두께가 있는 금속박을 캐리어로서 이용하고, 이것에 박리층을 개재하여 극박 동층을 형성한 캐리어가 부착된 동박이 등장하고 있다. 극박 동층의 표면을 절연 기판에 첩합하여 열 압착한 후에, 캐리어를 박리층을 개재하여 박리한다는 것이 캐리어가 부착된 동박의 일반적인 사용 방법이다.The thickness of the copper foil used in the copper clad laminate is also reduced to 9 占 퐉 and further to 5 占 퐉 or less as the pitch is made smaller. However, when the thickness is 9 占 퐉 or less, the handling property when the copper clad laminate is formed by the above-described lamination method or casting method is extremely deteriorated. Therefore, a copper foil with a carrier having a thin copper foil with a thin copper foil interposed therebetween is used as a carrier. The surface of the ultra thin copper layer is bonded to an insulating substrate and thermocompression bonded. Thereafter, the carrier is peeled off through the peeling layer.

그러나, 동박과 절연 기판을 첩합할 때, 동박의 휨이 극단적으로 큰 경우에 동박의 반송 장치가 문제를 일으켜 정지하거나, 동박이 걸려 접힘ㆍ주름이 되는 등, 핸들링상의 문제, 즉 생산 기술적인 문제가 발생하는 경우가 있다. 또, 동박의 휨에서 기인하여 완성된 구리 피복 적층체에도 휨이 잔류하는 경우가 있어, 구리 피복 적층체를 사용하는 다음 공정에서 문제가 발생할 가능성이 있다. 두께가 9 ㎛ 이상인 일반적인 (캐리어가 부착되어 있지 않은) 동박은 기계적 특성, 결정 조직 등이 두께 방향에서 균질한 재료이기 때문에, 또한 두께가 있음으로 인해 고강성이기 때문에, 휨이 커지는 경우는 적다. 한편, 캐리어가 부착된 동박은, 전술한 바와 같이 캐리어박, 박리층, 극박 동층으로 이루어지는 복합체이기 때문에, 이들 구성 요소 각각의 기계적 특성 또는 결정 조직의 차이 등으로 인해 휨이 커지기 쉬운 경향이 있다.However, when the copper foil and the insulating substrate are bonded to each other, when the warpage of the copper foil is extremely large, there is a problem in handling such as a problem that the carrying device of the copper foil stops and the copper foil hangs, May occur. In addition, warpage may remain in the completed copper clad laminate due to the warping of the copper clad, which may cause a problem in the next step using the copper clad laminate. A general (carrier-free) copper foil having a thickness of 9 탆 or more is a material having homogeneous mechanical properties, crystal structure and the like in the thickness direction, and since it is highly rigid due to its thickness, the warpage is less likely to increase. On the other hand, since the copper foil with the carrier is a composite comprising the carrier foil, the peel layer and the ultra thin copper foil as described above, the warp tends to become large due to the difference in the mechanical characteristics or crystal structure of each of these constituent elements.

이와 같은 문제에 대해, 예를 들어 특허문헌 1 에는 복합박이 캐리어 동박/유기 박리층/극박 전해 동박의 3 층 구조를 갖는 캐리어 동박이 부착된 극박 전해 동박으로, 당해 복합박을 분위기 온도 120 ℃ ∼ 250 ℃ 에서 1 시간 ∼ 10 시간 가열 처리하는 것을 특징으로 하는 복합박의 컬 교정 방법이 개시되어 있다. 그리고, 이와 같은 구성에 의하면, 복합박에 발생한 컬을 유분의 부착이나 스크래치 등의 데미지를 부여하지 않고 교정하는 방법과, 컬이 교정된 복합박을 제공할 수 있다고 기재되어 있다.For example, Patent Document 1 discloses an ultra-thin electrolytic copper foil having a carrier copper foil having a three-layered structure of a carrier foil / organic release layer / ultra-thin electrolytic copper foil, And a heat treatment is performed at 250 占 폚 for 1 hour to 10 hours. According to such a configuration, it is described that the curl generated in the composite foil can be calibrated without damaging the oil adhesion, scratch, or the like, and a composite foil in which the curl is calibrated.

일본 공개특허공보 2011-68142호Japanese Laid-Open Patent Publication No. 2011-68142

그러나, 특허문헌 1 에 기재된 기술에서는, 캐리어가 부착된 동박의 제조 직후의 휨을 열처리에 의해 교정할 뿐, 캐리어가 부착된 동박 제조 단계에서의 휨 발생 자체를 방지하는 것은 아니다. 캐리어가 부착된 동박 제조시에 발생하는 휨은, 동박 제조자에게 있어서도 제조 공정 중의 핸들링에 지장을 초래하는 경우가 있으므로 캐리어가 부착된 동박 제조 단계에서의 휨을 저감시키는 것이 보다 중요하다. 그리고, 캐리어가 부착된 동박 제조 단계에서의 휨 저감은, 열처리에 의한 추가적인 휨 교정 공정을 불필요로 하는 제조 비용 삭감의 관점에서도 바람직하다. 또, 특허문헌 1 에 기재된 방법에서는, 극박 동층 및 캐리어의 종류, 및, 그들의 두께에 대해, 동박의 휨 억제가 가능한 것이 제한될 우려가 있다.However, in the technique described in Patent Document 1, the warp just after the manufacture of the copper foil with the carrier is merely corrected by heat treatment, and the occurrence of warpage itself at the copper foil manufacturing step with the carrier is not prevented. The warp generated at the time of manufacturing the copper foil with the carrier may cause the handling of the copper foil in the manufacturing process to be hindered, so it is more important to reduce the warping at the copper foil manufacturing step with the carrier. The reduction of warpage in the copper foil manufacturing step with the carrier is also preferable from the viewpoint of the manufacturing cost reduction that does not require an additional bending correction step by the heat treatment. Further, in the method described in Patent Document 1, there is a risk that the possible suppression of the warp of the copper foil may be limited with respect to the kind of the ultra thin copper layer and the carrier, and the thickness thereof.

그래서, 본 발명은, 극박 동층 및 캐리어의 종류, 및, 그들의 두께에 대해 제한되지 않고, 양호하게 동박의 휨이 억제된 캐리어가 부착된 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 프린트 회로판, 및, 프린트 배선판의 제조 방법을 제공하는 것도 과제로 한다.Therefore, the present invention is not limited to the types of ultra thin copper layers and carriers, and their thicknesses, but is preferably a copper foil with a carrier whose warpage of the copper foil is suppressed, a copper clad laminate using the same, a printed circuit board, And a method for manufacturing a printed wiring board.

상기 목적을 달성하기 위해, 본 발명자는 예의 연구를 거듭한 결과, 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2) × D] 이 소정 값 이하인 것이 매우 효과적인 것을 알아냈다.To achieve the above object, the inventors of the present invention have conducted intensive studies, and as a result, have found that the difference between the total thickness T of the copper foil and the residual stress of the outer surface of the copper foil carrier and the residual stress of the outer surface of the ultra- It has been found that it is very effective that the absolute value of the product [(T / 2) x D] is equal to or smaller than a predetermined value.

본 발명은 상기 지견을 기초로 하여 완성한 것으로, 일 측면에 있어서, 동박 캐리어와, 동박 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 동층을 구비한 캐리어가 부착된 동박으로서, 상기 캐리어가 부착된 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2) × D] 이, 0 (㎛·㎫) 이상 155 (㎛·㎫) 이하인 캐리어가 부착된 동박이다.The present invention is completed on the basis of the above finding and provides a copper foil having a copper foil carrier, an intermediate layer laminated on the copper foil carrier, and a carrier having an ultra thin copper foil laminated on the intermediate layer, The absolute value [(T / 2) x D] of the product of one-half of the total thickness T of the attached copper foil and the residual stress of the outer surface of the outer surface of the copper foil carrier and the residual stress of the outer surface of the ultra- (Mu m · MPa) or more and 155 (mu m · MPa) or less.

본 발명의 캐리어가 부착된 동박은 일 실시형태에 있어서, 상기 캐리어가 부착된 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2) × D] 이, 0 (㎛·㎫) 보다 크고 155 (㎛·㎫) 이하이다.In one embodiment, the copper foil with a carrier according to the present invention has a ratio of one-half of the total thickness T of the copper foil on which the carrier is adhered to the residual stress on the outer surface of the copper foil carrier and the residual stress on the outer surface of the ultra- The absolute value [(T / 2) x D] of the product of the difference D is greater than 0 (占 퐉 占 ㎫) and equal to or less than 155 (占 퐉 占 ㎫).

본 발명의 캐리어가 부착된 동박은 다른 일 실시형태에 있어서, 상기 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2) × D] 이, 10 (㎛·㎫) 이상 135 (㎛·㎫) 이하이다.The copper foil with a carrier according to another embodiment of the present invention is characterized in that the difference D of the residual stress at the outer surface of the copper foil carrier and the residual stress at the outer surface of the ultra- The absolute value of the product [(T / 2) x D] is not less than 10 (占 퐉 MPa) and not more than 135 (占 퐉 MPa).

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2) × D] 이, 15 (㎛·㎫) 이상 130 (㎛·㎫) 이하이다.In the copper foil with a carrier according to another embodiment of the present invention, the difference between the total thickness T of the copper foil and the residual stress on the outer surface of the copper foil carrier and the residual stress on the outer surface of the ultra- (T / 2) x D] of 15 (占 퐉 占 ㎫) or more and 130 (占 퐉 占 ㎫) or less.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 동박 캐리어가 전해 동박 또는 압연 동박으로 이루어진다.In another embodiment of the copper foil with a carrier according to the present invention, the copper foil carrier comprises an electrolytic copper foil or a rolled copper foil.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 중간층은, 동박 캐리어와의 계면에 접하고 있는 Ni 층과 극박 동층과의 계면에 접하고 있는 Cr 층으로 구성되고, 상기 중간층에 있어서의 Ni 의 부착량이 1 ㎍/d㎡ 이상 40000 ㎍/d㎡ 이하이고, 상기 중간층에 있어서의 Cr 의 부착량이 1 ㎍/d㎡ 이상 100 ㎍/d㎡ 이하이며, 상기 중간층에는 추가로 1 ㎍/d㎡ 이상 70 ㎍/d㎡ 이하의 부착량으로 Zn 이 존재한다.In a further embodiment of the copper foil with a carrier according to the present invention, the intermediate layer is composed of a Cr layer in contact with an interface between the Ni layer and the ultra thin copper layer in contact with the interface with the copper foil carrier, Dm < 2 > or more and less than 100 mu g / dm < 2 > in the intermediate layer, and an addition amount of 1 mu g / lt; 2 > or more and 70 mu g / dm < 2 > or less.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 극박 동층의 두께가 1 ㎛ 이상 10 ㎛ 이하이다.In another embodiment of the copper foil with a carrier according to the present invention, the thickness of the ultra thin copper layer is 1 占 퐉 or more and 10 占 퐉 or less.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 극박 동층의 평균 결정립경이 15 ㎛ 미만이다.In another embodiment of the copper foil with a carrier according to the present invention, the average grain diameter of the ultra-thin copper layer is less than 15 mu m.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 극박 동층 표면에 조화 처리층을 갖는다.The copper foil with a carrier of the present invention according to another embodiment has a roughened treatment layer on the ultra thin copper layer surface.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는다.In the copper foil with a carrier according to another embodiment of the present invention, at least one layer selected from the group consisting of a heat resistant layer, a rust prevention layer, a chromate treatment layer and a silane coupling treatment layer is provided on the surface of the roughened treatment layer .

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 방청층 및 상기 내열층의 적어도 일방이, 니켈, 코발트, 구리, 아연에서 선택되는 1 개 이상의 원소를 함유한다.In another embodiment of the copper foil with a carrier according to the present invention, at least one of the rust preventive layer and the heat resistant layer contains at least one element selected from nickel, cobalt, copper and zinc.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 방청층 및 상기 내열층의 적어도 일방이, 니켈, 코발트, 구리, 아연에서 선택되는 1 개 이상의 원소로 이루어진다.In another embodiment of the copper foil with a carrier according to the present invention, at least one of the rust preventive layer and the heat resistant layer is made of one or more elements selected from nickel, cobalt, copper and zinc.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층 상에 상기 내열층을 갖는다.The copper foil with a carrier of the present invention according to another embodiment has the heat resistant layer on the roughened treatment layer.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층 상에 상기 방청층을 갖는다.In another embodiment of the copper foil with a carrier according to the present invention, the copper foil has the rust prevention layer on the roughening treatment layer.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 방청층 상에 상기 크로메이트 처리층을 갖는다.In a further embodiment of the copper foil with a carrier according to the present invention, the chromate treatment layer is provided on the rust preventive layer.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 크로메이트 처리층 상에 상기 실란 커플링 처리층을 갖는다.In another embodiment of the copper foil with a carrier according to the present invention, the copper foil has the silane coupling treatment layer on the chromate treatment layer.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 극박 동층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는다.In another embodiment of the copper foil with a carrier according to the present invention, at least one layer selected from the group consisting of a heat resistant layer, a rustproof layer, a chromate treatment layer and a silane coupling treatment layer is provided on the surface of the ultra thin copper layer .

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 캐리어가 부착된 동박을 가로세로 10 ㎝ 의 시트상으로 잘라내어 수평면 상에 정치 (靜置) 했을 때의 시트 네 모서리부의 수평면으로부터의 들뜸부 높이의 최대값이 10 ㎜ 이하이다.In the copper foil with a carrier according to the present invention, the copper foil with the carrier attached thereto is cut out into a sheet of 10 cm in length and 10 cm from the horizontal plane of the four corners of the sheet when the carrier is placed on a horizontal plane The maximum value of the height of the lifting portion of the main body 10 is 10 mm or less.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 극박 동층 상에 수지층을 구비한다.In another embodiment of the copper foil with a carrier according to the present invention, a resin layer is provided on the ultra thin copper layer.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층 상에 수지층을 구비한다.In a copper foil with a carrier according to another embodiment of the present invention, a resin layer is provided on the roughening treatment layer.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층 상에 수지층을 구비한다.In another embodiment of the copper foil with a carrier according to the present invention, a resin layer is provided on at least one layer selected from the group consisting of the heat resistant layer, the rust prevention layer, the chromate treatment layer and the silane coupling treatment layer.

본 발명의 캐리어가 부착된 동박은 또 다른 일 실시형태에 있어서, 상기 수지층이 유전체를 포함한다.In another embodiment of the copper foil with a carrier according to the present invention, the resin layer includes a dielectric.

본 발명은 다른 일 측면에 있어서, 본 발명의 캐리어가 부착된 동박을 사용하여 제조한 구리 피복 적층판이다.In another aspect, the present invention is a copper clad laminate produced by using the copper foil with the carrier of the present invention.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 부착된 동박을 사용하여 제조한 프린트 배선판이다.According to another aspect of the present invention, there is provided a printed wiring board manufactured using the copper foil having the carrier of the present invention.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 부착된 동박을 사용하여 제조한 프린트 회로판이다.In another aspect, the present invention is a printed circuit board manufactured using the copper foil with the carrier of the present invention.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 부착된 동박의 상기 극박 동층측 표면에 회로를 형성하는 공정, 상기 회로가 매몰되도록 상기 캐리어가 부착된 동박의 상기 극박 동층측 표면에 수지층을 형성하는 공정, 상기 수지층 상에 회로를 형성하는 공정, 상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및, 상기 캐리어를 박리시킨 후에, 상기 극박 동층을 제거함으로써, 상기 극박 동층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.According to another aspect of the present invention, there is provided a method for manufacturing a copper foil, comprising the steps of: forming a circuit on the surface of the ultra thin copper layer of the copper foil having the carrier of the present invention; A step of forming a layer on the resin layer, a step of forming a circuit on the resin layer, a step of peeling the carrier after forming a circuit on the resin layer, and a step of removing the ultra thin copper layer , And a step of exposing a circuit formed on the surface of the ultra thin copper layer and buried in the resin layer.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 상기 수지층 상에 회로를 형성하는 공정이, 상기 수지층 상에 다른 캐리어가 부착된 동박을 극박 동층측으로부터 첩합하고, 상기 수지층에 첩합한 캐리어가 부착된 동박을 사용하여 상기 회로를 형성하는 공정이다.According to another aspect of the present invention, in the step of forming a circuit on the resin layer of the present invention, a step of stacking a copper foil having another carrier on the resin layer from the ultra-thin copper layer side, Is a step of forming the circuit using a copper foil with a carrier.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 상기 수지층 상에 첩합하는 다른 캐리어가 부착된 동박이, 청구항 1 ∼ 21 중 어느 한 항에 기재된 캐리어가 부착된 동박이다.According to another aspect of the present invention, there is provided a copper foil to which a carrier according to any one of claims 1 to 21 is adhered, the copper foil having another carrier adhered on the resin layer of the present invention.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 상기 수지층 상에 회로를 형성하는 공정이, 세미 애디티브법, 서브 트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시된다.According to another aspect of the present invention, there is provided a method for forming a circuit on a resin layer according to any one of the semi-additive method, the subtractive method, the protein additive method, and the modified semi- Lt; / RTI >

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어를 박리하기 전에, 캐리어가 부착된 동박의 캐리어측 표면에 기판을 형성하는 공정을 추가로 포함한다.In another aspect, the present invention further includes a step of forming a substrate on the carrier-side surface of the copper foil on which the carrier is attached before peeling the carrier of the present invention.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 동박 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브 트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: preparing a copper foil and an insulating substrate with the carrier of the present invention; laminating the copper foil with the carrier and the insulating substrate; And then peeling the copper foil carrier of the copper foil on which the carrier is adhered to form a copper clad laminate. Thereafter, a semi-additive process, a subtractive process, a patty additive process, or a modified semi-additive process A method of manufacturing a printed wiring board including a step of forming a circuit by any method.

본 발명에 관련된 캐리어가 부착된 동박은, 극박 동층 및 캐리어의 종류 및 그들의 두께에 대하여 제한받지 않고, 양호하게 동박의 휨을 억제할 수 있다.The copper foil with the carrier according to the present invention can suppress the warping of the copper foil favorably without being limited by the kind of the ultra thin copper foil and the carrier and the thickness thereof.

도 1 의 A ∼ C 는 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 회로 도금·레지스트 제거까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 2 의 D ∼ F 는 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 수지 및 2 층째 캐리어가 부착된 동박 적층에서 레이저 천공까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 3 의 G ∼ I 는 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 비아 필 형성에서 1 층째 캐리어 박리까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 4 의 J ∼ K 는 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 플래시 에칭에서 범프·구리 필러 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
1 (A) to (C) are schematic diagrams of a section of a wiring board in a process up to circuit plating and resist removal, relating to a specific example of a method for producing a printed wiring board using the copper foil with a carrier according to the present invention.
Fig. 2D to Fig. 2D are cross-sectional views of a wiring board cross-section in a process from the lamination of the resin and the second-layer carrier to the laser drilling, which is related to the concrete example of the method for producing a printed wiring board using the copper- It is a schematic diagram.
3G to 3I are schematic views of a wiring board section in a process from the via fill formation to the first layer carrier peeling, which relates to a concrete example of a production method of a printed wiring board using the copper foil with a carrier according to the present invention.
4A to 4K are schematic views of a wiring board section in a process from flash etching to bump-copper filler formation, according to a specific example of a method for producing a printed wiring board using the copper foil with a carrier according to the present invention.

<1. 캐리어><1. Carrier>

본 발명에 사용할 수 있는 캐리어로는 동박을 사용한다. 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스강의 드럼 상에 구리를 전해 석출시켜 제조되며, 압연 동박은 압연 롤에 의한 소성 가공과 열처리를 반복하여 제조된다. 동박의 재료로는 터프 피치 구리나 무산소 구리와 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 「동박」을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.A copper foil is used as a carrier which can be used in the present invention. The carrier is typically provided in the form of a rolled copper foil or an electrolytic copper foil. Generally, the electrolytic copper foil is produced by electrolytically depositing copper from a copper sulfate plating bath onto a drum of titanium or stainless steel, and the rolled copper foil is manufactured by repeating plastic working and heat treatment by a rolling roll. Examples of the material of the copper foil include high-purity copper such as tough pitch copper and oxygen-free copper, copper such as Sn-containing copper, Ag-containing copper, copper alloy containing Cr, Zr or Mg, Copper alloys such as copper alloys can also be used. In the present specification, when the term &quot; copper foil &quot; is used singly, copper alloy foil is also included.

본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 하는 데에 있어서 적합한 강성을 갖는 두께로 적절히 조절하면 되고, 예를 들어 12 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 비용이 높아지므로 일반적으로는 35 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ㎛ 이상 70 ㎛ 이하이며, 보다 전형적으로는 18 ㎛ 이상 35 ㎛ 이하이다.The thickness of the carrier which can be used in the present invention is not particularly limited. However, it may be suitably adjusted to a thickness having a suitable rigidity in the role of a carrier, for example, 12 mu m or more. However, if it is excessively thick, the production cost becomes high, and therefore, it is generally preferable to be 35 mu m or less. Therefore, the thickness of the carrier is typically 12 占 퐉 or more and 70 占 퐉 or less, and more typically 18 占 퐉 or more and 35 占 퐉 or less.

<2. 중간층><2. Middle layer>

동박 캐리어 상에는 중간층을 형성한다. 동박 캐리어와 중간층 사이에 다른 층을 형성해도 된다. 중간층은, 동박 캐리어 상에 니켈층 및 크로메이트층이 이 순서로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높기 때문에, 극박 동층을 박리할 때에 극박 동층과 크롬의 계면에서 박리되게 된다. 또, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 동층으로 확산되어 가는 것을 방지하는 배리어 효과가 기대된다.An intermediate layer is formed on the copper foil carrier. Another layer may be formed between the copper foil carrier and the intermediate layer. The intermediate layer can be constituted by stacking a nickel layer and a chromate layer in this order on a copper carrier. Since the adhesive force between nickel and copper is higher than the adhesive force between chrome and copper, it is peeled off at the interface between the ultra-thin copper layer and chromium when the ultra-thin copper layer is peeled off. In addition, a barrier effect for preventing the copper component from diffusing from the carrier into the ultra-thin copper layer is expected for nickel in the intermediate layer.

캐리어로서 전해 동박을 사용하는 경우에는, 핀 홀을 감소시키는 관점에서 샤이니면에 중간층을 형성하는 것이 바람직하다.When an electrolytic copper foil is used as the carrier, it is preferable to form the intermediate layer on the shiny side from the viewpoint of reducing pinholes.

중간층 중 크로메이트층은 극박 동층의 계면에 얇게 존재하는 것이, 절연 기판에 대한 적층 공정 전에는 캐리어로부터 극박 동층이 박리되지 않는 한편, 절연 기판에 대한 적층 공정 후에는 캐리어로부터 극박 동층이 박리 가능하다는 특성을 얻는 데에 있어서 바람직하다. 니켈층을 형성하지 않고 크로메이트층을 캐리어와 극박 동층의 경계에 존재시킨 경우에는, 박리성은 거의 향상되지 않는다. 또, 크로메이트층이 없고, 니켈층과 극박 동층을 직접 적층한 경우에는, 니켈층에 있어서의 니켈량에 따라 박리 강도가 지나치게 강하거나 지나치게 약하거나 하여 적절한 박리 강도는 얻어지지 않는다.The reason why the chromate layer in the intermediate layer is thinly present at the interface of the ultra thin copper layer is that the ultra thin copper layer is not peeled off from the carrier before the laminating step to the insulating substrate and the ultra thin copper layer is peelable from the carrier after the laminating step to the insulating substrate Is preferable. When the chromate layer is present at the boundary of the carrier and the ultra-thin copper layer without forming the nickel layer, the peelability is hardly improved. When a nickel layer and an ultra thin copper layer are directly laminated without a chromate layer, the peel strength becomes excessively strong or too weak depending on the amount of nickel in the nickel layer, so that adequate peel strength can not be obtained.

크로메이트층이 캐리어와 니켈층의 경계에 존재하면, 극박 동층의 박리시에 중간층도 부수하여 박리되어 버리는, 즉 캐리어와 중간층 사이에서 박리가 생기게 되므로 바람직하지 않다. 이러한 상황은, 캐리어와의 계면에 크로메이트층을 형성한 경우뿐만 아니라, 극박 동층과의 계면에 크로메이트층을 형성하였더라도 크롬량이 지나치게 많으면 생길 수 있다. 이것은 구리와 니켈은 고용되기 쉽기 때문에, 이들이 접촉하고 있으면 상호 확산에 의해 접착력이 높아져 잘 박리되지 않게 되는 한편, 크롬과 구리는 잘 고용되지 않아 상호 확산이 잘 생기지 않기 때문에, 크롬과 구리의 계면에서는 접착력이 약하여 박리되기 쉬운 것이 원인이라고 생각된다. 또, 중간층의 니켈량이 부족한 경우, 캐리어와 극박 동층 사이에는 미량의 크롬밖에 존재하지 않기 때문에 양자가 밀착되어 잘 박리되지 않게 된다.If the chromate layer is present at the boundary between the carrier and the nickel layer, the intermediate layer is also adhered to peel off when peeling off the ultra thin copper layer, that is, peeling occurs between the carrier and the intermediate layer. Such a situation may occur not only when the chromate layer is formed at the interface with the carrier but also when the amount of chromium is excessively large even if the chromate layer is formed at the interface with the ultra thin copper layer. This is because the copper and nickel are likely to be solved, and if they are in contact, the adhesive force is increased due to mutual diffusion, so that it is difficult to peel off. On the other hand, since chromium and copper are not dissolved well, It is considered that the cause of the peeling is that the adhesive force is weak and it is easily peeled off. When the amount of nickel in the intermediate layer is insufficient, since there is only a trace amount of chrome between the carrier and the ultra-thin copper layer, they are closely adhered to each other and can not be easily peeled off.

중간층에 있어서 니켈의 부착량이 1 ㎍/d㎡ 이상 40000 ㎍/d㎡ 이하, 크롬의 부착량이 1 ㎍/d㎡ 이상 100 ㎍/d㎡ 이하이다. 니켈 및 크롬의 부착량이 증가함에 따라 극박 동층의 핀 홀의 수가 많아지는 경향이 있지만, 이 범위이면 핀 홀의 수도 억제된다. 극박 동층을 고르고 균일하게 박리하는 관점 및 핀 홀을 억제하는 관점에서는, 니켈의 부착량을 1000 ㎍/d㎡ 이상 10000 ㎍/d㎡ 이하, 크롬의 부착량을 10 ㎍/d㎡ 이상 60 ㎍/d㎡ 이하로 하는 것이 바람직하고, 니켈의 부착량을 2000 ㎍/d㎡ 이상 9000 ㎍/d㎡ 이하, 크롬의 부착량을 15 ㎍/d㎡ 이상 45 ㎍/d㎡ 이하로 하는 것이 보다 바람직하다. 또한, 본 발명에 있어서는 중간층이 미량의 Zn 을 함유하는 것이 바람직하다. 이로써, 핀 홀의 발생을 유의하게 저감시킬 수 있고, 나아가서는 적절한 박리 강도를 얻기가 용이해지므로, 품질 안정성에 크게 기여한다. 이론에 따라 본 발명이 한정되는 것을 의도하는 것은 아니지만, 이것은 중간층에 Zn 이 미량 존재함으로써, Cr 과 Zn 으로 이루어지는 산화막이 형성되어 중간층의 전기 전도도가 보다 균일해져, 전기 전도도가 극단적으로 높은 부분이나 전기 전도도가 극단적으로 낮은 부분이 없어진다. 그럼으로써, 극박 동층을 형성할 때의 구리의 전착 입자가 Cr 과 Zn 으로 이루어지는 산화막에 대하여 균일하게 부착되어, 박리 강도가 적절한 값이 되는 (극단적으로 박리 강도가 높아지거나, 극단적으로 박리 강도가 낮아지거나 하지 않게 되는) 것에 의하는 것으로 생각된다.The adhesion amount of nickel in the intermediate layer is 1 占 퐂 / dm2 or more and 40000 占 퐂 / dm2 or less, and the adhesion amount of chromium is 1 占 퐂 / dm2 or more and 100 占 퐂 / dm2 or less. As the amount of nickel and chromium deposited increases, the number of pinholes in the ultra-thin copper layer tends to increase. However, in this range, the number of pinholes is also suppressed. From the viewpoint of uniformly peeling off the ultra thin copper layer and from the viewpoint of suppressing pinholes, the adhesion amount of nickel is preferably 1000 占 퐂 / dm 2 to 10000 占 퐂 / dm 2 or less and the deposition amount of chromium of 10 占 퐂 / More preferably not less than 2000 μg / dm 2 or more and not more than 9000 μg / dm 2, and the deposition amount of chromium is not less than 15 μg / dm 2 and not more than 45 μg / dm 2. Further, in the present invention, it is preferable that the intermediate layer contains a small amount of Zn. As a result, the occurrence of pinholes can be significantly reduced, and further, it is easy to obtain an appropriate peel strength, which contributes greatly to the quality stability. Although there is no intention that the present invention be limited by theory, the presence of a small amount of Zn in the intermediate layer forms an oxide film composed of Cr and Zn so that the electric conductivity of the intermediate layer becomes more uniform, Part of the extremely low conductivity is lost. Thereby, the electrodeposited particles of copper at the time of forming the ultra-thin copper layer are uniformly adhered to the oxide film composed of Cr and Zn, and the peel strength becomes an appropriate value (the peeling strength becomes extremely high or the peeling strength is extremely low (Or not) to be able to do so.

Zn 은 중간층 중 Ni 층 및 Cr 층 중 어느 일방의 층 또는 양방의 층에 존재할 수 있다. 예를 들어, Ni 층의 형성시에 도금액 중에 아연 성분을 첨가하여 니켈 아연 합금 도금함으로써, 아연을 함유하는 Ni 층이 얻어진다. 또, 크로메이트 처리액 중에 아연 성분을 첨가함으로써, 아연을 함유하는 Cr 층이 얻어진다. 단, 어느 경우라도 Zn 은 중간층 중에서 확산되기 때문에, Ni 층 및 Cr 층의 양자에 있어서 검출되는 것이 일반적이다. 또한, Cr 과 Zn 으로 이루어지는 산화막이 형성되기 쉬운 점에서 Zn 은 Cr 층에 존재하는 것이 바람직하다.Zn may be present in either one or both of the Ni layer and the Cr layer in the intermediate layer. For example, at the time of forming the Ni layer, a zinc component is added to the plating solution and nickel zinc alloy plating is performed, whereby a Ni layer containing zinc is obtained. Further, by adding a zinc component to the chromate treatment liquid, a Cr layer containing zinc can be obtained. However, in either case, since Zn is diffused in the intermediate layer, it is generally detected in both the Ni layer and the Cr layer. Further, Zn is preferably present in the Cr layer because an oxide film composed of Cr and Zn is easily formed.

단, 중간층에 있어서의 Zn 의 부착량은, 지나치게 적으면 그 효과가 한정적이기 때문에, 1 ㎍/d㎡ 이상으로 하는 것이 바람직하고, 5 ㎍/d㎡ 이상으로 하는 것이 보다 바람직하다. 한편, 중간층에 있어서의 Zn 의 부착량은, 지나치게 많으면 박리 강도가 과대해지므로, 70 ㎍/d㎡ 이하로 하는 것이 바람직하고, 30 ㎍/d㎡ 이하로 하는 것이 보다 바람직하고, 20 ㎍/d㎡ 이하로 하는 것이 보다 더 바람직하다.However, if the amount of Zn adhered to the intermediate layer is too small, the effect is limited. Therefore, it is preferably 1 占 퐂 / dm2 or more, more preferably 5 占 퐂 / dm2 or more. On the other hand, the adhesion amount of Zn in the intermediate layer is preferably 70 占 퐂 / dm2 or less, more preferably 30 占 퐂 / dm2 or less, and more preferably 20 占 퐂 / dm2 Or less.

중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 또는 이들의 합금, 또는 이들의 수화물, 또는 이들의 산화물, 혹은 유기물 중 어느 1 종 이상을 포함하는 층으로 형성되는 층이어도 된다. 또, 중간층은 복수의 층이어도 된다.The intermediate layer may be a layer containing at least one of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn or an alloy thereof or a hydrate thereof, May be formed. The intermediate layer may be a plurality of layers.

예를 들어, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 의 원소군 중 어느 1 종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 의 원소군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 그 다음에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 의 원소군에서 선택된 1 종 이상의 원소의 수화물 또는 산화물 또는 유기물로 이루어지는 층으로 구성할 수 있다.For example, the intermediate layer may be formed of a single metal layer made of any one of the elements selected from the group consisting of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Ni, Co, Fe, Mo, Ti, W, P, Cu, and at least one element selected from the group consisting of Fe, Mo, Ti, W, P, Cu, Al, , Al, and Zn, or an oxide or an organic material of an organic material.

또, 예를 들어 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 의 원소군 중 어느 1 종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 의 원소군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 그 다음에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 의 원소군 중 어느 1 종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 의 원소군에서 선택된 1 종 이상의 원소로 이루어지는 합금층으로 구성할 수 있다.For example, the intermediate layer may be formed of a single metal layer composed of any one of the elements of the element group of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Ni, Co, Fe, Mo, Ti, W, P, Co, Fe, Mo, Ti, W, P, Cu, Al and Zn, A single metal layer composed of any one element group of Cu, Al and Zn or one or more elements selected from the group consisting of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, As shown in Fig.

<3. 스트라이크 도금><3. Strike plating>

중간층 상에는 극박 동층을 형성한다. 그 전에 극박 동층의 핀 홀을 저감시키기 위해서 중간층 상에 구리-인 합금에 의한 스트라이크 도금을 실시해도 된다. 스트라이크 도금의 처리액에는 피로인산구리 도금액 등을 사용할 수 있다. 이와 같이, 구리-인 합금에 의한 스트라이크 도금을 실시한 캐리어가 부착된 동박은, 중간층 표면과 극박 동층 표면의 양방에 인이 존재하게 된다. 이 때문에, 중간층/극박 동층 사이에서 박리시켰을 때, 중간층 및 극박 동층의 표면으로부터 인이 검출된다. 또, 스트라이크 도금에 의해 형성된 도금층은 얇아지기 때문에, FIB 나 TEM 등으로 단면 관찰을 하여, 중간층 상의 구리인 도금층의 두께가 0.1 ㎛ 이하인 경우에는 스트라이크 도금이라고 판정할 수 있다.And an extremely thin copper layer is formed on the intermediate layer. The strike plating by the copper-phosphorus alloy may be performed on the intermediate layer before the pinhole of the ultra thin copper layer is reduced. A copper pyrophosphate plating solution or the like can be used as the treatment liquid for the strike plating. As described above, in the copper foil carrying the carrier subjected to the strike plating by the copper-phosphorus alloy, phosphorus exists on both the surface of the intermediate layer and the surface of the ultra-thin copper layer. For this reason, when peeling is performed between the intermediate layer and the ultra thin copper layer, phosphorus is detected from the surface of the intermediate layer and the ultra thin copper layer. Since the plating layer formed by strike plating becomes thinner, it can be judged that plating is strike when the thickness of the plating layer of copper on the intermediate layer is 0.1 mu m or less by observing a cross section by FIB, TEM or the like.

<4. 극박 동층><4. Ultra-thin layer>

중간층 상에는 극박 동층을 형성한다. 중간층과 극박 동층 사이에 다른 층을 형성해도 된다. 극박 동층은, 황산구리, 피로인산구리, 술파민산구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있으며, 일반적인 전해 동박에서 사용되고, 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 극박 동층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들어 12 ㎛ 이하, 바람직하게는 1 ㎛ 이상 10 ㎛ 이하이다. 전형적으로는 0.5 ㎛ 이상 12 ㎛ 이하이며, 보다 전형적으로는 2 ㎛ 이상 5 ㎛ 이하이다.And an extremely thin copper layer is formed on the intermediate layer. Another layer may be formed between the intermediate layer and the ultra thin copper layer. The ultra-thin copper layer can be formed by electroplating using an electrolytic bath such as copper sulfate, copper pyrophosphate, copper sulfamide or copper cyanide, and is used in a general electrolytic copper foil and in that a copper sulfate bath can be formed at a high current density, desirable. Thickness of the ultra thin copper layer is not particularly limited, but is generally thinner than the carrier, for example, 12 占 퐉 or less, preferably 1 占 퐉 or more and 10 占 퐉 or less. Typically, it is not less than 0.5 μm and not more than 12 μm, more typically not less than 2 μm and not more than 5 μm.

본 발명의 캐리어가 부착된 동박의 극박 동층은, 극박 동층에 있어서 재결정 혹은 과도한 결정립 성장이 발생되는 가열 처리, 예를 들어 180 ℃ 이상에서 3 시간 이상의 가열 처리가 실시되어 있지 않은 것이다. 이와 같이 재결정 혹은 과도한 결정립 성장을 발생시키는 가열 처리가 이루어져 있지 않은 본 발명에 있어서의 극박 동층은 평균 결정립경이 전형적으로는 15 ㎛ 미만이다. 또, 극박 동층의 강도 향상 관점에서는, 평균 결정립경은 바람직하게는 10 ㎛ 이하, 보다 바람직하게는 5 ㎛ 이하, 더욱 더 바람직하게는 3 ㎛ 이하이다. 또, 이와 같이 재결정 혹은 과도한 결정립 성장을 발생시키는 가열 처리가 이루어져 있지 않은 본 발명에 있어서의 극박 동층의 평균 결정립경은 극박 동층의 두께보다 작은 경우가 많다. 또한, 본 발명의 캐리어가 부착된 동박의 극박 동층은, 상기 재결정 혹은 과도한 결정립 성장이 일어나지 않는 가열 처리이면 실시되어 있어도 된다.The ultra thin copper layer of the copper foil to which the carrier of the present invention is adhered is not subjected to a heat treatment such as recrystallization or excessive grain growth in an extremely thin copper layer, for example, a heat treatment at 180 占 폚 or more for 3 hours or more. The average grain diameter of the ultra-thin copper layer in the present invention, which is not subjected to the heat treatment for causing recrystallization or excessive crystal grain growth, is typically less than 15 μm. From the viewpoint of improving the strength of the ultra-thin copper layer, the average grain diameter is preferably 10 占 퐉 or less, more preferably 5 占 퐉 or less, and even more preferably 3 占 퐉 or less. The average grain diameter of the ultra-fine copper layer in the present invention, which is not subjected to the heat treatment for causing recrystallization or excessive grain growth, is often smaller than the thickness of the ultra-fine copper layer. The ultra-thin copper layer of the copper foil to which the carrier of the present invention is adhered may be carried out as long as the above recrystallization or heat treatment does not cause excessive crystal growth.

<5. 조화 처리><5. Harmonization processing>

극박 동층의 표면에는, 예를 들어 절연 기판과의 밀착성을 양호하게 하는 것 등을 위해서 조화 처리를 실시함으로써 조화 처리층을 형성해도 된다. 조화 처리는, 예를 들어 구리 또는 구리 합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화 처리는 미세한 것이어도 된다. 조화 처리층은, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 함유하는 합금으로 이루어지는 층 등이어도 된다. 또, 구리 또는 구리 합금으로 조화 입자를 형성한 후, 추가로 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2 차 입자나 3 차 입자를 형성하는 조화 처리를 실시할 수도 있다. 그 후, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 또는 방청층을 형성해도 되고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 실시해도 된다. 또는 조화 처리를 실시하지 않고, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 또는 방청층을 형성하고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 실시해도 된다. 즉, 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 되고, 극박 동층의 표면에 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 된다. 또한, 상기 서술한 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층으로 형성되어도 된다 (예를 들어, 2 층 이상, 3 층 이상 등). 또, 각 층은 2 층, 3 층 등 복수의 층이어도 되고, 각 층을 적층하는 순서는 어떠한 순서여도 되고, 각 층을 교대로 적층해도 된다.The roughened treatment layer may be formed on the surface of the ultra-thin copper layer by, for example, performing a roughening treatment in order to improve adhesion to the insulating substrate. The roughening treatment can be carried out, for example, by forming coarse particles with copper or a copper alloy. The harmonic treatment may be fine. The roughening treatment layer may be a layer made of an alloy containing any one or more selected from the group consisting of copper, nickel, phosphorus, tungsten, arsenic, molybdenum, chromium, cobalt and zinc. It is also possible to carry out a harmonizing treatment for forming secondary particles or tertiary particles with nickel, cobalt, copper, zinc alone, or an alloy of nickel, cobalt, zinc, or the like after the roughening particles are formed of copper or a copper alloy. Thereafter, a heat resistant layer or rust preventive layer may be formed of a single body of nickel, cobalt, copper, zinc, or an alloy, or the surface may further be subjected to a treatment such as a chromate treatment or a silane coupling treatment. A heat resistant layer or a rust preventive layer may be formed of a single body of nickel, cobalt, copper, zinc or an alloy, and the surface thereof may be subjected to a treatment such as a chromate treatment or a silane coupling treatment. That is, at least one layer selected from the group consisting of a heat resistant layer, a rust preventive layer, a chromate treatment layer and a silane coupling treatment layer may be formed on the surface of the roughened treatment layer, and a heat resistant layer, A treatment layer and a silane coupling treatment layer may be formed. The heat resistant layer, rust preventive layer, chromate treatment layer and silane coupling treatment layer described above may be formed of a plurality of layers (for example, two or more layers, three or more layers, etc.). Each layer may be a plurality of layers such as two or three layers, and the order of laminating the layers may be any order, and the layers may be alternately laminated.

여기서, 내열층으로는 공지된 내열층을 사용할 수 있다. 또, 예를 들어 이하의 표면 처리를 사용할 수 있다.Here, a well-known heat-resistant layer can be used as the heat-resistant layer. In addition, for example, the following surface treatment can be used.

내열층, 방청층으로는 공지된 내열층, 방청층을 사용할 수 있다. 예를 들어, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 함유하는 층이어도 되고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 된다. 또, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 함유하는 산화물, 질화물, 규화물을 함유해도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금을 함유하는 층이어도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 된다. 상기 니켈-아연 합금층은, 불가피 불순물을 제외하고, 니켈을 50 wt% ∼ 99 wt%, 아연을 50 wt% ∼ 1 wt% 함유하는 것이어도 된다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5 ∼ 1000 ㎎/㎡, 바람직하게는 10 ∼ 500 ㎎/㎡, 보다 바람직하게는 20 ∼ 100 ㎎/㎡ 여도 된다. 또, 상기 니켈-아연 합금을 함유하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량과 아연의 부착량의 비 (= 니켈의 부착량/아연의 부착량) 가 1.5 ∼ 10 인 것이 바람직하다. 또, 상기 니켈-아연 합금을 함유하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5 ㎎/㎡ ∼ 500 ㎎/㎡ 인 것이 바람직하고, 1 ㎎/㎡ ∼ 50 ㎎/㎡ 인 것이 보다 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 함유하는 층인 경우, 스루홀이나 비아홀 등의 내벽부가 디스미어액과 접촉했을 때, 동박과 수지 기판의 계면이 디스미어액에 잘 침식되지 않아 동박과 수지 기판의 밀착성이 향상된다. 방청층은 크로메이트 처리층이어도 된다. 크로메이트 처리층에는 공지된 크로메이트 처리층을 사용할 수 있다. 예를 들어, 크로메이트 처리층이란 무수 크롬산, 크롬산, 이크롬산, 크롬산염 또는 이크롬산염을 함유하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 코발트, 철, 니켈, 몰리브덴, 아연, 탄탈, 구리, 알루미늄, 인, 텅스텐, 주석, 비소 및 티탄 등의 원소 (금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태여도 된다) 를 함유해도 된다. 크로메이트 처리층의 구체예로는, 순크로메이트 처리층이나 아연 크로메이트 처리층 등을 들 수 있다. 본 발명에 있어서는, 무수 크롬산 또는 이크롬산칼륨 수용액으로 처리한 크로메이트 처리층을 순크로메이트 처리층이라고 한다. 또, 본 발명에 있어서는 무수 크롬산 또는 이크롬산칼륨 및 아연을 함유하는 처리액으로 처리한 크로메이트 처리층을 아연 크로메이트 처리층이라고 한다.As the heat-resistant layer and the rust-preventive layer, known heat-resistant layers and rust-preventive layers can be used. For example, the heat-resistant layer and / or the rust-preventive layer may be formed of a material selected from the group consisting of nickel, zinc, tin, cobalt, molybdenum, copper, tungsten, phosphorus, arsenic, chromium, vanadium, titanium, aluminum, gold, silver, Or a layer containing at least one element selected from the group consisting of nickel, zinc, tin, cobalt, molybdenum, copper, tungsten, phosphorus, arsenic, chromium, vanadium, titanium, aluminum, gold, silver, platinum group elements, May be a metal layer or an alloy layer composed of at least one kind of element selected from the group consisting of The heat resistant layer and / or the rust preventive layer may be selected from the group of nickel, zinc, tin, cobalt, molybdenum, copper, tungsten, phosphorus, arsenic, chromium, vanadium, titanium, aluminum, gold, silver, platinum group elements, Nitride, or silicide containing at least one element selected from the group consisting of oxides, nitrides, and silicides. The heat-resistant layer and / or rust-preventive layer may be a layer containing a nickel-zinc alloy. The heat-resistant layer and / or rust-preventive layer may be a nickel-zinc alloy layer. The nickel-zinc alloy layer may contain 50 wt% to 99 wt% of nickel and 50 wt% to 1 wt% of zinc, other than inevitable impurities. The total adhesion amount of zinc and nickel of the nickel-zinc alloy layer may be 5 to 1000 mg / m 2, preferably 10 to 500 mg / m 2, more preferably 20 to 100 mg / m 2. It is preferable that the ratio of the adhesion amount of nickel to the adhesion amount of nickel (= adhesion amount of nickel / adhesion amount of zinc) of the nickel-zinc alloy layer or the nickel-zinc alloy layer is 1.5 to 10. The adhesion amount of nickel in the nickel-zinc alloy layer or nickel-zinc alloy layer is preferably 0.5 mg / m 2 to 500 mg / m 2, more preferably 1 mg / m 2 to 50 mg / m 2 Do. When the heat-resistant layer and / or the rust-preventive layer is a layer containing a nickel-zinc alloy, the interface between the copper foil and the resin substrate does not corrode well on the dispensing liquid when the inner wall portion of the through hole, And the resin substrate are improved. The rust-preventive layer may be a chromate treatment layer. A known chromate treatment layer may be used for the chromate treatment layer. For example, the chromate treatment layer refers to a layer treated with a liquid containing chromic anhydride, chromic acid, dichromic acid, chromic acid or anchromate. The chromate treatment layer contains an element (metal, alloy, oxide, nitride, sulfide or the like) such as cobalt, iron, nickel, molybdenum, zinc, tantalum, copper, aluminum, phosphorus, tungsten, tin, arsenic and titanium You can. Specific examples of the chromate treatment layer include a pure chromate treatment layer and a zinc chromate treatment layer. In the present invention, the chromate treatment layer treated with an aqueous solution of chromic acid anhydride or potassium dichromate is referred to as a pure chromate treatment layer. In the present invention, a chromate treatment layer treated with a treatment liquid containing chromic anhydride or potassium chromate and zinc is referred to as a zinc chromate treatment layer.

예를 들어 내열층 및/또는 방청층은, 부착량이 1 ㎎/㎡ ∼ 100 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 50 ㎎/㎡ 의 니켈 또는 니켈 합금층과, 부착량이 1 ㎎/㎡ ∼ 80 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 40 ㎎/㎡ 인 주석층을 순차 적층한 것이어도 되고, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트의 어느 1 종에 의해 구성되어도 된다. 또, 내열층 및/또는 방청층은, 니켈 또는 니켈 합금과 주석의 합계 부착량이 2 ㎎/㎡ ∼ 150 ㎎/㎡ 인 것이 바람직하고, 10 ㎎/㎡ ∼ 70 ㎎/㎡ 인 것이 보다 바람직하다. 또, 내열층 및/또는 방청층은 [니켈 또는 니켈 합금 중의 니켈 부착량]/[주석 부착량]=0.25 ∼ 10 인 것이 바람직하고, 0.33 ∼ 3 인 것이 보다 바람직하다. 당해 내열층 및/또는 방청층을 사용하면, 캐리어가 부착된 동박을 프린트 배선판으로 가공하여 이후의 회로의 인박 (引剝) 강도, 당해 인박 강도의 내약품성 열화율 등이 양호해진다.For example, the heat resistant layer and / or the rust preventive layer may be formed of a nickel or nickel alloy layer having an adhesion amount of 1 mg / m2 to 100 mg / m2, preferably 5 mg / m2 to 50 mg / m2 and an adhesion amount of 1 mg / M 2 to 40 mg / m 2, and the nickel alloy layer may be formed of any one of nickel-molybdenum, nickel-zinc and nickel-molybdenum-cobalt. It may be composed of species. The total thickness of the heat-resistant layer and / or the rust-preventive layer is preferably 2 mg / m2 to 150 mg / m2, more preferably 10 mg / m2 to 70 mg / m2, of nickel or a nickel alloy and tin. Further, the heat resistant layer and / or the rust preventive layer preferably has a nickel adhesion amount of [nickel or nickel alloy] / [tin adhesion amount] = 0.25 to 10, more preferably 0.33 to 3. [ When the heat-resistant layer and / or the rust-preventive layer is used, the copper foil with the carrier is processed into a printed wiring board, so that the peel strength of the subsequent circuit, the deterioration resistance of the chemical resistance of the foil strength, and the like are improved.

또, 내열층 및/또는 방청층으로서, 부착량이 200 ∼ 2000 ㎍/dm2 인 코발트 - 50 ∼ 700 ㎍/dm2 인 니켈의 코발트-니켈 합금 도금층을 형성할 수 있다. 이 처리는 넓은 의미에서 일종의 방청 처리로 볼 수 있다. 이 코발트-니켈 합금 도금층은, 동박과 기판의 접착 강도를 실질적으로 저하시키지 않을 정도로 실시할 필요가 있다. 코발트 부착량이 200 ㎍/dm2 미만에서는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 악화되는 경우가 있다. 또, 다른 이유로서 코발트량이 적으면 처리 표면이 적색으로 되어 버리기 때문에 바람직하지 않다.Further, as the heat-resistant layer and / or the anti-corrosive layer, the coating weight is 200 ~ 2000 ㎍ / dm 2 of cobalt - 50 ~ 700 ㎍ / dm 2 of nickel in the cobalt-nickel alloy plating layer can be formed. This treatment can be seen as a kind of rust treatment in a broad sense. This cobalt-nickel alloy plating layer needs to be carried out to such an extent that the bonding strength between the copper foil and the substrate is not substantially lowered. When the cobalt adhesion amount is less than 200 / / dm 2 , the heat peel strength may be lowered and the oxidation resistance and chemical resistance may be deteriorated. Another reason is that if the amount of cobalt is small, the surface to be treated becomes red, which is not preferable.

실란 커플링 처리층으로는 공지된 내후성층을 사용할 수 있다. 또, 내후성층으로는, 예를 들어 공지된 실란 커플링 처리층을 사용할 수 있고, 또 이하의 실란을 사용하여 형성하는 실란 커플링 처리층을 사용할 수 있다.As the silane coupling treatment layer, a known weather-resistant layer can be used. As the weather resistant layer, for example, a well-known silane coupling treatment layer can be used, and a silane coupling treatment layer formed using the following silane can be used.

실란 커플링 처리에 사용되는 실란 커플링제에는 공지된 실란 커플링제를 사용하면 되고, 예를 들어 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제, 메르캅토계 실란 커플링제를 사용하면 된다. 또, 실란 커플링제에는 비닐트리메톡시실란, 비닐페닐트리메톡시실란, γ-메타크릴옥시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 사용해도 된다.A known silane coupling agent may be used for the silane coupling agent used in the silane coupling treatment. For example, an amino silane coupling agent, an epoxy silane coupling agent, or a mercapto silane coupling agent may be used. Examples of the silane coupling agent include vinyltrimethoxysilane, vinylphenyltrimethoxysilane,? -Methacryloxypropyltrimethoxysilane,? -Glycidoxypropyltrimethoxysilane, 4-glycidylbutyltrimethoxy Aminopropyltrimethoxysilane, N-3- (4- (3-aminopropoxy) butoxy) propyl-3-aminopropyl Trimethoxysilane, imidazole silane, triazinilane, gamma-mercaptopropyltrimethoxysilane, or the like may be used.

상기 실란 커플링 처리층은, 에폭시계 실란, 아미노계 실란, 메타크릴옥시계 실란, 메르캅토계 실란 등의 실란 커플링제 등을 사용하여 형성해도 된다. 또한, 이와 같은 실란 커플링제는 2 종 이상 혼합하여 사용해도 된다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 사용하여 형성한 것인 것이 바람직하다.The silane coupling treatment layer may be formed using a silane coupling agent such as an epoxy silane, an amino silane, a methacryloxy silane, or a mercapto silane. Two or more such silane coupling agents may be used in combination. Among them, it is preferable to use an amino-based silane coupling agent or an epoxy-based silane coupling agent.

여기서 말하는 아미노계 실란 커플링제란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-하이드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥속시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3,3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, (N,N-디에틸-3-아미노프로필)트리메톡시실란, (N,N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란으로 이루어지는 군에서 선택되는 것이어도 된다.Examples of the amino-based silane coupling agent include N- (2-aminoethyl) -3-aminopropyltrimethoxysilane, 3- (N-styrylmethyl-2-aminoethylamino) propyltrimethoxysilane, 3- Aminopropyltriethoxysilane, bis (2-hydroxyethyl) -3-aminopropyltriethoxysilane, aminopropyltrimethoxysilane, N-methylaminopropyltrimethoxysilane, N-phenylaminopropyltrimethoxy Silane, N- (3-acryloxy-2-hydroxypropyl) -3-aminopropyltriethoxysilane, 4-aminobutyltriethoxysilane, (aminoethylaminomethyl) phenethyltrimethoxysilane, N- Aminopropyl) trimethoxysilane, N- (2-aminoethyl-3-aminopropyl) tris (2-ethylhexoxy) silane, 6- (aminohexylaminopropyl) , Aminophenyltrimethoxysilane, 3- (1-aminopropoxy) -3,3-dimethyl-1-propenyltrimethoxysilane, 3- (Methoxyethoxyethoxy) silane, 3-aminopropyltriethoxysilane, 3-aminopropyltrimethoxysilane, omega -aminoundecyltrimethoxysilane, 3- (2-N- benzylaminoethylamino Propyl) trimethoxysilane, bis (2-hydroxyethyl) -3-aminopropyltriethoxysilane, (N, N-diethyl- Aminopropyl) trimethoxysilane, N-methylaminopropyltrimethoxysilane, N-phenylaminopropyltrimethoxysilane, 3- (N-styrylmethyl-2-aminoethylamino) propyltrimethoxysilane aminopropyltrimethoxysilane, N-3- (4- (3-aminopropoxy) butoxy) propyl-3-aminopropyltriethoxysilane, N- Methoxysilane, and methoxysilane.

실란 커플링 처리층은, 규소 원자 환산으로 0.05 ㎎/㎡ ∼ 200 ㎎/㎡, 바람직하게는 0.15 ㎎/㎡ ∼ 20 ㎎/㎡, 바람직하게는 0.3 ㎎/㎡ ∼ 2.0 ㎎/㎡ 의 범위에서 형성되어 있는 것이 바람직하다. 전술한 범위인 경우, 기재 수지와 표면 처리 동박의 밀착성을 보다 향상시킬 수 있다.The silane coupling treatment layer is formed in a range of 0.05 mg / m 2 to 200 mg / m 2, preferably 0.15 mg / m 2 to 20 mg / m 2, preferably 0.3 mg / m 2 to 2.0 mg / . In the above-mentioned range, the adhesion between the base resin and the surface-treated copper foil can be further improved.

[극박 동층, 내열층, 방청층, 크로메이트 처리층 또는 실란 커플링 처리층 상의 수지층][Ultrafine copper layer, heat resistant layer, anticorrosive layer, chromate treatment layer or resin layer on the silane coupling treatment layer]

또, 본 발명의 캐리어가 부착된 동박은, 극박 동층 상에 조화 처리층을 구비해도 되고, 상기 조화 처리층 상에 내열층 및/또는 방청층을 구비해도 되며, 상기 내열층 및/또는 방청층 상에 크로메이트 처리층을 구비해도 되고, 상기 크로메이트 처리층 상에 실란 커플링 처리층을 구비해도 된다.The copper foil with a carrier of the present invention may be provided with a roughened treatment layer on the ultra thin copper layer and may include a heat resistant layer and / or rust preventive layer on the roughened treatment layer, and the heat resistant layer and / A chromate treatment layer may be provided on the chromate treatment layer, and a silane coupling treatment layer may be provided on the chromate treatment layer.

또, 본 발명의 캐리어가 부착된 동박은, 극박 동층 상에 내열층 및/또는 방청층을 구비해도 되고, 상기 내열층 및/또는 방청층 상에 크로메이트 처리층을 구비해도 되며, 상기 크로메이트 처리층 상에 실란 커플링 처리층을 구비해도 된다.The copper foil with the carrier of the present invention may be provided with a heat resistant layer and / or rust preventive layer on the ultra thin copper layer, a chromate treatment layer may be provided on the heat resistant layer and / or rust preventive layer, A silane coupling treatment layer may be provided.

또, 상기 캐리어가 부착된 동박은 상기 극박 동층 상, 혹은 상기 조화 처리층 상, 혹은 상기 내열층, 방청층, 혹은 크로메이트 처리층, 혹은 실란 커플링 처리층 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.The copper foil with the carrier may be provided with a resin layer on the ultrafine copper layer, the roughening treatment layer, or the heat resistant layer, the anticorrosive layer, the chromate treatment layer, or the silane coupling treatment layer. The resin layer may be an insulating resin layer.

또한, 상기 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층을 형성하는 순서는 서로 한정되지 않고, 극박 동층 상, 혹은 조화 처리층 상에 어떠한 순서로 이들의 층을 형성해도 된다.The order of forming the heat-resistant layer, rust-preventive layer, chromate treatment layer and silane coupling treatment layer is not limited to each other, and the layers may be formed in any order on the ultra-fine copper foil or the roughened treatment layer.

상기 수지층은 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 만져도 점착감은 없고, 그 절연 수지층을 중첩하여 보관할 수 있고, 추가로 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.The resin layer may be an adhesive or an insulating resin layer in a semi-cured state (B-stage state) for bonding. The semi-cured state (B-stage state) includes a state in which the surface of the insulating resin layer can be stacked and stored without being tacky even if the surface thereof is touched with a finger, and further subjected to a heat treatment to cause a curing reaction.

상기 수지층은 접착용 수지, 즉 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 만져도 점착감은 없고, 그 절연 수지층을 중첩하여 보관할 수 있고, 추가로 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.The resin layer may be an adhesive resin, that is, an adhesive, or an insulating resin layer in a semi-cured state (B-stage state) for bonding. The semi-cured state (B-stage state) includes a state in which the surface of the insulating resin layer can be stacked and stored without being tacky even if the surface thereof is touched with a finger, and further subjected to a heat treatment to cause a curing reaction.

또 상기 수지층은 열경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 포함해도 된다. 상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개 번호 WO2008/004399호, 국제 공개 번호 WO2008/053878, 국제 공개 번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허 제3184485호, 국제 공개 번호 WO97/02728, 일본 특허 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허 제3992225호, 일본 공개특허공보 2003-249739호, 일본 특허 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허 제3949676호, 일본 특허 제4178415호, 국제 공개 번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허 제5024930호, 국제 공개 번호 WO2006/028207, 일본 특허 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개 번호 WO2006/134868, 일본 특허 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개 번호 WO2007/105635, 일본 특허 제5180815호, 국제 공개 번호 WO2008/114858, 국제 공개 번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개 번호 WO2009/001850, 국제 공개 번호 WO2009/145179, 국제 공개 번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 사용하여 형성해도 된다.The resin layer may include a thermosetting resin or a thermoplastic resin. The resin layer may contain a thermoplastic resin. The resin layer may contain a known resin, a resin curing agent, a compound, a curing accelerator, a dielectric, a reaction catalyst, a crosslinking agent, a polymer, a prepreg, a skeleton or the like. In addition, the resin layer may be formed, for example, in International Publication Nos. WO2008 / 004399, WO2008 / 053878, WO2009 / 084533, JP- , Japanese Patent No. 3184485, International Publication No. WO97 / 02728, Japanese Patent No. 3676375, Japanese Patent Application Laid-Open No. 2000-43188, Japanese Patent No. 3612594, Japanese Patent Application Laid-Open No. 2002-179772, Japanese Patent Application Laid- JP-A No. 359444, JP-A No. 2003-304068, JP-A No. 3992225, JP-A No. 2003-249739, JP-A No. 4136509, JP-A No. 2004-82687, No. 4025177, Patent Publication Nos. 2004-349654, 4286060, 2005-262506, 4570070, 2005-53218, 3949676, 4178415, International Patent Publication Nos. Publication numbers WO2004 / 005588, JP-A-2006-2 Japanese Patent Laid-open Publication No. 57153, Japanese Patent Laid-Open Publication No. 2007-326923, Japanese Laid-Open Patent Publication No. 2008-111169, Japanese Patent No. 5024930, International Publication Nos. WO2006 / 028207, Japanese Patent No. 4828427, Japanese Laid-Open Patent Publication No. WO2006 / 134868, Japanese Patent No. 5046927, Japanese Laid-Open Patent Publication No. 2009-173017, International Publication No. WO2007 / 105635, Japanese Patent No. 5180815, International Publication No. WO2008 / 114858, International Publication No. WO2009 / 008471, (Resins, resin curing agents, compounds, curing agents) disclosed in Patent Publication No. 2011-14727, International Publication No. WO2009 / 001850, International Publication No. WO2009 / 145179, International Publication Nos. WO2011 / 068157 and 2013-19056 A catalyst, a crosslinking agent, a polymer, a prepreg, a skeleton material, etc.) and / or a method of forming a resin layer and a forming apparatus.

또, 상기 수지층은 그 종류는 특별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지, 아크릴 수지, 폴리에테르술폰 (폴리에테르설폰, 폴리에테르설폰이라고도 한다), 폴리에테르술폰 (폴리에테르술폰, 폴리에테르술폰이라고도 한다) 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥사이드, 비스말레이미드트리아진 수지, 열경화성 폴리페닐렌옥사이드 수지, 시아네이트에스테르계 수지, 카르복실산의 무수물, 다가 카르복실산의 무수물, 가교 가능한 관능기를 갖는 선상 (線狀) 폴리머, 폴리페닐렌에테르 수지, 2,2-비스(4-시아나토페닐)프로판, 인 함유 페놀 화합물, 나프텐산망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌에테르-시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리 부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군에서 선택되는 1 종 이상을 함유하는 수지를 바람직한 것으로서 들 수 있다.The kind of the resin layer is not particularly limited, and examples thereof include epoxy resin, polyimide resin, polyfunctional cyanate ester compound, maleimide compound, polymaleimide compound, maleimide resin, aromatic maleimide (Also referred to as polyether sulfone, polyether sulfone) resin, an aromatic polyamide resin, an aromatic polyamide resin, an aromatic polyamide resin, a polyimide resin, Polyamide resin, polyamide resin, polyamide resin polymer, rubber resin, polyamine, aromatic polyamine, polyamideimide resin, rubber modified epoxy resin, phenoxy resin, carboxyl group denatured acrylonitrile-butadiene resin, polyphenylene oxide, bismaleimide triazine resin, Polyphenylene oxide resin, cyanate ester resin, A linear polymer having a crosslinkable functional group, a polyphenylene ether resin, 2,2-bis (4-cyanatophenyl) propane, a phosphorus-containing phenol compound, (4-glycidylphenyl) propane, polyphenylene ether-cyanate resin, siloxane-modified polyamideimide resin, cyanoester resin, phosphazene resin, rubber modified polyamide At least one member selected from the group consisting of a polyisocyanate compound, a polyisocyanate compound, a polyisocyanate compound, a polyisocyanate compound, a polyisocyanate compound, a polyisobutylene compound, a polyisocyanate compound, Can be mentioned as preferred.

또 상기 에폭시 수지는, 분자 내에 2 개 이상의 에폭시기를 갖는 것으로서, 전기·전자 재료 용도에 사용할 수 있는 것이면, 특별히 문제없이 사용할 수 있다. 또, 상기 에폭시 수지는 분자 내에 2 개 이상의 글리시딜기를 갖는 화합물을 사용하여 에폭시화한 에폭시 수지가 바람직하다. 또, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화 (취소화) 에폭시 수지, 페놀노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A 형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 고무 변성 비스페놀 A 형 에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라하이드로프탈산디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐노볼락형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상을 혼합하여 사용할 수 있거나, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 사용할 수 있다.The above-mentioned epoxy resin can be used without particular problems, as long as it has two or more epoxy groups in the molecule and can be used for electric and electronic materials. The epoxy resin is preferably an epoxy resin epoxidized using a compound having two or more glycidyl groups in the molecule. In addition, epoxy resins such as bisphenol A type epoxy resins, bisphenol F type epoxy resins, bisphenol S type epoxy resins, bisphenol AD type epoxy resins, novolak type epoxy resins, cresol novolak type epoxy resins, alicyclic epoxy resins, Resin, phenol novolak type epoxy resin, naphthalene type epoxy resin, brominated bisphenol A type epoxy resin, orthocresol novolak type epoxy resin, rubber modified bisphenol A type epoxy resin, glycidylamine type epoxy resin, triglycidyl isocyanate A glycidyl amine compound such as N, N-diglycidyl aniline, a glycidyl ester compound such as tetrahydrophthalic acid diglycidyl ester, a phosphorus-containing epoxy resin, a biphenyl-type epoxy resin, A cyclohexane type epoxy resin, a cyclohexane type epoxy resin, a cyclohexane type epoxy resin, a cyclohexane type epoxy resin, a cyclohexane type epoxy resin, Two or more of them may be used in combination, or a hydrogenated product or a halogenated product of the above epoxy resin may be used.

상기 인 함유 에폭시 수지로서 공지된 인을 함유하는 에폭시 수지를 사용할 수 있다. 또, 상기 인 함유 에폭시 수지는 예를 들어, 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.An epoxy resin containing phosphorus known as phosphorus-containing epoxy resin may be used. The phosphorus-containing epoxy resin is, for example, an epoxy resin obtained as a derivative from 9,10-dihydro-9-oxa-10-phosphaphenanthrene-10-oxide having two or more epoxy groups in the molecule desirable.

(수지층이 유전체 (유전체 필러) 를 포함하는 경우)(When the resin layer includes a dielectric (dielectric filler)

상기 수지층은 유전체 (유전체 필러) 를 포함해도 된다.The resin layer may include a dielectric (dielectric filler).

상기 어느 수지층 또는 수지 조성물에 유전체 (유전체 필러) 를 포함시키는 경우에는, 커패시터층을 형성하는 용도에 사용하여, 커패시터 회로의 전기 용량을 증대시킬 수 있는 것이다. 이 유전체 (유전체 필러) 에는, BaTiO3, SrTiO3, Pb(Zr-Ti)O3 (통칭 PZT), PbLaTiO3·PbLaZrO (통칭 PLZT), SrBi2Ta2O9 (통칭 SBT) 등의 페로브스카이트 구조를 갖는 복합 산화물의 유전체 분말을 사용한다.When a dielectric (dielectric filler) is included in any resin layer or resin composition, it can be used for forming a capacitor layer to increase the capacitance of the capacitor circuit. The dielectric material (dielectric filler) includes perovellum such as BaTiO 3 , SrTiO 3 , Pb (Zr-Ti) O 3 (commonly referred to as PZT), PbLaTiO 3 PbLaZrO (commonly referred to as PLZT), and SrBi 2 Ta 2 O 9 A dielectric powder of a complex oxide having a skite structure is used.

유전체 (유전체 필러) 는 분상 (粉狀) 이어도 된다. 유전체 (유전체 필러) 가 분상인 경우, 이 유전체 (유전체 필러) 의 분체 특성은, 입경이 0.01 ㎛ ∼ 3.0 ㎛, 바람직하게는 0.02 ㎛ ∼ 2.0 ㎛ 의 범위의 것인 것이 바람직하다. 또한, 유전체를 주사형 전자 현미경 (SEM) 으로 사진 촬영하여, 당해 사진 상의 유전체의 입자 상에 직선을 그은 경우, 유전체의 입자를 가로지르는 직선의 길이가 가장 긴 부분의 유전체의 입자의 길이를 그 유전체의 입자의 직경으로 한다. 그리고, 측정 시야에 있어서의 유전체의 입자의 직경의 평균값을 유전체의 입경으로 한다.The dielectric (dielectric filler) may be in powder form. When the dielectric (dielectric filler) is in the form of powder, it is preferable that the dielectric property (dielectric filler) has a particle diameter in the range of 0.01 탆 to 3.0 탆, preferably 0.02 탆 to 2.0 탆. In addition, when a dielectric is photographed with a scanning electron microscope (SEM) and a straight line is drawn on the dielectric particles in the photograph, the length of the dielectric particles in the longest straight line across the dielectric particles is calculated Diameter of the dielectric particles. The average value of the diameters of the dielectric particles in the measurement visual field is defined as the particle diameter of the dielectric.

전술한 수지층에 함유되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들어 메틸에틸케톤 (MEK), 시클로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 톨루엔, 메탄올, 에탄올, 프로필렌글리콜모노메틸에테르, 디메틸포름아미드, 디메틸아세트아미드, 시클로헥사논, 에틸셀로솔브, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 등의 용제에 용해시켜 수지액 (수지 바니시) 으로 하고, 이것을 상기 표면 처리 동박의 조화 처리 표면 상에 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 사용하면 되며, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다. 상기 수지층의 조성물을, 용제를 사용하여 용해시켜, 수지 고형분 3 wt% ∼ 70 wt%, 바람직하게는 3 wt% ∼ 60 wt%, 바람직하게는 10 wt% ∼ 40 wt%, 보다 바람직하게는 25 wt% ∼ 40 wt% 의 수지액으로 해도 된다. 또한, 메틸에틸케톤과 시클로펜타논의 혼합 용제를 사용하여 용해시키는 것이, 환경적인 견지에서 현 단계에서는 가장 바람직하다. 또한, 용제에는 비점이 50 ∼ 200 ℃ 의 범위인 용제를 사용하는 것이 바람직하다.The resin and / or the resin composition and / or the compound contained in the resin layer described above may be dissolved in a solvent such as methyl ethyl ketone (MEK), cyclopentanone, dimethylformamide, dimethylacetamide, N-methylpyrrolidone, , Ethanol, propylene glycol monomethyl ether, dimethyl formamide, dimethylacetamide, cyclohexanone, ethyl cellosolve, N-methyl-2-pyrrolidone, N, N-dimethylacetamide, N, (Resin varnish), which is then coated on the roughened surface of the surface-treated copper foil by, for example, a roll coater method or the like, followed by heating and drying if necessary to remove the solvent to obtain B Stage state. For drying, for example, a hot-air drying furnace may be used, and the drying temperature may be 100 to 250 ° C, preferably 130 to 200 ° C. The composition of the resin layer is dissolved by using a solvent to obtain a resin solid content of 3 wt% to 70 wt%, preferably 3 wt% to 60 wt%, preferably 10 wt% to 40 wt%, more preferably, 25 wt% to 40 wt% resin solution may be used. Further, it is most preferable to dissolve by using a mixed solvent of methyl ethyl ketone and cyclopentanone from the environmental viewpoint at the present stage. It is preferable to use a solvent having a boiling point in the range of 50 to 200 占 폚.

또, 상기 수지층은 MIL 규격에 있어서의 MIL-P-13949G 에 준거하여 측정하였을 때의 레진 플로우가 5 % ∼ 35 % 의 범위에 있는 반경화 수지막인 것이 바람직하다.It is preferable that the resin layer is a semi-cured resin film having a resin flow in the range of 5% to 35% when measured according to MIL-P-13949G in the MIL standard.

본건 명세서에 있어서, 레진 플로우란, MIL 규격에 있어서의 MIL-P-13949G 에 준거하여, 수지 두께를 55 ㎛ 로 한 수지가 부착된 표면 처리 동박으로부터 가로 세로 10 ㎝ 시료를 4 장 샘플링하고, 이 4 장의 시료를 중첩한 상태 (적층체) 에서 프레스 온도 171 ℃, 프레스압 14 ㎏f/㎠, 프레스 시간 10 분의 조건으로 붙이고, 그 때의 수지 유출 중량을 측정한 결과로부터 수학식 1 에 기초하여 산출한 값이다.In the present specification, the resin flow refers to a method in which four samples of 10 cm in length and 10 cm length are sampled from a surface-treated copper foil having a resin thickness of 55 탆 and a resin thickness in accordance with MIL-P-13949G in the MIL standard, The results are shown in Table 1. From the result of measuring the resin outflow weight at the time of attaching the four samples in a superimposed state (laminate) under conditions of a press temperature of 171 DEG C, a press pressure of 14 kgf / cm2, and a press time of 10 minutes, .

Figure 112013096987197-pat00001
Figure 112013096987197-pat00001

상기 수지층을 구비한 표면 처리 동박 (수지가 부착된 표면 처리 동박) 은, 그 수지층을 기재에 중첩한 후 전체를 열압착하여 그 수지층을 열경화시키고, 이어서 표면 처리 동박이 캐리어가 부착된 동박의 극박 동층인 경우에는 캐리어를 박리하여 극박 동층을 표출시키고 (당연히 표출되는 것은 그 극박 동층의 중간층측의 표면이다), 표면 처리 동박의 조화 처리된 측과는 반대측의 표면으로부터 소정의 배선 패턴을 형성한다는 양태로 사용된다.The surface-treated copper foil having the resin layer (resin-adhered surface-treated copper foil) is formed by superimposing the resin layer on a substrate and thermally bonding the entire body to thermally cure the resin layer, In the case of a thin copper foil having a very thin copper foil, the carrier is peeled to expose an extremely thin foil layer (of course, the exposed surface is the surface of the intermediate foil layer of the ultra thin copper foil) To form a pattern.

이 수지가 부착된 표면 처리 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 장수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하지 않아도 구리 피복 적층판을 제조할 수 있다. 또 이 때, 기재의 표면에 절연 수지를 언더코트하여 표면의 평활성을 더욱 개선할 수도 있다.The use of the surface-treated copper foil with the resin can reduce the number of the prepreg materials used in the production of the multilayer printed wiring board. Furthermore, the thickness of the resin layer can be set to a sufficient thickness to ensure interlayer insulation, or a copper clad laminate can be manufactured without using any prepreg material. At this time, the surface of the substrate may be undercoated with an insulating resin to further improve the smoothness of the surface.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또 적층 공정도 간략해지므로 경제적으로 유리해지며, 게다가 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.In addition, when the prepreg material is not used, the material cost of the prepreg material is saved, and the lamination step is simplified, which is economically advantageous. Further, the thickness of the multilayer printed wiring board manufactured by the thickness of the prepreg material is It is possible to produce an ultra-thin multilayer printed circuit board having a thickness of 100 m or less in one layer.

이 수지층의 두께는 0.1 ∼ 120 ㎛ 인 것이 바람직하다.The thickness of the resin layer is preferably 0.1 to 120 탆.

수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하되고, 프리프레그재를 개재시키지 않고 이 수지가 부착된 표면 처리 동박을 내층재를 구비한 기재에 적층하였을 때, 내층재의 회로와의 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다. 한편, 수지층의 두께를 120 ㎛ 보다 두껍게 하면, 1 회의 도포 공정으로 목적으로 하는 두께의 수지층을 형성하는 것이 곤란해져, 여분의 재료비와 공수 (工數) 가 들기 때문에 경제적으로 불리해지는 경우가 있다.When the thickness of the resin layer is thinner than 0.1 占 퐉, the adhesive force is lowered. When the surface-treated copper foil having the resin adhered thereto is laminated on a substrate having an inner layer material without interposing the prepreg material therebetween, It may be difficult to ensure insulation. On the other hand, if the thickness of the resin layer is made thicker than 120 탆, it is difficult to form a resin layer having a desired thickness in one coating step, resulting in an economical disadvantage because extra material cost and number of steps are required have.

또한, 수지층을 갖는 표면 처리 동박이 극박의 다층 프린트 배선판을 제조하는 것에 사용되는 경우에는, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛, 보다 바람직하게는 0.5 ㎛ ∼ 5 ㎛, 보다 바람직하게는 1 ㎛ ∼ 5 ㎛ 로 하는 것이, 다층 프린트 배선판의 두께를 작게 하기 때문에 바람직하다.When the surface-treated copper foil having a resin layer is used for producing a very thin multilayered printed circuit board, the thickness of the resin layer is preferably 0.1 to 5 mu m, more preferably 0.5 to 5 mu m, It is preferable to set the thickness to 1 占 퐉 to 5 占 퐉 in order to reduce the thickness of the multilayered printed circuit board.

<6. 캐리어가 부착된 동박><6. Copper with carrier>

이와 같이 하여, 동박 캐리어와, 동박 캐리어 상에 형성된 중간층과, 중간층 상에 적층된 극박 동층을 구비한 캐리어가 부착된 동박이 제조된다. 캐리어가 부착된 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들어 극박 동층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 (布) 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합하여 열압착 후에 캐리어를 박리하고, 절연 기판에 접착된 극박 동층을 목적으로 하는 도체 패턴으로 에칭하여, 최종적으로 프린트 배선판을 제조할 수 있다. 본 발명에 관련된 캐리어가 부착된 동박의 경우, 박리 지점은 주로 중간층과 극박 동층의 계면이다. 또, 추가로 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성된다. 이하에 본 발명에 관련된 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.In this manner, a copper foil having a copper foil carrier, an intermediate layer formed on the copper foil carrier, and a carrier having an ultra thin copper foil laminated on the intermediate layer is produced. The method of using the copper foil with the carrier itself is well known to those skilled in the art. For example, the surface of the ultra thin copper layer may be coated with paper phenol resin, paper base epoxy resin, synthetic fiber cloth epoxy resin, , A glass / glass / non-woven composite substrate epoxy resin, and a glass-clad base epoxy resin, a polyester film, and a polyimide film, peeling the carrier after thermocompression bonding, It is possible to finally produce a printed wiring board by etching with a conductor pattern. In the case of the copper foil with the carrier according to the present invention, the peeling point is mainly an interface between the intermediate layer and the ultra-thin copper layer. In addition, by mounting electronic parts on the printed wiring board, a printed circuit board is completed. Hereinafter, several examples of the manufacturing process of the printed wiring board using the copper foil with the carrier according to the present invention are shown.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 극박 동층측이 절연 기판과 대향하도록 적층한 후, 상기 캐리어가 부착된 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 모디파이드 세미 애디티브법, 파틀리 애디티브법 및 서브 트랙티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 들어간 것으로 할 수도 있다.In one embodiment of the method for producing a printed wiring board according to the present invention, there is provided a method for manufacturing a printed wiring board, comprising the steps of: preparing a copper foil and an insulating substrate with a carrier according to the present invention; laminating the copper foil with the carrier and the insulating substrate; A step of peeling the carrier of the copper foil on which the carrier is adhered to form a copper clad laminate after the laminated copper foil and the insulating substrate are laminated so that the ultra thin copper layer side faces the insulating substrate and then the semi- And a step of forming a circuit by any one of a freeze semi-additive method, a palladium additive method, and a subtractive method. The insulating substrate may contain an inner layer circuit.

본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하여, 패턴을 형성 후, 전기 도금 및 에칭을 사용하여 도체 패턴을 형성하는 방법을 가리킨다.In the present invention, the semi-additive method refers to a method in which a thin electroless plating is performed on an insulating substrate or a copper foil seed layer to form a pattern, followed by electroplating and etching to form a conductor pattern.

따라서, 세미 애디티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정,Therefore, in one embodiment of the method for producing a printed wiring board according to the present invention using the semi-additive method, the step of preparing the copper foil and the insulating substrate with the carrier according to the present invention,

상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil on which the carrier is adhered and the insulating substrate,

상기 캐리어가 부착된 동박과 절연 기판을 적층한 후, 상기 캐리어가 부착된 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the copper foil on which the carrier is adhered after laminating the copper foil with the carrier and the insulating substrate,

상기 캐리어를 박리하여 노출된 극박 동층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 전부 제거하는 공정,A step of peeling off the carrier to completely remove the exposed ultra thin copper layer by a method such as etching or plasma using a corrosive solution such as an acid,

상기 극박 동층을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정,Forming a through hole and / or a blind via in the exposed resin by removing the ultra thin copper layer by etching;

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,A step of forming an electroless plating layer on a region including the resin and the through hole and / or the blind via,

상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,A step of forming a plating resist on the electroless plating layer,

상기 도금 레지스트에 대하여 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,Exposing the plating resist to light, removing the plating resist in a region where the circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,A step of forming an electroplating layer in a region where the plating resist is removed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.And removing the electroless plating layer in a region other than the region where the circuit is formed by flash etching or the like.

세미 애디티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, In another embodiment of the method for manufacturing a printed wiring board according to the present invention using the semi-additive method, a step of preparing a copper foil and an insulating substrate with a carrier according to the present invention,

상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil on which the carrier is adhered and the insulating substrate,

상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the copper foil on which the carrier is adhered after the copper foil on which the carrier is adhered and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 동층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 전부 제거하는 공정,A step of peeling off the carrier to completely remove the exposed ultra thin copper layer by a method such as etching or plasma using a corrosive solution such as an acid,

상기 극박 동층을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정, A step of forming an electroless plating layer on the exposed surface of the resin by removing the ultra thin copper layer by etching,

상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,A step of forming a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, A step of exposing the plating resist, thereafter removing the plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정,A step of forming an electroplating layer in a region in which the circuit where the plating resist is removed is formed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 동층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.And removing the electroless plating layer and the ultra thin copper layer in regions other than the region where the circuit is formed by flash etching or the like.

본 발명에 있어서, 모디파이드 세미 애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 부여를 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.In the present invention, the modified semi-additive method is a method in which a metal foil is laminated on an insulating layer, a non-circuit-formed portion is protected by a plating resist, a copper thickness is imparted to the circuit-formed portion by electrolytic plating, And a metal foil other than the circuit forming portion is removed by (flash) etching to form a circuit on the insulating layer.

따라서, 모디파이드 세미 애디티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, Therefore, in one embodiment of the method for producing a printed wiring board according to the present invention using the modified semi-additive method, the step of preparing the copper foil and the insulating substrate with the carrier according to the present invention,

상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil on which the carrier is adhered and the insulating substrate,

상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the copper foil on which the carrier is adhered after the copper foil on which the carrier is adhered and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, A step of peeling the carrier to form a through hole and / or a blind via in an exposed ultra thin copper layer and an insulating substrate,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,A step of forming an electroless plating layer on a region including the through hole and / or the blind via,

상기 캐리어를 박리하여 노출된 극박 동층 표면에 도금 레지스트를 형성하는 공정,Peeling the carrier to form a plating resist on the exposed ultra thin copper layer surface,

상기 도금 레지스트를 형성한 후에, 전해 도금에 의해 회로를 형성하는 공정,A step of forming a circuit by electrolytic plating after the plating resist is formed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 도금 레지스트를 제거함으로써 노출된 극박 동층을 플래시 에칭에 의해 제거하는 공정을 포함한다.And a step of removing the exposed ultra thin copper layer by flash etching by removing the plating resist.

모디파이드 세미 애디티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정,In another embodiment of the method for manufacturing a printed wiring board according to the present invention using the modified semi-additive method, a step of preparing a copper foil and an insulating substrate with a carrier according to the present invention,

상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil on which the carrier is adhered and the insulating substrate,

상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the copper foil on which the carrier is adhered after the copper foil on which the carrier is adhered and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 동층 상에 도금 레지스트를 형성하는 공정,A step of peeling the carrier to form a plating resist on the exposed ultra thin copper layer,

상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, A step of exposing the plating resist, thereafter removing the plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정,A step of forming an electroplating layer in a region in which the circuit where the plating resist is removed is formed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 동층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.And removing the electroless plating layer and the ultra thin copper layer in regions other than the region where the circuit is formed by flash etching or the like.

본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비아홀용 구멍을 뚫어 이루어지는 기판 상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비아홀 등에 무전해 도금 처리에 의해 두께 부여를 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.In the present invention, the palladium additive method is a method in which catalyst layers are formed on a substrate on which a conductor layer is formed and, if necessary, a catalyst core is formed on a substrate formed by punching holes for through holes or via holes, , A solder resist or a plating resist is formed and then a thickness is given to the conductor circuit through a through hole or a via hole by electroless plating to thereby produce a printed wiring board.

따라서, 파틀리 애디티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, Therefore, in one embodiment of the method for producing a printed wiring board according to the present invention using the palladium additive method, the step of preparing the copper foil and the insulating substrate with the carrier according to the present invention,

상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil on which the carrier is adhered and the insulating substrate,

상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 박리하는 공정, A step of peeling the carrier of the copper foil on which the carrier is adhered after the copper foil on which the carrier is adhered and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, A step of peeling the carrier to form a through hole and / or a blind via in an exposed ultra thin copper layer and an insulating substrate,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매핵을 부여하는 공정,Providing a catalyst nucleus to a region including the through hole and / or the blind via,

상기 캐리어를 박리하여 노출된 극박 동층 표면에 에칭 레지스트를 형성하는 공정,Peeling the carrier to form an etching resist on the exposed ultra thin copper layer surface,

상기 에칭 레지스트에 대해 노광하여, 회로 패턴을 형성하는 공정,A step of exposing the etching resist to a circuit pattern,

상기 극박 동층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, Removing the ultra thin copper layer and the catalyst core by a method such as etching or plasma using a corrosion solution such as an acid to form a circuit,

상기 에칭 레지스트를 제거하는 공정,A step of removing the etching resist,

상기 극박 동층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출된 상기 절연 기판 표면에, 솔더 레지스트 또는 도금 레지스트를 형성하는 공정, A step of forming a solder resist or a plating resist on the exposed surface of the insulating substrate by removing the ultra thin copper layer and the catalyst core by a method such as etching or plasma using a corrosion solution such as an acid,

상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정을 포함한다.And a step of forming an electroless plating layer in a region where the solder resist or the plating resist is not formed.

본 발명에 있어서, 서브 트랙티브법이란, 구리 피복 적층판 상의 동박의 불요 부분을, 에칭 등에 의해 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.In the present invention, the subtractive method refers to a method of forming a conductor pattern by selectively removing an unnecessary portion of a copper foil on a copper clad laminate by etching or the like.

따라서, 서브 트랙티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, Therefore, in one embodiment of the method for producing a printed wiring board according to the present invention using the subtractive method, the step of preparing the copper foil and the insulating substrate with the carrier according to the present invention,

상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil on which the carrier is adhered and the insulating substrate,

상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 박리하는 공정, A step of peeling the carrier of the copper foil on which the carrier is adhered after the copper foil on which the carrier is adhered and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, A step of peeling the carrier to form a through hole and / or a blind via in an exposed ultra thin copper layer and an insulating substrate,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, A step of forming an electroless plating layer on a region including the through hole and / or the blind via,

상기 무전해 도금층의 표면에, 전해 도금층을 형성하는 공정,A step of forming an electroplating layer on the surface of the electroless plating layer,

상기 전해 도금층 또는/및 상기 극박 동층의 표면에 에칭 레지스트를 형성하는 공정,A step of forming an etching resist on the electroplated layer and / or the surface of the ultra thin copper layer,

상기 에칭 레지스트에 대해 노광하여, 회로 패턴을 형성하는 공정,A step of exposing the etching resist to a circuit pattern,

상기 극박 동층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, Removing the ultra thin copper layer and the electroless plating layer and the electrolytic plating layer by a method such as etching or plasma using a corrosion solution such as an acid to form a circuit,

상기 에칭 레지스트를 제거하는 공정을 포함한다.And removing the etching resist.

서브 트랙티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, In another embodiment of the method for manufacturing a printed wiring board according to the present invention using the subtractive method, the step of preparing the copper foil and the insulating substrate with the carrier according to the present invention,

상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil on which the carrier is adhered and the insulating substrate,

상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 박리하는 공정, A step of peeling the carrier of the copper foil on which the carrier is adhered after the copper foil on which the carrier is adhered and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, A step of peeling the carrier to form a through hole and / or a blind via in an exposed ultra thin copper layer and an insulating substrate,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, A step of forming an electroless plating layer on a region including the through hole and / or the blind via,

상기 무전해 도금층의 표면에 마스크를 형성하는 공정,A step of forming a mask on the surface of the electroless plating layer,

마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정,A step of forming an electroplating layer on the surface of the electroless plating layer where no mask is formed,

상기 전해 도금층 또는/및 상기 극박 동층의 표면에 에칭 레지스트를 형성하는 공정, A step of forming an etching resist on the electroplated layer and / or the surface of the ultra thin copper layer,

상기 에칭 레지스트에 대해 노광하여, 회로 패턴을 형성하는 공정,A step of exposing the etching resist to a circuit pattern,

상기 극박 동층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, Removing the ultra thin copper layer and the electroless plating layer by a method such as etching or plasma using a corrosion solution such as an acid to form a circuit,

상기 에칭 레지스트를 제거하는 공정을 포함한다.And removing the etching resist.

스루홀 또는/및 블라인드 비아를 형성하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 된다.The step of forming the through hole and / or the blind via, and the subsequent desmearing step may not be performed.

여기서, 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 도면을 사용하여 상세하게 설명한다. 또한, 여기서는 조화 처리층이 형성된 극박 동층을 갖는 캐리어가 부착된 동박을 예로 설명하지만, 이것에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 동층을 갖는 캐리어가 부착된 동박을 사용해도 동일하게 하기 프린트 배선판의 제조 방법을 실시할 수 있다.Here, specific examples of the method for producing a printed wiring board using the copper foil with a carrier according to the present invention will be described in detail with reference to the drawings. Although a copper foil with a carrier having an ultra-thin copper layer on which a roughened treatment layer is formed is described as an example, the present invention is not limited to this, and a copper foil having a copper foil having an ultra- The following printed wiring board manufacturing method can be carried out.

먼저, 도 1-A 에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 동층을 갖는 캐리어가 부착된 동박 (1 층째) 을 준비한다.First, as shown in Fig. 1-A, a copper foil (first layer) to which a carrier having an ultra-thin copper layer having a roughened treatment layer formed on its surface is prepared.

다음으로, 도 1-B 에 나타내는 바와 같이, 극박 동층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하고, 레지스트를 소정의 형상으로 에칭한다.Next, as shown in Fig. 1-B, a resist is applied on the roughened layer of an ultra-thin copper layer, exposure and development are performed, and the resist is etched in a predetermined shape.

다음으로, 도 1-C 에 나타내는 바와 같이, 회로용 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성한다.Next, as shown in Fig. 1-C, circuit plating is formed and then the resist is removed to form circuit plating of a predetermined shape.

다음으로, 도 2-D 에 나타내는 바와 같이, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 동층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어가 부착된 동박 (2 층째) 을 극박 동층측으로부터 접착시킨다.Next, as shown in Fig. 2-D, a resin layer is formed on the ultra-thin copper layer so as to cover the circuit plating (so that the circuit plating is buried), and then the resin layer is laminated. ) From the ultra thin copper layer side.

다음으로, 도 2-E 에 나타내는 바와 같이, 2 층째의 캐리어가 부착된 동박으로부터 캐리어를 박리한다.Next, as shown in Fig. 2-E, the carrier is peeled from the copper foil on which the second layer carrier is adhered.

다음으로, 도 2-F 에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 천공을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.Next, as shown in FIG. 2-F, a laser hole is formed at a predetermined position of the resin layer, and the circuit plating is exposed to form a blind via.

다음으로, 도 3-G 에 나타내는 바와 같이, 블라인드 비아에 구리를 매립하여 비아 필을 형성한다.Next, as shown in FIG. 3-G, copper is buried in the blind via to form a via fill.

다음으로, 도 3-H 에 나타내는 바와 같이, 비아 필 상에, 상기 도 1-B 및 도 1-C 와 같이 하여 회로 도금을 형성한다.Next, as shown in FIG. 3-H, circuit plating is formed on the via fill as shown in FIG. 1-B and FIG. 1-C.

다음으로, 도 3-I 에 나타내는 바와 같이, 1 층째 캐리어가 부착된 동박으로부터 캐리어를 박리한다.Next, as shown in Fig. 3-I, the carrier is peeled from the copper foil with the first-layer carrier.

다음으로, 도 4-J 에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면의 극박 동층을 제거하고, 수지층 내의 회로 도금의 표면을 노출시킨다.Next, as shown in Fig. 4-J, the ultra thin copper foil on both surfaces is removed by flash etching to expose the surface of the circuit plating in the resin layer.

다음으로, 도 4-K 에 나타내는 바와 같이, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판을 제조한다.Next, as shown in Fig. 4-K, bumps are formed on the circuit plating in the resin layer, and a copper filler is formed on the solder. Thus, a printed wiring board using the copper foil with the carrier of the present invention is produced.

상기 다른 캐리어가 부착된 동박 (2 층째) 은, 본 발명의 캐리어가 부착된 동박을 사용해도 되고, 종래의 캐리어가 부착된 동박을 사용해도 되며, 또한 통상적인 동박을 사용해도 된다. 또, 도 3-H 에 나타내는 2 층째 회로 상에, 추가로 회로를 1 층 혹은 복수 층 형성해도 되고, 그들의 회로 형성을 세미 애디티브법, 서브 트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시해도 된다.The copper foil with the carrier of the present invention may be used as the copper foil with the other carrier (second layer), or a conventional copper foil with a carrier may be used, or a conventional copper foil may be used. In addition, on the second-layer circuit shown in FIG. 3-H, one circuit or a plurality of layers may be additionally formed, and their circuit formation may be formed by a semi-additive method, a subtractive method, a patty additive method, And the additive method.

또, 상기 1 층째에 사용되는 캐리어가 부착된 동박은, 당해 캐리어가 부착된 동박의 캐리어측 표면에 기판을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어가 부착된 동박은 지지되고, 주름이 잘 생기지 않게 되므로, 생산성이 향상된다는 이점이 있다. 또한, 상기 기판에는, 상기 1 층째에 사용되는 캐리어가 부착된 동박을 지지하는 효과하는 것이면, 모든 기판을 사용할 수 있다. 예를 들어, 상기 기판으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.The copper foil with the carrier used in the first layer may have a substrate on the carrier-side surface of the copper foil on which the carrier is adhered. By having the substrate or the resin layer, the copper foil with the carrier used for the first layer is supported, and wrinkles are not easily generated, which is advantageous in that the productivity is improved. Further, all the substrates can be used as long as they are effective for supporting the copper foil with the carrier used for the first layer. For example, the substrate may be a carrier, a prepreg, a resin layer or a known carrier, a resin layer, a metal plate, a metal foil, a plate of an inorganic compound, a plate of an inorganic compound, Can be used.

캐리어측 표면에 기판을 형성하는 타이밍에 대해서는 특별히 제한은 없지만, 캐리어를 박리하기 전에 형성하는 것이 필요하다. 특히, 상기 캐리어가 부착된 동박의 상기 극박 동층측 표면에 수지층을 형성하는 공정 전에 형성하는 것이 바람직하고, 캐리어가 부착된 동박의 상기 극박 동층측 표면에 회로를 형성하는 공정 전에 형성하는 것이 보다 바람직하다.The timing for forming the substrate on the carrier-side surface is not particularly limited, but it is necessary to form the carrier before peeling off. Particularly, it is preferable that the carrier is formed before the step of forming the resin layer on the surface of the ultra thin copper layer of the copper foil with the carrier, and it is preferable to form it before the step of forming the circuit on the surface of the ultra thin copper layer of the copper foil with the carrier desirable.

본 발명에 관련된 캐리어가 부착된 동박은, 극박 동층 표면의 색차가 이하 (1) 을 만족하도록 제어되고 있는 것이 바람직하다. 본 발명에 있어서 「극박 동층 표면의 색차」란, 극박 동층의 표면의 색차, 또는 조화 처리 등의 각종 표면 처리가 실시되어 있는 경우에는 그 표면 처리층 표면의 색차를 나타낸다. 즉, 본 발명에 관련된 캐리어가 부착된 동박은, 극박 동층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링층의 표면의 색차가 이하 (1) 을 만족하도록 제어되고 있는 것이 바람직하다.In the copper foil with the carrier according to the present invention, it is preferable that the color difference of the ultra thin copper layer surface is controlled so as to satisfy the following (1). In the present invention, the term &quot; color difference of the ultra-fine copper layer surface &quot; indicates the color difference of the surface treatment layer surface when various surface treatments such as color difference of the surface of ultra-fine copper layer or harmony treatment are performed. That is, in the copper foil with the carrier according to the present invention, it is preferable that the color difference of the surface of the ultra thin copper film or the roughening treatment layer, the heat resistance layer, the anticorrosion layer, the chromate treatment layer or the silane coupling layer is controlled to satisfy the following (1) Do.

(1) 극박 동층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층 표면의 JIS Z 8730 에 기초하는 색차 (ΔE*ab) 가 45 이상이다.(1) The color difference (? E * ab) based on JIS Z 8730 on the surface of the ultra-thin copper or coarsened layer, heat resistant layer, rustproofing layer, chromate treatment layer or silane coupling treatment layer is 45 or more.

여기서, 색차 (ΔL, Δa, Δb) 는, 각각 색차계로 측정되고, 흑/백/적/녹/황/청을 가미하고, JIS Z 8730 에 기초하는 L*a*b 표색계를 사용하여 나타내는 종합 지표이며, ΔL : 흑백, Δa : 적록, Δb : 황청으로 나타낸다. 또, ΔE*ab 는 이들 색차를 사용하여 하기 식으로 나타낸다.Here, the color differences DELTA L, DELTA a, and DELTA b are measured in the respective colorimeters, and are represented by using the L * a * b color system based on JIS Z 8730, adding black / white / red / green / Is represented by? L: black and white,? A: red color, and? B: white color. In addition,? E * ab is expressed by the following equation using these color differences.

Figure 112013096987197-pat00002
Figure 112013096987197-pat00002

상기 서술한 색차는, 극박 동층 형성시의 전류 밀도를 높게 하고, 도금액 중의 구리 농도를 낮게 하고, 도금액의 선유속을 높게 함으로써 조정할 수 있다.The above-described color difference can be adjusted by increasing the current density at the time of formation of the ultra-thin copper layer, lowering the copper concentration in the plating liquid, and increasing the ferroelectric flux of the plating liquid.

또 상기 서술한 색차는, 극박 동층의 표면에 조화 처리를 실시하여 조화 처리층을 형성함으로써 조정할 수도 있다. 조화 처리층을 형성하는 경우에는 구리 및 니켈, 코발트, 텅스텐, 몰리브덴으로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 전해액을 사용하여, 종래보다 전류 밀도를 높게 (예를 들어 40 ∼ 60 A/dm2) 하고, 처리 시간을 짧게 (예를 들어 0.1 ∼ 1.3 초) 함으로써 조정할 수 있다. 극박 동층의 표면에 조화 처리층을 형성하지 않은 경우에는, Ni 의 농도를 그 밖의 원소의 2 배 이상으로 한 도금욕을 사용하여, 극박 동층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면에 Ni 합금 도금 (예를 들어 Ni-W 합금 도금, Ni-Co-P 합금 도금, Ni-Zn 합금 도금) 을 종래보다 저전류 밀도 (0.1 ∼ 1.3 A/dm2) 로 처리 시간을 길게 (20 초 ∼ 40 초) 설정하여 처리함으로써 달성할 수 있다.The above-described color difference may be adjusted by forming a roughened treatment layer by applying roughening treatment to the surface of an extremely thin copper layer. In the case of forming the roughened layer, the electrolytic solution containing copper and at least one element selected from the group consisting of nickel, cobalt, tungsten, and molybdenum is used to increase the current density (for example, 40 to 60 A / dm &lt; 2 &gt;) and the treatment time is shortened (for example, 0.1 to 1.3 seconds). In the case where the roughened layer is not formed on the surface of the ultra thin copper layer, a plating bath in which the concentration of Ni is at least two times as large as the other elements is used to form an ultra thin copper or heat resistant layer or a rust prevention layer or a chromate treatment layer, (Ni-W alloy plating, Ni-Co-P alloy plating and Ni-Zn alloy plating) on the surface of the treated layer at a low current density (0.1 to 1.3 A / dm 2 ) (20 seconds to 40 seconds).

극박 동층 표면의 JIS Z 8730 에 기초하는 색차 (ΔE*ab) 가 45 이상이면, 예를 들어 캐리어가 부착된 동박의 극박 동층 표면에 회로를 형성할 때에, 극박 동층과 회로의 콘트라스트가 선명해지고, 그 결과, 시인성이 양호해져 회로의 위치 맞춤을 양호한 정밀도로 실시할 수 있다. 극박 동층 표면의 JIS Z 8730 에 기초하는 색차 (ΔE*ab) 는, 바람직하게는 50 이상이고, 보다 바람직하게는 55 이상이며, 더욱 더 바람직하게는 60 이상이다.When the color difference (DELTA E * ab) based on JIS Z 8730 of the ultra thin copper layer surface is 45 or more, for example, when a circuit is formed on the ultra thin copper layer surface of the copper foil with the carrier, the contrast of the circuit with the ultra thin copper layer becomes clear, As a result, the visibility is improved, and alignment of the circuit can be performed with good precision. The color difference (? E * ab) based on JIS Z 8730 of the ultra-thin copper layer surface is preferably 50 or more, more preferably 55 or more, and even more preferably 60 or more.

극박 동층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링층 표면의 색차가 상기와 같이 제어되고 있는 경우에는, 회로 도금과의 콘트라스트가 선명해지고, 시인성이 양호해진다. 따라서, 상기 서술한 바와 같은 프린트 배선판의 예를 들어 도 1-C 에 나타내는 제조 공정에 있어서, 회로 도금을 양호한 정밀도로 소정의 위치에 형성하는 것이 가능해진다. 또, 상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 도 4-J 에 나타내는 플래시 에칭에 의한 극박 동층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이로써 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내마이그레이션성이 향상되어, 회로 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또, 도 4-J 및 도 4-K 에 나타내는 바와 같이 플래시 에칭에 의해 극박 동층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 또한 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.When the color difference between the surface of the ultra thin copper layer or the roughening treatment layer or the heat resistance layer or the anticorrosive layer or the surface of the chromate treatment layer or the silane coupling layer is controlled as described above, the contrast with the circuit plating becomes clear and the visibility becomes good. Therefore, in the example of the printed wiring board described above, it is possible to form the circuit plating at a predetermined position with good precision in the manufacturing process shown in Fig. 1-C. According to the above-described method for producing a printed wiring board, since the circuit plating is embedded in the resin layer, when the ultra thin copper layer is removed by flash etching shown in, for example, The plating is protected by the resin layer and the shape thereof is maintained, thereby facilitating formation of a fine circuit. Further, since the circuit plating is protected by the resin layer, migration resistance is improved, and conduction of the circuit wiring is satisfactorily suppressed. Therefore, formation of a fine circuit is facilitated. As shown in Figs. 4-J and 4-K, when the ultra-thin copper layer is removed by flash etching, the exposed surface of the circuit plating becomes a depressed form from the resin layer, so that bumps are formed on the circuit plating, The copper filler is easily formed thereon, and the production efficiency is improved.

또, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.Known resins and prepregs can be used for the buried resin (resin). For example, glass poison prepreg impregnated with BT (bismaleimide triazine) resin or BT resin, ABF film manufactured by Ajinomoto Fine Techno Co., Ltd. or ABF can be used. The resin layer and / or the resin and / or the prepreg described in this specification can be used for the above-mentioned embedding resin (resin).

본 발명의 캐리어가 부착된 동박은, 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어에 있어서의 중간층과는 반대측의 표면, 즉 외측 표면의 잔류 응력, 및 극박 동층에 있어서의 중간층과는 반대측의 표면, 즉 외측 표면의 잔류 응력과의 차이 D 의 곱의 절대값 [(T/2)×D] 가, 0 (㎛·㎫) 이상 140 (㎛·㎫) 이하로 제어되고 있다. 당해 (T/2)×D 는, 동박의 중심선 모멘트를 나타내고 있다. 즉, 당해 (T/2)×D 는, 동박의 중심선 (총 두께 T 의 2 분의 1) 으로부터의 거리와, 각 잔류 응력의 곱의 차이를 나타내고 있고, 당해 값이 작을수록, 동박 캐리어 표면 및 극박 동층 표면에서 휨을 발생시키는 구동력이 작아진다. 따라서, 캐리어가 부착된 동박 및 극박 동층의 종류, 나아가서는 그들의 두께에 제한되지 않고, 동박의 휨이 양호하게 억제된다. 또, 보다 양호하게 동박의 휨을 억제하기 위해서는, 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차이 D 의 곱의 절대값 [(T/2)×D] 가, 0.5 (㎛·㎫) 이상 140 (㎛·㎫) 이하인 것이 바람직하고, 10 (㎛·㎫) 이상 135 (㎛·㎫) 이하인 것이 바람직하고, 15 (㎛·㎫) 이상 130 (㎛·㎫) 이하인 것이 더욱 바람직하다.The copper foil with the carrier of the present invention has a total thickness of one-half of the total thickness T of the copper foil and the residual stress on the surface opposite to the intermediate layer in the copper foil carrier, i.e., the outer surface, The absolute value [(T / 2) x D] of the product of the difference D from the residual stress on the surface on the opposite side, that is, the outer surface is controlled to be not less than 0 (占 퐉 占 ㎫) and not more than 140 占 퐉 占 ㎫. This (T / 2) x D represents the center line moment of the copper foil. That is, the (T / 2) x D represents the difference between the distance from the center line of the copper foil (one-half of the total thickness T) and the residual stress, And the driving force for generating warpage on the ultra-thin copper layer surface becomes small. Therefore, the kind of the copper foil and the ultra thin copper layer to which the carrier is adhered, and further, the thickness thereof are not limited, and the warpage of the copper foil is satisfactorily suppressed. In order to further suppress the warping of the copper foil, the absolute value of the product of the one-half of the total thickness T of the copper foil and the difference between the residual stress on the outer surface of the copper foil carrier and the residual stress on the outer surface of the ultra- (Mu m · MPa) or more and less than or equal to 135 (mu m · MPa) and more preferably 15 (mu m · MPa) or less, (MPa) or more and 130 (占 퐉 · MPa) or less.

실시예Example

이하, 본 발명의 실시예에 의해 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 의해 하등 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples of the present invention, but the present invention is not limited to these Examples.

(실시예 1 ∼ 8)(Examples 1 to 8)

1. 캐리어가 부착된 동박의 제조1. Manufacture of copper foil with carrier

동박 캐리어로서 표 1 에 기재된 두께의 장척 (長尺) 전해 동박 (JX 닛코 닛세키 금속사 제조, JTC (제품명), 두께 12, 18, 70 ㎛) 및 압연 동박 (JX 닛코 닛세키 금속사 제조, C1100 (제품명), 두께 18 ㎛) 를 준비하였다.(JX (product name), thickness 12, 18, and 70 占 퐉) and rolled copper foil (JX manufactured by Nikko Nisseki Metal Co., Ltd., thickness: C1100 (product name), thickness 18 占 퐉).

각 동박은, 캐리어가 부착된 동박으로 했을 때에 외측이 되는 면의 잔류 응력은 -30 ㎫ 이상 30 ㎫ 이하의 범위로 조절하였다. 여기서, 잔류 응력이 정의 값인 경우에는 수축 응력, 부의 값인 경우에는 인장 응력을 나타낸다. 동박 캐리어로서 전해 동박을 사용하는 경우, 전해욕 조성과 전해 조건을 최적화함으로써, 표층의 잔류 응력을, 후술하는 극박 동층 외측 표면의 잔류 응력 범위에 맞추어 임의의 범위로 조절할 수 있다. 하기 전해욕 조성 및 전해 조건을 이용하여 스테인리스강제의 전해 드럼 상에 전해 동박을 제박 (製箔) 하였다. 또한, 전해액의 유속을 높게 하면 동박의 잔류 응력은 수축 방향으로 작용하는 (수축 응력이 작용하기 쉬운) 경향이 있고, 전해액의 유속을 낮게 하면 동박의 잔류 응력은 인장 방향으로 작용하는 (인장 응력이 작용하기 쉬운) 경향이 있다. 또한, 전류 밀도를 높게 하면 동박의 잔류 응력은 수축 방향으로 작용하는 (수축 응력이 작용하기 쉬운) 경향이 있고, 전류 밀도를 낮게 하면 동박의 잔류 응력은 인장 방향으로 작용하는 (인장 응력이 작용하기 쉬운) 경향이 있다. 또, 전해액의 첨가제 (예를 들어, Cl 이나 아교 등) 를 첨가함으로써도, 잔류 응력을 조정할 수 있다.Each of the copper foils was adjusted to have a residual stress of -30 MPa or more and 30 MPa or less on the outer side of the copper foil with the carrier. Here, when the residual stress is a positive value, it indicates a shrinkage stress, and when it is a negative value, it indicates a tensile stress. When the electrolytic copper foil is used as the copper foil carrier, the residual stress in the surface layer can be adjusted to an arbitrary range in accordance with the residual stress range of the outer surface of the ultra-thin copper layer to be described later by optimizing the electrolytic bath composition and electrolysis conditions. Electrolytic copper foil was foiled on an electrolytic drum made of stainless steel using the following electrolytic bath composition and electrolytic conditions. When the flow rate of the electrolytic solution is increased, the residual stress of the copper foil tends to act in the shrinking direction (shrinkage stress tends to act). When the flow rate of the electrolytic solution is lowered, the residual stress of the copper foil acts in the tensile direction It tends to be easy to operate. When the current density is increased, the residual stress of the copper foil tends to act in the shrinking direction (shrinkage stress tends to act). When the current density is lowered, the residual stress of the copper foil acts in the tensile direction Easy). The residual stress can also be adjusted by adding an additive for the electrolytic solution (for example, Cl or glue).

(전해욕 조성) (Electrolytic bath composition)

Cu : 80 ∼ 120 g/ℓCu: 80 to 120 g / l

H2SO4 : 80 ∼ 120 g/ℓH 2 SO 4 : 80 to 120 g / ℓ

Cl : 20 ∼ 80 ㎎/ℓ (실시예 5, 비교예 1) Cl: 20 to 80 mg / l (Example 5, Comparative Example 1)

아교 : 0.1 ∼ 6.0 ㎎/ℓ (실시예 1, 2, 5, 6, 7, 8, 비교예 1)Glue: 0.1 to 6.0 mg / l (Examples 1, 2, 5, 6, 7, 8, Comparative Example 1)

(전해 조건) (Electrolysis condition)

액온 : 55 ∼ 65 ℃ Solution temperature: 55 ~ 65 ℃

전류 밀도 : 100 A/d㎡ Current density: 100 A / dm 2

전해액 유속 : 1.5 m/초Electrolyte flow rate: 1.5 m / sec

동박 캐리어로서 압연 동박을 사용하는 경우, 압연 동박 제조 공정에 있어서의 압연 조건 및 열처리 조건을 최적화함으로써 표층의 잔류 응력을 임의의 범위로 조절할 수 있고, 그 방법은 당업자에게 있어서 용이하며 이미 알려진 바이다. 후술하는 극박 동층 외측 표면의 잔류 응력의 범위에 맞추어 조절하면 된다. 본 실시예에서는, 최종 냉간 압연에서의 압연 가공도를 95 %, 최종 냉간 압연에서의 최종 패스의 압연 가공도를 5 %, 최종 냉간 압연의 최종 패스에 사용한 압연 롤의 직경을 80 ㎜ 로 하였다. 또한, 압연 동박의 표층의 잔류 응력은, 최종 냉간 압연에서 사용하는 압연 롤의 롤 직경을 변화시킴으로써도 조정할 수 있으며, 또 최종 냉간 압연의 압연 가공도를 제어함으로써도 조정할 수 있다. 예를 들어, 롤 직경이 큰 경우에는 표층의 잔류 응력은 인장 방향으로 작용하는 (인장 응력이 작용하기 쉬운) 경향이 있고, 롤 직경이 작은 경우에는 표층의 잔류 응력은 수축 방향으로 작용하는 (수축 응력이 작용하기 쉬운) 경향이 있다. 또, 최종 냉간 압연의 압연 가공도가 높은 경우에는, 표층의 잔류 응력은 수축 방향으로 작용하는 (수축 응력이 작용하기 쉬운) 경향이 있고, 최종 냉간 압연의 압연 가공도가 낮은 경우에는, 인장 방향으로 작용하는 (인장 응력이 작용하기 쉬운) 경향이 있다. 또한, 최종 냉간 압연의 최종 패스의 압연 가공도가 작은 경우에는 표층의 잔류 응력은 수축 방향으로 작용하는 (수축 응력이 작용하기 쉬운) 경향이 있고, 최종 냉간 압연의 최종 패스의 압연 가공도가 큰 경우에는, 표층의 잔류 응력은 인장 방향으로 작용하는 (인장 응력이 작용하기 쉬운) 경향이 있다.When the rolled copper foil is used as the copper foil carrier, the residual stress in the surface layer can be adjusted to an arbitrary range by optimizing the rolling conditions and the heat treatment conditions in the rolled copper foil production process, and the method is easily known to those skilled in the art and is already known. It may be adjusted according to the range of the residual stress on the outer surface of the extreme thin-film layer to be described later. In the present embodiment, the rolling process degree in the final cold rolling is 95%, the final pass rolling degree in the final cold rolling is 5%, and the diameter of the rolling roll used in the final pass of the final cold rolling is 80 mm. The residual stress in the surface layer of the rolled copper foil can also be adjusted by changing the roll diameter of the rolling roll used in the final cold rolling and can also be adjusted by controlling the rolling process degree of the final cold rolling. For example, when the roll diameter is large, the residual stress in the surface layer tends to act in the tensile direction (tensile stress tends to act). When the roll diameter is small, the residual stress in the surface layer acts as the shrinkage direction The stress tends to act). When the final cold rolling has a high rolling degree, the residual stress in the surface layer tends to act in the shrinkage direction (shrinkage stress tends to act). When the rolling degree of the final cold rolling is low, (Tensile stress is likely to act). When the rolling process of the final pass of the final cold rolling is small, the residual stress in the surface layer tends to act in the shrinkage direction (shrinkage stress is likely to act), and the rolling process of the final pass of the final cold rolling is large , The residual stress in the surface layer tends to act in the tensile direction (tensile stress tends to act).

이 동박의 샤이니면에 대해, 이하의 조건으로 롤 투 롤형의 연속 라인으로 캐리어 표면 및 극박 동층측에 대해 순서대로 이하의 조건에서 표 1 에 기재된 중간층 형성 처리를 실시하였다. 캐리어 표면측과 극박 동층측의 처리 공정 사이에는, 수세 및 산세를 실시하였다. 라인 장력은, 표 1 에 기재된 것으로 하였다.With respect to the shiny side of the copper foil, the intermediate layer forming treatment described in Table 1 was carried out successively on the carrier surface and the ultra-thin copper layer side in a roll-to-roll continuous line under the following conditions under the following conditions. Between the treatment on the carrier surface side and the treatment on the ultrafine copper layer side, washing and pickling were carried out. The line tension was set as shown in Table 1.

ㆍ Ni-Zn 도금 (실시예 1 ∼ 4, 8, 비교예 3)- Ni-Zn plating (Examples 1 to 4, 8, Comparative Example 3)

황산 니켈 : 250 ∼ 300 g/ℓ Nickel sulfate: 250 to 300 g / l

염화 니켈 : 35 ∼ 45 g/ℓ Nickel chloride: 35 to 45 g / l

아세트산 니켈 : 10 ∼ 20 g/ℓ Nickel acetate: 10 to 20 g / l

시트르산3나트륨 : 15 ∼ 30 g/ℓ Sodium citrate: 15-30 g / l

광택제 : 사카린, 부틴디올 등 Polishing agents: saccharin, butynediol, etc.

도데실황산나트륨 : 30 ∼ 100 ppmSodium dodecyl sulfate: 30 to 100 ppm

ZnSO4 : 0.05 ∼ 5 g/ℓZnSO 4 : 0.05 to 5 g / l

pH : 4 ∼ 6 pH: 4 to 6

욕온 : 50 ∼ 70 ℃ Bath temperature: 50 ~ 70 ℃

전류 밀도 : 3 ∼ 15 A/d㎡Current density: 3 ~ 15 A / dm2

ㆍNi 도금 (실시예 5, 7, 비교예 2) - Ni plating (Examples 5 and 7, Comparative Example 2)

황산 니켈 : 250 ∼ 300 g/ℓ Nickel sulfate: 250 to 300 g / l

염화 니켈 : 35 ∼ 45 g/ℓ Nickel chloride: 35 to 45 g / l

아세트산 니켈 : 10 ∼ 20 g/ℓ Nickel acetate: 10 to 20 g / l

시트르산3나트륨 : 15 ∼ 30 g/ℓ Sodium citrate: 15-30 g / l

광택제 : 사카린, 부틴디올 등 Polishing agents: saccharin, butynediol, etc.

도데실황산나트륨 : 30 ∼ 100 ppmSodium dodecyl sulfate: 30 to 100 ppm

pH : 4 ∼ 6 pH: 4 to 6

욕온 : 50 ∼ 70 ℃ Bath temperature: 50 ~ 70 ℃

전류 밀도 : 3 ∼ 15 A/d㎡ Current density: 3 ~ 15 A / dm2

ㆍ전해 크로메이트 처리ㆍ electrolytic chromate treatment

액 조성 : 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓLiquid composition: Potassium dichromate 1 to 10 g / l, zinc 0 to 5 g / l

pH : 3 ∼ 4pH: 3-4

액온 : 50 ∼ 60 ℃ Temperature: 50 to 60 ° C

전류 밀도 : 0.1 ∼ 2.6 A/d㎡ Current density: 0.1 to 2.6 A / dm 2

쿨롱량 : 0.5 ∼ 30 As/d㎡Coulomb amount: 0.5 ~ 30 As / d㎡

ㆍ침지 크로메이트 처리ㆍ Immersion chromate treatment

액 조성 : 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓLiquid composition: Potassium dichromate 1 to 10 g / l, zinc 0 to 5 g / l

pH : 3 ∼ 4pH: 3-4

액온 : 50 ∼ 60 ℃ Temperature: 50 to 60 ° C

침지 시간 : 1 ∼ 20 초Immersion time: 1 to 20 seconds

계속해서, 롤 투 롤형의 연속 도금 라인 상에서 중간층 상에 두께 3 ∼ 5 ㎛ 의 극박 동층을 이하의 조건으로 전기 도금함으로써 형성하여, 캐리어가 부착된 동박을 제작하였다. 또한, 극박 동층의 잔류 응력도 전해 동박 캐리어와 동일하게 조제할 수 있다. 본건에서는, 실시예, 비교예 모두 염화물 이온 농도와 전류 밀도를 제어함으로써 조정하였다.Subsequently, an ultra thin copper layer having a thickness of 3 to 5 占 퐉 was formed on the intermediate layer on a roll-to-roll continuous plating line by electroplating under the following conditions to prepare a copper foil with a carrier. The residual stress in the ultra-thin copper layer can also be prepared in the same manner as the electrolytic copper foil carrier. In this example, all of the examples and comparative examples were adjusted by controlling the chloride ion concentration and the current density.

ㆍ극박 동층ㆍ Ultra-thin layer

구리 농도 : 30 ∼ 120 g/ℓCopper concentration: 30 ~ 120 g / ℓ

H2SO4 농도 : 20 ∼ 120 g/ℓ H 2 SO 4 concentration: 20 to 120 g / ℓ

염화물 이온 농도 : 20 ∼ 80 ㎎/ℓ Chloride ion concentration: 20 to 80 mg / l

전해액 온도 : 20 ∼ 80 ℃ Electrolyte temperature: 20 ~ 80 ℃

전류 밀도 : 10 ∼ 100 A/d㎡ Current density: 10 to 100 A / dm 2

또한, 실시예 1, 2 및 5 에 대해서는 극박 동층의 표면에 이하의 조화 처리, 방청 처리, 크로메이트 처리, 및 실란 커플링 처리를 이 순서대로 실시하였다.For Examples 1, 2 and 5, the following roughening treatment, rust-proofing treatment, chromate treatment and silane coupling treatment were carried out in this order on the surface of an extremely thin copper layer.

ㆍ조화 처리ㆍ Harmonization

Cu : 10 ∼ 20 g/ℓCu: 10 to 20 g / l

Co : 1 ∼ 10 g/ℓCo: 1-10 g / l

Ni : 1 ∼ 10 g/ℓNi: 1 to 10 g / l

pH : 1 ∼ 4 pH: 1-4

온도 : 40 ∼ 50 ℃ Temperature: 40 ~ 50 ℃

전류 밀도 Dk : 20 ∼ 30 A/d㎡ Current density Dk: 20 to 30 A / dm 2

시간 : 1 ∼ 5 초 Time: 1 to 5 seconds

Cu 부착량 : 15 ∼ 40 ㎎/d㎡ Cu adhesion amount: 15 to 40 mg / dm 2

Co 부착량 : 100 ∼ 3000 ㎍/d㎡ Co Coverage: 100 ~ 3000 ㎍ / d㎡

Ni 부착량 : 100 ∼ 1000 ㎍/d㎡Ni deposition amount: 100 ~ 1000 / / d㎡

ㆍ방청 처리ㆍ Anti-rust treatment

Zn : 0 ∼ 20 g/ℓZn: 0 to 20 g / l

Ni : 0 ∼ 5 g/ℓNi: 0 to 5 g / l

pH : 3.5 pH: 3.5

온도 : 40 ℃ Temperature: 40 ° C

전류 밀도 Dk : 0 ∼ 1.7 A/d㎡ Current density Dk: 0 ~ 1.7 A / dm2

시간 : 1 초 Time: 1 second

Zn 부착량 : 5 ∼ 250 ㎍/d㎡ Zn deposition amount: 5 ~ 250 / / dm 2

Ni 부착량 : 5 ∼ 300 ㎍/d㎡Ni deposition amount: 5 ~ 300 / / dm 2

ㆍ크로메이트 처리ㆍ Chromate treatment

K2Cr2O7 K 2 Cr 2 O 7

(Na2Cr2O7 혹은 CrO3) : 2 ∼ 10 g/ℓ(Na 2 Cr 2 O 7 or CrO 3 ): 2 to 10 g / ℓ

NaOH 혹은 KOH : 10 ∼ 50 g/ℓNaOH or KOH: 10 to 50 g / l

ZnO 혹은 ZnSO47H2O : 0.05 ∼ 10 g/ℓZnO or ZnSO 4 7H 2 O: 0.05 to 10 g / l

pH : 7 ∼ 13 pH: 7 to 13

욕온 : 20 ∼ 80 ℃ Bath temperature: 20 ~ 80 ℃

전류 밀도 : 0.05 ∼ 5 A/d㎡Current density: 0.05 to 5 A / dm 2

시간 : 5 ∼ 30 초 Time: 5 ~ 30 seconds

Cr 부착량 : 10 ∼ 150 ㎍/d㎡Cr deposition amount: 10-150 / / dm 2

ㆍ실란 커플링 처리ㆍ Silane coupling treatment

비닐트리에톡시실란 수용액Aqueous solution of vinyltriethoxysilane

(비닐트리에톡시실란 농도 : 0.1 ∼ 1.4 wt%)  (Vinyltriethoxysilane concentration: 0.1 to 1.4 wt%)

pH : 4 ∼ 5pH: 4 to 5

시간 : 5 ∼ 30 초Time: 5 ~ 30 seconds

(비교예 1 ∼ 3) (Comparative Examples 1 to 3)

비교예 1 은 동박 캐리어의 제박 전류 밀도를 60 A/d㎡ 로 하고, 중간층을 형성하지 않고 극박 동층을 형성한 것 이외에는, 실시예 2 와 동일한 조건으로 캐리어가 부착된 동박을 제작하였다. 비교예 2, 3 은 캐리어인 압연 동박 제조시의 최종 냉간 압연에서의 압연 가공도를 각각 85 %, 70 % 로 하고, 최종 냉간 압연에서의 최종 패스의 압연 가공도를 각각 10 %, 20 % 로 하고, 최종 냉간 압연의 최종 패스에 사용한 압연 롤의 직경을 각각 100 ㎜, 120 ㎜ 로 하고, 중간층으로서 비교예 2 에서는 Ni 도금을, 비교예 3 에서는 Ni-Zn 도금과 전해 크로메이트 처리를 실시한 것 이외에는, 실시예 3 과 동일한 조건으로 캐리어가 부착된 동박을 제작하였다.In Comparative Example 1, a copper foil with a carrier adhered was prepared under the same conditions as in Example 2 except that the copper foil carrier had an amorphous current density of 60 A / dm 2 and an ultra-thin copper layer was formed without forming an intermediate layer. In Comparative Examples 2 and 3, the rolling process degree in the final cold rolling at the time of manufacturing the rolled copper foil as the carrier was 85% and 70%, respectively, and the rolling process degree of the final pass in the final cold rolling was 10% and 20% Except that the rolls used for the last pass of the final cold rolling were respectively 100 mm and 120 mm in diameter and Ni plating in Comparative Example 2 and Ni-Zn plating and electrolytic chromate treatment in Comparative Example 3 as intermediate layers , And a carrier-adhered copper foil was prepared under the same conditions as in Example 3.

2. 캐리어가 부착된 동박의 각종 평가2. Various evaluation of copper foil with carrier

상기와 같이 하여 얻어진 캐리어가 부착된 동박에 대해, 이하의 방법으로 각종 평가를 실시하였다. 결과를 표 1 에 나타낸다.Various evaluations were conducted on the copper foil with the carrier thus obtained, by the following method. The results are shown in Table 1.

<극박 동층의 평균 결정립경의 측정>&Lt; Measurement of Average Grain Size of Ultra-thin Layer &gt;

FIB-SIM 을 사용하여 극박 동층의 단면을 관찰하여, 결정립을 둘러싸는 최소원의 직경을 결정립경으로 하고, 관찰 시야에 존재하는 모두 결정립에 대하여 측정을 실시하였다 (구체적으로는, 사진 촬영을 실시하여, 당해 사진에 기초하여 측정하였다). 또한, FIB-SIM 을 사용한 극박 동층의 단면 관찰은, 수속 이온 빔 (FIB) 으로 단면이 노출되도록 가공하고, 이 단면을 주사 이온 현미경 (SIM) 으로 관찰함으로써 실시된다. 그리고, 20 개 이상의 결정립경의 평균값을 평균 결정립경으로 하였다. 관찰 시야에 20 개 이상의 결정립이 존재하지 않는 경우에는, 결정립경의 측정을 실시한 결정립의 수가 20 개 이상이 될 때까지 관찰 시야를 넓혀 측정을 실시하였다. 또한, FIB-SIM 을 사용하여 극박 동층의 단면을 관찰할 때의 배율은 특별히 한정은 되지 않고, 결정립을 관찰할 수 있는 배율이면 된다. 예를 들어, 2500 ∼ 40000 배의 배율로 결정립경을 측정할 수 있다.The cross section of the extremely thin copper layer was observed by using FIB-SIM, and the diameter of the minimum circle surrounding the crystal grains was taken as the crystal grain size, and measurement was carried out for all crystal grains existing in the observation field (specifically, photographing was carried out And measured based on the photographs). Cross sectional observation of the ultra-thin copper layer using FIB-SIM is performed by processing the cross section exposed with a converged ion beam (FIB) and observing this cross section with a scanning ion microscope (SIM). The mean value of the grains of 20 or more grains was determined as the average grain size. When 20 or more crystal grains do not exist in the observation field, measurement was performed by widening the observation field until the number of crystal grains subjected to the crystal grain diameter measurement was 20 or more. The magnification at the time of observing the cross section of the ultra-thin copper layer using FIB-SIM is not particularly limited, but may be a magnification at which crystal grains can be observed. For example, the crystal grain size can be measured at a magnification of 2500 to 40,000 times.

<부착량의 측정>&Lt; Measurement of adhesion amount &

니켈 (Ni) 부착량은, 샘플을 농도 20 질량% 의 질산으로 용해시켜 ICP 발광 분석에 의해 측정하고, 크롬 (Cr) 부착량 및 아연 (Zn) 부착량은, 샘플을 농도 7 질량% 의 염산으로 용해시키고, 원자 흡광법에 의해 정량 분석을 실시함으로써 측정하였다.The nickel (Ni) adhesion amount was determined by dissolving the sample with nitric acid at a concentration of 20 mass% and measuring by ICP emission analysis. The chromium (Cr) adhesion amount and the zinc (Zn) adhesion amount were determined by dissolving the sample in hydrochloric acid at a concentration of 7 mass% , And quantitative analysis was carried out by the atomic absorption method.

<잔류 응력의 측정><Measurement of Residual Stress>

동박 캐리어 외측 표면 및 극박 동층 외측 표면의 잔류 응력은, X 선 회절법에 의해 측정하였다. 이 방법에서는, 측정 대상인 동층을 구성하는 다수의 결정의 격자면 간격 측정값과, 이미 알려져 있는 무응력 상태에서 측정된 구리의 격자면 간격 및 구리의 탄성 정수 (定數) 및 푸아송비로부터 동층 표면의 잔류 응력을 구한다.Residual stresses on the outer surface of the copper foil carrier and the outer surface of the extreme thin foil were measured by X-ray diffractometry. In this method, the lattice spacing measurement values of a plurality of crystals constituting the copper layer to be measured and the lattice spacing of the copper measured in the previously known stress-free state, the elastic constants of the copper and the Poisson's ratio, Is obtained.

본건에서는, 잔류 응력의 측정은, 주식회사 리가쿠 제조 X 선 회절 장치 RINT2100 을 사용하여 실시하였다. 회절각의 교정은, 표준 Si 결정을 사용하여 실시하였다. 또, 잔류 응력의 계산은, 주식회사 리가쿠 제조 X 선 회절 장치 RINT2100 에 부속되어 있는 계산 소프트를 사용하여 회절 피크 톱의 측정값을 사용하여 실시하였다.In this embodiment, the measurement of the residual stress was carried out using RINT2100 manufactured by Rigaku Corporation. Calibration of the diffraction angle was performed using standard Si crystals. The calculation of the residual stress was carried out by using the measurement value of the diffraction peak top using the calculation software attached to the RINT2100 manufactured by RIGAKU CORPORATION.

X 선의 침입 깊이는 통상적으로 수 ㎛ ∼ 10 ㎛ 정도이기 때문에, 측정면 표층에서부터 이 침입 깊이 범위에서의 X 선 감쇠의 영향을 가미한 평균적인 격자면 간격 및 잔류 응력이 구해진다. 캐리어가 부착된 동박에 있어서 동박 캐리어 및 극박 동층의 두께는, X 선 침입 깊이와 거의 동등하거나 그 이상이기 때문에, 측정된 잔류 응력은, 동박 캐리어 및 극박 동층의 표층의 잔류 응력을 나타내는 것이라고 생각해도 상관없다. 또한, 극박 동층 외측 표면에 조화 처리, 내열 처리, 방청 처리, 크로메이트 처리, 실란 커플링 처리 등의 표면 처리를 실시한 경우에는, 당해 표면 처리를 한 후에 (당해 표면 처리층 위로부터) 잔류 응력의 측정을 실시하였다. 또, 동박 캐리어 외측 표면에 조화 처리, 내열 처리, 방청 처리, 크로메이트 처리, 실란 커플링 처리 등의 표면 처리를 한 경우에는, 당해 표면 처리를 한 후에 (당해 표면 처리층 위로부터) 잔류 응력의 측정을 실시하는 것이 바람직하다.Since the depth of penetration of the X-rays is usually several micrometers to 10 micrometers, the average lattice spacing and the residual stress are obtained from the surface of the measurement surface to which the influence of the X-ray attenuation in the penetration depth range is added. Since the thickness of the copper foil carrier and the ultra thin copper layer in the copper foil with the carrier is almost equal to or greater than the X-ray penetration depth, the measured residual stress is considered to represent the residual stress in the surface layer of the copper foil carrier and the ultra- Does not matter. When surface treatment such as roughening treatment, heat treatment, rust-proofing treatment, chromate treatment or silane coupling treatment is performed on the ultra-thin copper layer outer surface, after the surface treatment (from above the surface treatment layer) Respectively. When surface treatment such as roughening treatment, heat treatment, rust-proofing treatment, chromate treatment or silane coupling treatment is performed on the outer surface of the copper foil carrier, after the surface treatment (from above the surface-treated layer) .

또한, 캐리어가 부착된 동박이 수지층을 갖는 경우에는, 수지층을 용제 등으로 제거한 후에 상기 서술한 잔류 응력의 측정을 할 수 있다.When the copper foil having the carrier has a resin layer, the residual stress described above can be measured after removing the resin layer with a solvent or the like.

<휨량의 측정>&Lt; Measurement of bending amount &

휨량은, 캐리어가 부착된 동박을 가로세로 10 ㎝ 의 시트상으로 잘라내어 극박 동층측을 위로 하여 수평면 상에 24 시간 이상 정치한 후, 시트의 네 모서리부의 수평면으로부터의 들뜸부 높이의 최대값을 측정하였다. 시트의 네 모서리부가 들뜨지 않고 하측 방향으로 휘어져 있는 경우, 극박 동층측을 아래로 해 두고 시트의 네 모서리부의 들뜸부 높이의 최대값을 측정하였다.The amount of warpage was measured by cutting out the copper foil with the carrier on a sheet of 10 cm long and standing on the horizontal plane for 24 hours or more with the ultra thin copper layer side up and then measuring the maximum value of the height of the lift portion from the horizontal plane of the four corners of the sheet Respectively. When the four corners of the sheet were curled downwardly, the height of the extreme portion of the four corners of the sheet was measured with the extreme thin layer side down.

Figure 112013096987197-pat00003
Figure 112013096987197-pat00003

(평가 결과)(Evaluation results)

실시예 1 ∼ 8 은, 캐리어가 부착된 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2)×D] 이 모두 0 (㎛ㆍ㎫) 이상 155 (㎛ㆍ㎫) 이하였다. 이 때문에, 모두 양호하게 동박의 휨이 억제되었다.In Examples 1 to 8, the absolute value of the product of the half of the total thickness T of the copper foil with the carrier attached thereto and the difference between the residual stress on the outer surface of the copper foil carrier and the residual stress on the outer surface of the ultra- T / 2) x D] was both 0 (占 퐉 占 ㎫) and 155 (占 퐉 占 ㎫) or less. Therefore, the warpage of the copper foil was favorably suppressed.

비교예 1 ∼ 3 은, 캐리어가 부착된 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2)×D] 이 모두 155 (㎛ㆍ㎫) 를 초과하였다. 이 때문에, 모두 동박의 휨량의 최대값이 10 ㎜ 를 초과하고 있어, 동박의 휨이 억제되고 있지 않은 것을 알 수 있다.In Comparative Examples 1 to 3, the absolute value of the product of the half of the total thickness T of the copper foil with the carrier attached thereto and the difference between the residual stress on the outer surface of the copper foil carrier and the residual stress on the outer surface of the ultra- T / 2) x D] exceeded 155 (占 퐉 占 ㎫). Therefore, it is understood that the maximum value of the amount of deflection of the copper foil exceeds 10 mm, and the warpage of the copper foil is not suppressed.

또, 실시예 3 의 캐리어가 부착된 동박에 대하여 195 ℃ 에서 6 시간 가열한 후에 잔류 응력의 측정을 실시하였다. 그 결과, 동박 캐리어의 외측 표면의 잔류 응력, 극박 동층의 외측 표면의 잔류 응력 모두 0 ㎫ 가 되었다. 그 결과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2)×D] 은 0 (㎛ㆍ㎫) 이었다. 또, 당해 가열 후의 극박 동층의 평균 결정립경은 16.1 ㎛ 였다.
The carrier foil of Example 3 was heated at 195 占 폚 for 6 hours and then the residual stress was measured. As a result, both the residual stress on the outer surface of the copper foil carrier and the residual stress on the outer surface of the ultra-thin copper layer became 0 MPa. As a result, the absolute value [(T / 2) x D] of the product of the difference between the residual stress on the outer surface of the copper foil carrier and the residual stress on the outer surface of the ultra-thin layer was 0 (占 퐉 占 ㎫). The average grain diameter of the ultra-fine copper layer after the heating was 16.1 占 퐉.

Claims (36)

동박 캐리어와, 동박 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 동층을 구비한 캐리어가 부착된 동박으로서,
상기 캐리어가 부착된 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2) × D] 이, 0 (㎛·㎫) 이상 155 (㎛·㎫) 이하이며, 상기 극박 동층의 평균 결정립경이 15 ㎛ 미만인, 캐리어가 부착된 동박.
1. A copper foil having a copper foil carrier, an intermediate layer laminated on the copper foil carrier, and a carrier having an ultra thin copper foil laminated on the intermediate layer,
(T / 2) x D, which is a product of a half of the total thickness T of the copper foil on which the carrier is attached and the difference between residual stress on the outer surface of the copper foil carrier and residual stress on the outer surface of the ultra thin layer ] Is not less than 0 (占 퐉 占 ㎫) and not more than 155 (占 퐉), and the average grain diameter of the ultra-thin copper layer is less than 15 占 퐉.
동박 캐리어와, 동박 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 동층을 구비한 캐리어가 부착된 동박으로서,
상기 캐리어가 부착된 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2) × D] 이, 0 (㎛·㎫) 보다 크고 155 (㎛·㎫) 이하인, 캐리어가 부착된 동박.
1. A copper foil having a copper foil carrier, an intermediate layer laminated on the copper foil carrier, and a carrier having an ultra thin copper foil laminated on the intermediate layer,
(T / 2) x D, which is a product of a half of the total thickness T of the copper foil on which the carrier is attached and the difference between residual stress on the outer surface of the copper foil carrier and residual stress on the outer surface of the ultra thin layer ] Is greater than 0 (탆 · MPa) and equal to or less than 155 (탆 · MPa).
제 2 항에 있어서,
상기 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2) × D] 이, 10 (㎛·㎫) 이상 135 (㎛·㎫) 이하인, 캐리어가 부착된 동박.
3. The method of claim 2,
The absolute value [(T / 2) x D] of the product of one-half of the total thickness T of the copper foil and the residual stress of the outer surface of the copper foil carrier and the residual stress of the outer surface of the ultra- (Mu m · MPa) or more and 135 (mu m · MPa) or less.
제 3 항에 있어서,
상기 동박의 총 두께 T 의 2 분의 1 과, 동박 캐리어의 외측 표면의 잔류 응력 및 극박 동층의 외측 표면의 잔류 응력의 차 D 의 곱의 절대값 [(T/2) × D] 이, 15 (㎛·㎫) 이상 130 (㎛·㎫) 이하인, 캐리어가 부착된 동박.
The method of claim 3,
The absolute value [(T / 2) x D] of the product of one-half of the total thickness T of the copper foil and the residual stress of the outer surface of the outer surface of the copper foil carrier and the residual stress of the outer surface of the ultra- (탆 占 ㎫) and not more than 130 (占 퐉 占 ㎫).
제 1 항에 있어서,
상기 동박 캐리어가 전해 동박 또는 압연 동박으로 이루어지는, 캐리어가 부착된 동박.
The method according to claim 1,
Wherein the copper foil carrier comprises an electrolytic copper foil or a rolled copper foil.
제 1 항에 있어서,
상기 중간층은, 동박 캐리어와의 계면에 접하고 있는 Ni 층과 극박 동층과의 계면에 접하고 있는 Cr 층으로 구성되고, 상기 중간층에 있어서의 Ni 의 부착량이 1 ㎍/d㎡ 이상 40000 ㎍/d㎡ 이하이고, 상기 중간층에 있어서의 Cr 의 부착량이 1 ㎍/d㎡ 이상 100 ㎍/d㎡ 이하이며, 상기 중간층에는 추가로 1 ㎍/d㎡ 이상 70 ㎍/d㎡ 이하의 부착량으로 Zn 이 존재하는, 캐리어가 부착된 동박.
The method according to claim 1,
Wherein the intermediate layer is composed of a Cr layer in contact with an interface between the Ni layer and the ultra thin copper layer in contact with the copper foil carrier and the adhesion amount of Ni in the intermediate layer is 1 to 40000 占 퐂 / Wherein the amount of Cr deposited on the intermediate layer is not less than 1 占 퐂 / dm2 and not more than 100 占 퐂 / dm2, and the intermediate layer further contains Zn in an adhesion amount of not less than 1 占 퐂 / dm2 and not more than 70 占 퐂 / Copper with carrier attached.
제 1 항에 있어서,
상기 극박 동층의 두께가 1 ㎛ 이상 10 ㎛ 이하인, 캐리어가 부착된 동박.
The method according to claim 1,
Wherein the ultra thin copper layer has a thickness of 1 占 퐉 or more and 10 占 퐉 or less.
삭제delete 제 1 항에 있어서,
상기 극박 동층 표면에 조화 처리층을 갖는, 캐리어가 부착된 동박.
The method according to claim 1,
And a roughened treatment layer on the ultra thin copper layer surface.
제 9 항에 있어서,
상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는, 캐리어가 부착된 동박.
10. The method of claim 9,
Wherein the surface of the roughening treatment layer has at least one layer selected from the group consisting of a heat resistant layer, a rust preventive layer, a chromate treatment layer and a silane coupling treatment layer.
제 10 항에 있어서,
상기 방청층 및 상기 내열층의 적어도 일방이, 니켈, 코발트, 구리, 아연에서 선택되는 1 개 이상의 원소를 함유하는, 캐리어가 부착된 동박.
11. The method of claim 10,
Wherein at least one of the rust preventive layer and the heat resistant layer contains at least one element selected from nickel, cobalt, copper and zinc.
제 10 항에 있어서,
상기 방청층 및 상기 내열층의 적어도 일방이, 니켈, 코발트, 구리, 아연에서 선택되는 1 개 이상의 원소로 이루어지는, 캐리어가 부착된 동박.
11. The method of claim 10,
Wherein at least one of the rust preventive layer and the heat resistant layer is composed of at least one element selected from the group consisting of nickel, cobalt, copper and zinc.
제 10 항에 있어서,
상기 조화 처리층 상에 상기 내열층을 갖는, 캐리어가 부착된 동박.
11. The method of claim 10,
And the heat-resistant layer on the roughening treatment layer.
제 10 항에 있어서,
상기 조화 처리층 상에 상기 방청층을 갖는, 캐리어가 부착된 동박.
11. The method of claim 10,
And the rust-preventive layer on the roughening treatment layer.
제 13 항에 있어서,
상기 내열층 상에 상기 방청층을 갖는, 캐리어가 부착된 동박.
14. The method of claim 13,
And the rust-preventive layer on the heat resistant layer.
제 10 항에 있어서,
상기 방청층 상에 상기 크로메이트 처리층을 갖는, 캐리어가 부착된 동박.
11. The method of claim 10,
And a chromate treatment layer on the rust preventive layer.
제 15 항에 있어서,
상기 방청층 상에 상기 크로메이트 처리층을 갖는, 캐리어가 부착된 동박.
16. The method of claim 15,
And a chromate treatment layer on the rust preventive layer.
제 10 항에 있어서,
상기 크로메이트 처리층 상에 상기 실란 커플링 처리층을 갖는, 캐리어가 부착된 동박.
11. The method of claim 10,
And the silicate coupling treatment layer on the chromate treatment layer.
제 17 항에 있어서,
상기 크로메이트 처리층 상에 상기 실란 커플링 처리층을 갖는, 캐리어가 부착된 동박.
18. The method of claim 17,
And the silicate coupling treatment layer on the chromate treatment layer.
제 1 항에 있어서,
상기 극박 동층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는, 캐리어가 부착된 동박.
The method according to claim 1,
A carrier-adhered copper foil having at least one layer selected from the group consisting of a heat resistant layer, a rust preventive layer, a chromate treatment layer and a silane coupling treatment layer on the surface of the ultra thin copper layer.
제 1 항에 있어서,
상기 캐리어가 부착된 동박을 가로세로 10 ㎝ 의 시트상으로 잘라내어 수평면 상에 정치 (靜置) 했을 때의 시트 네 모서리부의 수평면으로부터의 들뜸부 높이의 최대값이 10 ㎜ 이하인, 캐리어가 부착된 동박.
The method according to claim 1,
Wherein the copper foil with the carrier is cut into a sheet of 10 cm in length and 10 cm in length and the maximum value of the height of the lift portion from the horizontal plane of the four corners of the sheet when the carrier is held on a horizontal plane is 10 mm or less, .
제 1 항에 있어서,
상기 극박 동층 상에 수지층을 구비하는, 캐리어가 부착된 동박.
The method according to claim 1,
And a resin layer on the ultra thin copper layer.
제 9 항에 있어서,
상기 조화 처리층 상에 수지층을 구비하는, 캐리어가 부착된 동박.
10. The method of claim 9,
And a resin layer on the roughening treatment layer.
제 10 항에 있어서,
상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층 상에 수지층을 구비하는, 캐리어가 부착된 동박.
11. The method of claim 10,
And a resin layer on at least one layer selected from the group consisting of the heat resistant layer, the rust prevention layer, the chromate treatment layer and the silane coupling treatment layer.
제 22 항에 있어서,
상기 수지층이 유전체를 포함하는, 캐리어가 부착된 동박.
23. The method of claim 22,
Wherein the resin layer comprises a dielectric.
제 23 항에 있어서,
상기 수지층이 유전체를 포함하는, 캐리어가 부착된 동박.
24. The method of claim 23,
Wherein the resin layer comprises a dielectric.
제 24 항에 있어서,
상기 수지층이 유전체를 포함하는, 캐리어가 부착된 동박.
25. The method of claim 24,
Wherein the resin layer comprises a dielectric.
제 1 항 내지 제 7 항 또는 제 9 항 내지 제 27 항 중 어느 한 항에 기재된 캐리어가 부착된 동박을 사용하여 제조한, 구리 피복 적층판.A copper clad laminate produced by using the copper foil having the carrier according to any one of claims 1 to 7 or 9 to 27. [ 제 1 항 내지 제 7 항 또는 제 9 항 내지 제 27 항 중 어느 한 항에 기재된 캐리어가 부착된 동박을 사용하여 제조한, 프린트 배선판.A printed wiring board produced by using the copper foil with a carrier according to any one of claims 1 to 7 or 9 to 27. 제 1 항 내지 제 7 항 또는 제 9 항 내지 제 27 항 중 어느 한 항에 기재된 캐리어가 부착된 동박을 사용하여 제조한, 프린트 회로판.A printed circuit board manufactured by using the copper foil with the carrier according to any one of claims 1 to 7 or 9 to 27. 제 1 항 내지 제 7 항 또는 제 9 항 내지 제 27 항 중 어느 한 항에 기재된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정,
상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정,
상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 동박 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브 트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
A method for manufacturing a semiconductor device, comprising the steps of preparing a copper foil and an insulating substrate with the carrier according to any one of claims 1 to 7 or 9 to 27,
A step of laminating the copper foil on which the carrier is adhered and the insulating substrate,
The copper clad laminate is formed by laminating the copper foil with the carrier and the insulating substrate and then peeling off the copper foil carrier of the copper foil on which the carrier is adhered to form a copper clad laminate. Thereafter, a semi-additive method, A step of forming a circuit by any one of a positive additive method, a differential additive method, and a modified semi additive method.
제 1 항 내지 제 7 항 또는 제 9 항 내지 제 27 항 중 어느 한 항에 기재된 캐리어가 부착된 동박의 상기 극박 동층측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어가 부착된 동박의 상기 극박 동층측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및,
상기 캐리어를 박리시킨 후에, 상기 극박 동층을 제거함으로써, 상기 극박 동층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는, 프린트 배선판의 제조 방법.
A method for manufacturing a copper foil, comprising the steps of: forming a circuit on the surface of the copper foil having the carrier according to any one of claims 1 to 7 or 27 to 27 on the ultra-
Forming a resin layer on the ultra thin copper layer side surface of the copper foil on which the carrier is adhered so that the circuit is buried,
A step of forming a circuit on the resin layer,
A step of forming a circuit on the resin layer and thereafter peeling the carrier,
And exposing a circuit buried in the resin layer formed on the surface of the ultra thin copper layer by removing the ultra thin copper layer after peeling the carrier.
제 32 항에 있어서,
상기 수지층 상에 회로를 형성하는 공정이, 상기 수지층 상에 다른 캐리어가 부착된 동박을 극박 동층측으로부터 첩합 (貼合) 하고, 상기 수지층에 첩합한 캐리어가 부착된 동박을 사용하여 상기 회로를 형성하는 공정인, 프린트 배선판의 제조 방법.
33. The method of claim 32,
Wherein the step of forming a circuit on the resin layer comprises a step of bonding a copper foil having another carrier on the resin layer from the side of the ultra thin copper layer and bonding the copper foil with the carrier bonded to the resin layer, And forming a circuit on the printed circuit board.
캐리어가 부착된 동박의 극박 동층측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어가 부착된 동박의 상기 극박 동층측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정으로서, 상기 수지층 상에 다른 캐리어가 부착된 동박을 극박 동층측으로부터 첩합 (貼合) 하고, 상기 수지층에 첩합한 캐리어가 부착된 동박을 사용하여 상기 회로를 형성하는 공정인, 상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및,
상기 캐리어를 박리시킨 후에, 상기 극박 동층을 제거함으로써, 상기 극박 동층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하고,
상기 캐리어가 부착된 동박 및 상기 수지층 상에 첩합하는 다른 캐리어가 부착된 동박은 제 1 항 내지 제 7 항 또는 제 9 항 내지 제 27 항 중 어느 한 항에 기재된 캐리어가 부착된 동박인, 프린트 배선판의 제조 방법.
A step of forming a circuit on the surface of the ultra thin copper layer of the copper foil having the carrier,
Forming a resin layer on the ultra thin copper layer side surface of the copper foil on which the carrier is adhered so that the circuit is buried,
A step of forming a circuit on the resin layer, wherein a copper foil having another carrier adhered on the resin layer is bonded from the side of the ultra-thin copper layer, and the copper foil with the carrier adhered to the resin layer is used, A step of forming a circuit on the resin layer, which is a step of forming a circuit,
A step of forming a circuit on the resin layer and thereafter peeling the carrier,
And exposing a circuit embedded in the resin layer formed on the surface of the ultra thin copper layer by removing the ultra thin copper layer after peeling the carrier,
Wherein the copper foil with the carrier and the other carrier to which the carrier is adhered on the resin layer is a copper foil having the carrier according to any one of claims 1 to 7 or 9 to 27, (Method for manufacturing a wiring board).
제 32 항에 있어서,
상기 수지층 상에 회로를 형성하는 공정이, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시되는, 프린트 배선판의 제조 방법.
33. The method of claim 32,
Wherein the step of forming a circuit on the resin layer is carried out by any one of a semi-additive method, a subtractive method, a pattern additive method, and a modified semi-additive method.
제 32 항에 있어서,
캐리어를 박리하기 전에, 캐리어가 부착된 동박의 캐리어측 표면에 기판을 형성하는 공정을 추가로 포함하는, 프린트 배선판의 제조 방법.
33. The method of claim 32,
Further comprising a step of forming a substrate on the carrier-side surface of the copper foil on which the carrier is adhered before peeling off the carrier.
KR1020130128013A 2012-10-26 2013-10-25 Copper foil with carrier, and copper clad laminate, printed wiring board and printed circuit board using the same, and method for maunfacturing printed wiring board KR101569253B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2012-236858 2012-10-26
JP2012236858 2012-10-26
JPJP-P-2013-016116 2013-01-30
JP2013016116A JP5358740B1 (en) 2012-10-26 2013-01-30 Copper foil with carrier, copper-clad laminate using the same, printed wiring board, printed circuit board, and printed wiring board manufacturing method

Publications (2)

Publication Number Publication Date
KR20140053797A KR20140053797A (en) 2014-05-08
KR101569253B1 true KR101569253B1 (en) 2015-11-13

Family

ID=49850277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130128013A KR101569253B1 (en) 2012-10-26 2013-10-25 Copper foil with carrier, and copper clad laminate, printed wiring board and printed circuit board using the same, and method for maunfacturing printed wiring board

Country Status (5)

Country Link
JP (1) JP5358740B1 (en)
KR (1) KR101569253B1 (en)
CN (1) CN103786389B (en)
MY (1) MY157604A (en)
TW (1) TWI564144B (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782561B2 (en) 2015-07-16 2020-11-11 Jx金属株式会社 Copper foil with carrier, laminate, manufacturing method of laminate, manufacturing method of printed wiring board and manufacturing method of electronic equipment
JP6058182B1 (en) 2015-07-27 2017-01-11 Jx金属株式会社 Copper foil with carrier, laminate, printed wiring board manufacturing method and electronic device manufacturing method
JP6006445B1 (en) 2015-07-27 2016-10-12 Jx金属株式会社 Copper foil with carrier, laminate, printed wiring board manufacturing method and electronic device manufacturing method
JP6339636B2 (en) 2015-08-06 2018-06-06 Jx金属株式会社 Copper foil with carrier, laminate, printed wiring board manufacturing method and electronic device manufacturing method
JP6200042B2 (en) 2015-08-06 2017-09-20 Jx金属株式会社 Copper foil with carrier, laminate, printed wiring board manufacturing method and electronic device manufacturing method
JP6190500B2 (en) 2015-08-06 2017-08-30 Jx金属株式会社 Copper foil with carrier, laminate, printed wiring board manufacturing method and electronic device manufacturing method
JP2018171902A (en) * 2017-03-31 2018-11-08 Jx金属株式会社 Copper foil with release layer, laminate, method for producing printed wiring board and method for producing electronic apparatus
JP2018171899A (en) * 2017-03-31 2018-11-08 Jx金属株式会社 Copper foil with release layer, laminate, method for producing printed wiring board and method for producing electronic apparatus
CN112004964B (en) * 2018-04-25 2022-03-18 古河电气工业株式会社 Surface-treated copper foil, copper-clad plate and printed circuit board
WO2020066457A1 (en) * 2018-09-25 2020-04-02 東レKpフィルム株式会社 Layered body and layered body production method
CN113646469A (en) * 2019-03-27 2021-11-12 三井金属矿业株式会社 Metal foil for printed wiring board, metal foil with carrier, metal-clad laminate, and method for manufacturing printed wiring board using same
US20230276579A1 (en) * 2020-07-16 2023-08-31 Mitsui Mining & Smelting Co., Ltd. Manufacturing methods for copper-clad laminate and printed wiring board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331537A (en) * 1999-05-19 2000-11-30 Furukawa Circuit Foil Kk Copper foil for high density hyperfine wiring board
JP2005262506A (en) * 2004-03-16 2005-09-29 Mitsui Mining & Smelting Co Ltd Electrolytic copper foil with carrier foil equipped with resin layer for forming insulating layer, copper clad laminated sheet, printed wiring board, manufacturing method of multilayered copper clad laminated sheet and printed wiring board manufacturing method
JP2007152796A (en) * 2005-12-06 2007-06-21 Mitsui Mining & Smelting Co Ltd Method for correcting curl of composite foil

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873637A (en) * 1973-02-23 1975-03-25 Sony Corp Adhesive composition containing phenoxy and epoxy resins and a cross-linking agent therefor
US3984598A (en) * 1974-02-08 1976-10-05 Universal Oil Products Company Metal-clad laminates
JPS60147192A (en) * 1984-01-11 1985-08-03 株式会社日立製作所 Method of producing printed circuit board
JP3612594B2 (en) * 1998-05-29 2005-01-19 三井金属鉱業株式会社 Composite foil with resin, method for producing the same, multilayer copper-clad laminate using the composite foil, and method for producing multilayer printed wiring board
JP3770537B2 (en) * 2001-07-30 2006-04-26 三井金属鉱業株式会社 Capacitor and method for producing double-sided copper-clad laminate for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331537A (en) * 1999-05-19 2000-11-30 Furukawa Circuit Foil Kk Copper foil for high density hyperfine wiring board
JP2005262506A (en) * 2004-03-16 2005-09-29 Mitsui Mining & Smelting Co Ltd Electrolytic copper foil with carrier foil equipped with resin layer for forming insulating layer, copper clad laminated sheet, printed wiring board, manufacturing method of multilayered copper clad laminated sheet and printed wiring board manufacturing method
JP2007152796A (en) * 2005-12-06 2007-06-21 Mitsui Mining & Smelting Co Ltd Method for correcting curl of composite foil

Also Published As

Publication number Publication date
TW201431678A (en) 2014-08-16
JP2014100905A (en) 2014-06-05
CN103786389B (en) 2017-01-04
KR20140053797A (en) 2014-05-08
TWI564144B (en) 2017-01-01
JP5358740B1 (en) 2013-12-04
MY157604A (en) 2016-06-30
CN103786389A (en) 2014-05-14

Similar Documents

Publication Publication Date Title
KR101569253B1 (en) Copper foil with carrier, and copper clad laminate, printed wiring board and printed circuit board using the same, and method for maunfacturing printed wiring board
KR101975086B1 (en) Copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
KR101762049B1 (en) Copper foil with carrier, copper-clad laminate, printed wiring board, electronic device, and production method for printed wiring board
KR101956428B1 (en) Copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
WO2015108191A1 (en) Surface-treated copper foil, copper foil with carrier, printed wiring board, copper-clad laminate, laminate and method for producing printed wiring board
KR101833590B1 (en) Surface-treated copper foil, copper foil with carrier, laminate, printed circuit board, electronic device, method of manufacturing surface-treated copper foil and method of manufacturing printed circuit board
US10791631B2 (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
KR101937606B1 (en) Method of manufacturing copper foil with carrier, method of manufacturing copper-clad laminate, method of manufacturing printed wiring board, and method of manufacturing electronic device, copper foil with carrier, laminate, printed wiring board, and electronic device
WO2014065430A1 (en) Copper foil with carrier, copper-clad laminate using copper foil with carrier, printed wiring board, printed circuit board, and printed wiring board production method
US10820414B2 (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
JP5746402B2 (en) Copper foil with carrier, copper-clad laminate, printed wiring board, electronic device, and method for manufacturing printed wiring board
WO2014065431A1 (en) Copper foil with carrier, copper-clad laminate using copper foil with carrier, printed wiring board, printed circuit board, and printed wiring board production method
TWI551437B (en) And the use of a carrier copper foil of the printed wiring board thereof, printed circuit boards and copper-clad laminates
TWI526303B (en) Surface-processed copper foil, laminated circuit board, carrier copper foil, printed wiring board, printed circuit board, electronic machine and printed wiring board manufacturing method
JP6821370B2 (en) Metal foil with carrier, laminate, manufacturing method of laminate, manufacturing method of printed wiring board and manufacturing method of electronic equipment
JP6522974B2 (en) Copper foil with carrier, laminate, method of producing laminate, and method of producing printed wiring board
KR101569252B1 (en) Copper foil with carrier, and copper clad laminate, printed wiring board and printed circuit board using the same, and method for maunfacturing printed wiring board
JP5859078B1 (en) Method for producing copper foil with carrier, method for producing copper-clad laminate, method for producing printed wiring board, and method for producing electronic device
JP6178360B2 (en) Surface-treated copper foil, copper foil with carrier, method for producing printed circuit board, method for producing copper-clad laminate, and method for producing printed wiring board
JP2016050364A (en) Copper foil with carrier, copper-clad laminate, printed wiring board, electronic device, and laminate, and methods for manufacturing copper foil with carrier, copper-clad laminate, and printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 4