KR101535919B1 - 데이터 처리 방법, 이를 수행하기 위한 구동 장치 및 이 데이터 처리 장치를 구비한 표시 장치 - Google Patents

데이터 처리 방법, 이를 수행하기 위한 구동 장치 및 이 데이터 처리 장치를 구비한 표시 장치 Download PDF

Info

Publication number
KR101535919B1
KR101535919B1 KR1020080126712A KR20080126712A KR101535919B1 KR 101535919 B1 KR101535919 B1 KR 101535919B1 KR 1020080126712 A KR1020080126712 A KR 1020080126712A KR 20080126712 A KR20080126712 A KR 20080126712A KR 101535919 B1 KR101535919 B1 KR 101535919B1
Authority
KR
South Korea
Prior art keywords
data
pixel
unit
storage unit
blank
Prior art date
Application number
KR1020080126712A
Other languages
English (en)
Other versions
KR20100068049A (ko
Inventor
한영수
박재형
박보윤
전병길
이창수
김보라
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080126712A priority Critical patent/KR101535919B1/ko
Priority to US12/628,635 priority patent/US8325208B2/en
Priority to EP09014971A priority patent/EP2200012A3/en
Priority to JP2009279182A priority patent/JP5520587B2/ja
Publication of KR20100068049A publication Critical patent/KR20100068049A/ko
Application granted granted Critical
Publication of KR101535919B1 publication Critical patent/KR101535919B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

단위화소열 데이터는 N개의 색 데이터들로 이루어지고, M개의 단위화소열 데이터들에 포함된 색 데이터들을 M개씩 묶는 데이터 처리 방법은 단위화소열 데이터의 색 데이터들을 1개씩 나누어 저장한다. 저장된 데이터를 읽어 2개씩 묶어 저장하다. 이에 따르면, 저장부의 사이즈를 줄일 수 있고, 저장부에 데이터를 저장 및 읽는 타이밍 마진을 확보하여 데이터 처리 신뢰성을 향상시킬 수 있다(M 및 N 은 2이상의 자연수임).
데이터인에이블신호, 저장 용량, 색 데이터, 저장부

Description

데이터 처리 방법, 이를 수행하기 위한 구동 장치 및 이 데이터 처리 장치를 구비한 표시 장치{METHOD OF PROCESSING DATA, DRIVING APPARATUS FOR PERFORMING THE SAME AND DISPLAY APPARATUS HAVING THE DRIVING APPARATUS}
본 발명은 데이터 처리 방법, 이를 수행하기 위한 구동 장치 및 이 데이터 처리 장치를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 구동 신뢰성을 향상시키기 위한 데이터 처리 방법, 이를 수행하기 위한 구동 장치 및 이 데이터 처리 장치를 포함하는 표시 장치에 관한 것이다.
일반적으로 액정표시장치는 액정표시패널과, 상기 액정표시패널을 구동시키는 구동칩이 실장된 인쇄회로기판과, 상기 액정표시패널과 인쇄회로기판을 전기적으로 연결하고 소스 구동칩이 실장된 소스 테이프 캐리어 패키지들 및 게이트 구동칩이 실장된 게이트 테이프 캐리어 패키지들을 포함한다.
상기 액정표시장치는 사이즈를 줄이고 제조 원가를 절감하기 위한 방안으로, 상기 게이트 테이프 캐리어 패키지들을 제거하고, 상기 게이트 구동회로를 상기 액정표시패널에 직접 형성하는 GIL(Gate IC Less) 구조가 개발되어 적용되고 있다.
이와 더불어, 소스 구동칩의 개수를 줄이기 위해 하나의 데이터 배선에 서로 다른 컬러의 화소들이 연결된 구조, 즉, 가로 화소 구조를 채용되고 있다. 상기 가로 화소 구조는 레드 컬러 화소, 그린 컬러 화소 및 블루 컬러 화소 각각은 가로 방향으로 장변이 형성되고 세로 방향으로 단변이 형성되어 레드, 그린 및 블루 화소들이 세로 방향으로 배열된 구조이다.
상기 가로 화소 구조를 채용하는 경우, 상기 레드, 그린 및 블루 화소들이 동일한 데이터 배선에 연결되어 수평 구간(1H)을 1/3H로 나누어 각각 구동됨에 따라서, 데이터 배선의 개수가 1/3 로 감소할 수 있다. 반면, 상기 가로 화소 구조는 상기 레드, 그린 및 블루 화소들에 데이터 전압들이 각각 충전되는 시간이 1/3H 로 충전율이 부족한 문제점을 갖는다.
본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 메모리 사이즈 감소 및 구동 신뢰성 향상을 위한 데이터 처리 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 데이터 처리 방법을 수행하기 위한 구동 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 구동 장치를 구비한 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 단위화소열 데이 터는 N개의 색 데이터들로 이루어지고(N 및 M 은 2이상의 자연수), M개의 단위화소열 데이터들에 포함된 색 데이터들을 M개씩 묶는 데이터 처리 방법은 상기 단위화소열 데이터의 색 데이터들을 1개씩 나누어 저장한다. 상기 저장된 데이터를 읽어 2개씩 묶어 저장하다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 단위화소열 데이터는 N개의 색 데이터들로 이루어지고, M개의 단위화소열 데이터들에 포함된 M × N개의 색 데이터들을 M개씩 묶어 처리하는 구동 장치는 제어부와 저장부를 포함한다(N 및 M은 2이상의 자연수). 상기 제어부는 데이터인에이블신호의 1 수평주기(1H)에 대응하는 펄스에 동기되어 1/N 수평주기의 폭을 갖는 제1 펄스와, 상기 제1 펄스들 사이에 위치하고 상기 펄스들 사이의 블랭크의 구간을 N으로 나눈 구간을 갖는 제1 블랭크를 포함하는 제1 데이터인에이블신호와, 상기 제1 펄스에 동기되어 2/N 수평주기의 폭을 갖는 제2 펄스와 상기 제2 펄스들 사이에 위치하고 2개의 제1 블랭크 구간을 갖는 제2 블랭크를 포함하는 제2 데이터인에이블신호를 생성한다. 상기 저장부는 상기 제1 펄스에 응답하여 상기 단위화소열 데이터의 색 데이터를 1개씩 나누고, 상기 제2 펄스에 응답하여 1개씩 나눠진 데이터를 2개씩 묶어 저장한다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널 및 구동 장치를 포함한다. 상기 표시 패널은 N개의 색 화소들로 이루어진 단위화소가 배열된 단위화소열이 정의되고, 제1 방향으로 색 화소들이 배열된 제1 색화소열과 제2 방향으로 색 화소들이 배열된 제2 색화소열을 포함하며, 하나의 데이터 배선은 상기 제1 색화소열과 전기적으로 연결되고, 하나의 게이트 배선은 서로 인접한 복수의 제2 색화소열들과 전기적으로 연결된다. 상기 구동 장치는 단위화소열 데이터는 N개의 색 데이터들로 이루어지고, M개의 단위화소열 데이터들에 포함된 M × N개의 색 데이터들을 M개씩 묶어 상기 표시 패널에 제공하며, 제어부 및 저장부를 포함하다(N 및 M은 2이상의 자연수). 상기 제어부는 데이터인에이블신호의 1 수평주기(1H)에 대응하는 펄스에 동기되어 1/N 수평주기의 폭을 갖는 제1 펄스와, 상기 제1 펄스들 사이에 위치하고 상기 펄스들 사이의 블랭크의 구간을 N으로 나눈 구간을 갖는 제1 블랭크를 포함하는 제1 데이터인에이블신호와, 상기 제1 펄스에 동기되어 2/N 수평주기의 폭을 갖는 제2 펄스와 상기 제2 펄스들 사이에 위치하고 2개의 제1 블랭크 구간을 갖는 제2 블랭크를 포함하는 제2 데이터인에이블신호를 생성한다. 상기 저장부는 상기 제1 펄스에 응답하여 상기 단위화소열 데이터의 색 데이터를 1개씩 나누고, 상기 제2 펄스에 응답하여 1개씩 나눠진 데이터를 2개씩 묶어 저장한다.
본 발명에 따르면, 저장부의 사이즈를 줄일 수 있고, 상기 저장부에 데이터를 저장 및 읽는 타이밍 마진을 확보하여 데이터 처리 신뢰성을 향상시킬 수 있다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그 러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 실시예 1에 따른 표시 장치의 블록도이다. 도 2는 도 1에 도시된 표시 패널의 일 예에 따른 화소 구조를 나타낸 개념도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 상기 표시 패널(100)을 구동하는 구동 장치(200)를 포함한다.
상기 표시 패널(100)은 N개의 색 화소들로 이루어진 단위화소가 배열된 단위화소열이 정의되고, 제1 방향으로 색 화소들이 배열된 제1 색화소열과 제2 방향으로 배열된 제2 색화소열을 포함하며, 하나의 데이터 배선은 상기 제1 색화소열과 전기적으로 연결되고, 하나의 게이트 배선은 인접한 복수의 제2 색화소열들과 전기적으로 연결된다. 상기 N은 2 이상의 자연수이다.
예를 들면, 도 2에 도시된 바와 같이, 상기 표시 패널(100)은 복수의 데이터 배선들(DLm, DLm+1)과, 복수의 게이트 배선들(GLn, GLn+1, GLn+2) 및 복수의 단위 화소들(P)을 포함한다. 각 단위 화소(P)는 적색(Red), 녹색(Green) 및 청색(Blue)의 화소들을 포함한다. 예를 들면, 한 쌍의 데이터 배선들(DLm, DLm+1)은 제1 방향으로 연장되고, 상기 게이트 배선들GLn, GLn+1, GLn+2)은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 제1 단위 화소(P1)는 상기 제1 방향으로 배열된 제1 적색 화소(R1), 제1 녹색 화소(G1) 및 제1 청색 화소(B1)를 포함한다. 제2 단위 화소(P2)는 상기 제1 단위 화소(P1)와 상기 제1 방향으로 인접하게 배치되고, 상기 제1 방향으로 배열된 제2 적색 화소(R2), 제2 녹색 화소(G2) 및 제2 청색 화소(B2)를 포함한다. 상기 m 및 n 은 자연수이다.
한 쌍의 데이터 배선들은 규칙성을 가지고 제1 방향으로 배열된 색 화소들과 교대로 전기적으로 연결된다. 예를 들면, 제m 데이터 배선(DLm)은 제1 적색 화소(R1) 및 제1 청색 화소(B1)와 전기적으로 연결되고, 제m+1 데이터 배선(DLm+1)은 제1 녹색 화소(G1), 제2 적색 화소(R2) 및 제2 청색 화소(B2)와 전기적으로 연결된다.
하나의 게이트 배선은 상기 제1 방향으로 인접한 두 개의 제2 색화소열의 색 화소들과 전기적으로 연결된다. 예를 들면, 제n 게이트 배선(GLn)은 제1 적색 화소(R1), 제1 녹색 화소(G1)와 연결되고, 제n+1 게이트 배선(GLn+1)은 제1 청색 화소(B1)와 제2 적색 화소(R2)와 연결되고, 제n+2 게이트 배선(GLn+2)은 제2 녹색 화소(G2)와 제2 청색 화소(B2)와 연결된다.
즉, 상기 제2 방향으로 배열된 제k 단위 화소열(LINE k) 및 제k+1 단위 화소열(LINE k+1)은 3 개의 게이트 배선들(GLn, GLn+1, GLn+2)과 전기적으로 연결된다. 상기 k는 자연수이다.
상기 구동 장치(200)는 타이밍 제어부(110), 구동전압 발생부(130), 데이터 구동부(150) 및 게이트 구동부(170)를 포함한다.
상기 타이밍 제어부(110)는 외부로부터 동기신호(101) 및 데이터(102)를 수신한다. 상기 동기신호(101)는 수평동기신호, 수직동기신호 및 수평동기신호에 동기된 데이터인에이블신호(이하, 'DE 신호' 라 함)를 포함하고, 상기 데이터(102)는 적색, 녹색 및 청색 데이터를 포함한다. 상기 타이밍 제어부(110)는 상기 동기신호(101)를 이용해 상기 구동 장치(200)의 구동 타이밍을 제어하는 게이트 제어신호 및 데이터 제어신호들을 생성한다. 상기 타이밍 제어부(110)는 상기 데이터(102) 를 저장하는 저장부(미도시)를 포함한다. 상기 타이밍 제어부(110)는 상기 저장부의 용량을 절감하고 데이터 처리 신뢰성을 향상시키는 데이터 처리 방식을 통해 상기 데이터를 상기 표시 패널(100)의 화소 구조에 대응하여 처리한다. 상기 타이밍 제어부(110)의 데이터 처리 방식은 도 4 및 도 5를 참조하여 상세하게 후술된다.
상기 타이밍 제어부(110)는 수신된 DE 신호를 이용하여 M개의 단위화소열의 데이터들을 M개의 색 데이터들로 묶어 나누어 처리한다. 상기 DE 신호는 1 수평주기(H)에 대응하는 펄스와 상기 펄스들 사이에 위치한 블랭크로 이루어고, 상기 블랭크의 크기는 가변될 수 있다. 상기 단위 화소는 적색, 녹색, 및 청색 화소로 이루어짐에 따라서 상기 단위 화소열의 데이터는 적색, 녹색 및 청색 데이터들로 이루어진다. 상기 M은 2이상의 자연수이다.
예를 들면, 상기 타이밍 제어부(110)는 수신된 2개의 단위화소열 데이터들을 다음과 같이 2개의 색 데이터들로 각각 묶어 출력한다. 2H 에 대응하는 제k 및 제k+1 단위 화소열의 데이터들을 2/3H 동안 제k 단위화소열의 적색 및 녹색 데이터를 출력하고, 다음 2/3H 동안 제k 단위화소열의 청색 데이터와 제k+1 단위화소열의 적색 데이터를 출력하고, 다음 2/3H 동안 제k+1 단위화소열의 녹색 및 청색 데이터를 출력한다. 이하에서는 상기 제k 단위 화소열의 데이터를 '제k 라인의 데이터'라 명칭한다.
상기 구동전압 발생부(130)는 외부로부터 수신된 전원전압을 이용해 상기 표시 장치를 구동하기 위한 구동전압을 생성한다. 예를 들면, 상기 구동전압 발생부(130)는 상기 데이터 구동부(150)에 디지털 전원전압(DVDD) 및 아날로그 전원전 압(AVDD)을 제공하고, 상기 게이트 구동부(170)에 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF)을 제공한다.
상기 데이터 구동부(150)는 상기 타이밍 제어부(110)로부터 수신된 데이터 제어신호에 동기되어 상기 데이터를 아날로그 형태의 데이터 전압으로 변환하여 상기 표시 패널(100)의 데이터 배선들에 출력한다. 예를 들면, 상기 데이터 구동부(150)는 2/3H 주기로 수신되는 데이터를 아날로그 형태의 데이터 전압으로 변환하여 상기 데이터 배선들(DLm, DLm+1)에 출력한다. 상기 데이터 구동부(150)는 도 2에 도시된 표시 패널(100)의 화소 구조에 따라서 상기 제2 방향과 평행한 방향으로 상기 표시 패널(100)의 일 측변에 배치될 수 있다.
상기 게이트 구동부(170)는 상기 타이밍 제어부(110)로부터 수신된 게이트 제어신호에 동기되어 상기 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF)으로 이루어진 게이트 신호들을 상기 게이트 배선들에 순차적으로 출력한다. 상기 게이트 구동부(170)는 상기 데이터 전압의 충전율을 향상시키기 위해 상기 게이트 온 전압(VON)의 레벨을 갖는 펄스폭이 2/3H 보다 큰 게이트 신호를 생성한다. 예를 들면, 상기 게이트 신호의 펄스폭은 8/3H 일 수 있다. 상기 게이트 구동부(170)는 도 2에 도시된 표시 패널(100)의 화소 구조에 따라서 상기 제1 방향과 평행한 방향으로 상기 표시 패널(100)의 일 측변에 배치될 수 있다.
도 3은 도 1에 도시된 표시 패널의 다른 예에 따른 화소 구조를 나타낸 개념도이다.
도 1 내지 도 3을 참조하면, 상기 표시 패널(100A)은 도 2에 도시된 화소 구 조와 비교하면, 제k 단위 화소열(LINE k) 및 제k+1 단위 화소열(LINE k+1)은 제1 방향과 평행하게 정의된다. 이에 따라서, 상기 데이터 배선들(DLm, DLm+1)은 상기 제2 방향으로 연장되고, 상기 게이트 배선들(GLn, GLn+1, GLn+2)은 상기 제1 방향으로 연장된다. 상기 데이터 배선들 및 상기 게이트 배선들이 상기 서브 화소들과 연결된 구조는 도 2의 화소 구조와 실질적으로 동일하다.
상기 표시 패널(100A)의 경우, 상기 데이터 구동부(150)는 상기 제1 방향과 평행하게 상기 표시 패널(100A)의 일 측변에 배치되고, 상기 게이트 구동부(170)는 상기 제2 방향과 평행하게 상기 표시 패널(100A)의 일 측변에 배치된다.
상기 표시 패널(100A) 역시 도 2에 도시된 표시 패널(100)을 구동하는 구동 장치(200)에 의해 실질적으로 동일한 방식으로 구동될 수 있다.
도 4는 도 1에 도시된 구동 장치에 대한 블록도이다. 도 5는 도 2의 표시 패널을 구동하기 위한 데이터 처리 방식을 설명하기 위한 개념도이다.
도 1, 도 2 및 도 4를 참조하면, 상기 구동 장치(200)는 타이밍 제어부(110), 데이터 구동부(150) 및 게이트 구동부(170)를 포함한다.
상기 타이밍 제어부(110)는 도 2에 도시된 표시 패널의 화소 구조에 따라서, 2개의 단위화소열 데이터들에 포함된 6개의 색 데이터들을 2개씩 묶어 처리한다. 상기 타이밍 제어부(110)는 제어부(113) 및 저장부(117)를 포함한다. 상기 저장부(117)는 제1 저장부(114) 및 제2 저장부(116)를 포함하며, SPSRAM(Single Port SRAM) 인 경우를 예로 한다.
상기 제어부(113)는 수신된 수직동기신호(Vs), 수평동기신호(Hs) 및 DE 신호 를 포함하는 동기신호에 기초하여 상기 데이터 구동부(150), 게이트 구동부(170) 및 저장부(117)의 구동을 제어한다. 상기 제어부(113)는 상기 데이터 구동부(150)에 수평개시신호(STH), 로드 신호(TP) 등을 포함하는 데이터 제어신호(113d)를 제공하고, 상기 게이트 구동부(170)에 수직개시신호(STV), 클럭 신호(CK, CKB) 등을 포함하는 게이트 제어신호(113g)를 제공한다. 상기 제어부(113)는 상기 DE 신호(DE)를 이용해 상기 데이터가 상기 저장부(117)에 저장되는 동작을 제어한다.
예를 들면, 상기 제어부(113)는 상기 DE 신호(DE)를 수신한다. 상기 DE 신호(DE)는 1H 에 대응하는 폭을 갖는 펄스와 인접한 펄스들 사이에 블랭크(b)를 가지며, 상기 블랭크(b)의 크기는 랜덤하게 변할 수 있다.
상기 제어부(113)는 상기 DE 신호(DE)의 펄스가 폴링(Falling)되는 제1 폴링시점(f1)부터 제1 DE 신호(DE1)를 생성한다. 상기 제1 DE 신호(DE1)는 1/3 H 에 대응하는 폭을 갖는 제1 펄스와 제1 블랭크(b1)를 포함한다. 상기 제1 펄스는 제1 폴링시점(f1)에 라이징(Rising)되어 1/3 H 후 폴링되고, 상기 제1 블랭크(b1)는 상기 제1 펄스 사이에 위치하고 상기 펄스가 라이징되는 제1 라이징 시점(r1)에서 검출된 상기 블랭크(b)의 크기의 1/3 배에 대응하는 구간을 갖는다.
상기 제1 저장부(114)는 상기 제1 DE 신호(DE1)의 상기 제1 펄스에 동기를 맞춰 제k 및 제k+1 라인의 데이터들(R1, G1, B1, R2, G2, B2) 1개씩 나누어 저장한다(DATA_1). 상기 저장부(117)는 하나의 포트를 사용하므로 읽기와 쓰기를 위해 1/3 × 6 라인의 데이터를 저장할 용량이 필요하다.
상기 제어부(113)는 상기 제1 DE 신호(DE1)의 두 번째의 제1 펄스가 폴 링(Falling)되는 제2 폴링시점(f2)부터 제2 DE 신호(DE2)를 생성한다. 상기 제2 DE 신호(DE2)는 2/3 H 에 대응하는 폭을 갖는 제2 펄스와 제2 블랭크(b2)를 포함한다. 상기 제2 펄스는 상기 제2 폴링시점(f2)에 라이징(Rising)되어 2/3 H 후 폴링되고, 상기 제2 블랭크(b2)는 상기 제2 펄스들 사이에 위치하고 세 번째의 상기 제1 펄스가 라이징되는 제2 라이징 시점(r2)에서 검출된 상기 제1 블랭크(b1)의 크기의 2 배에 대응하는 구간을 갖는다.
상기 제2 저장부(116)는 상기 제2 DE 신호(DE2)에 기초하여 상기 제1 저장부(114)에 저장된 데이터들(R1, G1, B1, R2, G2, B2)을 2개씩 읽어내어 저장한다(DATA_2). 상기 제2 저장부(116)는 상기 제2 DE 신호(DE2)의 2/3H 동안 상기 적색 및 녹색 데이터(R1, G1)를 묶어 저장한다. 계속해서, 상기 제2 저장부(116)는 상기 청색 및 적색 데이터(B1, R2)를 묶어 저장하고, 상기 녹색 및 청색 데이터(G2, B2)를 묶어 저장한다. 상기 저장부(117)는 하나의 포트를 사용하므로 읽기와 쓰기를 위해 2/3 × 2 라인의 데이터를 저장할 용량이 필요하다.
결과적으로, 상기 저장부(117)는 10/3 라인의 데이터를 저장할 용량을 갖는다.
상기 실시예에 따른 데이터 처리 방식에 의하면, 수신되는 상기 DE 신호(DE)에 포함된 블랭크의 크기가 램덤화게 변하여도 상기 저장부(117)로부터 2/3H 에 대응하는 데이터를 정확하게 얻을 수 있다.
또한, 상기 저장부가 하나의 포트를 갖는 SPSRAM 인 경우, 2H 구간에 대응하는 제k 및 k+1 라인의 데이터, 총 6개의 색 데이터들을 2개의 색 데이터들로 묶어 3회 나누어 출력하는 구동 장치에서 일반적으로 4 라인의 데이터를 저장할 수 있는 저장용량을 10/3 라인의 데이터를 저장할 수 있는 저장용량으로 절감할 수 있다.
도 6은 도 1에 도시된 표시 패널의 구동 방식을 설명하기 위한 타이밍도들이다.
도 1, 도 2 및 도 6을 참조하면, 상기 데이터 구동부(150)는 제2 DE 신호(DE2)에 응답하여 2/3H 에 대응하는 제1 구간(T1) 동안 상기 적색 및 녹색 데이터(R1, G1)를 수신한다. 상기 데이터 구동부(150)는 상기 타이밍 제어부(110)로부터 제공된 로드 신호(TP)에 응답하여 제2 구간(T2) 동안 상기 적색 및 녹색 데이터(R1, G1)를 아날로그 형태의 데이터 전압으로 변환하여 제m 및 제m+1 데이터 배선들(DLm, DLm+1)에 출력한다. 같은 방식으로 상기 데이터 구동부(150)는 다음 2/3H 동안 수신된 상기 청색 및 적색 데이터(B1, R2)를 상기 로드 신호(TP)에 응답하여 아날로그 형태의 데이터 전압으로 변환하여 제m 및 제m+1 데이터 배선들(DLm, DLm+1)에 출력한다.
상기 게이트 구동부(170)는 제n, 제n+1 및 제n+2 게이트 배선들(GLn, GLn+1, GLn+2)에 제n 게이트 신호(Gn), 제n+1 게이트 신호(Gn+1) 및 제n+2 게이트 신호(Gn+2)를 순차적으로 출력한다. 상기 제n 게이트 신호(Gn)는 상기 제k 라인의 적색 및 녹색 데이터 전압(R1, G1)이 출력되는 시점(O1)에 동기되어 상기 제n 게이트 배선(GLn)에 출력되고, 상기 제n+1 게이트 신호(Gn+1)는 상기 제k 라인의 청색 데이터 전압(B1) 및 상기 제k+1 라인의 적색 데이터 전압(R2)이 출력되는 시점(O2)에 동기되어 상기 제n+1 게이트 배선(GLn+1)에 출력되며, 상기 제n+1 게이트 신 호(Gn+1)는 상기 제k+1 라인의 녹색 및 청색 데이터 전압(G2, B2)이 출력되는 시점(O3)에 동기되어 상기 제n+1 게이트 배선(GLn+1)에 출력된다. 이에 따라서 상기 제k 및 제k+1 단위 화소열들(LINE k, LINE k+1)에 데이터 전압이 충전된다. 상기 게이트 신호들의 펄스 구간은 충분한 충전 시간을 위해 2/3 H 보다 크게 설정되며, 바람직하게 8/3 H로 설정될 수 있다.
도 7은 본 발명의 실시예 2에 따른 표시 패널의 화소 구조를 나타낸 개념도이다.
도 7을 참조하면, 상기 표시 패널(300)은 도 2에 도시된 바와 같이, 복수의 데이터 배선들(DLm, DLm+1)과, 복수의 게이트 배선들(GLn, GLn+1, GLn+2) 및 복수의 단위 화소들(P)을 포함한다. 각 단위 화소(P)는 적색(Red), 녹색(Green) 및 청색(Blue)의 화소들을 포함한다.
예를 들면, 상기 데이터 배선들(DLm, DLm+1)은 제1 방향으로 연장되고, 상기 게이트 배선들(GLn, GLn+1, GLn+2)은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 제1 단위 화소(P1)는 상기 제1 방향으로 배열된 제1 적색 화소(R1), 제1 녹색 화소(G1) 및 제1 청색 화소(B1)를 포함한다. 제2 단위 화소(P2)는 상기 제1 단위 화소(P1)와 상기 제1 방향으로 인접하게 배치되고, 상기 제1 방향으로 배열된 제2 적색 화소(R2), 제2 녹색 화소(G2) 및 제2 청색 화소(B2)를 포함한다. 제3 단위 화소(P3)는 상기 제2 단위 화소(P2)와 상기 제1 방향으로 인접하게 배치되고, 상기 제1 방향으로 배열된 제3 적색 화소(R3), 제3 녹색 화소(G3) 및 제3 청색 화소(B3)를 포함한다. 제4 단위 화소(P4)는 상기 제3 단위 화소(P3)와 상기 제1 방 향으로 인접하게 배치되고, 상기 제1 방향으로 배열된 제4 적색 화소(R4), 제4 녹색 화소(G4) 및 제4 청색 화소(B4)를 포함한다.
한 쌍의 데이터 배선들은 규칙성을 가지고 제1 방향으로 배열된 제1 색화소열의 색 화소들과 전기적으로 연결된다. 예를 들면, 제m 데이터 배선(DLm)은 제1 녹색 화소(G1), 제2 적색 화소(R2), 제2 청색 화소(B2), 제3 녹색 화소(G3), 제4 적색 화소(R4), 제4 청색 화소(B4)와 전기적으로 연결된다. 제m+1 데이터 배선(DLm+1)은 제1 적색 화소(R1), 제1 청색 화소(B1), 제2 녹색 화소(G2), 제3 적색 화소(R3), 제3 청색 화소(B3), 제4 녹색 화소(G4)와 전기적으로 연결된다.
하나의 게이트 배선은 상기 제1 방향으로 인접한 4 개의 제2 색화소열의 색 화소들과 전기적으로 연결된다. 예를 들면, 제n 게이트 배선(GLn)은 제1 적색 화소(R1), 제1 녹색 화소(G1), 제1 청색 화소(B1) 및 제2 적색 화소(R2)들과 전기적으로 연결된다. 제n+1 게이트 배선(GLn+1)은 제2 녹색 화소(G2), 제2 청색 화소(B2), 제3 적색 화소(R3) 및 제3 녹색 화소(G3)들과 전기적으로 연결된다. 제n+2 게이트 배선(GLn+2)은 제3 청색 화소(B3), 제4 적색 화소(B4), 제4 녹색 화소(G4) 및 제4 청색 화소(B4)들과 전기적으로 연결된다.
즉, 상기 제2 방향으로 배열된 제k 내지 제k+3 단위 화소열들(LINE k 내지 LINE k+1)은 3 개의 게이트 배선들(GLn, GLn+1, GLn+2)과 전기적으로 연결된다.
도 8은 도 7에 도시된 표시 패널을 구동하기 타이밍 제어부에 대한 블록도이다. 도 9는 도 7의 표시 패널을 구동하기 위한 데이터 처리 방식을 설명하기 위한 개념도이다.
도 1, 도 7 내지 도 9를 참조하면, 상기 타이밍 제어부(500)는 도 7에 도시된 표시 패널의 화소 구조에 따라서, 4개의 단위화소열 데이터들에 포함된 12개의 색 데이터들을 4개씩 묶어 처리한다.
상기 타이밍 제어부(500)는 제어부(510) 및 저장부(570)를 포함한다.
상기 제어부(510)는 상기 DE 신호(DE)를 이용해 상기 저장부(570)의 동작을 제어한다.
예를 들면, 상기 제어부(510)는 상기 DE 신호(DE)를 수신한다. 상기 DE 신호(DE)는 1H 에 대응하는 폭을 갖는 펄스와 인접한 펄스들 사이에 블랭크(b)를 가지며, 상기 블랭크(b)의 크기는 랜덤하게 변할 수 있다.
상기 제어부(510)는 상기 DE 신호(DE)의 펄스가 폴링(Falling)되는 제1 폴링시점(f1)부터 제1 DE 신호(DE1)를 생성한다. 상기 제1 DE 신호(DE1)는 1/3 H 에 대응하는 폭을 갖는 제1 펄스와 제1 블랭크(b1)를 포함한다. 상기 제1 펄스는 제1 폴링시점(f1)에 라이징(Rising)되어 1/3 H 후 폴링되고, 상기 제1 블랭크(b1)는 상기 제1 펄스 사이에 위치하고 상기 펄스가 라이징되는 제1 라이징 시점(r1)에서 검출된 상기 블랭크(b)의 크기의 1/3 배에 대응하는 구간을 갖는다.
상기 제1 저장부(571)는 상기 제1 DE 신호(DE1)의 상기 제1 펄스에 동기를 맞춰 제k 및 제k+1 라인의 데이터들(R1, G1, B1, R2, G2, B2) 1개씩 나누어 저장한다(DATA_1). 상기 저장부(117)는 하나의 포트를 사용하므로 읽기와 쓰기를 위해 1/3 × 6 라인의 데이터를 저장할 용량이 필요하다.
상기 제어부(510)는 상기 제1 DE 신호(DE1)의 두 번째 제1 펄스가 폴 링(Falling)되는 제2 폴링시점(f2)부터 제2 DE 신호(DE2)를 생성한다. 상기 제2 DE 신호(DE2)는 2/3 H 에 대응하는 폭을 갖는 제2 펄스와 제2 블랭크(b2)를 포함한다. 상기 제2 펄스는 상기 제2 폴링시점(f2)에 라이징(Rising)되어 2/3 H 후 폴링되고, 상기 제2 블랭크(b2)는 상기 제2 펄스들 사이에 위치하고 세 번째의 상기 제1 펄스가 라이징되는 제2 라이징 시점(r2)에서 검출된 상기 제1 블랭크(b1)의 크기의 2 배에 대응하는 구간을 갖는다.
상기 제2 저장부(572)는 상기 제2 DE 신호(DE2)에 기초하여 상기 제1 저장부(114)에 저장된 데이터들(R1, G1, B1, R2, G2, B2)을 2개씩 읽어내어 저장한다(DATA_2). 상기 제2 저장부(116)는 상기 제2 DE 신호(DE2)의 2/3H 동안 상기 적색 및 녹색 데이터(R1, G2)를 묶어 저장한다. 계속해서, 상기 제2 저장부(116)는 상기 청색 및 적색 데이터(B1, R2)를 묶어 저장하고, 상기 녹색 및 청색 데이터(G2, B2)를 묶어 저장한다. 상기 저장부(117)는 하나의 포트를 사용하므로 읽기와 쓰기를 위해 2/3 × 2 라인의 데이터를 저장할 용량이 필요하다.
상기 제어부(510)는 상기 제2 DE 신호(DE2)의 두 번째 제2 펄스가 폴링되는 제3 폴링시점(f3)부터 4/3 H 에 대응하는 제2 폭을 갖는 제3 펄스를 생성하고 상기 제2 펄스가 라이징(Rising)되는 제3 라이징 시점(r3)에서 이전 제2 블랭크(b2)의 크기를 검출하여 인접한 제3 펄스들 사이에 두 개의 이전 제2 블랭크들(b2) 크기에 대응하는 구간을 갖는 제3 블랭크(b3)를 생성한다.
상기 제어부(510)는 상기 제3 DE 신호(DE3)의 두 번째의 제2 펄스가 폴링(Falling)되는 제3 폴링시점(f3)부터 제3 DE 신호(DE3)를 생성한다. 상기 제3 DE 신호(DE3)는 4/3 H 에 대응하는 폭을 갖는 제3 펄스와 제3 블랭크(b3)를 포함한다. 상기 제3 펄스는 상기 제3 폴링시점(f3)에 라이징(Rising)되어 4/3 H 후 폴링되고, 상기 제3 블랭크(b3)는 상기 제3 펄스들 사이에 위치하고 세 번째의 상기 제2 펄스가 라이징되는 제3 라이징 시점(r3)에서 검출된 상기 제2 블랭크(b2)의 크기의 2 배에 대응하는 구간을 갖는다.
상기 제3 저장부(573)는 상기 제3 DE 신호(DE3)에 기초하여 상기 제2 저장부(572)에 저장된 데이터(DATA_2)를 2개씩 묶어 저장한다(DATA_3). 상기 제3 저장부(573)에 저장된 데이터(DATA_3)는 4개의 색 데이터들로 이루어진다.
예를 들면, 상기 제3 저장부(573)는 상기 제3 DE 신호(DE3)의 4/3H 동안 상기 적색 및 녹색 데이터들(R1, G1)과, 상기 청색 및 적색 데이터(B1, R2)를 묶어 저장한다. 계속해서, 상기 제3 저장부(573)는 상기 녹색 및 청색 데이터(G2, B2)와 상기 적색 및 녹색 데이터(R3, G3)를 묶어 저장하고, 상기 청색 및 적색 데이터(B3, R4)와 상기 녹색 및 청색 데이터(G4, B4)를 묶어 저장한다. 상기 제3 저장부(573)는 하나의 포트를 사용하므로 읽기와 쓰기를 위해 4/3 × 2 라인의 데이터를 저장할 용량이 필요하다.
결과적으로, 상기 저장부(570)는 6 라인의 데이터를 저장할 용량을 갖는다.
상기 실시예에 따른 데이터 처리 방식에 의하면, 수신되는 상기 DE 신호(DE)에 포함된 블랭크의 크기가 램덤하게 변하여도 상기 저장부(570)로부터 4/3H 에 대응하는 데이터를 정확하게 출력할 수 있다. 또한, 상기 저장부가 하나의 포트를 갖는 SPSRAM 인 경우, 4H 구간에 대응하는 제k 내지 k+3 라인의 데이터, 총 12개의 색 데이터들을 4개의 색 데이터들로 묶어 3회 나누어 출력하는 구동 장치에서 일반적으로 8 라인의 데이터를 저장할 수 있는 저장용량을 6 라인의 데이터를 저장할 수 있는 저장용량으로 절감할 수 있다.
본 발명의 실시예들에 따르면, M개의 단위화소열 데이터들에 포함된 색 데이터들을 M개씩 묶어 N개로 나누어 처리하는 데이터 처리 방법에서 상기 M개의 단위화소열 데이터들에 포함된 색 데이터들을 1개씩 나누어 제1 저장하고, 제1 저장된 데이터를 2개씩 묶어 제2 저장하다. 이후, 상기 2개씩 묶은 데이터가 M개의 색 데이터들로 이루어질 때까지 상기 2개씩 묶어 저장하는 과정을 반복하여 데이터를 처리한다. 이와 같은 데이터 처리 방법에 의하면, 저장부의 사이즈를 줄일 수 있다. 또한, 상기 1개씩 색 데이터를 나누어 저장하는 과정에서 가변적인 블랭크의 사이즈를 체크할 수 있다. 이에 따라서 가변적인 블랭크에 대응하여 데이터 처리를 용이하게 할 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예 1에 따른 표시 장치의 블록도이다.
도 2는 도 1에 도시된 표시 패널의 일 예에 따른 화소 구조를 나타낸 개념도이다.
도 3은 도 1에 도시된 표시 패널의 다른 예에 따른 화소 구조를 나타낸 개념도이다.
도 4는 도 1에 도시된 구동 장치에 대한 블록도이다.
도 5는 도 2의 표시 패널을 구동하기 위한 데이터 처리 방식을 설명하기 위한 개념도이다.
도 6은 도 1에 도시된 표시 패널의 구동 방식을 설명하기 위한 타이밍도들이다.
도 7은 본 발명의 실시예 2에 따른 표시 패널의 화소 구조를 나타낸 개념도이다.
도 8은 도 7에 도시된 표시 패널을 구동하기 타이밍 제어부에 대한 블록도이다.
도 9는 도 7의 표시 패널을 구동하기 위한 데이터 처리 방식을 설명하기 위한 개념도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 패널 200 : 구동 장치
110, 500 : 타이밍 제어부 130 : 구동전압 발생부
150 : 데이터 구동부 170 : 게이트 구동부
113, 510 : 제어부 117, 570 : 저장부

Claims (20)

  1. 제1 방향으로 배열된 서로 다른 색의 3개의 색 화소로 이루어지는 단위 화소를 포함하며, 상기 제1 방향으로 연장되어 상기 단위 화소의 양측에 배치된 한 쌍의 데이터 배선은 상기 제1 방향으로 배열된 색 화소와 번갈아 가며 연결되고, 상기 제1 방향과 교차하는 제2 방향으로 연장된 게이트 배선은 서로 인접하는 색 화소와 연결되어 있는 표시 패널과, 외부에서 수평동기신호, 수직동기신호 및 1 수평주기(1H)에 대응하는 펄스와 상기 펄스 사이에 위치하는 블랭크로 이루어지는 데이터 인에이블 신호를 수신하는 제어부와 상기 색 화소의 데이터를 저장하는 제1 저장부와 제2 저장부를 갖는 타이밍 제어부를 포함하는 표시장치에서, 2 수평주기(H)에 대응하고 상기 제1 방향으로 연속하여 배치되는 2 단위 화소의 데이터 처리 방법으로서,
    1/3 수평주기(H)에 대응하는 폭을 갖는 제1 펄스와 상기 블랭크의 1/3의 폭을 갖는 제1 블랭크로 이루어지는 제1 데이터 인에이블 신호에 동기하여, 상기 제1 방향으로 연속하여 배치되는 상기 2 단위 화소의 각 색 화소의 데이터를 1개씩 나누어서 상기 제1 저장부에 저장하는 단계; 및
    2/3 수평주기(H)에 대응하는 폭을 갖는 제2 펄스와 상기 제1 블랭크의 2배의 폭을 갖는 제2 블랭크로 이루어지는 제2 데이터 인에이블 신호에 동기하여, 상기 제1 방향으로 연속해서 배치되는 상기 2 단위 화소의 각 색 화소의 데이터 중 2개의 데이터를 상기 제1 저장부에서 읽어내서 상기 2개의 데이터를 묶어 상기 제2 저장부에 저장하는 단계를 포함하는 데이터 처리 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 단위 화소의 색 화소의 데이터는 적색, 녹색 및 청색 데이터로 이루어진 것을 특징으로 하는 데이터 처리 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제1 방향으로 배열된 서로 다른 색의 3개의 색 화소로 이루어지는 단위 화소를 포함하며, 상기 제1 방향으로 연장되어 상기 단위 화소의 양측에 배치된 한 쌍의 데이터 배선은 상기 제1 방향으로 배열된 색 화소와 번갈아 가며 연결되고, 상기 제1 방향과 교차하는 제2 방향으로 연장된 게이트 배선은 서로 인접하는 색 화소와 연결되어 있는 표시 패널과, 외부에서 수평동기신호, 수직동기신호 및 1 수평주기(1H)에 대응하는 펄스와 상기 펄스 사이에 위치하는 블랭크로 이루어지는 데이터 인에이블 신호를 수신하는 제어부와 상기 색 화소의 데이터를 저장하는 제1 저장부와 제2 저장부를 갖는 타이밍 제어부를 포함하는 표시장치로서,
    상기 표시장치는, 2 수평주기(H)에 대응하고 상기 제1 방향으로 연속하여 배치되는 2 단위 화소의 데이터 처리를 수행하는데 있어서,
    1/3 수평주기(H)에 대응하는 폭을 갖는 제1 펄스와 상기 블랭크의 1/3의 폭을 갖는 제1 블랭크로 이루어지는 제1 데이터 인에이블 신호에 동기하여, 상기 제1 방향으로 연속하여 배치되는 상기 2 단위 화소의 각 색 화소의 데이터를 1개씩 나누어서 상기 제1 저장부에 저장하고,
    2/3 수평주기(H)에 대응하는 폭을 갖는 제2 펄스와 상기 제1 블랭크의 2배의 폭을 갖는 제2 블랭크로 이루어지는 제2 데이터 인에이블 신호에 동기하여, 상기 제1 방향으로 연속해서 배치되는 상기 2 단위 화소의 각 색 화소의 데이터 중 2개의 데이터를 상기 제1 저장부에서 읽어내서 상기 2개의 데이터를 묶어 상기 제2 저장부에 저장하는 표시 장치.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제13항에 있어서,
    상기 단위 화소의 색 화소의 데이터들을 아날로그 형태의 데이터 전압들로 변환하는 데이터 구동부; 및
    상기 데이터 구동부의 출력 신호에 동기되어 게이트 신호를 출력하는 게이트 구동부를 더 포함하는 표시 장치.
KR1020080126712A 2008-12-12 2008-12-12 데이터 처리 방법, 이를 수행하기 위한 구동 장치 및 이 데이터 처리 장치를 구비한 표시 장치 KR101535919B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080126712A KR101535919B1 (ko) 2008-12-12 2008-12-12 데이터 처리 방법, 이를 수행하기 위한 구동 장치 및 이 데이터 처리 장치를 구비한 표시 장치
US12/628,635 US8325208B2 (en) 2008-12-12 2009-12-01 Method for processing data, driving apparatus for performing the method and display apparatus having the driving apparatus
EP09014971A EP2200012A3 (en) 2008-12-12 2009-12-03 Method for processing data, driving apparatus for performing the method and display apparatus having the driving apparatus
JP2009279182A JP5520587B2 (ja) 2008-12-12 2009-12-09 データ処理方法、これを実行するための駆動装置及びこの駆動装置を具備する表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080126712A KR101535919B1 (ko) 2008-12-12 2008-12-12 데이터 처리 방법, 이를 수행하기 위한 구동 장치 및 이 데이터 처리 장치를 구비한 표시 장치

Publications (2)

Publication Number Publication Date
KR20100068049A KR20100068049A (ko) 2010-06-22
KR101535919B1 true KR101535919B1 (ko) 2015-07-13

Family

ID=41728379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080126712A KR101535919B1 (ko) 2008-12-12 2008-12-12 데이터 처리 방법, 이를 수행하기 위한 구동 장치 및 이 데이터 처리 장치를 구비한 표시 장치

Country Status (4)

Country Link
US (1) US8325208B2 (ko)
EP (1) EP2200012A3 (ko)
JP (1) JP5520587B2 (ko)
KR (1) KR101535919B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041625B2 (en) * 2010-04-21 2015-05-26 Lg Display Co., Ltd. Subpixel arrangement structure for a display device and display device
CN102023448A (zh) * 2010-12-08 2011-04-20 深圳市华星光电技术有限公司 液晶显示面板
CN102749772B (zh) * 2011-04-22 2014-09-10 瀚宇彩晶股份有限公司 液晶显示器
US20130120465A1 (en) * 2011-11-11 2013-05-16 Qualcomm Mems Technologies, Inc. Systems and methods for driving multiple lines of display elements simultaneously
WO2017036430A2 (en) * 2016-11-28 2017-03-09 Viewtrix Technology Co., Ltd Distributive-driving of display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106745A (ja) * 2004-10-01 2006-04-20 Samsung Electronics Co Ltd 液晶表示装置及びその駆動方法
KR20070075584A (ko) * 2006-01-13 2007-07-24 삼성전자주식회사 액정 표시 장치
JP2008116964A (ja) * 2006-11-06 2008-05-22 Lg Phillips Lcd Co Ltd 液晶表示装置及びその駆動方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422653A (en) * 1993-01-07 1995-06-06 Maguire, Jr.; Francis J. Passive virtual reality
JP2590782B2 (ja) * 1995-06-16 1997-03-12 株式会社日立製作所 液晶表示装置
US6219113B1 (en) * 1996-12-17 2001-04-17 Matsushita Electric Industrial Co., Ltd. Method and apparatus for driving an active matrix display panel
JPH10187894A (ja) * 1996-12-26 1998-07-21 Hitachi Ltd Ｉｃカード用リーダ、ライタ
JPH11102174A (ja) * 1997-09-26 1999-04-13 Texas Instr Japan Ltd 液晶表示装置
CN1312939C (zh) * 2001-01-25 2007-04-25 株式会社尼康 图像处理方法、图像处理程序、图像处理装置
JP4409152B2 (ja) * 2002-06-27 2010-02-03 株式会社ルネサステクノロジ 表示制御駆動装置および表示システム
KR100965580B1 (ko) 2003-08-21 2010-06-23 엘지디스플레이 주식회사 액정표시장치와 그의 구동방법
JP4621484B2 (ja) * 2004-11-19 2011-01-26 富士フイルム株式会社 固体撮像素子
KR20070043314A (ko) 2005-10-21 2007-04-25 삼성전자주식회사 액정 디스플레이 장치
US7978273B2 (en) * 2006-03-06 2011-07-12 Sharp Kabushiki Kaisha Active-matrix substrate, display device, and television receiver
KR20100083873A (ko) * 2009-01-15 2010-07-23 삼성전자주식회사 데이터 처리 방법, 이를 수행하기 위한 장치 및 이 장치를 구비한 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106745A (ja) * 2004-10-01 2006-04-20 Samsung Electronics Co Ltd 液晶表示装置及びその駆動方法
KR20070075584A (ko) * 2006-01-13 2007-07-24 삼성전자주식회사 액정 표시 장치
US7796106B2 (en) * 2006-01-13 2010-09-14 Samsung Electronics Co., Ltd. Liquid crystal display
JP2008116964A (ja) * 2006-11-06 2008-05-22 Lg Phillips Lcd Co Ltd 液晶表示装置及びその駆動方法

Also Published As

Publication number Publication date
JP2010140029A (ja) 2010-06-24
JP5520587B2 (ja) 2014-06-11
US20100149228A1 (en) 2010-06-17
EP2200012A3 (en) 2011-10-19
KR20100068049A (ko) 2010-06-22
US8325208B2 (en) 2012-12-04
EP2200012A2 (en) 2010-06-23

Similar Documents

Publication Publication Date Title
CN101266767B (zh) 液晶显示器
US8400390B2 (en) Gate driving device and liquid crystal display having the same
CN101206362B (zh) 液晶显示装置
CN101884062B (zh) 显示装置及显示装置的驱动方法
CN103377630B (zh) 液晶显示设备
CN101676984B (zh) 液晶显示器及其存储器控制方法
KR101308455B1 (ko) 액정 표시장치
CN101572064B (zh) 液晶显示器及其驱动方法
CN102667909A (zh) 扫描信号线驱动电路以及具备其的显示装置
CN108877639A (zh) 显示面板的驱动方法、驱动电路、显示面板及显示装置
KR101535919B1 (ko) 데이터 처리 방법, 이를 수행하기 위한 구동 장치 및 이 데이터 처리 장치를 구비한 표시 장치
KR20060003968A (ko) 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법
KR101205543B1 (ko) 표시 장치 및 이의 구동 방법
CN101661724A (zh) 显示装置
CN101996553A (zh) 时序控制器、图像显示装置、以及复位信号输出方法
CN103293810B (zh) 一种液晶显示器的像素配置方法
KR102350904B1 (ko) 표시 장치
CN101116132B (zh) 液晶显示装置的驱动电路及驱动方法
US20220020313A1 (en) Driving method of a display panel
CN1979274A (zh) 液晶显示器及其驱动方法
KR100606973B1 (ko) 액정표시장치의 구동부 및 이의 구동방법
KR100764051B1 (ko) 픽셀 당 2 개의 박막 트랜지스터를 구비하는 박막 액정 디스플레이 장치
KR20180024912A (ko) 레벨 쉬프터를 갖는 디스플레이 장치
CN112331127A (zh) 显示面板的驱动方法、显示面板和显示装置
US11756499B2 (en) Scan driving circuit with register part and pull-down part and display panel

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5