KR101531371B1

KR101531371B1 - 이더넷 컨트롤러

Info

Publication number: KR101531371B1
Application number: KR1020107008685A
Authority: KR
Inventors: 마이클 사이먼즈; 하워드 헨리 슈룬더
Original assignee: 마이크로칩 테크놀로지 인코포레이티드
Priority date: 2007-11-21
Filing date: 2008-11-21
Publication date: 2015-06-24
Also published as: EP2213058A2; CN101855874B; WO2009067685A2; US7904623B2; KR20100087289A; WO2009067685A3; EP2213058B1; US20090132742A1; CN101855874A

Abstract

본 발명은, 시스템 제어 유닛; 상기 시스템 제어 유닛과 연결된 미디어 액세스 제어 계층; 수신 포트 및 전송 포트를 포함하고 상기 미디어 액세스 제어 계층과 연결된 물리 계층; 오토 미디어 디바이스 인터페이스 스위칭을 위한 제어 신호를 제공하기 위한 스위치 제어 유닛; 복수의 외부 핀들로서, 상기 핀들의 제1 세트는 상기 물리 계층의 상기 수신 포트 및 상기 전송 포트와 연결되어 있고, 하나의 핀은 오토 미디어 디바이스 인터페이스 스위칭을 위한 상기 제어 신호로의 외부 액세스를 제공하기 위한 상기 스위치 제어 유닛과 연결된 복수의 외부 핀들을 포함하는 이더넷 컨트롤러 반도체 칩을 제공한다.

Description

이더넷 컨트롤러{ETHERNET CONTROLLER}

본 발명은 이더넷 컨트롤러들에 관한 것이다.

이더넷 컨트롤러들, 특히, 독립형(stand alone) 이더넷 컨트롤러들은, 모든 타입의 마이크로프로세서 또는 마이크로컨트롤러를 위한 이더넷 네트워크 인터페이스로서 기능하도록 설계된다. 이러한 컨트롤러는, 직렬 주변장치 인터페이스(SPI) 버스와 같은 마이크로프로세서 또는 마이크로컨트롤러를 위한 전용 인터페이스를 포함할 수 있다. 몇몇의 실시예들에 있어서, 이러한 이더넷 컨트롤러는 마이크로컨트롤러 내에 집적될 수도 있다. 이더넷 컨트롤러는, 모든 통신 프로토콜들을 처리하고, 입출력되는 메시지들의 중간 저장을 위한 큰 버퍼를 포함한다. 독립형 이더넷 컨트롤러 또는 집적된 이더넷 컨트롤러는, 패킷 필터링뿐만 아니라, 입출력되는 데이터 패킷들의 조정을 행한다. 마이크로컨트롤러 또는 마이크로프로세서는, SPI 인터페이스 또는 어떠한 다른 인터페이스를 통해 통신할 수 있고 이더넷 컨트롤러를 제어할 수 있다. 이 컨트롤러의 이더넷측에 있어서, 독립형 이더넷 컨트롤러는, 이더넷 프로토콜 정보를 전송하고 수신하기 위해 표준 트위스티드 페어 접속들 또는 소위 미디어 종속 인터페이스(MDI)를 가질 수 있다. 이더넷 포트들은, 인터페이스에 따라 RJ-45 또는 대응하는 커넥터에 연결되어 있다. 외부 접속의 수신 포트 또는 전송 포트가 RJ-45 커넥터의 각각의 물리적인 위치에 존재할 수 있기 때문에, 외부 접속과 2개의 이더넷 케이블들(MDI)의 직접적인 연결을 위한 표준 케이블과 및 2개의 이더넷 케이블들(MDIX)의 교차 접속을 위한 크로스오버 케이블을 위해, 서로 다른 두가지 종류의 케이블들이 존재한다. 다양한 표준 디바이스들에 있어서, 유저는 어떤 케이블을 사용할지를 알아야 한다.

그러나 개인용 컴퓨터들 및 라우터들 등과 같은 이더넷 인터페이스를 포함하는 많은 디바이스들은, 표준 케이블 또는 크로스오버 케이블을 모두 이용할 수 있도록 하는 소위 오토스위치-MDIX 디바이스를 이더넷 컨트롤러 내에 포함하고 있다. 오토스위치-MDIX 기능을 위한 필요조건은, IEEE 802.3-2005 표준의 섹션 40.4.4 내에 표준화되어 있다. 오토스위치 유닛은, 어떠한 접속 케이블이 사용되었는지를 자동으로 검출하고 그에 따라 포트들을 스위칭한다. 다양한 종류의 이더넷 반도체 칩들이 오토 스위치 기능을 갖거나 갖지 않는 이더넷 디바이스들의 설계에 사용될 필요가 있다. 그래서, 제조자는, 서로 다른 버전의 디바이스를 판매하고자 한다면, 두가지 종류의 각각의 디바이스를 설계해야만 하고, 디바이스들을 제조하기 위해서는 서로 다른 반도체 칩들을 재고로 보유해야 한다. 따라서, 이더넷 반도체 칩의 더욱 유연한 설계에 대한 요구가 존재한다.

본 발명의 일 실시예에 따르면, 복수의 외부 핀들을 갖는 하우징 내에 배열된 집적 회로 칩을 포함하는 이더넷 컨트롤러 반도체 칩으로서, 상기 집적 회로 칩은: 시스템 제어 유닛; 상기 시스템 제어 유닛과 연결된 미디어 액세스 제어 계층; 수신 포트 및 전송 포트를 포함하고, 상기 미디어 액세스 제어 계층과 연결된 물리 계층; 오토 미디어 디바이스 인터페이스 스위칭을 위한 제어 신호를 제공하기 위한 스위치 제어 유닛; 및 상기 스위치 제어 유닛에 연결된 특수 기능 레지스터를 포함할 수 있으며, 상기 특수 기능 레지스터는 상기 스위치 제어 유닛이 상기 제어 신호를 생성하도록 인에이블되는 제1 모드와 상기 스위치 제어 유닛이 디스에이블되어 어떠한 제어 신호도 생성되지 않는 제2 모드로 프로그램 가능하고, 상기 외부 핀들의 핀들의 제1 세트는 상기 물리 계층의 상기 수신 포트 및 상기 전송 포트와 연결되어 있고, 상기 외부 핀들 중 하나의 핀은 오토 미디어 디바이스 인터페이스 스위칭을 위한 상기 제어 신호로의 외부 액세스를 제공하기 위한 상기 스위치 제어 유닛과 연결된다.

추가 실시예에 따르면, 상기 스위치 제어 유닛은, 시프트 레지스터를 제어하는 샘플 타이머 및 고변동성을 갖는 타이머를 포함할 수 있다. 추가 실시예에 따르면, 고변동성을 갖는 상기 타이머는, 저변동성 클록 신호에 의해 계시되는 제1 카운터와, 고변동성 클록 신호에 의해 계시되는 제2 카운터와, 상기 제1 카운터 및 제1 레지스터와 연결된 제1 비교기와, 상기 제2 카운터 및 제2 레지스터와 연결된 제2 비교기를 포함할 수 있고, 상기 제1 비교기의 출력은 상기 제2 카운터를 트리거하고, 상기 제2 비교기의 출력은 고변동성을 갖는 상기 타이머 출력 신호를 생성한다. 추가 실시예에 따르면, 고변동성을 갖는 상기 타이머는, 저변동성 클록 신호에 의해 계시되는 제1 카운터와, 고변동성 클록 신호에 의해 계시되는 제2 카운터와, 상기 제1 타이머 및 제1 레지스터와 연결된 제1 비교기와, 상기 제2 카운터 및 제2 레지스터와 연결된 제2 비교기를 포함할 수 있고, 상기 제2 비교기의 출력은 상기 제1 카운터를 트리거하고, 상기 제1 비교기의 출력은 고변동성을 갖는 상기 타이머 출력 신호를 생성한다. 추가 실시예에 따르면, 상기 핀들의 제1 세트는 4개의 핀들을 포함할 수 있다.

또 하나의 실시예에 따르면, 복수의 외부 핀들을 갖는 하우징 내에 배열된 집적 회로 칩을 포함하는 이더넷 컨트롤러 반도체 칩을 이용하는 방법으로서, 상기 집적 회로 칩은: 시스템 제어 유닛; 상기 시스템 제어 유닛과 연결된 미디어 액세스 제어 계층; 수신 포트 및 전송 포트를 포함하고, 상기 미디어 액세스 제어 계층과 연결된 물리 계층; 오토 미디어 디바이스 인터페이스 스위칭을 위한 제어 신호를 제공하기 위한 스위치 제어 유닛; 및 상기 스위치 제어 유닛에 연결된 특수 기능 레지스터를 포함할 수 있으며, 상기 특수 기능 레지스터는 상기 스위치 제어 유닛이 상기 제어 신호를 생성하도록 인에이블되는 제1 모드와 상기 스위치 제어 유닛이 디스에이블되어 어떠한 제어 신호도 생성되지 않는 제2 모드로 프로그램 가능하고, 상기 외부 핀들의 핀들의 제1 세트는 상기 물리 계층의 상기 수신 포트 및 상기 전송 포트와 연결되어 있고, 상기 외부 핀들 중 하나의 핀은 오토 미디어 디바이스 인터페이스 스위칭을 위한 상기 제어 신호로의 외부 액세스를 제공하기 위한 상기 스위치 제어 유닛과 연결되고, 상기 이더넷 컨트롤러 반도체 칩을 이용하는 방법은: 인쇄 회로 기판에 상기 이더넷 컨트롤러 반도체 칩을 제공하는 단계; 상기 이더넷 컨트롤러 반도체 칩의 상기 핀들의 제1 세트를 커넥터와 직접 연결하는 단계; 상기 이더넷 컨트롤러 반도체 칩의 상기 하나의 핀을 연결해제한 상태로 유지하는 단계; 및 상기 특수 기능 레지스터를 상기 제2 모드에 있도록 프로그래밍하는 단계를 포함할 수 있다.
추가 실시예에 따르면, 상기 핀들의 제1 세트는 4개의 핀들을 포함할 수 있다. 추가 실시예에 따르면, 상기 커넥터는 RJ-45 커넥터이다.

다른 또 하나의 실시예에 따르면, 복수의 외부 핀들을 갖는 하우징 내에 배열된 집적 회로 칩을 포함하는 이더넷 컨트롤러 반도체 칩을 이용하는 방법으로서, 상기 집적 회로 칩은: 시스템 제어 유닛; 상기 시스템 제어 유닛과 연결된 미디어 액세스 제어 계층; 수신 포트 및 전송 포트를 포함하고, 상기 미디어 액세스 제어 계층과 연결된 물리 계층; 오토 미디어 디바이스 인터페이스 스위칭을 위한 제어 신호를 제공하기 위한 스위치 제어 유닛; 및 상기 스위치 제어 유닛에 연결된 특수 기능 레지스터를 포함할 수 있으며, 상기 특수 기능 레지스터는 상기 스위치 제어 유닛이 상기 제어 신호를 생성하도록 인에이블되는 제1 모드와 상기 스위치 제어 유닛이 디스에이블되어 어떠한 제어 신호도 생성되지 않는 제2 모드로 프로그램 가능하고, 상기 외부 핀들의 핀들의 제1 세트는 상기 물리 계층의 상기 수신 포트 및 상기 전송 포트와 연결되어 있고, 상기 외부 핀들의 하나의 핀은 오토 미디어 디바이스 인터페이스 스위칭을 위한 상기 제어 신호로의 외부 액세스를 제공하기 위한 상기 스위치 제어 유닛과 연결되고, 상기 이더넷 컨트롤러 반도체 칩을 이용하는 방법은: 인쇄 회로 기판에 상기 이더넷 컨트롤러 반도체 칩을 제공하는 단계; 상기 인쇄 회로 기판 상에 제어 입력을 갖는 스위칭 디바이스를 제공하고, 상기 스위칭 디바이스를 상기 이더넷 컨트롤러 반도체 칩의 상기 핀들의 제1 세트와 커넥터 사이에 접속하는 단계; 상기 스위칭 디바이스의 상기 제어 입력을 상기 이더넷 컨트롤러 반도체 칩의 상기 하나의 핀과 접속하는 단계; 및 상기 특수 기능 레지스터를 상기 제1 모드에 있도록 프로그래밍하는 단계를 포함할 수 있다.
추가 실시예에 따르면, 상기 핀들의 제1 세트는 4개의 핀들을 포함할 수 있다. 추가 실시예에 따르면, 상기 커넥터는 RJ-45 커넥터이다. 추가 실시예에 따르면, 상기 스위치 제어 유닛은 시프트 레지스터를 제어하는 샘플 타이머 및 고변동성을 갖는 타이머를 포함할 수 있다. 추가 실시예에 따르면, 상기 방법은, 저변동성 클록 신호에 의해 제1 카운터를 계시하는 단계, 고변동성 클록 신호에 의해 제2 카운터를 계시하는 단계, 상기 제1 카운터와 제1 레지스터의 값들을 비교하는 단계, 상기 비교의 결과에 따라 상기 제2 카운터를 트리거하는 단계; 및 상기 제2 카운터와 제2 레지스터의 값들을 비교하여 고변동성을 갖는 타이머 출력을 생성하는 단계를 포함할 수 있다. 추가 실시예에 따르면, 상기 방법은, 저변동성 클록 신호에 의해 제1 카운터를 계시하는 단계, 고변동성 클록 신호에 의해 제2 카운터를 계시하는 단계, 상기 제1 카운터와 제1 레지스터의 값들을 비교하여 상기 고변동성 클럭 신호를 생성하는 단계; 및 상기 제2 카운터와 제2 레지스터의 값들을 비교하여 상기 제1 카운터를 트리거하는 단계를 포함할 수 있다.

본 발명의 또다른 기술적 장점들은, 첨부한 도면들, 상세한 설명, 및 청구항들에 의해 본 기술 분야의 당업자에게 쉽게 이해될 수 있을 것이다. 본 출원서의 다양한 실시예들은, 개시된 장점들의 단지 일부분만을 포함하는 것일 수 있다. 어떠한 장점도 그 실시예들에서 필수적인 것은 아니다.

비록, 본 발명의 실시예들이 예시적인 실시예를 참조하여 도시되고 설명되고 정의되었지만, 이러한 참조는 본 발명의 제한을 의미하는 것이 아니고, 그러한 제한을 암시하는 것도 아니다. 개시된 사항은, 형태 및 기능의 측면에서 다양한 수정, 치환 및 균등물의 적용이 가능하며, 이는 본 발명의 기술 분야에서의 당업자 또는 본 발명에 의해 이익을 취할 수 있는 자에 의해 이루어질 수 있다. 묘사되고 설명된 본 발명의 실시예들은, 단지 예시인 것으로서, 본 발명의 범위의 전체에 해당하는 것은 아니다.

동일한 구성에 대해서는 동일한 참조 번호를 부여한 첨부 도면들을 인용하는 이하의 설명을 통해, 본 개시 및 장점들을 더욱 완전하게 이해할 수 있다.
도 1은, 독립형 이더넷 컨트롤러 또는 마이크로컨트롤러용 집적 모듈 내에서 이용되는, 이더넷 컨트롤러 모듈의 블록도이다.
도 2a는, 이더넷 컨트롤러에 대한 실시예 중의 제1 적용예를 나타낸 도면이다.
도 2b는, 도 2a에 도시된 이더넷 컨트롤러에 대한 실시예 중의 제2 적용예를 나타낸 도면이다.
도 3은, 도 2에서 이용된 샘플 타이머의 실시예를 나타낸 도면이다.
도 4는, 도 2에서 이용된 시프트 레지스터의 실시예를 나타낸 도면이다.
도 5a 및 5b는, 도 2에서 이용된 A_타이머의 두가지 실시예들을 보여주는 도면이다.

도 1은, 독립형 이더넷 컨트롤러 반도체 칩 또는 예를 들면 마이크로컨트롤러 내에 집적된 이더넷 컨트롤러 모듈일 수 있는, 이더넷 컨트롤러(100)의 실시예에 따른 블록도를 나타낸다. 이더넷 컨트롤러(100)는, 네트워크를 통해 실제적인 아날로그 데이터를 전송하고 수신하기 위한 전송 유닛(TX) 및 수신 유닛(RX)을 갖는 전형적인 물리 계층(PHY)(170)을 포함한다. 이 물리 계층(170)은, 현행의 이더넷 표준(IEEE 802.3)을 구현하기 위해 매체 접근 제어(MAC) 데이터 링크 계층(150)과 연결되어 있다. Mac 계층(150)은, 필터 유닛들, 흐름 제어 및 호스트 인터페이스들을 각각 구비할 수 있는 수신 유닛(135) 및 전송 유닛(145)과 연결되어 있다. 이더넷 컨트롤러는, 또한, 예를 들면 체크섬 평가를 수행할 수 있는 직접 메모리 액세스(DMA) 컨트롤러(140)를 포함할 수 있다. 조정기(arbiter)(130)는, 실제 버퍼(125)와 모듈들(135, 140 및 145) 사이의 연결을 스위칭하도록 구현될 수 있다. 버퍼는, 듀얼 포트 버퍼로서 설계될 수 있고, 또한 제한된 어드레스 능력을 갖는 인터페이스들이 버퍼의 전체 범위에 액세스하는 것을 허용하도록 제어 레지스터에 의한 액세스를 제공할 수 있다. 이를 위해, 복수의 어드레스 및 데이터 레지스터들(120)이 버퍼(125)를 간접적으로 어드레싱하도록 제공될 수 있다. 버퍼 제어 레지스터들(120)은, 버스 인터페이스(115)와 직렬 또는 병렬 입력/출력(I/O) 인터페이스(105)에 연결될 수 있다. 직렬 I/O 인터페이스는, 예를 들면 SPI 인터페이스 또는 다른 적절한 내부 회로 인터페이스일 수 있다. 그러므로 I/O 인터페이스는, 예를 들면, 칩 선택 입력 핀(CS), 하나 또는 복수의 데이터 입력/출력 핀들, 및 클록 입력 핀을 포함할 수 있다. 버스 인터페이스(115)는, 이더넷 컨트롤러(100)에 대한 추가적인 제어를 제공하기 위해, 추가적인 인터럽트 신호들을 제공할 수도 있다.

이더넷 컨트롤러(100)는, 이더넷 컨트롤러(100)의 각각의 유닛들을 제어하는 시스템 제어 유닛(110)에 의해 내부적으로 제어될 수 있다. 더욱, 인터페이스(105)를 통해 액세스가능한 복수의 제어 레지스터들(190)이 제공될 수 있으며, 이에 대해서는 이하에서 상세히 설명될 것이다. 버퍼 액세스 레지스터들(120)은, 점선으로 표시된 것과 같이, 제어 레지스터(190)(CRB)의 일부분일 수 있다. 또한, MAC 계층은, CRB 내의 레지스터들을 통해 액세스되어질 수 있는 레지스터들을 더 포함할 수도 있다.

일 실시예에 따르면, 이더넷 컨트롤러(100)는, 시스템 제어 유닛(110)과 연결된 오토-미디어 종속 인터페이스 스위치(MDIX)(195)를 포함할 수 있다. 제어 레지스터 블록은, 오토-MDIX 유닛을 인에이블시키기 위한 특수 기능 제어 레지스터(185)를 포함할 수 있다.

시스템 제어 유닛(110)은, 직렬 또는 병렬 인터페이스(105)로부터 명령들(조작코드들(opcode))을 수신하고, 이 명령들의 디코딩을 제공한다. 명령들은, 레지스터들의 적어도 일부 또는 전체에 대한 판독 및 기록을 제공할 수 있으며, 그에 의해 각각의 컨트롤러의 특정 기능들의 실행을 유발하게 된다. 특히, 시스템 제어(110)는, 버퍼(125)로의 판독 액세스 및 기록 액세스를 수행하기 위한 각각의 제어 시퀀스들을 제공할 수 있으며, 이는 이하에서 더욱 상세하게 설명될 것이다. 클록 유닛(180)은, 요청된 이더넷 전송 클록 신호를 제공한다.

도 2a 및 2b는, 이더넷 컨트롤러 칩 내의 오토-MDIX 유닛을 위한 제어 로직의 상세 및 이더넷 반도체 칩(100)의 제1 적용예를 보여준다. 이더넷 반도체 칩(100)은, 이더넷 반도체 칩(100)의 외부 출력 핀(215)과 연결되어 있는 스위치 제어 유한 스테이트 머신(Switch Control Finite State Machine; SCFSM)(210)을 포함할 수 있다. SCFSM(210)은, IEEE 802.3-2005 표준 중 섹션 40.4.4에 따른, 소위 A-타이머(220), 샘플 타이머(230), 및 시프트 레지스터(240)로부터 다양한 입력 신호들을 수신한다. 이를 위해, 샘플 타이머(230)는, A-타이머(220)로부터 이더넷 클록 신호 및 출력 신호를 수신하고, 시프트 레지스터(240) 및 SCFSM(210)을 위한 출력 신호들을 생성한다. 시프트 레지스터(240)는 또한 SCFSM(210)과 연결되어 있다. 더욱, 도 1에 도시된 바와 같이, 물리 계층(170)은, 이더넷 반도체 칩(100)의 출력 핀들(225, 235, 245 및 255)과 직접 연결되어 있다. 출력 핀들(225 및 235)은 수신 포트의 포지티브(positive) 및 네가티브(negative) 접속 노드에 접속되어 있고, 출력 핀들(245 및 255)은 전송 포트의 포지티브 및 네가티브 접속 노드에 접속되어 있다.

이더넷 반도체 칩(100)의 실시예 중, 제 1 모드로서 MDIX 모드로 동작하는 제1 적용예를 도시한 도 2a에 따르면, 이더넷 반도체 칩(100)의 외부 핀들(225, 235, 245 및 255)과 RJ-45 커넥터(260)를 연결하기 위하여, 예를 들어 CMOS 스위치(250) 등을 부가함으로써, 오토스위치-MDIX 기능을 갖는 디바이스가 설계될 수 있다. CMOS 스위치(250)는, 외부 핀(215)을 통하여, SCFSM(210)에 의해 생성된 각각의 제어 신호에 의해 제어된다.

제 2 모드로서 MDI 모드로 동작하는 제2 적용예를 도시한 도 2b에 따르면, 이더넷 반도체 칩(100)의 출력 핀들(225, 235, 245 및 255)을 RJ-45 커넥터와 직접 연결시킴으로써, 오토스위치-MDIX 기능이 없이도, 동일한 이더넷 반도체 칩(100)이 또한 사용될 수도 있다. 이 모드에서는 SCFSM(210)에 의해 어떠한 제어 신호도 외부 핀(215)을 통하여 생성될 필요가 없다. 따라서, 인쇄 회로 기판(PCB)은 도 2a 및 2b에 따른 두 적용예들에 맞추어 설계될 수 있고, 이때 동일한 이더넷 컨트롤러 반도체 칩이 사용될 수 있다. 그런 다음 PCB는 디바이스 설계에 따라 추가적인 CMOS 스위치를 구비하거나 구비하지 않을 수 있다.

도 3은, 도 2a 및 2b에 도시된 샘플 타이머(230)에 대한 바람직한 실시예를 보여준다. 타이머(320)는, 예를 들면 25MHz인 내부 이더넷 클록에 의해 계시(計時)한다. 타이머 값은, 62ms의 타이머 구간을 갖는 출력 신호를 생성하기 위해, 비교기(310)에 의해 소정의 값인 "Divider"와 비교된다. IEEE 802.3-2005 표준에 따르면, 60-64ms 타이머가, 유효 링크가 물리 계층(170)에 의해 확립되어질 수 있는 샘플 윈도우를 결정하기 위해 이용될 수 있다. 이 타이머 내의 무작위성(randomness)에 대한 요청은 없는데, 이는 무작위성이 시프트 레지스터(240)에 의해 제공될 것이기 때문이다. 이 타이머는, SCFSM(210)를 위한 클록을 제공하고, 스위치 극성들(polarity)의 가능한 스위칭 사이의 시간을 결정한다. 샘플 타이머(320)는 A_타이머(220)에 의해 리셋된다. 이는, 타이머가 A_타이머(220)와 함께 동시에 동작을 시작할 수 있도록 한다.

시프트 레지스터(240)는, MDI 모드와 MDIX 모드 사이에서의 의사난수 스위칭(pseudo-random switching)을 발생시키기 위해 이용되는 11비트 리니어 피드백 시프트 레지스터(LFSR)(320)이다. 피드백 신호들은, 레지스터 셀들(8 및 10) 뒤에서 탭(tap)되어 논리 AND 게이트(310)로 공급되며, 또한, 이 논리 AND 게이트(310)의 출력 신호는 제1 레지스터 셀(0)의 입력에 제공된다. 이 레지스터의 리셋은, 의사난수적일 것이 요구되고, 그에 따라, 물리 계층(190)이 리셋 상태인 동안에 링 오실레이터(330)에 의해 레지스터가 자유롭게 계시되어지는 것을 허용함으로써 결정된다. 일단 물리 계층의 리셋이 완료되면, 링 오실레이터(330)는 디스에이블되고, 레지스터는 샘플 타이머(230)에 의해 생성된 "Sample Timer Output" 신호의 상승 에지에서 계시된다. 시프트 레지스터(320)의 출력 신호는, MDI로부터 MDIX로 언제 스위칭할지를 결정하기 위하여, SCFSM(210)에 제공된다.

A_타이머(220)는, SCFSM을 '난수적으로' 리셋하기 위해 이용되는 0.975-1.625s 자유-동작 타이머이다. 이는, 2개의 오토-MDIX 노드들이 록-업(lock-up) 상태(2개의 노드들은 MDI와 MDIX 사이에서 동시에 스위칭되는 상태)로 진입할 가능성을 감소시킨다. A_타이머(220)는, RC 오실레이터를 단독으로 이용하거나 또는 RC 오실레이터와 디지털 카운터의 조합을 이용하여 구현될 수 있다. 오실레이터의 변동성(variability)을 조정하기 위하여, 다양한 접근방식들이 가능하다. 변동성은 프로세스 기술에 의존한다. 예를 들면, 0.18㎛ RC 오실레이터들은, 약 ±25%의 변동성을 갖는데, 그 변동성의 절반은 프로세스에 기인하고 또한 절반은 전압/온도에 기인한다. 몇몇의 적용예들에 있어서, 비휘발성 메모리 및/또는 퓨즈들이 캘리브레이션 데이터를 저장하기 위해 이용될 수 있다. RC 오실레이터는, 온도/전압 변동에 기인하는 모든 변동들에 따라 구현될 수 있다. 디바이스들이 아주 근접한 상태에서는, 전압/온도 변동이 작게 일어날 것이다.

도 5a는, 저변동성 클록 및 고변동성 클록의 2개의 서로 다른 클록 신호들을 이용하는 A_타이머의 제1 실시예를 보여준다. 저변동성 클록은 내부 25MHz 이더넷 클록일 수 있으며, 그에 반해, 고변동성 클록은 내부 RC 오실레이터에 의해 생성될 수 있다. 2개의 비교기들(520 및 550)의 각각은, 카운터들(530, 540) 중 하나의 출력과 프로그래머블 레지스터 값(510, 560)을 비교하기 위해 제공된다. 카운터(530)는, 고변동성을 갖는 내부 RC 오실레이터에 의해 계시된다. 일단 이 타이머(530)가 레지스터(560)에 저장된 소정의 제1값에 도달하면, 비교기(550)의 출력은 25MHz의 내부 이더넷 클록에 의해 계시되는 카운터(530)를 트리거한다. 또한, 이 타이머가 레지스터(510)에 저장된 소정의 제2값에 도달하면, 비교기(520)는 A_타이머 출력 신호로서 이용되는 펄스 신호를 출력할 것이다.

도 5b는 제2 실시예로서의 역 구성을 보여준다. 이 실시예에서, 비교기(520)는 카운터(540)를 위한 트리거 신호를 생성한다. 이렇게 하여, 비교기(550)는 A-타이머의 출력 신호를 생성한다. 레지스터들(510 및 560)을 통한 프로그램가능함에 의해, 이러한 배열은 프로세스 변동들 및 RC 오실레이터의 변동성에 적응될 수 있다.

100 : 이더넷 컨트롤러
230 : 샘플 타이머
240 : 시프트 레지스터
220 : A_타이머

Claims

복수의 외부 핀들을 갖는 하우징 내에 배열된 집적 회로 칩을 포함하는 이더넷 컨트롤러 반도체 칩으로서,
상기 집적 회로 칩은:
시스템 제어 유닛;
상기 시스템 제어 유닛과 연결된 미디어 액세스 제어 계층;
수신 포트 및 전송 포트를 포함하고, 상기 미디어 액세스 제어 계층과 연결된 물리 계층;
오토 미디어 디바이스 인터페이스 스위칭을 위한 제어 신호를 제공하기 위한 스위치 제어 유닛; 및
상기 스위치 제어 유닛에 연결된 특수 기능 레지스터를 포함하고,
상기 특수 기능 레지스터는 상기 스위치 제어 유닛이 상기 제어 신호를 생성하도록 인에이블되는 제1 모드와 상기 스위치 제어 유닛이 디스에이블되어 어떠한 제어 신호도 생성되지 않는 제2 모드로 프로그램 가능하고,
상기 외부 핀들의 핀들의 제1 세트는 상기 물리 계층의 상기 수신 포트 및 상기 전송 포트와 연결되어 있고, 상기 외부 핀들 중 하나의 핀은 오토 미디어 디바이스 인터페이스 스위칭을 위한 상기 제어 신호로의 외부 액세스를 제공하기 위한 상기 스위치 제어 유닛과 연결되는, 이더넷 컨트롤러 반도체 칩.
제1항에 있어서,
상기 스위치 제어 유닛은, 시프트 레지스터를 제어하는 샘플 타이머 및 고변동성을 갖는 타이머를 포함하는 이더넷 컨트롤러 반도체 칩.
제2항에 있어서,
고변동성을 갖는 상기 타이머는, 저변동성 클록 신호에 의해 계시되는 제1 카운터와, 고변동성 클록 신호에 의해 계시되는 제2 카운터와, 상기 제1 카운터 및 제1 레지스터와 연결된 제1 비교기와, 상기 제2 카운터 및 제2 레지스터와 연결된 제2 비교기를 포함하고,
상기 제1 비교기의 출력은 상기 제2 카운터를 트리거하고, 상기 제2 비교기의 출력은 고변동성을 갖는 상기 타이머 출력 신호를 생성하는 이더넷 컨트롤러 반도체 칩.
제2항에 있어서,
고변동성을 갖는 상기 타이머는, 저변동성 클록 신호에 의해 계시되는 제1 카운터와, 고변동성 클록 신호에 의해 계시되는 제2 카운터와, 상기 제1 타이머 및 제1 레지스터와 연결된 제1 비교기와, 상기 제2 카운터 및 제2 레지스터와 연결된 제2 비교기를 포함하고,
상기 제2 비교기의 출력은 상기 제1 카운터를 트리거하고, 상기 제1 비교기의 출력은 고변동성을 갖는 상기 타이머 출력 신호를 생성하는 이더넷 컨트롤러 반도체 칩.
제1 항 내지 제4항 중 어느 한 항에 있어서,
상기 핀들의 제1 세트는 4개의 핀들을 포함하는 이더넷 컨트롤러 반도체 칩.
복수의 외부 핀들을 갖는 하우징 내에 배열된 집적 회로 칩을 포함하는 이더넷 컨트롤러 반도체 칩을 이용하는 방법으로서,
상기 집적 회로 칩은:
시스템 제어 유닛;
상기 시스템 제어 유닛과 연결된 미디어 액세스 제어 계층;
수신 포트 및 전송 포트를 포함하고, 상기 미디어 액세스 제어 계층과 연결된 물리 계층;
오토 미디어 디바이스 인터페이스 스위칭을 위한 제어 신호를 제공하기 위한 스위치 제어 유닛; 및
상기 스위치 제어 유닛에 연결된 특수 기능 레지스터를 포함하고,
상기 특수 기능 레지스터는 상기 스위치 제어 유닛이 상기 제어 신호를 생성하도록 인에이블되는 제1 모드와 상기 스위치 제어 유닛이 디스에이블되어 어떠한 제어 신호도 생성되지 않는 제2 모드로 프로그램 가능하고,
상기 외부 핀들의 핀들의 제1 세트는 상기 물리 계층의 상기 수신 포트 및 상기 전송 포트와 연결되어 있고, 상기 외부 핀들 중 하나의 핀은 오토 미디어 디바이스 인터페이스 스위칭을 위한 상기 제어 신호로의 외부 액세스를 제공하기 위한 상기 스위치 제어 유닛과 연결되고,
상기 이더넷 컨트롤러 반도체 칩을 이용하는 방법은:
인쇄 회로 기판에 상기 이더넷 컨트롤러 반도체 칩을 제공하는 단계;
상기 이더넷 컨트롤러 반도체 칩의 상기 핀들의 제1 세트를 커넥터와 직접 연결하는 단계;
상기 이더넷 컨트롤러 반도체 칩의 상기 하나의 핀을 연결해제한 상태로 유지하는 단계; 및
상기 특수 기능 레지스터를 상기 제2 모드에 있도록 프로그래밍하는 단계를 포함하는 방법.
제6항에 있어서,
상기 핀들의 제1 세트는 4개의 핀들을 포함하는 방법.
제7항에 있어서,
상기 커넥터는 RJ-45 커넥터인 방법.
복수의 외부 핀들을 갖는 하우징 내에 배열된 집적 회로 칩을 포함하는 이더넷 컨트롤러 반도체 칩을 이용하는 방법으로서,
상기 집적 회로 칩은:
시스템 제어 유닛;
상기 시스템 제어 유닛과 연결된 미디어 액세스 제어 계층;
수신 포트 및 전송 포트를 포함하고, 상기 미디어 액세스 제어 계층과 연결된 물리 계층;
오토 미디어 디바이스 인터페이스 스위칭을 위한 제어 신호를 제공하기 위한 스위치 제어 유닛; 및
상기 스위치 제어 유닛에 연결된 특수 기능 레지스터를 포함하고,
상기 특수 기능 레지스터는 상기 스위치 제어 유닛이 상기 제어 신호를 생성하도록 인에이블되는 제1 모드와 상기 스위치 제어 유닛이 디스에이블되어 어떠한 제어 신호도 생성되지 않는 제2 모드로 프로그램 가능하고,
상기 외부 핀들의 핀들의 제1 세트는 상기 물리 계층의 상기 수신 포트 및 상기 전송 포트와 연결되어 있고, 상기 외부 핀들의 하나의 핀은 오토 미디어 디바이스 인터페이스 스위칭을 위한 상기 제어 신호로의 외부 액세스를 제공하기 위한 상기 스위치 제어 유닛과 연결되고,
상기 이더넷 컨트롤러 반도체 칩을 이용하는 방법은:
인쇄 회로 기판에 상기 이더넷 컨트롤러 반도체 칩을 제공하는 단계;
상기 인쇄 회로 기판 상에 제어 입력을 갖는 스위칭 디바이스를 제공하고, 상기 스위칭 디바이스를 상기 이더넷 컨트롤러 반도체 칩의 상기 핀들의 제1 세트와 커넥터 사이에 접속하는 단계;
상기 스위칭 디바이스의 상기 제어 입력을 상기 이더넷 컨트롤러 반도체 칩의 상기 하나의 핀과 접속하는 단계; 및
상기 특수 기능 레지스터를 상기 제1 모드에 있도록 프로그래밍하는 단계를 포함하는 방법.
제9항에 있어서,
상기 핀들의 제1 세트는 4개의 핀들을 포함하는 방법.
제10항에 있어서,
상기 커넥터는 RJ-45 커넥터인 방법.
제9항에 있어서,
상기 스위치 제어 유닛은 시프트 레지스터를 제어하는 샘플 타이머 및 고변동성을 갖는 타이머를 포함하는 방법.
제12항에 있어서,
저변동성 클록 신호에 의해 제1 카운터를 계시하는 단계, 고변동성 클록 신호에 의해 제2 카운터를 계시하는 단계, 상기 제1 카운터와 제1 레지스터의 값들을 비교하는 단계, 상기 비교의 결과에 따라 상기 제2 카운터를 트리거하는 단계; 및 상기 제2 카운터와 제2 레지스터의 값들을 비교하여 고변동성을 갖는 타이머 출력을 생성하는 단계를 포함하는 방법.
제12항에 있어서,
저변동성 클록 신호에 의해 제1 카운터를 계시하는 단계, 고변동성 클록 신호에 의해 제2 카운터를 계시하는 단계, 상기 제1 카운터와 제1 레지스터의 값들을 비교하여 상기 고변동성 클럭 신호를 생성하는 단계; 및 상기 제2 카운터와 제2 레지스터의 값들을 비교하여 상기 제1 카운터를 트리거하는 단계를 포함하는 방법.